JP2012042490A - 液晶表示用パネル及び液晶表示装置 - Google Patents
液晶表示用パネル及び液晶表示装置 Download PDFInfo
- Publication number
- JP2012042490A JP2012042490A JP2008320129A JP2008320129A JP2012042490A JP 2012042490 A JP2012042490 A JP 2012042490A JP 2008320129 A JP2008320129 A JP 2008320129A JP 2008320129 A JP2008320129 A JP 2008320129A JP 2012042490 A JP2012042490 A JP 2012042490A
- Authority
- JP
- Japan
- Prior art keywords
- film
- liquid crystal
- crystal display
- region
- external connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1339—Gaskets; Spacers; Sealing of cells
- G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133388—Constructional arrangements; Manufacturing methods with constructional differences between the display region and the peripheral region
Abstract
【課題】 シール材の内側と外側とで基板間の距離を均一化することによって、セル厚ムラが生じず、表示領域全体で表示の均質化を図ることができる液晶表示用パネル及びそれを備える液晶表示装置を提供する。
【解決手段】 薄膜トランジスタ基板とそれに対向する対向基板がシール材で貼り合わされ、該シール材で囲まれた領域の内側に液晶層が挟持された液晶表示用パネルであって、
該液晶表示用パネルは、シール材で囲まれた領域の内側及び外側にスペーサーが配置され、該薄膜トランジスタ基板は、スペーサーと重畳する領域に配置されたパネル構成部材の厚みが、シール材で囲まれた領域の内側と外側とで実質的に等しい液晶表示用パネル。
【選択図】 図1
【解決手段】 薄膜トランジスタ基板とそれに対向する対向基板がシール材で貼り合わされ、該シール材で囲まれた領域の内側に液晶層が挟持された液晶表示用パネルであって、
該液晶表示用パネルは、シール材で囲まれた領域の内側及び外側にスペーサーが配置され、該薄膜トランジスタ基板は、スペーサーと重畳する領域に配置されたパネル構成部材の厚みが、シール材で囲まれた領域の内側と外側とで実質的に等しい液晶表示用パネル。
【選択図】 図1
Description
本発明は、液晶表示用パネル及び液晶表示装置に関する。より詳しくは、外部接続端子部に外部部品を実装する液晶表示装置に好適に用いることができる液晶表示用パネル及び液晶表示装置に関するものである。
近年の情報化社会において、液晶表示装置、有機エレクトロルミネセンス表示装置等の表示装置の需要は高まっており、様々な分野において使用されている。このような表示装置の中でも、液晶表示装置は、薄型かつ低消費電力の表示装置であるため、パーソナルコンピュータ等のOA機器、電子手帳や携帯電話機等の携帯情報端末機器、カメラ一体型VTRのモニタ等の製品に広く用いられており、多様化した情報化社会に適合するための要求を満たすべく、盛んに開発が行われている。
液晶表示用パネルは、通常、二枚の基板をシール材で貼り合わせた構造を有し、その表示品位を優れたものとするためには、表示領域のセル厚を一定に保つことが重要である。そのため、表示領域にスペーサーを配置することでセル厚を制御する方法が一般的に用いられているが、更に表示品位を優れたものとするためには改善の余地が残っていた。
また、液晶表示用パネルでは外部と接続するための端子を設け、その端子にフレキシブルプリント基板(FPC:Flexible Printed Circuits)やCOG(Chip on Glass)を異方性導電膜によって接続する形態が適用されている。例えば、従来の液晶表示装置としては、図11で示されるように、表示領域において、基板520上に、ソース電極511、ドレイン電極512、ゲート電極513、アモルファスシリコン膜514、オーミックコンタクト層515及びゲート絶縁膜516が形成されて薄膜トランジスタが構成され、そして、その上に有機絶縁膜516、反射電極517が形成されている。そして、COG等と接続する周辺領域においては、図12で示されるように、有機絶縁膜516に開口部を形成し、そこに導電膜518a、518b及び518cによって構成されるパッド518が、COGのバンプ522と接続する形態であった。このような形態においては、パッド518部分と有機絶縁膜516との段差によって、開口部の内部で連結不良が発生しやすく、これによって動作しなくなったり、誤動作を引き起こすおそれがあった。そこで、このようなことを防止するため、有機絶縁膜を除去することによって、パッド周辺部の段差を最小化し、連結安定性を向上させる技術が開示されている(例えば、特許文献1参照。)。また、外部接続端子とCOG等との接触を改善する技術としては、上述したように有機絶縁膜を除去し、外部接続端子上に有機絶縁膜を設け、その上にパッドを形成し、外部接続端子とパッドをコンタクトホールによって接続する方法が開示されている(例えば、特許文献2参照。)。
特開2002−229058号公報(第1〜2頁)
特開2002−244151号公報(第1〜2頁)
本発明は、上記現状に鑑みてなされたものであり、シール材の内側と外側とで基板間の距離を均一化することによって、セル厚ムラが生じず、表示領域全体で表示の均質化を図ることができる液晶表示用パネル及びそれを備える液晶表示装置を提供することを目的とするものである。
本発明者は、液晶表示装置のセル厚ムラを抑制し、表示品位を改善するための技術について種々検討したところ、シール材により囲まれた内側と外側との基板間距離に着目し、スペーサーを表示領域と端子領域の両方に設けることを思料した。しかしながら、上述したように、パッド(外部接続端子)周辺部の段差をなくすように有機絶縁膜を除去した形態では、端子領域の液晶表示用パネルを構成する部材の高さが内側と外側とで異なることによって、基板間距離に相違が生じ、表示ムラを引き起こすことを見いだした。そこで、シール材で囲まれた領域の内側及び外側にスペーサーを配置し、薄膜トランジスタ基板のスペーサーと重畳する領域に配置されたパネル構成部材の厚みが、シール材で囲まれた領域の内側と外側とで実質的に等しい液晶表示用パネルとすることで、セル厚ムラにより生じる表示ムラを抑制し、表示領域全面で均一な表示を行うことができることを見いだし、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。
すなわち、本発明は、薄膜トランジスタ基板とそれ(薄膜トランジスタ基板)に対向する対向基板がシール材で貼り合わされ、該シール材で囲まれた領域の内側に液晶層が挟持された液晶表示用パネルであって、該液晶表示用パネルは、シール材で囲まれた領域の内側及び外側にスペーサーが配置され、上記薄膜トランジスタ基板は、スペーサーと重畳する領域に配置されたパネル構成部材の厚みが、シール材で囲まれた領域の内側と外側とで実質的に等しい液晶表示用パネルである。
以下に本発明を詳述する。
以下に本発明を詳述する。
本発明の液晶表示用パネルは、薄膜トランジスタ(TFT:Thin Film Transister)基板とそれに対向する対向基板がシール材で貼り合わされ、該シール材で囲まれた領域の内側に液晶層が挟持されたものである。上記TFT基板は、ガラス基板等の基板上にTFT、外部接続端子等を含むパネル構成部材を備える基板である。TFT基板としては、例えば、シール材で囲まれた領域の内側に表示領域を有し、外側に外部接続端子が配置された端子領域を有するものであることが好ましい形態である。また、上記対向基板は、例えば、ガラス基板上にカラーフィルタ等を備えるカラーフィルタ(CF:Color Filter)基板が挙げられるが、それに限定されるものではない。
上記シール材は、表示領域を囲んで配置されるものであり、通常、TFT基板、CF基板等の外縁部に配置され、2枚の基板を貼り合わせるものである。そして、シール材によって貼り合わされた一対の基板の間には液晶材料が封入され、シール材よりも内側が表示領域となる。
上記液晶表示用パネルは、シール材で囲まれた領域の内側及び外側にスペーサーが配置されたものである。すなわち、シール材で囲まれた領域の内側と外側の両方にスペーサーが配置されたものである。上記スペーサーは、ビーズ等の粒子状スペーサーであってもよいし、硬化性樹脂等をパターニングすること等によって成型したものであってもよく、特に限定されるものではない。上記スペーサーは、一対の基板の基板間距離を均一化するために用いられるものであり、光硬化性樹脂等で形成されるフォトスペーサーや、スペーサー用のビーズ等が好ましく用いられる。上記スペーサーは、TFT基板上に設けられていてもよいし、対向基板上に設けられていてもよい。また、上記スペーサーの高さ(厚み)は特に限定されるものではないが、液晶層の厚みを均一にするために用いられるものであるため、通常は、液晶層の厚みと略同等の厚みで形成されるものであることが好ましい。平面視したときのスペーサーの面積は、表示パネルのサイズや画素のサイズによって適宜調整されればよいが、10〜5000μm2の面積であることが好ましい。
上記TFT基板は、シール材で囲まれた領域の内側及び外側にパネル構成部材が配置されたものである。上記パネル構成部材の形態としては、特に限定されるものではなく、種々の形態が挙げられるが、例えば、シール材で囲まれた領域の内側に配置されるパネル構成部材を構成する部材としては、ゲート電極、ソース電極、ドレイン電極、ゲート絶縁膜、半導体層等から構成されるTFTや、平坦化膜、層間膜、画素電極、補助容量電極、配向膜等のガラス基板上に形成される部材が挙げられる。また、シール材で囲まれた領域の外側においては、外部からの信号を伝達するための外部接続端子、該外部接続端子に信号を伝達するための配線、平坦化膜等が挙げられる。画素を駆動させるための回路等を実装したフルモノリシック型の液晶表示装置である場合には、ドライバ回路、電源回路、静電気放電(ESD:Electrostatic Discharge)保護回路等の種々の回路を構成する部材が挙げられる。なお、本明細書中で「パネル構成部材」という場合、TFT基板に設けられたパネルを構成する部材をまとめた集合体を指す。
上記薄膜トランジスタ基板は、スペーサーと重畳する領域に配置されたパネル構成部材の厚みが、シール材で囲まれた領域の内側と外側とで実質的に等しいものである。上記スペーサーと重畳する領域に配置されたパネル構成部材のガラス基板等の基板からの高さが、シール材で囲まれた領域の内側と外側とで実質的に等しいことによって、該内側と外側とで基板間距離が実質的に等しくなる。これにより、液晶層の厚みが一定となり、表示品位を優れたものとすることができる。例えば、内側(例えば、表示領域)と外側(例えば、端子領域)との基板間距離が異なる場合には、基板の貼り合わせ時にギャップ差によるストレスで端子領域のシール近傍でセル厚ムラを生じ、表示品位を劣化させるおそれがある。
なお、「実質的に等しい」とは、セル厚ムラを抑制して充分に表示品位を改善することができる程度に等しいものであればよいが、例えば、シール材の外側(例えば、端子領域)に配置されたスペーサーと重畳する領域のパネル構成部材の厚みが、内側に配置されたスペーサーと重畳する領域の厚みに対して、15%以内、すなわち、85〜115%の厚みであるものを含む。この程度の差異であれば、基板間距離の相違による表示ムラを充分に抑制し、優れた表示品位の液晶表示用パネルとすることができる。また、スペーサーと重畳する領域のパネル構成部材の厚みは、内側と外側とで実質的に等しくない部分があってもよく、例えば、シール材に囲まれる領域の内側と外側とのそれぞれに複数のスペーサーが配置される場合、内側に配置されたスペーサーの少なくとも一つと重畳する領域のパネル構成部材の厚みが、外側に配置されたスペーサーの少なくとも一つと重畳する領域のパネル構成部材の厚みと実質的に等しい形態も含むものである。
本発明の液晶表示用パネルの構成としては、このような構成要素を必須として形成されるものである限り、その他の構成要素を含んでいても含んでいなくてもよく、特に限定されるものではない。例えば、対向基板(例えば、カラーフィルタ基板)上に配置された部材の合計の高さは、シール材で囲まれた領域の内側と外側とで実質的に等しいことが好ましい。また、反射表示領域を有する透過反射両用型の液晶表示装置である場合には、反射表示領域に反射膜が配置されていてもよいし、反射表示領域における液晶層の厚みを調整するための部材(例えば、ホワイトカラーフィルタ等)が、透過表示領域における液晶層の厚みの約1/2となるように設けられていてもよい。
本発明の液晶表示用パネルにおける好ましい形態について以下に詳しく説明する。
本発明の液晶表示用パネルにおける好ましい形態について以下に詳しく説明する。
上記薄膜トランジスタ基板は、シール材で囲まれた領域の外側に外部接続端子を備え、かつシール材で囲まれた領域の内側及び外側のスペーサーと重畳する領域に、平坦化膜が配置され、該平坦化膜は、外部接続端子が配置された領域の少なくとも一部で除去されていることが好ましい。例えば、上記平坦化膜は、TFT基板の端子領域において、FPCやCOG等と接続する外部接続端子が配置された領域の少なくとも一部が除去され、該外部接続端子が配置されていない領域に残されて配置される。そして、その残した平坦化膜が配置された領域にスペーサーが配置されることによって、基板間距離を均一化することができる。このように、シール材で囲まれた領域の外側で、平坦化膜の一部を除去する形態であっても、スペーサーが配置される領域で、シール材で囲まれる領域の内側と外側とでパネル構成部材の厚みが実質的に等しいため、セル厚ムラが生じることを抑制し、表示品位を向上させることができる。
上記平坦化膜は、通常、パネル構成部材を構成する他の部材(例えば、TFTを構成する部材等)よりも厚く形成される。そのため、この平坦化膜がシール材で囲まれた領域の外側のスペーサーと重畳する領域に存在しない場合、パネル構成部材の厚み(ガラス基板等からの高さ)が内側と外側とで著しく相違することとなり、シール材の内側と外側とで基板間距離が大きく変化する。このため、セル厚ムラが生じることとなり、表示品位が低下するおそれがある。
平坦化膜の代わりに他の部材を配置することも考えられるが、平坦化膜と同程度の厚みの膜を形成するためには、工程を増加させることとなり、生産性が低下する。
上記平坦化膜は、通常、パネル構成部材を構成する他の部材(例えば、TFTを構成する部材等)よりも厚く形成される。そのため、この平坦化膜がシール材で囲まれた領域の外側のスペーサーと重畳する領域に存在しない場合、パネル構成部材の厚み(ガラス基板等からの高さ)が内側と外側とで著しく相違することとなり、シール材の内側と外側とで基板間距離が大きく変化する。このため、セル厚ムラが生じることとなり、表示品位が低下するおそれがある。
平坦化膜の代わりに他の部材を配置することも考えられるが、平坦化膜と同程度の厚みの膜を形成するためには、工程を増加させることとなり、生産性が低下する。
上記平坦化膜は、画素電極の直下に配置された膜であることが好ましい。例えば、画素電極の直下の構造が大きな凹凸を有するものである場合、その直上に形成された画素電極も該凹凸を反映した形状となるおそれがある。そのような場合、画素電極の凹凸により液晶層の厚みが変化することとなるため、表示品位の劣化を招くおそれがある。そこで、上記平坦化膜を画素電極の直下に配置することによって、該画素電極を平坦なものとすることができ、表示品位を優れたものとすることができる。なお、本明細書中で、「画素電極の直下に配置される」とは、画素電極の下面の少なくとも一部に接して配置されていることを意味する。
上記平坦化膜は、パネル構成部材の厚みを均一化するために配置される膜である。平坦化膜を形成する材料は特に限定されるものではないが、例えば、有機絶縁材料から形成される有機絶縁膜、メチル含有ポリシロキサン(MSQ)系材料などから形成されるSOG(スピン オン グラス)膜等が挙げられる。また、これらの材料を積層して使用してもよい。平坦化膜を用いることによって、該平坦化膜の下層に配置された部材によって凹凸が形成されている場合にも平坦化膜の上面を平坦なものとすることができる。
上記平坦化膜は、厚みが0.5μm以上の膜であることが好ましい。通常、TFT基板等に配置されるTFT等を形成すると、0.5μm程度の凹凸が形成される場合がある。このようにして形成された凹凸を平坦化膜によって補償する場合、0.5μm以上の厚みを有する平坦化膜であることが好ましい。また、上記平坦化膜は、厚みが4μm以下の膜であることが好ましい。4μmを超える膜である場合には、例えば、コンタクトホールを形成する場合に、その面積が広くなる、エッチング時間を長く要する、感光性材料の場合、塗布時に膜ムラになる、露光不足になるなどのおそれがある。
上記薄膜トランジスタ基板は、シール材で囲まれた領域の外側に外部接続端子を備え、該外部接続端子は、端部が平坦化膜の直下に配置されていることが好ましい。一般的に、外部接続端子に用いる導電性材料の一つとしてアルミニウムが多く用いられているが、アルミニウムは大気中に曝されていると、水分や酸素により腐食を生じるおそれがある。また、例えば、画素電極を酸化インジウム錫によって形成し、そのエッチングを行う場合、アルミニウムが露出していると、電食反応が生じるおそれがある。そのため、外部接続端子を構成するアルミニウム膜上に腐食しにくい導電膜(例えば、チタン膜等)を配置して、アルミニウム膜が大気中に曝されないようにすることが好ましい形態である。しかしながら、アルミニウム膜上に設けた導電膜とアルミニウム膜とを同一のエッチングによってパターニングすると、アルミニウム膜の上面は腐食されにくい導電膜によって被覆されていたとしても、端部の断面はアルミニウムが露出した形態になる。そこで、この断面を被覆するため、異なる工程でパターニングした導電膜(例えば、画素電極を形成する透明導電膜等)によってアルミニウム膜が露出した断面とその上面に配置された導電膜を被覆して、外部接続端子とする方法が考えられる。しかしながら、通常、透明導電膜は、チタン膜等の導電膜よりも抵抗が高いため、上面に透明導電膜が配置された外部接続端子では、外部と接続する際のコンタクト抵抗が高くなるおそれがある。そこで、外部接続端子の端部が平坦化膜の直下に配置される、すなわち、平坦化膜により外部接続端子の端部が被覆された形態とすることによって、外部接続端子の端部に腐食しやすい導電膜が露出していたとしても、腐食を抑制することができる。このような形態は、外部接続端子がアルミニウム等の腐食しやすい導電膜を含む場合に特に好ましい形態である。より詳細には、外部接続端子が、アルミニウム等の腐食しやすい導電膜と、チタン膜や窒化チタンなどのチタン合金膜等の腐食に強い導電膜とを含み、腐食しやすい導電膜の上面が腐食に強い導電膜に被覆されており、かつ腐食しやすい導電膜の断面が腐食に強い導電膜に被覆されていない形態において特に有効である。
上記外部接続端子は、透明導電膜を含まないことが好ましい。より詳しくは、上記外部接続端子は、透明導電膜によって他の導電膜が被覆されていない形態であることが好ましい。上述のように、アルミニウム膜等の腐食しやすい導電膜の端部を平坦化膜の直下に配置することによって、透明導電膜を設けなくとも腐食を抑制することができる。また、通常、透明導電膜は金属膜よりも抵抗率が高いため、これを外部接続端子の表面を構成する導電膜とするとコンタクト抵抗が増加することとなるが、透明導電膜によって外部接続端子の上層が被覆されていない形態とすることによって、コンタクト抵抗を低減することができる。なお、透明導電膜とは、例えば、酸化インジウム錫膜、酸化インジウム亜鉛膜等が挙げられるが、これらに限定されるものではない。
上記薄膜トランジスタ基板の好ましい形態としては、シール材で囲まれた領域の内側に、第一導電膜、第一平坦化膜、第二導電膜、第二平坦化膜がこの順に配置された多層配線構造を有し、上記外部接続端子は、第二導電膜を形成する工程で形成される導電膜を含まない形態が挙げられる。例えば、第二導電膜を形成する導電膜には、モリブデン膜/アルミニウム膜のような構造の積層膜が好ましく用いられるが、上層に配置される膜がモリブデン膜のような、チタン膜等と比較して耐水性が低く、腐食しやすい膜である場合には、このモリブデン膜を用いて外部接続端子を形成すると、腐食等によりその信頼性に問題を生じるおそれがある。そこで、外部接続端子に第二導電膜を形成する工程で形成される導電膜を含まない構造とすることにより、第二導電膜に比較的腐食しやすい金属材料を用いていたとしても、外部接続端子が第二導電膜と同じ工程で形成される導電膜を含まないため、外部接続端子の特性劣化を抑制することができ、信頼性が向上したものとなる。なお、「第二導電膜を形成する工程で形成される導電膜」とは、第二導電膜と同じ蒸着工程、パターニング工程で形成された導電膜のことである。
上記多層配線構造を有する形態である場合、例えば、第一導電膜と第二導電膜とを配線として用いることによって、第一導電膜と第二導電膜とを第一平坦化膜を介して一部を重畳させて配置することができるため、配線を配置することにより占められる面積を小さくすることができる。例えば、第一導電膜としては、回路内の薄膜トランジスタのソース配線、ドレイン配線等のローカル配線として用い、第二導電膜は、ドライバや電源回路などの電源配線、信号配線の共通配線等として用いることができる。また、第一導電膜の上層をチタン膜として、この第一導電膜と同じ工程で形成された導電膜を外部接続端子に用い、更に第二導電膜を外部接続端子を構成する膜として用いなければ、多層配線構造のエッチング時にソース電極の上層のチタン膜をウェットエッチングのエッチングストッパとして使用することができると共に、ソース電極端部のアルミニウムは平坦化膜の下層に配置されているため、エッチング時に同時にエッチングされる問題がないことから好ましい。
また、上記薄膜トランジスタ基板の好ましい形態としては、シール材で囲まれた領域の内側に、第一導電膜、第一平坦化膜、第二導電膜、第二平坦化膜がこの順に配置された多層配線構造を有し、上記外部接続端子は、第二導電膜を形成する工程で形成される導電膜を含まない形態も挙げられる。例えば、第一導電膜として比較的腐食しやすい金属材料を用いており、第二導電膜として腐食に強い金属材料を用いている場合には、第一導電膜を形成する工程で形成される導電膜を、外部接続端子が含まないことによって、外部接続端子の腐食を抑制することができる。
上記外部接続端子は、外部(例えば、FPC等の外付け部材)からの信号を薄膜トランジスタ基板に設けられた配線に伝達するために用いられる端子又は薄膜トランジスタ基板からの信号を外部に伝達するために用いられる端子であり、導電性を有するものである。外部接続端子の構成は特に限定されず、例えば、単層の導電膜からなる単層膜でもよいし、複数の導電膜が積層された積層膜等であってもよい。
上記外部接続端子は、シール材で囲まれた領域の外側である端子領域に設けられることとなり、また、該端子領域には平坦化膜が配置されることとなる。外部接続端子は外付け部材と接続されるものであるため、上記薄膜トランジスタ基板は、外部接続端子の周辺の段差により、接触不良が生じないように平坦化膜が配置されている形態が好ましい。このような形態とするためには、平坦化膜が、例えば、外部接続端子の近傍(外部接続端子が配置された領域及びその周囲)では、COGのバンプ、FPCの外部接続配線の面積(平面視したときの面積)に対して、10%以上広い面積を除去した形態であることが好ましい。より好ましくは、20%以上広い面積を除去した形態である。このようにすることで、外付け部材との接触不良を抑制する、すなわち、連結安定性を改善することができ、製造歩留りを改善することができる。
上記外部接続端子は、異方性導電膜によって外付け部材と接続されるものであることが好ましい。上記異方性導電膜は、面外方向(基板平面に対して法線方向)には導電性を有するが、面内方向(基板平面方向)には導電性を有しない膜である。これにより、外部接続端子と外付け部材とを容易に接続することができる。また、異方性導電膜は、外部接続端子と外付け部材とを物理的に接着するものであるため、接着性を有するものであることが好ましい。このような異方性導電膜は、通常、絶縁材料中に含まれる導電粒子を介することにより、外部接続端子と外付け部材とを導通するものである。上記導電粒子の形状は、特に限定されるものではなく、立方体状、八面体状等でもよいが、通常は、球状である。
上記異方性導電膜に接続される外付け部材としては、特に限定されないが、例えば、抵抗器、コンデンサ、コイル、コネクタ、ダイオード、トランジスタ等の電子部品、あるいは、フレキシブルプリント基板(FPC:Flexible Printed Circuits)、上記回路素子及び配線を含む集積回路(IC:Integrated Circuit)が形成されたチップ(COG:Chip On Glass)又は樹脂フィルム(COF:Chip On film)が挙げられる。また、その他には、プリント配線板(PWB:Printed Wiring Board)、プリント回路板(PCB:Printed Circuit Board)、テープキャリアパッケージ(TCP:Tape Carrier Package)が挙げられる。このような外付け部材が異方性導電膜を介して外部接続端子と電気的に接続されることとなる。上記外付け部材は、外部接続端子と重なる領域に導電性突起物を備えることが好ましい。このような導電性突起物を「外部接続配線」や「バンプ」ともいう。このような導電性突起物が異方性導電膜を介して外部接続端子と接続されることとなる。
本発明はまた、上記液晶表示用パネルを備える液晶表示装置でもある。上述のようにセル厚ムラの発生を抑制することができる液晶表示用パネルを備えることで、優れた表示品位の液晶表示装置とすることができる。液晶表示装置は、液晶表示用パネルに、偏光板等の部材が実装されたものである。
本発明の液晶表示用パネルによれば、セル厚ムラが生じず、表示領域全体で表示の均質化を図ることができるため、より表示品位の高い液晶表示装置とすることができる。また、外部接続端子と外付け部材との接続不良を改善することができるため、より信頼性に優れた液晶表示装置とすることができる。
以下に実施例を掲げ、本発明を図面を参照して更に詳細に説明するが、本発明はこれらの実施例のみに限定されるものではない。
(実施例1)
図1は、実施例1に係る液晶表示用パネルのシール材に囲まれた領域の内側である、表示領域を示す断面模式図である。図2は、実施例1に係る液晶表示用パネルのシール材に囲まれた領域の外側である、端子領域を示す断面模式図である。図3は、実施例1に係る液晶表示用パネルの平面模式図であり、図4は、図3中で点線によって囲まれている領域を拡大した平面模式図である。図5は、TFT基板の端子領域において外部接続端子と、フレキシブルプリント基板(FPC)とを異方性導電膜によって貼り合わせたときの構造を示す断面模式図である。実施例1に係る液晶表示用パネルは、TFT、画素電極等が設けられたTFT基板とカラーフィルタ等が設けられたカラーフィルタ基板がシール材により貼り合わされた構造を有するものである。
通常、液晶表示用パネルを製造する場合、1枚の大型ガラス基板に複数の液晶表示用パネルを形成するための部材を形成し、2枚の大型ガラス基板(例えば、複数のTFT基板を構成する部材が形成された大型ガラス基板と、複数のカラーフィルタ基板を構成する部材が形成された大型ガラス基板)をシール材で貼り合わせた後、各液晶表示用パネルに分断する。
図1及び2は、各液晶表示用パネルへ分断する前の形態を示す断面模式図であり、図3〜5は、分断した後の形態を示す断面模式図又は平面模式図である。
図1は、実施例1に係る液晶表示用パネルのシール材に囲まれた領域の内側である、表示領域を示す断面模式図である。図2は、実施例1に係る液晶表示用パネルのシール材に囲まれた領域の外側である、端子領域を示す断面模式図である。図3は、実施例1に係る液晶表示用パネルの平面模式図であり、図4は、図3中で点線によって囲まれている領域を拡大した平面模式図である。図5は、TFT基板の端子領域において外部接続端子と、フレキシブルプリント基板(FPC)とを異方性導電膜によって貼り合わせたときの構造を示す断面模式図である。実施例1に係る液晶表示用パネルは、TFT、画素電極等が設けられたTFT基板とカラーフィルタ等が設けられたカラーフィルタ基板がシール材により貼り合わされた構造を有するものである。
通常、液晶表示用パネルを製造する場合、1枚の大型ガラス基板に複数の液晶表示用パネルを形成するための部材を形成し、2枚の大型ガラス基板(例えば、複数のTFT基板を構成する部材が形成された大型ガラス基板と、複数のカラーフィルタ基板を構成する部材が形成された大型ガラス基板)をシール材で貼り合わせた後、各液晶表示用パネルに分断する。
図1及び2は、各液晶表示用パネルへ分断する前の形態を示す断面模式図であり、図3〜5は、分断した後の形態を示す断面模式図又は平面模式図である。
まず、表示領域におけるTFT基板の構成について述べる。図1に示すように、基板110上に、厚みが50nmのシリコン酸窒化膜と厚みが100nmのTEOS膜(酸化シリコン膜)が積層された下地層111が設けられ、その上には半導体層112a、112b及び112cが島状に設けられている。この上には、ゲート絶縁膜となる第一絶縁膜113が設けられ、その上には、ゲート配線114b、補助容量電極114a及び114cが設けられている。この補助容量電極114a及び114cは、それぞれ半導体層112a及び112cと重畳して配置されることで、補助容量を形成する。ゲート配線114b、補助容量電極114a及び114c上には、キャップTEOS膜、SiNx膜、TEOS膜である積層層間膜115が形成され、その上には、ソース・ドレイン配線123が形成されている。ソース・ドレイン配線123は、厚み100nmのチタン膜、厚み350nmのアルミニウム膜及び厚み100nmのチタン膜がこの順に積層された構造である。ソース・ドレイン配線123は第一絶縁膜113及び積層層間膜115に形成されたコンタクトホールを介して半導体層112bに接続される。これにより、画素のスイッチング素子となるTFTが構成される。ソース・ドレイン配線123上には、有機絶縁膜である平坦化膜116Aが形成されており、その上には酸化インジウム錫からなる画素電極117が配置されている。画素電極117は、平坦化膜116Aに形成されたコンタクトホールを介してソース・ドレイン配線123のドレイン側と接続されている。また、画素領域140の一部では、平坦化膜116Aの一部に凹凸が形成されており、該凹凸が形成された領域には、厚み50nmのモリブデン膜、厚み100nmのアルミニウム膜及び厚み30nmの酸化インジウム亜鉛膜が積層された反射膜119が配置されている。反射膜119及び画素電極117上には配向膜118が配置されている。
次に、TFT基板と対向するカラーフィルタ基板について説明する。カラーフィルタ基板の表示領域では、基板130上にカラーフィルタ131が配置され、その上にはオーバーコート層132が配置されている。表示領域140においては、オーバーコート層132上の反射表示領域(反射膜119が配置された領域に対向する領域)に厚み2μmのホワイトカラーフィルタ136が配置されている。オーバーコート層132及びホワイトカラーフィルタ136上には、酸化インジウム錫で形成された共通電極133が基板全面に配置され、画素の境界領域150には、高さ4μmのフォトスペーサー135が配置されており、対向するTFT基板の境界領域150に形成された配向膜118と接している。
次に、端子領域のTFT基板の構成について述べる。図2は、実施例1に係る液晶表示用パネルのシール材に囲まれた領域の外側である、端子領域を示す断面模式図である。図2は、パネル化分断前での外部接続端子部分のカラーフィルタ基板とTFT基板とが対向している部分の断面模式図である。図2に示すように、端子領域の基板110上には、表示領域と同様に、下地層111、第一絶縁膜113がこの順に配置され、その上には、ゲート配線114bと同じ工程で形成される導電膜120a、ソース・ドレイン配線123と同じ工程で形成される積層膜120b、画素電極117と同じ工程で形成される透明導電膜120cがパターニングされて配置されており、これらが積層された外部接続端子120が設けられている。外部接続端子120が配置されていない領域には積層層間膜115が配置されており(外部接続端子120の端部と積層層間膜115の端部とは一部重畳している)、そして、積層層間膜115上には、露光、現像処理によりパターニングされた感光性有機平坦化膜116Bが配置されており、その上には、パターニングされた透明導電膜117及び配向膜118が平坦化膜116Bの上部に積層されている。このとき、外部接続端子120の周囲に設けられる平坦化膜116Bは、外部接続端子の端部から5〜10μm離れた領域に配置される。これにより、COGのバンプ等と外部接続端子とを接続する際に、平坦化膜によって接触不良等が生じることをより抑制することができる。
カラーフィルタ基板の端子領域では、表示領域と同様に、基板130上にカラーフィルタ131、オーバーコート層132、共通電極133及び配向膜134がこの順に配置され、TFT基板において外部接続端子と重畳しないようにパターニングされた平坦化膜116B、透明導電膜117及び配向膜118がこの順に配置された領域と対向する領域に、高さ4μmのフォトスペーサー135が配置されている。このとき、表示領域及び端子領域においてスペーサー135と対向する領域のパネル構成部材121の基板110からの高さについては、画素電極よりも下層に配置されている部材の厚みは平坦化膜により平均化されているため、実質的に同様の高さとなる。このような形態とすることによって、表示領域と端子領域との基板間距離を均一化することができるため、表示領域におけるセル厚ムラを抑制することができる。そして、優れた表示品位の液晶表示用パネルとすることができる。なお、端子領域の平坦化膜上に設けられる透明導電膜、配向膜は基板間距離を均一なものとするためには配置されていた方がよいが、平坦化膜と比較すると薄い膜であるため、これらがなくとも基板間距離は充分に均一化されるものとなるため、配置されていなくともよい。
図3に示すように、大型ガラス基板から分断した後の実施例1に係る液晶表示用パネルは、TFT基板上に表示領域160の周りを囲んだシール材161が配置され、シール材161で囲まれた領域の外側の端子領域には、コンデンサ等の電子部品162、フレキシブルプリント基板166、回路素子及び配線を含む集積回路(IC:Integrated Circuit)が形成されたチップ(COG:Chip On Glass)167が配置されている。そして、図3中の点線で囲まれた領域では、図4で示すように、COG167と接続するための外部接続端子120A、FPC166の外部接続配線166aと接続するための外部接続端子120Bが設けられている。FPC166と接続するための外部接続端子120Bでは、外部接続配線166aと外部接続端子120Bが異方性導電膜165中の導電粒子165aによって導通している。また、COG164も同様に異方性導電膜165によって外部接続端子120Aと接続されている。また、図5で示すように、COG167との接続部分では、COG167のバンプと重畳して接触不良が生じない程度に平坦化膜116Bが除去されているため、接触不良も抑制されることとなる。
なお、カラーフィルタ基板は、シール印刷、貼り合せ、パネル化分断(端子出し)までは、シール材161の外側に配置された外部接続端子と重畳する位置まで設けられ、端子領域においてカラーフィルタ基板とTFT基板とは重なっている。その後、パネル化分断され、CF基板と対向していた、FPCと接続する外部接続端子部とCOGと接続される外部接続端子部が剥き出しの構造となる。
分断前である図2中では、TFT基板に形成された外部接続端子とカラーフィルタ基板とが対向する位置に配置されているが、分断後である図3〜5では、TFT基板に形成された外部接続端子と対向する位置にはカラーフィルタ基板は配置されていない。セル厚ムラの原因は、貼り合せ工程時の圧力によるシール材の外側と内側のスペーサー密度分布の差に起因して生じるものであり、パネル化分断後は、外部接続端子周辺には対向するスペーサーが存在しないが問題にならない。ただし、分断後においても、シール材の外側(端子領域)におけるシール材近傍には、カラーフィルタ基板とTFT基板とが対向する部分があり、該対向する部分にスペーサーが配置される。これは、後述する実施例2〜3に係る液晶表示用パネルについても同様である。
分断前である図2中では、TFT基板に形成された外部接続端子とカラーフィルタ基板とが対向する位置に配置されているが、分断後である図3〜5では、TFT基板に形成された外部接続端子と対向する位置にはカラーフィルタ基板は配置されていない。セル厚ムラの原因は、貼り合せ工程時の圧力によるシール材の外側と内側のスペーサー密度分布の差に起因して生じるものであり、パネル化分断後は、外部接続端子周辺には対向するスペーサーが存在しないが問題にならない。ただし、分断後においても、シール材の外側(端子領域)におけるシール材近傍には、カラーフィルタ基板とTFT基板とが対向する部分があり、該対向する部分にスペーサーが配置される。これは、後述する実施例2〜3に係る液晶表示用パネルについても同様である。
以下に、実施例1に係る表示装置用パネルの製造方法について説明する。
まず、TFT基板について説明する。基板110に対して、前処理として、洗浄とプレアニールとを行う。次に、以下(1)〜(10)の工程を行う。
まず、TFT基板について説明する。基板110に対して、前処理として、洗浄とプレアニールとを行う。次に、以下(1)〜(10)の工程を行う。
(1)下地層の形成工程
基板110上に、プラズマ化学気相成長(Plasma Enhanced Chemical Vapor Deposition:PECVD)法等によりSiON膜及びSiOx膜を成膜し、下地層111を形成する。SiON膜形成のための原料ガスとしては、モノシラン(SiH4)、亜酸化窒素ガス(N2O)及びアンモニア(NH3)の混合ガス等が挙げられる。なお、SiOx膜は、原料ガスとして正珪酸四エチル(Tetra Ethyl Ortho Silicate:TEOS)ガスを用いて形成されることが好ましい。また、原料ガスとしてモノシラン(SiH4)及びアンモニア(NH3)の混合ガス等を用いた窒化シリコン(SiNx)膜等を用いてもよい。
基板110上に、プラズマ化学気相成長(Plasma Enhanced Chemical Vapor Deposition:PECVD)法等によりSiON膜及びSiOx膜を成膜し、下地層111を形成する。SiON膜形成のための原料ガスとしては、モノシラン(SiH4)、亜酸化窒素ガス(N2O)及びアンモニア(NH3)の混合ガス等が挙げられる。なお、SiOx膜は、原料ガスとして正珪酸四エチル(Tetra Ethyl Ortho Silicate:TEOS)ガスを用いて形成されることが好ましい。また、原料ガスとしてモノシラン(SiH4)及びアンモニア(NH3)の混合ガス等を用いた窒化シリコン(SiNx)膜等を用いてもよい。
(2)半導体層の形成工程
PECVD法により、アモルファスシリコン(a−Si)膜を形成する。a−Si膜形成の原料ガスとしては、例えば、SiH4、ジシラン(Si2H6)等が挙げられる。PECVD法により形成したa−Si膜には水素が含まれているため、約500℃でa−Si層中の水素濃度を低減する処理(脱水素処理)を行う。また、この後、金属触媒を塗布して、連続粒界結晶シリコン(CG−シリコン)化するための前処理を行ってもよい。続いて、レーザアニールを行い、a−Si膜を溶融、冷却、固化させることにより、p−Si膜とする。レーザアニールには、例えば、エキシマレーザを用いる。p−Si膜の形成には、レーザアニールの前処理として、固相結晶化の熱処理を行ってもよい。次に、四フッ化炭素(CF4)ガスによるドライエッチングを行い、p−Si膜をパターニングし、半導体層112a、112b及び112cが形成される。なお、半導体層には、後述するように第一絶縁膜を形成した後、イオンドーピング工程、不純物注入工程や、ゲート電極の形成後に、イオンドーピング法等を用いてソース領域、ドレイン領域、チャネル領域等を形成することが好ましい。
PECVD法により、アモルファスシリコン(a−Si)膜を形成する。a−Si膜形成の原料ガスとしては、例えば、SiH4、ジシラン(Si2H6)等が挙げられる。PECVD法により形成したa−Si膜には水素が含まれているため、約500℃でa−Si層中の水素濃度を低減する処理(脱水素処理)を行う。また、この後、金属触媒を塗布して、連続粒界結晶シリコン(CG−シリコン)化するための前処理を行ってもよい。続いて、レーザアニールを行い、a−Si膜を溶融、冷却、固化させることにより、p−Si膜とする。レーザアニールには、例えば、エキシマレーザを用いる。p−Si膜の形成には、レーザアニールの前処理として、固相結晶化の熱処理を行ってもよい。次に、四フッ化炭素(CF4)ガスによるドライエッチングを行い、p−Si膜をパターニングし、半導体層112a、112b及び112cが形成される。なお、半導体層には、後述するように第一絶縁膜を形成した後、イオンドーピング工程、不純物注入工程や、ゲート電極の形成後に、イオンドーピング法等を用いてソース領域、ドレイン領域、チャネル領域等を形成することが好ましい。
(3)第一絶縁膜(ゲート絶縁膜)の形成工程
次に、原料ガスとしてTEOSガスを用いて、酸化シリコンからなる第一絶縁膜(ゲート絶縁膜)113を形成する。また、第一絶縁膜(ゲート絶縁膜)としては、他の材料で形成された膜でもよく、例えば、SiNx膜、SiON膜等を用いてもよい。SiNx膜及びSiON膜形成のための原料ガスとしては、下地層の形成工程で述べたものと同様の原料ガスが挙げられる。また、第一絶縁膜(ゲート絶縁膜)は、上記複数の材料からなる積層体等でもよい。
次に、原料ガスとしてTEOSガスを用いて、酸化シリコンからなる第一絶縁膜(ゲート絶縁膜)113を形成する。また、第一絶縁膜(ゲート絶縁膜)としては、他の材料で形成された膜でもよく、例えば、SiNx膜、SiON膜等を用いてもよい。SiNx膜及びSiON膜形成のための原料ガスとしては、下地層の形成工程で述べたものと同様の原料ガスが挙げられる。また、第一絶縁膜(ゲート絶縁膜)は、上記複数の材料からなる積層体等でもよい。
(4)ゲート配線及び外部接続端子の導電膜の形成工程
次に、スパッタリング法を用いて、窒化タンタル(TaN)膜、及び、タングステン(W)膜を成膜する。次に、フォトリソグラフィ法によりレジスト膜を所望の形状にパターン形成した後、アルゴン(Ar)、六フッ化硫黄(SF6)、四フッ化炭素(CF4)、酸素(O2)、塩素(Cl2)等の混合ガス分量を調整したエッチングガスを用いてドライエッチングを行い、ゲート配線314b、補助容量電極314a及び314cを形成する。また、端子領域においては、外部接続端子120を構成する導電膜120aを形成する。ゲート配線、補助容量電極及び導電膜に用いられる金属としては、タンタル(Ta)、モリブデン(Mo)、モリブデンタングステン(MoW)、アルミニウム(Al)等の低抵抗金属、表面が平坦で特性の安定した高融点金属等が挙げられる。また、ゲート配線、補助容量電極及び導電膜は、上記複数の材料からなる積層体等であってもよい。
次に、スパッタリング法を用いて、窒化タンタル(TaN)膜、及び、タングステン(W)膜を成膜する。次に、フォトリソグラフィ法によりレジスト膜を所望の形状にパターン形成した後、アルゴン(Ar)、六フッ化硫黄(SF6)、四フッ化炭素(CF4)、酸素(O2)、塩素(Cl2)等の混合ガス分量を調整したエッチングガスを用いてドライエッチングを行い、ゲート配線314b、補助容量電極314a及び314cを形成する。また、端子領域においては、外部接続端子120を構成する導電膜120aを形成する。ゲート配線、補助容量電極及び導電膜に用いられる金属としては、タンタル(Ta)、モリブデン(Mo)、モリブデンタングステン(MoW)、アルミニウム(Al)等の低抵抗金属、表面が平坦で特性の安定した高融点金属等が挙げられる。また、ゲート配線、補助容量電極及び導電膜は、上記複数の材料からなる積層体等であってもよい。
(5)層間膜の形成工程
次に、TFT基板の全面にPECVD法により、SiNx膜、TEOS膜成膜することで積層層間膜115を形成する。積層層間膜115としては、SiON膜等を用いてもよい。また、トランジェント劣化等によるTFT特性の信頼性向上、及び、電気特性の安定化のため、層間膜の下の階層に50nm程度の薄いキャップ膜(例えば、TEOS膜等)を形成してもよい。
次に、TFT基板の全面にPECVD法により、SiNx膜、TEOS膜成膜することで積層層間膜115を形成する。積層層間膜115としては、SiON膜等を用いてもよい。また、トランジェント劣化等によるTFT特性の信頼性向上、及び、電気特性の安定化のため、層間膜の下の階層に50nm程度の薄いキャップ膜(例えば、TEOS膜等)を形成してもよい。
(6)層間膜のコンタクトホールの形成及び外部接続端子を形成する領域の除去工程
次に、フォトリソグラフィ法によりレジスト膜を所望の形状にパターニング後、フッ酸系のエッチング溶液を用いて第一絶縁膜(ゲート絶縁膜)113及び積層層間膜115のウェットエッチングを行い、ソース・ドレイン配線123と半導体層112bとを接続するためのコンタクトホールを形成する。また、同時に、端子領域における外部接続端子120の導電膜120aの表面が露出するように、パターニングを行う。なお、エッチングには、ドライエッチングを用いてもよい。
次に、フォトリソグラフィ法によりレジスト膜を所望の形状にパターニング後、フッ酸系のエッチング溶液を用いて第一絶縁膜(ゲート絶縁膜)113及び積層層間膜115のウェットエッチングを行い、ソース・ドレイン配線123と半導体層112bとを接続するためのコンタクトホールを形成する。また、同時に、端子領域における外部接続端子120の導電膜120aの表面が露出するように、パターニングを行う。なお、エッチングには、ドライエッチングを用いてもよい。
(7)ソース・ドレイン配線、外部接続端子の積層膜の形成工程
次に、スパッタ法等で、チタン(Ti)膜、アルミニウム(Al)膜、Ti膜をこの順で形成する。次に、フォトリソグラフィ法によりレジスト膜を所望の形状にパターン形成した後、ドライエッチングによりTi/Al/Tiの金属積層膜をパターニングし、ソース・ドレイン配線123及び外部接続端子120の積層膜120bを形成する。このとき、ソース・ドレイン配線123と半導体層112bのソース領域又はドレイン領域とが第一絶縁膜(ゲート絶縁膜)113及び積層層間膜115に形成されるコンタクトホールを介して導通される。また、ソース・ドレイン配線を構成する金属としては、Alに代えてAl−Si合金等を用いてもよい。なお、ここでは、配線の低抵抗化のためにAlを用いたが、高耐熱性が必要で抵抗値のある程度の増加が許される短い配線構造にする場合は、上述したゲート配線材料(Ta、Mo、MoW、W、TaN等)を用いてもよい。
次に、スパッタ法等で、チタン(Ti)膜、アルミニウム(Al)膜、Ti膜をこの順で形成する。次に、フォトリソグラフィ法によりレジスト膜を所望の形状にパターン形成した後、ドライエッチングによりTi/Al/Tiの金属積層膜をパターニングし、ソース・ドレイン配線123及び外部接続端子120の積層膜120bを形成する。このとき、ソース・ドレイン配線123と半導体層112bのソース領域又はドレイン領域とが第一絶縁膜(ゲート絶縁膜)113及び積層層間膜115に形成されるコンタクトホールを介して導通される。また、ソース・ドレイン配線を構成する金属としては、Alに代えてAl−Si合金等を用いてもよい。なお、ここでは、配線の低抵抗化のためにAlを用いたが、高耐熱性が必要で抵抗値のある程度の増加が許される短い配線構造にする場合は、上述したゲート配線材料(Ta、Mo、MoW、W、TaN等)を用いてもよい。
(8)平坦化膜とコンタクトホールの形成工程
次に、基板全面に、スピンコート法等を用いて感光性樹脂である有機絶縁膜材料を塗布し、光露光、現像、消色、ベークすることによって、平坦化膜116とコンタクトホールを同時形成する。原料としては、感光性アクリル樹脂、感光性エポキシ樹脂等を用いることができる。また、原料ガスとしてTEOSガスを用いたPECVD法等によって、酸化シリコンからなる平坦化膜を形成してもよいが、生産性の観点からは有機絶縁材料を用いたスピンコート法により感光性又は非感光性のポリアルキルシロキサン系やポリシラザン系の樹脂等を用いてもよい。その他、メチル含有ポリシロキサン(MSQ)系材料や多孔質MSQ系材料も挙げられる。
次に、基板全面に、スピンコート法等を用いて感光性樹脂である有機絶縁膜材料を塗布し、光露光、現像、消色、ベークすることによって、平坦化膜116とコンタクトホールを同時形成する。原料としては、感光性アクリル樹脂、感光性エポキシ樹脂等を用いることができる。また、原料ガスとしてTEOSガスを用いたPECVD法等によって、酸化シリコンからなる平坦化膜を形成してもよいが、生産性の観点からは有機絶縁材料を用いたスピンコート法により感光性又は非感光性のポリアルキルシロキサン系やポリシラザン系の樹脂等を用いてもよい。その他、メチル含有ポリシロキサン(MSQ)系材料や多孔質MSQ系材料も挙げられる。
(9)画素電極及び外部接続端子の形成工程
平坦化膜116上に、スパッタリング法等によって、ITO膜を形成し、フォトリソグラフィ法によって所望の形状にパターニングし、画素電極117、及び、外部接続端子120を構成する透明導電膜120cを形成する。このとき、透明導電膜120cは、積層膜120bの上面及び断面を被覆して形成される。これにより、積層膜120bの断面に露出しているアルミニウム膜の腐食を防止することができる。
(10)反射膜の形成
スパッタ法等を用いることによって、反射表示領域にモリブデン膜、アルミニウム膜及び酸化インジウム錫膜を積層し、パターニングを行うことにより反射膜119を形成する。
平坦化膜116上に、スパッタリング法等によって、ITO膜を形成し、フォトリソグラフィ法によって所望の形状にパターニングし、画素電極117、及び、外部接続端子120を構成する透明導電膜120cを形成する。このとき、透明導電膜120cは、積層膜120bの上面及び断面を被覆して形成される。これにより、積層膜120bの断面に露出しているアルミニウム膜の腐食を防止することができる。
(10)反射膜の形成
スパッタ法等を用いることによって、反射表示領域にモリブデン膜、アルミニウム膜及び酸化インジウム錫膜を積層し、パターニングを行うことにより反射膜119を形成する。
その後、オフセット印刷法等を用いることによって配向膜を形成(印刷)する。
次に、ラビングを行い、シール材をTFT基板上に形成(印刷)し、カラーフィルタ等を形成したカラーフィルタ基板とを貼り合わせる。これにより、図2で示す形態となる。シール材としては、特に限定されず、紫外線硬化型樹脂、熱硬化型樹脂等を用いることができる。そして、貼り合せた基板をパネル化分断、液晶材をパネルに注入し、封止し、更に、偏光板を貼り付ける。その後、外部接続端子部材であるFPC166に異方性導電膜165を貼り付けた後、熱圧着により、外部接続端子とFPC166を貼り合わせる。また、COGを外部接続端子と接続する場合、COGと外部接続端子とを接続するためのバンプと外部接続端子とを異方性導電膜によって貼り合わせる。カラーフィルタ基板の製造方法については、通常の方法により製造することができるため省略するが、フォトスペーサー135は、感光性樹脂をスピンコート法等によって全面に塗布し、フォトリソグラフィ法等を用いることによって、パターニングして形成することができる。スペーサーとしては、ビーズを散布する方法等を用いて、基板上に配置してもよい。
なお、液晶材については、シール材の印刷の後、滴下注入してもよい。その場合、滴下注入後に、貼り合せ、パネル化分断(端子出し)等を行うことになる。
次に、ラビングを行い、シール材をTFT基板上に形成(印刷)し、カラーフィルタ等を形成したカラーフィルタ基板とを貼り合わせる。これにより、図2で示す形態となる。シール材としては、特に限定されず、紫外線硬化型樹脂、熱硬化型樹脂等を用いることができる。そして、貼り合せた基板をパネル化分断、液晶材をパネルに注入し、封止し、更に、偏光板を貼り付ける。その後、外部接続端子部材であるFPC166に異方性導電膜165を貼り付けた後、熱圧着により、外部接続端子とFPC166を貼り合わせる。また、COGを外部接続端子と接続する場合、COGと外部接続端子とを接続するためのバンプと外部接続端子とを異方性導電膜によって貼り合わせる。カラーフィルタ基板の製造方法については、通常の方法により製造することができるため省略するが、フォトスペーサー135は、感光性樹脂をスピンコート法等によって全面に塗布し、フォトリソグラフィ法等を用いることによって、パターニングして形成することができる。スペーサーとしては、ビーズを散布する方法等を用いて、基板上に配置してもよい。
なお、液晶材については、シール材の印刷の後、滴下注入してもよい。その場合、滴下注入後に、貼り合せ、パネル化分断(端子出し)等を行うことになる。
(実施例2)
図6は、実施例2に係る液晶表示用パネルのシール材に囲まれた領域の外側である、端子領域を示す断面模式図である。実施例2に係る液晶表示用パネルにおいて、シール材に囲まれた領域の内側の画素領域の構成、端子領域におけるカラーフィルタ基板の構成については、実施例1と実質的に同様の構成である。図6についても、実施例1の図2と同様に、パネル分断前の形態である。
端子領域のTFT基板の構成について述べる。端子領域では、基板210上に、下地層211、第一絶縁膜213がこの順に配置され、その上には、ゲート配線と同じ工程で形成される導電膜220aと、ソース・ドレイン配線と同じ工程で形成される積層膜220bが配置されて外部接続端子220を構成している。また、第一絶縁膜213上には積層層間膜215が、外部接続端子が配置されていない領域に配置されている(外部接続端子の端部においては一部重畳して配置されている。)。また、積層層間膜215上には、平坦化膜216が配置されているが、外部接続端子220を構成する積層膜220bの端部は平坦化膜216下に配置されている。また、平坦化膜216上には、透明導電膜217及び配向膜218が配置されている。このとき、端子領域のパネル構成部材222の高さと画素領域におけるパネル構成部材の高さは実質的に同様である。
図6は、実施例2に係る液晶表示用パネルのシール材に囲まれた領域の外側である、端子領域を示す断面模式図である。実施例2に係る液晶表示用パネルにおいて、シール材に囲まれた領域の内側の画素領域の構成、端子領域におけるカラーフィルタ基板の構成については、実施例1と実質的に同様の構成である。図6についても、実施例1の図2と同様に、パネル分断前の形態である。
端子領域のTFT基板の構成について述べる。端子領域では、基板210上に、下地層211、第一絶縁膜213がこの順に配置され、その上には、ゲート配線と同じ工程で形成される導電膜220aと、ソース・ドレイン配線と同じ工程で形成される積層膜220bが配置されて外部接続端子220を構成している。また、第一絶縁膜213上には積層層間膜215が、外部接続端子が配置されていない領域に配置されている(外部接続端子の端部においては一部重畳して配置されている。)。また、積層層間膜215上には、平坦化膜216が配置されているが、外部接続端子220を構成する積層膜220bの端部は平坦化膜216下に配置されている。また、平坦化膜216上には、透明導電膜217及び配向膜218が配置されている。このとき、端子領域のパネル構成部材222の高さと画素領域におけるパネル構成部材の高さは実質的に同様である。
シール材に囲まれた領域の内側と外側とで、スペーサーに対向する領域のパネル構成部材の高さを揃えているため、実施例1と同様に表示品位を改善することができる。更に、実施例2の形態では、外部接続端子220が透明導電膜を用いていない形態であるため、外部と接続する際のコンタクト抵抗を低減することができる。積層膜220bは、チタン/アルミニウム/チタンの積層膜であり、腐食を生じやすいアルミニウム膜の上面及び下面はチタン膜に被覆された形態であるが、チタン膜とアルミニウム膜とは同じ工程でエッチングするため、積層膜220bの断面ではアルミニウム膜が露出することとなる。実施例1では、積層膜120bの断面を透明導電膜120cにより被覆する形態とすることで、アルミニウム膜の腐食を防止していたが、実施例2では、積層膜220bの端部を平坦化膜216下に配置することで、アルミニウム膜の断面が露出することを防止して腐食を抑制している。
(実施例3)
図7は、実施例3に係る液晶表示用パネルのシール材に囲まれた領域の内側である、表示領域を示す断面模式図である。図8は、実施例3に係る液晶表示用パネルのシール材に囲まれた領域の外側である、端子領域を示す断面模式図である。図7及び8についても、実施例1の図1及び図2と同様に、パネル分断前の形態である。実施例3に係る液晶表示用パネルの画素領域は平坦化膜を2層設け、この2層の平坦化膜の間に配線を設けた多層配線構造を有していること以外は、実施例1及び2に係る液晶表示用パネルと実質的に同様である。また、シール材に囲まれた領域の外側である端子領域においては、スペーサーに対向する領域に、2層の平坦化膜が設けられていること以外は実施例2に係る液晶表示用パネルと実質的に同様の構成である。すなわち、TFT基板においては、実施例1と同様に、基板310上に、下地層311、半導体層312a、312b並びに312c、第一絶縁膜313、ゲート配線314b、補助容量電極314a並びに314c、積層層間膜315が設けられている。その上にはソース・ドレイン配線323が形成され、半導体層312bとコンタクトホールを介して接続されている。ソース配線323上には厚み2.5μmの第一平坦化膜316A、厚み2.5μmの第二平坦化膜324Aが設けられ、その間には、厚み350nmのアルミニウム膜と厚み50nmのモリブデン膜とが積層された導電配線326が配置されている。また、第二平坦化膜324A上には、画素電極317、反射膜319及び配向膜318が配置されてTFT基板を構成している。
図7は、実施例3に係る液晶表示用パネルのシール材に囲まれた領域の内側である、表示領域を示す断面模式図である。図8は、実施例3に係る液晶表示用パネルのシール材に囲まれた領域の外側である、端子領域を示す断面模式図である。図7及び8についても、実施例1の図1及び図2と同様に、パネル分断前の形態である。実施例3に係る液晶表示用パネルの画素領域は平坦化膜を2層設け、この2層の平坦化膜の間に配線を設けた多層配線構造を有していること以外は、実施例1及び2に係る液晶表示用パネルと実質的に同様である。また、シール材に囲まれた領域の外側である端子領域においては、スペーサーに対向する領域に、2層の平坦化膜が設けられていること以外は実施例2に係る液晶表示用パネルと実質的に同様の構成である。すなわち、TFT基板においては、実施例1と同様に、基板310上に、下地層311、半導体層312a、312b並びに312c、第一絶縁膜313、ゲート配線314b、補助容量電極314a並びに314c、積層層間膜315が設けられている。その上にはソース・ドレイン配線323が形成され、半導体層312bとコンタクトホールを介して接続されている。ソース配線323上には厚み2.5μmの第一平坦化膜316A、厚み2.5μmの第二平坦化膜324Aが設けられ、その間には、厚み350nmのアルミニウム膜と厚み50nmのモリブデン膜とが積層された導電配線326が配置されている。また、第二平坦化膜324A上には、画素電極317、反射膜319及び配向膜318が配置されてTFT基板を構成している。
画素領域においてTFT基板に対向するカラーフィルタ基板の構成は、実施例1及び2に係る液晶表示用パネルの構成と実質的に同様であり、基板330上に、カラーフィルタ331、オーバーコート層332、ホワイトカラーフィルタ336、共通電極333及び配向膜334が配置され、境界領域350には高さ4μmのフォトスペーサー335が配置されている。
次に端子領域におけるTFT基板の構成について説明する。端子領域におけるTFT基板の構成は、平坦化膜が2層積層され、その上に、透明導電膜及び配向膜が配置されていること以外は、実質的に実施例2に係る液晶表示用パネルと同様である。すなわち、端子領域のTFT基板は、基板310上に、下地層311、第一絶縁膜313、積層層間膜315、外部接続端子320が形成された形態である。外部接続端子320は、ゲート配線314bと同じ工程で形成される導電膜320a、ソース・ドレイン配線323と同じ工程で形成される積層膜320bが積層された構造であり、積層膜320bの端部は平坦化膜316下に配置され、断面部分が被覆された形態である。
端子領域におけるカラーフィルタ基板の構成は、実施例1及び2に係る液晶表示用パネルのカラーフィルタ基板と実質的に同様の構成であり、基板330上にカラーフィルタ331、オーバーコート層332、共通電極333及び配向膜334がこの順に配置され、共通電極333上には高さ4μmのフォトスペーサー335が配置されている。
実施例3に係るTFT基板の画素領域におけるパネル構成部材321の高さと、端子領域におけるパネル構成部材の高さは実質的に同様にである。このように、画素領域と端子領域とのパネル構成部材の高さを揃えることにより、セル厚ムラを抑制することができ、表示品位が優れた液晶表示用パネルとすることができる。また、端子領域の外部接続端子上には透明導電膜が配置されていないため、コンタクト抵抗の低抵抗化を図ることができる。更に、外部接続端子の積層膜320bの端部は平坦化膜下に配置されているため、透明導電膜が配置されていなくとも外部接続端子が腐食することを抑制することができる。また、導電配線326と同様の工程で形成された導電膜は、外部接続端子に含まれていない、すなわち、耐水性が低いモリブデン膜は外部接続端子の上面では使用されていないため、信頼性が改善されるものとなる。
(比較例1)
図9は、比較例1に係る液晶表示用パネルのシール材に囲まれた領域の外側である、端子領域を示す断面模式図である。図9についても、実施例1の図2と同様に、パネル分断前の形態である。比較例1に係る液晶表示用パネルは、実施例1に係る液晶表示用パネルの端子領域において、スペーサーに対向する領域に、平坦化膜116B、透明導電膜117及び配向膜118が積層された構造を有していない形態であり、表示領域よりも基板間距離が小さくなっていること以外は実施例1の構成と実質的に同様である。すなわち、端子領域のTFT基板は、基板410上に、下地層411、第一絶縁膜413、積層層間膜415、外部接続端子420が形成された形態である。外部接続端子420は、ゲート電極と同じ工程で形成される導電膜420a、ソース・ドレイン配線と同じ工程で形成される積層膜420b、画素電極と同じ工程で形成される透明導電膜420cが配置された形態である。
図9は、比較例1に係る液晶表示用パネルのシール材に囲まれた領域の外側である、端子領域を示す断面模式図である。図9についても、実施例1の図2と同様に、パネル分断前の形態である。比較例1に係る液晶表示用パネルは、実施例1に係る液晶表示用パネルの端子領域において、スペーサーに対向する領域に、平坦化膜116B、透明導電膜117及び配向膜118が積層された構造を有していない形態であり、表示領域よりも基板間距離が小さくなっていること以外は実施例1の構成と実質的に同様である。すなわち、端子領域のTFT基板は、基板410上に、下地層411、第一絶縁膜413、積層層間膜415、外部接続端子420が形成された形態である。外部接続端子420は、ゲート電極と同じ工程で形成される導電膜420a、ソース・ドレイン配線と同じ工程で形成される積層膜420b、画素電極と同じ工程で形成される透明導電膜420cが配置された形態である。
TFT基板と対向するカラーフィルタ基板は、実施例1に係る液晶表示用パネルのカラーフィルタ基板と実質的に同様の構成であり、基板430上にカラーフィルタ31、オーバーコート層432、共通電極433及び配向膜434がこの順に配置され、共通電極33上には高さ4μmのフォトスペーサー435が配置されている。
比較例1において、端子領域においてスペーサーと対向する領域のパネル構成部材423の高さは平坦化膜が設けられていないため、表示領域よりも小さいものとなる。このように、シール材の内側と外側とで、スペーサーと重畳する領域のパネル構成部材の高さが大きく異なる場合、画素領域においてセル厚ムラが発生して表示品位が優れたものとならないおそれがある。
図10は、比較例1に係る液晶表示用パネルにおいて、TFT基板の端子領域において外部接続端子と、フレキシブルプリント基板(FPC)とを異方性導電膜によって貼り合わせたときの構造を示す断面模式図である。図10で示すように、FPC466は外部接続配線466aと異方性導電膜465中の導電粒子465aによって接続される。この場合、2個以上の導電粒子の連結により、外部接続端子間が短絡(リーク)するおそれがある。
110、130、210、230、310、330、410、430、520:基板
111、211、311、411:下地層
112a、112b、112c、312a、312b、312c:半導体層
113、213、313、413:第一絶縁膜(ゲート絶縁膜)
114a、114c、314a、314c:補助容量電極
114b、314b:ゲート配線
115、215、315、415:積層層間膜
116A、116B、216:平坦化膜
117、120c、217、317、420c:透明導電膜
118、134、218、234、318、334、434:配向膜
120、120A、120B、220、320、420:外部接続端子
120a、220a、320a、420a、518a、518b、518c:導電膜
120b、220b、320b、420b:積層膜
121、122、222、321、322、422:パネル構成部材
131、231、331、431:カラーフィルタ
132、232、332、432:オーバーコート層
133、233、333、433:共通電極
135、235、335、435:フォトスペーサー
140、340:画素領域
150、350:境界領域
160:表示領域
161:シール材
162:電子部品
165、465:異方性導電膜
165a、465a、521:導電粒子
165b、465b:絶縁材料
166、466:フレキシブルプリント基板
166a、466a:外部接続配線
166b、466b:FPC基材
167:COG
316A、316B:第一平坦化膜
324A、324B:第二平坦化膜
511:ソース電極
512:ドレイン電極
513:ゲート電極、
514:アモルファスシリコン膜
515:オーミックコンタクト層
516:ゲート絶縁膜
560:薄膜トランジスタ
516:有機絶縁膜
517:反射電極
518:パッド
111、211、311、411:下地層
112a、112b、112c、312a、312b、312c:半導体層
113、213、313、413:第一絶縁膜(ゲート絶縁膜)
114a、114c、314a、314c:補助容量電極
114b、314b:ゲート配線
115、215、315、415:積層層間膜
116A、116B、216:平坦化膜
117、120c、217、317、420c:透明導電膜
118、134、218、234、318、334、434:配向膜
120、120A、120B、220、320、420:外部接続端子
120a、220a、320a、420a、518a、518b、518c:導電膜
120b、220b、320b、420b:積層膜
121、122、222、321、322、422:パネル構成部材
131、231、331、431:カラーフィルタ
132、232、332、432:オーバーコート層
133、233、333、433:共通電極
135、235、335、435:フォトスペーサー
140、340:画素領域
150、350:境界領域
160:表示領域
161:シール材
162:電子部品
165、465:異方性導電膜
165a、465a、521:導電粒子
165b、465b:絶縁材料
166、466:フレキシブルプリント基板
166a、466a:外部接続配線
166b、466b:FPC基材
167:COG
316A、316B:第一平坦化膜
324A、324B:第二平坦化膜
511:ソース電極
512:ドレイン電極
513:ゲート電極、
514:アモルファスシリコン膜
515:オーミックコンタクト層
516:ゲート絶縁膜
560:薄膜トランジスタ
516:有機絶縁膜
517:反射電極
518:パッド
Claims (7)
- 薄膜トランジスタ基板とそれに対向する対向基板がシール材で貼り合わされ、該シール材で囲まれた領域の内側に液晶層が挟持された液晶表示用パネルであって、
該液晶表示用パネルは、シール材で囲まれた領域の内側及び外側にスペーサーが配置され、
該薄膜トランジスタ基板は、スペーサーと重畳する領域に配置されたパネル構成部材の厚みが、シール材で囲まれた領域の内側と外側とで実質的に等しいことを特徴とする液晶表示用パネル。 - 前記薄膜トランジスタ基板は、シール材で囲まれた領域の外側に外部接続端子を備え、かつシール材で囲まれた領域の内側及び外側のスペーサーと重畳する領域に、平坦化膜が配置された構造を有し、
該平坦化膜は、外部接続端子が配置された領域の少なくとも一部で除去されていることを特徴とする請求項1記載の液晶表示用パネル。 - 前記平坦化膜は、画素電極の直下に配置された膜であることを特徴とする請求項2記載の液晶表示用パネル。
- 前記薄膜トランジスタ基板は、シール材で囲まれた領域の外側に外部接続端子を備え、
該外部接続端子は、端部が平坦化膜下に配置されていることを特徴とする請求項2又は3記載の液晶表示用パネル。 - 前記外部接続端子は、透明導電膜を含まないことを特徴とする請求項4記載の液晶表示用パネル。
- 前記薄膜トランジスタ基板は、シール材で囲まれた領域の内側に、第一導電膜、第一平坦化膜、第二導電膜、第二平坦化膜がこの順に配置された多層配線構造を有し、
前記外部接続端子は、第二導電膜を形成する工程で形成される導電膜を含まないことを特徴とする請求項4又は5記載の液晶表示用パネル。 - 請求項1〜6のいずれかに記載の液晶表示用パネルを備える液晶表示装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008320129A JP2012042490A (ja) | 2008-12-16 | 2008-12-16 | 液晶表示用パネル及び液晶表示装置 |
US13/139,506 US20110242476A1 (en) | 2008-12-16 | 2009-07-24 | Liquid crystal display panel and liquid crystal display |
PCT/JP2009/063292 WO2010070948A1 (ja) | 2008-12-16 | 2009-07-24 | 液晶表示用パネル及び液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008320129A JP2012042490A (ja) | 2008-12-16 | 2008-12-16 | 液晶表示用パネル及び液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012042490A true JP2012042490A (ja) | 2012-03-01 |
Family
ID=42268626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008320129A Pending JP2012042490A (ja) | 2008-12-16 | 2008-12-16 | 液晶表示用パネル及び液晶表示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20110242476A1 (ja) |
JP (1) | JP2012042490A (ja) |
WO (1) | WO2010070948A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170054613A (ko) * | 2015-11-09 | 2017-05-18 | 삼성디스플레이 주식회사 | 플렉서블 표시 장치 및 이의 제조 방법 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101901832B1 (ko) * | 2011-12-14 | 2018-09-28 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 |
KR20230035434A (ko) * | 2012-07-20 | 2023-03-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치, 및 표시 장치를 포함하는 전자 장치 |
JP5991490B2 (ja) * | 2013-03-22 | 2016-09-14 | 株式会社ジャパンディスプレイ | 有機エレクトロルミネッセンス表示装置 |
WO2016017516A1 (ja) * | 2014-07-30 | 2016-02-04 | シャープ株式会社 | 表示装置およびその製造方法 |
JP6274058B2 (ja) * | 2014-09-22 | 2018-02-07 | 株式会社デンソー | 電子装置、及び電子装置を備えた電子構造体 |
JP6121508B2 (ja) * | 2015-11-12 | 2017-04-26 | 株式会社ジャパンディスプレイ | 液晶表示装置及びその製造方法 |
KR20210065580A (ko) * | 2019-11-27 | 2021-06-04 | 엘지디스플레이 주식회사 | 플렉서블 표시장치 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001100247A (ja) * | 1999-09-28 | 2001-04-13 | Matsushita Electronics Industry Corp | アクティブマトリクス型液晶表示装置及びその製造方法 |
JP4132514B2 (ja) * | 1999-12-22 | 2008-08-13 | カシオ計算機株式会社 | 液晶表示素子 |
JP4081643B2 (ja) * | 2001-08-01 | 2008-04-30 | 株式会社日立製作所 | 液晶表示装置 |
JP2003186022A (ja) * | 2001-12-18 | 2003-07-03 | Toshiba Corp | 液晶表示装置及びその製造方法 |
JP4916666B2 (ja) * | 2005-01-12 | 2012-04-18 | 株式会社 日立ディスプレイズ | 表示装置 |
-
2008
- 2008-12-16 JP JP2008320129A patent/JP2012042490A/ja active Pending
-
2009
- 2009-07-24 US US13/139,506 patent/US20110242476A1/en not_active Abandoned
- 2009-07-24 WO PCT/JP2009/063292 patent/WO2010070948A1/ja active Application Filing
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170054613A (ko) * | 2015-11-09 | 2017-05-18 | 삼성디스플레이 주식회사 | 플렉서블 표시 장치 및 이의 제조 방법 |
KR102426433B1 (ko) * | 2015-11-09 | 2022-07-29 | 삼성디스플레이 주식회사 | 플렉서블 표시 장치 및 이의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
US20110242476A1 (en) | 2011-10-06 |
WO2010070948A1 (ja) | 2010-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2010070948A1 (ja) | 液晶表示用パネル及び液晶表示装置 | |
US10768494B2 (en) | Display device | |
US20180321527A1 (en) | Liquid crystal display device | |
JP5192052B2 (ja) | 表示装置 | |
US9568795B2 (en) | Liquid crystal display device | |
KR100806997B1 (ko) | 표시 장치 및 표시 장치의 제조 방법 | |
JP4952425B2 (ja) | 液晶装置および電子機器 | |
US8698000B2 (en) | Substrate for display device and display device | |
US9482912B2 (en) | Circuit board, display device, and liquid crystal display device | |
JP5961543B2 (ja) | 液晶表示装置及びその製造方法 | |
WO2014034512A1 (ja) | 薄膜トランジスタ基板及び表示装置 | |
JP2010190933A (ja) | 液晶表示装置及びそれを用いた電子機器 | |
JP2011252935A (ja) | 回路基板及び表示装置 | |
WO2009110136A1 (ja) | 表示装置用基板、その製造方法、表示装置、多層配線の形成方法及び多層配線基板 | |
JP2008040122A (ja) | 電気光学装置、電子機器、および実装構造体 | |
JP2019124830A (ja) | 液晶表示装置及びその製造方法 |