CN113013356B - 显示装置、显示面板及其制作方法 - Google Patents

显示装置、显示面板及其制作方法 Download PDF

Info

Publication number
CN113013356B
CN113013356B CN202110199003.2A CN202110199003A CN113013356B CN 113013356 B CN113013356 B CN 113013356B CN 202110199003 A CN202110199003 A CN 202110199003A CN 113013356 B CN113013356 B CN 113013356B
Authority
CN
China
Prior art keywords
layer
organic
substrate
isolation groove
anode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110199003.2A
Other languages
English (en)
Other versions
CN113013356A (zh
Inventor
王蓉
张波
舒晓青
董向丹
何帆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110199003.2A priority Critical patent/CN113013356B/zh
Publication of CN113013356A publication Critical patent/CN113013356A/zh
Priority to PCT/CN2021/126420 priority patent/WO2022174614A1/zh
Priority to US17/915,298 priority patent/US20230145862A1/en
Application granted granted Critical
Publication of CN113013356B publication Critical patent/CN113013356B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Abstract

本发明提供了一种显示装置、显示面板及其制作方法，显示面板包括：基底、导电层、有机绝缘结构、第一有机凸环以及阴极材料层；有机绝缘结构与第一有机凸环之间具有暴露导电层的第一隔离槽，第一隔离槽的宽度与阴极材料层的边缘位置距离有机绝缘结构的边缘的最大允许波动量之间的比值范围为0.025～0.218。根据本发明的实施例，在阴极的边缘与边框区的外边缘之间的距离固定时，通过减小第一隔离槽的宽度，可以增大阴极材料层的边缘位置距离有机绝缘结构的边缘的最大允许波动量。因而，蒸镀工艺中阴极材料层不会落入第一隔离槽，从而避免阴极与导电层搭接后短路，进而提升显示面板的良率。

Description

显示装置、显示面板及其制作方法
技术领域
本发明涉及显示设备技术领域，尤其涉及一种显示装置、显示面板及其制作方法。
背景技术
OLED是近年来逐渐发展起来的显示照明技术，尤其在显示行业，由于其具有高响应、高对比度、可柔性化等优点，被视为拥有广泛的应用前景。
现有OLED显示面板在制作过程中，涉及多个工序，一些工序的工艺窗口很小。若工艺偏差过大，则会造成显示面板的良率降低。
发明内容
本发明提供一种显示装置、显示面板及其制作方法，以解决相关技术中的不足。
为实现上述目的，本发明实施例的第一方面提供一种显示面板，包括：
基底，包括显示区与围绕所述显示区的边框区；
导电层，位于所述边框区上；
有机绝缘结构与第一有机凸环，位于所述导电层远离所述基底的一侧，所述有机绝缘结构与所述第一有机凸环之间具有暴露所述导电层的第一隔离槽；
阴极材料层，位于所述有机绝缘结构远离所述基底的一侧；所述第一隔离槽的宽度与所述阴极材料层的边缘位置距离所述有机绝缘结构的边缘的最大允许波动量之间的比值范围为0.025~0.218。
可选地，所述第一隔离槽的宽度与所述阴极材料层的边缘位置距离所述有机绝缘结构的边缘的最大允许波动量之间的比值范围为0.032~0.194。
可选地，所述显示面板还包括：
像素驱动电路，位于所述显示区上，所述像素驱动电路包括晶体管；
像素结构，位于所述像素驱动电路远离所述基底的一侧，所述像素结构包括阳极；所述阳极与所述晶体管的第一极之间通过转接电极电连接，所述第一极为源极与漏极中的一个；所述导电层为所述转接电极。
可选地，所述显示面板还包括：
第一平坦化层，位于所述晶体管远离所述基底的一侧与所述边框区的部分区域上；所述转接电极设置在所述第一平坦化层远离所述基底的一侧与所述第一平坦化层暴露出的边框区上；
第二平坦化层，位于所述转接电极与未覆盖所述转接电极的所述第一平坦化层远离所述基底的一侧；所述阳极设置在所述第二平坦化层远离所述基底的一侧；
像素定义层，位于所述阳极与未覆盖所述阳极的所述第二平坦化层远离所述基底的一侧，所述像素定义层具有暴露所述阳极的开口；所述有机绝缘结构与所述第一有机凸环都为所述第二平坦化层与所述像素定义层的层叠结构。
可选地，所述第一有机凸环与所述第一隔离槽的宽度之和与所述阴极材料层的边缘位置距离所述有机绝缘结构的边缘的最大允许波动量之间的比值范围为0.23~0.469。
可选地，所述显示面板还包括：
第二有机凸环，位于所述导电层远离所述基底的一侧，所述第二有机凸环与所述第一有机凸环之间具有暴露所述导电层的第二隔离槽；所述第二有机凸环、所述第二隔离槽、所述第一有机凸环以及所述第一隔离槽的宽度之和与所述阴极材料层的边缘位置距离所述有机绝缘结构的边缘的最大允许波动量之间的比值范围为0.359~0.903。
本发明实施例的第二方面提供一种显示装置，包括上述任一项所述的显示面板。
本发明实施例的第三方面提供一种显示面板的制作方法，包括：
提供基底，所述基底包括显示区与围绕所述显示区的边框区；在所述边框区上形成导电层；
在所述导电层远离所述基底的一侧形成有机绝缘结构与第一有机凸环，所述有机绝缘结构与所述第一有机凸环之间具有暴露所述导电层的第一隔离槽；
在所述有机绝缘结构远离所述基底的一侧形成阴极材料层，控制所述第一隔离槽的宽度与所述阴极材料层的边缘位置距离所述有机绝缘结构的边缘的最大允许波动量之间的比值范围为0.025~0.218。
可选地，在所述导电层远离所述基底的一侧还形成第二有机凸环，所述第二有机凸环与所述第一有机凸环之间具有暴露所述导电层的第二隔离槽；控制所述第二有机凸环、所述第二隔离槽、所述第一有机凸环以及所述第一隔离槽的宽度之和与所述阴极材料层的边缘位置距离所述有机绝缘结构的边缘的最大允许波动量之间的比值范围为0.359~0.903。
可选地，所述显示面板的制作方法还包括：
在所述显示区上形成像素驱动电路，所述像素驱动电路包括晶体管；
在所述像素驱动电路远离所述基底的一侧与所述边框区的部分区域上形成第一平坦化层；
在所述第一平坦化层远离所述基底的一侧与所述第一平坦化层暴露出的所述边框区上形成转接电极，所述转接电极通过位于所述第一平坦化层内的第一导电插塞与所述晶体管的第一极电连接，所述第一极为源极与漏极中的一个；
在所述转接电极与未覆盖所述转接电极的所述第一平坦化层远离所述基底的一侧形成第二平坦化层；
在所述第二平坦化层远离所述基底的一侧形成像素结构，所述像素结构包括阳极；所述阳极通过位于所述第二平坦化层内的第二导电插塞与所述转接电极电连接；所述导电层为所述转接电极。
可选地，所述形成像素结构包括：
在所述第二平坦化层远离所述基底的一侧形成阳极；
在所述阳极与未覆盖所述阳极的所述第二平坦化层远离所述基底的一侧形成像素定义层，所述像素定义层具有暴露所述阳极的开口；
在所述第二平坦化层与所述像素定义层的层叠结构内形成暴露所述转接电极的第一隔离槽。
可选地，所述形成像素结构包括：
在所述第二平坦化层远离所述基底的一侧形成阳极；
在所述阳极与未覆盖所述阳极的所述第二平坦化层远离所述基底的一侧形成像素定义层，所述像素定义层具有暴露所述阳极的开口；
在所述第二平坦化层与所述像素定义层的层叠结构内形成暴露所述转接电极的第一隔离槽与第二隔离槽，所述第一隔离槽靠近所述显示区，所述第二隔离槽远离所述显示区。
由于阴影效应(Shadow Effects)，蒸镀阴极材料层形成阴极时，阴极材料层不仅位于显示区，还会落于边框区。根据本发明的上述实施例，在版图设计上，控制第一隔离槽的宽度与阴极材料层的边缘位置距离有机绝缘结构的边缘的最大允许波动量之间的比值范围为0.025~0.218，在阴极的边缘与边框区的外边缘之间的距离固定时，通过减小第一隔离槽的宽度，可以增大阴极材料层的边缘位置距离有机绝缘结构的边缘的最大允许波动量。因而，蒸镀工艺中阴极材料层不会落入第一隔离槽，从而避免阴极与导电层搭接后短路，进而可以提升显示面板的良率。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
图1是本发明第一实施例的显示面板的截面结构示意图；
图2是本发明第一实施例的显示面板的制作方法的流程图；
图3至图7是图2流程对应的中间结构示意图；
图8是本发明第二实施例的显示面板的截面结构示意图。
附图标记列表：
Figure 827160DEST_PATH_IMAGE001
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致的装置和方法的例子。
图1是本发明第一实施例的显示面板的截面结构示意图。
参照图1所示，显示面板1包括：
基底10，包括显示区10a与围绕显示区10a的边框区10b；
导电层20，位于边框区10b上；
有机绝缘结构30与第一有机凸环31，位于导电层20远离基底10的一侧，有机绝缘结构30与第一有机凸环31之间具有暴露导电层20的第一隔离槽32；
阴极材料层401，位于有机绝缘结构30远离基底10的一侧；第一隔离槽32的宽度W1与阴极材料层401的边缘位置距离有机绝缘结构30的边缘的最大允许波动量a之间的比值范围为0.025~0.218。
本实施例中，范围包括端点值。
基底10可以为柔性基底，也可以为硬质基底。柔性基底的材料可以为聚酰亚胺，硬质基底的材料可以为玻璃。
聚酰亚胺和玻璃上可以设置有缓冲层、水汽隔离层等。
显示区10a上设置有阵列式排布的若干像素结构40。每一像素结构40包括：阳极40a、阴极40b以及设置于阳极40a和阴极40b之间的发光块40c。发光块40c的材料可以为OLED。发光块40c可以为红、绿或蓝，也可以为红、绿、蓝或黄。红绿蓝三基色或红绿蓝黄四基色的像素结构40交替分布。各个像素结构40的阴极40b可以连接在一起，形成一面电极。
参照图1所示，本实施例中，阳极40a与基底10之间设置有像素驱动电路，像素驱动电路包括若干晶体管，阳极40a与一晶体管T的漏极14b电连接。换言之，像素结构40为主动驱动发光方式OLED（Active Matrix OLED，AMOLED）。
主动驱动发光方式OLED，也称有源驱动发光方式OLED，是采用晶体管阵列控制每个像素发光，且每个像素可以连续发光。
像素驱动电路包括晶体管T与存储电容C。晶体管T可以包括：有源层11、栅极绝缘层12、栅极13、源极14a以及漏极14b。
存储电容C可以包括：第一极板21、电容介质层以及第二极板22。
本实施例中，有源层11靠近基底10，栅极13远离基底10，因而，晶体管T为顶栅结构。第一极板21与栅极13位于同一层。第一极板21与栅极13在远离基底10的一侧设置有第一层间介质层ILD1，第一层间介质层ILD1充当电容介质层。第一层间介质层ILD1在显示区10a与边框区10b整面设置。第二极板22与未覆盖第二极板22的第一层间介质层ILD1在远离基底10的一侧设置有第二层间介质层ILD2。源极14a与漏极14b设置在第二层间介质层ILD2远离基底10的一侧，源极14a可通过填充穿过第一层间介质层ILD1与第二层间介质层ILD2的过孔连接于有源层11的源区，漏极14b可通过填充穿过第一层间介质层ILD1与第二层间介质层ILD2的过孔连接于有源层11的漏区。源区与漏区之间的有源层11为沟道区。
其它实施例中，晶体管T也可以为底栅结构。本发明的实施例不限定像素驱动电路的具体结构。
继续参照图1所示，源极14a、漏极14b以及未设置源极14a与漏极14b的第二层间介质层ILD2在远离基底10的一侧可以设置有钝化层PVX。位于显示区10a以及边框区10b的部分区域的钝化层PVX在远离基底10的一侧设置有第一平坦化层PLN1。第一平坦化层PLN1以及第一平坦化层PLN1暴露出的钝化层PVX在远离基底10的一侧设置有转接电极15。转接电极15可以自显示区10a延伸至边框区10b。
本实施例中，转接电极15通过填充穿过第一平坦化层PLN1的过孔连接于源极14a与漏极14b中的一个。其它实施例中，可以先在第一平坦化层PLN1内形成第一导电插塞，该第一导电插塞的一端连接于源极14a与漏极14b中的一个，之后再在第一导电插塞的另一端形成转接电极15。
转接电极15与第一平坦化层PLN1在远离基底10的一侧设置有第二平坦化层PLN2。
像素结构40设置在第二平坦化层PLN2远离基底10的一侧。本实施例中，像素结构40的阳极40a通过填充穿过第二平坦化层PLN2的过孔连接于转接电极15。其它实施例中，可以先在第二平坦化层PLN2内形成第二导电插塞，该第二导电插塞的一端连接于转接电极15，之后再在第二导电插塞的另一端形成阳极40a。
阳极40a以及未覆盖阳极40a的第二平坦化层PLN2在远离基底10的一侧设置有像素定义层PDL。像素定义层PDL具有暴露阳极40a的部分区域的开口，开口内设置有发光块40c。阴极40b设置在发光块40c以及像素定义层PDL上。
第一平坦化层PLN1、第二平坦化层PLN2以及像素定义层PDL的材料都可以为聚酰亚胺等有机绝缘材料。
本实施例中，有机绝缘结构30与第一有机凸环31都由像素定义层PDL与第二平坦化层PLN2的层叠结构充当。其它实施例中，第一有机凸环31还可以由位于边框区10b的像素定义层PDL或第二平坦化层PLN2充当。第一有机凸环31形成了堤坝。
本实施例中，位于显示区10a的转接电极15为导电层20。转接电极15可以电连接于电源信号VDD或初始化信号Vinit。其它实施例中，导电层20可以为：在任一工作状态下，电位不同于像素结构40的阴极40b的层。
阴极材料层401通过掩模版蒸镀形成，由于阴影效应，阴极材料层401不仅位于预定区域形成阴极40b，还会落于边框区10b。为保证阴极40b的覆盖范围，该预定区域一般略大于显示区10a。在版图设计上，控制第一隔离槽32的宽度W1与阴极材料层401的边缘位置距离有机绝缘结构30的边缘的最大允许波动量a之间的比值范围为0.025~0.218。最大允许波动量a即有机绝缘结构30的边缘向显示区10a内推的最大距离，也即阴极40b的边缘位置与有机绝缘结构30的边缘之间的距离。阴极材料层401落在上述范围内不会造成阴极40b与导电层20搭接后短路。在阴极40b的边缘与边框区10b的外边缘之间的距离D与第一有机凸环31的宽度W2固定时，减小第一隔离槽32的宽度W1，从而增大阴极材料层401的边缘位置距离有机绝缘结构30的边缘的最大允许波动量a。因而，阴极材料层401不会落入第一隔离槽32，从而避免阴极40b与导电层20搭接后短路，提升显示面板1的良率。
一些实施例中，阴极材料层401以及未覆盖阴极材料层401的有机绝缘结构30、第一有机凸环31在远离基底的一侧以及第一隔离槽32内可以整面覆盖封装层。封装层可以为薄膜封装层，包括若干无机、有机、无机多层交叠结构。第一有机凸环31形成的堤坝可防止有机封装层外溢。封装层与导电层20直接接触，可以隔绝外界水氧进入位于显示区10a的像素结构40中。
对于图1中的显示面板1，本发明一实施例还提供一种制作方法。图2是制作方法的流程图。图3至图7是图2流程对应的中间结构示意图。
首先，参照图1中的步骤S1、图3与图4所示，图4是沿着图3中的AA线的剖视图，提供基底10，基底10包括显示区10a与围绕显示区10a的边框区10b；在边框区10b上形成导电层20。
基底10可以为柔性基底，也可以为硬质基底。柔性基底的材料可以为聚酰亚胺，硬质基底的材料可以为玻璃。
聚酰亚胺和玻璃上可以设置有缓冲层、水汽隔离层等。
导电层20为：在任一工作状态下，电位不同于像素结构40的阴极40b的层。本实施例中，步骤S1具体可以包括步骤S11~ S20。
步骤S11：在基底10上整面形成有源材料层；图形化有源材料层，在显示区10a形成有源层11。
步骤S12：在有源层11以及未覆盖有源层11的基底10上整面形成栅极绝缘层12。
步骤S13：在栅极绝缘层12上整面形成第一金属层；图形化第一金属层，在显示区10a形成栅极13与第一极板21。
步骤S14：在栅极13、第一极板21以及未覆盖栅极13与第一极板21的栅极绝缘层12上整面形成第一层间介质层ILD1。
步骤S15：在第一层间介质层ILD1上整面形成第二金属层；图形化第二金属层，在显示区10a形成第二极板22。
步骤S16：在第二极板22以及未覆盖第二极板22的第一层间介质层ILD1上整面形成第二层间介质层ILD2。
步骤S17：在显示区10a的第二层间介质层ILD2、第一层间介质层ILD1以及栅极绝缘层12内形成过孔，分别暴露有源层11的源区与漏区；填充过孔并在第二层间介质层ILD2上形成源极14a与漏极14b。
步骤S18：在源极14a、漏极14b以及未覆盖源极14a与漏极14b的第二层间介质层ILD2上形成钝化层PVX。
步骤S19：在钝化层PVX上整面形成第一平坦化层PLN1；图形化第一平坦化层PLN1，去除预定形成第一有机凸环31与第一隔离槽32区域的第一平坦化层PLN1。
步骤S20：在显示区10a的第一平坦化层PLN1以及钝化层PVX内形成过孔，暴露源极14a与漏极14b中的一个；填充过孔并在第一平坦化层PLN1以及第一平坦化层PLN1暴露出的钝化层PVX上形成转接电极15。转接电极15自显示区10a延伸至边框区10b。换言之，转接电极15为导电层20。
有源层11、栅极绝缘层12、栅极13、源极14a以及漏极14b形成晶体管T。第一极板21、电容介质层以及第二极板22形成存储电容C。其它实施例中，晶体管T也可以为底栅结构。本发明的实施例不限定像素驱动电路的具体结构。
接着，参照图2中的步骤S2、图5与图6所示，图6是沿着图5中的BB线的剖视图，在导电层20远离基底10的一侧形成有机绝缘结构30与第一有机凸环31，有机绝缘结构30与第一有机凸环31之间具有暴露导电层20的第一隔离槽32。
本实施例中，步骤S2具体可以包括步骤S21~ S23。
步骤S21：在转接电极15以及未覆盖转接电极15的第一平坦化层PLN1上整面形成第二平坦化层PLN2；在显示区10a的第二平坦化层PLN2内形成过孔，暴露转接电极15；填充过孔并在转接电极15上形成阳极40a。
步骤S22：在阳极40a以及未覆盖阳极40a的第二平坦化层PLN2上整面形成像素定义层PDL；在像素定义层PDL内形成暴露阳极40a的部分区域的开口。
步骤S23：图形化像素定义层PDL与第二平坦化层PLN2，在边框区10b形成环绕显示区10a的第一隔离槽32。换言之，由位于边框区10b的第二平坦化层PLN2与像素定义层PDL的层叠结构充当第一有机凸环31。
之后，参照图2中的步骤S3、图7与图1所示，图1为对应于沿着图7中的CC线的剖视图，在有机绝缘结构30远离基底10的一侧形成阴极材料层401，控制第一隔离槽32的宽度W1与阴极材料层401的边缘位置距离有机绝缘结构30的边缘的最大允许波动量a之间的比值范围为0.025~0.218。
本实施例中，步骤S3具体可以包括步骤S31~ S32。
步骤S31：蒸镀发光材料层，以在像素定义层PDL的开口内形成发光块40c。
步骤S32：采用掩模版，在发光块40c以及像素定义层PDL上整面蒸镀阴极材料层401。位于显示区10a的阴极材料层401形成阴极40b。由于阴影效应，蒸镀阴极材料层401形成阴极40b时，阴极材料层401不仅位于显示区10a，还会落于边框区10b。
在版图设计上，在阴极40b的边缘与边框区10b的外边缘之间的距离D与第一有机凸环31的宽度W2固定时，通过减小第一隔离槽32的宽度W1，可以增大阴极材料层401的边缘位置距离有机绝缘结构30的边缘的最大允许波动量a。因而，蒸镀工艺中，阴极材料层401不会落入第一隔离槽32，从而避免阴极40b与导电层20搭接后短路，进而可以提升显示面板1的良率。
进一步地，还可以控制第一隔离槽32的宽度W1与阴极材料层401的边缘位置距离有机绝缘结构30的边缘的最大允许波动量a之间的比值范围可以为0.032~0.194，以进一步确保蒸镀工艺中，阴极材料层401不会落入第一隔离槽32。
其它实施例中，在版图设计上，还可以调整第一有机凸环31的宽度W2，使得第一有机凸环31的宽度W2与第一隔离槽32的宽度W1之和与阴极材料层401的边缘位置距离有机绝缘结构30的边缘的最大允许波动量a之间的比值范围可以为0.23~0.469。换言之，在阴极40b的边缘与边框区10b的外边缘之间的距离D固定时，减小第一隔离槽32的宽度W1与第一有机凸环31的宽度W2之和，从而增大阴极材料层401的边缘位置距离有机绝缘结构30的边缘的最大允许波动量a。
进一步地，在版图设计上，第一有机凸环31的宽度W2与第一隔离槽32的宽度W1之和与阴极材料层401的边缘位置距离有机绝缘结构30的边缘的最大允许波动量a之间的比值范围可以为0.29~0.417。
图8是本发明第二实施例的显示面板的截面结构示意图。参照图8所示，本实施例的显示面板2与图1中的显示面板1的结构大致相同，区别仅在于：还包括：第二有机凸环33，位于导电层20远离基底10的一侧，第二有机凸环33与第一有机凸环31之间具有暴露导电层20的第二隔离槽34。换言之，设置两圈有机凸环。
其它实施例中，有机凸环还包括包括三圈及其以上。
本实施例中，第二有机凸环33由第二平坦化层PLN2与像素定义层PDL的层叠结构充当。第一平坦化层PLN2、转接电极15以及第二有机凸环33形成了外堤坝。
第一有机凸环31形成了内堤坝，因而，外堤坝的高度大于内堤坝的高度。
其它实施例中，外堤坝的高度也可以等于内堤坝的高度。
在版图设计上，可以控制第二有机凸环33的宽度W4、第二隔离槽34的宽度W3、第一有机凸环31的宽度W2以及第一隔离槽32的宽度W1之和与阴极材料层401的边缘位置距离有机绝缘结构30的边缘的最大允许波动量a之间的比值范围为0.359~0.903。本实施例中，范围包括端点值。在阴极40b的边缘与边框区10b的外边缘之间的距离D固定时，通过减小第二有机凸环33的宽度W4、第二隔离槽34的宽度W3、第一有机凸环31的宽度W2以及第一隔离槽32的宽度W1之和，可以增大阴极材料层401的边缘位置距离有机绝缘结构30的边缘的最大允许波动量a。
进一步地，在版图设计上，可以控制第二有机凸环33的宽度W4、第二隔离槽34的宽度W3、第一有机凸环31的宽度W2以及第一隔离槽32的宽度W1之和与阴极材料层401的边缘位置距离有机绝缘结构30的边缘的最大允许波动量a之间的比值范围为0.389~0.844。
相应地，对于制作方法，区别仅在于：
步骤S19中，图形化第一平坦化层PLN1，去除预定形成第一有机凸环31、第一隔离槽32以及第二隔离槽34区域的第一平坦化层PLN1，保留预定形成第二有机凸环33区域的第一平坦化层PLN1。
步骤S2中，在导电层20远离基底10的一侧还形成第二有机凸环33。具体地，步骤S23：图形化像素定义层PDL与第二平坦化层PLN2，在边框区10b形成环绕显示区10a的第一隔离槽32与第二隔离槽34。
基于上述显示面板1、2，本发明一实施例还提供一种包括上述任一种显示面板1、2的显示装置。显示装置可以为：电子纸、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间唯一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。
在本发明中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
本领域技术人员在考虑说明书及实践这里公开的公开后，将容易想到本发明的其它实施方案。本发明旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由下面的权利要求指出。
应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。

Claims (12)

1.一种显示面板，其特征在于，包括：
基底，包括显示区与围绕所述显示区的边框区；
导电层，位于所述边框区上；
有机绝缘结构与第一有机凸环，位于所述导电层远离所述基底的一侧，所述有机绝缘结构与所述第一有机凸环之间具有暴露所述导电层的第一隔离槽；
阴极材料层，位于所述有机绝缘结构远离所述基底的一侧；所述第一隔离槽的宽度与所述阴极材料层的边缘位置距离所述有机绝缘结构的边缘的最大允许波动量之间的比值范围为0.025~0.218。
2.根据权利要求1所述的显示面板，其特征在于，所述第一隔离槽的宽度与所述阴极材料层的边缘位置距离所述有机绝缘结构的边缘的最大允许波动量之间的比值范围为0.032~0.194。
3.根据权利要求1所述的显示面板，其特征在于，还包括：
像素驱动电路，位于所述显示区上，所述像素驱动电路包括晶体管；
像素结构，位于所述像素驱动电路远离所述基底的一侧，所述像素结构包括阳极；所述阳极与所述晶体管的第一极之间通过转接电极电连接，所述第一极为源极与漏极中的一个；所述导电层为所述转接电极。
4.根据权利要求3所述的显示面板，其特征在于，还包括：
第一平坦化层，位于所述晶体管远离所述基底的一侧与所述边框区的部分区域上；所述转接电极设置在所述第一平坦化层远离所述基底的一侧与所述第一平坦化层暴露出的所述边框区上；
第二平坦化层，位于所述转接电极与未覆盖所述转接电极的所述第一平坦化层远离所述基底的一侧；所述阳极设置在所述第二平坦化层远离所述基底的一侧；
像素定义层，位于所述阳极与未覆盖所述阳极的所述第二平坦化层远离所述基底的一侧，所述像素定义层具有暴露所述阳极的开口；所述有机绝缘结构与所述第一有机凸环都为所述第二平坦化层与所述像素定义层的层叠结构。
5.根据权利要求4所述的显示面板，其特征在于，所述第一有机凸环与所述第一隔离槽的宽度之和与所述阴极材料层的边缘位置距离所述有机绝缘结构的边缘的最大允许波动量之间的比值范围为0.23~0.469。
6.根据权利要求1所述的显示面板，其特征在于，还包括：
第二有机凸环，位于所述导电层远离所述基底的一侧，所述第二有机凸环与所述第一有机凸环之间具有暴露所述导电层的第二隔离槽；所述第二有机凸环、所述第二隔离槽、所述第一有机凸环以及所述第一隔离槽的宽度之和与所述阴极材料层的边缘位置距离所述有机绝缘结构的边缘的最大允许波动量之间的比值范围为0.359~0.903。
7.一种显示装置，其特征在于，包括：权利要求1至6任一项所述的显示面板。
8.一种显示面板的制作方法，其特征在于，包括：
提供基底，所述基底包括显示区与围绕所述显示区的边框区；在所述边框区上形成导电层；
在所述导电层远离所述基底的一侧形成有机绝缘结构与第一有机凸环，所述有机绝缘结构与所述第一有机凸环之间具有暴露所述导电层的第一隔离槽；
在所述有机绝缘结构远离所述基底的一侧形成阴极材料层，控制所述第一隔离槽的宽度与所述阴极材料层的边缘位置距离所述有机绝缘结构的边缘的最大允许波动量之间的比值范围为0.025~0.218。
9.根据权利要求8所述的显示面板的制作方法，其特征在于，在所述导电层远离所述基底的一侧还形成第二有机凸环，所述第二有机凸环与所述第一有机凸环之间具有暴露所述导电层的第二隔离槽；控制所述第二有机凸环、所述第二隔离槽、所述第一有机凸环以及所述第一隔离槽的宽度之和与所述阴极材料层的边缘位置距离所述有机绝缘结构的边缘的最大允许波动量之间的比值范围为0.359~0.903。
10.根据权利要求8所述的显示面板的制作方法，其特征在于，还包括：
在所述显示区上形成像素驱动电路，所述像素驱动电路包括晶体管；
在所述像素驱动电路远离所述基底的一侧与所述边框区的部分区域上形成第一平坦化层；
在所述第一平坦化层远离所述基底的一侧与所述第一平坦化层暴露出的所述边框区上形成转接电极，所述转接电极通过位于所述第一平坦化层内的第一导电插塞与所述晶体管的第一极电连接，所述第一极为源极与漏极中的一个；
在所述转接电极与未覆盖所述转接电极的所述第一平坦化层远离所述基底的一侧形成第二平坦化层；
在所述第二平坦化层远离所述基底的一侧形成像素结构，所述像素结构包括阳极；所述阳极通过位于所述第二平坦化层内的第二导电插塞与所述转接电极电连接；所述导电层为所述转接电极。
11.根据权利要求10所述的显示面板的制作方法，其特征在于，所述形成像素结构包括：
在所述第二平坦化层远离所述基底的一侧形成阳极；
在所述阳极与未覆盖所述阳极的所述第二平坦化层远离所述基底的一侧形成像素定义层，所述像素定义层具有暴露所述阳极的开口；
在所述第二平坦化层与所述像素定义层的层叠结构内形成暴露所述转接电极的第一隔离槽。
12.根据权利要求10所述的显示面板的制作方法，其特征在于，所述形成像素结构包括：
在所述第二平坦化层远离所述基底的一侧形成阳极；
在所述阳极与未覆盖所述阳极的所述第二平坦化层远离所述基底的一侧形成像素定义层，所述像素定义层具有暴露所述阳极的开口；
在所述第二平坦化层与所述像素定义层的层叠结构内形成暴露所述转接电极的第一隔离槽与第二隔离槽，所述第一隔离槽靠近所述显示区，所述第二隔离槽远离所述显示区。
CN202110199003.2A 2021-02-22 2021-02-22 显示装置、显示面板及其制作方法 Active CN113013356B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110199003.2A CN113013356B (zh) 2021-02-22 2021-02-22 显示装置、显示面板及其制作方法
PCT/CN2021/126420 WO2022174614A1 (zh) 2021-02-22 2021-10-26 显示装置、显示面板及其制作方法
US17/915,298 US20230145862A1 (en) 2021-02-22 2021-10-26 Display apparatuses, display panels, and methods of manufacturing display panels

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110199003.2A CN113013356B (zh) 2021-02-22 2021-02-22 显示装置、显示面板及其制作方法

Publications (2)

Publication Number Publication Date
CN113013356A CN113013356A (zh) 2021-06-22
CN113013356B true CN113013356B (zh) 2023-02-03

Family

ID=76406592

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110199003.2A Active CN113013356B (zh) 2021-02-22 2021-02-22 显示装置、显示面板及其制作方法

Country Status (3)

Country Link
US (1) US20230145862A1 (zh)
CN (1) CN113013356B (zh)
WO (1) WO2022174614A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113013356B (zh) * 2021-02-22 2023-02-03 京东方科技集团股份有限公司 显示装置、显示面板及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107731869A (zh) * 2016-08-12 2018-02-23 三星显示有限公司 显示设备
CN112289814A (zh) * 2020-10-29 2021-01-29 昆山国显光电有限公司 一种阵列基板及其制备方法、显示装置
CN112310180A (zh) * 2020-10-29 2021-02-02 昆山国显光电有限公司 显示面板及其制备方法和显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI263339B (en) * 2002-05-15 2006-10-01 Semiconductor Energy Lab Light emitting device and method for manufacturing the same
US8217396B2 (en) * 2004-07-30 2012-07-10 Semiconductor Energy Laboratory Co., Ltd. Display device comprising electrode layer contacting wiring in the connection region and extending to pixel region
JP2016062874A (ja) * 2014-09-22 2016-04-25 株式会社ジャパンディスプレイ 画像表示装置及びその製造方法、並びに画像表示装置の検査方法
KR20180036434A (ko) * 2016-09-30 2018-04-09 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN108336109B (zh) * 2018-01-02 2021-02-02 厦门天马微电子有限公司 有机发光显示面板、显示装置和有机发光显示母板
KR20200094264A (ko) * 2019-01-29 2020-08-07 삼성디스플레이 주식회사 유기 발광 표시 장치
CN111640774B (zh) * 2020-06-11 2023-08-22 京东方科技集团股份有限公司 显示基板及显示装置
CN111785757B (zh) * 2020-07-14 2022-07-05 京东方科技集团股份有限公司 显示装置、显示面板及其制造方法
CN113013356B (zh) * 2021-02-22 2023-02-03 京东方科技集团股份有限公司 显示装置、显示面板及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107731869A (zh) * 2016-08-12 2018-02-23 三星显示有限公司 显示设备
CN112289814A (zh) * 2020-10-29 2021-01-29 昆山国显光电有限公司 一种阵列基板及其制备方法、显示装置
CN112310180A (zh) * 2020-10-29 2021-02-02 昆山国显光电有限公司 显示面板及其制备方法和显示装置

Also Published As

Publication number Publication date
US20230145862A1 (en) 2023-05-11
WO2022174614A1 (zh) 2022-08-25
CN113013356A (zh) 2021-06-22

Similar Documents

Publication Publication Date Title
US10872932B2 (en) Organic electroluminescent display substrate, method for manufacturing the same and display device
WO2022068409A1 (zh) 显示基板及其制备方法、显示装置
US7985609B2 (en) Light-emitting apparatus and production method thereof
US10998395B2 (en) Organic light-emitting display device
US20230040100A1 (en) Display substrate, preparation method therefor, and display apparatus
US11903281B2 (en) Array substrate and manufacturing method thereof, display panel, display device and pixel driving circuit
US11563064B2 (en) Array substrate, display device, and method for fabricating an array substrate
US11257868B2 (en) Display substrate, fabricating method thereof and display device
KR20100125502A (ko) 유기전계발광 표시장치와 그 제조방법
CN114628405A (zh) 显示基板及其制作方法、以及显示装置
US20220399524A1 (en) Display device, and display panel and method of manufacturing the same
CN114628449A (zh) 显示基板及其制作方法、以及显示装置
KR20160017339A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
WO2020239071A1 (zh) 显示基板及其制作方法、显示面板和显示装置
CN113013356B (zh) 显示装置、显示面板及其制作方法
JP2008146026A (ja) 発光装置及びその製造方法
US20230165051A1 (en) Display device, display panel and manufacturing method thereof, driving circuit and driving method
CN111933671B (zh) 一种显示基板及其制作方法、显示面板
US20220344448A1 (en) Display Substrate and Preparation Method Thereof, and Display Apparatus
CN113299855A (zh) 显示装置、显示面板及其制造方法
KR100482166B1 (ko) 듀얼패널타입 유기전계발광 소자 및 그의 제조방법
US20230110949A1 (en) Flexible substrate, display panel and method for manufacturing the same
CN213042915U (zh) 显示基板和显示装置
CN115666163A (zh) 一种显示面板、制作方法及移动终端
US11404515B2 (en) Display substrate and manufacturing method thereof, and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant