KR100710351B1 - 접착형 유기 ｅｌ 디스플레이 - Google Patents

Abstract

본 발명은 유기 EL에 관한 것으로, 특히 화소 구동용 박막트랜지스터를 PMOS로 제작한 접착형 유기 EL 디스플레이에 관한 것이다. 이와 같이 본 발명에 따른 접착형 유기 EL 디스플레이는 제 1 기판에는 화소 구동용 디바이스를 형성하고, 제 2 기판에는 유기물을 증착하여 이 제 1 기판과 제 2기판을 접착시킨 접착형 유기 EL 디스플레이에 있어서, 상기 제 2 기판의 애노드 전극을 노출시켜 상기 제 1 기판에 형성된 화소 전극과 접촉시킨다.

박막 트랜지스터, 스페이서, PMOS, NMOS

Description

접착형 유기 ＥＬ 디스플레이{Adhesive shape organic Electroluminescence display}

도 1a 내지 도 1d는 종래의 접착형 유기 EL 디스플레이 제작 과정을 나타낸 도면

도 2는 유기 EL 디스플레이의 화소 부분 평면을 나타낸 도면

도 3a 내지 도3d는 본 발명에 따른 접착형 유기 EL 디스플레이 제작 과정을 나타낸 도면

도 4는 본 발명에 따른 접착형 유기 EL 디스플레이의 화소 부분 평면도를 나타낸 제 1 실시예

도 5는 본 발명에 따른 접척형 유기 EL 디스플레이의 화소 부분 평면도를 나타낸 제 2 실시예

본 발명은 유기 EL에 관한 것으로, 특히 화소 구동용 박막트랜지스터를 PMOS로 제작한 접착형 유기 EL 디스플레이에 관한 것이다.

일반적으로 유기 EL 디스플레이는 화소 스위칭 소자, 화소 구동용 소자 등이 형성되어 있는 하판과 유기물이 적층되어 있는 상판으로 구성되고, 이 상판, 하판을 서로 접착시켜 전기적으로 도통하게 하여 디스플레이를 구현한다.

능동 구동형 접착형의 유기 EL 디스플레이 하판은 크게 각 화소 부분을 스위칭하는 스위칭용 박막트랜지스터(보통 다결정실리콘 박막 트랜지스터)와 구동용 박막트랜지스터, 저장 캐패시터 및 화소 전극으로 구성되어 있다.

도 1a 내지 도 1b는 종래의 접착형 유기 EL 디스플레이 제작 과정을 나타낸 도면이고 도 2는 유기 EL 디스플레이의 화소 부분 평면을 나타낸 도면이다.

먼저, 도 1a와 같이 유리와 같은 투명기판(1)위에 박막트랜지스터의 활성층으로 사용할 다결정실리콘과 같은 반도체 물질(2)을 형성하고 패터닝한다. 그 위에 게이트 절연막(3)을 형성한 다음, 게이트 전극(4)을 증착하고 패터닝한다.

그리고 상기 반도체층(2)의 일부분에 P와 같은 불순물을 주입하고 열처리하여 박막트랜지스터의 소스, 드레인 영역(2a-2c)을 형성한다.

상기 게이트 전극(4) 위에 층간 절연막(5)을 증착하고, 트랜지스터의 소스-드레인 영역(2a-2c)위의 게이트 절연막(4), 층간 절연막(5)의 일부분을 에칭하여 콘택홀을 형성한 다음 금속을 증착하고 패터닝하여 전극 라인(6)과 화소 전극(6')을 형성하므로써 하판 제작을 완료한다.

그런 다음 상판 제작은 유리와 같은 기판(7)위에 ITO, IZO와 같은 일함수가 높고, 투명한 전도성 물질인 애노드 전극(8)을 형성한다.

그리고, 상기 애노드 전극(8)위의 일부분에 폴리이미드(polyimide)와 같은 절연성 물질을 사용하여 절연막(9)을 형성한 후, 상기 절연막(9) 위에 격벽(10)을 형성한다.

그 다음으로 또 다른 절연 물질을 사용하여 섬 형상의 스페이서(11)를 화소 영역 내부에 형성한다.

그 다음으로 상기 애노드 전극(8) 위에 정공주입층(12), 정공전달층(13), 발광층(14), 전자 전달층(15), 전자 주입층(16) 등의 유기물을 차례로 증착한다.

그 다음 공정으로 캐소드 전극(17)으로 알루미늄과 같은 일함수가 낮은 전도성 물질을 증착하여 상판 제작을 완료한다.

그리고, 상기 도 1a와 도1b에서 제작된 기판을 도 1c와 같이 서로 붙여서 합착한다.

이때, 상기 스페이서(11)위에 형성된 캐소드 전극(17)이 상기 하판에 형성된 화소전극(6')과 접촉되고, 이것을 통해 서로 전기적으로 도통하도록 한다.

상기 상판, 하판을 합착하는 방법은 내부를 진공으로 만든 다음 실런트(18)를 사용하여 실링 하면 된다.

이와 같이 유기 EL 디스플레이의 상판을 제작할 경우 하판에 형성되는 구동용 박막트랜지스트의 드레인 영역과 상판에 형성되는 캐소드가 서로 전기적으로 연결되기 때문에 NMOS형의 박막트랜지스트를 사용하여야 하며, 이를 경우 NMOS형 박막트랜지스트 형성 시 불리한 저온 다결정 박막트랜지스트를 적용하기가 어려운 문제가 있다.

따라서, 본 발명의 목적은 이상에서 언급한 종래 기술의 문제점을 감안하여 안출한 것으로서, 구동용 박막트랜지스트를 PMOS형이 가능하도록 한 접착형 유기 EL 디스플레이를 제공하기 위한 것이다.

이상과 같은 목적을 달성하기 위한 본 발명의 일 특징에 따르면, 제 1 기판에는 화소 구동용 디바이스를 형성하고, 제 2 기판에는 유기물을 증착하여 이 제 1 기판과 제 2기판을 접착시킨 접착형 유기 EL 디스플레이에 있어서, 상기 제 2 기판의 애노드 전극을 노출시켜 상기 제 1 기판에 형성된 화소 전극과 접촉시킨다.

바람직하게, 상기 애노드 전극의 노출은 기판상에 섬모양으로 절연물질을 사용하여 스페이서를 형성한 후, 이 스페이서 위에 애노드를 형성한다.

그리고, 상기 스페이서 위에 형성된 애노드 위에는 유기물을 증착하지 않는다.

또한, 상기 스페이서는 화소의 장축 방향이나 단축 방향에 형성된다.

이하 본 발명의 바람직한 일 실시 예에 따른 구성 및 작용을 첨부된 도면을 참조하여 설명한다.

도 3a 내지 도 3d는 본 발명에 따른 접착형 유기 EL 디스플레이에 관한 도면으로 먼저, 도 3a와 같이 유리와 같은 투명기판(제 1 기판)(21)위에 박막트랜지스트의 활성층으로 사용할 다결정 실리콘과 같은 반도체 물질(22)을 형성하고 패터닝한다.

그리고, 그 위에 게이트 절연막(23)을 형성한 다음, 게이트 전극(24)을 증착한 후 패터닝한다.

이어서 상기 형성된 반도체증(22)의 일부분에 B와 같은 불순물을 주입하고 열처리하여 박막트랜지스터의 소스-드레인 영역(22a-22c)을 형성한다.

상기 게이트 전극(24) 위에 층간 절연막(25)을 증착하고, 트랜지스터의 소스-드레인 영역(22a-22c)위의 게이트 절연막(23), 층간 절연막(25)의 일부분을 에칭하여 콘택홀을 형성한 다음, 금속을 증착하고 패터닝하여 전극 라인(26)과 화소 전극(26')을 형성하므로써 하판 제작을 완료한다.

그 다음 도 3b와 같이 투명 기판(제 2 기판)(27)위에 섬모양으로 절연물질을 사용하여 스페이서(28)를 형성한다.

그 다음으로 ITO, IZO와 같은 일함수가 높고, 투명한 전도성 물질을 애노드 전극(29)으로 형성한 후, 패터닝한다.

그리고, 상기 애노드 전극(29) 가장 자리와 상기 기판(27) 위에 형성한 스페이서(28) 주변 일부분에 폴리이미드와 같은 절연성 물질을 사용하여 절연막(30)을 형성한다.

그 다음으로 상기 애노드 전극(29) 위에 정공주입층(31), 정공 전달층(32), 발광층(33), 전자전달층(34), 전자 주입층(35) 등의 유기물을 차례로 증착한다.

그리고, 그 다음 공정으로 캐소드 전극(36)으로 알루미늄과 같은 일함수가 낮은 전도성 물질을 증착하여 상판 제작을 완료한다.

이때 쉐도우 마스크를 사용하여 상기 형성한 스페이서(28) 위에 형성된 애노드 전극(29) 위에는 다른 물질이 증착 되지 않도록 한다.

즉, 상기 스페이서(28) 위에 형성된 애노드 전극(29)이 노출되어 있도록 하 여, 이 애노드 전극(29)부분이 제 1 기판(21) 상에 형성된 화소 전극(26')과 전기적인 접촉이 이루어지도록 한다.

그 다음 도 3c와 같이 도 3a와 도 3b에서 제작한 하판과 상판을 붙여서 합착한다.

이때 제 2 기판(27) 상의 스페이서(28) 위에 형성된 애노드 전극(29)이 상기 제 1 기판(21) 위에 형성한 화소 전극(26')과 접촉되게 하고, 이것을 통해 서로 전기적으로 도통하도록 한다.

이렇게 상판, 하판을 합착하는 방법은 내부를 진공으로 만든 다음 실런트(37)를 사용하여 도 3d 와 같이 실링하면 된다.

이와 같이 상판을 제작할 경우 하판에 형성되는 구동용 박막트랜지스트의 드레인 영역과 상판에 형성되는 애노드 전극이 서로 전기적으로 연결되기 때문에 PMOS 형의 박막트랜지스터 사용이 가능해 진다.

도 4는 본 발명에 따른 화소 부분의 평면도를 나타낸 도면으로 스페이서(28)가 화소의 장축 방향에 있으며, 도 5는 스페이서(28)가 화소의 단축 방향에 형성되어 있다.

이상의 설명에서와 같이 본 발명은 기존 방식에서는 NMOS형 박막트랜지스터를 사용했으나 PMOS형 박막트랜지스터 사용이 가능한 효과가 있으며, 이것은 레이저 어닐링을 통한 저온 다결정실리콘 박막트랜지스터의 제작 공정이 PMOS형 이기 때문에 이 공정을 그대로 활용하는 효과가 있다.

그리고 일반적으로 NMOS 형 보다는 PMOS 형의 박막트랜지스터가 더 안정하기 때문에 고신뢰성의 장수명 접착형 유기 EL 디스플레이 제작이 가능하다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.

따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정하는 것이 아니라 특허 청구 범위에 의해서 정해져야 한다.

Claims (12)

1. 화소 전극이 구비된 제 1 기판; 및

   섬(island) 모양으로 구비된 스페이서, 그리고 상기 스페이서 상부를 포함한 영역에 형성된 애노드 전극이 구비된 제 2 기판을 포함하여 이루어지고,

   상기 애노드 전극과 상기 화소 전극이 접촉하는 것을 특징으로 하는 유기 EL 소자.
2. 제 1 항에 있어서,

   상기 스페이서의 둘레에 형성된 절연막을 더 포함하는 유기 EL 소자.
3. 제 2 항에 있어서,

   상기 절연막은 폴리이미드(polyimide)를 포함하는 것을 특징으로 하는 유기 EL 소자.
4. 제 1 항에 있어서,

   상기 애노드 전극 중, 상기 스페이서 상에 형성되지 않은 부분의 상부에 형성된 정공주입층과 발광층 및 전자주입층을 더 포함하는 유기 EL 소자.
5. 제 4 항에 있어서,

   상기 전자주입층 상에 형성된 캐소드 전극을 더 포함하는 유기 EL 소자.
6. 화소 전극이 구비된 제 1 기판을 준비하는 단계;

   섬(island) 모양으로 구비된 스페이서와 상기 스페이서 상부를 포함한 영역에 형성된 애노드 전극이 구비된 제 2 기판을 준비하는 단계; 및

   상기 애노드 전극과 상기 화소 전극이 접촉되도록 상기 제 1 기판과 상기 제 2 기판을 접합하는 단계를 포함하여 이루어지는 유기 EL 소자의 제조방법.
7. 제 6 항에 있어서, 상기 제 2 기판에는

   상기 스페이서의 둘레에 형성된 절연막을 더 포함하는 것을 특징으로 하는 유기 EL 소자의 제조방법.
8. 제 7 항에 있어서,

   상기 절연막은 폴리이미드(polyimide)를 포함하는 것을 특징으로 하는 유기 EL 소자의 제조방법.
9. 제 6 항에 있어서,

   상기 애노드 전극 중 상기 스페이서 상에 형성되지 않은 부분의 상부에, 정공주입층과 발광층 및 전자주입층을 형성하는 단계를 더 포함하는 유기 EL 소자의 제조방법.
10. 제 9 항에 있어서,

    상기 전자주입층 상에 캐소드 전극을 형성하는 단계를 더 포함하는 유기 EL 소자의 제조방법.
11. 제 9 항에 있어서,

    상기 정공주입층과 발광층 및 전자주입층을 형성하는 단계는,

    상기 스페이서 상에 섀도우 마스크를 구비하고 수행되는 것을 특징으로 하는 유기 EL 소자의 제조방법.
12. 제 10 항에 있어서,

    상기 캐소드 전극을 형성하는 단계는,

    상기 스페이서 상에 섀도우 마스크를 구비하고 수행되는 것을 특징으로 하는 유기 EL 소자의 제조방법.

Images