KR20030019194A - 발광장치, 발광장치의 구동방법, 소자 기판 및 전자장치 - Google Patents
발광장치, 발광장치의 구동방법, 소자 기판 및 전자장치 Download PDFInfo
- Publication number
- KR20030019194A KR20030019194A KR1020020051389A KR20020051389A KR20030019194A KR 20030019194 A KR20030019194 A KR 20030019194A KR 1020020051389 A KR1020020051389 A KR 1020020051389A KR 20020051389 A KR20020051389 A KR 20020051389A KR 20030019194 A KR20030019194 A KR 20030019194A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- light emitting
- drain
- current
- source
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 99
- 239000000758 substrate Substances 0.000 title claims abstract description 34
- 238000007667 floating Methods 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 abstract description 79
- 238000003860 storage Methods 0.000 abstract description 76
- 239000010408 film Substances 0.000 description 148
- 239000010410 layer Substances 0.000 description 138
- 238000010586 diagram Methods 0.000 description 63
- 239000000463 material Substances 0.000 description 58
- 239000012535 impurity Substances 0.000 description 41
- 239000004065 semiconductor Substances 0.000 description 38
- 230000008859 change Effects 0.000 description 20
- 238000005530 etching Methods 0.000 description 20
- 238000006243 chemical reaction Methods 0.000 description 18
- 230000006866 deterioration Effects 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 17
- 230000008569 process Effects 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 11
- 238000002347 injection Methods 0.000 description 11
- 239000007924 injection Substances 0.000 description 11
- 239000001301 oxygen Substances 0.000 description 11
- 229910052760 oxygen Inorganic materials 0.000 description 11
- 239000007789 gas Substances 0.000 description 10
- -1 or the like Substances 0.000 description 10
- 230000006870 function Effects 0.000 description 9
- 206010047571 Visual impairment Diseases 0.000 description 8
- 238000005070 sampling Methods 0.000 description 8
- 239000003566 sealing material Substances 0.000 description 8
- 238000002425 crystallisation Methods 0.000 description 7
- 230000010355 oscillation Effects 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 239000000460 chlorine Substances 0.000 description 6
- 230000008025 crystallization Effects 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 229920000642 polymer Polymers 0.000 description 6
- 229920006395 saturated elastomer Polymers 0.000 description 6
- 229920000265 Polyparaphenylene Polymers 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 230000001419 dependent effect Effects 0.000 description 5
- 230000005525 hole transport Effects 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 4
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Chemical compound [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910002091 carbon monoxide Inorganic materials 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 239000000945 filler Substances 0.000 description 4
- 229910003437 indium oxide Inorganic materials 0.000 description 4
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229920000553 poly(phenylenevinylene) Polymers 0.000 description 4
- 229920000123 polythiophene Polymers 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000005038 ethylene vinyl acetate Substances 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 238000005984 hydrogenation reaction Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000004020 luminiscence type Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 229920003023 plastic Polymers 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 229920001200 poly(ethylene-vinyl acetate) Polymers 0.000 description 3
- 229920002620 polyvinyl fluoride Polymers 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- MIOPJNTWMNEORI-GMSGAONNSA-N (S)-camphorsulfonic acid Chemical compound C1C[C@@]2(CS(O)(=O)=O)C(=O)C[C@@H]1C2(C)C MIOPJNTWMNEORI-GMSGAONNSA-N 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229920002799 BoPET Polymers 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 2
- 239000005041 Mylar™ Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- DQXBYHZEEUGOBF-UHFFFAOYSA-N but-3-enoic acid;ethene Chemical compound C=C.OC(=O)CC=C DQXBYHZEEUGOBF-UHFFFAOYSA-N 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 239000011231 conductive filler Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- ZYGHJZDHTFUPRJ-UHFFFAOYSA-N coumarin Chemical compound C1=CC=C2OC(=O)C=CC2=C1 ZYGHJZDHTFUPRJ-UHFFFAOYSA-N 0.000 description 2
- 230000005281 excited state Effects 0.000 description 2
- 239000011152 fibreglass Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 230000005283 ground state Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 238000005499 laser crystallization Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 150000002894 organic compounds Chemical class 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229920000301 poly(3-hexylthiophene-2,5-diyl) polymer Polymers 0.000 description 2
- 229920000172 poly(styrenesulfonic acid) Polymers 0.000 description 2
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 2
- 229920000767 polyaniline Polymers 0.000 description 2
- 229920006267 polyester film Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229940005642 polystyrene sulfonic acid Drugs 0.000 description 2
- 229920000915 polyvinyl chloride Polymers 0.000 description 2
- 239000004800 polyvinyl chloride Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 150000001651 triphenylamine derivatives Chemical class 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- LNILPZLJSRHNPD-UHFFFAOYSA-N 3,4-dicyclohexylthiophene Chemical compound C1CCCCC1C1=CSC=C1C1CCCCC1 LNILPZLJSRHNPD-UHFFFAOYSA-N 0.000 description 1
- YEWTUGLUENRXFN-UHFFFAOYSA-N 3-(4-octylphenyl)-2-thiophen-2-ylthiophene Chemical compound C1=CC(CCCCCCCC)=CC=C1C1=C(C=2SC=CC=2)SC=C1 YEWTUGLUENRXFN-UHFFFAOYSA-N 0.000 description 1
- CHMILGIDWWDNMF-UHFFFAOYSA-N 3-(4-octylphenyl)thiophene Chemical compound C1=CC(CCCCCCCC)=CC=C1C1=CSC=C1 CHMILGIDWWDNMF-UHFFFAOYSA-N 0.000 description 1
- UBNBPEQRHOIIMO-UHFFFAOYSA-N 3-cyclohexyl-4-methylthiophene Chemical compound CC1=CSC=C1C1CCCCC1 UBNBPEQRHOIIMO-UHFFFAOYSA-N 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910052689 Holmium Inorganic materials 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 1
- 229920000282 Poly(3-cyclohexylthiophene) Polymers 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910004529 TaF 5 Inorganic materials 0.000 description 1
- 229910009372 YVO4 Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000002745 absorbent Effects 0.000 description 1
- 239000002250 absorbent Substances 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229920000109 alkoxy-substituted poly(p-phenylene vinylene) Polymers 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 239000010406 cathode material Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 150000001805 chlorine compounds Chemical class 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229960000956 coumarin Drugs 0.000 description 1
- 235000001671 coumarin Nutrition 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 150000002222 fluorine compounds Chemical class 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229920006158 high molecular weight polymer Polymers 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000005001 laminate film Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000003446 ligand Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000000178 monomer Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000002294 plasma sputter deposition Methods 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920002098 polyfluorene Polymers 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- LISFMEBWQUVKPJ-UHFFFAOYSA-N quinolin-2-ol Chemical compound C1=CC=C2NC(=O)C=CC2=C1 LISFMEBWQUVKPJ-UHFFFAOYSA-N 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000010979 ruby Substances 0.000 description 1
- 229910001750 ruby Inorganic materials 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
- G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
- G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/061—Details of flat display driving waveforms for resetting or blanking
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
- H01L2029/7863—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with an LDD consisting of more than one lightly doped zone or having a non-homogeneous dopant distribution, e.g. graded LDD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/841—Self-supporting sealing arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/844—Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/846—Passivation; Containers; Encapsulations comprising getter material or desiccants
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/87—Passivation; Containers; Encapsulations
- H10K59/871—Self-supporting sealing arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/87—Passivation; Containers; Encapsulations
- H10K59/873—Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/87—Passivation; Containers; Encapsulations
- H10K59/874—Passivation; Containers; Encapsulations including getter material or desiccant
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은, 온도변화에 좌우되지 않고서 일정한 휘도를 얻을 수 있는 표시장치 및 그 구동방법을 제공한다. 제 1 트랜지스터와 제 2 트랜지스터를 사용하여 형성된 전류거울회로를 각 화소에 설치한다. 그 전류거울회로가 갖는 제 1 트랜지스터와 제 2 트랜지스터는, 부하저항의 값에 상관없이, 그 드레인전류가 거의 같은 값으로 유지되도록 접속되어 있다. 그리고, 그 전류거울회로를 사용하여 OLED 구동전류를 제어함으로써, 트랜지스터의 특성에 의해서 OLED 구동전류가 좌우되는 것을 억제하고, 또한, 온도변화에 좌우되지 않고서 일정한 휘도를 얻을 수 있다.
Description
본 발명은, 기판 상에 형성된 발광소자를, 그 기판과 커버부재의 사이에 봉입한 발광패널에 관한 것이다. 또한, 본 발명은, 그 발광패널에 콘트롤러를 포함하는 IC 등을 실장한 발광모듈에 관한 것이다. 이때, 본 명세서에서, 발광패널 및 발광모듈을 함께 발광장치라 총칭한다. 또한, 본 발명은, 그 발광장치의 구동방법 및 그 발광장치를 사용한 전자장치에 관한 것이다. 또한, 본 발명은 상기 발광장치를 제조하는 공정에서 발광소자를 완성하기 전에 하나의 형태에 대응하되, 전류를 복수의 화소의 발광소자에 각각 제공하는 수단을 구비한 소자 기판에 관한 것이다.
발광소자는, 스스로 발광하기 때문에 시감도가 높다. 본 발광소자는, 액정표시장치(LCD)에 필요한 백라이트가 필요하지 않고 박형화에 최적이다. 또한, 발광소자는 시야각에도 제한이 없다. 그 때문에, 최근발광소자를 사용한 발광장치는, CRT나 LCD를 대체하는 표시장치로서 주목되고 있다.
이때, 본 명세서에서 발광소자는, 전류 또는 전압에 의해서 휘도가 제어되는 소자를 의미한다. 이 발광소자는, OLED(Organic Light Emitting Diode)나, FED(Field Emission Display)에 사용하고 있는 MIM 형의 전자 소스소자(전자방출소자)등을 포함하고 있다.
OLED는, 전계를 가하여 발생하는 루미네센스(Electroluminescence)를 얻을 수 있는 유기 화합물(유기발광재료)을 포함하는 층(이하, 유기 발광층이라 함)과, 양극층과, 음극층을 갖는다. 유기 화합물에 있어서의 루미네센스에는, 단일항 여기상태로부터 기저상태로 되돌아갈 때의 발광(형광)과 3중항 여기상태로부터 기저상태로 되돌아갈 때의 발광(인광)이 있다. 본 발명의 발광장치는, 상술한 발광중의 어느 한쪽의 발광을 사용하여도 되고, 또는 양쪽의 발광을 사용하여도 된다.
이때, 본 명세서에서는, OLED의 양극과 음극의 사이에 설치된 모든 층을 유기 발광층이라 정의한다. 유기 발광층에는 구체적으로, 발광층, 정공주입층, 전자주입층, 정공수송층, 전자수송층 등이 포함된다. 기본적으로, OLED는, 양극, 발광층, 음극이 순차로 적층된 구조를 갖는다. 또한, 이 구조에 덧붙여, 양극, 정공주입층, 발광층, 음극이나, 양극, 정공주입층, 발광층, 전자수송층, 음극 등의 순차로 적층한 구조를 갖는 경우도 있다. 이들 층은, 무기 화합물일 수도 있다.
도 25에 일반적인 발광장치의 화소의 구성을 나타낸다. 도 25에 나타낸 화소는, TFT(50, 51)과, 저장용량(52)과, 발광소자(53)를 갖는다.
TFT(50)은, 게이트가 주사선(55)에 접속되어 있다. TFT 50은, 소스와 드레인이 한쪽은 신호선(54)에, 또 한쪽은 TFT 51의 게이트에 접속되어 있다. TFT(51)은, 소스가 전원(56)에 접속되어 있고, 드레인이 발광소자(53)의 양극에 접속되어 있다. 발광소자(53)의 음극은 전원(57)에 접속되어 있다. 저장용량(52)은 TFT(51)의 게이트와 소스간의 전압을 저장하도록 설치된다.
주사선(55)의 전압에 의해 TFT 50이 온 되면, 신호선(54)에 입력된 비디오신호가 TFT 51의 게이트에 입력된다. 비디오신호가 입력되면, 입력된 비디오신호의 전압에 따라서, TFT(51)의 게이트전압(게이트와 소스간의 전압차)이 정해진다. 그리고, 그 게이트전압에 의해서 흐르는 TFT(51)의 드레인전류는, 발광소자(53)에 공급되고, 발광소자는 그 전류를 받아 발광한다.
그런데, 폴리실리콘으로 형성된 TFT는, 비결정질 실리콘으로 형성된 TFT보다도 전계효과 이동도가 높고, 온 전류가 크다. 그 때문에, 발광소자패널의 트랜지스터로서 보다 적합하다.
그러나, 폴리실리콘을 사용하여 TFT를 형성하더라도, 그 전기적 특성은 필경 단결정 실리콘 기판에 형성되는 MOS 트랜지스터의 특성에 필적할만한 것이 아니다. 예를 들면, 전계효과 이동도는, 단결정 실리콘의 1/10이하이다. 또한, 폴리실리콘을 사용한 TFT는, 결정입계의 결함에 기인하여, 그 특성에 격차가 생기기 쉽다고하는 문제점을 갖는다.
도 25에 나타낸 화소에 있어서, TFT(51)의 한계치, 온 전류 등의 특성이 화소마다 변동하면, 비디오신호의 전압이 동일하더라도 TFT(51)의 드레인전류의 크기가 화소간에 다르다. 이로 인해, 발광소자(53)의 휘도에 격차가 생긴다.
그래서, 상술한 문제를 회피하기 위해서, TFT의 특성에 좌우되지 않고서 발광소자에 흐르는 전류의 크기를 제어할 수 있는 여러 가지 종류의 전류입력형 화소가 구성되었다. 이하에, 대표적인 전류입력형 화소를 2개 예시하여 설명한다.
우선, JP 2001-147659A에 기재된 전류입력형 화소의 구성에 관해서, 도 26a를 사용하여 설명한다.
도 26a에 도시된 화소는, TFT(11, 12, 13, 14)과, 저장용량(15)과, 발광소자(16)를 갖는다.
TFT(11)은, 게이트가 단자(18)에 접속된다. TFT 11의 소스와 드레인이 한쪽은 전류원(17)에, 다른쪽은 TFT 13의 드레인에 접속되어 있다. TFT 12는, 게이트가 단자(19)에 접속된다. TFT 12의 소스와 드레인이 한쪽은 TFT 13의 드레인에, 다른쪽은 TFT 13의 게이트에 접속되어 있다. TFT 13과 TFT 14는, 게이트가 서로 접속되어 있다. TFT 13과 TFT 14의 소스가 함께 단자(20)에 접속되어 있다. TFT(14)의 드레인은, 발광소자(16)의 양극에 접속되어 있다. 발광소자16의 음극은 단자(21)에 접속되어 있다. 저장용량(15)은, TFT 13 및 14의 게이트와 소스간의 전압을 유지하도록 설치된다. 단자(20, 21)에는, 전원으로부터 각각 소정의 전압이 인가되어 있고, 단자 20의 전압은 단자 21의 전압과는 다르다.
단자(18, 19)에 인가된 전압에 의해 TFT 11, 12가 온된 후, 전류원(17)에 의해서 TFT 13의 드레인전류가 제어된다. 여기서, TFT 13은, 게이트와 드레인이 접속되어 있기 때문에 포화영역에서 동작하고, 그 드레인 전류는 이하의 식 1로 나타낸다. 이때, VGS는 게이트전압, μ를 이동도, Co를 단위면적당의 게이트용량, W/L을 채널형성영역의 채널폭 W와 채널길이 L의 비, VTH를 한계치, 드레인전류를 I로 한다.
[식 1]
I=μCoW/L(VGS-VTH)2/2
식 1에서 μ, Co, W/L 및 VTH는, 모두 개개의 트랜지스터에 의해서 결정되는 고정값이다. 식 1에서, TFT 13의 드레인전류는, 게이트전압 VGS에 의해서 변화되는 것을 알 수 있다. 따라서, 식 1에 따르면, 드레인전류에 의해 적당한 값의 게이트전압 VGS가, TFT 13에서 발생한다.
이때, TFT 13과 TFT 14는 그 게이트와 소스가 서로 접속되어 있기 때문에, TFT 14의 게이트전압이 TFT 13의 게이트전압과 같은 크기로 유지된다.
따라서, TFT 13과 TFT 14는 드레인전류가 비례관계에 있다. 특히, μ, Co, W/L 및 VTH는, VTH의 값이 동일하면, TFT 13과 TFT 14는, 드레인 전류가 같게 된다. TFT 14에 흐르는 드레인전류는 발광소자(16)에 공급되어, 그 공급된 드레인전류의 크기에 적당한 휘도로 발광소자(16)는 발광한다.
그리고, 단자 18, 19에 인가된 전압에 의해 TFT 11, 12가 오프된 후도, TFT 14의 게이트전압이 저장용량(15)에 의해서 유지되어 있는 한, 발광소자(16)는 계속 발광한다.
이와 같이, 도 26a에 나타낸 화소는, 화소에 공급된 전류를 전압으로 변환하여 유지하는 수단과, 그 유지된 전압에 따른 크기의 전류를 발광소자에 흘리는 수단을 갖는다. 도 27a는, 도 26a에 나타낸 화소가 갖는 수단과, 그 발광소자와의 관계를 블록도로 나타낸다. 화소(80)는, 화소에 공급된 전류를 전압으로 변환하여 유지하는 수단인 변환부(81)와, 그 유지된 전압에 따른 크기의 전류를 발광소자에 흘리는 수단인 구동부(82)와, 발광소자(83)를 갖는다. 화소(80)에 공급된 전류는 변환부(81)에서 전압으로 변환되고, 그 전압은 구동부(82)에 공급된다. 구동부(82)에서는, 공급된 전압에 적당한 크기의 전류를 발광소자(83)에 공급한다.
구체적으로, 도 26a에서는, TFT 12, TFT 13 및 저장용량(15)이, 공급된 전류를 전압으로 변환하여 유지하는 수단에 대응한다. 또한, TFT 14는, 유지된 전압에 따른 크기의 전류를 발광소자에 흘리는 수단에 대응한다.
다음에, Tech.Digest IEDM98,875.R.M.A.Dawson etc에 기재된 전류입력형 화소의 구성에 관해서, 도 26b를 사용하여 설명한다. 도 26b에 도시된 화소는, TFT(31, 32, 33, 34)와, 저장용량(35)과, 발광소자(36)를 갖는다.
TFT 31은 게이트가 단자 38에 접속된다. TFT 31은, 소스와 드레인이 한쪽은 전류원(37)에, 다른쪽은 TFT(33)의 소스에 접속되어 있다. 또한, TFT(34)는 게이트가 단자(38)에 접속된다. TFT 34는, 소스와 드레인이 한쪽은 TFT 33의 게이트에,다른쪽은 TFT 33의 드레인에 접속되어 있다. TFT 32는 게이트가 단자 39에 접속된다. TFT 32는, 소스와 드레인이, 한쪽은 단자(40)에, 다른쪽은 TFT 33의 소스에 접속되어 있다. TFT 34의 드레인은 발광소자(36)의 양극에 접속되어 있다. 발광소자(36)의 음극은 단자(41)에 접속되어 있다. 저장용량(35)은, TFT(33)의 게이트와 소스사이의 전압을 유지하도록 설치된다. 단자(40, 41)에는, 전원으로부터 각각 소정의 전압이 인가되어 있고, 단자 40의 전압은 단자 41의 전압과 다르다.
단자 38에 인가된 전압에 의해 TFT 31 및 34가 온 되고, 단자 39에 인가된 전압에 의해 TFT 32가 오프된 후, 전류원(37)에 의해서 TFT 33의 드레인전류가 제어된다. 여기서, TFT 33의 게이트와 드레인이 서로 접속되어 있기 때문에, TFT 33은 포화영역에서 동작하고, 그의 드레인전류는 상술한 식 1로 나타낸다. 식 1로부터, TFT 33의 드레인전류는 게이트전압 VGS에 의해서 변화되는 것을 알 수 있다. 따라서, 식 1에 따르면, 드레인전류에 적당한 값의 게이트전압 VGS가, TFT 33에서 발생한다.
TFT 33에 흐르는 드레인전류는 발광소자(36)에 공급되어, 그 드레인전류의 크기에 적당한 휘도로 발광소자(36)는 발광한다.
단자 38에 인가된 전압에 의해 TFT 31, 34가 오프가 된 후, 단자 39에 인가된 전압에 의해 TFT 32가 온 된다. 이때, TFT 33의 게이트전압이 저장용량(35)에 의해서 유지되어 있는 한, TFT 31, 34가 온이었을 때와 같은 휘도로 발광소자(36)는 계속 발광한다.
이와 같이, 도 26b에 나타낸 화소는, 화소에 공급된 전류를 전압으로 변환하여 유지하고, 그 유지된 전압에 따른 크기의 전류를 발광소자에 흘리는 수단을 갖는다. 요컨대, 도 26b에 나타낸 화소의 경우는, 도 26a에 구비된 2개의 수단이 갖는 기능을 하나의 수단으로 실행하게 된다. 도 27b에, 도 26b에 나타낸 화소가 갖는 수단과 그 발광소자와의 관계를 블록도로 나타낸다. 도 27b에서는, 변환부가 갖는 기능과 구동부가 갖는 기능을 하나의 수단으로 실행하고, 화소(85)에 공급된 전류는, 변환부인 게다가 구동부인 수단(86)에 의해서 전압으로 변환된 후, 그 전압에 적당한 크기의 전류를 발광소자(87)에 공급하고 있다.
구체적으로, 도 26b에서는, TFT 33, TFT 34 및 저장용량(35)이, 공급된 전류를 전압으로 변환하여 유지하고, 그 유지된 전압에 따른 크기의 전류를 발광소자에 흘리는 수단에 대응한다.
상술한 도 26a 또는 도 26b에 나타낸 화소는, TFT의 한계치나 온 전류 등의 특성이 화소마다 변동하더라도, 전류원에 의해 발광소자에 흐르는 전류의 크기를 제어할 수 있다. 이 때문에, 화소간의 발광소자의 휘도에 격차가 생기는 것을 막을 수 있다.
또한, 일반적으로, 발광소자는, 전극간의 전압을 일정하게 유지하여 발광시키는 발광소자 보다 전극간의 전류를 일정하게 유지하여 발광시키는 소자가, 유기발광재료의 열화로 인한 휘도의 저하를 억제할 수 있다. 따라서, 도 26a 및 도 26b에 예시한 전류입력형 2개의 화소의 경우, 유기발광재료의 열화의 영향을 받지 않고 발광소자에 흐르는 전류를 항상 원하는 값으로 유지할 수 있다. 따라서, 도 25에 나타낸 전압입력형 화소의 TFT(51)를 선형영역에서 동작시켰을 때와 비교하여, 발광소자의 열화로 인한 휘도의 저하를 누를 수 있다.
또한, 발광소자의 휘도와, 유기 발광층에 흐르는 전류의 크기는 비례관계에 있다. 유기 발광층의 온도가 외기온이나 발광패널 자신이 발하는 열에 의해 좌우되더라도, 전류입력형 발광장치에서는, 발광소자에 흐르는 전류를 일정히 유지할 수 있다. 이 때문에, 발광소자의 휘도가 변화되는 것을 억제할 수 있고, 또한 온도의 상승에 따라 소비전류가 커지는 것을 막을 수 있다.
그러나, 도 26a 및 도 26b의 2개의 화소도 각각 문제점을 갖는다.
도 26a에 도시된 것처럼, 화소에 공급된 전류를 전압으로 변환하여 그 전압을 유지하는 수단과, 그 유지된 전압에 따른 크기의 전류를 발광소자에 흘리는 수단의 2개의 수단을 갖는 화소의 경우, 어느 한 수단의 특성이 변동하는 에 의해, 2개의 수단에 있어서의 특성의 밸런스가 무너져 버리는 경우가 있다. 그래서, 구동부로부터 발광소자에 공급된 전류의 크기가 원하는 값으로 유지될 수 없어, 화소간 발광소자의 휘도에 격차가 생겨 버린다.
구체적으로, 도 26a에서는, TFT 13 또는 TFT 14에 있어서, TFT에 고유의 특성인 μ, Co, W/L 및 VTH이 어긋나버린 경우, TFT 13의 드레인전류에 대 TFT 14의 드레인전류의 비가 화소간에 변화하여, 화소간에 발광소자의 휘도의 격차가 생긴다.
한편, 도 26b에 도시된 것처럼, 화소에 공급된 전류를 전압으로 변환하여 유지하고, 또한 그 유지된 전압에 따른 크기의 전류를 발광소자에 흘리는 수단을 갖는 화소의 경우, 화소에 공급된 전류를 전압으로 변환할 때에 발광소자에 전류가흐른다. 발광소자는 비교적 큰 용량을 갖는다. 그 때문에, 예를 들면, 낮은 계조로부터 높은 계조로 표시가 변화되는 경우, 발광소자가 갖는 용량에 전하가 쌓일 때까지, 전류로부터 변환되는 전압의 값이 안정되지 않는다. 따라서, 낮은 계조로부터 높은 계조로의 변화가 길어진다. 반대로, 높은 계조로부터 낮은 계조로 표시가 변화되는 경우, 발광소자가 갖는 용량이 갖는 여분인 전하가 방출될 때까지, 전류로부터 변환되는 전압의 값이 안정되지 않는다. 따라서, 높은 계조로부터 낮은 계조로 표시가 변화되는데에 시간이 오래 걸린다.
구체적으로, 도 26b에서는, 전류원(37)으로부터 공급되는 전류의 값이 변하였을 때에, TFT(33)의 게이트전압이 안정하는 데 시간이 걸린다. 따라서, 전류를 기록하는 시간이 길게 되어, 예를 들면, 동작 화상표시에 있어서 잔상이 시인되어 버리는 경우가 있다. 따라서, 고속응답으로 동작 화상표시를 한다고 하는 발광소자의 특징을 활용하지 못한다.
본 발명의 목적은, 상술한 점을 감안하여, TFT의 특성의 차이로 인한 화소간의 발광소자의 휘도의 격차를 보다 억제할 수 있고, 게다가 화상이 시인되기 어려운 전류구동형 발광장치를 제공하는데 있다.
도 1은 본 발명의 전류입력형 화소의 블록도,
도 2는 본 발명의 발광장치의 상면 블록도,
도 3은 본 발명의 발광장치의 화소의 회로도,
도 4는 주사선에 입력되는 신호의 타이밍도,
도 5는 구동되는 화소의 개략도,
도 6은 본 발명의 발광장치의 화소의 회로도,
도 7은 구동되는 화소의 개략도,
도 8은 본 발명의 발광장치의 화소의 회로도,
도 9는 구동되는 화소의 개략도,
도 10은 본 발명의 발광장치의 화소의 회로도,
도 11은 본 발명의 발광장치의 화소의 회로도,
도 12는 본 발명의 발광장치의 화소의 회로도,
도 13은 본 발명의 발광장치의 제작방법을 도시한 도면,
도 14는 본 발명의 발광장치의 제작방법을 도시한 도면,
도 15는 본 발명의 발광장치의 제작방법을 도시한 도면,
도 16은 본 발명의 발광장치의 제작방법을 도시한 도면,
도 17은 본 발명의 발광장치의 화소의 평면도,
도 18은 아날로그 구동법에서의 신호선 구동회로의 상세도,
도 19는 주사선 구동회로의 블록도,
도 20은 디지털 구동법에서의 신호선 구동회로의 블록도,
도 21은 디지털 구동법에서의 신호선 구동회로의 상세도,
도 22는 디지털 구동법에서의 전류설정회로의 회로도,
도 23은 본 발명의 발광장치의 외관도 및 단면도,
도 24는 본 발명의 발광장치를 사용한 전자장치의 도면,
도 25는 전압입력형의 화소의 회로도,
도 26은 종래의 전류입력형의 화소의 회로도,
도 27은 종래의 전류입력형의 화소의 블록도,
도 28은 본 발명의 발광장치의 화소의 회로도,
도 29는 구동되는 화소의 개략도,
도 30은 본 발명의 발광장치의 화소의 회로도,
도 31은 구동되는 화소의 개략도,
도 32는 본 발명의 발광장치의 화소의 회로도,
도 33은 구동되는 화소의 개략도,
도 34는 본 발명의 발광장치의 화소의 회로도,
도 35는 구동되는 화소의 개략도,
도 36은 본 발명의 전류입력형 화소의 블록도,
도 37은 구동되는 화소의 개략도,
도 38은 구동되는 화소의 개략도.
*도면의 주요 부분에 대한 부호의 설명*
101 : 화소224 : 발광소자
225 : 저장용량Tr1, Tr2, Tr3, Tr4, Tr5, Tr6 : 트랜지스터
본 발명의 제 1 구성의 발광장치는, 화소에 공급된 전류를 전압으로 변환하여 그 전압을 유지하고, 그 유지된 전압에 따른 크기의 전류를 발광소자에 흘리는 제 1 수단과, 제 1 수단에서 유지된 전압에 따른 크기의 전류를 발광소자에 흘리는제 2 수단을 화소에 구비하고 있다.
도 1에 본 발명에 따른 제 1 구성의 화소가 갖는 수단과 그 화소의 발광소자의 관계를 블록도로 나타낸다. 본 발명의 화소(90)는, 화소(90)에 공급된 전류를 전압으로 변환하여 유지하고, 게다가 그 유지된 전압에 따른 크기의 전류를, 화소(90)가 갖는 발광소자(93)에 흘리는 제 1 수단(91)을 갖는다. 요컨대, 제 1 수단(91)은, 변환부이고 구동부이기도 하다. 이하, 제 1 수단(91이 갖는 구동부를, 구동부 A라고 부른다. 또한, 화소(90)는, 제 1 수단에서 변환되어 유지되어 있는 전압의 크기에 따라서, 전류를 발광소자(93)에 흘리는 제 2 수단(92)을 구비하고 있다. 이하, 제 2 수단(92)의 구동부를 구동부 B라고 부른다.
요컨대, 본 발명의 제 1 구성의 화소에서는, 변환부이기도 하고 구동부 A이기도 한 제 1 수단(91)에서의 전류 I1과, 구동부 B인 제 2 수단(92)으로부터의 전류I2가, 함께 발광소자(93)에 공급된다. 발광소자(93)는, 전류 I1과 전류 I2를 합친 크기의 전류에 의해, 그 휘도가 정해진다.
본 발명의 화소에서도, 도 27a에 나타낸 화소와 같이, 제 1 수단과 제 2 수단 중 어느 한쪽의 수단의 특성이 변동함으로써, 2개의 수단에서의 특성의 밸런스가 무너져, 구동부 B로부터 발광소자에 공급되는 전류 I2의 크기가 원하는 값으로 유지되어 없어지는 경우가 있다. 그러나, 변환부이기도 하고 구동부 A이기도 한 제 1 수단(91)으로부터, 발광소자(93)에 공급되는 전류 I1는, 특성 변화에 의해 좌우되지 않고서 원하는 값으로 유지된다. 그리고, 발광소자에는 전류 I1과 전류 I2를 합친 크기의 전류가 공급되기 때문에, 특성 변화로 인한 발광소자에 공급되는 전류량의 격차를, 도 27a에 나타낸 화소와 비교하여 약 반정도로 감소시킬 수 있다. 따라서, 본 발명에서는, 화소간의 휘도의 격차를 감소시킬 수 있다.
본 발명의 제 2 구성의 발광장치는, 하나의 화소에, 그 화소에 공급된 전류를 전압으로 변환하여 그 전압을 유지하는 제 1 수단과, 상기 유지된 전압에 따른 크기로 발광소자에 전류를 흘리는 제 2 수단을 갖는다.
도 36은 본 발명에 따른 제 2 구성의 화소를 갖는 수단과 상기 화소의 발광소자간의 관계를 나타낸 블록도이다. 본 발명의 화소(60)는, 그 화소(60)에 인가된 전류를 전압으로 변환하여 그 전압을 유지하는 제 1 수단(61)을 갖는다. 이후, 상기 제 1 수단(61)인 변환부는, 변환부 A라고 부른다. 또한, 상기 화소(60)는, 그 화소(60)에 공급된 전류를 전압으로 변환하여 그 전압을 유지하고, 그 전류를 상기 유지된 전압에 따른 크기로 발광소자(63)에 흘리는 제 2 수단(62)을 갖는다. 요컨대, 제 2 수단(62)은 변환부이기도 하고 구동부이기도 하다. 제 2 수단(62)의 변환부는, 이하 설명에서 변환부 B이라고 부를 것이다.
본 발명의 제 2 구성의 화소에서는, 화소에 공급된 전류를 제 1 수단 및 제 2 수단 양쪽에서 전압으로 변환하고, 이 전압에 따른 크기로 제 2 수단의 구동부로부터 발광소자(63)에 전류 I2를 공급한다. 이 전류 I2에 의해 발광소자(63)의 휘도를 결정한다.
도 27a에 도시된 화소와 같이, 본 발명의 제 2 구성의 화소의 제 1 수단과 제 2 수단간의 특성 균형을 잃어버려서, 2개의 수단중의 하나의 특성이 변화될 경우 구동부로부터 발광소자에 원하는 값으로 공급된 전류 I2의 크기를 유지하는 것을 불가능하게 한다. 그러나, 상기 변환된 전압은, 2개의 변환부 A 및 B를 사용하여 평균화된다. 상기 구동부로부터 발광소자에 공급된 전류 I2가 상기 평균화된 전압에 따른 크기이므로, 특성 변화로 인한 발광소자에 공급된 전류의 크기의 격차를 도 27a에 도시된 화소의 격차에 약 반정도로 감소시킬 수 있다. 이 때문에, 본 발명에서는 화소간의 휘도의 격차를 감소시킬 수 있다. 또한, 화소에 공급된 전류는 상기 전류 I2보다 크므로 전류를 기록하는데 필요한 시간이 단축될 수 있다.
본 발명은, 발광소자가 완성되기 전에 각 화소에 상술한 제 1 수단과 제 2 수단을 갖도록 발광소자의 형태인 소자 기판에 충분하다. 특정적으로, 상기 소자 기판은, 발광소자의 완성 전에 상기 형태 중 어느 하나일 수 있고, 상기 발광소자의 소자들 외의 화소전극만이 형성되는 스테이지에 있어도 되거나, 화소전극으로 기능하는 도전막이 형성되지만 패터닝으로 화소전극을 형성하지 않은 스테이지에 있어도 된다.
상술한 본 발명의 제 1 또는 제 2 구성의 화소에서는, 이 화소에 공급된 전류를, 상기 화소에 공급된 전류가 제 1 수단에 의해 전압으로 변환될 경우 그 발광소자로 흐르게 하지 않는다. 따라서, 공급된 전류로부터 변환된 전압이 안정되기 까지의 시간은, 발광소자의 용량에 좌우되지 않는다. 따라서, 도 27b에 나타낸 화소와 비교하여, 공급된 전류로부터 변환된 전압이 일찍 안정되기 때문에, 전류를 기록하는 시간을 짧게 할 수 있어, 동작 화상표시에 있어서 잔상이 시인되어 버리는 것을 막을 수 있다.
또한, 본 발명의 발광장치는, 종래의 전류입력형 발광장치의 이점도 갖고, 즉, TFT의 특성이 화소마다 변동하더라도, 전압입력형 발광장치와 비교하여 화소사이에서 발광소자의 휘도에 격차가 생기는 것을 막을 수 있다. 또한, 도 25에 나타낸 전압입력형 화소의 TFT(51)를 선형영역에서 동작시키었을 때와 비교하여, 발광소자의 열화로 인한 휘도의 저하를 억제할 수 있다. 또한, 유기 발광층의 온도가 외기온이나 발광패널 자신이 발하는 열 등에 좌우되더라도, 발광소자의 휘도가 변화되는 것을 억제할 수 있고, 또한 온도의 상승에 따라 소비전류가 커지는 것을 막을 수 있다.
[발명의 실시예]
(실시예 1)
도 2에 본 발명의 발광패널의 구성을 블록도로 나타낸다. 도면부호 100은 화소부로, 복수의 화소가 매트릭스형으로 형성되어 있다. 각 화소는 101로 나타낸다. 102는 신호선 구동회로, 103은 주사선 구동회로이다.
도 2에서는, 신호선 구동회로(102)와 주사선 구동회로(103)가, 화소부(100)와 같은 기판 상에 형성되어 있다. 본 발명은 이 구성으로 한정되지 않는다. 신호선 구동회로(102)와 주사선 구동회로(103)는, 화소부(100)와 다른 기판 상에 형성되는 FPC 등의 커넥터를 통해, 화소부(100)와 접속되어 있어도 된다. 이때, 도 2에서의 장치는, 하나의 신호선 구동회로(102)와 하나의 주사선 구동회로(103)를 갖는다. 하지만, 본 발명은 이 구성으로 한정되지 않는다. 신호선 구동회로(102)와 주사선 구동회로(103)의 수는 설계자가 임의로 설정할 수 있다.
본 명세서에서 접속이란, 특별히 기재가 없는 한 전기적인 접속을 의미한다.
또한, 도 2에서의 화소부(100)에는, 도시하지 않고 있지만, 신호선 S1∼Sx, 전원선 V1∼Vx, 제 1 주사선 G1∼Gy, 제 2 주사선 P1∼Py, 제 3 주사선 R1∼Ry가 설치된다. 또, 신호선과 전원선의 수는, 반드시 일치하지는 않는다. 또한, 제 1 주사선과, 제 2 주사선 및 제 3 주사선의 수는, 반드시 일치하지는 않는다. 또한, 상기 화소부는, 이 배선들을 반드시 모두 가지고 있지 않아도 되거나, 이 배선들 외에, 별도의 다른 배선이 설치되어도 된다.
전원선 V1∼Vx는, 소정의 전압으로 유지되어 있다. 또, 도 2에서는 흑백화상을 표시하는 발광장치의 구성을 보이고 있다. 하지만, 본 발명은 칼라 화상을 표시하는 발광장치이어도 된다. 이 경우, 전원선 V1∼Vx의 전압의 높이를 모두 같게 유지하지 않고, 하나의 칼라에 대한 전원선의 전압이 다른 칼라의 전원선의 전압과 다르다.
이때, 본 명세서에서 전압이란, 특별히 기재가 없는 한 접지와의 전위차를 의미한다.
도 3은 도 2에 나타낸 화소(101)의 상세 구성을 나타낸다. 도 3에 나타낸 화소(101)는, 신호선 Si(S1∼Sx 중의 하나), 제 1 주사선 Gj(G1∼Gy 중의 하나), 제 2 주사선 Pj(P1∼Py 중의 하나), 제 3 주사선 Rj(R1∼Ry 중의 하나) 및 전원선 Vi(V1∼Vx 중의 하나)를 갖는다.
또한, 화소(101)는, 트랜지스터 Tr1, 트랜지스터 Tr2, 트랜지스터 Tr3, 트랜지스터 Tr4, 트랜지스터 Tr5, 발광소자(104) 및 저장용량(105)을 갖는다. 저장용량(105)은, 트랜지스터 Tr1 및 Tr2의 게이트와 소스 사이의 전압(게이트전압)을 보다 확실히 유지하기 위해서 설치되지만, 반드시 설치할 필요는 없다.
트랜지스터 Tr3의 게이트는, 제 1 주사선 Gj에 접속되어 있다. 그리고, 트랜지스터 Tr3의 소스와 드레인은, 한쪽은 신호선 Si에 접속되어 있고, 또 한쪽은 트랜지스터 Tr1의 드레인에 접속되어 있다.
본 명세서에서는, n 채널형 트랜지스터의 소스에 인가된 전압은, 드레인에 인가된 전압보다도 낮은 것으로 한다. 또한, p 채널형 트랜지스터의 소스에 인가된 전압은, 드레인에 인가된 전압보다도 높은 것으로 한다.
트랜지스터 Tr4의 게이트는, 제 2 주사선 Pj에 접속되어 있다. 그리고, 트랜지스터 Tr4의 소스와 드레인은, 한쪽은 신호선 Si에, 또 한쪽은 트랜지스터 Tr1의 게이트 및 트랜지스터 Tr2의 게이트에 접속되어 있다.
트랜지스터 Tr5의 게이트는, 제 3 주사선 Rj에 접속되어 있다. 그리고,, 트랜지스터 Tr5의 소스와 드레인은, 한쪽은 트랜지스터 Tr1의 드레인에, 다른 쪽은 트랜지스터 Tr2의 드레인에 접속되어 있다.
트랜지스터 Tr1과 트랜지스터 Tr2의 게이트는, 서로 접속되어 있다. 트랜지스터 Tr1과 트랜지스터 Tr2의 소스는, 함께 전원선 Vi에 접속되어 있다. 그리고, 트랜지스터 Tr2의 드레인은, 발광소자(104)의 화소전극에 접속되어 있다.
저장용량(105)이 갖는 2개의 전극은, 한쪽은 트랜지스터 Tr1과 트랜지스터Tr2의 게이트에, 또 한쪽은 전원선 Vi에 접속되어 있다.
발광소자(104)는 양극과 음극을 가지고 있다. 본 명세서에서는, 양극을 화소전극으로서 사용하는 경우는 음극을 대향전극이라 부르고, 음극을 화소전극으로서 사용하는 경우는 양극을 대향전극이라 부른다.
전원선 Vi의 전압(전원전압)은 일정한 높이로 유지되어 있다. 또한, 대향전극의 전압도, 일정한 높이로 유지되어 있다.
이때, 트랜지스터 Tr1 및 Tr2는, n 채널형 트랜지스터와 p 채널형 트랜지스터의 모두 좋다. 그러나, 트랜지스터 Tr1 및 Tr2의 극성은 동일하다. 그리고, 양극을 화소전극으로서 사용하고, 음극을 대향전극으로서 사용하는 경우, 트랜지스터 Tr1 및 Tr2는 p 채널형 트랜지스터인 것이 바람직하다. 반대로, 양극을 대향전극으로서 사용하고, 음극을 화소전극으로서 사용하는 경우, 트랜지스터 Tr1 및 Tr2는 n 채널형 트랜지스터인 것이 바람직하다.
트랜지스터 Tr3, Tr4, Tr5는, n 채널형 트랜지스터와 p 채널형 트랜지스터의 어느 쪽이어도 된다.
다음에, 본 실시 형태의 발광장치의 동작에 관해서, 도 4와 도 5a 및 5b를 사용하여 설명한다. 본 발명의 발광장치의 동작은, 각 라인의 화소마다 기록기간 Ta와 표시기간 Td으로 나누어 설명할 수 있다. 도 4에, 제 1∼제 3 주사선의 타이밍도를 나타낸다. 이 타이밍도에서, 주사선이 선택되어 있는 기간, 바꿔 말하면 그 선택된 주사선에 게이트가 접속되어 있는 트랜지스터가 모두 온의 상태에 있는 기간은, ON으로 나타낸다. 반대로, 주사선이 선택되어 있지 않은 기간, 바꿔 말하면그 주사선에 게이트가 접속되어 있는 트랜지스터가 모두 오프의 상태에 있는 기간은, OFF로 나타낸다. 또한, 도 5a 및 5b는, 기록기간 Ta와 표시기간 Td에서의 트랜지스터 Tr1과 트랜지스터 Tr2의 접속을 간단히 나타낸 도면이다.
우선, 1번째 라인의 화소에서 기록기간 Ta가 시작된다. 기록기간 Ta가 시작되면, 제 1 주사선 G1 및 제 2 주사선 P1이 선택된다. 따라서, 트랜지스터 Tr3과 트랜지스터 Tr4가 온 된다. 이때, 제 3 주사선 R1은 선택되어 있지 않기 때문에, 트랜지스터 Tr5는 오프로 된다.
그리고,, 신호선 구동회로(102)에 입력되는 비디오신호에 근거하여, 신호선 S1∼Sx와 전원선 V1∼Vx의 사이에, 각각 비디오신호에 따른 전류(이하, 신호전류 Ic)가 흐른다. 또, 본 명세서에서 신호전류 Ic를 신호전류라고 부른다.
도 5a에, 기록기간 Ta에서, 신호선 Si에 비디오신호에 따른 신호전류 Ic가 흐른 경우의 화소(101)의 개략도를 나타낸다. 도면부호 106은, 대향전극에 전압을 주는 전원과의 접속용 단자를 의미한다. 또한, 도면부호 107은, 신호선 구동회로(102)가 갖는 정전류원을 의미한다.
트랜지스터 Tr3은, 온 상태에 있기 때문에, 신호선 Si에 비디오신호에 따른 신호전류 Ic가 흐르면, 신호전류 Ic는 트랜지스터 Tr1의 드레인과 소스의 사이에서 흐른다. 이때, 트랜지스터 Tr1은, 게이트와 드레인이 접속되어 있기 때문에 포화영역에서 동작하여, 식 1이 성립한다. 따라서, 트랜지스터 Tr1의 게이트전압 VGS는 전류치 Ic에 의해서 정해진다.
그리고, 트랜지스터 Tr2의 게이트는, 트랜지스터 Tr1의 게이트에 접속되어있다. 또한, 트랜지스터 Tr2의 소스는, 트랜지스터 Tr1의 소스에 접속되어 있다. 따라서, 트랜지스터 Tr1의 게이트전압은, 그대로 트랜지스터 Tr2의 게이트전압이 된다. 따라서, 트랜지스터 Tr2의 드레인전류는, 트랜지스터 Tr1의 드레인전류에 비례한다. 특히, Tr1의 μ, Co, W/L 및 VTH는, Tr2의 μ, Co, W/L 및 VTH와 같을 경우, 트랜지스터 Tr1과 트랜지스터 Tr2의 드레인전류는 서로 같게 되어, I2=Ic를 만족한다.
그리고, 트랜지스터 Tr2의 드레인전류 I2는 발광소자(104)에 흐른다. 발광소자에 흐르는 전류는, 정전류원(107)에서 정해진 신호전류 Ic에 따른 크기로 설정된다. 그것을 받은 전류의 크기에 따른 휘도로 발광소자(104)는 발광한다. 발광소자에 흐르는 전류가 0에 매우 가깝거나, 발광소자에 흐르는 전류가 역바이어스의 방향으로 흐르거나 하는 경우, 발광소자(104)는 발광하지 않는다.
1번째 라인의 화소에서 기록기간 Ta가 종료하면, 제 1 주사선 G1 및 제 2 주사선 P1의 선택이 종료한다. 이때, 제 2 주사선 P1의 선택이, 제 1 주사선 G1보다도 먼저 종료하는 것이 바람직하다. 왜냐하면, 트랜지스터 Tr3이 먼저 오프로 되어 버리면, 저장용량(105)의 전하가 Tr4를 통하여 누설되어 버리기 때문이다. 그리고, 2번째 라인의 화소에서 기록기간 Ta가 시작되고, 제 1 주사선 G2 및 제 2 주사선 P2가 선택된다. 따라서, 2번째 라인의 화소에 있어서 트랜지스터 Tr3과 트랜지스터 Tr4가 온이 된다. 그리고, 제 3 주사선 R2는 선택되어 있지 않기 때문에, 트랜지스터 Tr5는 오프가 된다.
그리고, 신호선 구동회로(102)에 입력되는 비디오신호에 근거하여, 신호선 S1∼Sx와 전원선 V1∼Vx의 사이에 신호전류 Ic가 흐른다. 그리고, 신호전류 Ic에 따른 크기의 전류가 발광소자(104)에 흘러, 그 전류의 크기에 따라서 발광소자(104)가 발광한다.
다음에, 2번째 라인의 화소에 있어서 기록기간 Ta가 종료한 후, 3번째 라인부터 y 번째 라인의 화소까지 순차로 달하는 기록기간 Ta가 시작된다. 각 기록기간 Ta에서, 상술한 동작이 반복된다.
한편, 1번째 라인의 화소에서 기록기간 Ta가 종료하면, 다음에 표시기간 Td가 시작된다. 표시기간 Td가 시작되면, 제 3 주사선 R1이 선택되어, 1번째 라인의 화소에서, 트랜지스터 Tr5가 온 된다. 이때, 제 1 주사선 G1 및 제 2 주사선 P1은 선택되어 있지 않기 때문에, 트랜지스터 Tr3 및 Tr4는 오프로 된다.
도 5b에, 표시기간 Td에서의 화소의 개략도를 나타낸다. 트랜지스터 Tr3 및 트랜지스터 Tr4는 오프 상태에 있다. 또한, 트랜지스터 Tr1 및 트랜지스터 Tr2의 소스는, 전원선 Vi에 접속되어 있고, 일정한 전압(전원전압)을 받는다.
게다가, 트랜지스터 Tr1, Tr2에서는, 기록기간 Ta에서 정해진 VGS가 그대로 유지되어 있다. 그 때문에, 트랜지스터 Tr1의 드레인전류 I1과, 트랜지스터 Tr2의 드레인전류 I2의 값은, 동시에 신호전류 Ic에 따른 크기에 유지된 대로이다. 또한, 트랜지스터 Tr5가 온이므로, 트랜지스터 Tr1의 드레인전류 I1와, 트랜지스터 Tr2의 드레인 전류 I2는, 동시에 발광소자(104)에 흐른다. 따라서, 드레인전류 I1과, 드레인전류 I2를 합친 전류의 크기에 적당한 휘도로, 발광소자(104)는 발광한다.
그리고, 2번째 라인의 화소에서 기록기간 Ta가 종료하면, 다음에 2번째 라인의 화소에서 표시기간 Td가 시작된다. 그리고, 1번째 라인의 화소와 마찬가지로, 제 3 주사선 R2가 선택되어, 트랜지스터 Tr5가 온이 된다. 이때, 제 1 주사선 G2 및 제 2 주사선 P2는, 선택되어 있지 않기 때문에, 트랜지스터 Tr3 및 Tr4는 오프로 되어 있다. 그리고, 드레인전류 I1과 드레인전류 I2를 합친 전류가 발광소자(104)에 흘러, 그 발광소자에 흐르는 전류의 크기에 적당한 휘도로 발광소자(104)는 발광한다.
그리고, 2번째 라인의 화소에서 표시기간 Td가 시작되면, 그 후, 3번째 라인으로부터 y 번째 라인의 화소까지 순차로 표시기간 Td가 시작된다. 각 표시기간 Td에서, 상술한 동작이 반복된다.
매기록기간 Ta와 매표시기간 Td가 종료하면, 1 프레임기간이 종료한다. 하나의 프레임기간에서 하나의 화상이 표시된다. 그리고, 다음 프레임기간이 시작되어, 다시 기록기간 Ta가 시작되고, 상술한 동작이 반복된다.
이때, 발광소자에 흐르는 전류의 크기에 적당한 휘도로 발광소자(104)가 발광하기 때문에, 각 화소의 계조는, 표시기간 Td에서의 발광소자에 흐르는 전류의 크기로 결정된다. 이때, 기록기간 Ta에서도, 드레인전류 I1의 크기에 적당한 휘도로 발광하고 있지만, 그 계조에 주는 영향은, 실제의 표시패널에서는 무시할 수 있는 정도로 작다고 생각된다. 왜냐하면, 예를 들면 VGA급 표시패널이면, 480라인의 화소가 화소부에 설정되고 있고, 1라인의 화소의 기록기간 Ta는 1프레임기간의 1/480정도로 대단히 작기 때문이다. 물론, 기록기간 Ta에서의 발광소자에 흐르는 전류의 계조에의 영향을 고려하여, 신호전류 Ic의 크기를 보정하도록 하여도 된다.
본 발명의 제 1 구성의 화소에서는, 표시기간에서 발광소자에 흐르는 전류는 드레인전류 I1와, 드레인전류 I2의 합이다. 따라서, 발광소자에 흐르는 전류가 드레인전류 I2에만 의존하지 않고 있다. 그 때문에, 트랜지스터 Tr1과 트랜지스터 Tr2의 특성이 어긋나서, 트랜지스터 Tr1의 드레인전류 I1대 트랜지스터 Tr2의 드레인전류 I2의 비가 화소간에 다르더라도, 발광소자에 흐르는 전류의 값이 화소사이에서 변동하는 것을 억제하여, 휘도의 격차가 시인되는 것을 막을 수 있다.
또한, 본 발명의 화소에서는, 기록기간 Ta에서 트랜지스터 Tr1의 드레인전류는 발광소자에 흐르고 있지 않다. 따라서, 신호선 구동회로에 의해서 화소에 전류가 공급되어, 트랜지스터 Tr1의 드레인전류가 흐름으로써, 게이트전압이 변화되어 처음으로부터, 그 게이트 전압값이 안정되기까지의 시간은, 발광소자의 용량에 좌우되지 않는다. 따라서, 종래의 화소와 비교하여, 공급된 전류로부터 변환되는 전압이 일찍 안정되기 때문에, 전류를 기록하는 시간을 짧게 할 수 있어, 동작 화상표시에 있어서 잔상이 시인되어 버리는 것을 막을 수 있다.
또한, 본 발명의 발광장치는, 종래와 같이, 전류입력형 발광장치의 이점도 갖고 있다. 즉, TFT의 특성이 화소마다 변동하더라도, 전압입력형 발광장치와 비교하여 화소사이에서 발광소자의 휘도에 격차가 생기는 것을 막을 수 있다. 또한, 도25에 나타낸 전압입력형 화소의 TFT(51)를 선형영역에서 동작시켰을 때와 비교하여, 발광소자의 열화로 인한 휘도의 저하를 억제할 수 있다. 또한, 유기 발광층의 온도가 외기온이나 발광패널 자신이 발하는 열 등에 좌우되더라도, 발광소자의 휘도가 변화되는 것을 억제할 수 있고, 또한 온도의 상승에 따라 소비전류가 커지는 것을 막을 수 있다.
이때, 본 실시의 형태에 있어서, 트랜지스터 Tr4의 소스와 드레인은, 한쪽은 신호선 Si에, 또 한쪽은 트랜지스터 Tr1의 게이트 및 트랜지스터 Tr2의 게이트에 접속되어 있다. 그러나, 본 실시의 형태는 이 구성으로 한정되지 않는다. 본 발명의 제 1 구성의 화소는, 기록기간 Ta에서 트랜지스터 Tr1의 게이트와 드레인을 접속하여, 표시기간 Td에서 트랜지스터 Tr1의 게이트와 드레인을 비접속하도록, 트랜지스터 Tr4가 다른 소자 또는 배선과 접속되어도 된다.
요컨대, Tr3, Tr4 및 Tr5는, Ta에서는 도 5a에 도시된 것처럼 접속되고, Td에서는 도 5b에 도시된 것처럼 접속되어도 된다. 또한, Gj, Pj 및 Rj는 3개의 별도의 배선으로 되어 있지만, 1선이나 2선이어도 된다.
(실시형태 2)
본 실시 형태에서는, 도 2에 나타낸 발광장치가 갖는 화소(101)의 도 3과는 다른 구성에 관해서 설명한다.
도 6은, 도 2에 도시된 화소(101)의 상세한 구성을 나타낸다. 도 6에 나타낸 화소(101)는, 신호선 Si(S1∼Sx 중의 하나), 제 1 주사선 Gj(G1∼Gy 중의 하나), 제 2 주사선 Pj(P1∼Py 중의 하나), 제 3 주사선 Rj(R1∼Ry 중의 하나) 및 전원선Vi(V1∼Vx 중의 하나)를 갖는다.
또한, 화소(101)는, 트랜지스터 Tr1, 트랜지스터 Tr2, 트랜지스터 Tr3, 트랜지스터 Tr4, 트랜지스터 Tr5, 트랜지스터 Tr6, 발광소자(214) 및 저장용량(215)을 갖는다. 저장용량(215)은, 트랜지스터 Tr1 및 Tr2의 게이트전압을 보다 확실히 유지하기 위해서 설치되지만, 반드시 설치할 필요는 없다.
트랜지스터 Tr3의 게이트는, 제 1 주사선 Gj에 접속되어 있다. 그리고, 트랜지스터 Tr3의 소스와 드레인은, 한쪽은 신호선 Si에 접속되어 있고, 또 한쪽은 트랜지스터 Tr1 및 Tr2의 소스에 접속되어 있다.
트랜지스터 Tr4의 게이트는, 제 2 주사선 Pj에 접속되어 있다. 그리고, 트랜지스터 Tr4의 소스와 드레인은, 한쪽은 전원선 Vi에, 또 한쪽은 트랜지스터 Tr1 및 Tr2의 게이트에 접속되어 있다.
트랜지스터 Tr5의 게이트는, 제 3 주사선 Rj에 접속되어 있다. 그리고, 트랜지스터 Tr5의 소스와 드레인은, 한쪽은 트랜지스터 Tr1 및 Tr2의 소스에, 또 한쪽은 발광소자(214)의 화소전극에 접속되어 있다.
트랜지스터 Tr6의 게이트는, 제 3 주사선 Rj에 접속되어 있다. 그리고, 트랜지스터 Tr6의 소스와 드레인은, 한쪽은 전원선에, 또 한쪽은 트랜지스터 Tr2의 드레인에 접속되어 있다.
트랜지스터 Tr1과 트랜지스터 Tr2의 게이트는, 서로 접속되어 있다. 트랜지스터 Tr1 및 Tr2의 소스는, 동시에 발광소자(214)의 화소전극에 접속되어 있다. 그리고, 트랜지스터 Tr1의 드레인은, 전원선 Vi에 접속되어 있다.
저장용량(215)이 갖는 2개의 전극은, 한쪽은 트랜지스터 Tr1 및 Tr2의 게이트에, 또 한쪽은 트랜지스터 Tr1 및 Tr2의 소스에 접속되어 있다.
전원선 Vi의 전압(전원전압)은 일정한 높이로 유지되어 있다. 또한, 대향전극의 전압도, 일정한 높이로 유지되어 있다.
이때, 트랜지스터 Tr1 및 Tr2는, n 채널형 트랜지스터와 p 채널형 트랜지스터의 어느 쪽이어도 된다. 그러나, 트랜지스터 Tr1 및 Tr2의 극성은 동일하다. 그리고, 양극을 화소전극으로서 사용하고, 음극을 대향전극으로서 사용하는 경우, 트랜지스터 Tr1 및 Tr2는 n 채널형 트랜지스터인 것이 바람직하다. 반대로, 양극을 대향전극으로서 사용하고, 음극을 화소전극으로서 사용하는 경우, 트랜지스터 Tr1 및 Tr2는 p 채널형 트랜지스터인 것이 바람직하다.
트랜지스터 Tr3는, n 채널형 트랜지스터와 p 채널형 트랜지스터의 어느 쪽이어도 되고, Tr4, Tr5 및 Tr6에 인가한다. 그러나, 트랜지스터 Tr5와 Tr6는, 함께 게이트가 제 3 주사선 Rj에 접속되어 있기 때문에, 그 극성을 같게 한다. 트랜지스터 Tr5의 게이트와 Tr6의 게이트가 같은 배선에 접속되어 있지 않은 경우, 그 극성은 같지 않아도 된다.
다음에, 본 실시 형태의 발광장치의 동작에 관해서 설명한다. 도 6에 나타낸 화소를 갖는 발광장치의 동작은, 도 3에 나타낸 화소의 경우와 마찬가지로, 기록기간 Ta와 표시기간 Td로 나누어 설명하는 것이 가능하다.
또한, 제 1∼제 3 주사선에 인가된 전압에 관해서는, 도 4에 나타낸 타이밍도를 참조할 수 있다. 또한, 도 7a 및 도 7b는, 도 6에 나타낸 화소의, 기록기간Ta와 표시기간 Td에서의 트랜지스터 Tr1과 Tr2의 접속을 간단히 나타낸 도면이다.
우선, 1번째 라인의 화소에 있어서 기록기간 Ta가 시작된다. 기록기간 Ta가 시작되면, 제 1 주사선 G1 및 제 2 주사선 P1이 선택된다. 따라서, 트랜지스터 Tr3, Tr4가 온 된다. 이때, 제 3 주사선 R1은 선택되어 있지 않기 때문에, 트랜지스터 Tr5, Tr6은 오프로 되어 있다.
그리고,, 신호선 구동회로(102)에 입력되는 비디오신호에 근거하여, 신호선 S1∼Sx와 전원선 V1∼Vx의 사이에, 각각 비디오신호에 따른 신호전류 Ic가 흐른다.
도 7a에, 기록기간 Ta에서, 신호선 Si에 신호전류 Ic가 흐르는 경우의 화소(101)의 개략도를 나타낸다. 도면부호 216은 대향전극에 전압을 주는 전원과의 접속용 단자를 의미한다. 또한, 도면부호 217은 신호선 구동회로(102)가 갖는 정전류원을 의미한다.
트랜지스터 Tr3은 온의 상태에 있기 때문에, 신호선 Si에 신호전류 Ic가 흐르면, 신호전류 Ic는 트랜지스터 Tr1의 드레인과 소스의 사이에 흐른다. 이때, 트랜지스터 Tr1은, 게이트와 드레인이 접속되어 있기 때문에 포화영역에서 동작하고 있어, 식 1이 성립한다. 따라서, 트랜지스터 Tr1의 게이트전압 VGS는 전류치 Ic에 의해서 정해진다.
그리고, 트랜지스터 Tr2의 게이트는, 트랜지스터 Tr1의 게이트에 접속되어 있다. 또한, 트랜지스터 Tr2의 소스는, 트랜지스터 Tr1의 소스에 접속되어 있다. 따라서, 트랜지스터 Tr1의 게이트전압은, 그대로 트랜지스터 Tr2의 게이트전압이 된다.
이때, 기록 Ta에서는, 트랜지스터 Tr2의 드레인은, 다른 배선 및 전원 등으로부터 전압이 공급되지 않는, 소위 플로팅(floating) 상태에 있다. 따라서, 트랜지스터 Tr2에 드레인전류는 흐르지 않는다.
1번째 라인의 화소에 있어서 기록기간 Ta가 종료하면, 제 1 주사선 G1, 제 2 주사선 P1의 선택이 종료한다. 이때, 제 2 주사선 P1의 선택기간이, 제 1 주사선 G1의 선택기간보다도 먼저 종료하는 것이 바람직하다. 왜냐하면, 트랜지스터 Tr3이 먼저 오프로 되어 버리면, 저장용량(105)의 전하가 Tr4를 통하여 누설되기 때문이다. 그리고, 2번째 라인의 화소에 있어서 기록기간 Ta가 시작되어, 제 1 주사선 G2 및 제 2 주사선 P2가 선택된다. 따라서, 2번째 라인의 화소에 있어서 트랜지스터 Tr3과 트랜지스터 Tr4가 온 된다. 그리고, 제 3 주사선 R2는 선택되어 있지 않기 때문에, 트랜지스터 Tr5 및 Tr6은 오프가 된다.
그리고, 신호선 구동회로(102)에 입력되는 비디오신호에 근거하여, 신호선 S1∼Sx와 전원선 V1∼Vx의 사이에 신호전류 Ic가 흐른다. 그리고, 신호전류 Ic에 의해서 트랜지스터 Tr1의 게이트전압이 정해진다.
2번째 라인의 화소에 있어서 기록기간 Ta가 종료한 후, 3번째 라인부터 y 번째 라인의 화소까지 순차로 기록기간 Ta가 시작된다. 각 기록기간 Ta에서, 상술한 동작이 반복된다.
한편, 1번째 라인의 화소에 있어서 기록기간 Ta가 종료하면, 다음에 표시기간 Td가 시작된다. 표시기간 Td가 시작되면, 제 3 주사선 R1이 선택된다. 따라서, 1번째 라인의 화소에 있어서 트랜지스터 Tr5, Tr6이 온이 된다. 이때, 제 1 주사선G1 및 제 2 주사선 P1은 선택되어 있지 않기 때문에, 트랜지스터 Tr3 및 Tr4는 오프로 되어 있다.
도 7b에, 표시기간 Td에서의 화소의 개략도를 나타낸다. 트랜지스터 Tr3 및 트랜지스터 Tr4는 오프의 상태에 있다. 또한, 트랜지스터 Tr1 및 트랜지스터 Tr2의 드레인은, 전원선 Vi에 접속되어 있고, 일정한 전압(전원전압)이 공급되고 있다.
한편, 트랜지스터 Tr1 및 Tr2에서는, 기록기간 Ta에서 정해진 VGS가 그대로 유지되어 있다. 따라서, 트랜지스터 Tr1과 같은 게이트전압이 트랜지스터 Tr2에 공급된다. 또한, 트랜지스터 Tr6이 온이 되어, 트랜지스터 Tr2의 드레인은 전원선 Vi에 접속되기 때문에, 트랜지스터 Tr2의 드레인전류는, 트랜지스터 Tr1의 드레인전류에 비례하는 크기가 된다. 특히, μCoW/L 및 VTH가 서로 같을 때, 트랜지스터 Tr1과 트랜지스터 Tr2의 드레인전류는 서로 같게 되어, I2=I1=Ic가 성립된다.
또한, 트랜지스터 Tr5가 온이기 때문에, 트랜지스터 Tr1의 드레인전류 I1과, 트랜지스터 Tr2의 드레인전류 I2는, 동시에 발광소자에 흐르는 전류로서 발광소자(214)에 흐른다. 따라서, 표시기간 Td에서는, 드레인전류 I1과, 드레인전류 I2를 합친 크기의 전류가 발광소자(214)에 흘러, 그 발광소자에 흐르는 전류의 크기에 적당한 휘도로 발광소자(214)가 발광한다.
그리고, 1번째 라인의 화소에 있어서 표시기간 Td가 시작되면, 다음에 2번째 라인의 화소에 있어서 표시기간 Td가 시작된다. 그리고, 1번째 라인의 화소와 마찬가지로, 제 3 주사선 R2가 선택되어, 트랜지스터 Tr5, Tr6이 온이 된다. 이때, 제 1 주사선 G2 및 제 2 주사선 P2는 선택되어 있지 않기 때문에, 트랜지스터 Tr3 및 Tr4는 오프로 되어 있다. 따라서, 드레인전류 I1과, 드레인전류 I2를 합친 전류의 크기에 적당한 휘도로 발광소자(214)는 발광한다.
그리고, 2번째 라인의 화소에 있어서 표시기간 Td가 시작된 후, 3번째 라인부터 y 번째 라인의 화소까지 순차로 표시기간 Td가 시작된다. 각 표시기간 Td에서, 상술한 동작이 반복된다.
기록기간 Ta와 표시기간 Td마다 종료하면, 1 프레임기간이 종료한다. 하나의 프레임기간에서 하나의 화상이 표시된다. 그리고, 다음 프레임기간이 시작되어, 다시 기록기간 Ta가 시작되어, 상술한 동작이 반복된다.
이때, 발광소자에 흐르는 전류의 크기에 적당한 휘도로 발광소자(214)가 발광한다. 따라서, 각 화소의 계조는, 표시기간 Td에서의 발광소자에 흐르는 전류의 크기로 결정된다.
본 발명의 제 1 구성의 화소에서는, 표시기간에서 발광소자에 흐르는 전류는 드레인전류 I1과 드레인전류 I2의 합이다. 따라서, 발광소자에 흐르는 전류가 드레인전류 I2에만 의존하지 않고 있다. 그 때문에, 트랜지스터 Tr1과 트랜지스터 Tr2의 특성이 차이가 나서, 트랜지스터 Tr1의 드레인전류 I1대 트랜지스터 Tr2의 드레인전류 I2의 비가 화소간에 다르더라도, 발광소자에 흐르는 전류의 값이 화소간에 변동하는 것을 억제하여, 휘도의 격차가 시인되는 것을 막을 수 있다.
또한, 본 발명의 화소에서는, 기록기간 Ta에서 트랜지스터 Tr1의 드레인전류는 발광소자에 흐르고 있지 않다. 따라서, 신호선 구동회로에 의해서 화소에 전류가 공급되어, 트랜지스터 Tr1의 드레인전류가 흐르는 것으로 게이트전압이 변화되어 처음부터, 그 값이 안정되기까지의 시간은, 발광소자의 용량에 좌우되지 않는다. 따라서, 종래의 화소와 비교하여, 공급된 전류로부터 변환되는 전압이 일찍 안정되기 때문에, 전류를 기록하는 시간을 짧게 할 수 있어, 동작 화상표시에 있어서 잔상이 시인되어 버리는 것을 막을 수 있다.
또한, 본 발명의 발광장치는, 종래와 같이, 전류입력형 발광장치의 이점도 갖고 있다. 즉, TFT의 특성이 화소마다 변화하더라도, 전압입력형 발광장치와 비교하여 화소간에 발광소자의 휘도에 격차가 생기는 것을 막을 수 있다. 또한, 도 25에 나타낸 전압입력형 화소의 TFT(51)를 선형영역에서 동작시켰을 때와 비교하여, 발광소자의 열화로 인한 휘도의 저하를 억제할 수 있다. 또한, 본 발명은, 유기 발광층의 발광소자의 휘도가 온도가 외기온이나 발광패널자신이 발하는 열 등에 좌우되더라도 전류가 커지며 변화되는 것을 억제할 수 있어, 온도의 상승에 따른 전류소비가 증가하는 것을 막을 수 있다.
이때, 본 실시 형태에서, 트랜지스터 Tr4의 소스와 드레인은, 한쪽은 트랜지스터 Tr1의 드레인에, 또 한쪽은 트랜지스터 Tr1의 게이트 및 트랜지스터 Tr2의 게이트에 접속되어 있다. 그러나, 본 실시 형태는 이 구성에 한정되지 않는다. 본 발명의 제 1 구성의 화소는, 기록기간 Ta에서 트랜지스터 Tr1의 게이트와 드레인을 접속하여, 표시기간에 있어서 트랜지스터 Tr1의 게이트와 드레인을 분리할 수 있도록 트랜지스터 Tr4가 다른 소자 또는 배선과 접속되어도 된다.
요컨대, Tr3, Tr4, Tr5 및 Tr6는, Ta에서는 도 7a에 도시된 것처럼 접속되고, Td에서는 도 7b에 도시된 것처럼 접속되어도 된다. 또한, Gj, Pj 및 Rj는 3선이 별도의 배선으로 되어 있지만, 1선이나 2선의 배선으로 집적하여도 된다.
또한, 트랜지스터 Tr5는, 기록기간 Ta에서 신호전류 Ic와 트랜지스터 Tr1의 드레인전류 I1을 같은 값에 가까이 하기 위해서 설치된다. 트랜지스터 Tr5의 소스와 드레인은, 한쪽은 트랜지스터 Tr1 및 Tr2의 소스에, 또 한쪽은 발광소자(214)의 화소전극에 반드시 접속할 필요는 없다. 트랜지스터 Tr5는, 기록기간 Ta에서, 트랜지스터 Tr2의 소스가 발광소자(214)의 화소전극과 신호선 Si와의 어느 하나 한쪽에 접속되도록, 다른 배선 또는 소자와 접속하여도 된다.
요컨대, Ta에서 Tr1을 흐르는 전류는 모두 전류원에 의해 제어되어, Td에서는 Tr1과 Tr2를 흐르는 전류는 발광소자에 흐르면 좋다.
(실시형태 3)
도 2에 나타낸 발광장치가 갖는 화소(101)의 구조는, 도 3 및 도 6에 도시되어 있다. 본 실시형태는 또 다른 구조의 화소(101)에 관해 설명한다. 이 실시형태는, 도 6에서의 Tr5와 Tr6의 위치를 바꾼 것이다. 그 위치는, Tr5 및 Tr6 중 한쪽만 바꾸어도 된다.
도 8에, 도 2에 나타낸 화소(101)의 상세한 구성을 나타낸다. 도 8에 나타낸 화소(101)는, 신호선 Si(S1∼Sx중의 하나), 제 1 주사선 Gj(G1∼Gy 중의 하나), 제 2 주사선 Pj(P1∼Py 중의 하나), 제 3 주사선 Rj(R1∼Ry 중의 하나) 및 전원선Vi(V1∼Vx중의 하나)를 갖는다.
또한, 화소(101)는, 트랜지스터 Tr1, 트랜지스터 Tr2, 트랜지스터 Tr3, 트랜지스터 Tr4, 트랜지스터 Tr5, 트랜지스터 Tr6, 발광소자(224) 및 저장용량(225)을 갖는다. 저장용량(225)은, 트랜지스터 Tr1 및 Tr2의 게이트전압을 보다 확실히 유지하기 위해서 설치되지만, 반드시 설치할 필요는 없다.
트랜지스터 Tr3의 게이트는, 제 1 주사선 Gj에 접속되어 있다. 그리고, 트랜지스터 Tr3의 소스와 드레인은, 한쪽은 신호선 Si에 접속되어 있고, 또 한쪽은 트랜지스터 Tr1의 소스에 접속되어 있다.
트랜지스터 Tr4의 게이트는, 제 2 주사선 Pj에 접속되어 있다. 그리고, 트랜지스터 Tr4의 소스와 드레인은, 한쪽은 전원선 Vi에, 또 한쪽은 트랜지스터 Tr1 및 Tr2의 게이트에 접속되어 있다.
트랜지스터 Tr6의 게이트는, 제 3 주사선 Rj에 접속되어 있다. 그리고, 트랜지스터 Tr6의 소스와 드레인은, 한쪽은 트랜지스터 Tr2의 소스에, 또 한쪽은 발광소자(224)의 화소전극에 접속되어 있다.
트랜지스터 Tr5의 게이트는, 제 3 주사선 Rj에 접속되어 있다. 그리고, 트랜지스터 Tr5의 소스와 드레인은, 한쪽은 트랜지스터 Tr1의 소스에, 또 한쪽은 발광소자(224)의 화소전극에 접속되어 있다.
트랜지스터 Tr1과 트랜지스터 Tr2의 게이트는, 서로 접속되어 있다. 트랜지스터 Tr1 및 Tr2의 드레인은, 전원선 Vi에 접속되어 있다.
저장용량(225)이 갖는 2개의 전극은, 한쪽은 트랜지스터 Tr1 및 Tr2의 게이트에, 또 한쪽은 트랜지스터 Tr1의 소스에 접속되어 있다.
전원선 Vi의 전압(전원전압)은 일정한 높이로 유지되어 있다. 또한, 대향전극의 전압도, 일정한 높이로 유지되어 있다.
이때, 트랜지스터 Tr1 및 Tr2는, n 채널형 트랜지스터와 p 채널형 트랜지스터의 어느 쪽이어도 된다. 그러나, 트랜지스터 Tr1 및 Tr2의 극성은 동일하다. 그리고, 양극을 화소전극으로서 사용하고, 음극을 대향전극으로서 사용하는 경우, 트랜지스터 Tr1 및 Tr2는 n 채널형 트랜지스터인 것이 바람직하다. 반대로, 양극을 대향전극으로서 사용하고, 음극을 화소전극으로서 사용하는 경우, 트랜지스터 Tr1 및 Tr2는 p 채널형 트랜지스터인 것이 바람직하다.
트랜지스터 Tr3, Tr4, Tr5 및 Tr6는, n 채널형 트랜지스터와 p 채널형 트랜지스터의 어느 쪽이어도 된다. 그러나, 트랜지스터 Tr5와 Tr6는 함께 게이트가 제 3 주사선 Rj에 접속되어 있기 때문에, 그 극성을 같게 한다. 트랜지스터 Tr5의 게이트와 Tr6의 게이트가 같은 배선에 접속되어 있지 않은 경우, 그 극성은 같지 않아도 된다.
다음에, 본 실시형태의 발광장치의 동작에 관해서 설명한다. 도 8에 나타낸 화소를 갖는 발광장치의 동작은, 도 3 및 도 6에 나타낸 화소의 경우와 마찬가지로, 기록기간 Ta와 표시기간 Td로 나누어 설명하는 것이 가능하다.
또한, 제 1∼제 3 주사선에 인가된 전압에 관해서는, 도 4에 나타낸 타이밍도를 참조할 수 있다. 또한, 도 9a 및 도 9b는, 도 8에 나타낸 화소의, 기록기간 Ta와 표시기간 Td에서의 트랜지스터 Tr1과 트랜지스터 Tr2의 접속을 간단히 나타낸도면이다.
먼저, 1번째 라인의 화소에 있어서 기록기간 Ta가 시작된다. 기록기간 Ta가 시작되면, 제 1 주사선 G1, 제 2 주사선 P1이 선택된다. 따라서, 트랜지스터 Tr3, Tr4가 온 된다. 이때, 제 3 주사선 R1은 선택되어 있지 않기 때문에, 트랜지스터 Tr5 및 Tr6은 오프로 되어 있다.
그리고, 신호선 구동회로(102)에 입력되는 비디오신호에 근거하여, 신호선 S1∼Sx와 전원선 V1∼Vx의 사이에, 각각 비디오신호에 따른 신호전류 Ic가 흐른다.
도 9a에, 기록기간 Ta에서, 신호선 Si에 신호전류 Ic가 흐른 경우의 화소(101)의 개략도를 나타낸다. 도면부호 226은, 대향전극에 전압을 주는 전원과의 접속용 단자를 의미한다. 또한, 도면부호 227은, 신호선 구동회로(102)가 갖는 정전류원을 의미한다.
트랜지스터 Tr3은 온 상태에 있기 때문에, 신호선 Si에 신호전류 Ic가 흐르면, 신호전류 Ic는 트랜지스터 Tr1의 드레인과 소스 사이에 흐른다. 이때, 트랜지스터 Tr1은, 게이트와 드레인이 접속되어 있기 때문에 포화영역에서 동작하고 있어, 식 1이 성립한다. 따라서, 트랜지스터 Tr1의 게이트전압 VGS는, 전류치 IC에 의해서 정해진다.
이때, 기록기간 Ta에서는, 트랜지스터 Tr6이 오프이기 때문에, 트랜지스터 Tr2의 드레인은, 다른 배선 및 전원 등으로부터 전압이 공급되어 있지 않는, 소위 플로팅 상태에 있다. 따라서, 트랜지스터 Tr2에 드레인전류는 흐르지 않는다.
1번째 라인의 화소에 있어서 기록기간 Ta가 종료하면, 제 1 주사선 G1, 제 2주사선 P1의 선택이 종료한다. 이때, 제 2 주사선 P1의 선택기간이, 제 1 주사선 G1보다도 먼저 종료하는 것이 바람직하다. 왜냐하면, 트랜지스터 Tr3이 먼저 오프로 되어 버리면, 저장용량(105)의 전하가 Tr4를 통하여 누설되기 때문이다. 그리고, 2번째 라인의 화소에 있어서 기록기간 Ta가 시작되어, 제 1 주사선 G2 및 제 2 주사선 P2가 선택된다. 따라서, 2번째 라인의 화소에 있어서 트랜지스터 Tr3과 트랜지스터 Tr4가 온이 된다. 그리고, 제 3 주사선 R2는, 선택되어 있지 않기 때문에, 트랜지스터 Tr5 및 Tr6은 오프가 된다.
그리고, 신호선 구동회로(102)에 입력되는 비디오신호에 근거하여, 신호선 S1∼Sx와 전원선 V1∼Vx의 사이에 신호전류 Ic가 흐른다. 그리고, 신호전류 Ic4에 의해서 트랜지스터 Tr1의 게이트전압이 정해진다.
그리고, 2번째 라인의 화소에 있어서 기록기간 Ta가 종료한 후, 3번째 라인부터 y 번째 라인의 화소까지 순차로 기록기간 Ta가 시작된다. 각 기록기간 Ta에서, 상술한 동작이 반복된다.
1번째 라인의 화소에 있어서 기록기간 Ta가 종료하면, 다음에 표시기간 Td가 시작된다. 표시기간 Td가 시작되면, 제 3 주사선 R1이 선택된다. 따라서, 1번째 라인의 화소에 있어서 트랜지스터 Tr5, Tr6이 온 된다. 이때, 제 1 주사선 G1 및 제 2 주사선 P1은 선택되어 있지 않기 때문에, 트랜지스터 Tr3 및 Tr4는 오프로 되어 있다.
도 9b에, 표시기간 Td에서의 화소의 개략도를 나타낸다. 트랜지스터 Tr3 및 트랜지스터 Tr4는 오프의 상태에 있다. 또한, 트랜지스터 Tr1 및 트랜지스터 Tr2의드레인은, 전원선 Vi에 접속되어 있고, 일정한 전압(전원전압)이 공급되어 있다.
한편, 트랜지스터 Tr1에 있어서는, 기록기간 Ta에서 정해진 VGS가 그대로 유지되어 있다. 그리고, 트랜지스터 Tr2의 게이트는, 트랜지스터 Tr1의 게이트에 접속되어 있다. 또한, 트랜지스터 Tr2의 소스는, 트랜지스터 Tr1의 소스에 접속되어 있다. 따라서, 트랜지스터 Tr1의 게이트전압은, 그대로 트랜지스터 Tr2의 게이트전압이 된다. 또한, 트랜지스터 Tr2의 드레인은 전원선 Vi에 접속되어 있기 때문에, 트랜지스터 Tr2의 드레인전류 I2는, 트랜지스터 Tr1의 드레인전류에 비례하는 크기가 된다. 특히, μCoW/L 및 VTH가 서로 같을 때, 트랜지스터 Tr1과 트랜지스터 Tr2의 드레인전류는 서로 같게 되어, I2=I1=Ic가 성립된다.
또한, 트랜지스터 Tr5가 온이기 때문에, 트랜지스터 Tr1의 드레인전류 I1와, 트랜지스터 Tr2의 드레인전류 I2는, 함께 발광소자에 흐르는 전류로서 발광소자(224)에 흐른다. 따라서, 표시기간 Td에서는, 드레인전류 I1와 드레인전류 I2를 합친 크기의 전류가 발광소자(224)에 흘러, 그 발광소자에 흐르는 전류의 크기에 적당한 휘도로 발광소자(224)가 발광한다.
그리고, 1번째 라인의 화소에 있어서 표시기간 Td가 시작되면, 다음에 2번째 라인의 화소에서의 표시기간 Td가 시작된다. 그리고, 1번째 라인의 화소와 마찬가지로, 제 3 주사선 R2가 선택되어, 트랜지스터 Tr5, Tr6이 온 된다. 이때, 제 1 주사선 G2 및 제 2 주사선 P2는 선택되어 있지 않기 때문에, 트랜지스터 Tr3 및 Tr4는 오프로 되어 있다. 따라서, 드레인전류 I1와, 드레인전류 I2를 합친 전류의 크기에 적당한 휘도로 발광소자(214)는 발광한다.
그리고, 2번째 라인의 화소에 있어서 표시기간 Td가 시작되면, 3번째 라인의 화소부터 y 번째 라인의 화소까지 순차로 표시기간 Td가 시작된다. 각 표시기간 Td에서, 상술한 동작이 반복된다.
매 기록기간 Ta와 매 표시기간 Td가 종료하면, 1 프레임기간이 종료한다. 하나의 프레임기간에 있어서 하나의 화상이 표시된다. 그래서, 다음 프레임기간이 시작되고, 다시 기록기간 Ta가 시작되어, 상술한 동작이 반복된다.
이때, 발광소자에 흐르는 전류의 크기에 적당한 휘도로 발광소자(224)가 발광하기 때문에, 각 화소의 계조는, 표시기간 Td에서의 발광소자에 흐르는 전류의 크기로 결정된다.
본 발명의 제 1 구성의 화소에서는, 표시기간에 있어서 발광소자에 흐르는 전류는 드레인전류 I1와, 드레인전류 I2의 합이다. 따라서, 발광소자에 흐르는 전류가 드레인전류 I2에만 의존하지 않는다. 그 때문에, 트랜지스터 Tr1과 트랜지스터 Tr2의 특성이 차이가 나서, 트랜지스터 Tr1의 드레인전류 I1대 트랜지스터 Tr2의 드레인전류 I2의 비가 화소간에 다르더라도, 발광소자에 흐르는 전류의 값이 화소간에 변동하는 것을 억제하여, 휘도의 격차가 시인되는 것을 막을 수 있다.
또한, 본 발명의 화소에서는, 기록기간 Ta에서 트랜지스터 Tr1의 드레인전류는 발광소자에 흐르고 있지 않다. 따라서, 신호선 구동회로에 의해서 화소에 전류가 공급되어 트랜지스터 Tr1의 드레인전류가 흐르는 것에 의해 게이트전압이 변화되어 처음부터, 그 값이 안정되기까지의 시간은, 발광소자의 용량에 좌우되지 않는다. 따라서, 본 발명의 화소는, 종래의 화소와 비교하여, 공급된 전류로부터 변환되는 전압이 상당히 안정되기 때문에, 전류를 기록하는 시간을 짧게 할 수 있어, 동작 화상표시에 있어서 잔상이 시인되어 버리는 것을 막을 수 있다.
또한, 본 발명의 발광장치는, 종래와 같이, 전류입력형 발광장치의 이점도 갖는다. 즉, TFT의 특성이 화소마다 변동하더라도, 전압입력형 발광장치와 비교하여 화소간에 발광소자의 휘도에 격차가 생기는 것을 막을 수 있다. 또한, 도 25에 나타낸 전압입력형 화소의 TFT(51)를 선형영역에서 동작시켰을 때와 비교하여, 발광소자의 열화로 인한 휘도의 저하를 억제할 수 있다. 또한, 본 발명은, 유기 발광층의 온도가 외기온이나 발광패널자신이 발하는 열 등에 좌우되더라도 발광소자의 휘도가 변화되는 것을 억제할 수 있고, 또한 온도의 상승에 따라 소비전류가 커지는 것을 막을 수 있다.
이때, 본 실시형태에 있어서, 트랜지스터 Tr4의 소스와 드레인은, 한쪽은 트랜지스터 Tr1의 드레인에, 또 한쪽은 트랜지스터 Tr1의 게이트 및 트랜지스터 Tr2의 게이트에 접속되어 있다. 그러나, 본 실시형태는 이 구성으로 한정되지 않는다. 본 발명의 제 1 구성의 화소는, 기록기간 Ta에서 트랜지스터 Tr1의 게이트와 드레인을 접속하고, 표시기간 Td에서 트랜지스터 Tr1의 게이트와 드레인을 분리할 수 있도록, 트랜지스터 Tr4가 다른 소자 또는 배선과 접속되어도 된다.
요컨대, Tr3, Tr4, Tr5 및 Tr6는, Ta에서는 도 9a와 마찬가지로 접속되고,Td에서는 도 9b와 마찬가지로 접속되어도 된다. 또한, Gj, Pj 및 Rj는, 3선이 별도의 배선으로 되어 있지만, 1선이나 2선으로 집적되어도 된다.
요컨대, Ta에서 Tr1을 흐르는 전류는 모두 전류원에 의해 제어되고, Td에서 Tr1 및 Tr2에 흐르는 전류는 발광소자에 흐르면 좋다.
(실시형태 4)
본 실시형태는, 본 발명의 제 2 구성을 갖는 발광장치의 화소의 구성을 설명한다.
도 37a는, 본 실시형태의 화소의 회로도이다. 도 37a 내지 도 37d에 도시된 화소는, 트랜지스터 Tr1, Tr2, Tr3, Tr4, Tr5 및 Tr6, 발광소자(6008) 및 저장용량(6000)을 갖는다. 저장용량(6000)이 설치되어, 트랜지스터 Tr1 및 Tr2의 게이트의 전압을 더 확실히 유지하지만, 반드시 설치할 필요는 없다.
트랜지스터 Tr3의 게이트는, 단자(6002)에 접속된다. 트랜지스터 Tr3의 소스와 드레인은, 한쪽은 단자(6001)에 접속되고, 또 한쪽은 트랜지스터 Tr1의 드레인에 접속된다.
트랜지스터 Tr4의 게이트는, 단자(6003)에 접속된다. 트랜지스터 Tr4의 소스와 드레인은, 한쪽은 단자(6001)에 접속되고, 또 한쪽은 트랜지스터 Tr1 및 Tr2의 게이트에 접속된다.
트랜지스터 Tr5의 게이트는, 단자(6004)에 접속된다. 트랜지스터 Tr5의 소스와 드레인은, 한쪽은 트랜지스터 Tr1의 드레인에 접속되고, 또 한쪽은 트랜지스터 Tr2의 드레인에 접속된다.
트랜지스터 Tr6의 게이트는, 단자(6007)에 접속된다. 트랜지스터 Tr6의 소스와 드레인은, 한쪽은 트랜지스터 Tr2의 드레인에 접속되고, 또 한쪽은 발광소자(6008)의 화소전극에 접속된다.
트랜지스터 Tr1 및 Tr2의 게이트는 서로 접속되어 있다. 트랜지스터 Tr1 및 Tr2의 소스는, 모두 단자(6005)에 접속된다.
저장용량(6000)의 두 개의 전극은, 한쪽은 트랜지스터 Tr1 및 Tr2의 게이트에 접속되고, 또 한쪽은 트랜지스터 Tr1 및 Tr2의 소스에 접속된다.
발광소자(6008)의 대향전극은, 단자(6006)에 접속된다. 전원으로부터 각각 상기 단자(6005, 6006)에 전압이 공급되고, 그 단자간의 전압차는 일정하게 유지된다.
도 37a에서, Tr1 및 Tr2는 모두 p 채널형 TFT이다. 트랜지스터 Tr1 및 Tr2는, 같은 극성을 갖는다. 양극을 화소전극으로서 사용하고 음극을 대향전극으로서 사용하면, 트랜지스터 Tr1 및 Tr2는, p 채널형 트랜지스터인 것이 바람직하다. 한편, 양극을 대향전극으로서 사용하고 음극을 화소전극으로서 사용하면, 트랜지스터 Tr1 및 Tr2는 n 채널형 트랜지스터인 것이 바람직하다.
트랜지스터 Tr3는, n 채널형 트랜지스터 또는 p 채널형 트랜지스터이어도 되고, 트랜지스터 Tr4 내지 Tr6에 인가한다. 트랜지스터 Tr3 내지 Tr6의 극성은, 단자에 인가된 전압을 고려하여 결정되어도 된다.
다음에, 본 실시예의 발광장치의 동작에 관해 설명한다. 도 37a에 도시된 화소를 갖는 발광장치의 동작에 관한 동작은, 기록기간 Ta와 표시기간 Td로 나누어설명한다.
도 37b는, 기록기간 Ta의 시작에서 도 37a의 화소의 트랜지스터 Tr1 및 Tr2를 접속하는 것을 간단히 나타낸 것이다. 기록기간 Ta의 시작에서, Tr3 내지 Tr5가 온 되어 Tr6가 오프된다. 그래서, 상기 단자(6001)에 입력된 비디오 신호에 따른 크기로 각각 단자 6001과 6005 사이에 신호전류 Ic가 흐른다.
이 신호전류 Ic에 의해, Tr1의 소스와 드레인 사이에 드레인전류 I1가 흐르고, Tr2의 소스와 드레인 사이에 드레인전류 I2가 흐른다. 즉, 신호전류 Ic는, 드레인전류 I1와 I2의 합에 대응한다. 이때, 트랜지스터 Tr1의 게이트는, Tr1의 드레인에 접속되므로, Tr1은 포화영역에서 동작하여 식 1을 만족시킨다. 따라서, 트랜지스터 Tr1의 게이트전압 VGS는, 전류 I1에 의해 결정된다.
트랜지스터 Tr2의 게이트는, 트랜지스터 Tr1의 게이트에 접속된다. 트랜지스터 Tr2의 소스는 트랜지스터 Tr1의 소스에 접속된다. 따라서, 트랜지스터 Tr1의 게이트 전압은, 트랜지스터 Tr2의 게이트전압과 같다.
Tr1 및 Tr2가 동일한 게이트전압을 갖지만, μCoW/L 및 VTH가 Tr1과 Tr2가 서로 다르면, I1및 I2가 반드시 서로 같지는 않다.
기록기간 Ta가 종료되기 전에 Tr4가 오프되는 것이 바람직하다. 도 37c는, Tr4가 오프되면 트랜지스터 Tr1 및 Tr2가 접속되는 것을 간단히 나타낸 것이다. 왜냐하면, 이것은, 트랜지스터 Tr3가 먼저 오프되면 저장용량(6000)의 전하가 Tr4를통해 누설되기 때문이다.
기록기간 Ta이 종료한 후 표시기간 Td가 시작된다. 이 표시기간 Td가 시작되면, Tr3 내지 Tr5는 오프되고 Tr6은 온 된다.
도 37d는 표시기간 Td에서 화소의 개략도이다. 트랜지스터 Tr2에서, 기록기간 Ta에서 설정된 VGS는, 저장용량(6000)에서와 마찬가지로 유지되어 있다. Tr6가 온 되기 때문에, Tr2의 드레인전류 I2는 발광소자(6008)에 공급된다. 발광소자(6008)는, 발광소자에 공급되는 전류 I2의 크기에 따른 휘도로 발광한다. 즉, 발광소자(6008)는, 발광소자로 흐르는 전류의 크기에 따른 휘도로 발광하므로, 각 화소의 계조는, 표시기간 Td에서의 발광소자에 흐르는 전류의 크기에 의해 결정된다.
매 기록기간 Ta과 매 표시기간 Td가 종료되면, 1 프레임기간이 종료된다. 하나의 화상을 1프레임기간에 표시된다. 그래서, 다음 프레임기간이 시작되어, 기록기간 Ta가 시작되어, 상술한 동작이 반복된다.
본 발명의 제 2 구성의 화소에서, 구동부로부터 발광소자에 공급된 전류 I2의 크기는, 트랜지스터 Tr1 및 Tr2의 특성이 변동되면 원하는 값으로 유지되지 않아도 된다. 그러나, 2개의 트랜지스터, 즉 Tr1 및 Tr2를 함께 사용하여, 전류를 전압으로 변환하므로, 그 변환된 전압을 평균화할 수 있다. 구동부로부터 발광소자에 공급된 전류 I2가 상기 평균화된 전압에 따른 크기이므로, 특성 변화로 인한 발광소자에 공급된 전류의 크기의 변동이 도 27a에 도시된 화소의 변동의 약 반정도로 감소될 수 있다. 이 때문에, 화소간의 휘도 변동은, 본 발명에서 감소될 수 있다. 또한, 상기 화소에 공급된 전류는, 상기 전류 I2보다 크므로, 전류를 기록하는데 필요한 시간이 단축될 수 있다.
본 발명의 화소에서는, 기록기간 Ta에서 신호전류가 발광소자에 흐르지 않는다. 따라서, 발광소자의 용량은, 신호선 구동회로로부터 화소로의 전류 공급에 의해 시작되어 트랜지스터 Tr1의 드레인전류가 흐르고 게이트전압이 변화하고, 게이트전압 값이 안정화되어 종료하는 기간의 길이에 영향을 주지 않는다. 따라서, 종래의 화소와 비교하여, 본 발명의 화소는, 공급된 전류로부터 변환된 전압을 안정화시킬 때 빠르고, 전류 기록시간이 보다 단축되어, 동작 화상표시에 있어서 잔상이 시인되어 버리는 것을 막을 수 있다.
또한, 본 발명의 발광장치는, 종래와 같이, 전류입력형 발광장치의 이점도 갖는다. 즉, TFT의 특성이 화소마다 변동하더라도, 전압입력형 발광장치와 비교하여 화소간에 발광소자의 휘도에 격차가 생기는 것을 막을 수 있다. 또한, 도 25에 나타낸 전압입력형 화소의 TFT(51)를 선형영역에서 동작시켰을 때와 비교하여, 발광소자의 열화로 인한 휘도의 저하를 억제할 수 있다. 또한, 본 발명은, 유기 발광층의 온도가 외기온이나 발광패널자신이 발하는 열 등에 좌우되더라도 발광소자의 휘도가 변화되는 것을 억제할 수 있고, 또한 온도의 상승에 따라 소비전류가 커지는 것을 막을 수 있다.
이때, 트랜지스터 Tr3, Tr4 및 Tr5의 접속은 도 37a에 도시된 예로 한정되지 않는다. 각각의 기간에서 도 37b 내지 37d에 도시된 것처럼 Tr1 및 Tr2를 확실히접속하도록 Tr3, Tr4 및 Tr5를 접속하여도 된다.
구체적으로, 기록기간의 시작에서, Tr1 및 Tr2의 소스는, 단자 6005에 모두 접속되고, Tr1 및 Tr2의 게이트 및 드레인은 도 37b에 도시된 것처럼 단자 6001에 모두 접속된다. 저장용량의 2개의 전극은, 도 37c에 도시된 것처럼, 한쪽은 단자 6005에 접속되고, 또 한쪽은 Tr1 및 Tr2의 게이트에 접속된다. 기록기간이 종료되기 전에, Tr1 및 Tr2의 게이트는 서로 모두 접속되고, Tr1 및 Tr2의 소스는 모두 단자 6005에 접속되고, Tr1 및 Tr2의 드레인은 단자 6001에 접속된다. 저장용량의 2개의 전극은, 한쪽은 단자 6005에 접속되고, 또 한쪽은 Tr2의 게이트에 접속된다. 이로 인해, 상기 저장용량(6000)은 전하를 유지할 수 있다. 이때, Tr1 및 Tr2의 게이트는, 저장용량의 전하가 유지되는 한 서로 반드시 접속되지는 않는다. Tr1 및 Tr2의 게이트가 서로 접속되지 않으면, Tr1의 게이트는 Tr1의 드레인에 접속되어도 된다.
표시기간에서, Tr1 및 Tr2의 게이트는 서로 접속되고, Tr1 및 Tr2의 소스는 모두 단자 6005에 접속되고, Tr1의 드레인 또는 소스는 플로팅 상태로 설정되고, Tr2의 드레인은 도 37d에 도시된 것처럼 발광소자의 화소전극에 접속된다. 저장용량의 2개의 전극은, 한쪽은 단자 6005에 접속되고, 또 한쪽은 Tr2의 게이트에 접속된다. Tr1 및 Tr2의 게이트는, 서로 접속되지 않아도 되고, 이 경우에, Tr1의 게이트는 Tr1의 드레인에 접속되어도 된다.
예를 들면, Tr3의 소스와 드레인은, 한쪽은 단자 6001에 접속되지만, 또 한쪽은 Tr1의 드레인에 접속될 필요는 없고 Tr2의 드레인에 접속되어도 된다. Tr4의소스와 드레인은, 한쪽은 Tr1 및 Tr2의 게이트에 접속되지만, 또 한쪽은 Tr1의 드레인 또는 Tr2의 드레인에 접속되어도 된다. Tr5의 소스와 드레인은, 한쪽은 Tr2의 드레인에 접속되지만, 또 한쪽은 Tr1의 드레인에 접속될 필요는 없고 단자 6001에 접속되어도 된다.
(실시형태 5)
본 실시형태는, 본 발명의 제 2 구성을 갖는 발광장치의 화소의 구성을 설명한다.
도 38a는, 본 실시형태의 화소의 회로도이다. 도 38a 내지 도 38d에 도시된 화소는, 트랜지스터 Tr1, Tr2, Tr3, Tr4, Tr5 및 Tr6, 발광소자(6108) 및 저장용량(6100)을 갖는다. 저장용량(6100)이 설치되어, 트랜지스터 Tr1 및 Tr2의 게이트의 전압을 더 확실히 유지하지만, 반드시 설치할 필요는 없다.
트랜지스터 Tr3의 게이트는, 단자(6102)에 접속된다. 트랜지스터 Tr3의 소스와 드레인은, 한쪽은 단자(6101)에 접속되고, 또 한쪽은 트랜지스터 Tr1의 소스에 접속된다.
트랜지스터 Tr4의 게이트는, 단자(6103)에 접속된다. 트랜지스터 Tr4의 소스와 드레인은, 한쪽은 단자(6105)에 접속되고, 또 한쪽은 트랜지스터 Tr1 및 Tr2의 게이트에 접속된다.
트랜지스터 Tr5의 게이트는, 단자(6104)에 접속된다. 트랜지스터 Tr5의 소스와 드레인은, 한쪽은 트랜지스터 Tr1의 소스에 접속되고, 또 한쪽은 트랜지스터 Tr2의 소스에 접속된다.
트랜지스터 Tr6의 게이트는, 단자(6107)에 접속된다. 트랜지스터 Tr6의 소스와 드레인은, 한쪽은 트랜지스터 Tr2의 소스에 접속되고, 또 한쪽은 발광소자(6108)의 화소전극에 접속된다.
트랜지스터 Tr1 및 Tr2의 게이트는 서로 접속되어 있다. 트랜지스터 Tr1 및 Tr2의 드레인은, 모두 단자(6105)에 접속된다.
저장용량(6100)의 두 개의 전극은, 한쪽은 트랜지스터 Tr1 및 Tr2의 게이트에 접속되고, 또 한쪽은 트랜지스터 Tr1 및 Tr2의 소스에 접속된다.
발광소자(6108)의 대향전극은, 단자(6106)에 접속된다. 전원으로부터 각각 상기 단자(6105, 6106)에 전압이 공급되고, 그 단자간의 전압차는 일정하게 유지된다.
도 38a에서, Tr1 및 Tr2는 모두 n 채널형 TFT이다. 트랜지스터 Tr1 및 Tr2는, 같은 극성을 갖는다. 양극을 화소전극으로서 사용하고 음극을 대향전극으로서 사용하면, 트랜지스터 Tr1 및 Tr2는, p 채널형 트랜지스터인 것이 바람직하다. 한편, 양극을 대향전극으로서 사용하고 음극을 화소전극으로서 사용하면, 트랜지스터 Tr1 및 Tr2는 n 채널형 트랜지스터인 것이 바람직하다.
트랜지스터 Tr3는, n 채널형 트랜지스터 또는 p 채널형 트랜지스터이어도 되고, 트랜지스터 Tr4 내지 Tr6도 n 채널형 트랜지스터 또는 p 채널형 트랜지스터이어도 된다. 트랜지스터 Tr3 내지 Tr6의 극성은, 단자에 인가된 전압을 고려하여 결정되어도 된다.
다음에, 본 실시예의 발광장치의 동작에 관해 설명한다. 도 38a에 도시된 화소를 갖는 발광장치의 동작에 관한 동작은, 기록기간 Ta와 표시기간 Td로 나누어 설명한다.
도 38b는, 기록기간 Ta의 시작에서 도 38a의 화소의 트랜지스터 Tr1 및 Tr2를 접속하는 것을 간단히 나타낸 것이다. 기록기간 Ta의 시작에서, Tr3 내지 Tr5가 온 되어 Tr6가 오프된다. 그래서, 상기 단자(6101)에 입력된 비디오 신호에 따른 크기로 각각 단자 6101과 6105 사이에 신호전류 Ic가 흐른다.
이 신호전류 Ic에 의해, Tr1의 소스와 드레인 사이에 드레인전류 I1가 흐르고, Tr2의 소스와 드레인 사이에 드레인전류 I2가 흐른다. 즉, 신호전류 Ic는, 드레인전류 I1와 I2의 합에 대응한다. 이때, 트랜지스터 Tr1의 게이트는, Tr1의 드레인에 접속되므로, Tr1은 포화영역에서 동작하여 식 1을 만족시킨다. 따라서, 트랜지스터 Tr1의 게이트전압 VGS는, 전류 I1에 의해 결정된다.
트랜지스터 Tr2의 게이트는, 트랜지스터 Tr1의 게이트에 접속된다. 트랜지스터 Tr2의 소스는 트랜지스터 Tr1의 소스에 접속된다. 따라서, 트랜지스터 Tr1의 게이트 전압은, 트랜지스터 Tr2의 게이트전압과 같다.
Tr1 및 Tr2가 동일한 게이트전압을 갖지만, μCoW/L 및 VTH가 Tr1과 Tr2가 서로 다르면, I1및 I2가 반드시 서로 같지는 않다.
기록기간 Ta가 종료되기 전에 Tr4가 오프되는 것이 바람직하다. 도 38c는, Tr4가 오프되면 트랜지스터 Tr1 및 Tr2가 접속되는 것을 간단히 나타낸 것이다. 왜냐하면, 이것은, 트랜지스터 Tr3이 먼저 오프되면 저장용량(6100)의 전하가 Tr4를 통해 누설되기 때문이다.
기록기간 Ta이 종료한 후 표시기간 Td가 시작된다. 이 표시기간 Td가 시작되면, Tr3 내지 Tr5는 오프되고 Tr6는 온 된다.
도 38d는 표시기간 Td에서 화소의 개략도이다. 트랜지스터 Tr2에서, 기록기간 Ta에서 설정된 VGS는, 저장용량(6100)에서와 마찬가지로 유지되어 있다. Tr6이 온 되기 때문에, Tr2의 드레인전류 I2는 발광소자(6108)에 공급된다. 발광소자(6108)는, 발광소자에 공급되는 전류 I2의 크기에 따른 휘도로 발광한다. 즉, 발광소자(6108)는, 발광소자로 흐르는 전류의 크기에 따른 휘도로 발광하므로, 각 화소의 계조는, 표시기간 Td에서의 발광소자에 흐르는 전류의 크기에 의해 결정된다.
매 기록기간 Ta과 매 표시기간 Td가 종료되면, 1 프레임기간이 종료된다. 하나의 화상을 1프레임기간에 표시된다. 그래서, 다음 프레임기간이 시작되어, 기록기간 Ta가 시작되어, 상술한 동작이 반복된다.
본 발명의 제 2 구성의 화소에서, 구동부로부터 발광소자에 공급된 전류 I2의 크기는, 트랜지스터 Tr1 및 Tr2의 특성이 변동되면 원하는 값으로 유지되지 않아도 된다. 그러나, 2개의 트랜지스터, 즉 Tr1 및 Tr2를 함께 사용하여, 전류를 전압으로 변환하므로, 그 변환된 전압을 평균화할 수 있다. 구동부로부터 발광소자에 공급된 전류 I2가 상기 평균화된 전압에 따른 크기이므로, 특성 변화로 인한 발광소자에 공급된 전류의 크기의 변동이 도 27a에 도시된 화소의 변동의 약 반정도로 감소될 수 있다. 이 때문에, 화소간의 휘도 변동은, 본 발명에서 감소될 수 있다. 또한, 상기 화소에 공급된 전류는, 상기 전류 I2보다 크므로, 전류를 기록하는데 필요한 시간이 단축될 수 있다.
본 발명의 화소에서는, 기록기간 Ta에서 신호전류 Ic가 발광소자에 흐르지 않는다. 따라서, 발광소자의 용량은, 신호선 구동회로로부터 화소로의 전류 공급에 의해 시작되어 트랜지스터 Tr1의 드레인전류가 흐르고 게이트전압이 변화하고, 게이트전압 값이 안정화되어 종료하는 기간의 길이에 영향을 주지 않는다. 따라서, 종래의 화소와 비교하여, 본 발명의 화소는, 공급된 전류로부터 변환된 전압을 안정화시킬 때 빠르고, 전류 기록시간이 보다 단축되어, 동작 화상표시에 있어서 잔상이 시인되어 버리는 것을 막을 수 있다.
또한, 본 발명의 발광장치는, 종래와 같이, 전류입력형 발광장치의 이점도 갖는다. 즉, TFT의 특성이 화소마다 변동하더라도, 전압입력형 발광장치와 비교하여 화소간에 발광소자의 휘도에 격차가 생기는 것을 막을 수 있다. 또한, 도 25에 나타낸 전압입력형 화소의 TFT(51)를 선형영역에서 동작시켰을 때와 비교하여, 발광소자의 열화로 인한 휘도의 저하를 억제할 수 있다. 또한, 본 발명은, 유기 발광층의 온도가 외기온이나 발광패널자신이 발하는 열 등에 좌우되더라도 발광소자의 휘도가 변화되는 것을 억제할 수 있고, 또한 온도의 상승에 따라 소비전류가 커지는 것을 막을 수 있다.
이때, 트랜지스터 Tr3, Tr4 및 Tr5의 접속은 도 38a에 도시된 예로 한정되지않는다. 각각의 기간에서 도 38b 내지 38d에 도시된 것처럼 Tr1 및 Tr2를 확실히 접속하도록 Tr3, Tr4 및 Tr5를 접속하여도 된다.
구체적으로, 기록기간의 시작에서, Tr1 및 Tr2의 소스는, 단자 6101에 모두 접속되고, Tr1 및 Tr2의 게이트 및 드레인은 도 38b에 도시된 것처럼 단자 6105에 모두 접속된다. 저장용량의 2개의 전극은, 한쪽은 단자 6101에 접속되고, 또 한쪽은 Tr1 및 Tr2의 게이트에 접속된다. 기록기간이 종료되기 전에, Tr1 및 Tr2의 게이트는 서로 접속되고, Tr1 및 Tr2의 드레인은 도 38c에 도시된 것처럼 단자 6105에 접속된다. 저장용량의 2개의 전극은, 한쪽은 Tr2의 소스에 접속되고, 또 한쪽은 Tr2의 게이트에 접속된다. 이로 인해, 상기 저장용량(6100)은 전하를 유지할 수 있다. 이때, Tr1 및 Tr2의 게이트는, 저장용량의 전하가 유지되는 한 서로 반드시 접속되지는 않는다. Tr1 및 Tr2의 게이트가 서로 접속되지 않으면, Tr1의 게이트는 Tr1의 드레인에 접속되어도 된다.
표시기간에서, Tr1 및 Tr2의 게이트는 서로 접속되고, Tr1 및 Tr2의 드레인은 단자 6105에 접속되고, Tr1의 소스 또는 드레인은 플로팅 상태로 설정되고, Tr2의 소스는 도 38d에 도시된 것처럼 발광소자의 화소전극에 접속된다. 저장용량의 2개의 전극은, 한쪽은 Tr2의 소스에 접속되고, 또 한쪽은 Tr2의 게이트에 접속된다. Tr1 및 Tr2의 게이트는, 서로 접속되지 않아도 되고, 이 경우에, Tr1의 게이트는 Tr1의 드레인에 접속되어도 된다.
예를 들면, Tr3의 소스와 드레인은, 한쪽은 단자 6101에 접속되지만, 또 한쪽은 Tr1의 소스에 접속될 필요는 없고 Tr2의 소스에 접속되어도 된다. Tr5의 소스와 드레인은, 한쪽은 Tr2의 드레인에 접속되지만, 또 한쪽은 Tr1의 드레인에 접속될 필요는 없어, 단자(6101)에 접속되어도 된다.
(실시형태 6)
실시형태 1∼5에서는, 비디오신호가 아날로그인 경우에 관해서 설명하였다. 디지털 비디오신호를 사용하여 본 발명의 발광장치를 구동시키는 것도 가능하다.
디지털 비디오신호를 사용한 시간계조의 구동방법(디지털 구동법)의 경우, 1프레임기간 중에 기록기간 Ta와 표시기간 Td가 반복하여 출현함으로써, 하나의 화상을 표시하는 것이 가능하다.
예를 들면, n 비트 비디오신호에 의해서 화상을 표시하는 경우, 적어도 n 개의 기록기간과, n 개의 표시기간이 1프레임기간 내로 설정된다. n 개의 기록기간(Ta1∼Tan)과, n 개의 표시기간(Td1∼Tdn)은, 비디오신호의 각 비트에 대응하고 있다.
기록기간 Tam(m은 1∼n의 임의의 수)의 다음에는, 같은 비트수에 대응하는 표시기간, 이 경우 Tdm이 출현한다. 기록기간 Ta와 표시기간 Td를 합쳐서 서브프레임기간 SF라고 부른다. m 번째 비트에 대응하고 있는 기록기간 Tam과 표시기간 Tdm을 갖는 서브프레임기간은 SFm이 된다.
서브프레임기간 SF1∼SFn의 길이는, SF1:SF2:…:SFn=20:21:…:2n-1을 만족시키도록 설정된다.
각 서브프레임기간에 있어서, 발광소자를 발광시킬지 시키지 않을지를, 디지털 비디오신호의 각 비트에 의해서 선택한다. 그리고, 1프레임기간 동안에 발광하는 표시기간의 길이의 합을 제어함으로써, 화소의 계조를 제어할 수 있다.
이때, 표시 화상에서의 화질향상을 위해, 표시기간이 긴 서브프레임기간을, 일부 기간으로 나누어도 된다. 구체적인 분할 방식에 관해서는, 일본특허출원 2000-267164호에 개시되어 있다.
또한, 면적계조와 조합하여 시간계조를 표시하여도 된다.
이때, 본 발명의 발광장치에 있어서, 화소에 사용된 트랜지스터는, 단결정실리콘을 사용하여 형성된 트랜지스터이어도 되고, 폴리실리콘이나 비결정질 실리콘을 사용한 박막트랜지스터이어도 된다.
이하, 본 발명의 실시예에 관해서 설명한다.
(실시예 1)
본 실시예에서는, 도 2에 나타낸 발광장치가 갖는 화소(101)의, 도 3, 도 6, 도 8과는 다른 구성에 관해서 설명한다.
도 10에 도 2에서 나타낸 화소(101)의 상세한 구성을 나타낸다. 도 10에 나타낸 화소(101)는, 신호선 Si(S1∼Sx 중의 하나), 제 1 주사선 Gj(G1∼Gy 중의 하나), 제 2 주사선 Pj(P1∼Py 중의 하나), 제 3 주사선 Rj(R1∼Ry 중의 하나) 및 전원선 Vi(V1∼Vx 중의 하나)를 갖는다.
또한, 화소(101)는, 트랜지스터 Tr1, 트랜지스터 Tr2, 트랜지스터 Tr3, 트랜지스터 Tr4, 트랜지스터 Tr5, 발광소자(234) 및 저장용량(235)을 갖는다. 저장용량(235)은 트랜지스터 Tr1 및 Tr2의 게이트와 소스 사이의 전압(게이트전압)을 보다 확실히 유지하기 위해서 설치되지만, 반드시 설치할 필요는 없다.
트랜지스터 Tr3의 게이트는 제 1 주사선 Gj에 접속되어 있다. 그리고, 트랜지스터 Tr3의 소스와 드레인은, 한쪽은 신호선 Si에 접속되어 있고, 또 한쪽은 트랜지스터 Tr1의 드레인에 접속되어 있다.
트랜지스터 Tr4의 게이트는, 제 2 주사선 Pj에 접속되어 있다. 그리고, 트랜지스터 Tr4의 소스와 드레인은, 한쪽은 트랜지스터 Tr1의 드레인에, 또 한쪽은 트랜지스터 Tr1 및 Tr2의 게이트에 접속되어 있다.
트랜지스터 Tr5의 게이트는, 제 3 주사선 Rj에 접속되어 있다. 그리고, 트랜지스터 Tr5의 소스와 드레인은, 한쪽은 트랜지스터 Tr1의 드레인에, 또 한쪽은 트랜지스터 Tr2의 드레인에 접속되어 있다.
트랜지스터 Tr1과 트랜지스터 Tr2의 게이트는, 서로 접속되어 있다. 트랜지스터 Tr1과 트랜지스터 Tr2의 소스는, 함께 전원선 Vi에 접속되어 있다. 그리고, 트랜지스터 Tr2의 드레인은, 발광소자(234)의 화소전극에 접속되어 있다.
저장용량(235)이 갖는 2개의 전극은, 한쪽은 트랜지스터 Tr1과 트랜지스터 Tr2의 게이트에, 또 한쪽은 전원선 Vi에 접속되어 있다.
발광소자(234)는 양극과 음극을 가지고 있다. 본 명세서에서는, 양극을 화소전극으로서 사용하는 경우는 음극을 대향전극이라고 부르고, 음극을 화소전극으로서 사용하는 경우는 양극을 대향전극이라고 부른다.
전원선 Vi의 전압(전원전압)은 일정한 높이로 유지되어 있다. 또한, 대향전극의 전압도, 일정한 높이로 유지되어 있다.
이때, 트랜지스터 Tr1 및 Tr2 각각은, n 채널형 트랜지스터 또는 p 채널형 트랜지스터이어도 된다. 그러나, 트랜지스터 Tr1 및 Tr2의 극성은 동일하다. 그리고, 양극을 화소전극으로서 사용하고, 음극을 대향전극으로서 사용하는 경우, 트랜지스터 Tr1 및 Tr2는 p 채널형 트랜지스터인 것이 바람직하다. 반대로, 양극을 대향전극으로서 사용하고, 음극을 화소전극으로서 사용하는 경우, 트랜지스터 Tr1 및 Tr2는 n 채널형 트랜지스터인 것이 바람직하다.
트랜지스터 Tr3, Tr4 및 Tr5는, n 채널형 트랜지스터와 p 채널형 트랜지스터의 어느 쪽이어도 된다. 또한, Gj, Pj 및 Rj는 3선이 별도의 배선으로 되어 있지만, 1선이나 2선으로 집적하여도 된다.
도 10에 나타낸 화소를 갖는 발광장치의 동작은, 도 3에 나타낸 화소의 경우와 마찬가지로, 기록기간 Ta와 표시기간 Td로 나누어 설명한다. 그리고, 기록기간 Ta와 표시기간 Td에서의 화소의 동작은, 도 3에 나타낸 것과 동일하고, 실시형태 1의 도 4 및 도 5a 및 도 5b를 참조할 수 있다. 따라서, 여기서는 그 설명을 생략한다.
(실시예 2)
본 실시예에서는, 실시형태 1에 나타낸 발광장치에 있어서, 트랜지스터 Tr5의 게이트를 제 1 주사선에 접속한 경우의 화소의 구성에 관해서 설명한다.
도 11에, 도 2로 나타낸 화소(101)의 상세한 구성을 나타낸다. 도 11에 나타낸 화소(101)는, 신호선 Si(S1∼Sx 중의 하나), 제 1 주사선 Gj(G1∼Gy 중의 하나), 제 2 주사선 Pj(P1∼Py 중의 하나) 및 전원선 Vi(V1∼Vx 중의 하나)를 갖는다.
또한, 화소(101)는, 트랜지스터 Tr1, 트랜지스터 Tr2, 트랜지스터 Tr3, 트랜지스터 Tr4, 트랜지스터 Tr5, 발광소자(244) 및 저장용량(245)을 갖는다. 저장용량(245)은, 트랜지스터 Tr1 및 Tr2의 게이트와 소스 사이의 전압(게이트전압)을 보다 확실히 유지하기 위해서 설치되지만, 반드시 설치할 필요는 없다.
트랜지스터 Tr3의 게이트는, 제 1 주사선 Gj에 접속되어 있다. 그리고, 트랜지스터 Tr3의 소스와 드레인은, 한쪽은 신호선 Si에 접속되고, 또 한쪽은 트랜지스터 Tr1의 드레인에 접속되어 있다.
트랜지스터 Tr4의 게이트는, 제 2 주사선 Pj에 접속되어 있다. 그리고, 트랜지스터 Tr4의 소스와 드레인은, 한쪽은 트랜지스터 Tr1의 드레인에, 또 한쪽은 트랜지스터 Tr1의 게이트 및 트랜지스터 Tr2의 게이트에 접속되어 있다.
트랜지스터 Tr5의 게이트는, 제 1 주사선 Gj에 접속되어 있다. 그리고, 트랜지스터 Tr5의 소스와 드레인은, 한쪽은 트랜지스터 Tr1의 드레인에, 또 한쪽은 트랜지스터 Tr2의 드레인에 접속되어 있다.
트랜지스터 Tr1과 트랜지스터 Tr2의 게이트는, 서로 접속되어 있다. 트랜지스터 Tr1와 트랜지스터 Tr2의 소스는, 함께 전원선 Vi에 접속되어 있다. 그리고, 트랜지스터 Tr2의 드레인은, 발광소자(244)의 화소전극에 접속되어 있다.
저장용량(245)이 갖는 2개의 전극은, 한쪽은 트랜지스터 Tr1과 트랜지스터 Tr2의 게이트에, 또 한쪽은 전원선 Vi에 접속되어 있다.
전원선 Vi의 전압(전원전압)은 일정한 높이로 유지되어 있다. 또한, 대향전극의 전압도, 일정한 높이로 유지되어 있다.
이때, 본 실시예에서는, 트랜지스터 Tr1 및 Tr2는 p 채널형 트랜지스터를 사용하고 있다. 트랜지스터 Tr1 및 Tr2는, n 채널형 트랜지스터이어도 된다. 그러나, 트랜지스터 Tr1 및 Tr2의 극성은 동일하다.
그리고, 양극을 화소전극으로서 사용하고, 음극을 대향전극으로서 사용하는 경우, 트랜지스터 Tr1 및 Tr2는 p 채널형 트랜지스터인 것이 바람직하다. 반대로, 양극을 대향전극으로서 사용하고, 음극을 화소전극으로서 사용하는 경우, 트랜지스터 Tr1 및 Tr2는 n 채널형 트랜지스터인 것이 바람직하다.
또한, 본 실시예에서는, 트랜지스터 Tr3의 게이트와 트랜지스터 Tr5의 게이트가 접속되어 있다. 이 때문에, 트랜지스터 Tr3과 Tr5의 극성은 다르다.
또한, 본 실시예에서는, 트랜지스터 Tr3과 Tr4는, 함께 n 채널형 트랜지스터를 사용하고 있다. 트랜지스터 Tr3과 Tr4는 p 채널형 트랜지스터이어도 된다. 그러나, 트랜지스터 Tr3 및 Tr4의 극성은 동일하다. 본 실시예에서 트랜지스터 Tr3과 Tr4의 게이트를 다른 배선에 접속한 것은, 기록기간이 종료할 때에, 트랜지스터 Tr4를 Tr3보다도 먼저 오프로 할 수 있도록 하기 위해서 이다. 트랜지스터 Tr4를 Tr3보다도 먼저 오프로 함으로써, 저장용량(245)의 전하가 트랜지스터 Tr4를 통하여 누설되는 것을 방지할 수 있다.
도 11에 나타낸 화소를 갖는 발광장치의 동작은, 도 3에 나타낸 화소의 경우와 마찬가지로, 기록기간 Ta와 표시기간 Td로 나누어 설명하는 것이 가능하다. 그리고, 기록기간 Ta와 표시기간 Td에서의 화소의 동작은, 도 3에 나타낸 화소의 경우와 동일하여, 실시형태 1의 도 5a 및 5b를 참조할 수 있다. 이 때문에, 여기서는 설명을 생략한다.
본 실시예의 발광장치의 경우, 실시형태 1에 나타낸 발광장치와 비교하여, 각 화소가 갖는 배선을 하나 생략할 수 있다. 그 때문에, 제작공정에서의 수율을 높게 할 수 있다. 또한, 개구율을 높일 수 있기 때문에, 발광소자로부터의 빛이 배선 등이 형성되어 있는 기판측에 발생하는 경우, 같은 소비전류라도 화면을 밝게 할 수 있다.
(실시예 3)
본 실시예에서는, 실시형태 1에 나타낸 발광장치에 있어서, 트랜지스터 Tr3, Tr4 및 Tr5의 게이트를 같은 주사선에 접속한 경우의, 화소의 구성에 관해서 설명한다.
도 12에 도 2의 화소(101)의 상세한 구성을 나타낸다. 도 12에 나타낸 화소(101)는, 신호선 Si(S1∼Sx 중의 하나), 주사선 Gj(G1∼Gy 중의 하나) 및 전원선 Vi(V1∼Vx 중의 하나)를 갖는다.
또한, 화소(101)는, 트랜지스터 Tr1, 트랜지스터 TR2, 트랜지스터 Tr3, 트랜지스터 Tr4, 트랜지스터 Tr5, 발광소자(254) 및 저장용량(255)을 갖는다. 저장용량(255)은 트랜지스터 Tr1 및 Tr2의 게이트와 소스간의 전압(게이트전압)을 보다 확실히 유지하기 위해서 설치되지만, 반드시 설치할 필요는 없다.
트랜지스터 Tr3의 게이트는 주사선 Gj에 접속되어 있다. 그리고, 트랜지스터 Tr3의 소스와 드레인은, 한쪽은 신호선 Si에 접속되어 있고, 또 한쪽은 트랜지스터Tr1의 드레인에 접속되어 있다.
트랜지스터 Tr4의 게이트는, 주사선 Gj에 접속되어 있다. 그리고, 트랜지스터 Tr4의 소스와 드레인은, 한쪽은 트랜지스터 Tr1의 드레인에, 또 한쪽은 트랜지스터 Tr1 및 Tr2의 게이트에 접속되어 있다.
트랜지스터 Tr5의 게이트는, 주사선 Gj에 접속되어 있다. 그리고, 트랜지스터 Tr5의 소스와 드레인은, 한쪽은 트랜지스터 Tr1의 드레인에, 또 한쪽은 트랜지스터 Tr2의 드레인에 접속되어 있다.
트랜지스터 Tr1과 트랜지스터 Tr2의 게이트는, 서로 접속되어 있다. 트랜지스터 Tr1과 트랜지스터 Tr2의 소스는, 함께 전원선 Vi에 접속되어 있다. 그리고, 트랜지스터 Tr2의 드레인은, 발광소자(254)의 화소전극에 접속되어 있다.
저장용량(255)이 갖는 2개의 전극은, 한쪽은 트랜지스터 Tr1 및 Tr2의 게이트에, 또 한쪽은 전원선 Vi에 접속되어 있다.
전원선 Vi의 전압(전원전압)은 일정한 높이로 유지되어 있다. 또한, 대향전극의 전압도, 일정한 높이로 유지되어 있다.
이때, 본 실시예에서는, 트랜지스터 Tr1 및 Tr2는, p 채널형 트랜지스터를 사용하고 있다. 트랜지스터 Tr1 및 Tr2는, n 채널형 트랜지스터이어도 된다. 그러나, 트랜지스터 Tr1 및 Tr2의 극성은 동일하다.
그리고, 양극을 화소전극으로서 사용하고, 음극을 대향전극으로서 사용하는 경우, 트랜지스터 Tr1 및 Tr2는 p 채널형 트랜지스터인 것이 바람직하다. 반대로, 양극을 대향전극으로서 사용하고, 음극을 화소전극으로서 사용하는 경우, 트랜지스터 Tr1 및 Tr2는 n 채널형 트랜지스터인 것이 바람직하다.
또한, 본 실시예에서는, 트랜지스터 Tr3과 Tr4는, 함께 n 채널형 트랜지스터를 사용하고, 트랜지스터 Tr5는 p 채널형 트랜지스터를 사용하고 있다. 트랜지스터 Tr3 내지 Tr5는, n 채널형 트랜지스터 또는 p 채널형 트랜지스터이어도 된다. 그러나, 트랜지스터 Tr3 및 Tr4의 극성은 동일하고, 트랜지스터 Tr5의 극성은, 트랜지스터 Tr3 및 Tr4의 반대이다.
도 12에 나타낸 화소를 갖는 발광장치의 동작은, 도 3에 나타낸 화소의 경우와 마찬가지로, 기록기간 Ta와 표시기간 Td으로 나누어 설명하는 것이 가능하다. 그리고, 기록기간 Ta와 표시기간 Td에서의 화소의 동작은, 도 3에 나타낸 화소의 경우와 동일하여, 실시예 1의 도 5a 및 도 5b를 참조할 수 있기 때문에, 여기서는 설명을 생략한다.
이때, 본 실시예에 있어서, 트랜지스터 Tr4의 소스와 드레인은, 한쪽은 트랜지스터 Tr1의 드레인에, 또 한쪽은 트랜지스터 Tr1의 게이트 및 트랜지스터 Tr2의 게이트에 접속되어 있다. 그러나, 본 실시예는 이 구성에 한정되지 않는다. 본 발명의 화소는, 기록기간 Ta에서 트랜지스터 Tr1의 게이트와 드레인을 접속하고, 표시기간 Td에서 트랜지스터 Tr1의 게이트와 드레인을 분리할 수 있도록, 트랜지스터 Tr4가 다른 소자 또는 배선과 접속되어도 된다. 요컨대, Tr3, Tr4 및 Tr5는, Ta에서는 도 5a와 같이 접속되고, Td에서는 도 5b과 같이 접속되어도 된다.
본 실시예의 발광장치의 경우, 실시형태 1에 나타낸 발광장치와 비교하여, 각 화소가 갖는 배선을 2개 생략할 수 있다. 또한, 실시예 2에 나타낸 발광장치와비교하여, 각 화소가 갖는 배선을 1개 생략할 수 있다. 그 때문에, 제작공정에서의 수율을 높게 할 수 있다. 또한, 개구율을 높일 수 있기 때문에, 발광소자로부터의 빛이 배선 등이 형성되어 있는 기판측에서 발생하는 경우, 동일한 소비전류로도 화면을 밝게 할 수 있다.
(실시예 4)
본 발명의 발광장치의 제작방법의 일례에 관해, 도 13∼도 17을 사용하여 설명한다. 본 실시예에서는, 도 3에 나타낸 화소를 갖는 발광장치의 제작방법에 관해 나타낸다. 이때, 여기서는 대표적으로, 트랜지스터 Tr3, Tr5와, 화소부의 주변에 설치되는 구동부의 트랜지스터를 나타낸다. 또한, 트랜지스터 Tr1, Tr2 및 Tr4에 대해 특별히 도시하지 않지만, 본 실시예의 제작방법에 따라 제작하는 것이 가능하다. 또한, 도 3에 나타낸 발광장치 이외라도, 본 발명의 발광장치는, 본 실시예에서 나타낸 제작방법을 사용하여 제작하는 것이 가능하다. 또한, 구동회로에 관해서는 기본단위인 CMOS 회로의 TFT를 간략한 설명을 위해 도시하는 것으로 한다.
우선, 도 13a에 나타낸 바와 같이, 코닝사의 #7059 유리나 #1737 유리 등으로 대표되는 바륨 보로실리케이트산 유리, 또는 알루미늄 보로실리케이트산 유리 등의 유리로 이루어진 기판(5001) 상에 산화실리콘막, 질화실리콘막 또는 산화질화실리콘막 등의 절연막으로 이루어진 하지막(5002)을 형성한다. 예를 들면, 플라즈마 CVD법으로 SiH4, NH3, N2O로 제작되는 산화질화실리콘막(5002a)을 10∼200 nm(바람직하게는 50∼100nm) 형성한다. 마찬가지로 SiH4, N2O로 제작되는 산화질화수소화실리콘막(5002b)을 50∼200nm(바람직하게는 100∼150nm)의 두께로 적층 형성한다. 본 실시예에서는 하지막(5002)을 2층 구조로서 나타내었지만, 상기 절연막의 단층막 또는 2층 이상 적층시킨 적층막으로 형성하여도 된다.
섬 형상의 반도체층(5003∼5006)은, 비정질 구조를 갖는 반도체막을 레이저 결정화법이나 공지의 열결정화법을 사용하여 제작한 결정질 반도체막으로 형성한다. 이 섬 형상의 반도체층(5003∼5006)의 두께는 25∼80nm(바람직하게는 30∼60nm)의 두께로 형성한다. 결정질 반도체막의 재료에 한정은 없지만, 바람직하게는 실리콘 또는 실리콘게르마늄(SiGe) 합금 등으로 형성하여도 된다.
레이저결정화법으로 결정질 반도체막을 제작하는 경우는, 펄스 발진형 또는 연속발광형의 엑시머레이저나 YAG 레이저, YVO4레이저를 사용한다. 이들 레이저를 사용하는 경우에는, 레이저 발진기로부터 방사된 레이저광을 광학계로 선형으로 집광하여, 반도체막에 조사하는 방법을 사용하면 된다. 결정화의 조건은 실시자가 적절히 선택하는 것이지만, 엑시머레이저를 사용하는 경우는 펄스 발진주파수 300Hz로 하고, 레이저 에너지 밀도를 100∼400mJ/cm2(대표적으로는 200∼300mJ/cm2)로 한다. 또한, YAG 레이저를 사용하는 경우에는 그것의 제 2 고조파를 사용하여 펄스 발진주파수 30∼300kHz로 하고, 레이저 에너지 밀도를 300∼600mJ/cm2(대표적으로는 350∼500mJ/cm2)로 하면 된다. 그리고, 폭 100∼1000㎛, 예를 들면 400㎛으로 선형으로 집광한 레이저광을 기판 전체면에 걸쳐 조사한다. 이때의 선형 레이저광의 중첩율을 50∼90%로 하여 행한다.
이때, 레이저는, 연속발진 또는 펄스발진의 기체 레이저 또는 고체 레이저를 사용할 수 있다. 기체 레이저로서, 엑시머레이저, Ar 레이저, Kr 레이저 등이 있고, 고체 레이저로서, YAG 레이저, YVO4레이저, YLF 레이저, YAlO3 레이저, 유리 레이저, 루비 레이저, 알렉산드라이트 레이저, Ti:사파이어 레이저 등을 들 수 있다. 고체 레이저로서는, Cr, Nd, Er, Ho, Ce, Co, Ti 또는 Tm이 도핑된 YAG, YVO4, YLF, YAlO3등의 결정을 사용한 레이저 등도 사용 가능하다. 해당 레이저의 기본파는, 도핑할 재료에 따라 다르며, 1㎛ 전후의 기본파를 갖는 레이저광를 얻을 수 있다. 기본파에 대한 고조파는, 비선형 광학소자를 사용하여 얻을 수 있다.
비정질 반도체막의 결정화에 있어서, 대입경으로 결정을 얻기 위해서는, 연속발진이 가능한 고체레이저를 사용하여, 기본파의 제 2 고조파∼제 4 고조파를 적용하는 것이 바람직하다. 대표적으로는, Nd:YVO4 레이저(기본파 1064nm)의 제 2 고조파(532nm 두께)나 제 3 고조파(355nm 두께)를 적용하는 것이 바람직하다. 구체적으로는, 출력 10W의 연속발진의 YVO4 레이저로부터 사출된 레이저광을 비선형 광학소자에 의해 고조파로 변환한다. 또한, 공진기의 내부에 YVO4결정과 비선형 광학소자를 넣고, 고조파를 사출하는 방법도 있다. 그리고, 바람직하게는 광학계에 의해 사각형형 또는 타원형의 레이저광으로 형성하여, 피처리체에 조사한다. 이때의 에너지밀도는, 0.01∼100MW/cm2정도(바람직하게는 0.1∼10MW/cm2)가 필요하다. 그리고, 10∼2000cm/s 정도의 속도로 레이저광에 대해 상대적으로 반도체막을 이동시켜 조사한다.
이어서, 섬 형상의 반도체층(5003∼5006)을 덮는 게이트절연막(5007)을 형성한다. 게이트절연막(5007)은 플라즈마 CVD법 또는 스퍼터법을 사용하여, 두께를 40∼150nm로 하여 실리콘을 포함하는 절연막으로 형성한다. 본 실시예에서는, 120nm의 두께로 산화질화실리콘막으로 형성한다. 그러나, 게이트절연막은 이러한 산화질화실리콘막에 한정되는 것은 아니고, 다른 실리콘을 포함하는 절연막을 단층 또는 적층 구조이어도 된다. 예를 들면, 산화실리콘막을 사용하는 경우에는, 플라즈마 CVD법으로 TEOS(Tetraethyl Orthosilicate)와 O2를 혼합하고, 반응압력 40Pa, 기판온도 300∼400℃로 하고, 고주파(13.56MHz), 전력밀도 0.5∼0.8W/cm2에서 방전시켜 형성할 수 있다. 이와 같이 하여 제작되는 산화실리콘막은, 그후 400∼500℃의 열어닐링에 의해 게이트절연막으로서 양호한 특성을 얻는 것이 가능하다.
그리고, 게이트절연막(5007) 상에 게이트전극을 형성하기 위한 제 1 도전막(5008)과 제 2 도전막(5009)을 형성한다. 본 실시예에서는, 제 1 도전막(5008)을 Ta으로 50∼100nm의 두께로 형성하고, 제 2 도전막(5009)을 W로 100∼300nm의 두께로 형성한다.
Ta 막은 스퍼터링법으로, Ta의 타겟을 Ar으로 스퍼터링함으로써 형성한다. 이 경우, Ar에 적량의 Xe나 Kr를 가하면, Ta 막의 내부 응력을 완화하여 막의 박리를 방지할 수 있다. 또한, α상의 Ta 막의 저항율은 20μΩcm 정도로서, 이 Ta 막을 게이트전극으로 사용할 수 있다. 그렇지만, β상의 Ta 막의 저항율은 180μΩcm 정도로서, 게이트전극으로는 적합하지 않다. α상의 Ta 막을 형성하기 위해, Ta의 α상에 가까운 결정구조를 갖는 질화탄탈륨을 10∼50nm 정도의 두께로 Ta막의 하지에 형성해 두면 α상의 Ta 막을 용이하게 얻을 수 있다.
W 막을 형성하는 경우에는, W를 타겟으로 한 스퍼터링법으로 형성한다. W막은, 그 이외에 6불화텅스텐(WF6)을 사용하는 열 CVD 법으로 형성하는 것도 가능하다. 어쨌든, 이 막을 게이트전극으로서 사용하기 위해서는 저저항화를 꾀할 필요가 있다. W 막의 저항율은 20μΩcm 이하로 하는 것이 바람직하다. W 막은 결정립을 크게 할 때, W막의 저항율을 감소시킬 수 있다. 그러나, W막 내에 산소 등의 불순물원소가 많은 경우에는 결정화가 저해되어 고저항화된다. 따라서, 스퍼터링법에 의한 경우, 순도 99.9999 또는 9.99%의 W-타겟을 사용하고, 더구나 W 막 형성시에 기상 내부로부터의 불순물의 혼입이 없도록 충분히 배려하여 W 막을 형성한다. 그래서, 저항율 9∼20μΩcm를 실현할 수 있다.
이때, 본 실시예에서는, 제 1 도전막(5008)을 Ta, 제 2 도전막(5009)을 W로 하였다. 그러나, 본 발명은 이 경우로 특별히 한정되지 않는다. 이들 각 도전막은, Ta, W, Ti, Mo, Al, Cu 등으로부터 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금재료 또는 화합물 재료로 형성하여도 된다. 또한, 인 등의 불순물원소를 도핑한 폴리실리콘막으로 대표되는 반도체막을 사용하여도 된다. 본 실시예 이외의 다른 조합의 일례로 바람직한 것으로서는, 제 1 도전막(5008)을 질화탄탈륨(TaN)으로 형성하고, 제 2 도전막(5009)을 W로 하는 조합, 제 1 도전막(5008)을 질화탄탈륨(TaN)으로 형성하고, 제 2 도전막(5009)을 Al으로 하는 조합, 제 1 도전막(5008)을 질화탄탈륨(TaN)으로 형성하고, 제 2 도전막(5009)을 Cu로 하는 조합을 들 수 있다.
다음에, 레지스트에 의해 마스크(5010)를 형성하고, 전극 및 배선을 형성하기 위한 제 1 식각처리를 행한다. 본 실시예에서는 ICP(Inductively Coupled Plasma: 유도결합형 플라즈마) 식각법을 사용하고, 식각용 가스에 CF4와 Cl2를 혼합한다. 1Pa의 압력에서 코일형 전극에 500W의 RF(13.56MHz) 전력을 투입하여 플라즈마를 생성한다. 기판측(시료 스테이지)에도 100W의 RF(13.56MHz) 전력을 투입하고, 실질적으로 음의 자기 바이어스 전압을 인가한다. CF4와 Cl2를 혼합한 경우에는 W 막 및 Ta 막도 같은 정도로 식각된다.
상기 식각조건에서는, 레지스트에 의한 마스크의 형상을 알맞은 형상으로 함으로써, 기판측에 인가하는 바이어스 전압의 효과에 의해 제 1 도전층 및 제 2 도전층의 단부가 테이프 형상으로 된다. 테이퍼부의 각도는 15∼45°로 된다. 게이트절연막 상에 잔여물을 남기지 않고 식각하기 위해서는, 10∼20% 정도의 비율로 식각시간을 증가시키면 된다. W 막에 대한 산화질화실리콘막의 선택비는 2∼4(대표적으로는 3)이기 때문에, 과식각처리에 의해 산화질화실리콘막이 노출된 면은 20∼50nm 정도 식각되게 된다. 이렇게 해서, 제 1 식각처리에 의해 제 1 도전층과 제 2 도전층으로 이루어진 제 1 형상의 도전층(5011∼5016)(제 1도전층(5011a∼5016a)과 제 2 도전층(501lb∼5016b))을 형성한다. 이때, 게이트절연막(5007)에서는, 제 1 형상의 도전층(5011∼5016)으로 덮여 있지 않은 영역은 20∼50nm 정도로 식각되어 얇은 영역이 형성된다(도 13a).
그리고, 제 1 도핑처리를 행하여 n형을 부여하는 불순물원소를 첨가한다. 도핑 방법은 이온도핑법 또는 이온주입법으로 하여도 된다. 이온도핑법의 조건은, 도우즈량을 1×1013∼5×1014atoms/cm2로 하고, 가속전압을 60∼100 keV로 하여 행한다. n 형 도전성을 부여하는 불순물원소로서 15족에 속하는 원소, 전형적으로는 인(P) 또는 비소(As)를 사용한다. 그렇지만, 여기서 인(P)을 사용한다. 이 경우, 도전층(5011∼5014)이 n 형 도전성을 부여하는 불순물원소에 대한 마스크로 되어, 자기정합적으로 제 1 불순물영역(5017∼5024)이 형성된다. 제 1 불순물영역(5017∼5024)에는 1×1020∼1×1021atoms/cm3의 농도범위로 n 형 도전성을 부여하는 불순물원소를 첨가한다(도 13b).
다음에, 도 13c에 나타낸 바와 같이, 레지스트 마스크는 제거하지 않은 채, 제 2 식각처리를 행한다. 식각가스로 CF4와 Cl2와 O2를 사용하여, W 막을 선택적으로 식각한다. 이때, 제 2 식각처리에 의해 제 2 형상의 도전층(5026∼5031)(제 1 도전층(5026a∼5031a)과 제 2 도전층(5026b∼5031b))을 형성한다. 이때, 게이트절연막(5007)에서는, 제 2 형상의 도전층(5026∼5031)으로 덮여 있지 않은 영역은 다시 20∼50nm 정도로 식각되어 얇은 영역이 형성된다.
W 막이나 Ta 막의 CF4와 Cl2의 혼합가스에 의한 식각반응은, 생성되는 라디칼또는 이온종과 반응생성물의 증기압으로부터 추측할 수 있다. W과 Ta의 불화물과 염화물의 증기압을 비교하면, W의 불화물인 WF6가 극단적으로 높고, 그 이외의 WCl5, TaF5, TaCl5는 서로 같은 정도이다. 따라서, CF4와 Cl2의 혼합가스에서는 W 막 및 Ta 막 모두 식각된다. 그러나, 이 혼합가스에 적량의 O2를 첨가하면 CF4과 O2가 반응하여 CO과 F가 되어, F 라디칼 또는 F 이온이 다량으로 발생한다. 그 결과, 불화물의 증기압이 높은 W 막의 식각속도가 증가한다. 한편, Ta은 F가 증가하더라도 상대적으로 식각속도의 증가는 작다. 또한, Ta은 W와 비교하여 산화되기 쉽기 때문에, O2를 첨가함으로써 Ta의 표면이 산화된다. Ta의 산화물은 불소나 염소와 반응하지 않기 때문에 Ta 막의 식각속도는 더욱 저하한다. 따라서, W 막과 Ta 막과의 식각속도에 차이를 만드는 것이 가능해져 W 막의 식각속도를 Ta 막보다도 크게 하는 것이 가능해진다.
그리고, 도 14a에 나타낸 바와 같이 제 2 도핑처리를 행한다. 이 경우, 제 1 도핑처리보다도 도우즈량을 하강시켜 높은 가속전압의 조건으로서 n형 도전성을 부여하는 불순물원소를 도핑한다. 예를 들면, 가속전압을 70∼120keV로 하고, 1×1013atoms/cm2의 도우즈량으로 한다. 그래서, 도 13b에서 섬 형상의 반도체층으로 형성된 제 1 불순물영역의 내측에 새로운 불순물영역을 형성한다. 도핑은, 제 2 형상의 도전층(5026∼5029)을 불순물원소에 대한 마스크로서 사용하여, 제 1 도전층(5026a∼5029a)의 하측의 영역에도 불순물원소가 첨가되도록 도핑한다. 이렇게 해서, 제 3 불순물영역(5032∼5035)이 형성된다. 이 제 3 불순물영역(5032∼5035)에 첨가된 인(P)의 농도는, 제 1 도전층(5026a∼5029a)의 테이퍼부의 막두께를 따라 완만한 농도 경사를 갖는다. 이때, 제 1 도전층(5026a∼5029a)의 테이퍼부와 겹치는 반도체층에서, 제 1 도전층(5026a∼5029a)의 테이퍼부의 단부로부터 내측을 향해 약간, 불순물 농도가 낮게 되어 있다. 그러나, 그 차이는 매우 작고, 반도체층 전체에 걸쳐 거의 동일한 불순물농도를 유지한다.
도 14b에 나타낸 바와 같이 제 3 식각처리를 행한다. 식각가스로서 CHF6를 사용하고, 반응성 이온식각법(RIE법)을 사용한다. 제 3 식각처리에 의해, 제 1 도전층(5026a∼5031a)의 테이퍼부를 부분적으로 식각하여, 제 1 도전층이 반도체층과 겹치는 영역이 축소된다. 제 3 식각처리에 의해, 제 3 형상의 도전층(5037∼5042)(제 1 도전층(5037a∼5042a)과 제 2 도전층(5037b∼5042b))을 형성한다. 이때, 게이트절연막(5007)에서는, 제 3 형상의 도전층(5037∼5042)으로 덮여 있지 않은 영역은 다시 20∼50nm 정도로 식각되어 얇은 영역이 형성된다.
제 3 식각처리에 의해, 제 3 불순물영역(5032∼5035)에서는, 제 1 도전층(5037a∼5040a)과 겹치는 제 3 불순물영역(5032a∼5035a)과, 제 1 불순물영역과 제 3 불순물영역 사이의 제 2 불순물영역(5032b∼5035b)이 형성된다.
그리고, 도 14c에 나타낸 바와 같이, p 채널형 TFT을 형성하는 섬 형상의 반도체층(5004, 5006)에 제 1 도전형과는 반대의 도전형의 제 4 불순물영역(5043∼5054)을 형성한다. 제 3 형상의 도전층(5038b, 5040b)을 불순물원소에 대한 마스크로서 사용하여, 자기정합적으로 불순물영역을 형성한다. 이때, n 채널형 TFT을 형성하는 섬 형상의 반도체층(5003, 5005) 및 배선부(5041, 5042)는 레지스트 마스크(5200)로 전체면을 피복해 둔다. 불순물영역(5043∼5054)에는 각각 다른 농도로 인이 첨가되어 있지만, 디보란(B2H6)을 사용한 이온도핑법으로 형성하고, 그 어느쪽의 영역에서도 불순물 농도가 2×1020∼2×1021atoms/cm3가 되도록 한다.
이상까지의 공정에서 각각의 섬 형상의 반도체층에 불순물영역이 형성된다. 섬 형상의 반도체층과 겹치는 제 3 형상의 도전층(5037∼5040)이 게이트전극으로서 기능한다. 또한, 도면부호 5042는 섬 형상의 제 1 주사선으로서 기능한다. 도면부호 5041은 섬 형상의 제 3 주사선과 제 3 형상의 도전층(5040)을 접속하는 배선으로서 기능한다.
레지스트 마스크(5200)를 제거한 후, 도전형의 제어를 목적으로, 각각의 섬 형상의 반도체층에 첨가된 불순물원소를 활성화하는 공정을 행한다. 이 공정은 퍼니스 어닐로를 사용하는 열 어닐링법으로 행한다. 그 외에, 레이저어닐링법, 또는 급속 열적 어닐링법(RTA법)을 적용할 수 있다. 열적 어닐링법에서는 산소 농도가 1ppm 이하, 바람직하게는 0.1ppm 이하의 질소분위기 중에서 400∼700℃, 대표적으로는 500∼600℃에서 행한다. 본 실시예에서는 500℃에서 4시간의 열처리를 행한다. 단, 제 3 형상의 도전층(5037∼5042)에서 사용한 배선재료가 열에 약한 경우에는, 배선 등을 보호하기 위해 층간절연막(실리콘을 주성분으로 함)을 형성한 후에활성화를 행하는 것이 바람직하다. 레이저 어닐링법을 사용하는 경우, 결정화시에 사용한 레이저를 사용하는 것이 가능하다. 활성화의 경우는, 이동속도는 결정화와 동일하게 하고, 0.01∼100MW/cm2정도(바람직하게는 0.01∼10MW/cm2)의 에너지밀도가 필요하게 된다.
더구나, 3∼100%의 수소를 포함하는 분위기 중에서, 300∼450℃에서 1∼12시간의 열처리를 행하여, 섬 형상의 반도체층을 수소화하는 공정을 행한다. 이 공정은 열적으로 여기된 수소에 의해 반도체층의 댕글링 접합을 종단하는 공정이다. 수소화의 다른 수단으로서, 플라즈마 수소화(플라즈마에 의해 여기된 수소를 사용한다)를 행하여도 된다.
이어서, 도 15a에 나타낸 바와 같이, 제 1 층간절연막(5055)을 산화질화실리콘막으로부터 100∼200nm의 두께로 형성한다. 그 위에 유기절연물 재료로 이루어진 제 2 층간절연막(5056)을 형성한 후, 제 1 층간절연막(5055), 제 2 층간절연막(5056), 및 게이트절연막(5007)에 대하여 콘택홀을 형성한다. 각 배선(5057∼5062)을 패터닝하여 형성한다. 그 후, 접속배선(5062)에 접하는 화소전극(5064)을 패터닝 형성한다.
제 2 층간절연막(5056)으로서는, 유기수지를 재료로 하는 막을 사용한다. 그 유기수지로서는 폴리이미드, 폴리아미드, 아크릴, BCB(벤조시클로부텐;benzocyclobutene) 등을 사용할 수 있다. 특히, 제 2 층간절연막(5056)은 평탄화의 의미가 강하기 때문에, 평탄성이 우수한 아크릴이 바람직하다. 본 실시예에서는 TFT에 의해 형성되는 단차를 충분히 평탄화할 수 있는 막두께로 아크릴막을 형성한다. 바람직하게는 1∼5㎛(더욱 바람직하게는 2∼4㎛)로 하면 된다.
콘택홀의 형성은, 건식식각 또는 습식식각을 사용하여, n형 불순물영역(5017, 5018, 5021, 5022) 또는 p형 불순물영역(5043, 5048, 5049, 5054)에 이르는 콘택홀, 배선(5042)에 이르는 콘택홀, 전원공급선에 이르는 콘택홀(도시하지 않음), 및 게이트전극에 이르는 콘택홀(도시하지 않음)을 각각 형성한다.
또한, 배선(접속배선, 신호선을 포함함)(5057∼5062)으로서, Ti 막을 100nm, Ti를 포함하는 알루미늄막을 300nm, Ti 막 150nm를 스퍼터링법으로 연속 형성한 3층 구조의 적층막을 원하는 형상으로 패터닝한 것을 사용한다. 물론, 다른 도전막을 사용하여도 된다.
또한, 본 실시예에서는, 화소전극(5064)으로서 IT0 막을 110nm의 두께로 형성하고, 패터닝을 하였다. 화소전극(5064)을 접속배선(5062)과 접하여 겹치도록 배치함으로써 접촉한다. 또한, 산화인듐에 2∼20%의 산화아연(ZnO)을 혼합한 투명도전막을 사용하여도 된다. 이 화소전극(5064)이 발광소자의 양극이 된다(도 15a).
도 17에, 도 15a의 공정까지 종료한 시점에서의 화소의 평면도를 나타내었다. 이때, 배선의 위치나 반도체층의 위치를 명확히 하기 위해, 절연막이나 층간절연막은 생략하였다. 도 17의 A-A'에서의 단면도가, 도 15a의 A-A'로 나타낸 부분에 대응한다. 또한, 도 17의 B-B'에서의 단면도가, 도 15a의 B-B'로 나타낸 부분에 대응한다. 또한, 도 17의 C-C'에서의 단면도를 도 16에 나타낸다.
트랜지스터 Tr3은, 반도체층(5005)과, 제 1 주사선 Gj(5042)와 접속되어 있는 게이트전극(5039)을 갖고 있다. 반도체층(5005)이 갖는 불순물영역(5021)(도 17에서는 특별히 도시하지 않음)은 신호선 Si(5060)에 접속되어 있고, 불순물영역(50 22)(도 17에서는 특별히 도시하지 않음)은 배선(5061)에 접속되어 있다.
트랜지스터 Tr4는, 반도체층(5100)과, 게이트전극(5101)을 갖고 있다. 반도체층(5100)이 갖는 2개의 불순물영역(도 17에서는 특별히 도시하지 않음)은, 한쪽은 배선(5102)에 접속되어 있고, 또 한쪽은 신호선 Si(5060)에 접속되어 있다. 또한, 게이트전극(5101)은 배선(5107)에 접속되어 있고, 배선(5107)은 제 2 주사선 Pj에 접속되어 있다.
트랜지스터 Tr1은, 반도체층(5103)과, 게이트전극(5104)을 갖고 있다. 반도체층(5103)이 갖는 2개의 불순물영역(도 17에서는 특별히 도시하지 않음)은, 한쪽은 전원선 Vi(5110)에 접속되어 있고, 또 한쪽은 배선(5061)에 접속되어 있다. 또한, 게이트전극(5104)은 용량용 전극(5109)에 접속되어 있다.
트랜지스터 Tr2는, 반도체층(5105)과, 게이트전극(5106)을 갖고 있다. 반도체층(5105)이 갖는 2개의 불순물영역(도 17에서는 특별히 도시하지 않음)은, 한쪽은 전원선 Vi(5110)에 접속되어 있고, 또 한쪽은 배선(5062)에 접속되어 있다. 또한, 게이트전극(5106)은 용량용 전극(5109)에 접속되어 있다.
트랜지스터 Tr5는, 반도체층(5006)과, 게이트전극(5040)을 갖고 있다. 반도체층(5006)이 갖는 2개의 불순물영역(도 17에서는 특별히 도시하지 않음)은, 한쪽은 배선(5061)에 접속되어 있고, 또 한쪽은 배선(5062)에 접속되어 있다. 또한, 게이트전극(5040)은, 배선(5041)을 통해 제 3 주사선 Rj에 접속되어 있다.
배선(5062)은 화소전극(5064)에 접속되어 있다.
도면부호 5108은 반도체층에 불순물을 첨가함으로써 형성된 용량용 반도체층이다. 이 용량용 반도체층은, 게이트절연막(5007)(도 17에서는 특별히 도시하지 않음)을 통해 용량용 전극(5109)과 겹쳐 있다. 또한, 용량용 전극(5109)은, 제 1 층간절연막(5055) 및 제 2 층간절연막(5056)을 통해 전원선 Vi(5110)과 겹쳐 있다. 또한, 전원선 Vi(5110)은, 용량용 반도체층(5108)이 갖는 불순물영역(5111)과, 제 1 층간절연막(5055) 및 제 2 층간절연막(5056)에 형성된 콘택홀을 통해 접속되어 있다.
다음에, 도 15b에 나타낸 것처럼, 실리콘을 포함하는 절연막(본 실시예에서는 산화실리콘막)을 500nm의 두께로 형성한다. 화소전극(5064)에 대응하는 위치에 개구부를 형성하여, 뱅크로서 기능하는 제 3 층간절연막(5065)을 형성한다. 개구부를 형성할 때, 그 개구부의 측벽이 습식식각법을 사용함으로써 용이하게 테이퍼형상으로 되는 것이 가능하다. 개구부의 측벽이 충분히 완만한 모양이 아니면 단차에 기인하는 유기 발광층의 열화가 현저한 문제로 되어 버리기 때문에, 주의가 필요하다.
다음에, 유기 발광층(5066) 및 음극(MgAg 전극)(5067)을, 진공증착법을 사용하여 대기중에 노출하지 않고 연속적으로 형성한다. 이때, 유기 발광층(5066)의 막두께는 80∼200nm(전형적으로는 100∼120nm), 음극(5067)의 두께는 180∼300nm(전형적으로는 200∼250nm)로 하면 된다.
이 공정에서는, 적색에 대응하는 화소, 녹색에 대응하는 화소 및 청색에 대응하는 화소에 대하여 순차로 유기 발광층을 형성한다. 이 경우에, 유기 발광층은 용액에 대한 내성이 부족하기 때문에 포토리소그래피 기술을 사용하지 않고서 각 색상별로 형성하지 않으면 안 된다. 그래서, 금속 마스크를 사용하여 원하는 화소 이외를 덮고, 필요 부분만 선택적으로 유기 발광층을 형성하는 것이 바람직하다.
즉, 우선 적색에 대응하는 화소 이외를 모두 덮는 마스크를 세트하고, 그 마스크를 사용하여 적색 발광의 유기 발광층을 선택적으로 형성한다. 이어서, 녹색에 대응하는 화소 이외를 모두 덮는 마스크를 세트하고, 그 마스크를 사용하여 녹색 발광의 유기 발광층을 선택적으로 형성한다. 이어서, 마찬가지로 청색에 대응하는 화소 이외를 모두 덮는 마스크를 세트하고, 그 마스크를 사용하여 청색 발광의 유기 발광층을 선택적으로 형성한다. 이때, 여기서는 모두 서로 다른 마스크를 사용하지만, 동일한 단일 마스크를 반복적으로 사용하여도 된다.
여기서는 RGB에 대응한 3종류의 발광소자를 형성하는 방식을 사용하였지만, 백색 발광의 발광소자와 칼라필터를 조합한 방식, 청색 또는 청록 발광의 발광소자와 형광체(형광성 색변화층: CCM)를 조합한 방식, 음극(대향전극)에 투명전극을 이용하고 RGB에 대응한 발광소자를 중첩하는 방식 등을 사용하여도 된다.
이때, 유기 발광층(5066)으로서는 공지의 재료를 사용할 수 있다. 공지의 재료로서는, 구동전압을 고려하면 유기재료를 사용하는 것이 바람직하다. 예를 들면 정공주입층, 정공수송층, 발광층 및 전자주입층으로 이루어진 4층 구조를 유기 발광층으로 하여도 된다.
다음에, 금속 마스크를 사용하여 음극(5067)을 형성한다. 이때, 본 실시예에서는 음극(5067)으로서 MgAg를 사용하였지만, 본 발명은 이것으로 한정되지 않는다. 음극(5067)으로서 다른 공지의 재료를 사용하여도 된다.
마지막으로, 질화실리콘막인 패시베이션막(5068)을 300nm의 두께로 형성한다. 패시베이션막(5068)을 형성해 둠으로써, 유기 발광층(5066)을 수분 등으로부터 보호할 수 있다. 이에 따라서, 발광소자의 신뢰성을 더욱 높일 수 있다.
따라서, 도 15b에 나타낸 것과 같은 구조의 발광장치가 완성된다.
그런데, 본 실시예의 발광장치는, 화소부 뿐만 아니라 구동회로부에도 최적의 구조의 TFT를 배치함으로써, 대단히 높은 신뢰성을 나타내고, 동작특성도 향상시킬 수 있다. 또한, 결정화공정에 있어서 Ni 등의 금속촉매를 첨가하여, 결정성을 높이는 것도 가능하다. 그에 따라서, 신호선 구동회로의 구동주파수를 10MHz 이상으로 하는 것이 가능하다.
우선, 최대한으로 동작속도를 떨어뜨리지 않도록 핫 캐리어 주입을 저감시키는 구조를 갖는 TFT를, 구동회로부를 형성하는 CMOS 회로의 n 채널형 TFT로서 사용한다. 이때, 여기서 말하는 구동회로로서는, 시프트 레지스터, 버퍼, 레벨 시프터, 선순차 구동에서의 래치, 점순차 구동에서의 트랜스미션 게이트 등이 포함된다.
본 실시예의 경우, n 채널형 TFT의 활성층은, 소스영역(소스), 드레인영역(드레인), 게이트절연막을 사이에 끼워 게이트전극과 겹치는 오버랩 LDD 영역(Lov영역), 게이트절연막을 사이에 끼워 게이트전극과 겹치지 않은 오프셋 LDD 영역(LOFF영역) 및 채널형성영역을 포함한다.
또한, CMOS 회로의 p 채널형 TFT은, 핫 캐리어 주입에 의한 열화를 거의 무시할 수 있다. 이 때문에, 특히 LDD 영역을 설치하지 않아도 된다. 그러나, n 채널형 TFT와 마찬가지로, LDD 영역을 설치하고, 핫 캐리어 대책을 꾀하는 것도 가능하다.
또한, 구동회로에서, 채널형성영역을 양쪽 방향으로 전류가 흐르는 CMOS회로, 즉, 소스영역과 드레인영역의 역할이 바뀌는 CMOS 회로가 사용되는 경우, CMOS 회로를 형성하는 n 채널형 TFT은, 채널형성영역이 LDD 영역 사이에 삽입되는 LDD 영역을 형성하는 것이 바람직하다. 이러한 예로서는, 점순차 구동에 사용되는 트랜스미션 게이트 등을 들 수 있다. 또한, 구동회로에서, 오프전류를 가능한 한 낮게 억제할 필요가 있는 CMOS 회로가 사용되는 경우, CMOS 회로를 형성하는 n 채널형 TFT은, LOV영역을 갖고 있는 것이 바람직하다. 이러한 예로서는, 역시, 점순차 구동에 사용되는 트랜스미션 게이트 등을 들 수 있다.
이때, 실제로는 도 15b의 상태까지 완성하면, 다시 외기에 노출되지 않도록, 기밀성이 높고, 탈가스가 적은 보호 필름(라미네이트 필름, 자외선 경화수지 필름 등)이나 투광성의 밀봉재로 패키징(봉입)하는 것이 바람직하다. 그때, 밀봉재의 내부를 불활성 분위기로 하거나, 내부에 흡습성 재료(예를 들면 산화바륨)를 배치하거나 하면 발광소자의 신뢰성이 향상된다.
또한, 패키징 등의 처리에 의해 기밀성을 높이면, 기판 상에 형성된 소자 또는 회로로부터 인출된 단자와 외부신호단자를 접속하기 위한 커넥터(플렉시블 프린트회로: FPC)를 부착하여 제품으로서 완성한다. 이러한 출하 가능한 상태에까지 된 상태를 본 명세서에서는 발광장치라 한다.
또한, 본 실시예에서 나타낸 공정에 따르면, 발광장치의 제작에 필요한 포토마스크의 수를 억제할 있다. 그 결과, 공정을 단축하여, 제조비용의 저감 및 수율의 향상에 기여할 수 있다.
본 발명의 발광장치의 제작방법은, 본 실시예에서 설명한 제작방법으로 한정되지 않는다. 본 발명의 발광장치는 공지의 방법을 사용하여 제작하는 것이 가능하다.
본 실시예는, 실시예 1∼3과 자유롭게 조합하여 실시하는 것이 가능하다.
(실시예 5)
본 실시예에서는, 아날로그 구동법으로 구동하는 본 발명의 발광장치가 갖는 구동회로(신호선 구동회로 및 주사선 구동회로)의 구성에 관해 설명한다.
도 18a에 본 실시예의 신호선 구동회로(401)의 블록도를 나타낸다. 도면부호 402는 시프트 레지스터, 403은 버퍼, 404는 샘플링회로, 405는 전류변환회로를 나타내고 있다.
시프트 레지스터(402)에는, 클록신호(CLK) 및 스타트 펄스신호(SP)가 입력된다. 시프트 레지스터(402)에 클록신호(CLK)와 스타트 펄스신호(SP)가 입력되면, 타이밍신호가 생성된다.
이 생성된 타이밍신호는, 버퍼(403)에서 증폭 또는 완충 증폭되어, 샘플링회로(404)에 입력된다. 이때, 버퍼 대신에 레벨 시프터를 설치하여, 타이밍신호를 증폭하여도 된다. 또한, 버퍼와 레벨 시프터를 양쪽 모두 설치하여도 된다.
도 18b에 샘플링회로(404) 및 전류변환회로(405)의 구체적인 구성을 나타낸다. 이때, 샘플링회로(404)는, 단자(410)에서 버퍼(403)와 접속되어 있다.
샘플링회로(404)에는, 복수의 스위치(411)가 설치되어 있다. 그리고, 샘플링회로(404)에는, 비디오신호선(406)으로부터 아날로그 비디오신호가 입력된다. 스위치(411)는 타이밍신호에 동기하여, 이 아날로그 비디오신호를 샘플링하여, 후단의 전류변환회로(405)에 입력한다. 이때, 도 18b에서는, 전류변환회로(405)는 샘플링회로(404)가 갖는 스위치(411)의 1개에 접속되어 있는 전류변환회로만을 나타내고 있지만, 각 스위치(411)의 후단에, 도 18b에 나타낸 것과 같은 전류변환회로(405)가 접속되어 있는 것으로 한다.
이때, 본 실시예에서는, 스위치(411)에 트랜지스터를 1개만 사용하고 있지만, 스위치(411)는 타이밍신호에 동기하여 아날로그 비디오신호를 샘플링할 수 있는 스위치이면 되고, 본 실시예의 구성으로 한정되지 않는다.
그 샘플링된 아날로그 비디오신호는, 전류변환회로(405)가 갖는 전류출력회로(412)에 입력된다. 전류출력회로(412)는, 입력된 비디오신호의 전압에 적당한 값의 전류(신호전류)를 출력한다. 이때, 도 18에서는 앰프 및 트랜지스터를 사용하여 전류출력회로를 형성하고 있지만, 본 발명은 이 구성으로 한정되지 않고, 입력된 신호의 전압에 적당한 값의 전류를 출력할 수 있는 회로이어도 된다.
이 신호전류는, 마찬가지로 전류변환회로(405)가 갖는 리셋트회로(417)에 입력된다. 리셋트회로(417)는, 2개의 아날로그 스위치(413, 414)와, 인버터(416)와, 전원(415)을 갖고 있다.
아날로그 스위치(414)에는 리셋트신호(Res)가 입력되고 있고, 아날로그 스위치(413)에는, 인버터(416)에 의해 반전된 리셋트신호(Res)가 입력되고 있다. 그리고, 아날로그 스위치 413과 아날로그 스위치 414는, 반전된 리셋트신호와 리셋트신호에 각각 동기하여 동작하고 있어, 한쪽이 온일 때 한쪽이 오프로 된다.
그리고, 아날로그 스위치(413)가 온일 때에 신호전류는 대응하는 신호선에 입력된다. 반대로, 아날로그 스위치(414)가 온일 때에 전원(415)의 전압이, 신호선에 공급되어, 신호선이 리셋트된다. 이때, 전원(415)의 전압은, 화소에 설치된 전원선의 전압과 거의 같은 높이인 것이 바람직하다. 신호선이 리셋트되어 있을 때에 신호선에 흐르는 전류가 0에 가까우면 가까울수록 좋다.
이때, 신호선은, 귀선기간 동안에 리셋트하는 것이 바람직하다. 그러나, 화상을 표시하고 있는 기간 이외라면, 필요에 따라 귀선기간 이외의 기간에서 리셋트하는 것도 가능하다.
이때, 시프트 레지스터 대신에, 예를 들면 디코더회로와 같은 신호선의 선택이 가능한 별개의 회로를 사용하여도 된다.
다음에, 주사선 구동회로의 구성에 대해 설명한다.
도 19는 주사선 구동회로(641)의 구성을 나타낸 블록도이다. 주사선 구동회로(641)는, 각각 시프트 레지스터(642)와 버퍼(643)를 갖고 있다. 또한, 경우에 따라서는 레벨 시프터를 갖고 있어도 된다.
주사선 구동회로(641)에 있어서, 시프트 레지스터(642)에 클록신호(CLK) 및 스타트 펄스신호(SP)가 입력됨으로써, 타이밍신호가 생성된다. 이 생성된 타이밍신호는 버퍼(643)에서 완충 증폭되어, 대응하는 주사선에 공급된다.
주사선에는, 1라인분의 화소의 트랜지스터의 게이트가 접속되어 있다. 그리고, 1라인분의 화소의 트랜지스터를 동시에 ON으로 하지 않으면 안 된다. 이 때문에, 버퍼(643)에는 큰 전류를 흘리는 것이 가능한 회로가 사용된다.
이때, 시프트 레지스터 대신에, 예를 들면 디코더회로와 같은 주사선의 선택을 할 수 있는 별도의 회로를 사용하여도 된다.
이때, 제 1∼제 3 주사선의 각 전압을, 각 주사선에 각각 대응하는 복수의 주사선 구동회로로 제어하여도 된다. 또한, 몇개의 주사선 또는 모든 주사선의 전압을 1개의 주사선 구동회로로 제어하여도 된다.
본 발명의 발광장치를 구동하는 신호선 구동회로 및 주사선 구동회로는, 본 실시예에서 나타낸 구성으로 한정되지 않는다. 본 실시예의 구성은, 실시예 1∼실시예 4에 나타낸 구성과 자유롭게 조합하여 실시하는 것이 가능하다.
(실시예 6)
본 실시예에서는, 본 발명의 디지털 구동법으로 구동하는 발광장치가 갖는 신호선 구동회로의 구성에 관해 설명한다. 이때, 주사선 구동회로의 구성은, 실시예 5에서 나타낸 구성을 사용할 수 있기 때문에, 여기서는 특별한 설명을 생략한다.
도 20에 신호선 구동회로(601)의 구성을 블록도로 나타낸다. 도면부호 602는 시프트 레지스터, 603은 기억회로 A, 604는 기억회로 B, 605는 정전류회로이다.
시프트 레지스터(602)에는 클록신호 CLK와, 스타트 펄스신호 SP가 입력된다. 또한, 기억회로 A(602)에는 디지털 비디오신호(Digital Video Signals)가 입력되고, 기억회로 B(603)에는 래치신호(Latch Signals)가 입력된다. 정전류회로(604)로부터 출력되는 비디오신호에 따른 신호전류 Ic는 신호선에 입력된다.
도 21에 신호선 구동회로(601)의 보다 상세한 구성을 나타낸다.
시프트 레지스터(602)에 소정의 배선으로부터 클록신호 CLK와 스타트 펄스신호 SP가 입력됨으로써, 타이밍신호가 생성된다. 타이밍신호는 기억회로 A(603)가 갖는 복수의 래치 A(LATA_1∼LATA_x)에 각각 입력된다. 또, 이때 시프트 레지스터(602)에서 생성된 타이밍신호를, 버퍼 등으로 완충 증폭하고 나서, 기억회로 A(603)가 갖는 복수의 래치 A(LATA_1∼LATA_x)에 각각 입력하는 구성으로 하여도 된다.
기억회로 A(603)에 타이밍신호가 입력되면, 이 타이밍신호에 동기하여, 비디오신호선(610)에 입력되는 1 비트분의 디지털 비디오신호가, 순차적으로 복수의 래치 A(LATA_1∼LATA_x)의 각각에 기록되어 저장된다.
이때, 본 실시예에서는 기억회로 A(603)에 디지탈 비디오신호를 받아들일 때에, 기억회로 A(603)가 갖는 복수의 래치 A(LATA_1∼LATA_x)에, 순차적으로 디지탈 비디오신호를 입력하고 있지만, 본 발명은 이 구성으로 한정되지 않는다. 기억회로 A(603)가 갖는 복수의 스테이지의 래치를 몇 개의 그룹으로 나누고, 각 그룹마다동시에 디지털 비디오신호를 입력한다, 소위 분할구동을 행하여도 된다. 또, 이때의 그룹의 수를 분할수라고 부른다. 예를 들면, 4개의 스테이지마다 래치를 그룹으로 나눈 경우, 4분할로 분할 구동한다고 한다.
기억회로 A(603)의 모든 스테이지의 래치에의, 디지털 비디오신호의 기록이 1번 종료하기까지의 시간을, 라인기간이라고 부른다. 실제로는, 상기 라인기간에 수평 귀선기간이 더해진 기간을 라인기간에 포함하는 경우가 있다.
1 라인기간이 종료하면, 기억회로 B(604)가 갖는 복수의 래치 B(LATB_1∼LATB_x)에, 래치신호선(609)을 통해 래치 신호(Latch Signal)가 공급된다. 이 때에, 기억회로 A(603)가 갖는 복수의 래치 A(LATA_1∼LATA_x)에 저장되어 있는 디지털 비디오신호는, 기억회로 B(604)가 갖는 복수의 래치 B(LATB_1∼LATB_x)에 동시에 기록되어 저장된다.
디지털 비디오신호를 기억회로 B(604)에 송출을 한 기억회로 A(603)에는, 시프트 레지스터(602)로부터의 타이밍신호에 근거하여, 다음 1비트분의 디지털 비디오신호의 기록이 순차로 행해진다.
이 2번째의 1 라인기간 동안에는, 기억회로 B(604)에 기록되어, 저장되어 있는 디지털 비디오신호가 정전류회로(605)에 입력된다.
정전류회로(605)는 복수의 전류설정회로(C1∼Cx)를 갖는다. 전류설정회로(C1∼Cx)의 각각에 디지털 비디오신호가 입력되면, 이 디지털 비디오신호가 갖는 1 또는 0의 정보에 의해, 신호선에 신호전류 Ic가 흐르거나, 또는 신호선에 전원선 V1∼Vx의 전압이 공급되거나 어느 한쪽이 선택된다.
도 22에 전류설정회로 C1의 구체적인 구성의 일례를 나타낸다. 이때, 전류설정회로 C2∼Cx도 같은 구성을 갖는다.
전류설정회로 C1은, 정전류원(631)과, 4개의 트랜스미션 게이트 SW1∼SW4와, 2개의 인버터 Inb1, Inb2를 갖고 있다. 이때, 정전류원(631)이 갖는 트랜지스터(650)의 극성은, 화소가 갖는 트랜지스터 Tr1 및 Tr2의 극성과 동일하다.
기억회로 B(604)가 갖는 LATB_1으로부터 출력된 디지털 비디오신호에 의해, SW1∼SW4의 스위칭이 제어된다. 이때, SW1 및 SW3에 입력된 디지털 비디오신호와, SW2 및 SW4에 입력되는 디지털 비디오신호는, Inb1, Inb2에 의해 반전된다. 그 때문에 SW1 및 SW3이 온일 때는 SW2 및 SW4은 오프, SW1 및 SW3이 오프일 때는 SW2 및 SW4는 온으로 된다.
SW1 및 SW3이 온일 때, 정전류원(631)으로부터 0이 아닌 소정의 값의 전류 Ic가 SW1 및 SW3을 통해 신호선 S1에 입력된다.
반대로, SW2 및 SW4가 온일 때는, 정전류원(631)으로부터의 전류 Id는 SW2을 통해 접지로 떨어진다. 또한, SW4를 통해 전원선 V1∼Vx의 전원전압이 신호선 S1에 공급되어, Ic≒ 0이 된다.
다시 도 21를 참조하면, 상기한 동작이, 1 라인기간 내에, 정전류회로(605)가 갖는 모든 전류설정회로(C1∼Cx)에서 동시에 행해진다. 따라서, 디지털 비디오신호에 의해, 모든 신호선에 입력되는 신호전류 Ic의 값이 선택된다.
본 발명에서 사용되는 구동회로는, 본 실시예에서 나타낸 구성으로 한정되지않는다. 더구나, 본 실시예에서 나타낸 정전류회로는, 도 22에 나타낸 구성으로 한정되지 않는다. 본 발명에 사용되는 정전류회로는, 신호전류 Ic가 취할 수 있는 2값 중 어느 한쪽을 디지털 비디오신호에 의해 선택하고, 선택된 값을 갖는 신호전류를 신호선에 흘릴 수 있으면, 어떠한 구성을 가져도 된다.
이때, 시프트 레지스터 대신에, 예를 들면 디코더회로와 같은 신호선을 선택을 할 수 있는 별도의 회로를 사용하여도 된다.
본 실시예의 구성은, 실시예 1∼4와 자유롭게 조합하여 실시하는 것이 가능하다.
(실시예 7)
본 발명에서, 3중항 여기자로부터의 인광을 발광에 이용할 수 있는 유기발광재료를 사용함으로써, 외부 발광 양자효율을 비약적으로 향상시킬 수 있다. 이에 따라, 발광소자의 저소비전력화, 장기 수명화 및 경량화가 가능하게 된다.
여기서, 3중항 여기자를 이용하여, 외부발광 양자효율을 향상시킨 보고서를 표시한다.(T.Tsutsui, C.Adachi, S.Saito, Photochemical Processes in Organized Molecular Systems, ed. K.Honda, (Elsevier Sci. Pub., Tokyo, 1991) p. 437.)
상기한 논문에 의해 보고된 유기발광재료(쿠말린 색소)의 분자식을 이하에나타낸다.
(M.A.Baldo, D.F.O'Brien, Y.You, A.Shoustikov, S.Sibley, M.E.Thompson, S.R.Forrest, Nature 395(1998) p.151.)
상기한 논문에 의해 보고된 유기발광재료(Pt 착체)의 분자식을 이하에 나타낸다.
(M.A.Baldo, S.Lamansky, P.E.Burrrows, M.E.Thompson, S.R.Forrest, Appl. Phys. Lett., 75(1999) p.4.) (T.Tsutsui, M.J.Yang, M.Yahiro, K.Nakamura, T.Watanabe, T.Tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38(12B)(1999)L1502.)
상기한 논문에 의해 보고된 유기발광재료(Ir 착체)의 분자식을 이하에 나타낸다.
이상과 같이 3중항 여기자로부터의 인광발광을 이용할 수 있으면 원리적으로는 1중항 여기자로부터의 형광발광을 사용하는 경우보다 3∼4배가 높은 외부발광 양자효율의 실현이 가능해진다.
이때, 본 실시예의 구성은, 실시예 1∼실시예 6의 어느 구성과도 자유롭게 조합하여 실시하는 것이 가능하다.
(실시예 8)
본 실시예에서는, 본 발명을 이용하여 발광장치를 제작한 예에 관해서, 도 23a 내지 23c를 참조하여 설명한다.
도 23은, 트랜지스터가 형성된 소자 기판을 밀봉재에 의해 밀봉하여서 형성된 발광장치의 평면도이다. 도 23b는, 도 23a의 A-A'에 있어서의 단면도이다. 도 23c는 도 23a의 B-B'에 있어서의 단면도이다.
기판(4001) 상에 설치된 화소부(4002)와, 신호선 구동회로(4003)와, 제 1 및 제 2 주사선 구동회로(4004a, 4004b)를 둘러싸도록 하여, 밀봉재(4009)가 설치되어 있다. 또한, 화소부(4002)와, 신호선 구동회로(4003)와, 제 1 및 제 2 주사선 구동회로(4004a, 4004b) 위에 밀봉재(4008)가 설치되어 있다. 따라서, 화소부(4002)와, 신호선 구동회로(4003)와, 제 1 및 제 2 주사선 구동회로(4004a, 4004b)와는, 기판(4001)과 밀봉재 4009와 밀봉재 4008에 의해, 충전재(4210)로 밀봉되어 있다.
또한, 기판(4001) 상에 설치된 화소부(4002)와, 신호선 구동회로(4003)와, 제 1 및 제 2 주사선 구동회로(4004a, 4004b)와는, 복수의 TFT를 갖고 있다. 도 23b에서는 대표적으로, 하지막(4010) 상에 형성된, 신호선 구동회로(4003)에 포함되는 구동 TFT(단, 여기서는 n 채널형 TFT과 p 채널형 TFT을 도시한다)(4201) 및 화소부(4002)에 포함되는 트랜지스터 Tr5(4202)를 도시하였다.
본 실시예에서는, 구동 TFT(4201)에는 공지의 방법으로 제작된 p 채널형 TFT 또는 n 채널형 TFT이 사용되고, 트랜지스터 Tr5(4202)에는 공지의 방법으로 제작된 p 채널형 TFT가 사용된다.
구동 TFT(4201) 및 트랜지스터 Tr5(4202) 상에는 층간절연막(평탄화막)(4301)이 형성되고, 그 위에 트랜지스터 Tr5(4202)의 드레인과 전기적으로 접속하는 화소전극(양극)(4203)이 형성된다. 화소전극(4203)으로서는 일함수가 큰 투명도전막이 사용된다. 투명도전막으로서는, 산화인듐과 산화주석과의 화합물, 산화인듐과 산화아연과의 화합물, 산화아연, 산화주석 또는 산화인듐을 사용할 수 있다. 또한, 상기 투명도전막에 갈륨을 첨가한 것을 사용하여도 된다.
그리고, 화소전극(4203) 위에는 절연막(4302)이 형성된다. 절연막(4302)은 화소전극(4203) 위에 개구부가 형성되어 있다. 이 개구부에서, 화소전극(4203) 위에는 유기 발광층(4204)이 형성된다. 유기 발광층(4204)은 공지의 유기발광재료 또는 무기발광재료를 사용할 수 있다. 또한, 유기발광재료로는 저분자계(모노머계) 재료와 고분자계(폴리머계) 재료가 있지만 어느 쪽을 사용하여도 된다.
유기 발광층(4204)의 형성방법은 공지의 증착기술 또는 도포법기술을 사용하면 된다. 또한, 유기 발광층의 구조는 정공주입층, 정공수송층, 발광층, 전자수송층 또는 전자주입층을 자유롭게 조합하여 적층구조 또는 단층구조로 하면 된다.
유기 발광층(4204) 위에는 차광성을 갖는 도전막(대표적으로는 알루미늄, 구리 또는 은을 주성분으로 하는 도전막 또는 그들과 다른 도전막과의 적층막)으로 이루어진 음극(4205)이 형성된다. 또한, 음극(4205)과 유기 발광층(4204)의 계면에 존재하는 수분이나 산소는 가능한 한 배제해 두는 것이 바람직하다. 따라서, 유기 발광층(4204)을 질소 또는 희가스 분위기에서 형성하고, 산소나 수분에 접촉시키지 않은 채 음극(4205)을 형성하는 연구가 필요하다. 본 실시예에서는 멀티챔버방식(클러스터 툴 방식)의 막형성장치를 사용함으로써 상술한 바와 같은 막형성을 가능하게 한다. 그리고, 음극(4205)은 소정의 전압이 공급되고 있다.
이상과 같이 하여, 화소전극(양극)(4203), 발광층(4204) 및 음극(4205)으로 이루어진 발광소자(4303)가 형성된다. 그리고, 발광소자(4303)를 덮도록, 절연막(4302) 상에 보호막(4303)이 형성되어 있다. 보호막(4303)은,발광소자(4303)에 산소나 수분 등이 들어가는 것을 방지하는데 효과적이다.
도면부호 4005a는 전원선에 접속된 우회(detour) 배선으로, 트랜지스터 Tr5(4202)의 소스에 전기적으로 접속되어 있다. 우회 배선(4005a)은 밀봉재(4009)와 기판(4001) 사이를 통해, 이방성 도전막(4300)을 거쳐 FPC(4006)가 갖는 FPC용 배선(4301)에 전기적으로 접속된다.
밀봉재(4008)로서는, 유리재, 금속재(대표적으로는 스테인레스재), 세라믹재, 플라스틱재(플라스틱 필름도 포함한다)를 사용할 수 있다. 플라스틱재로서는, FRP(Fiberglass-Reinforced Plastics)판, PVF(폴리비닐플루오라이드;polyvinyl fluoride) 필름, 마일러 필름, 폴리에스테르 필름 또는 아크릴수지 필름을 사용할 수 있다. 또한, 알루미늄 호일을 PVF 필름이나 마일러 필름으로 사이에 끼운 구조의 시이트를 사용할 수도 있다.
그러나, 발광소자로부터의 빛의 방사방향이 커버부재측을 향하는 경우에는 커버부재는 투명이 아니면 안 된다. 그 경우에는, 유리판, 플라스틱판, 폴리에스테르 필름 또는 아크릴 필름과 같은 투명물질을 사용한다.
또한, 충전재(4210)로서는 질소나 아르곤 등의 불활성 기체 이외에, 자외선 경화수지 또는 열경화 수지를 사용하는 수 있다. 즉, PVC(폴리비닐클로라이드; polyvinyl chloride), 아크릴수지, 폴리이미드, 에폭시수지, 실리콘수지, PVB(폴리비닐부티랄; polyvinyl butyral) 또는 EVA(에틸렌 비닐 아세테이트; ethylenevinyl acetate)를 사용할 수 있다. 본 실시예에서는 충전재로서 질소를 사용하였다.
또한, 충전재(4210)를 흡습성물질(바람직하게는 산화바륨) 또는 산소를 흡착할 수 있는 물질에 노출해 두기 위해, 밀봉재(4008)의 기판(4001)측면에 오목부(4007)를 설치하고 흡습성물질 또는 산소를 흡착할 수 있는 물질(4207)을 배치한다. 그리고, 흡습성물질 또는 산소를 흡착할 수 있는 물질(4207)이 흩날리지 않도록, 오목부 커버부재(4208)에 의해 흡습성물질 또는 산소를 흡착할 수 있는 물질(4207)은 오목부(4007)에 보유되어 있다. 이때, 오목부 커버부재(4208)는 미세한 메쉬 형상으로 되어 있어, 공기나 수분은 통과시키고, 흡습성물질 또는 산소를 흡착할 수 있는 물질(4207)은 통과시키지 않은 구성으로 되어 있다. 흡습성물질 또는 산소를 흡착할 수 있는 물질(4207)을 설치함으로써, 발광소자(4303)의 열화를 억제할 수 있다.
도 23c에 나타낸 바와 같이, 화소전극(4203)이 형성되는 동시에, 우회 배선(4005a) 상에 접하도록 도전막(4203a)이 형성된다.
또한, 이방성 도전막(4300)은 도전성 충전재(4300a)를 갖는다. 기판(4001)과 FPC(4006)를 열압착함으로써, 기판(4001) 상의 도전막(4203a)과 FPC(4006) 상의 FPC용 배선(4301)이 도전성 충전재(4300a)에 의해 전기적으로 접속된다.
본 실시예의 구성은, 실시예 1∼실시예 7에 나타낸 구성과 자유롭게 조합하여 실시하는 것이 가능하다.
(실시예 9)
발광소자에 사용되는 유기발광재료는 저분자계와 고분자계로 대별된다. 본 발명의 발광장치는, 저분자계의 유기발광재료든 고분자계의 유기발광재료든, 어느 쪽이라도 사용할 수 있다.
저분자계의 유기발광재료는, 증착법에 의해 막형성된다. 따라서, 적층구조를 갖기 쉬워, 정공수송층, 전자수송층 등의 기능이 다른 막을 적층함으로써 고효율화 하기 쉽다.
저분자계의 유기발광재료로서는, 퀴놀리놀(quinolinol)을 배위자로 한 알루미늄 착체 Alq3, 트리페닐아민(triphenyl amine) 유도체(TPD) 등을 대표적으로 들 수 있다.
한편, 고분자계의 유기발광재료는 저분자계에 비해 물리적 강도가 높고, 소자의 내구성이 높다. 또한, 도포에 의해 막형성하는 것이 가능하기 때문에, 소자의 제작이 비교적 용이하다.
고분자계의 유기발광재료를 사용한 발광소자의 구조는, 저분자계의 유기발광재료를 사용하였을 때와 기본적으로는 동일하여, 음극, 유기 발광층 및 양극으로 형성된다. 그러나, 고분자계의 유기발광재료를 사용한 유기 발광층을 형성하는 때에는, 저분자계의 유기발광재료를 사용하였을 때와 같은 적층구조를 형성시키는 것이 어렵다. 고분자계의 유기발광재료로 형성된 유기 발광층의 가장 잘 알려진 적층 구조는, 2층의 적층구조가 유명하다. 구체적으로는, 그 2층의 구조는, 음극과 양극 사이에 삽입된 발광층과 정공수송층이다. 이때, 고분자계의 유기발광재료를 사용한 발광소자의 경우에는, 음극재료로서 Ca를 사용하는 것도 가능하다.
이때, 소자의 발광색은, 발광층을 형성하는 재료로 결정된다. 이 때문에, 이들을 선택함으로써 원하는 발광을 나타내는 발광소자를 형성할 수 있다. 발광층의 형성에 사용할 수 있는 고분자계의 유기발광재료는,폴리파라페닐렌비닐렌계(polyparaphenylene vinylene-based), 폴리파라페닐렌계, 폴리티오펜계(polythiophene-based), 폴리플루올렌계(polyfluorene-based)를 대표적으로 들 수 있다.
폴리파라페닐렌비닐렌계로는, 폴리(파라페닐렌비닐렌)[PPV]의 유도체, 폴리(2,5-디알콕시-1,4-페닐렌비닐렌)[RO-PPV], 폴리(2-(2'-에틸-헥시옥시)-5-메톡시-1,4-페닐렌비닐렌)[MEH-PPV], 폴리(2-(디알콕시페닐)-1,4-페닐렌비닐렌)[ROPh-PPV] 등을 들 수 있다.
폴리파라페닐렌계로는, 폴리파라페닐렌[PPP]의 유도체, 폴리(2,5-디알콕시-1,4-페닐렌)[RO-PPP], 폴리(2,5-디헥시옥시-1,4-페닐렌) 등을 들 수 있다.
폴리티오펜계로는, 폴리티오펜[PT]의 유도체, 폴리(3-알킬티오펜)[PAT], 폴리(3-헥실티오펜)[PHT], 폴리(3-시클로헥실티오펜)[PCHT], 폴리(3-시클로헥실-4-메틸티오펜)[PCHMT], 폴리(3,4-디시클로헥실티오펜)[PDCHT], 폴리[3-(4-옥틸페닐)-티오펜][POPT], 폴리[3-(4-옥틸페닐)-2,2비티오펜][PTOPT] 등을 들 수 있다.
폴리플루올렌계로는, 폴리프루올렌[PF]의 유도체, 폴리(9,9-디알키랄올렌)[PDAF], 폴리(9,9-디옥티랄올렌)[PDOF] 등을 들 수 있다.
이때, 정공수송성의 고분자계의 유기발광재료를, 양극과 발광성의 고분자계 유기발광재료의 사이에 끼워 형성하면, 양극에서의 정공주입성을 향상시킬 수 있다. 일반적으로 억셉터 재료과 함께 물에 용해시킨 것을 회전도포법 등으로 도포한다. 또한, 유기용매에는 불용이기 때문에, 전술한 발광성의 유기발광재료와의 적층이 가능하다.
정공수송성의 고분자계의 유기발광재료로서는, PEDOT과 억셉터재료인 쇼우노우술폰산(CSA; camphor sulfonic acid)의 혼합물, 폴리아닐린[PANI]과 억셉터 재료로서의 폴리스티렌술폰산[PSS]의 혼합물 등을 들 수 있다.
이때, 본 실시예의 구성은, 실시예 1∼실시예 8의 어느 구성과도 자유롭게 조합하여 실시하는 것이 가능하다.
(실시예 10)
발광소자를 사용한 발광장치는 자발광형이기 때문에, 액정디스플레이장치와 비교하여, 밝은 장소에서의 시감도가 우수하고, 시야각이 넓다. 따라서, 여러 가지 전자장치의 표시부에 사용할 수 있다.
본 발명의 발광장치를 사용한 전자장치로서, 비디오카메라, 디지털 카메라, 고글형 디스플레이(헤드 실장형 디스플레이), 네비게이션 시스템, 음향재생장치(카오디오, 오디오 콤포넌트 등), 노트형 퍼스널컴퓨터, 게임기기, 휴대정보단말(모바일 컴퓨터, 휴대전화, 휴대형 게임기 또는 전자서적 등), 기록매체를 구비한 화상재생장치(구체적으로는 Digital Versatile Disc(DVD) 등의 기록매체를 재생하여, 그 화상을 표시할 수 있는 디스플레이를 구비한 장치) 등을 들 수 있다. 특히, 경사 방향에서 화면을 볼 기회가 많은 휴대정보단말은, 시야각의 넓이가 중요시되기 때문에, 발광장치를 사용하는 것이 바람직하다. 그들 전자장치의 구체예를 도 24에 나타낸다.
도 24a는 발광소자 표시장치로서, 케이싱(2001), 지지대(2002), 표시부(2003), 스피커부(2004), 비디오 입력단자(2005) 등을 포함한다. 본 발명의발광장치는 표시부(2003)에 사용할 수 있다. 발광장치는 자발광형이기 때문에 백라이트가 필요하지 않아, 액정 디스플레이장치보다도 얇은 표시부로 할 수 있다. 이때, 발광소자표시장치는, 퍼스널컴퓨터용, TV 방송수신용, 광고표시용 등의 모든 정보표시용 표시장치가 포함된다.
도 24b는 디지털 스틸 카메라로서, 본체(2101), 표시부(2102), 화상 수신부(2103), 조작키(2104), 외부접속포트(2105), 셔터(2106) 등을 포함한다. 본 발명의 발광장치는 표시부(2102)에 사용할 수 있다.
도 24c는 노트형 퍼스널컴퓨터로서, 본체(2201), 케이싱(2202), 표시부(2203), 키보드(2204), 외부접속포트(2205), 포인팅 마우스(2206) 등을 포함한다. 본 발명의 발광장치는 표시부(2203)에 사용할 수 있다.
도 24d는 모바일 컴퓨터로서, 본체(2301), 표시부(2302), 스위치(2303), 조작키(2304), 적외선포트(2305) 등을 포함한다. 본 발명의 발광장치는 표시부(2302)에 사용할 수 있다.
도 24e는 기록매체를 구비한 휴대형의 화상재생장치(구체적으로는 DVD 재생장치)로서, 본체(2401), 케이싱(2402), 표시부 A(2403), 표시부 B(2404), 기록매체(DVD 등) 판독부(2405), 조작키(2406), 스피커부(2407) 등을 포함한다. 표시부 A(2403)는 주로 화상정보를 표시하며, 표시부 B(2404)는 주로 문자정보를 표시한다. 본 발명의 발광장치는 이들 표시부 A, B(2403, 2404)에 사용할 수 있다. 이때, 기록매체를 구비한 화상재생장치에는 가정용 게임기기 등도 포함된다.
도 24f는 고글형 디스플레이(헤드 실장형 디스플레이)로서, 본체(2501), 표시부(2502), 암(arm)부(2503)를 포함한다. 본 발명의 발광장치는 표시부(2502)에 사용할 수 있다.
도 24g는 비디오카메라로서, 본체(2601), 표시부(2602), 케이싱(2603), 외부접속포트(2604), 리모콘 수신부(2605), 화상 수신부(2606), 배터리(2607), 음성입력부(2608), 조작키(2609) 등을 포함한다. 본 발명의 발광장치는 표시부(2602)에 사용할 수 있다.
여기서 도 24h는 휴대전화로서, 본체(2701), 케이싱(2702), 표시부(2703), 음성입력부(2704), 음성출력부(2705), 조작키(2706), 외부접속포트(2707), 안테나(2708) 등을 포함한다. 본 발명의 발광장치는 표시부(2703)에 사용할 수 있다. 이때, 표시부(2703)는 흑색의 배경에 백색의 문자를 표시함으로써 휴대전화의 소비전류를 억제할 수 있다.
이때, 장래에 유기발광재료의 발광휘도가 높아지면, 출력된 화상정보를 포함하는 빛을 렌즈 등으로 확대투영하여 프론트형 또는 리어형의 프로젝터에 사용하는 것도 가능해진다.
또한 상기 전자장치는 인터넷이나 CATV(케이블 텔레비전) 등의 전자통신회선을 통해 분배된 정보를 표시하는 것이 많아져, 특히 동작 화상정보를 표시할 기회가 증가하고 있다. 유기발광재료의 응답속도는 대단히 높기 때문에, 발광장치는 동작 화상표시에 바람직하다.
또한, 발광장치는 발광하고 있는 부분이 전력을 소비하기 때문에, 발광부분이 가능한 한 작아지도록 정보를 표시하는 것이 바람직하다. 따라서, 휴대정보단말, 특히 휴대전화나 음향재생장치와 같은 문자정보를 주로 하는 표시부에 발광장치를 사용하는 경우에는, 비발광 부분을 배경으로 하여 문자정보를 발광 부분에서 형성하도록 구동하는 것이 바람직하다.
이상과 같이, 본 발명의 적용범위는 매우 넓어, 모든 분야의 전자장치에 사용하는 것이 가능하다. 또한, 본 실시예의 전자장치는 실시예 1∼9에 나타낸 모든 구성의 발광장치를 사용하여도 된다.
(실시예 11)
본 실시예에서는, 도 2에 나타낸 발광장치가 갖는 화소(101)의 구성에 관해 설명한다.
도 28에, 도 2에서 나타낸 화소(101)의 상세한 구성을 나타낸다. 도 28에 나타낸 화소(101)는, 신호선 Si(S1∼Sx 중의 하나), 제 1 주사선 Gj(G1∼Gy 중의 하나), 제 2 주사선 Pj(P1∼Py 중의 하나), 제 3 주사선 Rj(R1∼Ry 중의 하나) 및 전원선 Vi(V1∼Vx 중의 하나)를 갖는다.
또한, 화소(101)는, 트랜지스터 Tr1, 트랜지스터 Tr2, 트랜지스터 Tr3, 트랜지스터 Tr4, 트랜지스터 Tr5, 트랜지스터 Tr6, 발광소자(701) 및 저장용량(702)을 갖는다. 저장용량(702)은 트랜지스터 Tr1 및 Tr2의 게이트와 소스 사이의 전압(게이트전압)을 보다 확실히 유지하기 위해 설치되지만, 반드시 설치할 필요는 없다.
트랜지스터 Tr3의 게이트는 제 1 주사선 Gj에 접속되어 있다. 그리고, 트랜지스터 Tr3의 소스와 드레인은, 한쪽은 신호선 Si에 접속되어 있고, 또 한쪽은 트랜지스터 Tr1의 드레인에 접속되어 있다.
트랜지스터 Tr4의 게이트는, 제 2 주사선 Pj에 접속되어 있다. 그리고, 트랜지스터 Tr4의 소스와 드레인은, 한쪽은 트랜지스터 Tr1의 드레인에, 또 한쪽은 트랜지스터 Tr1 및 Tr2의 게이트에 접속되어 있다.
트랜지스터 Tr6의 게이트는, 트랜지스터 Tr1 및 Tr2의 게이트에 접속되어 있다. 그리고, 트랜지스터 Tr6의 소스와 드레인은, 한쪽은 트랜지스터 Tr1의 드레인에, 또 한쪽은 트랜지스터 Tr5의 소스 또는 드레인에 접속되어 있다.
트랜지스터 Tr5의 게이트는, 제 3 주사선 Rj에 접속되어 있다. 그리고, 트랜지스터 Tr5의 소스와 드레인은, 한쪽은 트랜지스터 Tr2의 드레인에, 또 한쪽은 트랜지스터 Tr6의 소스 또는 드레인에 접속되어 있다.
트랜지스터 Tr1, Tr2 및 Tr6의 게이트는, 서로 접속되어 있다. 트랜지스터 Tr1과 트랜지스터 Tr2의 소스는, 모두 전원선 Vi에 접속되어 있다. 그리고, 트랜지스터 Tr2의 드레인은, 발광소자(701)의 화소전극에 접속되어 있다.
저장용량(702)이 갖는 2개의 전극은, 한쪽은 트랜지스터 Tr1과 트랜지스터 Tr2의 게이트에, 또 한쪽은 전원선 Vi에 접속되어 있다.
전원선 Vi의 전압(전원전압)은 일정한 높이로 유지되어 있다. 또한, 대향전극의 전압도, 일정한 높이로 유지되어 있다.
이때, 트랜지스터 Tr1, Tr2 및 Tr6은 n 채널형 트랜지스터 또는 p 채널형 트랜지스터이어도 된다. 그러나, 트랜지스터 Tr1, Tr2 및 Tr6의 극성은 동일하다. 그리고, 양극을 화소전극으로서 사용하고, 음극을 대향전극으로서 사용하는 경우, 트랜지스터 Tr1 및 Tr2는 p 채널형 트랜지스터인 것이 바람직하다. 반대로, 양극을대향전극으로서 사용하고, 음극을 화소전극으로서 사용하는 경우, 트랜지스터 Tr1 및 Tr2는 n 채널형 트랜지스터인 것이 바람직하다.
트랜지스터 Tr3, Tr4 및 Tr5는, n 채널형 트랜지스터 또는 p 채널형 트랜지스터이어도 된다.
다음에, 본 실시예의 발광장치의 동작에 관해 설명한다. 도 28에 나타낸 화소를 갖는 발광장치의 동작은, 도 3에 나타낸 화소의 경우와 마찬가지로, 기록기간 Ta와 표시기간 Td로 나누어 설명하는 것이 가능하다.
또한, 제 1∼3 주사선에 인가되는 전압에 관해서는, 도 4에 나타낸 타이밍도를 참조할 수 있다. 또한, 도 29a 및 도 29b는, 도 28에 나타낸 화소의, 기록기간 Ta와 표시기간 Td에서의 트랜지스터 Tr1과 트랜지스터 Tr2의 접속을, 간단히 나타낸 도면이다.
기록기간 Ta가 시작되면, 제 1 주사선 G 및 제 2 주사선 P가 선택된다. 따라서, 트랜지스터 Tr3과 트랜지스터 Tr4가 온이 된다. 이때, 제 3 주사선 R은 선택되어 있지 않기 때문에, 트랜지스터 Tr5는 오프로 되어 있다.
그리고, 신호선 구동회로(102)에 입력되는 비디오신호에 근거하여, 신호선 S1∼Sx와 전원선 V1∼Vx 사이에, 각각 비디오신호에 따른 신호전류 Ic가 흐른다.
도 29a에, 기록기간 Ta에서, 신호선 Si에 비디오신호에 따른 신호전류 Ic가 흐른 경우의 화소(101)의 개략도를 나타낸다. 도면부호 706은 대향전극에 전압을 공급하는 전원과의 접속용 단자를 의미하고 있다. 또한, 도면부호 707은 신호선 구동회로(102)가 갖는 정전류원을 의미한다.
트랜지스터 Tr3은 온의 상태에 있기 때문에, 신호선 Si에 비디오신호에 따른 신호전류 Ic가 흐르면, 신호전류 Ic는 트랜지스터 Tr1의 드레인과 소스 사이에 흐른다. 이때, 트랜지스터 Tr1는, 게이트와 드레인이 접속되어 있기 때문에 포화영역에서 동작하고 있어, 식 1이 성립한다. 따라서, 트랜지스터 Tr1의 게이트전압 VGS이 전류값 Ic에 의해 정해진다.
그리고, 트랜지스터 Tr2의 게이트는, 트랜지스터 Tr1의 게이트에 접속되어 있다. 또한, 트랜지스터 Tr2의 소스는, 트랜지스터 Tr1의 소스에 접속되어 있다. 따라서, 트랜지스터 Tr1의 게이트전압은, 그대로 트랜지스터 Tr2의 게이트전압이 된다. 따라서, 트랜지스터 Tr2의 드레인전류는, 트랜지스터 Tr1의 드레인전류에 비례한다. 특히, μC0W/L 및 VTH가 서로 같을 때, 트랜지스터 Tr1과 트랜지스터 Tr2의 드레인전류는 서로 같아져, I2=Ic가 된다.
그리고, 트랜지스터 Tr2의 드레인전류 I2는 발광소자(704)로 흐른다. 발광장치에 흐르는 전류는, 정전류원(707)에서 정해진 신호전류 Ic에 따른 크기이다. 그 흐르는 전류의 크기에 적당한 휘도로 발광소자(704)는 발광한다. 발광소자에 흐르는 전류가 0으로 한정되지 않고 0에 가깝거나, 발광소자에 흐르는 전류가 역바이어스의 방향으로 흐르거나 하는 경우에는, 발광소자(704)는 발광하지 않는다.
기록기간 Ta가 종료하면, 제 1 주사선 G 및 제 2 주사선 P의 선택이 종료한다. 이때, 제 2 주사선 P의 선택이, 제 1 주사선 G보다도 먼저 종료하는 것이 바람직하다. 왜냐하면, 트랜지스터 Tr3이 먼저 오프로 되어 버리면, 저장용량(705의)전하가 Tr4를 통해 누설되어 버리기 때문이다.
기록기간 Ta가 종료하면, 다음에 표시기간 Td가 시작된다. 표시기간 Td가 시작되면, 제 3 주사선 R이 선택되어 트랜지스터 Tr5가 온이 된다. 이때, 제 1 주사선 G 및 제 2 주사선 P는 선택되어 있지 않기 때문에, 트랜지스터 Tr3 및 Tr4는 오프로 되어 있다.
도 29b에, 표시기간 Td에서의 화소의 개략도를 나타낸다. 트랜지스터 Tr3 및 트랜지스터 Tr4는 오프의 상태에 있다. 또한, 트랜지스터 Tr1 및 트랜지스터 Tr2의 소스는 전원선 Vi에 접속되어 있어, 일정한 전압(전원전압)이 공급된다.
한편, 트랜지스터 Tr1, Tr2에서는, 기록기간 Ta에서 정해진 VGS가 그대로 유지되고 있다. 더구나, 트랜지스터 Tr6의 게이트는 트랜지스터 Tr1 및 Tr2의 게이트와 접속되어 있다. 그 때문에, 트랜지스터 Tr1의 드레인전류와 트랜지스터 Tr6의 드레인전류는 동일한 크기로 유지된다. 그리고, 식 1로부터, 트랜지스터 Tr1의 드레인전류는, 트랜지스터 Tr6의 채널길이 및 채널폭에 좌우된다.
트랜지스터 Tr1과 Tr6의 게이트 전압, 이동도, 단위면적당의 게이트 용량, 임계값, 채널폭이 같다고 가정하면, 식 1에서 이하의 식 2가 유도된다. 이때, 식 2에 있어서 트랜지스터 Tr1의 채널길이를 L1, Tr6의 채널길이를 L6, Tr1 및 Tr6의 드레인전류를 I3로 한다.
[식 2]
I3= I1×L1/(L1+L6)
한편, 트랜지스터 Tr2의 드레인전류 I2의 값은, 신호전류 Ic에 따른 크기로 유지된 상태이다.
그리고, 트랜지스터 Tr5가 온이기 때문에, 트랜지스터 Tr1 및 Tr6의 드레인전류 I3와, 트랜지스터 Tr2의 드레인전류 I2는, 모두 발광소자(704)에 흐른다. 따라서, 드레인전류 I3와, 드레인전류 I2를 합한 전류의 크기에 적합한 휘도로, 발광소자(704)는 발광한다.
이때, 발광소자에 흐르는 전류의 크기에 적당한 휘도로 발광소자(704)가 발광한다. 이 때문에, 각 화소의 계조는, 표시기간 Td에서의 발광소자에 흐르는 전류의 크기로 결정된다. 이때, 기록기간 Ta에서도, 드레인전류 I1의 크기에 적당한 휘도로 발광하고 있지만, 그것의 계조에 미치는 영향은, 실제의 표시패널에서는 무시할 수 있을 정도로 작다고 생각할 수 있다. 왜냐하면, 예를 들면 VGA급 표시패널이면 480라인의 화소가 화소부에 설정되고 있고, 1라인의 화소의 기록기간 Ta는 1 프레임기간의 1/480 정도로 대단히 작기 때문이다. 물론, 기록기간 Ta에서의 발광소자에 흐르는 전류의 계조에의 영향을 고려하여, 신호전류 Ic의 크기를 보정하도록 하여도 된다.
본 발명의 화소에서는, 표시기간에서 발광소자에 흐르는 전류는, 발광소자에 흐르는 전류가 드레인전류 I2에만 의존하지 않는 것을 의미하는 드레인전류 I2와 드레인전류 I3의 합이다. 따라서, 트랜지스터 Tr1과 트랜지스터 Tr2의 특성이 차이가나서, 트랜지스터 Tr2의 드레인전류 I2와 신호전류 Ic의 비가 화소간에 다르더라도, 발광소자에 흐르는 전류의 값이 화소간에 차이나는 것을 억제하여, 휘도의 격차가 시인되는 것을 방지할 수 있다.
또한, 본 발명의 화소에서는, 기록기간 Ta에서 트랜지스터 Tr1의 드레인전류는 발광소자에 흐르고 있지 않다. 따라서, 신호선 구동회로에 의해 화소에 전류가 공급되어, 트랜지스터 Tr1의 드레인전류가 흐름으로써 게이트전압이 변화를 시작하고 나서, 그 값이 안정될 때까지의 시간은, 발광소자의 용량에 좌우되지 않는다. 따라서, 본 발명의 화소는, 종래의 화소와 비교하여, 공급된 전류로부터 변환되는 전압이 빨리 안정되기 때문에, 전류를 기록하는 시간을 짧게 할 수 있어, 동작 화상표시에 있어서 잔상이 시인되어 버리는 것을 방지할 수 있다.
또한, 본 발명의 발광장치는, 종래와 마찬가지로, 전류입력형 발광장치의 이점도 겸비하고 있다. 즉, TFT의 특성이 화소마다 변동하더라도, 전압입력형 발광장치와 비교하여 화소 사이에서 발광소자의 휘도에 격차가 생기는 것을 방지할 수 있다. 또한, 도 25에 나타낸 전압입력형의 화소의 TFT(51)를 선형영역에서 동작시켰을 때와 비교하여, 발광소자의 열화로 인한 휘도의 저하를 억제할 수 있다. 또한, 유기 발광층의 온도가 외부의 기온이나 발광 패널 자신이 발생하는 열 등에 좌우되더라도, 발광소자의 휘도가 변화되는 것을 억제할 수 있고, 또한 온도의 상승에 따라 소비전류가 커지는 것을 방지할 수 있다.
더구나, 본 실시예의 화소에서는, 도 3, 도 5a, 5b, 도 7a, 7b, 도 9a, 9b, 도 10 및 도 11에 나타낸 화소와 비교하여, 기록기간에서의 트랜지스터 Tr1의 드레인전류보다도, 표시기간에서의 Tr1의 드레인전류가 작기 때문에, 신호전류 Ic에 대한 발광소자에 흐르는 전류의 비가 작아진다. 따라서, 신호전류 Ic를 보다 크게 할 수 있기 때문에, 잡음의 영향을 받기 어렵다.
이때, 본 실시예에 있어서, 트랜지스터 Tr4의 소스와 드레인은, 한쪽은 트랜지스터 Tr1의 드레인에, 또 한쪽은 트랜지스터 Tr1의 게이트 및 트랜지스터 Tr2의 게이트에 접속되어 있다. 그러나, 본 실시예는 이 구성으로 한정되지 않는다. 본 발명의 화소는, 기록기간 Ta에서 트랜지스터 Tr1의 게이트와 드레인을 접속하고, 표시기간 Td에서 트랜지스터 Tr1의 게이트와 드레인을 분리할 수 있도록, 트랜지스터 Tr4가 다른 소자 또는 배선과 접속되어 있어도 된다.
또한, 본 실시예에 있어서, 트랜지스터 Tr5의 소스와 드레인은, 한쪽은 Tr2의 드레인에, 또 한쪽은 Tr6의 소스 또는 드레인에 접속되어 있다. 그러나, 본 실시예는 이 구성으로 한정되지 않는다. 본 발명의 화소는, 기록기간 Ta에서 트랜지스터 Tr1의 드레인과 화소 전극을 분리하고, 표시기간 Td에서 트랜지스터 Tr1의 드레인과 화소전극을 접속할 수 있도록, 트랜지스터 Tr5가 다른 소자 또는 배선과 접속되어 있어도 된다.
요컨대, Tr3, Tr4 및 Tr5는, Ta에서는 도 29a와 같이 접속되고, Td에서는 도 29b와 같이 접속되어도 된다. 또한, Gj, Pj 및 Rj는 3개가 별도의 배선으로 되어 있지만, 한데 모아 1개의 배선이나 2개의 배선으로 하여도 된다.
요컨대, Ta에서 Tr1을 흐르는 모든 전류는 전류원에 의해 제어되고, Td에서 Tr1과 Tr2를 흐르는 전류는 발광소자로 흐르면 된다.
이때, 본 실시예의 구성은, 실시예 4∼실시예 10의 어느 구성과도 자유롭게 조합하여 실시하는 것이 가능하다.
(실시예 12)
본 실시예에서는, 도 2에 나타낸 발광장치가 갖는 화소(101)의 구성에 관해 설명한다.
도 30에, 도 2에서 나타낸 화소(101)의 상세한 구성을 나타낸다. 도 30에 나타낸 화소(101)는, 신호선 Si(S1∼Sx 중의 하나), 제 1 주사선 Gj(G1∼Gy 중의 하나), 제 2 주사선 Pj(P1∼Py 중의 하나), 제 3 주사선 Rj(R1∼Ry 중의 하나) 및 전원선 Vi(V1∼Vx 중의 하나)를 갖는다.
또한, 화소(101)는, 트랜지스터 Tr1, 트랜지스터 Tr2, 트랜지스터 Tr3, 트랜지스터 Tr4, 트랜지스터 Tr5, 발광소자(730) 및 저장용량(731)을 갖고 있다. 저장용량(731)은 트랜지스터 Tr1 및 Tr2의 게이트와 소스간의 전압(게이트전압)을 보다 확실히 유지하기 위해 설치되지만, 반드시 설치할 필요는 없다.
트랜지스터 Tr3의 게이트는 제 1 주사선 Gj에 접속되어 있다. 그리고, 트랜지스터 Tr3의 소스와 드레인은, 한쪽은 신호선 Si에 접속되어 있고, 또 한쪽은 트랜지스터 Tr1의 드레인에 접속되어 있다.
트랜지스터 Tr4의 게이트는, 제 2 주사선 Pj에 접속되어 있다. 그리고, 트랜지스터 Tr4의 소스와 드레인은, 한쪽은 트랜지스터 Tr1의 드레인에, 또 한쪽은 트랜지스터 Tr1 및 Tr2의 게이트에 접속되어 있다.
트랜지스터 Tr5의 게이트는, 제 3 주사선 Rj에 접속되어 있다. 그리고, 트랜지스터 Tr5의 소스와 드레인은, 한쪽은 트랜지스터 Tr2의 드레인 및 전원선 Vi에, 또 한쪽은 트랜지스터 Tr1의 드레인에 접속되어 있다.
트랜지스터 Tr1과 트랜지스터 Tr2의 게이트는, 서로 접속되어 있다. 트랜지스터 Tr1과 트랜지스터 Tr2의 소스는, 모두 발광소자(730)의 화소전극에 접속되어 있다.
저장용량(731)이 갖는 2개의 전극은, 한쪽은 트랜지스터 Tr1과 트랜지스터 Tr2의 게이트에, 또 한쪽은 발광소자(730)의 화소전극에 접속되어 있다.
전원선 Vi의 전압(전원전압)은 일정한 높이로 유지되어 있다. 또한, 대향전극의 전압도, 일정한 높이로 유지되어 있다.
이때, 트랜지스터 Tr1 및 Tr2는, n 채널형 트랜지스터 또는 p 채널형 트랜지스터이어도 된다. 그러나, 트랜지스터 Tr1 및 Tr2의 극성은 동일하다. 그리고, 양극을 화소전극으로서 사용하고, 음극을 대향전극으로서 사용하는 경우, 트랜지스터 Tr1 및 Tr2는 n 채널형 트랜지스터인 것이 바람직하다. 반대로, 양극을 대향전극으로서 사용하고, 음극을 화소전극으로서 사용하는 경우, 트랜지스터 Tr1 및 Tr2는 p 채널형 트랜지스터인 것이 바람직하다.
트랜지스터 Tr3, Tr4 및 Tr5는, n 채널형 트랜지스터 또는 p 채널형 트랜지스터이어도 된다.
도 30에 나타낸 화소를 갖는 발광장치의 동작은, 도 3에 나타낸 화소의 경우와 마찬가지로, 기록기간 Ta와 표시기간 Td로 나누어 설명하는 것이 가능하다. 또한, 제 1∼제 3 주사선에 인가되는 전압에 관해서는, 도 4에 나타낸 타이밍도를 참조할 수 있다. 또한, 도 31a 및 도 31b는, 도 30에 나타낸 화소의 기록기간 Ta와 표시기간 Td에서의 트랜지스터 Tr1과 트랜지스터 Tr2의 접속을, 간단히 나타낸 도면이다.
기록기간 Ta가 시작되면, 제 1 주사선 G 및 제 2 주사선 P가 선택된다. 따라서, 트랜지스터 Tr3과 트랜지스터 Tr4가 온이 된다. 이때, 제 3 주사선 R은 선택되어 있지 않기 때문에, 트랜지스터 Tr5는 오프로 되어 있다.
그리고, 신호선 구동회로(102)에 입력되는 비디오신호에 근거하여, 신호선 S1∼Sx와 전원선 V1∼Vx의 사이에, 각각 비디오신호에 따른 신호전류 Ic가 흐른다.
도 31a에, 기록기간 Ta에서, 신호선 Si에 비디오신호에 따른 신호전류 Ic가 흐른 경우의 화소(101)의 개략도를 나타낸다. 도면부호 736은 대향전극에 전압을 제공하는 전원과의 접속용 단자를 의미한다. 또한, 도면부호 737은 신호선 구동회로(102)가 갖는 정전류원을 의미한다.
트랜지스터 Tr3은 온의 상태에 있기 때문에, 신호선 Si에 비디오신호에 따른 신호전류 Ic가 흐르면, 신호전류 Ic는 트랜지스터 Tr1의 드레인과 소스간에 흐른다. 이때, 트랜지스터 Tr1은, 게이트와 드레인이 접속되어 있기 때문에, 포화영역에서 동작하여, 식 1이 성립한다. 따라서, 트랜지스터 Tr1의 게이트전압 VGS는 전류값 Ic에 의해 정해진다.
그리고, 트랜지스터 Tr2의 게이트는, 트랜지스터 Tr1의 게이트에 접속되어 있다. 또한, 트랜지스터 Tr2의 소스는, 트랜지스터 Tr1의 소스에 접속되어 있다. 따라서, 트랜지스터 Tr1의 게이트전압은, 그대로 트랜지스터 Tr2의 게이트전압이된다. 이것은, 트랜지스터 Tr2의 드레인전류가, 트랜지스터 Tr1의 드레인전류에 비례한다는 것을 의미한다. 특히, μC0W/L 및 VTH가 서로 같을 때, 트랜지스터 Tr1과 트랜지스터 Tr2의 드레인전류는 서로 같아져, I2= Ic가 된다.
그리고, 트랜지스터 Tr2의 드레인전류 I2는 발광소자(730)에 흐른다. 발광소자에 흐르는 전류는, 정전류원(737)에서 정해진 신호전류 Ic에 따른 크기이다. 그 흐르는 전류의 크기에 적합한 휘도로 발광소자(730)는 발광한다. 발광소자에 흐르는 전류가 0에 한정되지 않고 0에 가깝거나, 발광소자에 흐르는 전류가 역바이어스 방향으로 흐르거나 하는 경우에는, 발광소자(730)는 발광하지 않는다.
기록기간 Ta가 종료하면, 제 1 주사선 G 및 제 2 주사선 P의 선택이 종료한다. 이때, 제 2 주사선 P의 선택기간이, 제 1 주사선 G의 선택기간보다도 먼저 종료하는 것이 바람직하다. 왜냐하면, 트랜지스터 Tr3이 먼저 오프로 되어 버리면, 저장용량(731)의 전하가 Tr4를 통해 누설되어 버리기 때문이다.
기록기간 Ta가 종료하면, 다음에 표시기간 Td가 시작된다. 표시기간 Td가 시작되면, 제 3 주사선 R이 선택되어 트랜지스터 Tr5가 온이 된다. 이때, 제 1 주사선 G 및 제 2 주사선 P는 선택되어 있지 않기 때문에, 트랜지스터 Tr3 및 Tr4는 오프로 되어 있다.
도 31b에, 표시기간 Td에서의 화소의 개략도를 나타낸다. 트랜지스터 Tr3 및 트랜지스터 Tr4는 오프의 상태에 있다. 또한, 트랜지스터 Tr1 및 트랜지스터 Tr2의 소스는 발광소자(730)의 화소전극에 접속되어 있다.
한편, 트랜지스터 Tr1 및 Tr2에서는, 기록기간 Ta에서 정해진 VGS가 그대로 유지되어 있다. 그리고, 트랜지스터 Tr2의 게이트는, 트랜지스터 Tr1의 게이트에 접속되어 있다. 또한, 트랜지스터 Tr2의 소스는, 트랜지스터 Tr1의 소스에 접속되어 있다. 따라서, 트랜지스터 Tr1의 게이트전압은, 그대로 트랜지스터 Tr2의 게이트전압이 된다. 더구나, 트랜지스터 Tr1의 드레인 및 트랜지스터 Tr2의 드레인은 전원선에 접속되어 있기 때문에, 트랜지스터 Tr2의 드레인전류 I2는, 트랜지스터 Tr1의 드레인전류 I1에 비례하는 크기가 된다. 특히, μC0W/L 및 VTH가 서로 같을 때, 트랜지스터 Tr1과 트랜지스터 Tr2의 드레인전류는 서로 같아져, I2=I1=Ic가 된다.
또한, 트랜지스터 Tr5가 온이기 때문에, 트랜지스터 Tr1의 드레인전류 I1과, 트랜지스터 Tr2의 드레인전류 I2는, 모두 발광소자에 흐르는 전류로서 발광소자(730)에 흐른다. 따라서, 표시기간 Td에서는, 드레인전류 I1과 드레인전류 I2를 합한 크기의 전류가 발광소자(730)에 흘러, 이 발광소자에 흐르는 전류의 크기에 적당한 휘도로 발광소자(730)가 발광한다.
그리고, 1번째 라인의 화소에서 표시기간 Td가 시작되면, 다음에 2번째 라인의 화소에서 표시기간 Td가 시작된다. 그리고, 1번째 라인의 화소와 마찬가지로, 제 3 주사선 R2가 선택되어, 트랜지스터 Tr5, Tr6이 온이 된다. 이때, 제 1 주사선 G2 및 제 2 주사선 P2는 선택되어 있지 않기 때문에, 트랜지스터 Tr3 및 Tr4는 오프로 되어 있다. 따라서, 드레인전류 I1과 드레인전류 I2를 합한 전류의 크기에 적합한 휘도로 발광소자(730)는 발광한다.
그리고, 2번째 라인의 화소에서 표시기간 Td가 시작되면, 3번째 라인 내지 y번째 라인의 화소까지 순차적으로 표시기간 Td가 시작되어, 전술한 동작이 반복된다.
매 기록기간 Ta와 매 표시기간 Td가 종료하면 1 프레임기간이 종료한다. 1 프레임기간에서 1개의 화상이 표시된다. 그리고, 다음 프레임기간이 시작되고, 다시 기록기간 Ta가 시작되어, 전술한 동작이 반복된다.
이때, 발광소자에 흐르는 전류의 크기에 적당한 휘도로 발광소자(730)가 발광한다. 이 때문에, 각 화소의 계조는, 표시기간 Td에서의 발광소자에 흐르는 전류의 크기로 결정된다.
이때, 발광소자에 흐르는 전류의 크기에 적당한 휘도로 발광소자(704)가 발광한다. 이 때문에, 각 화소의 계조는, 표시기간 Td에서의 발광소자에 흐르는 전류의 크기로 결정된다.
본 발명의 화소에서는, 표시기간에서 발광소자에 흐르는 전류는, 발광소자에 흐르는 전류가 드레인전류 I2에만 의존하지 않는 것을 나타내는 드레인전류 I1과 드레인전류 I3의 합이다. 따라서, 트랜지스터 Tr1과 트랜지스터 Tr2의 특성이 차이가 나서, 트랜지스터 Tr2의 드레인전류 I2와 신호전류 Ic의 비가 화소간에 다르더라도, 발광소자에 흐르는 전류의 값이 화소간에 차이가 나는 것을 억제하여, 휘도의 격차가 시인되는 것을 방지할 수 있다.
또한, 본 발명의 화소에서는, 기록기간 Ta에서 트랜지스터 Tr1의 드레인전류는 발광소자에 흐르고 있지 않다. 따라서, 신호선 구동회로에 의해 화소에 전류가 공급되고, 트랜지스터 Tr1의 드레인전류가 흐름으로써, 게이트전압이 변화되기 시작하고 나서, 그 값이 안정될 때까지의 시간은, 발광소자의 용량에 좌우되지 않는다. 따라서, 본 발명의 화소는, 종래의 화소와 비교하여, 공급된 전류로부터 변환되는 전압이 빨리 안정되기 때문에, 전류를 기록하는 시간을 짧게 할 수 있어, 동작 화상표시에서 잔상이 시인되어 버리는 것을 방지할 수 있다.
또한, 본 발명의 발광장치는, 종래와 같이, 전류입력형 발광장치의 이점도 겸비하고 있다. 즉, TFT의 특성이 화소마다 변동하더라도, 전압입력형 발광장치와 비교하여 화소간에 발광소자의 휘도에 격차가 생기는 것을 방지할 수 있다. 또한, 도 25에 나타낸 전압입력형의 화소의 TFT(51)를 선형영역에서 동작시켰을 때와 비교하여, 발광소자의 열화로 인한 휘도의 저하를 억제할 수 있다. 또한, 유기 발광층의 온도가 외부 기온이나 발광패널 자신이 발생하는 열 등에 좌우되더라도, 발광소자의 휘도가 변화되는 것을 억제할 수 있고, 또한 온도의 상승에 따라 소비전류가 커지는 것을 방지할 수 있다.
이때, 본 실시예에 있어서, 트랜지스터 Tr4의 소스와 드레인은, 한쪽은 트랜지스터 Tr1의 드레인에, 또 한쪽은 트랜지스터 Tr1의 게이트 및 트랜지스터 Tr2의 게이트에 접속되어 있다. 그러나, 본 실시예는 이 구성으로 한정되지 않는다. 본 발명의 화소는, 기록기간 Ta에서 트랜지스터 Tr1의 게이트와 드레인을 접속하고,표시기간 Td에서 트랜지스터 Tr1의 게이트와 드레인을 분리할 수 있도록, 트랜지스터 Tr4가 다른 소자 또는 배선과 접속되어도 된다.
또한, 본 실시예에 있어서, 트랜지스터 Tr5의 소스와 드레인은, 한쪽은 Tr2의 드레인에, 또 한쪽은 Tr3의 소스 또는 드레인에 접속되어 있다. 그러나, 본 실시예는 이 구성으로 한정되지 않는다.
요컨대, Tr3, Tr4 및 Tr5는, Ta에서는 도 31a와 같이 접속되고, Td에서는 도 31b와 같이 접속되어도 된다. 또한, Gj, Pj 및 Rj는 3개가 별도의 배선으로 되어 있지만, 한데 모아 1개 또는 2개의 배선으로 하여도 된다.
요컨대, Ta에서 Tr1을 흐르는 전류는 모두 전류원에 의해 제어되고, Td에서는 Tr1과 Tr2를 흐르는 전류는 발광소자로 흘러도 된다.
이때, 본 실시예의 구성은, 실시예 4∼실시예 11의 어느 쪽의 구성과도 자유롭게 조합하여 실시하는 것이 가능하다.
(실시예 13)
본 실시예에서는, 도 2에 나타낸 발광장치가 갖는 화소(101)의 구성에 관해 설명한다.
도 32에, 도 2에 나타낸 화소(101)의 상세한 구성을 나타낸다. 도 32에 나타낸 화소(101)는, 신호선 Si(S1∼Sx 중의 하나), 제 1 주사선 Gj(G1∼Gy 중의 하나), 제 2 주사선 Pj(P1∼Py 중의 하나), 제 3 주사선 Rj(R1∼Ry 중의 하나) 및 전원선 Vi(V1∼Vx 중의 하나)를 갖는다.
또한, 화소(101)는, 트랜지스터 Tr1, 트랜지스터 Tr2, 트랜지스터 Tr3, 트랜지스터 Tr4, 트랜지스터 Tr5, 트랜지스터 Tr6, 발광소자(760) 및 저장용량(761)을 갖는다. 저장용량(761)은 트랜지스터 Tr1 및 Tr2의 게이트와 소스간의 전압(게이트전압)을 보다 확실히 유지하기 위해 설치되지만, 반드시 설치할 필요는 없다.
트랜지스터 Tr3의 게이트는 제 1 주사선 Gj에 접속되어 있다. 그리고, 트랜지스터 Tr3의 소스와 드레인은, 한쪽은 신호선 Si에 접속되어 있고, 또 한쪽은 트랜지스터 Tr1의 드레인에 접속되어 있다.
트랜지스터 Tr4의 게이트는, 제 2 주사선 Pj에 접속되어 있다. 그리고, 트랜지스터 Tr4의 소스와 드레인은, 한쪽은 트랜지스터 Tr1의 드레인에, 또 한쪽은 트랜지스터 Tr1 및 Tr2의 게이트에 접속되어 있다.
트랜지스터 Tr5의 게이트는, 제 3 주사선 Rj에 접속되어 있다. 그리고, 트랜지스터 Tr5의 소스와 드레인은, 한쪽은 트랜지스터 Tr2의 드레인 및 전원선 Vi에, 또 한쪽은 트랜지스터 Tr6의 소스 또는 드레인에 접속되어 있다.
트랜지스터 Tr6의 게이트는, 트랜지스터 Tr1 및 Tr2의 게이트에 접속되어 있다. 그리고, 트랜지스터 Tr6의 소스와 드레인은, 한쪽은 트랜지스터 Tr1의 드레인에, 또 한쪽은 트랜지스터 Tr5의 소스 또는 드레인에 접속되어 있다.
트랜지스터 Tr1과 트랜지스터 Tr2의 게이트는, 서로 접속되어 있다. 트랜지스터 Tr1과 트랜지스터 Tr2의 소스는, 모두 발광소자(760)의 화소전극에 접속되어 있다.
저장용량(761)이 갖는 2개의 전극은, 한쪽은 트랜지스터 Tr1과 트랜지스터 Tr2의 게이트에, 또 한쪽은 발광소자(760)의 화소전극에 접속되어 있다.
전원선 Vi의 전압(전원전압)은 일정한 높이로 유지되어 있다. 또한, 대향전극의 전압도, 일정한 높이로 유지되어 있다.
이때, 트랜지스터 Tr1 및 Tr2는 n 채널형 트랜지스터 또는 p 채널형 트랜지스터이어도 된다. 그러나, 트랜지스터 Tr1 및 Tr2의 극성은 동일하다. 그리고, 양극을 화소전극으로서 사용하고, 음극을 대향전극으로서 사용하는 경우, 트랜지스터 Tr1 및 Tr2는 n 채널형 트랜지스터인 것이 바람직하다. 반대로, 양극을 대향전극으로서 사용하고, 음극을 화소전극으로서 사용하는 경우, 트랜지스터 Tr1 및 Tr2는 p 채널형 트랜지스터인 것이 바람직하다.
트랜지스터 Tr3 내지 Tr6은, n 채널형 트랜지스터 또는 p 채널형 트랜지스터이어도 된다.
도 32에 나타낸 화소를 갖는 발광장치의 동작은, 도 3에 나타낸 화소의 경우와 마찬가지로, 기록기간 Ta와 표시기간 Td로 나누어 설명하는 것이 가능하다. 또한, 제 1∼3 주사선에 인가되는 전압에 관해서는, 도 4에 나타낸 타이밍도를 참조할 수 있다. 또한, 도 33a 및 도 33b는, 도 32에 나타낸 화소의 기록기간 Ta와 표시기간 Td에서의 트랜지스터 Tr1과 트랜지스터 Tr2의 접속을 간단히 나타낸 도면이다.
기록기간 Ta가 시작되면, 제 1 주사선 G 및 제 2 주사선 P가 선택된다. 따라서, 트랜지스터 Tr3과 트랜지스터 Tr4가 온이 된다. 이때, 제 3 주사선 R은 선택되어 있지 않기 때문에, 트랜지스터 Tr5는 오프로 되어 있다.
그리고, 신호선 구동회로(102)에 입력되는 비디오신호에 근거하여, 신호선S1∼Sx와 전원선 V1∼Vx의 사이에, 각각 비디오신호에 따른 신호전류 Ic가 흐른다.
도 33a에, 기록기간 Ta에서, 신호선 Si에 비디오신호에 따른 신호전류 Ic가 흐른 경우의 화소(101)의 개략도를 나타낸다. 도면부호 766은 대향전극에 전압을 제공하는 전원과의 접속용 단자를 의미하고 있다. 또한, 도면부호 765는 신호선 구동회로(102)가 갖는 정전류원을 의미한다.
트랜지스터 Tr3은 온의 상태에 있기 때문에, 신호선 Si에 비디오신호에 따른 신호전류 Ic가 흐르면, 신호전류 Ic는 트랜지스터 Tr1의 드레인과 소스 사이에 흐른다. 이때, 트랜지스터 Tr1은, 게이트와 드레인이 접속되어 있기 때문에 포화영역에서 동작하여, 식 1이 성립한다. 따라서, 트랜지스터 Tr1의 게이트전압 VGS는 전류값 Ic에 의해 정해진다.
그리고, 트랜지스터 Tr2의 게이트는, 트랜지스터 Tr1의 게이트에 접속되어 있다. 또한, 트랜지스터 Tr2의 소스는, 트랜지스터 Tr1의 소스에 접속되어 있다. 따라서, 트랜지스터 Tr1의 게이트전압은, 그대로 트랜지스터 Tr2의 게이트전압이 된다. 따라서, 트랜지스터 Tr2의 드레인전류는, 트랜지스터 Tr1의 드레인전류에 비례한다. 특히, μC0W/L 및 VTH가 서로 같을 때, 트랜지스터 Tr1과 트랜지스터 Tr2의 드레인전류는 서로 같아져, I2=Ic가 된다.
그리고, 트랜지스터 Tr2의 드레인전류 I2는 발광소자(760)에 흐른다. 발광소자에 흐르는 전류는, 정전류원(765)에서 정해진 신호전류 Ic에 따른 크기이다. 그 흐르는 전류의 크기에 적합한 휘도로 발광소자(760)는 발광한다. 발광소자에 흐르는 전류가 0에 한정되지 않고 가깝거나, 발광소자에 흐르는 전류가 역바이어스 방향으로 흐르거나 하는 경우에는, 발광소자(760)는 발광하지 않는다.
기록기간 Ta가 종료하면, 제 1 주사선 G 및 제 2 주사선 P의 선택이 종료한다. 이때, 제 2 주사선 P의 선택기간이, 제 1 주사선 G의 선택기간보다도 먼저 종료하는 것이 바람직하다. 왜냐하면, 트랜지스터 Tr3이 먼저 오프로 되어 버리면, 저장용량(761)의 전하가 Tr4를 통해 누설되어 버리기 때문이다.
기록기간 Ta가 종료하면, 다음에 표시기간 Td가 시작된다. 표시기간 Td가 시작되면, 제 3 주사선 R이 선택되어 트랜지스터 Tr5가 온이 된다. 이때, 제 1 주사선 G 및 제 2 주사선 P는 선택되어 있지 않기 때문에, 트랜지스터 Tr3 및 Tr4는 오프로 되어 있다.
도 33b에, 표시기간 Td에서의 화소의 개략도를 나타낸다. 트랜지스터 Tr3 및 트랜지스터 Tr4는 오프의 상태에 있다. 또한, 트랜지스터 Tr1 및 트랜지스터 Tr2의 소스는 발광소자(760)의 화소전극에 접속되어 있다.
한편, 트랜지스터 Tr1, Tr2에 있어서는, 기록기간 Ta에서 정해진 VGS가 그대로 유지되어 있다. 더구나, 트랜지스터 Tr6의 게이트는 트랜지스터 Tr1 및 Tr2의 게이트와 접속되어 있다. 그 때문에, 트랜지스터 Tr1의 드레인전류와 트랜지스터 Tr6의 드레인전류는 동일한 크기로 유지된다. 그리고, 식 1로부터, 트랜지스터 Tr1의 드레인전류는, 트랜지스터 Tr6의 채널길이 및 채널폭에 좌우된다.
전술한 것과 같이, 트랜지스터 Tr1과 Tr6의 게이트전압, 이동도, 단위면적당의 게이트 용량, 임계값, 채널폭이 같다고 가정하면, 식 1로부터 식 2가 유도된다.
한편, 트랜지스터 Tr2의 드레인전류 I2의 값은, 신호전류 Ic에 따라 설정된 크기로 유지된 상태이다.
그리고, 트랜지스터 Tr5가 온이기 때문에, 트랜지스터 Tr1 및 Tr6의 드레인전류 I3와, 트랜지스터 Tr2의 드레인전류 I2는, 모두 발광소자(760)로 흐른다. 따라서, 드레인전류 I3와 드레인전류 I2를 합한 전류의 크기에 적합한 휘도로, 발광소자(760)는 발광한다.
그리고, 1번째 라인의 화소에서 표시기간 Td가 시작되면, 다음에 2번째 라인의 화소에서 표시기간 Td가 시작된다. 그리고, 1번째 라인의 화소와 마찬가지로, 제 3 주사선 R2가 선택되어, 트랜지스터 Tr5, Tr6이 온이 된다. 이때, 제 1 주사선 G2 및 제 2 주사선 P2는 선택되어 있지 않기 때문에, 트랜지스터 Tr3 및 Tr4는 오프로 되어 있다. 따라서, 드레인전류 I2와 드레인전류 I3를 합한 전류의 크기에 적당한 휘도로, 발광소자(704)는 발광한다.
그리고, 2번째 라인의 화소에서 표시기간 Td가 시작되면, 3번째 라인 내지 y번째 라인의 화소까지 순차적으로 표시기간 Td가 시작되어, 전술한 동작이 반복된다.
매 기록기간 Ta와, 매 표시기간 Td가 종료하면 1 프레임기간이 종료한다. 1 프레임기간에서 1개의 화상이 표시된다. 그리고, 다음 프레임기간이 시작되고, 다시 기록기간 Ta가 시작되어, 전술한 동작이 반복된다.
이때, 발광소자에 흐르는 전류의 크기에 적합한 휘도로 발광소자(760)가 발광한다. 이 때문에, 각 화소의 계조는, 표시기간 Td에서의 발광소자에 흐르는 전류의 크기로 결정된다.
본 발명의 화소에서는, 표시기간에서 발광소자에 흐르는 전류는, 발광소자에 흐르는 전류가 드레인전류 I2에만 의존하지 않는 것을 의미하는 드레인전류 I2와 드레인전류 I3의 합이다. 따라서, 트랜지스터 Tr1과 트랜지스터 Tr2의 특성이 차이가 나서, 트랜지스터 Tr2의 드레인전류 I2와 신호전류 Ic의 비가 화소간에 다르더라도, 발광소자에 흐르는 전류의 값이 화소간에 차이가 나는 것을 억제하여, 휘도의 격차가 시인되는 것을 방지할 수 있다.
또한, 본 발명의 화소에서는, 기록기간 Ta에서 트랜지스터 Tr1의 드레인전류는 발광소자에 흐르고 있지 않다. 따라서, 신호선 구동회로에 의해 화소에 전류가 공급되고, 트랜지스터 Tr1의 드레인전류가 흐름으로써, 게이트전압이 변화하기 시작하고 나서, 그 값이 안정할 때까지의 시간은, 발광소자의 용량에 좌우되지 않는다. 따라서, 본 발명의 화소는, 종래의 화소와 비교하여, 공급된 전류로부터 변환되는 전압이 빨리 안정되기 때문에, 전류를 기록하는 시간을 짧게 할 수 있어, 동작 화상표시에 있어서 잔상이 시인되어 버리는 것을 방지할 수 있다.
또한, 본 발명의 발광장치는, 종래와 마찬가지로, 전류입력형 발광장치의 이점도 겸비하고 있다. 즉, TFT의 특성이 화소마다 변동하더라도, 전압입력형 발광장치와 비교하여 화소간에 발광소자의 휘도에 격차가 생기는 것을 방지할 수 있다. 또한, 도 25에 나타낸 전압입력형 화소의 TFT(51)를 선형영역에서 동작시켰을 때와비교하여, 발광소자의 열화로 인한 휘도의 저하를 억제할 수 있다. 또한, 유기 발광층의 온도가 외부 기온이나 발광패널 자신이 발생하는 열 등에 좌우되더라도, 발광소자의 휘도가 변화되는 것을 억제할 수 있고, 또한 온도의 상승에 따라 소비전류가 커지는 것을 방지할 수 있다.
더구나, 본 실시예의 화소에서는, 도 3, 도 5a, 5b, 도 7a, 7b, 도 9a, 9b, 도 10 및 도 11에 나타낸 화소에 비해, 기록기간에서의 트랜지스터 Tr1의 드레인전류보다도, 표시기간에서의 Tr1의 드레인전류가 작기 때문에, 신호전류 Ic에 대한 발광소자에 흐르는 전류의 비가 작아진다. 따라서, 신호전류 Ic를 보다 크게 할 수 있기 때문에, 잡음의 영향을 받기 어렵다.
이때, 본 실시예에 있어서, 트랜지스터 Tr4의 소스와 드레인은, 한쪽은 트랜지스터 Tr1의 드레인에, 또 한쪽은 트랜지스터 Tr1의 게이트 및 트랜지스터 Tr2의 게이트에 접속되어 있다. 그러나, 본 실시예는 이 구성으로 한정되지 않는다. 본 발명의 화소는, 기록기간 Ta에서 트랜지스터 Tr1의 게이트와 드레인을 접속하고, 표시기간 Td에서 트랜지스터 Tr1의 게이트와 드레인을 분리할 수 있도록, 트랜지스터 Tr4가 다른 소자 또는 배선과 접속되어도 된다.
또한, 본 실시예에 있어서, 트랜지스터 Tr5의 소스와 드레인은, 한쪽은 Tr2의 드레인에, 또 한쪽은 Tr6의 소스 또는 드레인에 접속되어 있다. 그러나, 본 실시예는 이 구성으로 한정되지 않는다. 본 발명의 화소는, 기록기간 Ta에서 트랜지스터 Tr1의 드레인과 전원선 Vi을 분리하고, 표시기간 Td에서 트랜지스터 Tr2의 드레인과 전원선 Vi를 접속할 수 있도록, 트랜지스터 Tr5가 다른 소자 또는 배선과접속되어도 된다.
요컨대, Tr3, Tr4, Tr5 및 Tr6는, Ta에서는 도 31a과 같이 접속되고, Td에서는 도 31b와 같이 접속되어도 된다. 또한, Gj, Pj 및 Rj는 3개가 별도의 배선으로 되어 있지만, 한데 모아 1개 또는 2개의 배선으로 하여도 된다.
또한, Ta에서 Tr1을 흐르는 모든 전류는 전류원에 의해 제어되고, Td에서는 Tr1과 Tr2를 흐르는 전류는 발광소자에 흐르면 된다.
이때, 본 실시예의 구성은, 실시예 4∼실시예 12의 어느 구성과도 자유롭게 조합하여 실시하는 것이 가능하다.
(실시예 14)
본 실시예에서는, 도 2에 나타낸 발광장치가 갖는 화소(101)의 구성에 관해 설명한다.
도 34에, 도 2에서 나타낸 화소(101)의 상세한 구성을 나타낸다. 도 34에 나타낸 화소(101)는, 신호선 Si(S1∼Sx 중의 하나), 제 1 주사선 Gj(G1∼Gy 중의 하나), 제 2 주사선 Pj(P1∼Py 중의 하나), 제 3 주사선 Rj(R1∼Ry 중의 하나) 및 전원선 Vi(V1∼Vx 중의 하나)를 갖고 있다.
또한, 화소(101)는, 트랜지스터 Tr1, 트랜지스터 Tr2, 트랜지스터 Tr3, 트랜지스터 Tr4, 트랜지스터 Tr5, 발광소자(780) 및 저장용량(781)을 갖고 있다. 저장용량(781)은 트랜지스터 Tr1 및 Tr2의 게이트와 소스간의 전압(게이트전압)을 보다 확실히 유지하기 위해 설치되지만, 반드시 설치할 필요는 없다.
트랜지스터 Tr3의 게이트는 제 1 주사선 Gj에 접속되어 있다. 그리고, 트랜지스터 Tr3의 소스와 드레인은, 한쪽은 신호선 Si에 접속되어 있고, 또 한쪽은 트랜지스터 Tr1의 소스에 접속되어 있다.
트랜지스터 Tr4의 게이트는, 제 2 주사선 Pj에 접속되어 있다. 그리고, 트랜지스터 Tr4의 소스와 드레인은, 한쪽은 트랜지스터 Tr1의 드레인에, 또 한쪽은 트랜지스터 Tr1 및 Tr2의 게이트에 접속되어 있다.
트랜지스터 Tr5의 게이트는, 제 3 주사선 Rj에 접속되어 있다. 그리고, 트랜지스터 Tr5의 소스와 드레인은, 한쪽은 트랜지스터 Tr2의 소스 및 발광소자(780)의 화소전극에, 또 한쪽은 트랜지스터 Tr1의 소스에 접속되어 있다.
트랜지스터 Tr1과 트랜지스터 Tr2의 게이트는, 서로 접속되어 있다. 트랜지스터 Tr2의 소스는, 발광소자(780)의 화소전극에 접속되어 있다. 트랜지스터 Tr1과 트랜지스터 Tr2의 드레인은, 모두 전원선 Vi에 접속되어 있다.
저장용량(781)이 갖는 2개의 전극은, 한쪽은 트랜지스터 Tr1과 트랜지스터 Tr2의 게이트에, 또 한쪽은 Tr1의 소스에 접속되어 있다.
전원선 Vi의 전압(전원전압)은 일정한 높이로 유지되어 있다. 또한, 대향전극의 전압도, 일정한 높이로 유지되어 있다.
이때, 트랜지스터 Tr1 및 Tr2는, n 채널형 트랜지스터 또는 p 채널형 트랜지스터이어도 된다. 그러나, 트랜지스터 Tr1 및 Tr2의 극성은 동일하다. 그리고, 양극을 화소전극으로서 사용하고, 음극을 대향전극으로서 사용하는 경우, 트랜지스터 Tr1 및 Tr2는 n 채널형 트랜지스터인 것이 바람직하다. 반대로, 양극을 대향전극으로서 사용하고, 음극을 화소전극으로서 사용하는 경우, 트랜지스터 Tr1 및 Tr2는 p채널형 트랜지스터인 것이 바람직하다.
트랜지스터 Tr3, Tr4 및 Tr5는, n 채널형 트랜지스터 또는 p 채널형 트랜지스터이어도 된다.
도 34에 나타낸 화소를 갖는 발광장치의 동작은, 도 3에 나타낸 화소의 경우와 마찬가지로, 기록기간 Ta와 표시기간 Td로 나누어 설명하는 것이 가능하다. 또한, 제 1∼3 주사선에 인가된 전압에 관해서는, 도 4에 나타낸 타이밍도를 참조할 수 있다. 또한, 도 35a 및 도 35b는, 도 34에 나타낸 화소의 기록기간 Ta와 표시기간 Td에서의 트랜지스터 Tr1과 트랜지스터 Tr2의 접속을 간단히 나타낸 도면이다.
기록기간 Ta가 시작되면, 제 1 주사선 G 및 제 2 주사선 P가 선택된다. 따라서, 트랜지스터 Tr3과 트랜지스터 Tr4가 온이 된다. 이때, 제 3 주사선 R은 선택되어 있지 않기 때문에, 트랜지스터 Tr5는 오프로 되어 있다.
그리고, 신호선 구동회로(102)에 입력되는 비디오신호에 근거하여, 신호선 S1∼Sx와 전원선 V1∼Vx 사이에, 각각 비디오신호에 따른 신호전류 Ic가 흐른다.
도 35a에, 기록기간 Ta에서, 신호선 Si에 비디오신호에 따른 신호전류 Ic가 흐른 경우의 화소(101)의 개략도를 나타낸다. 도면부호 786은 대향전극에 전압을 공급하는 전원과의 접속용 단자를 의미한다. 또한, 도면부호 787은 신호선 구동회로(102)가 갖는 정전류원을 의미한다.
트랜지스터 Tr3은 온의 상태에 있기 때문에, 신호선 Si에 비디오신호에 따른 신호전류 Ic가 흐르면, 신호전류 Ic는 트랜지스터 Tr1의 드레인과 소스 사이에서 흐른다. 이때, 트랜지스터 Tr1은, 게이트와 드레인이 접속되어 있기 때문에 포화영역에서 동작하고, 식 1이 성립한다. 따라서, 트랜지스터 Tr1의 게이트전압 VGS는 전류값 Ic에 의해 정해진다.
그리고, 트랜지스터 Tr2의 게이트는, 트랜지스터 Tr1의 게이트에 접속되어 있다.
기록기간 Ta가 종료하면, 제 1 주사선 G 및 제 2 주사선 P의 선택이 종료한다. 이때, 제 2 주사선 P의 선택기간이, 제 1 주사선 G의 선택기간보다도 먼저 종료하는 것이 바람직하다. 왜냐하면, 트랜지스터 Tr3이 먼저 오프로 되어 버리면, 저장용량(781)의 전하가 Tr4를 통해 누설되어 버리기 때문이다.
기록기간 Ta가 종료하면, 다음에 표시기간 Td가 시작된다. 표시기간 Td가 시작되면, 제 3 주사선 R이 선택되어 트랜지스터 Tr5가 온이 된다. 이때, 제 1 주사선 G 및 제 2 주사선 P는 선택되어 있지 않기 때문에, 트랜지스터 Tr3 및 Tr4는 오프로 되어 있다.
도 35b에, 표시기간 Td에서의 화소의 개략도를 나타낸다. 트랜지스터 Tr3 및 트랜지스터 Tr4는 오프의 상태에 있다. 또한, 트랜지스터 Tr1 및 트랜지스터 Tr2의 소스는 발광소자(780)의 화소전극에 접속되어 있다.
한편, 트랜지스터 Tr1, Tr2에서는, 기록기간 Ta에서 정해진 VGGS가 그대로 유지되어 있다. 그리고, 트랜지스터 Tr2의 게이트는, 트랜지스터 Tr1의 게이트에 접속되어 있다. 또한, 트랜지스터 Tr2의 소스는, 트랜지스터 Tr1의 소스에 접속되어 있다. 따라서, 트랜지스터 Tr1의 게이트전압은, 그대로 트랜지스터 Tr2의 게이트전압이 된다. 더구나, 트랜지스터 Tr1의 드레인 및 트랜지스터 Tr2의 드레인은 전원선 Vi에 접속되어 있기 때문에, 트랜지스터 Tr2의 드레인전류 I2는, 트랜지스터 Tr1의 드레인전류 I1에 비례하는 크기가 된다. 특히, μC0W/L 및 VTH가 서로 같을 때, 트랜지스터 Tr1과 트랜지스터 Tr2의 드레인전류는 서로 같아져, I2=I1=Ic가 된다.
또한, 트랜지스터 Tr5가 온이기 때문에, 트랜지스터 Tr1의 드레인전류 I1과, 트랜지스터 Tr2의 드레인전류 I2는, 모두 발광소자에 흐르는 전류로서 발광소자(780)에 흐른다. 따라서, 표시기간 Td에서는, 드레인전류 I1과 드레인전류 I2를 합한 크기의 전류가 발광소자(780)에 흐르고, 이 발광소자에 흐르는 전류의 크기에 적합한 휘도로, 발광소자(780)가 발광한다.
그리고, 1번째 라인의 화소에서 표시기간 Td가 시작되면, 다음에 2번째 라인의 화소에서 표시기간 Td가 시작된다. 그리고, 1번째 라인의 화소와 마찬가지로, 제 3 주사선 R2가 선택되어, 트랜지스터 Tr5가 온이 된다. 이때, 제 1 주사선 G2 및 제 2 주사선 P2는 선택되어 있지 않기 때문에, 트랜지스터 Tr3 및 Tr4는 오프로 되어 있다. 따라서, 드레인전류 I1과 드레인전류 I2를 합한 전류의 크기에 적합한 휘도로, 발광소자(780)는 발광한다.
그리고, 2번째 라인의 화소에서 표시기간 Td가 시작되면, 3번째 라인 내지 y번째 라인의 화소까지 순차적으로 표시기간 Td가 시작된다. 각 표시기간 Td에서, 전술한 동작이 반복된다.
매 기록기간 Ta와 매 표시기간 Td가 종료하면 1 프레임기간이 종료한다. 1 프레임기간에서 1개의 화상이 표시된다. 그리고, 다음 프레임기간이 시작되고, 다시 기록기간 Ta가 시작되어, 전술한 동작이 반복된다.
이때, 발광소자에 흐르는 전류의 크기에 적합한 휘도로 발광소자(780)가 발광한다. 이 때문에, 각 화소의 계조는, 표시기간 Td에서의 발광소자에 흐르는 전류의 크기로 결정된다. 이때, 기록기간 Ta에서도, Tr2의 드레인전류의 크기에 적당한 휘도로 발광하고 있지만, 그것의 계조에 미치는 영향은, 실제의 패널에서는 무시할 수 있을 정도로 작다고 생각할 수 있다. 왜냐하면, 예를 들면 VGA급 표시패널이면 480 라인의 화소가 화소부에 설정되고 있고, 1라인의 화소의 기록기간 Ta는 1 프레임기간의 1/480 정도로 대단히 작기 때문이다.
본 발명의 화소에서는, 표시기간에서 발광소자에 흐르는 전류는, 발광소자에 흐르는 전류가 드레인전류 I2에만 의존하지 않는 것을 의미하는, 드레인전류 I1과 드레인전류 I2의 합이다. 따라서, 트랜지스터 Tr1과 트랜지스터 Tr2의 특성이 차이가 나서, 트랜지스터 Tr2의 드레인전류 I2와 신호전류 Ic의 비가 화소간에 다르더라도, 발광소자에 흐르는 전류의 값이 화소간에 차이가 나는 것을 억제하여, 휘도의 격차가 시인되는 것을 방지할 수 있다.
또한, 본 발명의 화소에서는, 기록기간 Ta에서 트랜지스터 Tr1의 드레인전류는 발광소자에 흐르고 있지 않다. 따라서, 신호선 구동회로에 의해 화소에 전류가 공급되어, 트랜지스터 Tr1의 드레인전류가 흐름으로써 게이트전압이 변화하기 시작하고 나서, 그 값이 안정화될 때까지의 시간은, 발광소자의 용량에 좌우되지 않는다. 따라서, 본 발명의 화소는, 종래의 화소와 비교하여, 공급된 전류로부터 변환되는 전압이 빨리 안정되기 때문에, 전류를 기록하는 시간을 짧게 할 수 있어, 동작 화상표시에 있어서 잔상이 시인되어 버리는 것을 방지할 수 있다.
또한, 본 발명의 발광장치는, 종래와 같이, 전류입력형 발광장치의 이점도 겸비하고 있다. 즉, TFT의 특성이 화소마다 변동하더라도, 전압입력형 발광장치와 비교하여 화소간에 발광소자의 휘도에 격차가 생기는 것을 방지할 수 있다. 또한, 도 25에 나타낸 전압입력형 화소의 TFT(51)를 선형영역에서 동작시켰을 때와 비교하여, 발광소자의 열화로 인한 휘도의 저하를 억제할 수 있다. 또한, 유기 발광층의 온도가 외부 기온이나 발광패널 자신이 발생하는 열 등에 좌우되더라도, 발광소자의 휘도가 변화되는 것을 억제할 수 있고, 또한 온도의 상승에 따라 소비전류가 커지는 것을 방지할 수 있다.
이때, 본 실시예에 있어서, 트랜지스터 Tr4의 소스와 드레인은, 한쪽은 트랜지스터 Tr1의 드레인에, 또 한쪽은 트랜지스터 Tr1의 게이트 및 트랜지스터 Tr2의 게이트에 접속되어 있다. 그러나, 본 실시예는 이 구성으로 한정되지 않는다. 본 발명의 화소는, 기록기간 Ta에서 트랜지스터 Tr1의 게이트와 드레인을 접속하고, 표시기간 Td에서 트랜지스터 Tr1의 게이트와 드레인을 분리할 수 있도록, 트랜지스터 Tr4가 다른 소자 또는 배선과 접속되어도 된다.
또한, 본 실시예에 있어서, 트랜지스터 Tr5의 소스와 드레인은, 한쪽은 Tr2의 소스에, 또 한쪽은 Tr1의 소스에 접속되어 있다. 그러나, 본 실시예는 이 구성으로 한정되지 않는다. 본 발명의 화소는, 기록기간 Ta에서 트랜지스터 Tr1의 소스와 화소전극을 분리하고, 표시기간 Td에서 트랜지스터 Tr1의 소스와 화소전극을 접속할 수 있도록, 트랜지스터 Tr5가 다른 소자 또는 배선과 접속되어도 된다.
요컨대, Tr3, Tr4 및 Tr5는, Ta에서는 도 35a와 같이 접속되고, Td에서는 도35b와 같이 접속되어도 된다. 또한, Gj, Pj 및 Rj는 3개가 별도의 배선으로 되어 있지만, 한데 모아 1개 또는 2개의 배선으로 하여도 된다.
또한, Ta에서 Tr1을 흐르는 모든 전류는, 전류원에 의해 제어되고, Td에서는 Tr1과 Tr2를 흐르는 전류는 발광소자에 흐르면 된다.
발광소자의 화소전극은, Tr2의 소스 대신에 Tr1의 소스에 접속되어도 된다. 그러나, 이 경우에, Tr1의 소스가 기록기간에서 화소전극과 분리되고, 표시기간에서 화소전극에 접속되도록 Tr1과 화소전극의 접속을 제어하는데 트랜지스터가 더 필요하다. Tr1의 소스와 화소전극의 접속을 제어하기 위한 트랜지스터는, 이 트랜지스터의 게이트가 Tr5의 게이트에 접속되도록 Tr5의 극성과 다른 극성을 가져도 된다.
이때, 본 실시예의 구성은, 실시예 4∼실시예 13의 어느 구성과도 자유롭게 조합하여 실시하는 것이 가능하다.
본 발명의 제 1 구성의 화소에서는, 표시기간에서 발광소자에 흐르는 전류는, 발광소자에 흐르는 전류가 드레인전류 I2에만 의존하지 않는 것을 의미하는, 드레인전류 I1과 드레인전류 I2의 합이다. 따라서, 트랜지스터 Tr1과 트랜지스터 Tr2의 특성이 차이가 나서, 트랜지스터 Tr1의 드레인전류 I1에 대한 트랜지스터 Tr2의 드레인전류 I2의 비가 화소간에 다르더라도, 발광소자에 흐르는 전류의 값이 화소간에 차이가 나는 것을 억제하여, 휘도의 격차가 시인되는 것을 방지할 수 있다.
본 발명의 제 2 구성의 화소에서는, 도 27a에 도시된 화소와 마찬가지로, 제 1 수단과 제 2 수단간의 특성 균형을 잃어버려서, 2개의 수단중의 하나의 특성이 변화될 경우 구동부로부터 발광소자에 원하는 값으로 공급된 전류 I2의 크기를 유지하는 것을 불가능하게 한다. 그러나, 상기 변환된 전압은, 2개의 변환부 A 및 B를 사용하여 평균화된다. 상기 구동부로부터 발광소자에 공급된 전류 I2가 상기 평균화된 전압에 따른 크기이므로, 특성 변화로 인한 발광소자에 공급된 전류의 크기의 격차를 도 27a에 도시된 화소의 격차에 약 반정도로 감소시킬 수 있다. 이 때문에, 본 발명에서는 화소간의 휘도의 격차를 감소시킬 수 있다. 또한, 화소에 공급된 전류는 상기 전류 I2보다 크므로 전류를 기록하는데 필요한 시간이 단축될 수 있다.
또한, 본 발명의 화소에서는, 기록기간 Ta에서 트랜지스터 Tr1의 드레인전류는 발광소자에 흐르고 있지 않다. 따라서, 신호선 구동회로에 의해 화소에 전류가 공급되고, 트랜지스터 Tr1의 드레인전류가 흐름으로써 게이트전압이 변화하기 시작하고 나서, 그 값이 안정할 때까지의 시간은, 발광소자의 용량에 좌우되지 않는다.따라서, 본 발명의 화소는, 종래의 화소와 비교하여, 공급된 전류로부터 변환되는 전압이 빨리 안정되기 때문에, 전류를 기록하는 시간을 짧게 할 수 있어, 동작 화상표시에 있어서 잔상이 시인되어 버리는 것을 방지할 수 있다.
또한, 본 발명의 발광장치는, 종래와 마찬가지로, 전류입력형 발광장치의 이점도 겸비하고 있다. 즉, TFT의 특성이 화소마다 변동하더라도, 전압입력형 발광장치에 비해 화소간에 발광소자의 휘도에 격차가 생기는 것을 방지할 수 있다. 또한, 도 25에 나타낸 전압입력형 화소의 TFT(51)를 선형영역에서 동작시켰을 때와 비교하여, 발광소자의 열화로 인한 휘도의 저하를 억제할 수 있다. 또한, 유기 발광층의 온도가 외부 기온이나 발광패널 자신이 발생하는 열 등에 좌우되더라도, 발광소자의 휘도가 변화되는 것을 억제할 수 있고, 또한 온도의 상승에 따라 소비전류가 커지는 것을 방지할 수 있다.
Claims (62)
- 발광소자가 각각 구비된 복수의 화소를 갖는 발광장치에 있어서,상기 각각의 화소는, 공급된 전류를 전압으로 변환하고, 변환된 전압에 따른 크기의 제 1 전류를 발광소자에 공급하는 수단과, 변환된 전압에 따른 크기의 제 2 전류를 발광소자에 공급하는 수단을 갖는 것을 특징으로 하는 발광장치.
- 발광소자가 각각 구비된 복수의 화소와, 비디오 신호에 의해 정해진 크기의 전류를 화소들에 공급하는 수단을 갖는 발광장치에 있어서,상기 각각의 화소는, 공급된 전류를 전압으로 변환하고, 변환된 전압에 따른 크기의 제 1 전류를 발광소자에 공급하는 수단과, 변환된 전압에 따른 크기의 제 2 전류를 발광소자에 공급하는 수단을 갖는 것을 특징으로 하는 발광장치.
- 제 1 트랜지스터와, 제 2 트랜지스터와, 제 3 트랜지스터와, 제 4 트랜지스터와, 제 5 트랜지스터와, 발광소자와, 전원선과, 신호선을 갖는 발광장치에 있어서,제 1 트랜지스터의 소스와 제 2 트랜지스터의 소스는 모두 전원선에 접속되고,제 1 트랜지스터와 제 2 트랜지스터는, 게이트가 서로 접속되며,제 3 트랜지스터의 소스와 드레인은, 한쪽이 신호선에, 또 한쪽이 제 1 트랜지스터의 드레인에 접속되고,제 4 트랜지스터의 소스와 드레인은, 한쪽이 제 1 트랜지스터의 드레인 또는 신호선에, 또 한쪽이 제 1 및 제 2 트랜지스터의 게이트에 접속되며,제 5 트랜지스터의 소스와 드레인은, 한쪽이 제 1 트랜지스터의 드레인에, 또 한쪽이 제 2 트랜지스터의 드레인에 접속되고,제 2 트랜지스터의 드레인은, 발광소자의 화소전극에 접속되어 있는 것을 특징으로 하는 발광장치.
- 제 3항에 있어서,제 3 트랜지스터는 제 5 트랜지스터의 게이트에 접속된 것을 특징으로 하는 발광장치.
- 제 3항에 있어서,제 3 트랜지스터와 제 5 트랜지스터는 서로 다른 극성을 갖는 것을 특징으로 하는 발광장치.
- 제 3항에 있어서,제 3 트랜지스터, 제 4 트랜지스터 및 제 5 트랜지스터는 게이트가 서로 접속되어 있는 것을 특징으로 하는 발광장치.
- 제 3항에 있어서,제 3 트랜지스터와 제 4 트랜지스터는 동일한 극성을 갖고, 제 3 트랜지스터와 제 4 트랜지스터는 제 5 트랜지스터와 다른 극성을 갖는 것을 특징으로 하는 발광장치.
- 제 1 트랜지스터와, 제 2 트랜지스터와, 제 3 트랜지스터와, 제 4 트랜지스터와, 제 5 트랜지스터와, 제 6 트랜지스터와, 발광소자와, 전원선과, 신호선을 갖는 발광장치에 있어서,제 1 트랜지스터와 제 2 트랜지스터는 게이트가 서로 접속되고,제 3 트랜지스터의 소스와 드레인은, 한쪽이 신호선에, 또 한쪽이 제 1 및 제 2 트랜지스터의 소스에 접속되며,제 4 트랜지스터의 소스와 드레인은, 한쪽이 제 1 및 제 2 트랜지스터의 게이트에, 또 한쪽이 전원선에 접속되고,제 6 트랜지스터의 소스와 드레인은, 한쪽이 전원선에, 또 한쪽이 제 2 트랜지스터의 드레인에 접속되며,제 5 트랜지스터의 소스와 드레인은, 한쪽이 제 1 및 제 2 트랜지스터의 소스에, 또 한쪽이 발광소자의 화소전극에 접속되어 있는 것을 특징으로 하는 발광장치.
- 제 1 트랜지스터와, 제 2 트랜지스터와, 제 3 트랜지스터와, 제 4 트랜지스터와, 제 5 트랜지스터와, 제 6 트랜지스터와, 발광소자와, 전원선과, 신호선을 갖는 발광장치에 있어서,제 1 트랜지스터와 제 2 트랜지스터는 게이트가 서로 접속되고,제 3 트랜지스터의 소스와 드레인은, 한쪽이 신호선에, 또 한쪽이 제 1 트랜지스터의 소스에 접속되며,제 4 트랜지스터의 소스와 드레인은, 한쪽이 제 1 및 제 2 트랜지스터의 게이트에, 또 한쪽이 전원선에 접속되고,제 5 트랜지스터의 소스와 드레인은, 한쪽이 제 1 트랜지스터의 소스에, 또 한쪽이 발광소자의 화소전극에 접속되며,제 6 트랜지스터의 소스와 드레인은, 한쪽이 제 2 트랜지스터의 소스에, 또 한쪽이 발광소자의 화소전극에 접속되고,제 5 트랜지스터의 게이트와 제 6 트랜지스터의 게이트가 서로 접속되어 있는 것을 특징으로 하는 발광장치.
- 제 8항에 있어서,제 5 트랜지스터와 제 6 트랜지스터는 동일한 극성을 갖는 것을 특징으로 하는 발광장치.
- 제 9항에 있어서,제 5 트랜지스터와 제 6 트랜지스터는 동일한 극성을 갖는 것을 특징으로 하는 발광장치.
- 제 1 트랜지스터와, 제 2 트랜지스터와, 제 3 트랜지스터와, 제 4 트랜지스터와, 제 5 트랜지스터와, 제 6 트랜지스터와, 발광소자와, 전원선과, 신호선을 갖는 발광장치에 있어서,제 1 트랜지스터의 소스와 제 2 트랜지스터의 소스는 모두 전원선에 접속되고,제 1 트랜지스터와 제 2 트랜지스터는 게이트가 서로 접속되며,제 3 트랜지스터의 소스와 드레인은, 한쪽이 신호선에, 또 한쪽이 제 1 트랜지스터의 드레인에 접속되며,제 4 트랜지스터의 소스와 드레인은, 한쪽이 제 1 트랜지스터의 드레인 또는 신호선에, 또 한쪽이 제 1 및 제 2 트랜지스터의 게이트에 접속되고,제 5 트랜지스터의 소스와 드레인은, 한쪽이 제 6 트랜지스터의 드레인에, 또 한쪽이 제 2 트랜지스터의 드레인에 접속되며,제 6 트랜지스터의 게이트는 제 1 및 제 2 트랜지스터의 게이트에 접속되고,제 6 트랜지스터의 소스는 제 1 트랜지스터의 드레인에 접속되며,제 2 트랜지스터의 드레인은 발광소자의 화소전극에 접속되어 있는 것을 특징으로 하는 발광장치.
- 제 1 트랜지스터와, 제 2 트랜지스터와, 제 3 트랜지스터와, 제 4 트랜지스터와, 제 5 트랜지스터와, 제 6 트랜지스터와, 발광소자와, 전원선과, 신호선을 갖는 발광장치에 있어서,제 1 트랜지스터의 소스와 제 2 트랜지스터의 소스는 모두 전원선에 접속되고,제 1 트랜지스터와 제 2 트랜지스터는 게이트가 서로 접속되며,제 3 트랜지스터의 소스와 드레인은, 한쪽이 신호선에, 또 한쪽이 제 1 트랜지스터의 드레인에 접속되며,제 4 트랜지스터의 소스와 드레인은, 한쪽이 제 1 트랜지스터의 드레인 또는신호선에, 또 한쪽이 제 1 및 제 2 트랜지스터의 게이트에 접속되고,제 5 트랜지스터의 소스와 드레인은, 한쪽이 제 1 트랜지스터의 드레인에, 또 한쪽이 제 6 트랜지스터의 소스에 접속되며,제 6 트랜지스터의 게이트는 제 1 및 제 2 트랜지스터의 게이트에 접속되고,제 6 트랜지스터의 드레인은 제 2 트랜지스터의 드레인에 접속되며,제 2 트랜지스터의 드레인은 발광소자의 화소전극에 접속되어 있는 것을 특징으로 하는 발광장치.
- 제 1 트랜지스터와, 제 2 트랜지스터와, 제 3 트랜지스터와, 제 4 트랜지스터와, 제 5 트랜지스터와, 발광소자와, 전원선과, 신호선을 갖는 발광장치에 있어서,제 1 트랜지스터와 제 2 트랜지스터는 게이트가 서로 접속되고,제 3 트랜지스터의 소스와 드레인은, 한쪽이 신호선에, 또 한쪽이 제 1 트랜지스터의 드레인에 접속되며,제 4 트랜지스터의 소스와 드레인은, 한쪽이 제 1 트랜지스터의 드레인 또는 신호선에, 또 한쪽이 제 1 및 제 2 트랜지스터의 게이트에 접속되며,제 5 트랜지스터의 소스와 드레인은, 한쪽이 제 2 트랜지스터의 드레인에, 또 한쪽이 제 1 트랜지스터의 드레인에 접속되고,제 1 및 제 2 트랜지스터의 소스는 발광소자의 화소전극에 접속되어 있는 것을 특징으로 하는 발광장치.
- 제 1 트랜지스터와, 제 2 트랜지스터와, 제 3 트랜지스터와, 제 4 트랜지스터와, 제 5 트랜지스터와, 제 6 트랜지스터와, 발광소자와, 전원선과, 신호선을 갖는 발광장치에 있어서,제 1 트랜지스터와 제 2 트랜지스터는 게이트가 서로 접속되고,제 3 트랜지스터의 소스와 드레인은, 한쪽이 신호선에, 또 한쪽이 제 1 트랜지스터의 드레인에 접속되며,제 4 트랜지스터의 소스와 드레인은, 한쪽이 제 1 트랜지스터의 드레인 또는 신호선에, 또 한쪽이 제 1 및 제 2 트랜지스터의 게이트에 접속되고,제 5 트랜지스터의 소스와 드레인은, 한쪽이 제 2 트랜지스터의 드레인에, 또 한쪽이 제 6 트랜지스터의 드레인에 접속되며,제 6 트랜지스터의 소스는 제 1 트랜지스터의 드레인에 접속되고,제 1 및 제 2 트랜지스터의 소스는 발광소자의 화소전극에 접속되어 있는 것을 특징으로 하는 발광장치.
- 제 1 트랜지스터와, 제 2 트랜지스터와, 제 3 트랜지스터와, 제 4 트랜지스터와, 제 5 트랜지스터와, 발광소자와, 전원선과, 신호선을 갖는 발광장치에 있어서,제 1 트랜지스터와 제 2 트랜지스터는 게이트가 서로 접속되고,제 3 트랜지스터의 소스와 드레인은, 한쪽이 신호선에, 또 한쪽이 제 1 트랜지스터의 소스에 접속되며,제 4 트랜지스터의 소스와 드레인은, 한쪽이 제 1 트랜지스터의 드레인에, 또 한쪽이 제 1 및 제 2 트랜지스터의 게이트에 접속되고,제 5 트랜지스터의 소스와 드레인은, 한쪽이 제 1 트랜지스터의 소스에, 또 한쪽이 제 2 트랜지스터의 소스에 접속되며,제 1 및 제 2 트랜지스터의 드레인은 전원선에 접속되고,제 2 트랜지스터의 소스는 발광소자의 화소전극에 접속되어 있는 것을 특징으로 하는 발광장치.
- 제 16항에 있어서,제 6 트랜지스터를 더 구비하고, 제 6 트랜지스터의 소스와 드레인은, 한쪽이 제 2트랜지스터의 소스에, 또 한쪽이 제 1 트랜지스터의 소스에 접속되어 있는 것을 특징으로 하는 발광장치.
- 제 16항에 있어서,제 6 트랜지스터를 더 구비하고, 제 6 트랜지스터의 소스와 드레인은, 한쪽이 제 2트랜지스터의 소스에, 또 한쪽이 제 1 트랜지스터의 소스에 접속되며,제 5 트랜지스터의 게이트와 제 6 트랜지스터의 게이트는 서로 접속되어 있는 것을 특징으로 하는 발광장치.
- 제 3항에 있어서,제 1 트랜지스터와 제 2 트랜지스터는 동일한 극성을 갖는 것을 특징으로 하는 발광장치.
- 제 4항에 있어서,제 1 트랜지스터와 제 2 트랜지스터는 동일한 극성을 갖는 것을 특징으로 하는 발광장치.
- 제 6항에 있어서,제 1 트랜지스터와 제 2 트랜지스터는 동일한 극성을 갖는 것을 특징으로 하는 발광장치.
- 제 8항에 있어서,제 1 트랜지스터와 제 2 트랜지스터는 동일한 극성을 갖는 것을 특징으로 하는 발광장치.
- 제 9항에 있어서,제 1 트랜지스터와 제 2 트랜지스터는 동일한 극성을 갖는 것을 특징으로 하는 발광장치.
- 제 12항에 있어서,제 1 트랜지스터와 제 2 트랜지스터는 동일한 극성을 갖는 것을 특징으로 하는 발광장치.
- 제 13항에 있어서,제 1 트랜지스터와 제 2 트랜지스터는 동일한 극성을 갖는 것을 특징으로 하는 발광장치.
- 제 14항에 있어서,제 1 트랜지스터와 제 2 트랜지스터는 동일한 극성을 갖는 것을 특징으로 하는 발광장치.
- 제 15항에 있어서,제 1 트랜지스터와 제 2 트랜지스터는 동일한 극성을 갖는 것을 특징으로 하는 발광장치.
- 제 16항에 있어서,제 1 트랜지스터와 제 2 트랜지스터는 동일한 극성을 갖는 것을 특징으로 하는 발광장치.
- 발광소자가 각각 구비된 복수의 화소를 갖는 발광장치에 있어서,상기 각각의 화소는 공급된 전류를 전압으로 변환하는 제 1 및 제 2 수단을 갖고,제 2 수단은, 변환된 전압에 따른 크기의 전류를 발광소자에 공급하는 것을특징으로 하는 발광장치.
- 발광소자가 각각 구비된 복수의 화소와, 비디오 신호에 의해 정해진 크기의 전류를 화소들에 공급하는 전류공급수단을 갖는 발광장치에 있어서,상기 각각의 화소는 공급된 전류를 전압으로 변환하는 제 1 및 제 2 수단을 갖고,제 2 수단은, 변환된 전압에 따른 크기의 전류를 발광소자에 공급하는 것을 특징으로 하는 발광장치.
- 청구항 1에 기재된 발광장치를 구비한 전자장치.
- 청구항 2에 기재된 발광장치를 구비한 전자장치.
- 청구항 3에 기재된 발광장치를 구비한 전자장치.
- 청구항 4에 기재된 발광장치를 구비한 전자장치.
- 청구항 6에 기재된 발광장치를 구비한 전자장치.
- 청구항 8에 기재된 발광장치를 구비한 전자장치.
- 청구항 9에 기재된 발광장치를 구비한 전자장치.
- 청구항 12에 기재된 발광장치를 구비한 전자장치.
- 청구항 13에 기재된 발광장치를 구비한 전자장치.
- 청구항 14에 기재된 발광장치를 구비한 전자장치.
- 청구항 15에 기재된 발광장치를 구비한 전자장치.
- 청구항 16에 기재된 발광장치를 구비한 전자장치.
- 발광소자가 각각 구비된 복수의 화소를 갖는 발광장치의 구동방법에 있어서,제 1 기간에 있어서, 비디오 신호에 의해 정해진 전류가 화소에 공급되고, 복수의 화소 각각의 제 1 수단이 공급된 전류를 전압으로 변환하며,제 2 기간에 있어서, 복수의 화소 각각의 제 1 수단이 변환된 전압에 따른 크기의 제 1 전류를 발광소자에 공급하고, 복수의 화소 각각의 제 2 수단이 변환된 전압에 따른 크기의 제 2 전류를 발광소자에 공급하는 것을 특징으로 하는 발광장치의 구동방법.
- 발광소자가 각각 구비된 복수의 화소를 갖는 발광장치의 구동방법에 있어서,제 1 기간에 있어서, 비디오 신호에 의해 정해진 전류가 화소에 공급되고, 복수의 화소 각각의 제 1 수단이 공급된 전류를 전압으로 변환하여, 변환된 전압에 따른 크기의 제 1 전류를 발광소자에 공급하며,제 2 기간에 있어서, 복수의 화소 각각의 제 1 수단이 변환된 전압에 따른 크기의 제 3 전류를 발광소자에 공급하고, 복수의 화소 각각의 제 2 수단이 변환된 전압에 따른 크기의 제 2 전류를 발광소자에 공급하는 것을 특징으로 하는 발광장치의 구동방법.
- 제 1 기간 및 제 2 기간을 지닌 1 프레임 기간을 갖는 발광장치의 구동방법에 있어서,제 1 및 제 2 기간에 있어서, 발광장치의 제 1 트랜지스터 및 제 2 트랜지스터의 게이트가 서로 접속되고, 제 1 및 제 2 트랜지스터의 소스에 일정한 전압이 인가되며,제 1 기간에 있어서, 제 1 트랜지스터의 게이트는 제 1 트랜지스터의 드레인과 접속되고, 제 2 트랜지스터의 드레인이 발광소자의 화소전극에 접속되며,제 2 기간에 있어서, 제 1 및 제 2 트랜지스터의 드레인이 발광소자의 화소전극에 접속되고, 제 1 트랜지스터의 게이트가 제 1 트랜지스터의 드레인으로부터 분리되어 있는 것을 특징으로 하는 발광장치의 구동방법.
- 제 1 기간 및 제 2 기간을 지닌 1 프레임 기간을 갖는 발광장치의 구동방법에 있어서,제 1 및 제 2 기간에 있어서, 발광장치의 제 1 트랜지스터 및 제 2 트랜지스터의 게이트가 서로 접속되고, 제 1 트랜지스터의 소스와 제 2 트랜지스터의 소스가 서로 접속되며, 제 1 트랜지스터의 드레인에 일정한 전압이 인가되고,제 1 기간에 있어서, 제 2 트랜지스터의 드레인이 플로팅 상태로 설정되고, 제 1 트랜지스터의 게이트가 제 1 트랜지스터의 드레인에 접속되며,제 2 기간에 있어서, 제 2 트랜지스터의 드레인이 일정한 전압이 인가되고, 제 1 트랜지스터의 게이트가 제 1 트랜지스터의 드레인으로부터 분리되며, 제 1 및 제 2 트랜지스터의 소스가 발광소자의 화소전극에 접속되어 있는 것을 특징으로 하는 발광장치의 구동방법.
- 제 1 기간 및 제 2 기간을 지닌 1 프레임 기간을 갖는 발광장치의 구동방법에 있어서,제 1 및 제 2 기간에 있어서, 발광장치의 제 1 트랜지스터 및 제 2 트랜지스터의 게이트가 서로 접속되고, 제 1 트랜지스터의 드레인과 제 2 트랜지스터의 드레인이 서로 접속되며, 제 1 및 제 2 트랜지스터의 드레인에 일정한 전압이 인가되고,제 1 기간에 있어서, 제 1 및 제 2 트랜지스터의 게이트가 제 1 및 제 2 트랜지스터의 드레인에 접속되며,제 2 기간에 있어서, 제 1 및 제 2 트랜지스터의 소스가 발광소자의 화소전극에 접속되어 있는 것을 특징으로 하는 발광장치의 구동방법.
- 제 45항에 있어서,제 1 기간에 있어서 제 1 트랜지스터의 드레인 전류의 크기를 제어하여, 제 2 기간에 있어서 발광소자의 휘도를 제어하는 것을 특징으로 하는 발광장치의 구동방법.
- 제 46항에 있어서,제 1 기간에 있어서 제 1 트랜지스터의 드레인 전류의 크기를 제어하여, 제 2 기간에 있어서 발광소자의 휘도를 제어하는 것을 특징으로 하는 발광장치의 구동방법.
- 제 47항에 있어서,제 1 기간에 있어서 제 1 트랜지스터의 드레인 전류의 크기를 제어하여, 제 2 기간에 있어서 발광소자의 휘도를 제어하는 것을 특징으로 하는 발광장치의 구동방법.
- 제 45항에 있어서,제 1 트랜지스터와 제 2 트랜지스터는 동일한 극성을 갖는 것을 특징으로 하는 발광장치의 구동방법.
- 제 46항에 있어서,제 1 트랜지스터와 제 2 트랜지스터는 동일한 극성을 갖는 것을 특징으로 하는 발광장치의 구동방법.
- 제 47항에 있어서,제 1 트랜지스터와 제 2 트랜지스터는 동일한 극성을 갖는 것을 특징으로 하는 발광장치의 구동방법.
- 제 1 기간 및 제 2 기간을 지닌 1 프레임 기간을 갖는 발광장치의 구동방법에 있어서,제 1 및 제 2 기간에 있어서, 발광장치의 제 1 트랜지스터 및 제 2 트랜지스터의 게이트가 서로 접속되고, 제 1 트랜지스터의 소스와 제 2 트랜지스터의 소스가 서로 접속되며,제 1 기간에 있어서, 제 1 트랜지스터의 게이트 및 드레인에 일정한 전압이 인가되고, 제 2 트랜지스터의 드레인은 플로팅 상태로 설정되며, 제 1 트랜지스터의 드레인 전류는 정전류원에 의해 제어되고,제 2 기간에 있어서, 제 1 트랜지스터의 게이트는 제 1 트랜지스터의 드레인으로부터 분리되고, 제 1 및 제 2 트랜지스터의 드레인에 일정한 전압이 인가되며, 제 1 트랜지스터의 드레인 전류와 제 2 트랜지스터의 드레인 전류는 모두 발광소자로 흐르는 것을 특징으로 하는 발광장치의 구동방법.
- 제 1 기간 및 제 2 기간을 지닌 1 프레임 기간을 갖는 발광장치의 구동방법에 있어서,제 1 및 제 2 기간에 있어서, 발광장치의 제 1 트랜지스터 및 제 2 트랜지스터의 게이트가 서로 접속되고, 제 1 트랜지스터의 드레인과 제 2 트랜지스터의 드레인이 서로 접속되며,제 1 기간에 있어서, 제 1 트랜지스터 및 제 2 트랜지스터의 게이트와 제 1 및 제 2 트랜지스터의 드레인에 일정한 전압이 인가되고, 제 1 트랜지스터의 드레인 전류는 정전류원에 의해 제어되며,제 2 기간에 있어서, 제 1 트랜지스터의 게이트는 제 1 트랜지스터의 드레인으로부터 분리되고, 제 2 트랜지스터의 게이트는 제 2 트랜지스터의 드레인으로부터 분리되며, 제 1 및 제 2 트랜지스터의 드레인에 일정한 전압이 인가되고, 제 1 트랜지스터의 드레인 전류와 제 2 트랜지스터의 드레인 전류는 모두 발광소자로 흐르는 것을 특징으로 하는 발광장치의 구동방법.
- 제 1 기간 및 제 2 기간을 지닌 1 프레임 기간을 갖는 발광장치의 구동방법에 있어서,제 1 및 제 2 기간에 있어서, 발광장치의 제 1 트랜지스터 및 제 2 트랜지스터의 게이트가 서로 접속되고, 제 1 트랜지스터 및 제 2 트랜지스터의 소스에 일정한 전압이 인가되며,제 1 기간에 있어서, 제 1 트랜지스터의 게이트가 제 1 트랜지스터의 드레인에 접속되고, 제 2 트랜지스터의 드레인이 발광소자의 화소전극에 접속되며, 제 1 트랜지스터의 드레인 전류가 정전류원에 의해 제어되고,제 2 기간에 있어서, 제 1 및 제 2 트랜지스터의 게이트는 발광소자의 제 3 트랜지스터의 게이트에 접속되고, 제 1 및 제 3 트랜지스터는 동일한 크기의 드레인 전류를 가지며, 제 2 트랜지스터의 드레인 전류와 제 3 트랜지스터의 드레인 전류는 모두 발광소자로 흐르는 것을 특징으로 하는 발광장치의 구동방법.
- 제 1 기간 및 제 2 기간을 지닌 1 프레임 기간을 갖는 발광장치의 구동방법에 있어서,제 1 및 제 2 기간에 있어서, 발광장치의 제 1 트랜지스터 및 제 2 트랜지스터의 게이트가 서로 접속되고, 제 1 트랜지스터의 소스 및 제 2 트랜지스터의 소스는 모두 발광소자의 화소전극에 접속되며,제 1 기간에 있어서, 제 1 트랜지스터의 게이트가 제 1 트랜지스터의 드레인에 접속되고, 제 2 트랜지스터의 드레인에 일정한 전압이 인가되며, 제 1 트랜지스터의 드레인 전류가 정전류원에 의해 제어되고,제 2 기간에 있어서, 제 1 및 제 2 트랜지스터의 게이트는 발광장치의 제 3 트랜지스터의 게이트에 접속되고, 제 1 트랜지스터의 드레인은 제 3 트랜지스터의 소스에 접속되며, 제 3 트랜지스터의 드레인과 제 2 트랜지스터의 드레인에는 일정한 전압이 인가되고, 제 2 트랜지스터의 드레인 전류와 제 3 트랜지스터의 드레인 전류는 모두 발광소자로 흐르는 것을 특징으로 하는 발광장치의 구동방법.
- 발광소자가 각각 구비된 복수의 화소를 갖는 발광장치의 구동방법에 있어서,제 1 기간에 있어서, 비디오 신호에 의해 정해진 전류가 복수의 화소로 공급되고, 복수의 화소 각각의 제 1 및 제 2 수단은 공급된 전류를 전압으로 변환하며,제 2 기간에 있어서, 복수의 화소 각각의 제 2 수단은 변환된 전압에 따른 크기의 전류를 발광소자에 공급하는 것을 특징으로 하는 발광장치의 구동방법.
- 복수의 화소를 갖는 소자 기판에 있어서,복수의 화소 각각은, 공급된 전류를 전압으로 변환하고 변환된 전압에 따른 크기의 제 1 전류를 발광소자에 공급하는 수단과, 변환된 전압에 따른 크기의 제 2 전류를 발광소자에 공급하는 수단을 갖는 것을 특징으로 하는 소자 기판.
- 복수의 화소와, 비디오 신호에 의해 정해진 크기의 전류를 화소들에 공급하는 수단을 갖는 소자 기판에 있어서,복수의 화소 각각은, 공급된 전류를 전압으로 변환하고 변환된 전압에 따른 크기의 제 1 전류를 발광소자에 공급하는 수단과, 변환된 전압에 따른 크기의 제 2 전류를 발광소자에 공급하는 수단을 갖는 것을 특징으로 하는 소자 기판.
- 복수의 화소를 갖는 소자 기판에 있어서,복수의 화소 각각은 공급된 전류를 전압으로 변환하는 제 1 및 제 2 수단을 갖고,제 2 수단은 변환된 전압에 따른 크기의 전류를 발광소자에 공급하는 것을 특징으로 하는 소자 기판.
- 복수의 화소와, 비디오 신호에 의해 정해진 크기의 전류를 화소들에 공급하는 수단을 갖는 소자 기판에 있어서,복수의 화소 각각은 공급된 전류를 전압으로 변환하는 제 1 및 제 2 수단을 갖고,제 2 수단은 변환된 전압에 따른 크기의 전류를 발광소자에 공급하는 것을 특징으로 하는 소자 기판.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001258936 | 2001-08-29 | ||
| JPJP-P-2001-00258936 | 2001-08-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030019194A true KR20030019194A (ko) | 2003-03-06 |
| KR100910166B1 KR100910166B1 (ko) | 2009-07-30 |
Family
ID=19086376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020051389A KR100910166B1 (ko) | 2001-08-29 | 2002-08-29 | 발광장치, 발광장치의 구동방법, 소자 기판 및 전자장치 |
Country Status (5)
| Country | Link |
|---|---|
| US (5) | US7046240B2 (ko) |
| JP (2) | JP5030993B2 (ko) |
| KR (1) | KR100910166B1 (ko) |
| CN (2) | CN101257743B (ko) |
| TW (1) | TW546600B (ko) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100705852B1 (ko) * | 2004-04-27 | 2007-04-09 | 로무 가부시키가이샤 | 유기 ｅｌ 구동 회로의 기준 전류 발생 회로, 유기 ｅｌ구동 회로 및 유기 ｅｌ 표시 장치 |
| KR100741536B1 (ko) * | 2004-11-02 | 2007-07-20 | 미쓰비시덴키 가부시키가이샤 | 표시장치 및 그 제조방법 |
| KR101137849B1 (ko) * | 2005-06-28 | 2012-04-20 | 엘지디스플레이 주식회사 | 발광 표시장치 |
| KR101298302B1 (ko) * | 2006-09-07 | 2013-08-26 | 더 리젠츠 오브 더 유니버시티 오브 미시간 | 유기 발광다이오드 표시장치와 그의 구동방법 |
| KR101458911B1 (ko) * | 2008-05-07 | 2014-11-12 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN112071882A (zh) * | 2020-09-16 | 2020-12-11 | 合肥京东方卓印科技有限公司 | 显示基板及其制备方法、显示装置 |
Families Citing this family (179)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100637433B1 (ko) * | 2004-05-24 | 2006-10-20 | 삼성에스디아이 주식회사 | 발광 표시 장치 |
| US7569849B2 (en) | 2001-02-16 | 2009-08-04 | Ignis Innovation Inc. | Pixel driver circuit and pixel circuit having the pixel driver circuit |
| US6753654B2 (en) | 2001-02-21 | 2004-06-22 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and electronic appliance |
| JP4831874B2 (ja) * | 2001-02-26 | 2011-12-07 | 株式会社半導体エネルギー研究所 | 発光装置及び電子機器 |
| US6693385B2 (en) | 2001-03-22 | 2004-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Method of driving a display device |
| US6876350B2 (en) * | 2001-08-10 | 2005-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic equipment using the same |
| CN101257743B (zh) * | 2001-08-29 | 2011-05-25 | 株式会社半导体能源研究所 | 发光器件及这种发光器件的驱动方法 |
| TW563088B (en) | 2001-09-17 | 2003-11-21 | Semiconductor Energy Lab | Light emitting device, method of driving a light emitting device, and electronic equipment |
| JP3810725B2 (ja) | 2001-09-21 | 2006-08-16 | 株式会社半導体エネルギー研究所 | 発光装置及び電子機器 |
| GB2384100B (en) * | 2002-01-09 | 2005-10-26 | Seiko Epson Corp | An electronic circuit for controlling the current supply to an element |
| JP2004138803A (ja) * | 2002-10-17 | 2004-05-13 | Seiko Epson Corp | 電子回路、電気光学装置及び電子機器 |
| US8035626B2 (en) * | 2002-11-29 | 2011-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Current driving circuit and display device using the current driving circuit |
| JPWO2004054114A1 (ja) * | 2002-12-10 | 2006-04-13 | 株式会社半導体エネルギー研究所 | 半導体装置、デジタル・アナログ変換回路及びそれらを用いた表示装置 |
| US7485579B2 (en) * | 2002-12-13 | 2009-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| JP2004200378A (ja) * | 2002-12-18 | 2004-07-15 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP4307830B2 (ja) * | 2002-12-25 | 2009-08-05 | 株式会社半導体エネルギー研究所 | 画像表示装置 |
| JP4339103B2 (ja) | 2002-12-25 | 2009-10-07 | 株式会社半導体エネルギー研究所 | 半導体装置及び表示装置 |
| JP4663963B2 (ja) * | 2003-02-17 | 2011-04-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4378087B2 (ja) * | 2003-02-19 | 2009-12-02 | 奇美電子股▲ふん▼有限公司 | 画像表示装置 |
| JP2004254190A (ja) * | 2003-02-21 | 2004-09-09 | Seiko Epson Corp | 電子回路、電子装置、電気光学装置及び電子機器 |
| CA2419704A1 (en) | 2003-02-24 | 2004-08-24 | Ignis Innovation Inc. | Method of manufacturing a pixel with organic light-emitting diode |
| CN1754316B (zh) * | 2003-02-28 | 2011-07-13 | 株式会社半导体能源研究所 | 半导体装置及其驱动方法 |
| TWI230914B (en) * | 2003-03-12 | 2005-04-11 | Au Optronics Corp | Circuit of current driving active matrix organic light emitting diode pixel and driving method thereof |
| JP4360121B2 (ja) | 2003-05-23 | 2009-11-11 | ソニー株式会社 | 画素回路、表示装置、および画素回路の駆動方法 |
| JP4235045B2 (ja) * | 2003-06-24 | 2009-03-04 | 株式会社 日立ディスプレイズ | 表示装置の駆動方法 |
| JP2005099713A (ja) * | 2003-08-25 | 2005-04-14 | Seiko Epson Corp | 電気光学装置、電気光学装置の駆動方法及び電子機器 |
| TWI229313B (en) * | 2003-09-12 | 2005-03-11 | Au Optronics Corp | Display pixel circuit and driving method thereof |
| CA2443206A1 (en) | 2003-09-23 | 2005-03-23 | Ignis Innovation Inc. | Amoled display backplanes - pixel driver circuits, array architecture, and external compensation |
| US7126566B2 (en) * | 2003-11-01 | 2006-10-24 | Wintek Corporation | Driving circuit and driving method of active matrix organic electro-luminescence display |
| JP2005181975A (ja) * | 2003-11-20 | 2005-07-07 | Seiko Epson Corp | 画素回路、電気光学装置および電子機器 |
| KR100599724B1 (ko) * | 2003-11-20 | 2006-07-12 | 삼성에스디아이 주식회사 | 표시 패널, 이를 이용한 발광 표시 장치 및 그 구동 방법 |
| TWI250823B (en) * | 2003-11-26 | 2006-03-01 | Rohm Co Ltd | D/A converter circuit, organic EL drive circuit and organic EL display device |
| JP3933667B2 (ja) * | 2004-04-29 | 2007-06-20 | 三星エスディアイ株式会社 | 発光表示パネル及び発光表示装置 |
| DE102004022424A1 (de) * | 2004-05-06 | 2005-12-01 | Deutsche Thomson-Brandt Gmbh | Schaltung und Ansteuerverfahren für eine Leuchtanzeige |
| KR101142994B1 (ko) * | 2004-05-20 | 2012-05-08 | 삼성전자주식회사 | 표시 장치 및 그 구동 방법 |
| US7245297B2 (en) * | 2004-05-22 | 2007-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| DE102004028233A1 (de) * | 2004-06-11 | 2005-12-29 | Deutsche Thomson-Brandt Gmbh | Verfahren zur Ansteuerung und Schaltung eines Elements einer Leuchtanzeige |
| JP4834876B2 (ja) * | 2004-06-25 | 2011-12-14 | 京セラ株式会社 | 画像表示装置 |
| CA2472671A1 (en) | 2004-06-29 | 2005-12-29 | Ignis Innovation Inc. | Voltage-programming scheme for current-driven amoled displays |
| JP4170963B2 (ja) * | 2004-07-22 | 2008-10-22 | 浜松ホトニクス株式会社 | Ｌｅｄ駆動回路 |
| KR100612392B1 (ko) * | 2004-10-13 | 2006-08-16 | 삼성에스디아이 주식회사 | 발광 표시 장치 및 발광 표시 패널 |
| JP4311340B2 (ja) * | 2004-11-10 | 2009-08-12 | ソニー株式会社 | 定電流駆動装置 |
| KR20060054603A (ko) * | 2004-11-15 | 2006-05-23 | 삼성전자주식회사 | 표시 장치 및 그 구동 방법 |
| KR100688801B1 (ko) * | 2004-11-22 | 2007-03-02 | 삼성에스디아이 주식회사 | 델타 화소회로 및 발광 표시장치 |
| KR100598431B1 (ko) * | 2004-11-25 | 2006-07-11 | 한국전자통신연구원 | 능동 구동 전압/전류형 유기 ｅｌ 화소 회로 및 표시 장치 |
| WO2006059813A1 (en) * | 2004-12-03 | 2006-06-08 | Seoul National University Industry Foundation | Picture element structure of current programming method type active matrix organic emitting diode display and driving method of data line |
| CA2490858A1 (en) * | 2004-12-07 | 2006-06-07 | Ignis Innovation Inc. | Driving method for compensated voltage-programming of amoled displays |
| EP2688058A3 (en) | 2004-12-15 | 2014-12-10 | Ignis Innovation Inc. | Method and system for programming, calibrating and driving a light emitting device display |
| US8576217B2 (en) | 2011-05-20 | 2013-11-05 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US9799246B2 (en) | 2011-05-20 | 2017-10-24 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US9275579B2 (en) | 2004-12-15 | 2016-03-01 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US20140111567A1 (en) | 2005-04-12 | 2014-04-24 | Ignis Innovation Inc. | System and method for compensation of non-uniformities in light emitting device displays |
| US10013907B2 (en) | 2004-12-15 | 2018-07-03 | Ignis Innovation Inc. | Method and system for programming, calibrating and/or compensating, and driving an LED display |
| US9171500B2 (en) | 2011-05-20 | 2015-10-27 | Ignis Innovation Inc. | System and methods for extraction of parasitic parameters in AMOLED displays |
| US9280933B2 (en) | 2004-12-15 | 2016-03-08 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US10012678B2 (en) | 2004-12-15 | 2018-07-03 | Ignis Innovation Inc. | Method and system for programming, calibrating and/or compensating, and driving an LED display |
| US20060158397A1 (en) * | 2005-01-14 | 2006-07-20 | Joon-Chul Goh | Display device and driving method therefor |
| CA2495726A1 (en) | 2005-01-28 | 2006-07-28 | Ignis Innovation Inc. | Locally referenced voltage programmed pixel for amoled displays |
| CA2496642A1 (en) | 2005-02-10 | 2006-08-10 | Ignis Innovation Inc. | Fast settling time driving method for organic light-emitting diode (oled) displays based on current programming |
| JP2006259530A (ja) * | 2005-03-18 | 2006-09-28 | Seiko Epson Corp | 有機ｅｌ装置及びその駆動方法並びに電子機器 |
| TWI253846B (en) * | 2005-03-28 | 2006-04-21 | Ind Tech Res Inst | Photo-sensing display unit |
| TWI272040B (en) * | 2005-06-01 | 2007-01-21 | Au Optronics Corp | Electroluminescence display and pixel array thereof |
| TW200707376A (en) | 2005-06-08 | 2007-02-16 | Ignis Innovation Inc | Method and system for driving a light emitting device display |
| CA2518276A1 (en) | 2005-09-13 | 2007-03-13 | Ignis Innovation Inc. | Compensation technique for luminance degradation in electro-luminance devices |
| KR101324756B1 (ko) * | 2005-10-18 | 2013-11-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 그의 구동방법 |
| US9153341B2 (en) | 2005-10-18 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Shift register, semiconductor device, display device, and electronic device |
| TWI272570B (en) * | 2005-12-08 | 2007-02-01 | Chi Mei El Corp | Organic light emitting display and pixel with voltage compensation technique thereof |
| EP1796070A1 (en) | 2005-12-08 | 2007-06-13 | Thomson Licensing | Luminous display and method for controlling the same |
| JP5164857B2 (ja) | 2006-01-09 | 2013-03-21 | イグニス・イノベイション・インコーポレーテッド | アクティブマトリクスディスプレイ回路の駆動方法および表示システム |
| US9269322B2 (en) | 2006-01-09 | 2016-02-23 | Ignis Innovation Inc. | Method and system for driving an active matrix display circuit |
| US9489891B2 (en) | 2006-01-09 | 2016-11-08 | Ignis Innovation Inc. | Method and system for driving an active matrix display circuit |
| GB2436390B (en) * | 2006-03-23 | 2011-06-29 | Cambridge Display Tech Ltd | Image processing systems |
| TW200746022A (en) | 2006-04-19 | 2007-12-16 | Ignis Innovation Inc | Stable driving scheme for active matrix displays |
| US20070273618A1 (en) * | 2006-05-26 | 2007-11-29 | Toppoly Optoelectronics Corp. | Pixels and display panels |
| KR100967142B1 (ko) * | 2006-08-01 | 2010-07-06 | 가시오게산키 가부시키가이샤 | 표시구동장치 및 표시장치 |
| CA2556961A1 (en) | 2006-08-15 | 2008-02-15 | Ignis Innovation Inc. | Oled compensation technique based on oled capacitance |
| TW200811812A (en) * | 2006-08-16 | 2008-03-01 | Tpo Displays Corp | System for displaying image and driving method for organic light-emitting element |
| EP1895545B1 (en) | 2006-08-31 | 2014-04-23 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US8159422B2 (en) * | 2006-09-05 | 2012-04-17 | Canon Kabushiki Kaisha | Light emitting display device with first and second transistor films and capacitor with large capacitance value |
| TWI442368B (zh) * | 2006-10-26 | 2014-06-21 | Semiconductor Energy Lab | 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法 |
| CN101192373B (zh) * | 2006-11-27 | 2012-01-18 | 奇美电子股份有限公司 | 有机发光显示器及其具有电压补偿技术的有机发光像素 |
| JP2008298970A (ja) * | 2007-05-30 | 2008-12-11 | Canon Inc | 有機ｅｌ画素回路及びその駆動方法 |
| CN102057418B (zh) | 2008-04-18 | 2014-11-12 | 伊格尼斯创新公司 | 用于发光器件显示器的系统和驱动方法 |
| CA2637343A1 (en) | 2008-07-29 | 2010-01-29 | Ignis Innovation Inc. | Improving the display source driver |
| JP5107824B2 (ja) * | 2008-08-18 | 2012-12-26 | 富士フイルム株式会社 | 表示装置およびその駆動制御方法 |
| JP5525224B2 (ja) * | 2008-09-30 | 2014-06-18 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US9370075B2 (en) | 2008-12-09 | 2016-06-14 | Ignis Innovation Inc. | System and method for fast compensation programming of pixels in a display |
| CN101847648B (zh) * | 2009-03-23 | 2012-11-21 | 北京京东方光电科技有限公司 | 有源矩阵有机发光二极管像素结构及其制造方法 |
| US10319307B2 (en) | 2009-06-16 | 2019-06-11 | Ignis Innovation Inc. | Display system with compensation techniques and/or shared level resources |
| US9384698B2 (en) | 2009-11-30 | 2016-07-05 | Ignis Innovation Inc. | System and methods for aging compensation in AMOLED displays |
| US9311859B2 (en) | 2009-11-30 | 2016-04-12 | Ignis Innovation Inc. | Resetting cycle for aging compensation in AMOLED displays |
| CA2688870A1 (en) | 2009-11-30 | 2011-05-30 | Ignis Innovation Inc. | Methode and techniques for improving display uniformity |
| CA2669367A1 (en) | 2009-06-16 | 2010-12-16 | Ignis Innovation Inc | Compensation technique for color shift in displays |
| CN102549638B (zh) | 2009-10-09 | 2015-04-01 | 株式会社半导体能源研究所 | 发光显示器件以及包括该发光显示器件的电子设备 |
| KR102162746B1 (ko) * | 2009-10-21 | 2020-10-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 아날로그 회로 및 반도체 장치 |
| US8633873B2 (en) | 2009-11-12 | 2014-01-21 | Ignis Innovation Inc. | Stable fast programming scheme for displays |
| US10996258B2 (en) | 2009-11-30 | 2021-05-04 | Ignis Innovation Inc. | Defect detection and correction of pixel circuits for AMOLED displays |
| US8803417B2 (en) | 2009-12-01 | 2014-08-12 | Ignis Innovation Inc. | High resolution pixel architecture |
| US8399948B2 (en) * | 2009-12-04 | 2013-03-19 | Lg Innotek Co., Ltd. | Light emitting device, light emitting device package and lighting system |
| CA2687631A1 (en) | 2009-12-06 | 2011-06-06 | Ignis Innovation Inc | Low power driving scheme for display applications |
| US9881532B2 (en) | 2010-02-04 | 2018-01-30 | Ignis Innovation Inc. | System and method for extracting correlation curves for an organic light emitting device |
| US20140313111A1 (en) | 2010-02-04 | 2014-10-23 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| US10163401B2 (en) | 2010-02-04 | 2018-12-25 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| US10176736B2 (en) | 2010-02-04 | 2019-01-08 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| US10089921B2 (en) | 2010-02-04 | 2018-10-02 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| CA2692097A1 (en) | 2010-02-04 | 2011-08-04 | Ignis Innovation Inc. | Extracting correlation curves for light emitting device |
| CA2696778A1 (en) | 2010-03-17 | 2011-09-17 | Ignis Innovation Inc. | Lifetime, uniformity, parameter extraction methods |
| KR101681097B1 (ko) * | 2010-07-27 | 2016-12-02 | 삼성디스플레이 주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 |
| JP5304761B2 (ja) * | 2010-09-28 | 2013-10-02 | カシオ計算機株式会社 | 発光装置及び電子機器 |
| JP5735535B2 (ja) * | 2010-11-15 | 2015-06-17 | 株式会社Ｊｏｌｅｄ | 有機ｅｌ素子と、表示パネルおよび表示装置 |
| US8907991B2 (en) | 2010-12-02 | 2014-12-09 | Ignis Innovation Inc. | System and methods for thermal compensation in AMOLED displays |
| US8922464B2 (en) | 2011-05-11 | 2014-12-30 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device and driving method thereof |
| US9886899B2 (en) | 2011-05-17 | 2018-02-06 | Ignis Innovation Inc. | Pixel Circuits for AMOLED displays |
| WO2012156942A1 (en) | 2011-05-17 | 2012-11-22 | Ignis Innovation Inc. | Systems and methods for display systems with dynamic power control |
| US20140368491A1 (en) | 2013-03-08 | 2014-12-18 | Ignis Innovation Inc. | Pixel circuits for amoled displays |
| US9606607B2 (en) | 2011-05-17 | 2017-03-28 | Ignis Innovation Inc. | Systems and methods for display systems with dynamic power control |
| US9351368B2 (en) | 2013-03-08 | 2016-05-24 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US9530349B2 (en) | 2011-05-20 | 2016-12-27 | Ignis Innovations Inc. | Charged-based compensation and parameter extraction in AMOLED displays |
| US9466240B2 (en) | 2011-05-26 | 2016-10-11 | Ignis Innovation Inc. | Adaptive feedback system for compensating for aging pixel areas with enhanced estimation speed |
| EP3547301A1 (en) | 2011-05-27 | 2019-10-02 | Ignis Innovation Inc. | Systems and methods for aging compensation in amoled displays |
| JP2014522506A (ja) | 2011-05-28 | 2014-09-04 | イグニス・イノベイション・インコーポレーテッド | ディスプレイのピクセルの速い補償プログラミングためのシステムと方法 |
| US9070775B2 (en) | 2011-08-03 | 2015-06-30 | Ignis Innovations Inc. | Thin film transistor |
| US8901579B2 (en) | 2011-08-03 | 2014-12-02 | Ignis Innovation Inc. | Organic light emitting diode and method of manufacturing |
| US8710505B2 (en) | 2011-08-05 | 2014-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR101960971B1 (ko) * | 2011-08-05 | 2019-03-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| CN102708786B (zh) * | 2011-08-25 | 2014-12-10 | 京东方科技集团股份有限公司 | Amoled像素单元驱动电路和方法、像素单元以及显示装置 |
| CN102708787A (zh) * | 2011-08-25 | 2012-10-03 | 京东方科技集团股份有限公司 | Amoled像素单元驱动电路和方法、像素单元以及显示装置 |
| JP6050054B2 (ja) | 2011-09-09 | 2016-12-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR20190033094A (ko) | 2011-10-18 | 2019-03-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치를 구동하는 방법 |
| US9324268B2 (en) | 2013-03-15 | 2016-04-26 | Ignis Innovation Inc. | Amoled displays with multiple readout circuits |
| US10089924B2 (en) | 2011-11-29 | 2018-10-02 | Ignis Innovation Inc. | Structural and low-frequency non-uniformity compensation |
| US9385169B2 (en) | 2011-11-29 | 2016-07-05 | Ignis Innovation Inc. | Multi-functional active matrix organic light-emitting diode display |
| TWI464788B (zh) * | 2011-12-22 | 2014-12-11 | Ind Tech Res Inst | 感測元件陣列及其製作方法 |
| US8937632B2 (en) | 2012-02-03 | 2015-01-20 | Ignis Innovation Inc. | Driving system for active-matrix displays |
| US10043794B2 (en) | 2012-03-22 | 2018-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
| CN102708798B (zh) * | 2012-04-28 | 2015-05-13 | 京东方科技集团股份有限公司 | 一种像素单元驱动电路、驱动方法、像素单元和显示装置 |
| US9747834B2 (en) | 2012-05-11 | 2017-08-29 | Ignis Innovation Inc. | Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore |
| US8922544B2 (en) | 2012-05-23 | 2014-12-30 | Ignis Innovation Inc. | Display systems with compensation for line propagation delay |
| JP6228753B2 (ja) * | 2012-06-01 | 2017-11-08 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置、表示モジュール、及び電子機器 |
| US9916793B2 (en) * | 2012-06-01 | 2018-03-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of driving the same |
| US9336717B2 (en) | 2012-12-11 | 2016-05-10 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US9786223B2 (en) | 2012-12-11 | 2017-10-10 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US9830857B2 (en) | 2013-01-14 | 2017-11-28 | Ignis Innovation Inc. | Cleaning common unwanted signals from pixel measurements in emissive displays |
| WO2014108879A1 (en) | 2013-01-14 | 2014-07-17 | Ignis Innovation Inc. | Driving scheme for emissive displays providing compensation for driving transistor variations |
| CA2894717A1 (en) | 2015-06-19 | 2016-12-19 | Ignis Innovation Inc. | Optoelectronic device characterization in array with shared sense line |
| US9721505B2 (en) | 2013-03-08 | 2017-08-01 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| EP2779147B1 (en) | 2013-03-14 | 2016-03-02 | Ignis Innovation Inc. | Re-interpolation with edge detection for extracting an aging pattern for AMOLED displays |
| CN105247462A (zh) | 2013-03-15 | 2016-01-13 | 伊格尼斯创新公司 | Amoled显示器的触摸分辨率的动态调整 |
| CN105144361B (zh) | 2013-04-22 | 2019-09-27 | 伊格尼斯创新公司 | 用于oled显示面板的检测系统 |
| CN103325338B (zh) * | 2013-06-18 | 2015-06-24 | 京东方科技集团股份有限公司 | 一种amoled驱动电路、驱动方法和显示装置 |
| CN107452314B (zh) | 2013-08-12 | 2021-08-24 | 伊格尼斯创新公司 | 用于要被显示器显示的图像的补偿图像数据的方法和装置 |
| US9741282B2 (en) | 2013-12-06 | 2017-08-22 | Ignis Innovation Inc. | OLED display system and method |
| US9761170B2 (en) | 2013-12-06 | 2017-09-12 | Ignis Innovation Inc. | Correction for localized phenomena in an image array |
| US9502653B2 (en) | 2013-12-25 | 2016-11-22 | Ignis Innovation Inc. | Electrode contacts |
| US10997901B2 (en) | 2014-02-28 | 2021-05-04 | Ignis Innovation Inc. | Display system |
| US10176752B2 (en) | 2014-03-24 | 2019-01-08 | Ignis Innovation Inc. | Integrated gate driver |
| DE102015206281A1 (de) | 2014-04-08 | 2015-10-08 | Ignis Innovation Inc. | Anzeigesystem mit gemeinsam genutzten Niveauressourcen für tragbare Vorrichtungen |
| KR101519445B1 (ko) * | 2014-04-14 | 2015-05-12 | 숭실대학교산학협력단 | 전압보상형 화소회로 및 그 구동방법 |
| CA2872563A1 (en) | 2014-11-28 | 2016-05-28 | Ignis Innovation Inc. | High pixel density array architecture |
| CA2873476A1 (en) | 2014-12-08 | 2016-06-08 | Ignis Innovation Inc. | Smart-pixel display architecture |
| CA2879462A1 (en) | 2015-01-23 | 2016-07-23 | Ignis Innovation Inc. | Compensation for color variation in emissive devices |
| CA2886862A1 (en) | 2015-04-01 | 2016-10-01 | Ignis Innovation Inc. | Adjusting display brightness for avoiding overheating and/or accelerated aging |
| CA2889870A1 (en) | 2015-05-04 | 2016-11-04 | Ignis Innovation Inc. | Optical feedback system |
| CA2892714A1 (en) | 2015-05-27 | 2016-11-27 | Ignis Innovation Inc | Memory bandwidth reduction in compensation system |
| KR102431363B1 (ko) * | 2015-06-30 | 2022-08-09 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 그 구동 방법 |
| CA2898282A1 (en) | 2015-07-24 | 2017-01-24 | Ignis Innovation Inc. | Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays |
| US10373554B2 (en) | 2015-07-24 | 2019-08-06 | Ignis Innovation Inc. | Pixels and reference circuits and timing techniques |
| US10657895B2 (en) | 2015-07-24 | 2020-05-19 | Ignis Innovation Inc. | Pixels and reference circuits and timing techniques |
| CA2900170A1 (en) | 2015-08-07 | 2017-02-07 | Gholamreza Chaji | Calibration of pixel based on improved reference values |
| CA2908285A1 (en) | 2015-10-14 | 2017-04-14 | Ignis Innovation Inc. | Driver with multiple color pixel structure |
| CA2909813A1 (en) | 2015-10-26 | 2017-04-26 | Ignis Innovation Inc | High ppi pattern orientation |
| CN106409224A (zh) * | 2016-10-28 | 2017-02-15 | 京东方科技集团股份有限公司 | 像素驱动电路、驱动电路、显示基板和显示装置 |
| US10586491B2 (en) | 2016-12-06 | 2020-03-10 | Ignis Innovation Inc. | Pixel circuits for mitigation of hysteresis |
| US10714018B2 (en) | 2017-05-17 | 2020-07-14 | Ignis Innovation Inc. | System and method for loading image correction data for displays |
| US11025899B2 (en) | 2017-08-11 | 2021-06-01 | Ignis Innovation Inc. | Optical correction systems and methods for correcting non-uniformity of emissive display devices |
| CN108022545B (zh) * | 2018-01-19 | 2021-09-14 | 昆山国显光电有限公司 | 显示屏调光方法、装置、存储介质及电子设备 |
| US10971078B2 (en) | 2018-02-12 | 2021-04-06 | Ignis Innovation Inc. | Pixel measurement through data line |
| CN110264953B (zh) * | 2019-06-19 | 2021-02-05 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、像素结构和显示装置 |
| CN113112964B (zh) * | 2021-04-14 | 2022-08-09 | 京东方科技集团股份有限公司 | 像素电路、像素驱动方法和显示装置 |
Family Cites Families (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3786279A (en) * | 1972-05-30 | 1974-01-15 | Motorola Inc | Adaptive transistor switch |
| US5684365A (en) | 1994-12-14 | 1997-11-04 | Eastman Kodak Company | TFT-el display panel using organic electroluminescent media |
| EP0845900B1 (en) * | 1995-08-11 | 2002-11-06 | Kabushiki Kaisha Toshiba | Image system, solid-state imaging device semiconductor integrated circuit |
| JPH09329806A (ja) * | 1996-06-11 | 1997-12-22 | Toshiba Corp | 液晶表示装置 |
| US5990629A (en) * | 1997-01-28 | 1999-11-23 | Casio Computer Co., Ltd. | Electroluminescent display device and a driving method thereof |
| JPH10214060A (ja) | 1997-01-28 | 1998-08-11 | Casio Comput Co Ltd | 電界発光表示装置およびその駆動方法 |
| US5952789A (en) * | 1997-04-14 | 1999-09-14 | Sarnoff Corporation | Active matrix organic light emitting diode (amoled) display pixel structure and data load/illuminate circuit therefor |
| US6229506B1 (en) * | 1997-04-23 | 2001-05-08 | Sarnoff Corporation | Active matrix light emitting diode pixel structure and concomitant method |
| US6023259A (en) * | 1997-07-11 | 2000-02-08 | Fed Corporation | OLED active matrix using a single transistor current mode pixel design |
| JP3252897B2 (ja) * | 1998-03-31 | 2002-02-04 | 日本電気株式会社 | 素子駆動装置および方法、画像表示装置 |
| GB9812739D0 (en) | 1998-06-12 | 1998-08-12 | Koninkl Philips Electronics Nv | Active matrix electroluminescent display devices |
| GB9812742D0 (en) * | 1998-06-12 | 1998-08-12 | Philips Electronics Nv | Active matrix electroluminescent display devices |
| JP2000040924A (ja) | 1998-07-24 | 2000-02-08 | Nec Corp | 定電流駆動回路 |
| JP2953465B1 (ja) | 1998-08-14 | 1999-09-27 | 日本電気株式会社 | 定電流駆動回路 |
| JP3315652B2 (ja) | 1998-09-07 | 2002-08-19 | キヤノン株式会社 | 電流出力回路 |
| JP3137095B2 (ja) | 1998-10-30 | 2001-02-19 | 日本電気株式会社 | 定電流駆動回路 |
| JP3686769B2 (ja) | 1999-01-29 | 2005-08-24 | 日本電気株式会社 | 有機ｅｌ素子駆動装置と駆動方法 |
| JP2000267164A (ja) | 1999-03-15 | 2000-09-29 | Fuji Photo Film Co Ltd | レンズ沈胴式カメラおよびその制御方法 |
| TW483287B (en) * | 1999-06-21 | 2002-04-11 | Semiconductor Energy Lab | EL display device, driving method thereof, and electronic equipment provided with the EL display device |
| KR100888004B1 (ko) | 1999-07-14 | 2009-03-09 | 소니 가부시끼 가이샤 | 전류 구동 회로 및 그것을 사용한 표시 장치, 화소 회로,및 구동 방법 |
| JP2001042826A (ja) | 1999-07-30 | 2001-02-16 | Pioneer Electronic Corp | アクティブマトリクス型発光パネル及び表示装置 |
| JP2001147659A (ja) * | 1999-11-18 | 2001-05-29 | Sony Corp | 表示装置 |
| TW587239B (en) * | 1999-11-30 | 2004-05-11 | Semiconductor Energy Lab | Electric device |
| US6307322B1 (en) * | 1999-12-28 | 2001-10-23 | Sarnoff Corporation | Thin-film transistor circuitry with reduced sensitivity to variance in transistor threshold voltage |
| WO2001054107A1 (en) * | 2000-01-21 | 2001-07-26 | Emagin Corporation | Gray scale pixel driver for electronic display and method of operation therefor |
| KR100327374B1 (ko) * | 2000-03-06 | 2002-03-06 | 구자홍 | 액티브 구동 회로 |
| JP2001324958A (ja) | 2000-03-10 | 2001-11-22 | Semiconductor Energy Lab Co Ltd | 電子装置およびその駆動方法 |
| US20020030647A1 (en) * | 2000-06-06 | 2002-03-14 | Michael Hack | Uniform active matrix oled displays |
| TW466466B (en) * | 2000-06-21 | 2001-12-01 | Chi Mei Optoelectronics Corp | Driving circuit of thin film transistor light emitting display and the usage method thereof |
| US6738034B2 (en) * | 2000-06-27 | 2004-05-18 | Hitachi, Ltd. | Picture image display device and method of driving the same |
| WO2002005254A1 (en) * | 2000-07-07 | 2002-01-17 | Seiko Epson Corporation | Current sampling circuit for organic electroluminescent display |
| TW463393B (en) * | 2000-08-25 | 2001-11-11 | Ind Tech Res Inst | Structure of organic light emitting diode display |
| US6366116B1 (en) * | 2001-01-18 | 2002-04-02 | Sunplus Technology Co., Ltd. | Programmable driving circuit |
| US6753654B2 (en) * | 2001-02-21 | 2004-06-22 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and electronic appliance |
| JP4831874B2 (ja) * | 2001-02-26 | 2011-12-07 | 株式会社半導体エネルギー研究所 | 発光装置及び電子機器 |
| US6693385B2 (en) * | 2001-03-22 | 2004-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Method of driving a display device |
| JP2002358049A (ja) | 2001-05-31 | 2002-12-13 | Canon Inc | 発光素子の駆動回路、及びアクティブマトリクス型表示パネル |
| JP4556354B2 (ja) | 2001-07-09 | 2010-10-06 | セイコーエプソン株式会社 | 駆動回路、装置、及び電子機器 |
| JP3849466B2 (ja) | 2001-07-09 | 2006-11-22 | セイコーエプソン株式会社 | 駆動回路、電気光学装置、駆動回路の駆動方法、有機エレクトロルミネッセンス装置及び電子機器 |
| JP4447202B2 (ja) | 2001-08-29 | 2010-04-07 | 株式会社半導体エネルギー研究所 | 発光装置 |
| CN101257743B (zh) | 2001-08-29 | 2011-05-25 | 株式会社半导体能源研究所 | 发光器件及这种发光器件的驱动方法 |
| JP4650601B2 (ja) | 2001-09-05 | 2011-03-16 | 日本電気株式会社 | 電流駆動素子の駆動回路及び駆動方法ならびに画像表示装置 |
| AU2002337496A1 (en) | 2001-09-20 | 2003-04-28 | Pioneer Corporation | Drive circuit for light emitting elements |
| JP5589250B2 (ja) | 2001-09-25 | 2014-09-17 | パナソニック株式会社 | アクティブマトリクス型表示装置 |
| JP5470668B2 (ja) * | 2001-09-28 | 2014-04-16 | パナソニック株式会社 | アクティブマトリクス型表示装置 |
| JP2003108065A (ja) * | 2001-09-28 | 2003-04-11 | Matsushita Electric Ind Co Ltd | アクティブマトリクス型表示装置及びその駆動方法 |
| JP4540903B2 (ja) | 2001-10-03 | 2010-09-08 | パナソニック株式会社 | アクティブマトリクス型表示装置 |
| JP2003150109A (ja) | 2001-11-13 | 2003-05-23 | Matsushita Electric Ind Co Ltd | Ｅｌ表示装置の駆動方法とｅｌ表示装置およびその製造方法と情報表示装置 |
| GB2384100B (en) * | 2002-01-09 | 2005-10-26 | Seiko Epson Corp | An electronic circuit for controlling the current supply to an element |
| JP3989758B2 (ja) | 2002-03-27 | 2007-10-10 | シャープ株式会社 | 表示装置およびその駆動方法 |
| JP4490650B2 (ja) | 2002-04-26 | 2010-06-30 | 東芝モバイルディスプレイ株式会社 | Ｅｌ表示装置の駆動方法、およびｅｌ表示装置 |
| TW584820B (en) * | 2003-02-11 | 2004-04-21 | Au Optronics Corp | Organic light emitting display |
-
2002
- 2002-08-28 CN CN2008100019229A patent/CN101257743B/zh not_active Expired - Fee Related
- 2002-08-28 CN CNB021421234A patent/CN100371962C/zh not_active Expired - Fee Related
- 2002-08-29 US US10/230,068 patent/US7046240B2/en not_active Expired - Fee Related
- 2002-08-29 KR KR1020020051389A patent/KR100910166B1/ko active IP Right Grant
- 2002-08-29 TW TW091119715A patent/TW546600B/zh not_active IP Right Cessation
-
2006
- 2006-05-08 US US11/382,085 patent/US7411586B2/en not_active Expired - Fee Related
-
2008
- 2008-08-12 US US12/190,333 patent/US8482491B2/en active Active
-
2009
- 2009-05-02 JP JP2009112374A patent/JP5030993B2/ja not_active Expired - Fee Related
-
2012
- 2012-03-09 JP JP2012052598A patent/JP5448277B2/ja not_active Expired - Fee Related
-
2013
- 2013-07-08 US US13/936,778 patent/US8704736B2/en not_active Expired - Lifetime
-
2014
- 2014-04-21 US US14/257,111 patent/US8982021B2/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100705852B1 (ko) * | 2004-04-27 | 2007-04-09 | 로무 가부시키가이샤 | 유기 ｅｌ 구동 회로의 기준 전류 발생 회로, 유기 ｅｌ구동 회로 및 유기 ｅｌ 표시 장치 |
| KR100741536B1 (ko) * | 2004-11-02 | 2007-07-20 | 미쓰비시덴키 가부시키가이샤 | 표시장치 및 그 제조방법 |
| KR101137849B1 (ko) * | 2005-06-28 | 2012-04-20 | 엘지디스플레이 주식회사 | 발광 표시장치 |
| KR101298302B1 (ko) * | 2006-09-07 | 2013-08-26 | 더 리젠츠 오브 더 유니버시티 오브 미시간 | 유기 발광다이오드 표시장치와 그의 구동방법 |
| KR101458911B1 (ko) * | 2008-05-07 | 2014-11-12 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN112071882A (zh) * | 2020-09-16 | 2020-12-11 | 合肥京东方卓印科技有限公司 | 显示基板及其制备方法、显示装置 |
| CN112071882B (zh) * | 2020-09-16 | 2023-07-28 | 合肥京东方卓印科技有限公司 | 显示基板及其制备方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8704736B2 (en) | 2014-04-22 |
| KR100910166B1 (ko) | 2009-07-30 |
| CN100371962C (zh) | 2008-02-27 |
| JP2009169442A (ja) | 2009-07-30 |
| US20060256046A1 (en) | 2006-11-16 |
| US20090021539A1 (en) | 2009-01-22 |
| US20140015738A1 (en) | 2014-01-16 |
| US7411586B2 (en) | 2008-08-12 |
| JP2012155327A (ja) | 2012-08-16 |
| CN101257743B (zh) | 2011-05-25 |
| JP5030993B2 (ja) | 2012-09-19 |
| US20030062524A1 (en) | 2003-04-03 |
| CN101257743A (zh) | 2008-09-03 |
| US20140225884A1 (en) | 2014-08-14 |
| JP5448277B2 (ja) | 2014-03-19 |
| US8482491B2 (en) | 2013-07-09 |
| CN1407629A (zh) | 2003-04-02 |
| US7046240B2 (en) | 2006-05-16 |
| TW546600B (en) | 2003-08-11 |
| US8982021B2 (en) | 2015-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100910166B1 (ko) | 발광장치, 발광장치의 구동방법, 소자 기판 및 전자장치 | |
| KR100895641B1 (ko) | 발광장치, 발광장치의 구동방법 및 전자기기 | |
| KR100923507B1 (ko) | 발광장치 및 발광장치의 구동방법 | |
| KR100950036B1 (ko) | 반도체 장치 | |
| KR100918986B1 (ko) | 발광장치 및 이를 사용한 전자기기 | |
| KR100945467B1 (ko) | 스위칭소자, 표시장치, 그 스위칭소자를 사용한 발광장치및 반도체장치 | |
| JP3813555B2 (ja) | 発光装置及び電子機器 | |
| JP3810724B2 (ja) | 発光装置及び電子機器 | |
| JP4447202B2 (ja) | 発光装置 | |
| JP3917494B2 (ja) | 発光装置の駆動方法 | |
| JP2006338042A (ja) | 発光装置、発光装置の駆動方法 | |
| JP4163225B2 (ja) | 半導体装置及び発光装置 | |
| JP3583413B2 (ja) | スイッチ素子、それを用いた表示装置及び半導体装置 | |
| JP4159844B2 (ja) | 発光装置並びに発光素子を用いた表示部を備えた情報端末、携帯電話、デジタルスチルカメラ及びビデオカメラ | |
| JP4164048B2 (ja) | スイッチ素子、それを用いた表示装置及び半導体装置 | |
| JP2004128374A6 (ja) | 発光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130618 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20150619 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20170616 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20180628 Year of fee payment: 10 |