KR100741536B1 - 표시장치 및 그 제조방법 - Google Patents

표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR100741536B1
KR100741536B1 KR1020050104100A KR20050104100A KR100741536B1 KR 100741536 B1 KR100741536 B1 KR 100741536B1 KR 1020050104100 A KR1020050104100 A KR 1020050104100A KR 20050104100 A KR20050104100 A KR 20050104100A KR 100741536 B1 KR100741536 B1 KR 100741536B1
Authority
KR
South Korea
Prior art keywords
pixel
transistor
predetermined pixel
transistors
display device
Prior art date
Application number
KR1020050104100A
Other languages
English (en)
Other versions
KR20060052400A (ko
Inventor
타케시 쿠보타
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20060052400A publication Critical patent/KR20060052400A/ko
Application granted granted Critical
Publication of KR100741536B1 publication Critical patent/KR100741536B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Abstract

글래스 기판 내를 효율적으로 이용하여 빔 폭이상 크기의 패널을 제조하기 위해서, 박막트랜지스터의 임계값이 패널내에서 다른 것을 허용하고 제조 원가를 낮출 수 있는 표시장치 및 그 제조방법을 얻는다. 특정 화소 라인 상의 박막트랜지스터의 임계값과 다른 화소 라인의 박막트랜지스터의 임계값의 차이를 보상하기 위해, 특정한 화소와 다른 화소 라인에서 다른 구동회로를 갖는다. 혹은 구동 전압을 개별적으로 조정 가능하게 한다.
박막트랜지스터, 화소, 임계값, 겹침부

Description

표시장치 및 그 제조방법{DISPLAY DEVICE AND METHOD FOR MANUFACTURING THE SAME}
도 1은 본 발명의 실시예 1에 따른 액정표시장치의 박막트랜지스터 구조형성 프로세스를 도시하는 단면도,
도 2는 본 발명의 실시예 1에 따른 액정표시장치의 박막트랜지스터의 레이저 어닐링 방법을 도시한 도면,
도 3은 본 발명의 실시예 1에 따른 액정표시장치의 박막트랜지스터의 레이저 어닐링과 Vth의 관계를 도시한 도면,
도 4는 본 발명의 실시예 1에 따른 액정표시장치의 화소 트랜지스터와 구동회로의 구성을 도시한 도면,
도 5는 본 발명의 실시예 2에 따른 액정표시장치의 박막트랜지스터의 레이저 어닐링과 Vth의 관계와 구동회로의 구성을 도시한 도면,
도 6은 본 발명의 실시예 1 및 2에 따른 액정표시장치의 박막트랜지스터의 레이저 어닐링 장치를 설명하기 위한 모식도이다.
※도면의 주요부분에 대한 부호의 설명※
107 : 레이저조사 205 : 어닐링 영역A
207 : 어닐링 영역B 209 : 겹침부
301 : 화소영역 305 : 겹침부
307 : 소스 라인 401 : 소스 라인
403 : 화소 트랜지스터 405 : 화소 트랜지스터
407 : 조정 회로 501 : 어닐링 영역A
503 : 어닐링 영역B 506 : 겹침부
507 : 게이트 라인 509 : 조정 회로
본 발명은, 표시장치 및 그 제조방법에 관한 것이다.
종래, 폴리실리콘을 사용한 박막트랜지스터에 있어서는, 엑시머레이저를 이용하여 아모퍼스 실리콘 막을 열로 용융하고, 그 후에 냉각시에 결정화시킴으로써 폴리실리콘을 얻는 방법이, 저온 폴리실리콘 박막트랜지스터로서, 개발 및 제조가 행해지고 있다. 이것에 의하면, 기판 자체는 거의 열을 받지 않기 때문에, 내열온도가 낮은 글래스 기판위에 박막트랜지스터를 작성할 수 있다. 또한 이 박막트랜지스터를 구동 소자로서 이용하여, 액정표시장치나 유기EL표시장치가 개발, 제조되고 있다(예를 들면 특허문헌 1참조).
[특허문헌 1] 일본국 공개특허공보 특개 2002-341378호 공보(제4페이지, 도 10)
상기한 바와 같이, 레이저에 의해 결정화한 실리콘에 대해, 스테이지의 이송에 의해 레이저를 조사한 레이저빔 폭의 영역은, 대체로 실리콘 막의 결정성이 균일하다. 그러나 실제로 사용하는 글래스 기판의 폭은, 이 빔 폭보다 크기 때문에, 기판 전체면을 이 레이저빔 폭의 영역 내에 넣을 수는 없다. 이 때문에, 실제로는, 레이저의 빔 폭의 영역을 주사하여, 어떤 영역의 결정화를 완료한 후에, 나머지의 영역에 대하여 기판단에서 레이저의 주사를 새롭게 시작하고, 새로운 레이저빔 폭의 영역의 결정화를 행한다. 이 때 신구의 영역에서 전혀 겹침이 없으며, 또한 간극도 생기지 않도록 레이저를 조사하는 것은 불가능하기 때문에, 통상은, 어떤 거리의 겹침을 허용하여 기판표면을 결정화한다. 그러나, 이 겹친 부분의 부근에서는 실리콘 막의 결정 상태가 다르기 때문에, 이 영역에 대해서는 제품의 패널이 걸리지 않도록 설계되고 있으며, 실제의 표시장치에 대해서는, 이 레이저 폭의 영역내의 실리콘 막의 결정성의 균일한 부분이 사용되고 있다.
이 때문에, 이 영역내에 들어가도록 제조된 표시패널에 대해서는 거의 모든 경우에 균일한 화상을 얻을 수 있으며, 문제가 없는 표시장치가 제조된다. 단, 레이저의 발진에 대해서는 불안정하게 되는 경우도 발생한다. 그 동안에 조사된 부분은 소위 미스쇼트로서 그 영역만 실리콘 막의 결정성이 주위와 다르게 된다. 그 영역은 표시상 확실하게 시인되어 제품으로는 부적합하여 수율의 열화에 이어진다.
또한 레이저빔 폭의 영역보다도 큰 표시 영역의 표시장치를 제조하고자 한 경우나, 작은 표시 영역의 표시장치에서도 글래스 기판내의 면내로부터 최대한의 패널수를 추출할 수 있도록 설계하면, 레이저빔 폭의 영역으로부터 비어져 나오게 된다. 이 경우에도 상기 결정성의 주위와 다른 겹침 부분을 사용하게 되어, 역시 표시상 확실하게 시인되므로 실용상의 제품은 되지 않는다. 이것으로부터, 실제의 저온 폴리실리콘 박막트랜지스터를 이용한 표시장치에서는, 현재 상태에서 가능한 빔 폭이상의 크기의 패널을 제조할 수 없으며, 또한 글래스 기판의 면내를 충분히 효율적으로 이용한 저원가의 생산에 대한 장해가 되고 있다.
본 발명은, 상기와 같은 문제를 해소하기 위해 행해진 것으로, 저온 폴리실리콘 박막트랜지스터의 임계값이 패널내에서 다른 것을 허용하고, 저원가에서의 생산에 뛰어난 표시장치 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명에 관한 표시장치는, 복수의 화소를 갖는 화소 라인과, 복수의 상기 화소 라인으로 이루어지는 화소 어레이와, 상기 복수의 화소를 구동하는 복수의 화소 트랜지스터와, 상기 복수의 화소 트랜지스터를 구동하는 구동회로를 갖는 표시장치에 있어서, 상기 복수의 화소 트랜지스터가 복수의 소정의 화소 트랜지스터를 포함하고, 상기 구동회로가 상기 소정의 화소 트랜지스터를 구동하는 제 1구동회로와, 상기 소정의 화소 트랜지스터 이외의 화소 트랜지스터를 구동하는 제 2구동회로를 가지며, 상기 소정의 화소 트랜지스터의 각각의 임계값 전압의 차이가 0.1V이상, 0.5V이하에서, 상기 소정의 화소 트랜지스터와 상기 소정의 화소 트랜지스터 이외의 화소 트랜지스터의 임계값 전압의 차이가 0.5V이상, 1.5V이하인 것을 특징으로 하는 것이다.
실시예 1
도 1은, 본원발명의 실시예 1에 따른 저온 폴리실리콘을 이용한 박막트랜지스터의 제조방법 및 그것을 사용한 액정표시장치의 제조방법을 설명하기 위한 단면모식도이다. 또, 이하에 설명하는 각 실시예에서 이용되는 설명도에 있어서, 동일 또는 상당하는 부분에는 동일한 부호를 붙여 그 설명을 생략한다.
도 1(a)을 참조하고, 본 실시예에 있어서의 액정표시장치는, 우선 글래스 기판(101)위에, 예를 들면 PECVD(Plasma Enhanced Chemical Vapor Deposition)법등에 의해 막두께2500Å정도의 실리콘 산화막으로 이루어지는 바탕막(103)을 형성한다. 바탕막(103)은 실리콘 질화막 및 실리콘 산화막 등의 적층막 등을 이용할 수도 있다. 이 바탕막(103)위에 막두께500Å정도의 아모퍼스 실리콘 막(105)을 형성한다. YAG 레이저 등의 고체 레이저를 이용하여 아모퍼스 실리콘 막(105)을 어닐링 함으로써 p형 박막전계효과 트랜지스터 및 n형 박막전계효과 트랜지스터의 채널 영역이 되는 폴리실리콘을 형성한다.
레이저는 λ=370∼710nm의 것이 이용되고, 고체레이저로서는, YAG레이저, YVO4레이저가 바람직하며, Nd이온을 도프된 결정이나 Yb이온을 도프된 결정이 이용된다. Nd :YAG레이저광의 제2고조파(파장 532nm) (이하 YAG2ω로 함)이나 Nd:YVO4레이저광의 제2고조파(파장 532nm), Yb:YAG레이저광의 제2고조파(파장 515nm)등을 펄스 레이저광으로서 사용하는 것이 더욱 뛰어나다. 도 6을 참조하여, 글래스 기판으로의 조사 방법으로서는, 기판이 탑재된 스테이지를 움직임으로써, 기판전체 면에 순서대로 장방형의 빔을 주사한다.
도 1(b)을 참조하여, 상기한 바와 같이 하여 형성된 폴리실리콘 막을 드라이에칭에 의해 가공해서 섬 형상의 폴리실리콘 막(109a, 109b, 109c)을 형성하고, 게이트 절연막 및 용량전극의 유전체막이 되는 절연막(111)을 형성한다. 이 절연막(111)으로서는, 예를 들면 TEOS(TETRAETHOXY SILANE） PECVD을 이용하여 형성한 실리콘 산화막을 사용할 수 있고, 여기에서는 막두께를 700Å으로 했다. 다음에 폴리실리콘 막(109b, 109c)을 레지스트 막으로 덮은 상태에서 폴리실리콘 막(109a)에 n형의 도전성 불순물인 인(P)이온을 주입하여 하부전극을 형성한다.
도 1(c)을 참조하여, 절연막(111)위에 스퍼터링법을 이용하여 몰리브덴 합금막을 형성하고, 패터닝에 의해 몰리브덴 합금막의 일부를 제거함으로써, 공통 전극(115a) 및 게이트 전극(115b, 115c)을 형성한다. 이렇게 하여 공통 전극(115a)과 하부전극(113)과 절연막(111)에 의하여 축적 용량(117)이 구성된다. 그 후 n형의 도전성 불순물로서의 인이온을 소스/드레인 영역(119a, 119b)에 주입한다. 또한 소스/드레인 영역(121a, 121b)은 p형의 도전성 불순물로서의 예를 들면 보론(B)이온을 주입한다. 이렇게하여 n형 박막전계효과 트랜지스터(123)와 p형 전계효과 트랜지스터(125)가 형성된다. 다음에 공통 전극(115a) 및 게이트 전극(115b, 115c) 위에, TEOS CVD 를 이용하여 형성된 막두께6000Å정도의 실리콘 산화막으로 이루어지는 보호막(127)을 형성한다. 이 후, 가열온도를 400℃로 한 활성화 어닐링을 행 한다. 그 후에 드라이에칭으로 보호막(127)과 절연막(111)에 제 1콘택홀(129a∼129e)을 형성한다. 계속해서 몰리브덴 막과 알루미늄 막과 몰리브덴 막의 3층 막을 형성하고, 이 3층 막을 에칭 가공함으로써, 전극(131a∼131d)을 형성한다. 그리고, 전극(131a∼131d)위에, 예를 들면 실리콘 질화막으로 이루어지는 절연막(135)을 형성하고, 또한 평탄화 막(137)을 형성한다. 이 평탄화 막(137)에, 감광성 수지를 이용하여 노광 현상을 행함으로써, 제 2콘택홀(139)을 형성한다. 제 2콘택홀(139)의 내부로부터 평탄화 막(137)의 상부 표면상에까지 투명성 도전체막을 형성한다. 이 투명성 도전체막을 에칭에 의해 부분적으로 제거함으로써, 화소전극(141)을 형성한다.
주변회로 영역에 있어서는, p형 박막전계효과 트랜지스터와 n형 박막전계효과 트랜지스터를 상기의 방법을 이용하여 형성하고, 이들을 조합하여 주변회로를 구성한다. 또한 표시 화소영역에 있어서는, n형 박막전계효과 트랜지스터와, 별도 형성하는 투명전극을 전기적으로 접속함으로써 표시 화소를 형성한다. 또한, 반도체장치로서의 이들의 소자가 형성된 글래스 기판을, 컬러필터나 대향 전극이 형성된 나머지 한쪽의 글래스 기판과 서로 점착한다. 그리고, 이들의 글래스 기판 사이에 형성된 간극에 액정을 주입하고, 밀봉하는 등, 이하, 소정의 공정을 실시함으로써 액정표시장치를 얻을 수 있다.
도 2를 참조하여, 상기 프로세스를 사용한 액정 패널의 평면구조에 관하여 설명한다. 제조하는 원하는 패널을, 더욱 얻어지는 수가 많아지도록 글래스 기판상에서 효율적으로 배치한다. 그때 완성되는 패널과 상기 설명하는 레이저 어닐링 시의 겹침 영역과의 위치 관계를 정확하게 파악한다. 예로서, 하나의 어느 패널에 대하여 설명한다.
도 2(a)를 참조하여, 우선 패널단의 어닐링 영역A(205)의 실리콘으로부터 레이저의 조사가 행해진다. 레이저의 조사는 화소 어레이에 있어서의 소스 라인 방향에 주사된다. 소스 라인 방향은, 빔의 긴변과 수직인 방향으로, 어닐링 영역A(205)은 빔 긴변의 폭이 된다.
도 2(b)을 참조하여, 어닐링 영역A(205)에 대하여 약간량의 겹침을 허용하고, 패널단으로부터 주사를 시작하여 빔 폭의 어닐링 영역B(207)의 어닐링을 완료한다. 동일한 동작을 기판 사이즈에 따라 필요 회수 반복함으로써 기판 전체면의 결정화를 완료한다. 어닐링 영역A(205)과 어닐링 영역B(207)에는 겹침부(209)가 존재한다.
도 3을 참조하여, 화소를 어레이 모양으로 배치한 화소영역(301)을 포함하는 패널 영역(303)위로 빔을 주사시켜서, 최종적으로는 어닐링 영역A∼D의 4개의 영역과 3개의 겹침부(305)가 존재하게 되었다. 실제로 액정 패널의 글래스내 배치를 설계하기 전에, 미리 트랜지스터만이 형성되어 트랜지스터의 특성을 측정가능한 테스트 글래스로 평가를 행했다. 그것에 의하면, 레이저조사의 주사 방향과 평행한 방향의 화소 라인에는, 임의의 2개의 트랜지스터의 임계값Vth에 |Vth1-Vth2| <0.5V의 관계가 유지되고 있었다. 또한 어닐링 영역A와 어닐링 영역B가 겹치는 겹침부에 존재하는 트랜지스터에 대해서는, 겹침부내에서 어닐링 영역B에 가까운 측의, 소스 라인 방향의 화소 라인의 2라인분 및 그 연장상의 트랜지스터의 임계값 Vth3 이, 그 외 라인의 트랜지스터의 Vth1과의 사이에, |Vth1-Vth3| ≥0.5V의 관계를 갖고 있다. 개념적으로는, 도 3의 그래프에 표시된 것 같이, 하나의 겹침부내의 도면상 우측의 2라인분 및 그 2라인의 연장상의 트랜지스터만 Vth가 조금 낮았다. 이러한 기초 데이터를 근거로 하여, 같은 겹침부에 관해서도 재현하는 것으로 생각되는 것으로부터, 3개의 겹침부내의 6라인에 맞추어, 전용의 액정 패널 설계를 행했다. 레이저빔 폭은, 사용하는 장치에 대해서 변동하지 않고 재현하는 것이나, 글래스 사이즈도 변경되는 경우도 없기 때문에, 상기와 같은 기초 데이터를 1도 취해 두기만 하면 되면, 재현성의 좋은 데이터가 된다. 이 때문에, 그것을 액정 패널의 설계에 반영시키는 것은, 곤란하지 않다.
계속해서, 이 Vth값이 다른 트랜지스터가 포함된 액정 패널에서 표시상의 문제를 없애기 위한 방법의 일 예에 대해 설명한다.
도 4를 참조하여, 겹침부가 소스 라인에 대하여 평행하게 되도록 패널을 배치하고, 겹침부의, m번, m+1번, m+a번, m+a+1번, m+2a번, m+2a+1번의 소스 라인의 소정의 화소 트랜지스터의 Vth가 약간 낮아지고 있다. 이와 같이 Vth가 다른 소정의 화소 트랜지스터를 갖는 소정의 화소 라인은, 인접한 복수 라인이 된다는 특징과, 레이저 폭이, 정해진 길이이기 때문에, 상기한 바와 같이 수열로 규정할 수 있는 어느 주기를 갖는 라인이 된다. 소정의 화소 라인이 주기적으로 되므로, 미리 그것에 대응하기 위한 설계가 용이하게 된다.
이들 6개의 소스 라인에 대하여, 화소 트랜지스터(403)에, 그 외의 소스 라인의 트랜지스터(405)와 다른 것을 채용했다. Vth는 충전의 빠른 속도 등에 영향 을 주어 표시상 차이가 시인되는 것으로부터, 트랜지스터의 채널의 폭이나 길이 등을 조정함으로써 보정을 위한 회로를 추가하지 않고 Vth의 차이를 캔슬하는 것이 가능하다. 그 외, 트랜지스터의 형상, 재질을 바꾸는 것에 의해서도 동일한 효과를 얻을 수 있다.
또한 여기에서는, 이 소정의 화소 라인에 접속된 구동회로를, 다른 라인에 접속된 것과는 다른 것으로 했다. 도 4에서는 각 라인을 구동하는 하나의 구동회로(409)가 도시되고 있지만, 내부적으로는 소정의 화소 라인에 접속된 것과 다른 라인에 접속된 것은 출력임피던스가 다른 각각 다른 구동회로가 되고 있다. 구체적으로는, 이들의 소정의 화소 라인인 6개의 소스 라인 이외에 대해서는, 내부배선의 인회거리를 길게 하여 저항치를 바꾸었다. 저항치를 바꾸기 위해서는, 중간의 재질을 다른 재료로 하는 방법도 유효하다. 이 방법에서는, 보정을 위한 간단한 설계변경을 행하는 것으로 Vth의 차이를 캔슬하는 것이 가능하다.
상기의 보정만으로도, Vth의 변동에 의한 표시상의 얼룩을 시인하기 어렵게 하는 효과는 얻을 수 있지만, Vth의 변동 상태에도 다소의 격차도 발생하는 것으로부터, 또한 점등 상태를 보면서 또한 잔존하는 얼룩을 보이지 않게 조정가능한 구조라고 했다. 구체적으로는, 특정한 라인 전부에 대하여 트랜지스터를 연결시켜서 아날로그적으로 저항을 조정할 수 있도록 조정 회로(407)를 넣었다. 이들의 트랜지스터의 게이트에 인가할 수 있는 전압을, 액정 글래스상의 회로가 아닌, 실장하는 전원기판 등 위에 마련한 가변저항이나 가변용량 등을 이용한 간단한 조정 회로(407)를 사용하여 제어함으로써, 표시 화상을 보면서, 사용상 문제가 없는 레벨로 얼룩을 조정하는 것이 가능하다.
여기에서는, 레이저 조사시의 겹침부라고 하는, Vth의 변동을 예측할 수 있는 소정의 화소 라인에 대해서만 조정 회로를 부착하도록 설계했다. 같은 조정 기구를 모든 라인에 독립적으로 부착해 둠으로써, 레이저의 미스 쇼트의 발생과 같은 불확정 라인에서의 Vth의 변동의 발생에 대하여도 실용상 시인되지 않는 레벨로 조정하는 것도 가능하다.
또한 어느 라인상이 아니더라도, 특정한 영역에 재현이 좋고, Vth가 다른 상태가 재현되는 경우에 대해서도, 그 영역의 화소 트랜지스터를 다른 영역과 다른 형상, 또는 다른 재료로 바꾸어 둠으로써, 상기 설명과 동일한 효과에 의해, 실제 사용상, 시인할 수 없거나, 시인하기 어려운 레벨까지의 개선은 가능하다.
또한 본 실시예에서는, 겹침부에 배치하는 소정의 화소 트랜지스터의 배치에 대해서만 설명했지만, 구동회로 등의 주변회로의 트랜지스터에 대해서도, 겹침부의 Vth가 다른 트랜지스터의 발생 영역에 배치해도 좋다. 디지털 회로부이면 디지털 신호가 반전하는 레벨의 Vth의 차이가 아니면 회로상의 대책을 취할 필요는 없지만, 아날로그 회로부에 대해서는, 화소내와 마찬가지로 미리 Vth의 차이를 보상하는 회로를 부가하게 되어, 트랜지스터의 구성을 바꾸는 등의 대책은 가능하다. 단, 주변회로의 트랜지스터 배치에 대해서는, 화소 트랜지스터에 비해, 완전히 규칙적으로 배치할 필요도 없기 때문에, 이 Vth 변동이 발생한다고 예측되는 영역에 배치하지 않는다는 선택지도 있다. 이 경우에는, 여분의 보정 회로등을 설치하는 필요가 없어지고, 회로영역의 면적을 작게 할 수 있다.
또한 본 실시예 이외의 방법을 이용하여, 특정한 Vth의 다른 영역이 그 이외의 영역에 대하여 차이가 표시상 시인하기 어렵고, |Vth1 -Vth2|≥0.5V를 만족시키는 트랜지스터의 상을 갖는 표시장치를 얻을 수 있는 경우에도, 본 실시예와 동일한 효과를 얻을 수 있다.
본 실시예에서는, 대입경(大粒徑)의 폴리실리콘을 얻기 쉬운 YAG레이저에 의해 폴리실리콘을 형성한 경우에 대해 설명했지만, 엑시머레이저로 폴리실리콘을 형성한 경우에도 동일한 효과를 볼 수 있다. 또한 일 예로서, 투과형의 액정표시장치로서 화소전극이 ITO막을 사용한 액정표시장치로 설명을 행했지만, Al 등의 반사 전극을 이용한 반사형 액정표시장치나, 양쪽을 가진 반투과형의 액정표시장치, 또한 동일한 레이저에 의해 결정화한 실리콘 막으로 이루어지는 박막트랜지스터를 이용한 유기EL디스플레이장치 등에 널리 적응할 수 있고, 유기EL의 경우에는, 원리상, 화소내의 트랜지스터의 특성의 격차를 시인하기 쉬운 것으로, 더욱 큰 효과를 발생시킬 수 있다.
이상과 같이, 본 실시예 1에 따른 발명에 의하면, 레이저 어닐링에 있어서의 레이저조사의 겹침부가 소스 라인과 평행하게 되도록 패널을 배치하고, 겹침부내의 소스 라인 상의 박막트랜지스터의 임계값의 변동에 의한 표시 얼룩을 시인하기 어렵게 할 수 있다.
실시예 2
실시예 1에서는, 레이저 어닐링에 있어서의 레이저조사의 겹침부가 소스 라인과 평행하게 되도록 패널을 배치하고, 겹침부내의 소스라인 상의 박막트랜지스터 의 임계값의 변동에 의한 표시 얼룩을 시인하기 어렵게 했다. 이에 대하여 본 실시예에서는, 레이저조사의 겹침부가 게이트 라인과 평행하게 되도록 패널을 배치하고, 겹침부내의 게이트 라인상의 박막트랜지스터의 임계값의 변동에 의한 표시 얼룩을 시인하기 어렵게 하는 것이다.
본 발명의 실시예 2에 따른 저온 폴리실리콘을 이용한 박막트랜지스터의 제조방법 및 그것을 사용한 액정표시장치의 제조방법의 단면구조에 대해서는 실시예 1과 동일하므로 설명을 생략한다.
본 실시예에서는, 아모퍼스 실리콘 막의 어닐링에 있어서, 엑시머 레이저 등의 가스레이저를 이용하여 아모퍼스 실리콘 막을 어닐링함으로써, p형 박막전계효과 트랜지스터 및 n형 박막전계효과 트랜지스터의 채널 영역이 되는 폴리실리콘 막을 형성한다. 레이저 가스로서는, Xe-Cl가스를 사용하여, 파장으로서는 308nm에서, 파워로서는 200∼500mJ/cm2의 범위에서 결정화 상황을 모니터하면서 적성 파워를 결정했다. 글래스 기판으로의 조사 방법으로서는, 기판이 탑재된 스테이지를 움직이는 것으로, 기판 전체면에 순차적으로 빔을 주사한다.
도 5를 참조하여, 기판단으로부터 순서대로, 우선, 장방형의 빔의 긴변과 수직방향으로 조사하여, 기판단까지 주사하고, 빔 긴변의 폭의 어닐링 영역A(501)의 어닐링을 완료한다. 또한 어닐링 영역A(501)에 대하여 약간량의 겹침을 허용하여, 기판단에서 주사를 시작하여 빔 폭의 어닐링 영역B(503)의 어닐링을 완료한다. 동일한 동작을 기판 사이즈에 따라 필요회수 반복함으로써 기판 전체면의 결정화를 완료한다.
이하, 실시예 1과 같이 액정표시장치의 제조가 행해진다.
계속해서, 실시예 2의 액정 패널의 평면구조에 대하여 설명한다. 제조하는 원하는 패널을, 더욱 취하는 수가 많아지도록 글래스 기판상에서 효율적으로 배치한다. 그 때, 완성되는 패널과 상기 설명의 레이저 어닐링 시의 레이저조사의 겹침부와의 위치 관계를 정확하게 파악한다. 예시로서, 하나의 어느 패널에 관하여 설명한다. 어떤 패널에 착안하면, 도 5와 같이 , 어닐링 영역A(501)과 어닐링 영역B(503)의 두개의 영역으로 나누어 조사되고, 본 실시예도 실시예 1과 마찬가지로 겹침부(505)가 존재한다. 또한 겹침부(505)의 긴변 방향이 게이트 라인에 대하여 평행하게 되도록 패널을 배치했다.
본 실시예에 있어서도 실시예 1과 마찬가지로, 실제로 액정 패널의 글래스내 배치를 설계하기 전에, 미리 트랜지스터만 형성되어 트랜지스터의 특성을 측정가능한 테스트 글래스로 평가를 행했다. 그것에 의하면, 겹침부(505)와 평행한 방향에는, 임의인 2개의 트랜지스터의 Vth에 |Vth1-Vth2| <0.5V의 관계가 유지되고 있다. 또한 어닐링 영역A와 어닐링 영역B가 겹치는 겹침부(505)에 존재하는 트랜지스터에 대해서는, 겹침부(505)내에서 어닐링 영역B(503)에 가까운 측의, 게이트 라인 방향의 화소 라인의 1라인분, 및 그 연장상의 트랜지스터의 임계값Vth3이, 그 외의 라인상의 트랜지스터의 Vth1 사이에, |Vth1-Vth3|≥0.5V의 관계를 갖고 있다. 본 실시예에서는, 레이저 어닐링의 주사 방향이 게이트 라인에 평행하고, 겹침부(505)의, 도면상 상측의 1라인분 및 그 연장상의 트랜지스터만 Vth가 높았다. 이러한 기초 데이터를 근거로 하여, 본 실시예는 Vth가 크게 다른 소정의 화소 트랜지스터 가 존재하는 게이트 라인에 맞추어 전용의 액정 패널 설계를 행했다.
다음에 이 Vth값이 다른 트랜지스터가 포함된 액정 패널로 표시상의 문제를 일으키지 않도록 하기 위한 방법의 일 예에 관하여 설명한다. 도 5에 나타나 있는 바와 같이, 상기 Vth가 크게 다른 소정의 화소 트랜지스터가 위치하는 하나의 라인을 n번으로 한다. 여기에서, 이 소정의 화소 라인에 접속된 구동회로를 다른 라인에 접속되는 것과 다른 것을 사용한다. 구체적으로는, 이 라인의 구동회로부의 일부의 재료를, 일반적인 금속배선으로부터 화소전극에서 사용하고 있는 ITO막으로 바꾸고, 배선의 일부를 ITO막으로 브릿지 하는 구조로 바꾸었다. 이에 따라, ITO막은 통상의 금속배선보다 비교적 고저항이기 때문에, 저항값을 바꾸게 된다. 저항치를 바꾸기 위해서는, 실시예 1에서 이용한 방법과 같이 배선의 인회거리를 길게 하여 고저항으로 하는 방법도 유효하다. 이 방법에서는, 실시예 1과 같이 보정을 위한 간단한 설계변경을 행하는 것으로 Vth의 차이를 캔슬하는 것이 가능하게 된다.
상기의 보정만으로도, Vth의 변동에 의한 표시상의 얼룩을 시인하기 어렵게 하는 효과는 얻을 수 있지만, Vth의 변동 상태에도 다소의 격차도 발생하는 것으로부터, 더욱 점등 상태를 보면서 잔존하는 얼룩을 보이지 않게 조정가능한 구조로 했다. 구체적으로는, 특정한 라인에 대하여 트랜지스터를 연결하여 아날로그적으로 저항을 조정할 수 있는 조정 회로(509)를 넣었다. 이들 트랜지스터의 게이트에 인가할 수 있는 전압을, 액정 글래스상의 회로가 아닌, 설치하는 전원기판 위에 마련한 가변저항이나 가변용량 등을 이용한 간단한 조정 회로를 사용하여 제어함으로 써, 표시 화상을 보면서, 사용상 문제 없는 레벨로 얼룩을 조정하는 것이 가능하다.
여기에서는, 레이저 조사의 겹침부라고 하는, Vth의 변동을 예상할 수 있는 소정의 화소 라인에 대해서만 조정 회로를 가하도록 설계했다. 같은 조정 기구를 모든 라인에 독립적으로 가함으로써, 레이저의 미스 쇼트의 발생과 같은 불확정 라인에서의 Vth의 변동의 발생에 대하여도 실용상 시인되지 않는 레벨로 조정하는 것도 가능하다.
본 실시예에서는, 대입경의 폴리실리콘을 얻기 쉬운 엑시머레이저에 의해 폴리실리콘을 형성한 경우에 대해 설명했지만, YAG레이저로 폴리실리콘을 형성한 경우에도 동일한 효과를 볼 수 있다. 또한 일 예로서, 투과형의 액정표시장치로서, 화소전극이 ITO막을 사용한 액정표시장치로 설명을 행했지만. Al등의 반사 전극을 이용한 반사형 액정표시장치나, 양쪽을 가진 반투과형의 액정표시장치, 또한 동일한 레이저에 의해 결정화한 실리콘 막으로 이루어지는 박막트랜지스터를 이용한 유기EL디스플레이장치 등에 널리 적응할 수 있으며, 유기EL의 경우에는, 특히 원리상, 화소 내의 트랜지스터 특성의 격차가 상당히 시인(視認)되기 쉽게 때문에, 더욱 큰 효과를 발생시킬 수 있다.
이상과 같이, 본 실시예 2에 따른 발명에 의하면, 레이저 어닐링에 있어서의 레이저조사의 겹침부가 게이트 라인과 평행하게 되도록 패널을 배치하고, 겹침부내에 있는 게이트 라인을 잇는 박막트랜지스터의 임계값의 변동에 의한 표시 얼룩을 시인하기 어렵게 할 수 있다.
또한 본 실시예 1, 2를 응용하면, 레이저조사의 겹침을 이용하여, CD마스크를 사용하지 않고 Vth나 구동 능력이 다른 트랜지스터를 배치하는 것이 가능하게 된다.
본 발명은, 지금까지 불가능했던 레이저빔 폭보다도 큰 표시 패널을 제조하는 것이 가능하고, 또한 글래스 기판 위에 낭비 없이 자유로이 배치할 수 있기 때문에, 기판당 얻는 수를 늘릴 수 있다. 또한 저온 폴리실리콘 박막트랜지스터의 임계값이 패널내에서 다른 것을 허용함으로써, 매우 고수율로, 표시 품질의 좋은 표시장치를 제조할 수 있고, 제조 원가 자체도 상당히 저감할 수 있게 된다.

Claims (12)

  1. 복수의 화소를 갖는 화소 라인과,
    복수의 상기 화소 라인으로 이루어지는 화소 어레이와,
    상기 복수의 화소를 구동하는 복수의 화소 트랜지스터와,
    상기 복수의 화소 트랜지스터를 구동하는 구동회로를 갖는 표시장치에 있어서,
    상기 복수의 화소 트랜지스터가 소정의 화소 트랜지스터를 포함하고,
    상기 구동회로가 상기 소정의 화소 트랜지스터를 구동하는 제 1구동회로와,
    상기 소정의 화소 트랜지스터 이외의 화소 트랜지스터를 구동하는 제 2구동회로를 가지며,
    상기 소정의 화소 트랜지스터의 각각의 임계값 전압의 차이가 0.1V이상, 0.5V이하이고,
    상기 소정의 화소 트랜지스터와 상기 소정의 화소 트랜지스터 이외의 화소 트랜지스터의 임계값 전압의 차이가 0.5V이상, 1.5V이하인 것을 특징으로 하는 표시장치.
  2. 제 1 항에 있어서,
    상기 복수의 화소 라인이 상기 소정의 화소 트랜지스터에 구동되는 화소로 이루어지는 복수의 소정의 화소 라인을 포함하는 것을 특징으로 하는 표시장치.
  3. 제 2 항에 있어서,
    상기 소정의 화소 라인이 소스 라인과 평행한 것을 특징으로 하는 표시장치.
  4. 제 2 항에 있어서,
    상기 소정의 화소 라인이 게이트 라인과 평행한 것을 특징으로 하는 표시장치.
  5. 제 2 항 또는 제 3 항에 있어서,
    상기 소정의 화소 라인이 3개 이상 존재하고, 상기 화소 어레이상에 있어서의 상기 소정의 화소 라인의 위치가 주기적인 것을 특징으로 하는 표시장치.
  6. 제 1 항에 있어서,
    상기 제 1구동회로의 출력임피던스가, 상기 제 2구동회로의 출력임피던스와 다른 것을 특징으로 하는 표시장치.
  7. 제 6 항에 있어서,
    상기 제 1구동회로의 내부배선 혹은 상기 제 1구동회로로부터 상기 소정의 화소 트랜지스터로의 배선의 인회 거리가, 상기 제 2구동회로의 내부배선 혹은 상기 제 2구동회로로부터 상기 소정의 화소 트랜지스터 이외의 상기 화소 트랜지스터로의 배선의 인회거리와 다른 것을 특징으로 하는 표시장치.
  8. 제 6 항에 있어서,
    상기 제 1구동회로의 내부배선 혹은 상기 제 1구동회로로부터 상기 소정의 화소 트랜지스터로의 배선에, 상기 제 2구동회로의 내부배선 혹은 상기 제 2구동회로로부터 상기 소정의 화소 트랜지스터이외의 상기 화소 트랜지스터로의 배선과 다른 재료가 이용되는 것을 특징으로 하는 표시장치.
  9. 제 1 항에 있어서,
    상기 소정의 화소 트랜지스터의 구동 전압이 조정 가능한 것을 특징으로 하는 표시장치.
  10. 제 1 항에 있어서,
    상기 소정의 화소 트랜지스터의 형상 혹은 재료가, 상기 소정의 화소 트랜지스터 이외의 화소 트랜지스터와 다른 것을 특징으로 하는 표시장치.
  11. 제 1 항, 제 2 항, 제 3 항, 제 4 항, 제 6 항, 제 7 항, 제 8 항, 제 9 항 또는 제 10 항 중 어느 한 항에 기재된 표시장치의 제조방법에 있어서,
    레이저의 빔을 기판에 조사하고, 상기 빔의 조사를 어긋나게 함으로써 빔 조사 영역을 어닐링하며, 상기 빔의 조사를 여러회 반복하고, 상기 빔 조사 영역 간에 겹침을 갖게 하여 기판면 내를 어닐링하고 상기 화소 트랜지스터 및 그 외의 박막트랜지스터를 형성하며, 상기 소정의 화소 트랜지스터는 상기 겹침내에 포함되는 것을 특징으로 하는 표시장치의 제조방법.
  12. 제 5 항에 기재된 표시장치의 제조방법에 있어서,
    레이저의 빔을 기판에 조사하고, 상기 빔의 조사를 어긋나게 함으로써 빔 조사 영역을 어닐링하며, 상기 빔의 조사를 여러회 반복하고, 상기 빔 조사 영역 간에 겹침을 갖게 하여 기판면 내를 어닐링하고 상기 화소 트랜지스터 및 그 외의 박막트랜지스터를 형성하며, 상기 소정의 화소 트랜지스터는 상기 겹침내에 포함되는 것을 특징으로 하는 표시장치의 제조방법.
KR1020050104100A 2004-11-02 2005-11-02 표시장치 및 그 제조방법 KR100741536B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00319150 2004-11-02
JP2004319150A JP2006133285A (ja) 2004-11-02 2004-11-02 表示装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR20060052400A KR20060052400A (ko) 2006-05-19
KR100741536B1 true KR100741536B1 (ko) 2007-07-20

Family

ID=36260779

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050104100A KR100741536B1 (ko) 2004-11-02 2005-11-02 표시장치 및 그 제조방법

Country Status (5)

Country Link
US (1) US20060091388A1 (ko)
JP (1) JP2006133285A (ko)
KR (1) KR100741536B1 (ko)
CN (1) CN1790724A (ko)
TW (1) TWI271784B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI343654B (en) * 2007-07-25 2011-06-11 Au Optronics Corp Method for fabricating pixel structures
CN103839825A (zh) * 2014-02-24 2014-06-04 京东方科技集团股份有限公司 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030019194A (ko) * 2001-08-29 2003-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치, 발광장치의 구동방법, 소자 기판 및 전자장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6590229B1 (en) * 1999-01-21 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for production thereof
KR100803163B1 (ko) * 2001-09-03 2008-02-14 삼성전자주식회사 액정표시장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030019194A (ko) * 2001-08-29 2003-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치, 발광장치의 구동방법, 소자 기판 및 전자장치

Also Published As

Publication number Publication date
US20060091388A1 (en) 2006-05-04
KR20060052400A (ko) 2006-05-19
TWI271784B (en) 2007-01-21
TW200616029A (en) 2006-05-16
CN1790724A (zh) 2006-06-21
JP2006133285A (ja) 2006-05-25

Similar Documents

Publication Publication Date Title
US6492213B1 (en) Semiconductor device, thin film transistor and method for producing the same, and liquid crystal display apparatus and method for producing the same
US6555422B1 (en) Thin film transistor and method of manufacturing the same
CN101740499B (zh) 包括薄膜晶体管的阵列基板及其制造方法
US6924874B2 (en) Method of forming a liquid crystal display
JPH1187720A (ja) 半導体装置及び液晶表示装置
US20060270130A1 (en) Semiconductor device and method for manufacturing the same
KR19980024987A (ko) 폴리실리콘 박막 트랜지스터의 제조 방법 및 장치
JPH1184418A (ja) 表示装置
WO2016072024A1 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ及び表示パネル
US7011911B2 (en) Mask for polycrystallization and method of manufacturing thin film transistor using polycrystallization mask
US7064021B2 (en) Method for fomring a self-aligned LTPS TFT
JP4634147B2 (ja) 薄膜トランジスタを備えた電子装置の製造方法
US6846707B2 (en) Method for forming a self-aligned LTPS TFT
KR100741536B1 (ko) 표시장치 및 그 제조방법
JP2010243741A (ja) 薄膜トランジスタアレイ基板、及びその製造方法、並びに液晶表示装置
US7294538B2 (en) Method of polycrystallization, method of manufacturing polysilicon thin film transistor, and laser irradiation device therefor
KR100782769B1 (ko) 정렬키, 정렬키 형성 방법 및 이를 이용한 레이저 결정화방법
KR100991109B1 (ko) 반도체 장치 및 그 제작 방법
JPH10189450A (ja) 半導体装置の製造方法
JP3276900B2 (ja) 半導体装置及び表示装置
KR20090011261A (ko) 표시장치용 어레이 기판 및 이의 제조 방법
US20030164489A1 (en) Image display device using transistors each having a polycrystalline semiconductor layer, as well as manufacturing method of such image display device
JPH1187729A (ja) 半導体装置の製造方法
JP2008066577A (ja) 半導体装置用基板の製造方法
KR20060032396A (ko) 박막 트랜지스터 표시판 및 그것의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee