KR19980024987A - 폴리실리콘 박막 트랜지스터의 제조 방법 및 장치 - Google Patents

폴리실리콘 박막 트랜지스터의 제조 방법 및 장치 Download PDF

Info

Publication number
KR19980024987A
KR19980024987A KR1019970048901A KR19970048901A KR19980024987A KR 19980024987 A KR19980024987 A KR 19980024987A KR 1019970048901 A KR1019970048901 A KR 1019970048901A KR 19970048901 A KR19970048901 A KR 19970048901A KR 19980024987 A KR19980024987 A KR 19980024987A
Authority
KR
South Korea
Prior art keywords
gate
energy beam
substrate
dopant
tft
Prior art date
Application number
KR1019970048901A
Other languages
English (en)
Other versions
KR100250851B1 (ko
Inventor
미츠오 나카지마
야스마사 고토
Original Assignee
니시무로 다이조
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 다이조, 가부시키가이샤 도시바 filed Critical 니시무로 다이조
Publication of KR19980024987A publication Critical patent/KR19980024987A/ko
Application granted granted Critical
Publication of KR100250851B1 publication Critical patent/KR100250851B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 게이트 아래의 채널 영역에 불완전한 활성영역 없이 폴리실리콘 TFT를 만드는 방법 및 장치에 관한 것으로, 본 발명에 따르면, 소스 및 드레인을 만드는 데 마스크로 사용되는 테이퍼된 끝을 가지는 게이트가 있는 기판상에 형성된 폴리실리콘 박막에 도우펀트를 주입하고, 에너지 빔을 상기 게이트의 끝 면에서 상기 기판의 표면까지 비스듬히 방사하여, 소스 및 드레인이 동시에 활성화 되고, 상기 에너지 빔이 상기 게이트의 끝 아래의 폴리실리콘 박막으로 흘러들어가 상기 도우펀트가 주입된 채널을 활성화 시키는 것을 특징으로 한다.

Description

폴리실리콘 박막 트랜지스터의 제조방법 및 장치
본 발명은 액티브 매트릭스 액정 표시장치(AM-LCD)등에 사용되는 폴리실리콘(poly-Si) 박막 트랜지스터에 제조방법에 관한 것이며, 특히 본 발명은 엑시머 레이저등의 에너지 빔을 사용하는 어닐링 방법에 관한 것이다. 본 발명의 적절한 실시예는 아몰퍼스 실리콘 박막을 탈수소화 하는 에너지 빔을 사용하는 아몰퍼스 실리콘 박막으로부터 폴리 실리콘 박막을 제조하는 방법에 관련되어 있다.
전기적-루미네슨스, 발광 다이오드, 플라즈마, 형광표시, 액정 등의 표시장치 및 표시부의 박형화(薄型化)가 가능한 사무용 장치, 컴퓨터 및 다른 표시장치 및 특수한 목적의 표시장치의 용도 요구가 증가하고 있다.
그러한 표시장치 중에, 고화질, 고품위, 낮은 전력소비를 위한 화소 소자용의 스위치로서 박막 트랜지스터(TFT)를 사용하는 AM-LCD 가 개발되고 오늘날 크게 발전되고 있다.
폴리실리콘 박막 트랜지스터(이하 'poly-Si TFT'로 표기함)는 AM-LCD 장치용 TFT 채널층으로 폴리 실리콘을 사용하는데, 상기 화소 스위칭 소자로 사용될 때 높은 이동성으로 인하여 높은 정밀도를 제공한다. 상기 폴리 실리콘은 또한 상기 화소 스위칭 소자를 제어하는 구동 회로로 사용되기도 한다. Poly-Si TFT는 상기 화소와 동시에 기판의 주변 영역에서 형성될 수 있다(따라서 상기 LCD상에 집적된 구동 회로를 형성함). 그러므로 poly-Si TFT 기술의 사용은 구동 칩의 장착 비용을 줄이고 상기 주변 영역의 크기를 줄일 수 있게 한다.
현재, 시판중인 LCD 집적 구동회로들은 예를들어, 8인치 디스플레이등의 소형 또는 중형 크기의 디스플레이로 사용되는데, 일반적으로 투사 타입 디스플레이 및 뷰파인더로 사용된다. 이들을 만드는 제조 과정은 소위 고온 처리과정으로 불리는데, poly-Si TFT를 형성하는 고체 위상 반도체층 성장 처리과정(약 600℃에서) 또는 열 산화막 성장 처리과정(약 900℃ 또는 그 이상)이 있다. 따라서, 높은 가격의 석영기판 또는 내열성이 높은 기판이 필요하다.
그러나, 만일 아몰퍼스 실리콘(이하 'a-Si'으로 표기함) TFT-LCD에 적용되고 600℃ 또는 450℃ 또는 그 아래의 온도에서 진행되는 저온 처리과정이라면, 고온 처리고정에서 형성된 것과 동일한 특성을 갖는 게이트 산화막 및 도우펀트(dopant) 활성 영역, 유리기판이 사용될 것이다. 저비용의 큰 면적을 사용하여 하나의 기판상에 다수의 LCD 패널을 형성할 수 있다. 따라서, 비용 절감 및 처리량의 향상에 관련된 부가적 이점을 기대할 수 있다.
저온 처리과정에서는 엑시머 레이저 어닐링(ELA)을 사용하는 a-Si 박막 결정화 기술 및 도우펀트 활성화 기술이 잘 알려져 있다. 상기 ELA가 사용되면, 기판의 열 손상은 감소한다. 상기 a-Si 박막이 동시에 녹고 결정화 되기 때문에 비용이 낮은 대형 유리 기판의 사용이 가능하다.
도 12는 종래의 poly-Si TFT 구조의 단면을 개략적으로 보여주고 있다. Poly-Si 박막에 형성된 고저항 반도체 층의 채널(12)이 투명 기판(10)상에 디포지트된 투명 보호막(11)상에 디포지트된다. 이 고저항 반도체층(12)은 다음과 같은 단계로 형성된다: 종래의 플라즈마 가상 반응법(CVD)등을 사용하여 약 50nm 내지 약 70nm의 두께로 수소화 아몰퍼스 실리콘 층(a-Si:H층)을 디포지트하는 단계; 열 어닐링을 하여 탈수소화 하는 단계; 및 엑시머 레이저를 가지고 빛을 쬐어 다결정화 하는 단계. 소스(13) 및 드레인(14)을 형성하는 저저항 반도체층이 상기 고저항 반도체층(12) 다음에 형성되는데, 이것이 상기 TFT 채널 부분이다. 상기 저저항 반도체층(13,14)은 인 또는 붕소등의 불순물이 도핑된 후 어닐링을 통해 활성화된다.
상기 채널(12)에 약 70nm 내지 약 100nm 두께의 게이트 절연체(16)이 형성된다. 이 게이트 절연체(16)은 기상 압력 CVD(APCVD), 플라즈마 향상 CVD(PE-CVD) 또는 전자 사이클로트론 공명 PECVD(ECR-PECVD)을 사용하여 형성된다. 상기 게이트 절연체(16)상에 게이트(18)가 형성된다. 상기 소스(13), 드레인(14) 및 게이트 절연체(16)에 절연막(21)이 형성된다. 소스 전극(19) 및 드레인 전극(20)이 상기 저저한 반도체 소스 및 드레인(13,14)에 각 각 연결되고, 상기 게이트(18)과 상기 소스 전극(19) 또는 상기 드레인 전극(10)사이에 연결된다. 상기 게이트(18)는 다음과 같은 이유로 어느정도 두께를 필요로 한다:
a) 상기 게이트(18)는 디바이스의 기생 용량을 감소시키기 위해 상기 소스 및 드레인 영역(13,14)으로 불순물이 주입될 때 마스크로서 동작한다. 만일 상기 게이트(18)가 적절한 두께를 갖고 있지 않다면, 상기 게이트 절연체(16) 및 채널(12) 모두로 도우펀트가 주입되고, 상기 디바이스 특성은 나빠진다. 즉, 게이트 전압이 낮아지거나 또는 임계 전압(Vth)이 시프트 한다.
b) 만일 동일한 물질이 사용된다면, 상기 층 두께가 증가함에 따라 선 저항은 줄어들 것이다. 따라서, 상기 게이트 층은 상기 게이트 펄스의 지연에 대한 대항이라는 관점에서 적절한 두께를 갖고 있어야 한다.
본 발명의 발명자는 상기 게이트 전극이 Mo-Ta 합금으로 만들어 진 경우 상기 게이트 두께가 250nm 내지 350nm 범위가 가장 적절하다는 것을 알아냈다.
도 12에 도시된 것 처럼, 상기 게이트(18)가 약 250nm 내지 약 350nm의 두께를 갖고 있고 교차 부분(게이트 길이 방향의 측단면)이 상기 기판 표면과 수직인 벽을 갖고 있으면, 상기 게이트(18)상의 절연막(21)에 유효범위 불량(coverage failure)(51)이 발생하게 된다는 것을 실험적으로 발견하였다. 따라서, 상기 불량(51)없이 TFT 구조를 만드는 것은 어렵다. 상기 유효범위 불량(51)은 새로운 문제를 발생시킨다.
이러한 유효범위 불량 문제를 막기 위해, 상기 게이트(18)가 도 13에 도시된 것 처럼 테이퍼된 벽을 갖도록 형성된다. 상기 게이트(18)가 테이퍼된 벽을 가지면, 유효범위 불량의 발생은 줄어든다. 그러나, 테이퍼된 벽을 갖는 게이트를 형성하는 것은 다음과 같은 다른 단점을 갖게된다.
상기 게이트(18)는 상기 소스와 드레인 영역(13,14)에 도우펀트를 주입하여 마스크로서 기능한다. 상기 게이트 전극이 도 14에 도시된 것 처럼 테이퍼된 끝 면을 갖는다면, 상기 도우펀트는 또한 상기 테이퍼 모양에 해당하는 게이트(18)의 가장자리 아래에 상기 채널(12)내의 부분(12)으로도 주입된다.
저온 처리과정에서 유리 기판이 사용되면, 상기 유리 기판이 열 어닐링 단계를 견딜 수 없기 때문에 600℃ 또는 그 이상에서의 열 어닐링은 적용될 수 없다. 따라서, 상기 저온 처리과정의 활성화 단계에서 ELA 같은 에너지 빔 어닐링 방법이 사용된다. 그러나, 이 에너지 빔이 상기 게이트 표면에서 반사되고 도우펀트가 주입되는 상기 테이퍼된 종단 아래 부분(52)에 도달하지 않기 때문에, 상기 부분(52)은 비활성으로 남게된다. 그러므로, 상기 게이트 전극이 상기 poly-Si TFT 내에 테이퍼된 종단 면을 갖을 때 종래의 방법에서의 활성화 단계로 에너지 빔 어닐링은 사용될 수 없다.
따라서, 종래의 poly-Si TFT 생산 처리과정은 다음의 문제와 이에따른 단점을 갖고 있다:
a) 게이트 전극이 필요한 두께이고 그 종단 면이 기판 표면과 수직이 되게 형성가공되면, 다른 단점을 초래하는 절연막내에서 유효범위 불량을 일으킨다(도 12).
b) 게이트 전극이 유효범위 불량의 발생을 줄이기 위해 테이퍼된 종단 면을 갖도록 형성되면, 불충분한 활성을 야기하는 게이트 전극의 상기 종단 면 아래의 채널 부분에 결함부분이 남아 디바이스 특성을 나쁘게 한다(도 13, 도 14).
본 발명의 목적은 유효범위 불량을 피할 수 있거나 줄일 수 있고 불완전한 활성화 영역이 없는 poly-Si TFT의 제조방법과 장치를 제공하는 것이다.
도 1은 본 발명의 한 실시예에 따른 poly-Si TFT 의 제조방법으로서, 도 1a는 게이트 절연체상에 디포지트된 금속 박막을, 도 1b는 패턴된 게이트를, 도 1c는 상기 게이트를 마스크로 사용하여 주입된 도우펀트를, 도 1d는 에너지 빔을 쪼여 활성화 시키는 것을, 그리고 도 1e는 소스 및 드레인 전극 형성을 보여주는 도;
도 2는 본 발명의 한 실시예에 따른 에너지 빔 어닐링 장치의 개략도로서, 도 2a는 이 장치의 일반적 구조를 보여주는 개략도이고 도 2b는 도 2a에서 개략적으로 보인 기판의 표면을 보여주는 개략도;
도 3은 본 발명의 한 실시예에 따른 에너지 빔 어닐링 방법을 설명하는 다이어그램으로서, 도 3a는 에너지 빔의 제1 방출을, 도 3b는 에너지 빔의 제2 방출을 보여주는 도;
도 4는 구동회로내의 TFT 배열의 다이어그램 및 AM-LCD 장치 기판상의 화소부로서, 도 4a는 화소영역에서의 스위칭 TFT를, 도 4b는 CMOS 구동회로를 보여주고 있으며, 도 4a 및 도 4b의 상기 TFT 게이트의 길이 방향을 동일하다;
도 5는 구동회로내의 TFT 배열의 다이어그램 및 AM-LCD 장치기판상의 화소부를 보여주는데, 도 5a는 화송영역에서의 스위칭 TFT를, 도 5b는 CMOS 구동회로를 보여주고 있으며, 도 5a 및 도 5b의 상기 TFT 게이트의 길이방향은 서로 수직이고 도면의 화살표는 본 발명의 한 실시예에 따른 에너지 빔의 방향을 설명하는 것이다;
도 6은 본 발명의 한 실시예에 따른 에너지 빔 어닐링 장치를 보여주는 것으로, 도 6a는 상기 장치의 일반적 구조를 보여주는 개략도이고, 도 6b는 도 6a에서 개략적으로 나타낸 기판의 표면을 보여주는 개략도;
도 7은 게이트의 끝 면 근방의 에너지 빔의 주입각을 보여주는 개략적 다이어그램;
도 8은 본 발명의 한 실시예에 따른 poly-Si 박막을 형성하는 에너지 빔 어닐링 방법을 설명하는 다이어그램;
도 9는 본 발명의 한 실시예에 따른 게이트 오프셋 구조를 만드는 처리과정을 설명하는 단면도로서, 도 9a는 게이트 절연체상에 형성된 게이트를, 도 9b는 소스 및 드레인에 주입된 도우펀트를, 도 9c는 방출되는 에너지 빔을, 그리고 도 9d는 소스 및 드레인 전극의 형성을 보여주는 도;
도 10은 본 발명의 한 실시예에 따른 CMOS 회로의 게이트 오프셋 구조를 만드는 처리과정을 보여주는 도로서, 도 10a는 평면도, 도 10b는 p-채널 TFT의 채널방향을 따라 자른 단면도, 도 10c는 n-채널 TFT의 채널방향을 따라 자른 단면도;
도 11은 본 발명의 한 실시예에 따른 poly-Si TFT 생산 과정의 개략도;
도 12는 종래의 TFT 구조의 개략도;
도 13은 종래의 더다른 TFT 구조의 개략도;
도 14는 종래의 TFT 구조 단면도의 상세도; 및
도 15는 게이트 오프셋 구조를 만드는 종래기술 과정을 설명하는 다이어그램으로서, 도 15a는 게이트 전극의 단면도, 도 15b는 도핑의 단면도, 도 15c는 에칭된 게이트의 단면도, 그리고 도 15d는 절연층의 단면도이다.
*도면의 주요 부분에 대한 부호의 설명
10 : 투명 기판 11 : 투명 보호막
12 : 채널 영역 13 : 소스
14 : 드레인 16 : 게이트 절연체
18,63,73 : 게이트 19 : 소스 전극
20 : 드레인 전극 21 : 절연막
22 : 컨택트 홀 31 : 에너지 빔 소스
32 : 광 시스템 34 : 스테이지
35 : 진공 챔버 36 : 석영 윈도우
39 : 에너지 빔 40 : 기판
41,42,43 : 거울 85 : 저항 패턴
본 발명은 기판상의 TFT 제조방법을 제공하는데, 기판에 절연막을 형성하는 단계; 상기 절연막에 폴리실리콘 막을 형성하는 단계; 상기 폴리실리콘 막에 게이트 절연체를 형성하는 단계; 테이퍼된 끝을 갖는 상기 게이트 절연체에 게이트를 형성하는 단계; 상기 게이트를 마스크로 사용하여 상기 폴리실리콘 막에 도우펀트를 주입하는 단계; 및 상기 폴리실리콘 막의 주입된 부분에 비스듬히 에너지 빔을 방출하여 상기 막의 주입된 부분을 활성화 시키는 단계를 구비하고 있다.
본 발명은 또한 기판상에 TFT를 만드는 방법을 제공하는데, 끝이 테이퍼되어 있으며 길이방향이 같고, 게이트를 마스크로 사용하여 도우펀트를 주입하며, 소스, 드레인 및 게이트의 첫번째 측면 끝 아래의 주입된 부분을 동시에 활성화 시키기 위해 에너지 빔을 비스듬히 방출하는 단계를 구비하고 있다.
또한, 본 발명은 기판상에 TFT를 만드는 방법을 제공하는데, 제1방향 또는 제2 방향이 되는 길이방향이 있는 테이퍼된 끝이 있는 게이트가 있으며, 상기 게이트를 마스크로 사용하여 도우펀트를 주입하고, 소스, 드레인 및 길이방향이 상기 제1방향인 상기 게이트의 첫번째 측면 끝 아래부분을 동시에 활성화 시키기 위해 에너지 빔을 비스듬하게 방출하는 단계를 구비하고 있다.
더욱이, 본 발명은 기판상에 TFT를 만드는 방법을 제공하는데, 기판상에 폴리실리콘 막을 형성하는 단계; 상기 폴리실리콘 막에 게이트 절연체를 형성하는 단계; 상기 게이트 절연체 상에 게이트를 형성하는 단계; 상기 게이트를 마스크로 사용하여 상기 폴리실리콘 막에 도우펀트를 비스듬히 주입하는 단계; 및 상기 폴리실리콘 막의 주입된 부분을 활성화 시키기 위해 에너지 빔을 비스듬히 방출하는 단계를 구비하고 있다.
본 발명은 또한 TFT를 포함하는 액티브 매트릭스 액정표시장치의 제조방법을 제공하는데, 기판상에 절연막을 형성하는 단계; 상기 절연막에 폴리실리콘 막을 형성하는 단계; 상기 폴리실리콘 막에 게이트 절연체를 형성하는 단계; 상기 게이트 절연체에 게이트를 형성하는 단계; 상기 게이트를 마스크로 사용하여 상기 폴리실리콘 막으로 도우펀트를 주입하는 단계; 및 상기 주입된 부분에 에너지 빔을 비스듬히 방출하여 상기 폴리실리콘 막의 주입된 부분을 활성화시키는 단계를 구비하고 있다.
또한, 본 발명은 화소를 스위치하는 TFT 및 기판상의 구동회로용 TFT를 포함하는 액티브 매트릭스 액정표시장치의 제조방법을 제공하는데, 기판상에 절연막을 형성하는 단계; 상기 절연막에 폴리실리콘 막을 형성하는 단계; 상기 폴리실리콘 막에 게이트 절연체를 형성하는 단계; 상기 게이트 절연체에 게이트를 형성하는 단계; 상기 게이트를 마스크로 사용하여 상기 폴리실리콘 막으로 도우펀트를 주입하는 단계; 및 상기 폴리실리콘 막의 상기 주입된 부분을 활성화시키기 위해 에너지 빔을 비스듬히 방출하는 단계를 구비하고 있다.
더욱이, 본 발명은 기판상에 제1길이 게이트 방향을 갖는 TFT 및 제2길이 게이트 방향을 갖는 TFT를 포함하는 액티브 매트릭스 표시장치의 제조방법을 제공하는데, 상기 기판상에 절연막을 형성하는 단계; 상기 절연막에 폴리실리콘 막을 형성하는 단계; 각 각의 패턴된 폴리실리콘 막에 게이트 절연체를 형성하는 단계; 상기 게이트 절연체에 게이트를 형성하는 단계; 상기 게이트를 마스크로 사용하여 상기 폴리실리콘 막으로 도우펀트를 주입하는 단계; 및 상기 폴리실리콘 막의 상기 주입된 부분을 활성화시키기 위해 에너지 빔을 비스듬히 방출하는 단계를 구비하고 있다.
본 발명은 폴리실리콘층의 제조방법을 제공하는데, 기판상에 아몰퍼스 실리콘층을 형성하는 단계; 및 상기 아몰퍼스 실리콘으로부터 폴리실리콘을 형성하기 위해 에너지빔의 집중되지 않은 부분으로부터 에너지 빔이 집중된 부분까지 연속적으로 상기 아몰퍼스 실리콘층에 에너지 빔을 비스듬히 방출하는 단계를 구비하고 있다.
본 발명은, 에너지 빔 소스; 상기 에너지 빔 소스를 이끄는 광 시스템; 및 도우펀트가 주입된 반도체 기판이 놓이고 상기 에너지 빔과 비스듬한 스테이지를 구비한 에너지 빔 활성을 사용하는 TFT 제조 장치를 제공한다.
본 발명은 또한, 에너지 빔 소스; 상기 에너지 빔을 이끄는 광 시스템; 및 그 위에 디포지트된 아몰퍼스 실리콘이 반도체 기판에 놓이고 상기 에너지 빔과는 비스듬한 스테이지를 갖는 에너지 빔 어닐링을 사용하여 폴리실리콘층을 만드는 장치를 제공한다.
그리고, 본 발명은, 에너지 빔 소스; 그 위에 디포지트된 아몰퍼스 실리콘이 있는 반도체 기판이 놓인 스테이지; 및 상기 기판과 비스듬하게 상기 에너지 빔을 이끄는 광 시스템을 갖는 에너지 빔 어닐링을 사용하여 폴리실리콘층을 만드는 장치를 제공한다.
지금부터 본 발명을 첨부한 도면을 참고하여 자세하게 설명하도록 하겠다.
도 1은 본 발명의 한 실시예에 따른 poly-Si TFT의 생산 과정을 보여주고 있다. 도 1a에 도시되어 있듯이, a-Si:H 박막이 플라즈마 방법 등에 의해 투명한 보호막(11)로 코우팅된 유리 기판(10)상에 약 50 내지 약 80nm 의 범위에서 적절한 두께로 형성된다. a-Si 박막은 상기 a-Si:H 박막이 약 30 내지 약 90분간에서 약 450 내지 약 500℃의 열 어닐링으로 탈수소처리된 후 형성된다. 상기 a-Si 박막은 ELA 에 의해 poly-Si 박막으로 변한다. 높은 저항영역(12a) 및 다른 미리 결정된 영역들도 도시되어 있다. 저 수호화 a-Si 층은 상기 기판의 온도를 높이는 것 등에 의해 플라즈마 CVD의 상태를 바꾸는 것으로 상기 탈수소처리 단계 없이 형성되기도 한다. poly-Si 층은 ELA를 사용하지 않고 형성되기도 하지만, SiH4, SiF4및 H2가스 혼합등으로 상기 플라즈마 CVD용 물질가스를 변경하는 것으로 형성되진 않는다.
다음으로 PECVD법에 의해 높은 저항영역(12a)상에 약 100nm 두께로 게이트 절연체(16)이 적절히 형성된다. Mo-Ta 합금 또는 Mo-W 합금으로 얇은 금속층(18a)이 상기 게이트 절연체(16)상에 약 350nm 의 적절한 두께로 형성된다.
종래의 포토-리소그래피 방법등을 사용하여 포토 저항이 패턴된다. 테이퍼된 끝 면(표면 단면이 상기 게이트의 길이방향과 교차함)이 있는 게이트(18)가 도 1b에 도시된 것 처럼 상기 저항을 마스크로 사용하여 화학 건조 에칭(CDE)방법등으로 형성된다.
상기 게이트(18)를 마스크로 사용하여 상기 높은 저항영역(12a)로 도우펀트를 주입하여 도 1c에 도시된 소스 및 드레인(13,14)에 해당하는 낮은 저항의 반도체 영역을 형성한다.
상기 절연막(21)을 형성한 후, 도핑된 소스 및 드레인(13,14)은 도 1d에 도시된 것 처럼 엑시머 레이저등의 에너지 빔을 사용하여 상기 소스 및 드레인 영역이 활성화 된다. 상기 소스 및 드레인(13,14)을 활성화 시키기 위해서 상기 기판 표면에 대히 비스듬한 방향으로 에너지 빔(39)을 방출하여 상기 에너지 빔(39)이 상기 게이트(18)의 테이퍼된 끝 아래의 상기 도우펀트가 주입된 영역을 비추도록 한다. 따라서, 상기 도우펀트가 주입된 부분은 상기 에너지 빔(39)에 의해 활성화 된다. 이 활성화는 니트로겐, Ar 또는 수소 가스등의 대기, 진공 또는 비활성 가스내에서 수행된다.
컨택트 홀(22)이 형성된 다음, 금속층이 디포지트 된다. 소스 전극(19) 및 드레인 전극(20)은 도 1e에 도시된 것 처럼 상기 금속층을 패터닝하여 형성된다.
테이퍼된 끝 표면이 있는 게이트(18)를 마스크로 사용하여 상기 poly-Si 박막내로 도우펀트를 주입하는 것으로 상기 소스 및 드레인(13,14)를 형성할 때, 상기 게이트(18)의 테이퍼된 끝 면 아래의 채널 영역(12) 부분도 상기 도우펀트가 주입된다. 상기 소스 및 드레인 영역(13,14)은 상기 비스듬한 에너지 빔(39)에 의해 활성화 된다. 위의 비스듬한 에너지 빔(39)은 이 에너지 빔이 상기 게이트의 끝의 기판과 비스듬한 방향으로 방출되기 때문에 상기 게이트(18)의 끝 아래 영역에 도달한다. 따라서, 상기 게이트의 끝 아래의 채널 영역내의 활성화의 결함 부분을 피할 수 있다.
poly-Si TFT용 레이저 어닐 처리과정이 구동 회로를 집적화 하는 AM-LCD 장치에 적용될 수 있는데, 이 장치는 주변 구동회로 및 poly-Si TFT에 의해 화소를 제어하는 스위칭 회로가 있다. 그러므로, 저온 처리과정이 디스플레이 통합 구동회로의 정보에 적용될 수 있어서, 비용 절감효과 및 제조단계의 향상을 얻게된다.
도 2는 본 발명의 한 실시예에 따른 poly-Si TFT를 만드는 활성화 단계 등에 사용되는 레이저 빔 어닐링 장치같은 에너지 빔 어닐링 장치를 보여주고 있다. 도 2a는 이 장치의 일반적 구조를 보여주는 개략도이고 도 2b는 도 2a에 개략적으로 도시된 기판의 표면을 보여주는 개략적 다이어그램이다. 도 2는 에너지 빔 소스(31), 광 시스템(32) 에너지 빔(39), 진공 챔버(35), 석영 윈도우(36), 스테이지(34), 및 기판(40)을 표시하고 있다. 에너지 빔 소스(31)는 상기 진공 챔버(35)의 바깥에 위치해 있고, 투명 석영 윈도우(36)는 상기 진공 챔버(35)의 천정에 있다.
상기 기판(40)은 상기 진공 챔버(35)내의 스테이지(34)상에 위치해서 상기 기판(40)이 그 표면에 형성된 게이트 절연체(16) 및 게이트(18)위에 있게되는 것으로 a-Si 박막용 형성단계; 상기 게이트(18)를 마스크로 사용하여 도우펀트를 주입하는 단계; 및 상기 절연층(21)의 형성단계를 가진 후 어닐링 처리를 수행한다.
상기 에너지 빔 소스(31)에서 방출된 에너지 빔(39)은 상기 빔이 미리 결정된 모양(예를들어 폭이 좁은 선모양, 즉 단면이 직사각형인 모양)으로 처리되는 광 시스템(32)을 통과한다. 그러면 이 빔(39)은 상기 석영 윈도우(36)를 지나 상기 기판(40)의 표면으로 방사된다. 설명을 위해, 다음의 설명에서는 상기 에너지 빔은 약 1mm 내의 폭을 가진 선 빔으로 처리된다.
상기 에너지 빔 어닐링 장치에서, 에너지 빔(39)은 위에서 아래로 수직으로 방사되고 상기 스테이지(34)는 상기 에너지 빔(39)의 주입 방향에 대해 약간 경사지게 된다. 따라서, 도 2b에 도시된 것 처럼, 이 에너지 빔(39)은 상기 게이트(18)의 끝에서부터 비스듬한 방향으로 상기 기판(40)으로 방사된다. 도 2에 설명된 장치에서, 상기 광 시스템(32)은 이동하지 않는데; 기판(40)이 놓이는 스테이지(34)가 비스듬한 방향으로 위치하여, 에너지 빔(39)은 상기 기판(40)의 전 표면을 스캔할 수 있다. 위의 비스듬한 기판(40)이 기울어진 방향으로 움직이기 때문에, 수평 방향의 빔의 움직임 거리는 그에따라 감소하고, 장치의 크기, 특히 진공 챔버(35)의 크기가 줄어든다.
상기 에너지 빔(39)의 방출 각은 TFT의 소스(13)측 및 드레인(14)측에서 역이 되어 도 3a 및 도 3b에 도시된 게이트(18)의 테이퍼된 끝의 아래 부분으로 에너지 빔(39)이 방사된다. 그러하여, TFT의 모든 소스 및 드레인 영역이 활성화 된다.
도 7은 TFT의 끝 면을 보여주는 단면도이다. 기판에 대한 에너지 빔의 주입 각도를 결정하는데 있어서, 본 발명의 발명자는 상기 게이트 절연체(16)의 두께가 100nm 이고 주입용 가속전압이 100keV일 때 도우펀트가 100nm보다 얇은 두께에서 금속 게이트(18) 아래의 poly-Si 박막 부분에 도달할 수 있음을 알아냈다. 게이트의 끝 면이 기판과 각을 이루면, 상기 게이트 아래의 도우펀트가 주입된 poly-Si 박막(12) 영역의 폭 L(nm)는 다음식으로 주어지는데, L은 100nm 두께에서 상기 게이트 위치와의 거리이다.
L = 100 / tanα
반면에, 상기 poly-Si 박막의 주입된 부분을 방사하는데 사용된 기판으로의 에너지 빔(39)의 주입 제한 각 ψ는 다음으로 계산된다:
ψ = arctan(T/L)
여기서 T(nm)는 게이트 절연체의 두께이다. 그러므로, 기판으로의 에너지 빔(39)의 주입각(θ)은 내부를 방사하는 상기 제한 각(ψ)보다 작게 계산된다:
θ ≤ ψ
일반적으로, 상기 제한 각(ψ)은 게이트용 금속 박막의 도우펀트 정기 전력, 게이트 절연체의 두께 및 굴절율, 도우펀트의 타입 및 도우펀트의 가속 전압등에 따라 달라진다. 따라서, 상기 주입 각(θ)은 그러한 변수에 기초하여 결정되어야 한다.
본 발명의 한 실시예에 따른 poly-Si 박막 트랜지스터의 제조 방법에 따르면, 엑시머 레이저 등의 에너지 빔을 사용하여 게이트가 테이퍼된 끝이 될 때, 도우펀트의 주입 후 상기 poly-Si층을 활성화 시키기도 한다. 따라서, 450℃∼600℃의 저온 처리를 통해 AM-LCD 장치가 제조될 수 있다. 대형 유리기판이 사용될 수 있고 생산량이 향상될 수 있기 때문에, 이 방법은 AM-LCD 장치의 생산에 관련하여 낮은 생산 비용에 매우 효과적이다.
도 4 및 도 5는 본 발명에 따른 더 다른 실시예를 설명하고 있는데, poly-Si TFT가 AM-LCD 장치에 적용되어 그 위의 구동회로들을 통합시킨다. 도 4a 및 도 5a는 화소부내의 스위칭 TFT를 보여주고 있고, 도 4b 및 도 5b는 구동회로 영역내의 CMOS 회로를 정의하는 TFT를 보여주고 있다.
도 4a 및 도 4b의 TFT는 기판상에 형성된다. 상기 스위칭 TFT의 게이트(63) 및 상기 구동 TFT(71,72)의 게이트(73)는 같은 방향이다. 또한, 상기 스위칭 TFT의 게이트(63) 방향 및 상기 구동 TFT(71,72)의 게이트 방향은 도 5a 및 도 5b가 기판상에 형성되긴 하지만 서로 수직이다. 도 5와 도 6의 화살표는 상기 게이트의 끝 아래 영역을 활성화 시키는데 필요한 에너지 빔 방향을 설명하고 있다.
TFT 채널이 상기 화소부내에서 활성화 되고(도 4a), 상기 구동 회로영역(도 4b)이 같은 방향을 갖게 되면, 상기 게이트(63,73)의 테이퍼된 끝의 아래 영역은 에너지 빔의 앞뒤로 한번의 스위핑으로 활성화될 수 있다. 비스듬한 에너지 빔은 상기 화소부내의 스위칭 TFT의 게이트 및 한 번의 스윕에서의 상기 구동 회로내의 CMOS TFT의 게이트(73)의 한 쪽에 방사된다. 에너지 빔의 각이 변한 후에, 즉 상기 스테이지의 각이 변한 후, 상기 에너지 빔이 상기 스위칭 TFT의 게이트(63) 및 한 번의 뒤로의 스윕내의 CMOS TFT의 게이트(73)의 다른 쪽에 방사된다.
상기 화소부 및 상기 구동회로 영역내에서 활성화될 TFT 채널의 방향이 서로 도 5a 및 도 5b에 도시된 바와 같이, 서로 오른쪽 각이 되면, 기판상의 모든 TFT 게이트의 테이퍼된 끝 아래의 영역은 어느 한 시간에서만 에너지 빔을 앞뒤로 스윕하여 활성화될 수 없다. 상기 에너지 빔으로의 제1 스위핑을 완료한 후 기판(90)을 돌릴 필요가 있으므로, 에너지 빔을 상기 기판에 다시 쪼여야 한다. 상기 비스듬한 에너지 빔은 상기 화소부내의 스위칭 TFT의 게이트(63)의 한 면은 쪼이기는 하지만 한 번의 스윕내에서 상기 구동 회로내의 CMOS TFT의 게이트(73)의 다른 면을 쪼이지는 않는다. 이 경우, 네 방향으로 비스듬한 에너지 빔이 필요하다.
따라서, 본 발명의 한 실시예에 따른 poly-Si TFT의 생산방법이 구동회로가 통합되는 AM-LCD 장치에 적용되면, TFT 게이트의 방향은 한 기판상의 주로 채널을 같이 효과적으로 활성화 시키는데 적절하게 된다.
도 6은 본 발명에 따른 활성화 단계를 수행하기 위한 에너지 빔 어닐링 장치의 다른 실시예를 보여주고 있다. 도 6a는 이 장치의 일반적 구조를 보여주는 개략도이고, 도 6b는 기판의 표면을 보여주는 개략도이다. 도 6b는 에너지 빔 소스(31), 광 시스템(32), 스테이지(34), 에너지 빔(39), 거울(41,42,43) 및 기판(40)을 보여주고 있다.
도 6에 도시되어 있듯이, 에너지 빔 소스(31)에서 나온 에너지 빔(39)은 광 시스템(32)을 통과하여 미리 결정된 모양으로 조정된다. 그러면 이 빔(39)은 기판(40)으로 방출되기 전에 거울(41)에 의해 두 개의 빔으로 나뉘게 된다. 나누어진 에너지 빔은 거울(42,43)에 의해 더 반사되고 기판(40)의 표면에 이르게 된다. 따라서, 나뉘어진 에너지 빔(39)은 상기 기판(40)의 표면에 정상적인 대칭적 주입 각도로 상기 기판(40)의 표면에 비스듬히 방사된다.
따라서, 소스 영역과 드레인 영영 모두 이 장치를 사용하여 상기 에너지 빔의 한 방향으로 스위핑되어 동시에 활성화 되는데, 이는 나뉘어진 에너지 빔이 동시에 상기 소스 영역과 드레인 영역에 모두 방사되기 때문이다.
도 8은 본 발명의 한 실시예에 따른 레이저 어닐링 방법을 설명하는 다이어그램이다. 엑시머 레이저 등의 에너지 빔(39)이 기판(10)상의 a-Si 박막에 비스듬히 방사되어 a-Si 박막이 poly-Si 박막으로 바뀐다.
오직 비스듬한 에너지 빔(39) 부분만이 기판(10)상의 a-Si 박막(12)에 집중되며, 나머지 부분은 집중되지 않는다. 다시 말해서, 도 8에 도시되어 있듯이, A1-A2 선을 따라 집중되는 것이지 A3 점에 집중되는 것이 아니다. 에너지 빔이 a-Si 박막(12)의 A1 부분에 poly-Si 박막을 형성하기에 충분한 에너지를 가질 때, 다른 A3 부분으로 방사된 에너지는 변이값을 얻기에 요구되는 값보다 낮아지는데, 이것은 에너지 빔이 그 위헤 집중되지 않기 때문이다. a-Si 박막을 poly-Si 박막으로 바꾸기 위해서, 상기 a-Si 박막을 먼저 낮은 에너지 빔(A3)으로 쪼이고, 다음으로 도 8에 도시되어 있듯이 에너지 빔(39)이 오른쪽에서 왼쪽으로 스윕하는 동안 에너지 빔(A1)을 쪼인다. 이 낮은 에너지 빔은 탈수소화 효과가 있다. 약한 에너지 빔 방사로 상기 a-Si 박막(12)이 먼저 탈수소화 되기 때문에 본 발명에 따라 형성된 상기 poly-Si 박막의 크리스탈의 질은 향상된다. 그러면 상기 a-Si 박막은 비스듬한 에너지 빔에 의한 앞선 탈수소화 단계(사전-어닐링 단계)없이 poly-Si 박막으로 변할 수 있다. 따라서, 향상된 제조 효율을 얻게 된다.
TFT의 오프셋 게이트 구조를 형성하기 위해 본 발명에 따른 실시예에 따른 비스듬한 에너지 빔이 사용될 수 있다. 게이트가 꺼져있는 동안 흐르는 전류(누설 전류)를 막기 위해서, 약하게 도핑된 드레인(LDD)구조 또는 오프셋 게이트 구조가 적용되기도 한다. 상기 LDD는 채널과 드레인사이의 부분의 도우펀트 밀도가 낮다. 이 오프셋 게이트 구조에는 활성화된 소스 및 드레인 사이의 폭보다 더 좁은 게이트가 있다.
도 5는 종래의 오프셋 게이트 구조 및 이를 만드는 일반적인 처리과정을 보여주고 있다. 기판(10)상에 투명 보호막(11)을 형성한 후, 이 투명 보호막(11)에 poly-Si 박막의 고정항 영역(12a)을 형성하고, 도 1a 및 도 1b에서 설명된 처리과정을 사용하여 상기 고정항 영역(12a)(도 15a)의 게이트 절연체(16)상에 게이트(18a)를 형성한다. 상기 게이트(18a)를 마스크로 사용하여 상기 고정항 영역(12a)에 도우펀트를 주입하고, 채널(12), 소스(13) 및 드레인(14)도 형성한다(도 15b). 그러면, 상기 게이트(18a)보다 좁은 저항 패턴(85)이 상기 게이트(18a)상에 형성되고, 게이트의 폭은 저항 패턴(85)을 마스크로 사용하여 에칭을 함으로써 감소된다(도 15c). 저항 패턴(85)을 제거하고 나서, 상기 게이트(18)를 포함하는 전 표면상에 절연층(21)을 형성한다(도 15d). 따라서, 패널(12)과 소스(13)간의 경계 및 채널(12)과 드레인(14)간의 경계는 게이트(18)의 끝에서 약간 벗어난 바깥(83)이 된다. 오프셋 게이트 구조에는 상기 게이트(18)아래 및 약간 바깥 쪽 아래에 채널(12)이 있게된다.
도 9는 본 발명의 한 실시예에 따른 오프셋 게이트 구조의 제조방법을 보여주고 있다. 이 오프셋 게이트 구조는 또한 기판의 한 면으로부터 에너지 빔을 비스듬히 방사하는 것으로 형성될 수 도 있다.
도 1a 내지 도 1c에 도시되어 있듯이, 기판(10)상에 투명 보호막(11)을 형성한 후, 투명 보호막(11)에 poly-Si 박막의 고정항 영역(12a)을 형성한다(도 9a). 게이트(18)를 마스트로 사용하여 고정항 영역(12a)에 도우펀트를 주입한다(도 9b). 상기 게이트(18)및 게이트 절연체(16)상에 절연층(12)을 형성하고, 엑시머 레이저 같은 비스듬한 에너지 빔을 한 방향에서 상기 기판으로 방사한다(도 9c).
상기 에너지 빔에 의해 방사된 부분은 활성화 되어 소스(13) 및 드레인(14)이 형성된다. 도우펀트가 주입된 부분(*3)은 에너지 빔에 의해 방사되지 않는데, 이는 게이트의 그림자가 상기 드레인(14)내부에서 발생하기 때문이다. 상기 부분(83)이 활성화되지 않았기 때문에, 이 부분(83)의 저항은 높다. 비록 고저항 영역(83)이 있기는 하지만 이 구조의 기능은 종래의 게이트 오프셋 구조와 같다. 따라서, 종래의 복잡한 처리과정(도 15)을 사용하지 않고 오프셋 게이트 구조를 형성할 수 있다. 상기 부분(83)의 폭(오프셋 길이)은 에너지 빔의 주입 각, 게이트(18)의 두께, 게이트 절연체(16) 및 poly-Si 박막(12a)에 의해 제어될 수 있다.
컨택트 홀(22)을 형성한 후, 소스 전극(19) 및 드레인 전극(20)을 형성한다. 그러면, 본 발명의 한 실시예에 따른 상기 게이트 오프셋 구조 TFF를 얻는다(도 9d).
게이트(18)가 켜저 있을 때 상기 오프셋의 길이가 초과한다면, 상기 부분(83)에 저항이 있기 때문에 소스와 드레인 사이의 전류는 충분히 흐르지 못한다. 그러므로, 오프셋 길이는 작아야 한다. 따라서 종래 방법(도 15)의 포토리소그래피 스테이지에 매우 정확한 패터닝이 필요하다. 본 실시예에서는, 오프셋 길이는 방사각을 변화시켜 조정될 수 있다. 따라서, 포토리소그래피에 대응하는 정확함이 특별한 처리과정을 부가하지 않고도 얻어질 수 있다.
예를들면, 게이트 절연체(16)의 두께가 100nm 이고 poly-Si 층의 고저항 영역(12a) 두께가 50nm 이며, 기판으로의 에너지 빔의 주입 각이 30°이면, 오프셋 길이는 약 0.2㎛ 이다. LCD용의 약 0.2㎛의 이 오프셋 길이를 종래의 포토리소그래피 방법으로 형성하기는 어렵다. 그러나, 본 발명의 방벙을 사용하면 0.2㎛ 범위의 오프셋 길이를 실현할 수 있다.
본 발명의 더 다른 실시예는 CMOS 회로내의 게이트 오프셋 구조의 제조이다.
도 10a 내지 도 10c는 CMOS 회로의 배치 패턴이다. 도 10a는 평면도, 도 10b는 p-채널 TFT의 채널방향을 따라 자른 단면도이고 도 10c는 n-채널 TFT의 채널방향을 따라 자른 단면도이다. 도 10a의 화살표는 방사된 에너지 빔의 방향을 나타낸다.
P-채널 TFT(72) 및 n-채널 TFT(71)는 에너지 빔이 방사되지 전의 종래 구조를 갖고 있다. 상기 P-채널 TFT(72) 및 n-채널 TFT(71)에는 기판(10)위의 투명 보호막(11)상에 채널(12), 소스(13) 및 드레인(14)이 있고, 상기 채널(12)위의 게이트 절연체(16)상에 게이트(18)가 있다. 상기 P-채널 TFT(72) 및 n-채널 TFT(71)간의 채널의 도전율 타입은 다른데, 상기 P-채널 TFT(72)는 n-타입 도전율을 n-채널 TFT(71)는 p-타입 도전율을 갖고 있다. 상기 소스(13)와 드레인(14)에 각 각 소스 전극(19) 및 드레인 전극(20)이 연결되어 있고, 상기 P-채널 TFT(72) 및 n-채널 TFT(71) 모두에 드레인 전극(20)이 연결되어 있다. 상기 소스 전극(19)은 전력원과 연결되어 있다. 직사각형 모양을 갖고 있는 상기 P-채널 TFT(72) 및 n-채널 TFT(71)의 게이트는 서로 수직 방향을 갖고 있다.
도 9를 통해 앞서 설명한 것처럼, 에너지 빔이 소스(13)면으로부터 상기 n-채널 TFT(71)로 비스듬히 방사된다. 상기 게이트(18)는 상기 드레인(14)의 부분에 그림자를 만들어 상기 n-채널 TFT(71)의 게이트 오프셋 구조가 형성되게 한다. 비록 상기 에너지 빔이 상기 P-채널 TFT(72)에 방사되지만, 상기 P-채널 TFT(72)의 게이트(18)는 상기 P-채널 TFT(72)의 소스(13) 및 드레인(14) 모두의 그림자 부분을 만들지는 않는다. 따라서, 상기 P-채널 TFT(72)의 소스(13) 및 드레인(14)은 에너지 빔에 의해 활성화 되고 자기조정(self-aligned)된다.
이 실시예에 따르면, 상기 P-채널 TFT(72) 및 n-채널 TFT(71)은 수직으로 위치하여 TFT 가 게이트 오프셋 구조를 갖게 되고 자기조정되며, 활성화된 소스 및 드레인을 즉시 형성할 수 있다. 비록 상기 P-채널 TFT(72) 및 n-채널 TFT(71)가 게이트 오프셋 구조를 하고 있지만, 이 실시예는 게이트가 서로 오른쪽 각에 있는 두 개의 n-채널 TFT 등이 서로 수직으로 위치한 TFT에 적용되기도 한다.
본 발명은 또한 poly-Si TFT의 제조방법에도 적용되기도 한다. 도 11은 poly-Si TFT를 만드는 처리과정의 일반적 개략도이다. 도 11a에 도시되어 있듯이, a-Si:H 박막이 플라즈마 CVD를 사용하여 투명 보호막(11)이 코우팅된 유리 기판(10)상에 약 50 내지 약 80nm의 범위의 두께로 형성된다. 탈수소화를 위해 약 30 내지 약 90분에서 약 450 내지 약 500℃ 등으로 열 어닐링으로 a-Si:H 박막을 형성한 후, 상기 형성된 a-Si:H 박막은 엑시머 레이저 등의 에너지 빔으로 어닐링 하여 a-Si 박막을 poly-Si 박막으로 변환시킨다. 그다음 고정항 반도체 막(12a)을 종래의 패터닝으로 형성한다.
낮은 수소함유를 갖는 a-Si 막을 CVD의 상태를 변경하는 것에 의한 탈수소화 단계 없이 형성하기도 하는데, 상기 기판 온도가 올라간다. 더욱이, SiH4,SiF4 및 H2 등의 혼합 가스 등의 CVD 가스를 바꾸는 것에 의한 에너지 빔 어닐링 단계 없이 poly-Si 막을 형성하기도 한다.
종래의 플라즈마 CVD를 사용하여 고정항 반도체막(12a)상에 약 100nm 범위의 두께를 갖는 게이트 절연체(16)을 형성한다.
Mo-Ta 합금 또는 Mo-W 합금 등의 합금의 금속 박막층(18a)를 상기 게이트 절연체(16)상에 약 50nm 두께로 형성한다.
상기 금속 합금막 층(18a)상의 저항 패턴을 종래의 포토피소그래피 방법에 의해 상기 금속막 층(18a)위에 형성한다. 도 10b에 도시되어 있듯이, 상기 저항 패턴을 마스크로 사용하여 리액티브 이온 에칭(RIE) 등에 의해 끝이 수직인 게이트(18)를 형성한다.
다음으로, P 또는 B 같은 도우펀트를 상기 게이트(18)를 마스크로 사용하여 상기 고저항 반도체막(12a)에 부분적으로 주입하여 도 11c에 도시된 소스(13) 및 드레인(14)에 해당하는 저저항 반도체 영역을 형성한다. 이 때, 상기 도우펀트(49)를 오른쪽에서 왼쪽으로 비스듬히 주입한다. 상기 소스(13) 및 드레인(14)에 주입될 도우펀트의 양은, 예를들어 약 1x1015내지 1x1016/cm2이다. 이 도우펀트(49)를 비스듬히 주입하거나 또는 기판을 비스듬한 위치로 하여 도우펀트(39)를 주입하기도 한다.
절연층(21)을 형성한 후, 에너지 빔을 방사하여 도 11d에 도시된 것 처럼 상기 소스(13) 및 드레인(14)을 활성화 시킨다. 상기 게이트(18)의 끝 아래에 도우펀트가 주입된 부분에 에너지 빔(39)을 비스듬히 방사하여 그곳을 활성화 시킨다. 에너지 빔(39)으로 엑시머 레이저 빔을 사용하면, 레이져의 전력은, 예를들어 약 180 내지 240 mJ/cm2가 된다. 상기 활성화는 대기, 진공, 니트로겐 또는 아르곤 또는 수소 가스등의 내부 가스등에서 수행된다.
도우펀트의 주입 각(기판에 대한 각도)은 상기 에너지 빔(39)의 방사 각(기판에 대한 각도)보다 커서 도우펀트가 주입된 부분을 벗어나는 것을 피하게 되고, 그 영역으로 에너지 빔(39)의 불량을 일으키는 활성화 되지 않은 영역을 피하게 된다.
컨택트 홀(22)을 형성한 후, 금속 층을 디포지트 한다. 이 금속 층은 패턴되어 도 11e에 도시된 것 처럼 소스 전극(19) 및 드레인 전극(20)을 형성한다.
poly-Si TFT에는 게이트 폭보다 좁은 채널이 있으며 본 발명의 이 실시예에 따른 방법에 의해 어떠한 해로움도 입지 않는 활성화가 가능하다.
본 발명은 위의 실시예들로 제한되는 것은 아니다.
예를들어, 상기 a-Si:H 박막을 플라즈마 CVD 방법 대신 LPCVD 방법으로 형성할 수 있다. a-Si:H 박막을 위한 탈수소화 단계를 없애기 위해, a-Si 박막이 낮은 수소함유를 갖게 형성하기도 한다. 상기 a-Si:H 박막의 두께는, 예를들어 약 50 내지 약 80nm 범위가 적절하다. poly-Si TFT를 CVD 같은 디포지션 방법에 의해 바로 형성하기도 한다. 상기 게이트 절연체를 PECVD 대신 APCVD 나 ECR-PECVD 등으로 형성하기도 한다. 상기 게이트 절연체의 두께는, 예를들어 약 70 내지 약 100nm 범위가 적절하다.
상기 게이트용 실험 물질은 Mo, Al, Ta, Cu 및 그들의 합금, 이들로 된 다중 층 박막 또는 도핑된 실리콘 박막이 될 수 있다. 이 게이트의 두께는, 예를들어 약 250 내지 약 400nm 범위가 적절하다. 더욱이, TFT 구조는 위 실시예에서 설명된 것 같은 공통 면 타입으로 제한되는 것은 아니다. 본 발명은 LDD 구조 또는 게이트 전극이 다수 있는 다중 게이트(둘 또는 그 이상의 게이트) TFT 에 적용되기도 한다. 따라서, 상기 게이트상에 절연층을 형성하기 전에 에너지 빔 어닐링이 수행되기도 한다.
에너지 빔은 반도체 층 및 직선성의 탁월한 흡수 특성을 갖고 있는데, 예를들어 XeCl, XeF 또는 KrF의 엑시머 레이저 등이 그러하다.
LCD 장치의 구동회로는 CMOD TFT로 구성되기도 한다. 상기 구동회로가 CMOS로 구성되면, LCD 장치는 큰 전력소비를 하지 않는다.
상기 에너지 빔 어닐링 장치는 앞서 설명한 실시예들로 한정되는 것은 아니다. 예를들어, 기판(40)이 놓이는 상기 스테이지(34)는 상기 기판에 열을 가하기 위해 그 내부에 히터가 있기도 하다. 이 기판(40)은 또한 진공 또는 특별한 대기상태에서 상기 에너지 빔에 의해 어닐되기도 한다. 이 대기는 원하는 결과에 따라 결정될 수 있다. 예를들면, 박막에 카본의 오염을 막기 위해서는 이 대기는 니트로겐 상태가 적절하며, 또는 수소 상태도 환원에 적절하다. 상기 기판을 이동시키는 방법에 부가하여, 광 시스템을 이동시키는 방법이 사용되어 상기 기판의 전 표면에 에너지 빔을 방사하기도 한다.
본 발명이 본 명세서의 특정 실시예로 설명되기는 하였으나, 당 기술분야의 통상의 지식을 가진 자에게는 여러 변경, 수정 및 변화가 있을 수 있다는 것은 명백하다. 따라서, 본 발명의 적절한 실시예는, 본 명세서에 나타나 있듯이, 설명된 것으로 제한되는 것은 아니다. 첨부된 특허청구범위에 정의된 본 발명의 진정한 정신 및 범위를 벗어나지 않고 다양한 변화가 있을 수 있다.
본 발명에 따르면, 테이퍼된 끝을 가지는 게이트를 소스 및 드레인을 만드는 데 마스크로 사용하여 기판상에 형성된 폴리실리콘 박막에 도우펀트를 주입하고, 에너지 빔을 상기 게이트의 끝 면에서 상기 기판의 표면까지 비스듬히 방사하여 소스 및 드레인을 동시에 활성화 시키고, 상기 에너지 빔이 상기 게이트의 끝 아래의 폴리실리콘 박막으로 흘러들어가 상기 도우펀트가 주입된 채널을 활성화 시킨다. 따라서 생산성 향상의 효과가 있으며, 450℃ 내지 600℃의 저온 처리과정으로 액티브 매트릭스형 액정표시장치를 만드는 것이 가능하게 되어, 액티브 매트릭스형 액정표시장치의 제조비용을 낮추는 효과가 있다.

Claims (34)

  1. 기판에 폴리실리콘 막을 형성하는 단계;
    상기 폴리실리콘 막에 게이트 절연체를 형성하는 단계;
    상기 게이트 절연체에 끝이 테이퍼된 게이트를 형성하는 단계;
    상기 게이트를 마스크로 사용하여 상기 폴리실리콘 막에 도우펀트를 주입하는 단계; 및
    상기 도우펀트가 주입된 부분을 활성화 시키기 위해 상기 폴리실리콘 막의 상기 주입된 부분에 에너지 빔을 비스듬히 방사하는 단계를 구비하는 것을 특징으로 하는 기판상의 TFT 제조 방법.
  2. 제 1 항에 있어서,
    상기 주입된 부분이 소스, 드레인 및 상기 방사 단계내의 게이트의 끝 아래 부분인 것을 특징으로 하는 기판상의 TFT 제조 방법.
  3. 제 1 항에 있어서,
    상기 게이트 및 상기 게이트 절연체상에 절연층을 형성하는 단계;
    소스 및 드레인위의 상기 절연층에 컨택트 홀을 형성하는 단계; 및
    상기 컨택트 홀에 상기 소스와 드레인에 연결되는 전극을 형성하는 단계를 더 구비하는 것을 특징으로 하는 기판상의 TFT 제조 방법.
  4. 제 1 항에 있어서,
    상기 기판은 에너지 빔이 상기 주입된 부분으로 비스듬히 방사되게 기울어져 있는 것을 특징으로 하는 기판상의 TFT 제조 방법.
  5. 제 1 항에 있어서,
    상기 에너지 빔은 거울에 의해 비스듬하게 되는 것을 특징으로 하는 기판상의 TFT 제조 방법.
  6. 제 1 항에 있어서,
    상기 에너지 빔의 상기 기판에 대한 주입 각 θ 가;
    θ≤arctan(T/L)
    로 정의되고, 여기서 T는 상기 게이트 절연체의 두께이고, L은 상기 게이트 아래의 주입된 부분의 폭인 것을 특징으로 하는 기판상의 TFT 제조 방법.
  7. 제 1 항에 있어서,
    상기 에너지 빔은 레이저 빔인 것을 특징으로 하는 기판상의 TFT 제조 방법.
  8. 제 7 항에 있어서,
    상기 레이저 빔이 XeCl 또는 XeF 또는 KrF의 엑시머 레이저 빔인 것을 특징으로 하는 기판상의 TFT 제조 방법.
  9. TFT에 제1 및 제2 테이퍼된 끝을 가지는 게이트가 있고, 상기 제1 및 제2 끝의 길이 방향은 서로 같으며, 게이트를 마스크로 사용하여 도우펀트를 주입하고,
    막의 도우펀트가 주입된 부분에 에너지 빔을 비스듬히 방사하여 소스, 드레인 및 상기 게이트의 제1 측면 끝 아래의 상기 막의 주입된 부분을 동시에 활성화 시키는 단계를 구비하는 것을 특징으로 하는 기판상의 TFT 제조 방법.
  10. 제 9 항에 있어서,
    적어도 하나의 TFT는 화소용 스위치이고, 다른 TFF는 구동회로에 포함되는 것을 특징으로 하는 기판상의 TFT 제조 방법.
  11. TFT에 끝이 테이퍼되고 길이 방향이 같은 게이트가 있고, 제 9 항에 따라 상기 게이트를 마스크로 사용하여 도우펀트를 주입하고,
    상기 에너지 빔은 레이저 빔인 것을 특징으로 하는 기판상의 TFT 제조 방법.
  12. 제 9 항에 있어서,
    상기 막의 도우펀트가 주입된 부분에 에너지 빔을 비스듬히 방사하여 소스, 드레인 및 상기 게이트의 제1 측면 끝 아래의 상기 막의 주입된 부분을 동시에 활성화 시키는 단계를 더 구비하는 것을 특징으로 하는 기판상의 TFT 제조 방법.
  13. TFT에 길이방향이 같은 제1 및 제2 테이퍼된 끝을 가지는 게이트가 있고, 상기 게이트를 마스크로 사용하여 막에 도우펀트를 주입하고,
    상기 막의 도우펀트가 주입된 부분에 에너지 빔을 비스듬히 방사하여 소스, 드레인 및 상기 게이트의 제1 및 제2 끝 아래에 배치된 상기 막의 주입된 부분을 동시에 활성화시키는 단계를 구비하는 것을 특징으로 하는 기판상의 TFT 제조 방법.
  14. TFT에 제1 및 제2 테이퍼된 끝을 가지는 게이트가 있고, 상기 테이퍼된 끝의 길이 방향은 제1 또는 제2 방향이 되고, 상기 게이트를 마스크로 사용하여 막에 도우펀트를 주입하고,
    상기 막의 도우펀트가 주입된 부분에 에너지 빔을 비스듬히 방사하여 소스, 드레인 및 길이방향이 상기 제1 방향인 게이트의 제1 측면 끝 아래의 상기 막의 부분을 동시에 활성화 시키는 단계를 구비하는 것을 특징으로 하는 기판상의 TFT 제조 방법.
  15. 제 14 항에 있어서,
    상기 막의 도우펀트가 주입된 부분에 에너지 빔을 비스듬히 방사하여 상기 제1 방향의 길이방향을 가지는 상기 게이트의 제2 측면 끝 아래의 상기 막의 부분을 활성화 시키는 단계를 더 구비하는 것을 특징으로 하는 기판상의 TFT 제조 방법.
  16. 제 14 항에 있어서,
    상기 게이트가 CMOS로부터 제1 방향을 가지는 TFT 및 상기 게이트가 CMOS로부터 제2 방향을 가지는 TFT인 것을 특징으로 하는 기판상의 TFT 제조 방법.
  17. 제 14 항에 있어서,
    상기 에너지 빔이 레이저 빔인 것을 특징으로 하는 기판상의 TFT 제조 방법.
  18. 기판에 폴리실리콘 막을 형성하는 단계;
    상기 폴리실리콘 막에 게이트 절연체를 형성하는 단계;
    상기 게이트 절연체에 게이트를 형성하는 단계;
    상기 게이트를 마스크로 사용하여 상기 폴리실리콘 막에 도우펀트를 비스듬히 주입하는 단계; 및
    비스듬한 에너지 빔을 사용하여 상기 폴리실리콘 막의 주입된 부분을 방사하는 단계를 구비하는 것을 특징으로 하는 기판상의 TFT 제조 방법.
  19. 제 18 항에 있어서,
    기판에 대한 주입 각이 상기 기판에 대한 방사 각보다 큰 것을 특징으로 하는 기판상의 TFT 제조 방법.
  20. 제 18 항에 있어서,
    상기 기판은 상기 주입 단계 및 상기 방사 단계에서 기울어저 있는 것을 특징으로 하는 기판상의 TFT 제조 방법.
  21. 제 18 항에 있어서,
    상기 에너지 빔은 레이저 빔인 것을 특징으로 하는 기판상의 TFT 제조 방법.
  22. 기판에 폴리실리콘 막을 형성하는 단계;
    상기 폴리실리콘 막에 게이트 절연체를 형성하는 단계;
    상기 게이트 절연체에 게이트를 형성하는 단계;
    상기 게이트를 마스크로 사용하여 상기 폴리실리콘 막에 도우펀트를 주입하는 단계; 및
    상기 도우펀트가 주입된 부분을 활성화 시키기 위해 상기 폴리실리콘 막의 상기 주입된 부분에 에너지 빔을 비스듬히 방사하는 단계를 구비하는 것을 특징으로 하는 TFT를 포함한 액티브 매트릭스 액정표시장치의 제조 방법.
  23. 기판에 폴리실리콘 막을 형성하는 단계;
    상기 폴리실리콘 막에 게이트 절연체를 형성하는 단계;
    상기 게이트 절연체에 게이트를 형성하는 단계;
    상기 게이트를 마스크로 사용하여 상기 폴리실리콘 막에 도우펀트를 주입하는 단계; 및
    상기 도우펀트가 주입된 부분을 활성화 시키기 위해 상기 폴리실리콘 막의 상기 주입된 부분에 에너지 빔을 비스듬히 방사하는 단계를 구비하는 것을 특징으로 하는 화소 스위칭용 TFT 및 기판상의 구동회로용 TFT를 포함하는 액티브 매트릭스 액정표시장치의 제조 방법.
  24. 기판에 절연막을 형성하는 단계;
    상기 절연막에 폴리실리콘 막을 형성하는 단계;
    상기 폴리실리콘 막을 패터닝하는 단계;
    상기 각 각의 패턴된 폴리실리콘 막에 게이트 절연체를 형성하는 단계;
    상기 게이트를 마스크로 사용하여 상기 폴리실리콘 막에 도우펀트를 주입하는 단계; 및
    상기 도우펀트가 주입된 부분을 활성화 시키기 위해 상기 폴리실리콘 막의 상기 주입된 부분에 에너지 빔을 비스듬히 방사하는 단계를 구비하는 것을 특징으로 하는 기판상에 제1 길이 게이트 방향을 가지는 제1 TFT 및 제2 길이 방향을 가지는 제2 TFT를 포함하는 액티브 매트릭스 액정표시장치의 제조 방법.
  25. 제 24 항에 있어서,
    상기 제1 길이 게이트 방향 및 상기 제2 길이 게이트 방향이 같은 것을 특징으로 하는 액티브 매트릭스 액정표시장치의 제조 방법.
  26. 제 24 항에 있어서,
    상기 제1 길이 게이트 방향 및 상기 제2 길이 게이트 방향이 수직인 것을 특징으로 하는 액티브 매트릭스 액정표시장치의 제조 방법.
  27. 기판에 아몰퍼스 실리콘 층을 형성하는 단계; 및
    상기 아몰퍼스 실리콘 층에 에너지 빔을 비스듬하게 상기 에너지 빔이 집중되지 않은 부분에서 상기 에너지 빔이 집중된 부분까지 연속적으로 방사하여 상기 아몰퍼스 실리콘을 폴리실리콘으로 변화시키는 것을 특징으로 하는 폴리실리콘 층 제조 방법.
  28. 제 27 항에 있어서,
    상기 방사 단계는 상기 아몰퍼스 실리콘 층을 동시에 탈수소화 시키는 것을 특징으로 하는 폴리실리콘 층 제조 방법.
  29. 에너지 빔 소스;
    상기 에너지 빔을 정하는 광 시스템; 및
    도우펀트가 주입된 막을 가지는 반도체 기판이 그 위에 배치된 스테이지를 구비하고, 상기 스테이지는 상기 에너지 빔에 비스듬한 방향을 하고 있는 것을 특징으로 하는 에너지 빔을 사용하여 TFT를 만드는 장치.
  30. 제 29 항에 있어서,
    상기 에너지 빔이 수평면에 비스듬히 상기 기판을 스윕하는 것을 특징으로 하는 에너지 빔을 사용하여 TFT를 만드는 장치.
  31. 에너지 빔 소스;
    도우펀트가 주입된 막을 가지는 반도체 기판이 그 위에 놓이는 스테이지; 및
    상기 기판에 에너지 빔이 수평면에 비스듬하게 되도록 정하는 광 시스템을 구비하는 것을 특징으로 하는 에너지 빔을 사용하여 TFT를 만드는 장치.
  32. 제 31 항에 있어서,
    상기 에너지 빔이 상기 광 시스템 내의 거울에 의해 비스듬하게 되는 것을 특징으로 하는 에너지 빔을 사용하여 TFT를 만드는 장치.
  33. 에너지 빔 소스;
    삭이 에너지 빔을 정하는 광 시스템; 및
    그 위에 아몰퍼스 실리콘이 배치된 반도체 기판이 놓이는 스테이지를 구비하고,
    상기 스테이지는 상기 에너지 빔에 비스듬한 방향으로 되어 있는 것을 특징으로 하는 에너지 빔 어닐링을 사용하여 폴리실리콘 층을 만드는 장치.
  34. 에너지 빔 소스;
    그 위에 아몰퍼스 실리콘 층이 배치되는 반도체 층이 놓이는 스테이지; 및
    상기 에너지 빔이 상기 기판에 비스듬하게 되도록 하는 광 시스템을 구비하는 것을 특징으로 하는 에너지 빔 어닐링을 사용하여 폴리실리콘 층을 만드는 장치.
KR1019970048901A 1996-09-26 1997-09-26 폴리실리콘 박막 트랜지스터의 제조 방법 및 장치 KR100250851B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8-254399 1996-09-26
JP25439996A JP3305961B2 (ja) 1996-09-26 1996-09-26 多結晶シリコン薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
KR19980024987A true KR19980024987A (ko) 1998-07-06
KR100250851B1 KR100250851B1 (ko) 2000-05-01

Family

ID=17264444

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970048901A KR100250851B1 (ko) 1996-09-26 1997-09-26 폴리실리콘 박막 트랜지스터의 제조 방법 및 장치

Country Status (3)

Country Link
US (1) US6001714A (ko)
JP (1) JP3305961B2 (ko)
KR (1) KR100250851B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100768642B1 (ko) * 1999-07-08 2007-10-18 가부시키가이샤 히타치세이사쿠쇼 반도체 장치 및 그 제조 방법

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346451B1 (en) 1997-12-24 2002-02-12 Philips Electronics North America Corporation Laterial thin-film silicon-on-insulator (SOI) device having a gate electrode and a field plate electrode
KR100292048B1 (ko) * 1998-06-09 2001-07-12 구본준, 론 위라하디락사 박막트랜지스터액정표시장치의제조방법
JP3883706B2 (ja) * 1998-07-31 2007-02-21 シャープ株式会社 エッチング方法、及び薄膜トランジスタマトリックス基板の製造方法
US6617644B1 (en) 1998-11-09 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6909114B1 (en) 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
US6365917B1 (en) 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6534826B2 (en) 1999-04-30 2003-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW480554B (en) 1999-07-22 2002-03-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW490713B (en) 1999-07-22 2002-06-11 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2001035808A (ja) * 1999-07-22 2001-02-09 Semiconductor Energy Lab Co Ltd 配線およびその作製方法、この配線を備えた半導体装置、ドライエッチング方法
JP2001196594A (ja) * 1999-08-31 2001-07-19 Fujitsu Ltd 薄膜トランジスタ、液晶表示用基板及びその製造方法
KR100303142B1 (ko) 1999-10-29 2001-11-02 구본준, 론 위라하디락사 액정표시패널의 제조방법
US6646287B1 (en) 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
US6780687B2 (en) * 2000-01-28 2004-08-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a heat absorbing layer
US7525165B2 (en) * 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
US6706544B2 (en) * 2000-04-19 2004-03-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and fabricating method thereof
TW480576B (en) * 2000-05-12 2002-03-21 Semiconductor Energy Lab Semiconductor device and method for manufacturing same
TWI224806B (en) 2000-05-12 2004-12-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
SG103846A1 (en) 2001-02-28 2004-05-26 Semiconductor Energy Lab A method of manufacturing a semiconductor device
US6387784B1 (en) 2001-03-19 2002-05-14 Chartered Semiconductor Manufacturing Ltd. Method to reduce polysilicon depletion in MOS transistors
JP5038560B2 (ja) * 2001-08-01 2012-10-03 ゲットナー・ファンデーション・エルエルシー 電界効果型トランジスタ及びその製造方法並びに該トランジスタを使った液晶表示装置及びその製造方法
JP4302347B2 (ja) * 2001-12-18 2009-07-22 シャープ株式会社 薄膜トランジスタ基板及びその製造方法
US6960510B2 (en) * 2002-07-01 2005-11-01 International Business Machines Corporation Method of making sub-lithographic features
JP4627964B2 (ja) * 2002-10-24 2011-02-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI316736B (en) * 2003-05-02 2009-11-01 Au Optronics Corp Method of fabricating polysilicon film by excimer laser crystallization process
TW586214B (en) * 2003-05-12 2004-05-01 Au Optronics Corp Complementary metal oxide semiconductor and component of the same
KR101006439B1 (ko) * 2003-11-12 2011-01-06 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
KR100611152B1 (ko) * 2003-11-27 2006-08-09 삼성에스디아이 주식회사 평판표시장치
US7279387B2 (en) * 2005-02-25 2007-10-09 United Microelectronics Corp. Method for fabricating asymmetric semiconductor device
US7224021B2 (en) * 2005-09-09 2007-05-29 International Business Machines Corporation MOSFET with high angle sidewall gate and contacts for reduced miller capacitance
EP1780776A1 (en) * 2005-10-28 2007-05-02 STMicroelectronics S.r.l. Process for manufacturing a high-scale-integration mos device
TWI325613B (en) * 2006-07-20 2010-06-01 Ind Tech Res Inst Memory cell and fabricating method thereof
KR101443625B1 (ko) * 2008-01-07 2014-09-23 엘지전자 주식회사 Ｔｆｔ 어레이 기판 및 그 제조 방법 및 디스플레이 장치
US8841674B2 (en) * 2011-06-30 2014-09-23 Broadcom Corporaton Field transistor structure manufactured using gate last process
JP2012124508A (ja) * 2012-01-26 2012-06-28 Semiconductor Energy Lab Co Ltd 半導体装置、液晶モジュール、電子機器及び配線
RU2515334C1 (ru) * 2012-11-19 2014-05-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования Кабардино-Балкарский государственный университет им. Х.М. Бербекова (КБГУ) Способ изготовления тонкопленочного транзистора
JP2014075593A (ja) * 2013-11-22 2014-04-24 Semiconductor Energy Lab Co Ltd 配線の作製方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60127761A (ja) * 1983-12-15 1985-07-08 Matsushita Electric Ind Co Ltd Ｍｏｓトランジスタの製造方法
JPS61170064A (ja) * 1985-01-24 1986-07-31 Oki Electric Ind Co Ltd Ｍｉｓ型電界トランジスタの製造方法
US5223445A (en) * 1990-05-30 1993-06-29 Matsushita Electric Industrial Co., Ltd. Large angle ion implantation method
JPH0448640A (ja) * 1990-06-14 1992-02-18 Oki Electric Ind Co Ltd Ｍｏｓトランジスタの製造方法
US5155369A (en) * 1990-09-28 1992-10-13 Applied Materials, Inc. Multiple angle implants for shallow implant
US5521107A (en) * 1991-02-16 1996-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming a field-effect transistor including anodic oxidation of the gate
US5485019A (en) * 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JPH05251465A (ja) * 1992-03-06 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ及びその製造方法
JP2842112B2 (ja) * 1992-12-17 1998-12-24 日本電気株式会社 薄膜トランジスタの製造方法
US5372957A (en) * 1993-07-22 1994-12-13 Taiwan Semiconductor Manufacturing Company Multiple tilted angle ion implantation MOSFET method
SG50741A1 (en) * 1995-07-26 1998-07-20 Chartered Semiconductor Mfg Method for minimizing the hot carrier effect in m-mosfet devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100768642B1 (ko) * 1999-07-08 2007-10-18 가부시키가이샤 히타치세이사쿠쇼 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US6001714A (en) 1999-12-14
JP3305961B2 (ja) 2002-07-24
KR100250851B1 (ko) 2000-05-01
JPH10104659A (ja) 1998-04-24

Similar Documents

Publication Publication Date Title
KR100250851B1 (ko) 폴리실리콘 박막 트랜지스터의 제조 방법 및 장치
KR100543102B1 (ko) 반도체장치및그제조방법
US8044372B2 (en) Laser apparatus, laser irradiation method, semiconductor manufacturing method, semiconductor device, and electronic equipment
KR100326887B1 (ko) 디스플레이 장치 제조 방법
US5620905A (en) Method of fabricating thin film semiconductor integrated circuit
US7602020B2 (en) Semiconductor device and method for forming the same
US5696011A (en) Method for forming an insulated gate field effect transistor
KR100260063B1 (ko) 절연 게이트 박막 트랜지스터 제조 방법
US6844523B2 (en) Laser apparatus, laser irradiation method, manufacturing method for a semiconductor device, semiconductor device and electronic equipment
KR100573657B1 (ko) 레이저어닐링을실시한반도체소자를갖는표시장치및반도체장치
US20020146874A1 (en) Method for manufacturing a semiconductor device
US7145623B2 (en) Flat panel display having concentrated switching element arrangement and method of manufacturing the same
JPH06296023A (ja) 薄膜状半導体装置およびその作製方法
KR20010067363A (ko) 반도체 박막기판, 반도체장치, 반도체장치의 제조방법 및전자장치
JP2001144302A (ja) 半導体装置及びその作製方法並びに電子装置
JP3224215B2 (ja) 薄膜状絶縁ゲイト型半導体装置の作製方法
JPH06124890A (ja) 薄膜状半導体装置の作製方法。
US6165810A (en) Method of manufacturing semiconductor device and display device
US7026201B2 (en) Method for forming polycrystalline silicon thin film transistor
KR20020032196A (ko) 다결정실리콘 박막트랜지스터 소자 및 그 제조방법
JPH06124889A (ja) 薄膜状半導体装置の作製方法
JP2004087620A (ja) 半導体装置及びその製造方法
KR100758156B1 (ko) 다결정 실리콘 박막 트랜지스터의 제조 방법 및 그 방법으로 제조된 액정표시장치용 어레이 기판
JP3084252B2 (ja) 逆スタガ型絶縁ゲイト型半導体装置の作製方法
JP3244387B2 (ja) 薄膜半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090102

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee