JPS61170064A - Ｍｉｓ型電界トランジスタの製造方法 - Google Patents
Ｍｉｓ型電界トランジスタの製造方法Info
- Publication number
- JPS61170064A JPS61170064A JP983585A JP983585A JPS61170064A JP S61170064 A JPS61170064 A JP S61170064A JP 983585 A JP983585 A JP 983585A JP 983585 A JP983585 A JP 983585A JP S61170064 A JPS61170064 A JP S61170064A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- taper
- edge
- diffusion layer
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 34
- 229920005591 polysilicon Polymers 0.000 claims abstract description 34
- 238000009792 diffusion process Methods 0.000 claims abstract description 13
- 230000003647 oxidation Effects 0.000 claims abstract description 9
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 8
- 230000001590 oxidative effect Effects 0.000 claims abstract 3
- 238000000034 method Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 8
- 230000005669 field effect Effects 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 4
- 239000011574 phosphorus Substances 0.000 abstract description 4
- 229910052785 arsenic Inorganic materials 0.000 abstract description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 6
- 229910052681 coesite Inorganic materials 0.000 abstract 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract 3
- 239000000377 silicon dioxide Substances 0.000 abstract 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract 3
- 229910052682 stishovite Inorganic materials 0.000 abstract 3
- 229910052905 tridymite Inorganic materials 0.000 abstract 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 230000005684 electric field Effects 0.000 description 8
- 125000006850 spacer group Chemical group 0.000 description 6
- 238000005530 etching Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 101100072419 Caenorhabditis elegans ins-6 gene Proteins 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（腫業上の利用分野）
この発明は、微細化に適したＭＩＳ型電界トランソスタ
の製造方法に関する。
の製造方法に関する。
（従来の技術）
従来、微細化に適したｊｒｔ Ｉ Ｓ電界効果トランノ
スタ（以下ＭＩ Ｓ ）ランソスタと略す）の一つとし
てＬ Ｄ Ｄ （Ｌｉｇｈｔｉｙ Ｄｏｐｅｄ Ｄｒａ
ｉｎ ） ’ＩＩＩ造がＩＥＥＥＴｒａｎｓａｃｔｉｏ
ｎ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ 、 Ｖ
ｏｌ ＥＤ −２９ｒＰ５９０ （１９８２）に開示さ
れている。ＭＩＳトランジスタを微細化してゆくと、ド
レイン近傍で高い電界が発生し、この電界により加速さ
れた電子がダート絶縁膜中に入シ込み、デバイス特性を
劣化させる、いわゆるホットキャリア注入効果が起こる
。
スタ（以下ＭＩ Ｓ ）ランソスタと略す）の一つとし
てＬ Ｄ Ｄ （Ｌｉｇｈｔｉｙ Ｄｏｐｅｄ Ｄｒａ
ｉｎ ） ’ＩＩＩ造がＩＥＥＥＴｒａｎｓａｃｔｉｏ
ｎ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ 、 Ｖ
ｏｌ ＥＤ −２９ｒＰ５９０ （１９８２）に開示さ
れている。ＭＩＳトランジスタを微細化してゆくと、ド
レイン近傍で高い電界が発生し、この電界により加速さ
れた電子がダート絶縁膜中に入シ込み、デバイス特性を
劣化させる、いわゆるホットキャリア注入効果が起こる
。
このホットキャリア注入効果を緩和させるためＬＤＤ構
造では、チャネルとドレインの間に低濃度拡散層を介在
させてデバイス内の電界を弱めている。
造では、チャネルとドレインの間に低濃度拡散層を介在
させてデバイス内の電界を弱めている。
第２図囚〜第２図Ｉは上記文献によるＬＤＤトランノス
タの製造工程を説明するための断面図である。まず、第
２図（４）に示すように、Ｐ型シリコン基板１上にｆ−
）［化膜２およびｆ−）電極となるポリシリコン３を形
成し、ホトリソダラフイによシバターニングする。
タの製造工程を説明するための断面図である。まず、第
２図（４）に示すように、Ｐ型シリコン基板１上にｆ−
）［化膜２およびｆ−）電極となるポリシリコン３を形
成し、ホトリソダラフイによシバターニングする。
次に、第２図（Ｂ）に示すように、ゲート電極をマスク
にして、リンをインプラチージョンしてＮ一層４を形成
する。続いて、ＣｖＤ（化学的気相成長）法によシ全面
にＳｉｎｇ ５を堆積させる。
にして、リンをインプラチージョンしてＮ一層４を形成
する。続いて、ＣｖＤ（化学的気相成長）法によシ全面
にＳｉｎｇ ５を堆積させる。
次に、第２図（ｅ）に示すように、異方性のドライエラ
チャによｐ ５ｔ（ｈ ５１にエツチングすることによ
り、ポリシリコン３の側面のみにスペーサとなる５１０
２を残す。
チャによｐ ５ｔ（ｈ ５１にエツチングすることによ
り、ポリシリコン３の側面のみにスペーサとなる５１０
２を残す。
次に、スペーサの５ｉ（ｈ ６とポリシリコン３をマス
クにしてヒ素をインプラチージョンして第２図（２）に
示すように、８層７を形成する。このようにすることに
よシ、チャネルとドレイン（ソース）の間に低濃度拡散
層を介在させることができる。
クにしてヒ素をインプラチージョンして第２図（２）に
示すように、８層７を形成する。このようにすることに
よシ、チャネルとドレイン（ソース）の間に低濃度拡散
層を介在させることができる。
（発明が解決しようとする問題点）
しかしながら、上記の方法では再現性よ（５ｉｎｓ６の
スペーサを形成することが困難であり、トランジスタの
特性がばらつく欠点があった。
スペーサを形成することが困難であり、トランジスタの
特性がばらつく欠点があった。
さらに、スペーサを形成する除、露出したシリコン基板
がエツチングによシダメーノを受け、リークが発生する
こともある。
がエツチングによシダメーノを受け、リークが発生する
こともある。
この発明は、前記従来技術がもっている問題点のうち、
再現性よくスペーサを形成することの困難性、トランジ
スタの特性がばらつく点、シリコン基板がエツチングに
よ）ダメージを受けてリークを発生する点について解決
したＭＩＳ型電界効果トランノスタの製造方法を提供す
るものである。
再現性よくスペーサを形成することの困難性、トランジ
スタの特性がばらつく点、シリコン基板がエツチングに
よ）ダメージを受けてリークを発生する点について解決
したＭＩＳ型電界効果トランノスタの製造方法を提供す
るものである。
（問題点を解決するための手段）
この発明は、ｔＩｓ型電界トランノスタの製造方法にお
いて、半導体基板上のゲートとなるポリシリコンのエツ
ジにテーバを形成してこのポリシリコンをマスクとして
イオンインプラテーションを行って拡散層を形成する工
程を導入したものである。
いて、半導体基板上のゲートとなるポリシリコンのエツ
ジにテーバを形成してこのポリシリコンをマスクとして
イオンインプラテーションを行って拡散層を形成する工
程を導入したものである。
（作用）
この発明によれば、ＭＩＳ型電界トランノスタの製造方
法において、以上のような工程を尋人したので、ポリシ
リコン上の蟹化シリコン膜を耐酸化マスクとして、所定
温度のウェット酸素雰囲気で露出している部分のポリシ
リコンを５ｉｎｓに変え、窒化シリコン膜の下にＳｔｏ
ｗがもぐ）込み、ポリシリコンのテーパを形成し、この
ポリシリコンをマスクにしてイオンインプラテーション
を行って自己整合的に拡散層を形成し、したがって前記
問題点を除去できるのである。
法において、以上のような工程を尋人したので、ポリシ
リコン上の蟹化シリコン膜を耐酸化マスクとして、所定
温度のウェット酸素雰囲気で露出している部分のポリシ
リコンを５ｉｎｓに変え、窒化シリコン膜の下にＳｔｏ
ｗがもぐ）込み、ポリシリコンのテーパを形成し、この
ポリシリコンをマスクにしてイオンインプラテーション
を行って自己整合的に拡散層を形成し、したがって前記
問題点を除去できるのである。
（実施例）
以下、この発明のＭＩ ５Ｍ１ｌ電昇トランジスタの製
造方法の実施例について図面に基づき説明する。
造方法の実施例について図面に基づき説明する。
第１幽囚ないし第１図（ト）はその一実施例の工程説明
図である。この実施例はＰ型シリコン基板を用いたＮチ
ャネルＭＯ８）ランソスタの製造工程に適用した場合で
ある。
図である。この実施例はＰ型シリコン基板を用いたＮチ
ャネルＭＯ８）ランソスタの製造工程に適用した場合で
ある。
まず、第１幽囚に示すように、Ｐ型シリコン基板５１を
用い、通常の選択酸化法によりフィールド酸化膜５２を
形成する。次いで第１図＜Ｂ）に示すように、熱酸化に
よシｆ−）酸化Ｍ５３ＹＰ型シリコン基板５１上に形成
し、ｒ−ト電極となるポリシリコン５４をＣＶＤ法【Ｊ
膜厚４００ｎｍ堆積させる。
用い、通常の選択酸化法によりフィールド酸化膜５２を
形成する。次いで第１図＜Ｂ）に示すように、熱酸化に
よシｆ−）酸化Ｍ５３ＹＰ型シリコン基板５１上に形成
し、ｒ−ト電極となるポリシリコン５４をＣＶＤ法【Ｊ
膜厚４００ｎｍ堆積させる。
ポリシリコン５４に導電性を持たせるため、リンを５Ｘ
１０ ｃｍ の濃度でドープし、ポリシリコンの表
面に熱酸化によル膜厚３０ｎｍの酸化膜５５を形成する
。さらに、ＣＶＤ法によシ窒化シリコン膜５６を１５０
ｎｍ堆積させる。
１０ ｃｍ の濃度でドープし、ポリシリコンの表
面に熱酸化によル膜厚３０ｎｍの酸化膜５５を形成する
。さらに、ＣＶＤ法によシ窒化シリコン膜５６を１５０
ｎｍ堆積させる。
次に、第１図０に示すように、レソスト５７をパタニン
グし、レソストをマスクにしてＳＦｓがスを用いたドラ
イエラチャによりＭ化シリコン膜５６をエツチングする
。この際、ポリシリコン５４上の酸化膜５５がエツチン
グのストッパになる。
グし、レソストをマスクにしてＳＦｓがスを用いたドラ
イエラチャによりＭ化シリコン膜５６をエツチングする
。この際、ポリシリコン５４上の酸化膜５５がエツチン
グのストッパになる。
次に、レジスト５７１ｆｔ除去後、値化シリコン膜５６
１ｋｉｔ酸化マスクとして９００℃ないし１０００℃ウ
ェット酸素雰囲気で露出している部分のポリシリコン５
４を完全に５ｉＯｓに変える。このとき、窒化シリコン
、［５６の下に８１０２がもぐり込むため、第１図０に
示すように、ポリシリコン５４のエッジにテーバ５４＆
が形成される。このテーバ５４ｍの形状はポリシリコン
５４の族環およびリン濃度、酸化条件を一定にすれば、
はぼ一定となる。
１ｋｉｔ酸化マスクとして９００℃ないし１０００℃ウ
ェット酸素雰囲気で露出している部分のポリシリコン５
４を完全に５ｉＯｓに変える。このとき、窒化シリコン
、［５６の下に８１０２がもぐり込むため、第１図０に
示すように、ポリシリコン５４のエッジにテーバ５４＆
が形成される。このテーバ５４ｍの形状はポリシリコン
５４の族環およびリン濃度、酸化条件を一定にすれば、
はぼ一定となる。
次に、第１図（ト）に示すように、窒化シリコン膜５６
を除去し、さらに５ｉＯｚの不要部分な板衝７ツ酸溶液
でエツチングする。
を除去し、さらに５ｉＯｚの不要部分な板衝７ツ酸溶液
でエツチングする。
次に１第１図Ｃノに示すように、ダートのポリシリコン
５４をマスクにして、ヒ素をインプラチージョンして自
己整合的にＮ 拡散層５７を形成する。このとき、ｒ−
トのポリシリコン５４のエッジのテーバ５４ａによシ同
時に低濃度Ｎ層５８が形成される。
５４をマスクにして、ヒ素をインプラチージョンして自
己整合的にＮ 拡散層５７を形成する。このとき、ｒ−
トのポリシリコン５４のエッジのテーバ５４ａによシ同
時に低濃度Ｎ層５８が形成される。
以下、図示はしないが公知の技術により絶縁膜を形成し
、コンタクトホールな開孔し、配線を施し、パッシベー
ションを行い素子を完成させる。
、コンタクトホールな開孔し、配線を施し、パッシベー
ションを行い素子を完成させる。
なお、上記実施例では、ＮチャネルＭＩＳ）ランソスタ
について説明したが、不純物の極性を反転させれば、Ｐ
チャネルＭＩＳ）ランソスタを形成することもできる。
について説明したが、不純物の極性を反転させれば、Ｐ
チャネルＭＩＳ）ランソスタを形成することもできる。
（発明の効果）
以上詳細に説明したように、この発明によれば、ポリシ
リコンのエッジのテーパを利用して低濃度拡散層を形成
してい°るので、再現性よく高性能な倣細ＭＩＳ）ラン
ソスタを製造することが可能となる。
リコンのエッジのテーパを利用して低濃度拡散層を形成
してい°るので、再現性よく高性能な倣細ＭＩＳ）ラン
ソスタを製造することが可能となる。
従来のサイドウオールスペーサを用いて作られたＬＤＤ
ＭＩｓ）ランジスタでは、低濃度拡散層の長さが長くな
るため、コンダクタンスが低下する欠点があったが、こ
の発明の製造方法によれば、低濃度拡散層長さを短く形
成することができ、また充分電界を緩和することもでき
る。
ＭＩｓ）ランジスタでは、低濃度拡散層の長さが長くな
るため、コンダクタンスが低下する欠点があったが、こ
の発明の製造方法によれば、低濃度拡散層長さを短く形
成することができ、また充分電界を緩和することもでき
る。
第１図（４）ないし第１図（ト）はこの発明のＭ Ｉ
Ｓ壓電界トランノスタの製造方法の一実施例の工程説明
図、第２幽囚ないしＷＪ２図■は従来゛のＬＤＤ ）ラ
ンノスタの製造方法の工程説明図である。 ５１・・・シリコン基板、５３・・・Ｐ−ト［化膜、５
４・・・ポリシリコン、５６・・・値化シリコン膜、５
７・・・Ｎ 拡散層、５８・・・低濃度拡散層。 特許出願人 沖電気工業株式会社 第１図 第１図 襲−−−弗４雇棋旬」
Ｓ壓電界トランノスタの製造方法の一実施例の工程説明
図、第２幽囚ないしＷＪ２図■は従来゛のＬＤＤ ）ラ
ンノスタの製造方法の工程説明図である。 ５１・・・シリコン基板、５３・・・Ｐ−ト［化膜、５
４・・・ポリシリコン、５６・・・値化シリコン膜、５
７・・・Ｎ 拡散層、５８・・・低濃度拡散層。 特許出願人 沖電気工業株式会社 第１図 第１図 襲−−−弗４雇棋旬」
Claims (1)
- 第１導電型半導体基板上にゲート酸化膜を介してポリシ
リコンを形成する工程と、このポリシリコン上に窒化シ
リコン膜を形成しパタニングする工程と、このパタニン
グされた窒化シリコン膜を耐酸化マスクとして前記ポリ
シリコンの不要部分を酸化して前記ポリシリコンのエッ
ジにテーパを有するようにする工程と、前記ポリシリコ
ンを酸化して形成した前記酸化膜の不要部分を除去する
工程と、前記テーパを有するポリシリコンをマスクにイ
オンインプラテーションを行つて拡散層を形成する工程
とを具備することを特徴とするＭＩＳ型電界効果トラン
ジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP983585A JPS61170064A (ja) | 1985-01-24 | 1985-01-24 | Ｍｉｓ型電界トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP983585A JPS61170064A (ja) | 1985-01-24 | 1985-01-24 | Ｍｉｓ型電界トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61170064A true JPS61170064A (ja) | 1986-07-31 |
Family
ID=11731181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP983585A Pending JPS61170064A (ja) | 1985-01-24 | 1985-01-24 | Ｍｉｓ型電界トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61170064A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6001714A (en) * | 1996-09-26 | 1999-12-14 | Kabushiki Kaisha Toshiba | Method and apparatus for manufacturing polysilicon thin film transistor |
| CN103367442A (zh) * | 2012-03-28 | 2013-10-23 | 台湾积体电路制造股份有限公司 | 鳍式场效应晶体管的栅极堆叠件 |
-
1985
- 1985-01-24 JP JP983585A patent/JPS61170064A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6001714A (en) * | 1996-09-26 | 1999-12-14 | Kabushiki Kaisha Toshiba | Method and apparatus for manufacturing polysilicon thin film transistor |
| CN103367442A (zh) * | 2012-03-28 | 2013-10-23 | 台湾积体电路制造股份有限公司 | 鳍式场效应晶体管的栅极堆叠件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2662325B2 (ja) | 電界効果型半導体素子の構造およびその製造方法 | |
| JP2586342B2 (ja) | 半導体装置の製造方法 | |
| JPH09283760A (ja) | 半導体素子の製造方法 | |
| JP2002299620A (ja) | 炭化珪素半導体装置の製造方法 | |
| US20020022325A1 (en) | Method of making ultra thin oxide formation using selective etchback technique integrated with thin nitride layer for high performance mosfet | |
| JPS60194570A (ja) | 半導体装置の製造方法 | |
| JPS61170064A (ja) | Ｍｉｓ型電界トランジスタの製造方法 | |
| JPS6394687A (ja) | 半導体装置の製造方法 | |
| US6013554A (en) | Method for fabricating an LDD MOS transistor | |
| JP2729169B2 (ja) | 半導体装置の製造方法 | |
| JP2833500B2 (ja) | 表面トンネルトランジスタの製造方法 | |
| JPH05343419A (ja) | 半導体装置 | |
| JPS63129664A (ja) | 半導体装置の製造方法 | |
| JPS62128542A (ja) | 半導体装置の製造方法 | |
| JPH05110071A (ja) | 半導体装置 | |
| JPH0194666A (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JPS61101077A (ja) | 半導体装置の製造方法 | |
| KR960002101B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2001168330A (ja) | Ｍｏｓｆｅｔおよびｍｏｓｆｅｔの製造方法 | |
| JPH06188259A (ja) | 半導体装置の製造方法 | |
| JP2887902B2 (ja) | 半導体装置の製造方法 | |
| JPS6252470B2 (ja) | ||
| JPH07201967A (ja) | 半導体装置の製造方法 | |
| JPH03285334A (ja) | 半導体装置の製造方法 | |
| JP2000058826A (ja) | 半導体装置及びその製造方法 |