JP2012155327A - 発光装置、表示モジュール及び電子機器 - Google Patents

発光装置、表示モジュール及び電子機器 Download PDF

Info

Publication number
JP2012155327A
JP2012155327A JP2012052598A JP2012052598A JP2012155327A JP 2012155327 A JP2012155327 A JP 2012155327A JP 2012052598 A JP2012052598 A JP 2012052598A JP 2012052598 A JP2012052598 A JP 2012052598A JP 2012155327 A JP2012155327 A JP 2012155327A
Authority
JP
Japan
Prior art keywords
transistor
light emitting
current
pixel
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012052598A
Other languages
English (en)
Other versions
JP5448277B2 (ja
Inventor
Hajime Kimura
肇 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012052598A priority Critical patent/JP5448277B2/ja
Publication of JP2012155327A publication Critical patent/JP2012155327A/ja
Application granted granted Critical
Publication of JP5448277B2 publication Critical patent/JP5448277B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L2029/7863—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with an LDD consisting of more than one lightly doped zone or having a non-homogeneous dopant distribution, e.g. graded LDD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/846—Passivation; Containers; Encapsulations comprising getter material or desiccants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】ＴＦＴの特性に左右されずに発光素子に流れる電流を制御する。
【解決手段】書き込み期間において、発光素子に電流がながれないため、第１のトランジスタのドレイン電流が流れることでゲート電圧が変化し始めてから、その値が安定するまでの時間が発光素子の容量に左右されない。したがって、従来の画素と比べて、供給された電流から変換される電圧が早く安定するので、電流を書き込む時間を短くすることができ、動画表示において残像が視認されてしまうことを防ぐことができる。
【選択図】図３８

Description

本発明は、基板上に形成された発光素子を、該基板とカバー材の間に封入した発光パネ
ルに関する。また、該発光パネルにコントローラを含むＩＣ等を実装した、発光モジュー
ルに関する。なお本明細書において、発光パネル及び発光モジュールを共に発光装置と総
称する。また本発明は、該発光装置の駆動方法及び該発光装置を用いた電子機器に関する
。さらに本発明は、該発光装置を作製する過程における、発光素子が完成する前の一形態
に相当する素子基板に関し、該素子基板は、電流を発光素子に供給するための手段を複数
の各画素に備える。
発光素子は自ら発光するため視認性が高く、液晶表示装置（ＬＣＤ）で必要なバックラ
イトが要らず薄型化に最適であると共に、視野角にも制限が無い。そのため、近年発光素
子を用いた発光装置は、ＣＲＴやＬＣＤに代わる表示装置として注目されている。
なお、本明細書において発光素子は、電流または電圧によって輝度が制御される素子を
意味しており、ＯＬＥＤ（Organic Light Emitting Diode）や、ＦＥＤ（Field Emission
Display）に用いられているＭＩＭ型の電子源素子（電子放出素子）等を含んでいる。
ＯＬＥＤは、電場を加えることで発生するルミネッセンス（Electroluminescence）が
得られる有機化合物（有機発光材料）を含む層（以下、有機発光層と記す）と、陽極層と
、陰極層とを有している。有機化合物におけるルミネッセンスには、一重項励起状態から
基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光
）とがあるが、本発明の発光装置は、上述した発光のうちの、いずれか一方の発光を用い
ていても良いし、または両方の発光を用いていても良い。
なお、本明細書では、ＯＬＥＤの陽極と陰極の間に設けられた全ての層を有機発光層と
定義する。有機発光層には具体的に、発光層、正孔注入層、電子注入層、正孔輸送層、電
子輸送層等が含まれる。基本的にＯＬＥＤは、陽極／発光層／陰極が順に積層された構造
を有しており、この構造に加えて、陽極／正孔注入層／発光層／陰極や、陽極／正孔注入
層／発光層／電子輸送層／陰極等の順に積層した構造を有していることもある。これらの
層の中に無機化合物を含んでいる場合もある。
図２５に、一般的な発光装置の画素の構成を示す。図２５に示した画素は、ＴＦＴ５０
、５１と、保持容量５２と、発光素子５３とを有している。
ＴＦＴ５０は、ゲートが走査線５５に接続されており、ソースとドレインが一方は信号
線５４に、もう一方はＴＦＴ５１のゲートに接続されている。ＴＦＴ５１は、ソースが電
源５６に接続されており、ドレインが発光素子５３の陽極に接続されている。発光素子５
３の陰極は電源５７に接続されている。保持容量５２はＴＦＴ５１のゲートとソース間の
電圧を保持するように設けられている。
走査線５５の電圧によりＴＦＴ５０がオンになると、信号線５４に入力されたビデオ信
号がＴＦＴ５１のゲートに入力される。ビデオ信号が入力されると、入力されたビデオ信
号の電圧に従って、ＴＦＴ５１のゲート電圧（ゲートとソース間の電圧差）が定まる。そ
して、該ゲート電圧によって流れるＴＦＴ５１のドレイン電流は、発光素子５３に供給さ
れ、発光素子５３は供給された電流によって発光する。
ところで、ポリシリコンで形成されたＴＦＴは、アモルファスシリコンで形成されたＴ
ＦＴよりも電界効果移動度が高く、オン電流が大きいので、発光素子パネルのトランジス
タとしてより適している。
しかし、ポリシリコンを用いてＴＦＴを形成しても、その電気的特性は所詮単結晶シリ
コン基板に形成されるＭＯＳトランジスタの特性に匹敵するものではない。例えば、電界
効果移動度は単結晶シリコンの１／１０以下である。また、ポリシリコンを用いたＴＦＴ
は、結晶粒界に形成される欠陥に起因して、その特性にばらつきが生じやすいといった問
題点を有している。
図２５に示した画素において、ＴＦＴ５１の閾値やオン電流等の特性が画素毎にばらつ
くと、ビデオ信号の電圧が同じであってもＴＦＴ５１のドレイン電流の大きさが画素間で
異なり、発光素子５３の輝度にばらつきが生じる。
そこで、上述した問題を回避するために、ＴＦＴの特性に左右されずに発光素子に流れ
る電流の大きさを制御できる、様々な種類の電流入力型の画素の構成が考案されている。
以下に、代表的な電流入力型の画素を２つ例示し、その構成について説明する。
まず、特開２００１−１４７６５９号に記載の電流入力型の画素の構成について、図２
６（Ａ）を用いて説明する。
図２６（Ａ）に記載の画素は、ＴＦＴ１１、１２、１３、１４と、保持容量１５と、発
光素子１６とを有している。
ＴＦＴ１１は、ゲートが端子１８に接続され、ソースとドレインが一方は電流源１７に
、他方はＴＦＴ１３のドレインに接続されている。ＴＦＴ１２は、ゲートが端子１９に、
ソースとドレインが一方はＴＦＴ１３のドレインに、他方はＴＦＴ１３のゲートに接続さ
れている。ＴＦＴ１３とＴＦＴ１４は、ゲートが互いに接続されており、ソースが共に端
子２０に接続されている。ＴＦＴ１４のドレインは発光素子１６の陽極に接続されており
、発光素子１６の陰極は端子２１に接続されている。保持容量１５はＴＦＴ１３及び１４
のゲートとソース間の電圧を保持するように設けられている。端子２０、２１には、電源
からそれぞれ所定の電圧が印加されており、互いに電圧差を有している。
端子１８、１９に与えられる電圧によりＴＦＴ１１、１２がオンになった後、電流源１
７によってＴＦＴ１３のドレイン電流が制御される。ここで、ＴＦＴ１３はゲートとドレ
インが接続されているため飽和領域で動作しており、そのドレイン電流は以下の式１で表
される。なお、ＶGSはゲート電圧、μを移動度、Ｃ0を単位面積あたりのゲート容量、Ｗ
／Ｌをチャネル形成領域のチャネル幅Ｗとチャネル長Ｌの比、ＶTHを閾値、ドレイン電流
をＩとする。
（式１）
Ｉ＝μＣ0Ｗ／Ｌ（ＶGS−ＶTH）2／２
式１においてμ、Ｃ0、Ｗ／Ｌ、ＶTHは全て個々のトランジスタによって決まる固定の
値である。式１から、ＴＦＴ１３のドレイン電流はゲート電圧ＶGSによって変化すること
がわかる。よって、式１に従うと、ドレイン電流に見合った値のゲート電圧ＶGSが、ＴＦ
Ｔ１３において発生する。
このとき、ＴＦＴ１３とＴＦＴ１４はそのゲートとソースが互いに接続されているため
、ＴＦＴ１４のゲート電圧がＴＦＴ１３のゲート電圧と同じ大きさに保たれる。
よって、ＴＦＴ１３とＴＦＴ１４はドレイン電流が比例関係にある。特に、μ、Ｃ0、
Ｗ／Ｌ、ＶTHの値が同じであれば、ＴＦＴ１３とＴＦＴ１４はドレイン電流が同じになる
。ＴＦＴ１４に流れるドレイン電流は発光素子１６に供給され、該ドレイン電流の大きさ
に見合った輝度で発光素子１６は発光する。
そして、端子１８、１９に与えられる電圧によりＴＦＴ１１、１２がオフになった後も
、ＴＦＴ１４のゲート電圧が保持容量１５によって保持されている限り、発光素子１６は
発光し続ける。
このように、図２６（Ａ）に示した画素は、画素に供給された電流を電圧に変換して保
持する手段と、該保持された電圧に応じた大きさの電流を発光素子に流す手段とを有して
いる。図２７（Ａ）に、図２６（Ａ）に示した画素が有する手段と、その発光素子との関
係をブロック図で示す。画素８０は、画素に供給された電流を電圧に変換して保持する手
段である変換部８１と、該保持された電圧に応じた大きさの電流を発光素子に流す手段で
ある駆動部８２と、発光素子８３とを有する。画素８０に供給された電流は変換部８１に
おいて電圧に変換され、該電圧は駆動部８２に与えられる。駆動部８２では与えられた電
圧に見合った大きさの電流を発光素子８３に供給する。
具体的に図２６（Ａ）では、ＴＦＴ１２、ＴＦＴ１３及び保持容量１５が、供給された
電流を電圧に変換して保持する手段に相当する。また、ＴＦＴ１４が保持された電圧に応
じた大きさの電流を発光素子に流す手段に相当する。
次に、Tech. Digest IEDM 98, 875. R. M. A. Dawson etc.に記載の電流入力型の画素
の構成について、図２６（Ｂ）を用いて説明する。図２６（Ｂ）に記載の画素は、ＴＦＴ
３１、３２、３３、３４と、保持容量３５と、発光素子３６とを有している。
ＴＦＴ３１はゲートが端子３８に接続され、ソースとドレインが一方は電流源３７に、
他方はＴＦＴ３３のソースに接続されている。また、ＴＦＴ３４はゲートが端子３８に接
続され、ソースとドレインが一方はＴＦＴ３３のゲートに、他方はＴＦＴ３３のドレイン
に接続されている。ＴＦＴ３２は、ゲートが端子３９に、ソースとドレインが、一方は端
子４０に、他方はＴＦＴ３３のソースに接続されている。ＴＦＴ３４のドレインは発光素
子３６の陽極に接続されており、発光素子３６の陰極は端子４１に接続されている。保持
容量３５はＴＦＴ３３のゲートとソース間の電圧を保持するように設けられている。端子
４０、４１には、電源からそれぞれ所定の電圧が印加されており、互いに電圧差を有して
いる。
端子３８に与えられる電圧によりＴＦＴ３１及び３４がオンになり、かつ端子３９に与
えられる電圧によりＴＦＴ３２がオフなった後、電流源３７によってＴＦＴ３３のドレイ
ン電流が制御される。ここで、ＴＦＴ３３はゲートとドレインが接続されているため飽和
領域で動作しており、そのドレイン電流は上述の式１で表される。式１から、ＴＦＴ３３
のドレイン電流はゲート電圧ＶGSによって変化することがわかる。よって、式１に従うと
、ドレイン電流に見合った値のゲート電圧ＶGSが、ＴＦＴ３３において発生する。
ＴＦＴ３３に流れるドレイン電流は発光素子３６に供給され、該ドレイン電流の大きさ
に見合った輝度で発光素子３６は発光する。
そして、端子３８に与えられる電圧によりＴＦＴ３１、３４がオフになった後、端子３
９に与えられる電圧によりＴＦＴ３２がオンになる。このとき、ＴＦＴ３３のゲート電圧
が保持容量３５によって保持されている限り、ＴＦＴ３１、３４がオンであったときと同
じ輝度で発光素子３６は発光し続ける。
このように、図２６（Ｂ）に示した画素は、画素に供給された電流を電圧に変換して保
持し、該保持された電圧に応じた大きさの電流を発光素子に流す手段を有している。つま
り、図２６（Ｂ）に示した画素の場合は、図２６（Ａ）に備えられた２つの手段が有する
機能を１つの手段で賄っていることになる。図２７（Ｂ）に、図２６（Ｂ）に示した画素
が有する手段と、その発光素子との関係をブロック図で示す。図２７（Ｂ）では、変換部
の有する機能と、駆動部の有する機能とを１つの手段で賄っている。つまり、画素８５に
供給された電流は、変換部でありなおかつ駆動部である手段８６によって電圧に変換され
た後、該電圧に見合った大きさの電流を発光素子８７に供給している。
具体的に図２６（Ｂ）では、ＴＦＴ３３、ＴＦＴ３４及び保持容量３５が、供給された
電流を電圧に変換して保持し、該保持された電圧に応じた大きさの電流を発光素子に流す
手段に相当する。
上述した図２６（Ａ）、（Ｂ）に示す画素は、ＴＦＴの閾値やオン電流等の特性が画素
毎にばらついていても、電流源により発光素子に流れる電流の大きさを制御するので、画
素間で発光素子の輝度にばらつきが生じるのを防ぐことができる。
また一般的に発光素子は、電極間の電圧を一定に保って発光させた場合と、電極間の電
流を一定に保って発光させた場合とでは、後者の方が、有機発光材料の劣化による輝度の
低下を抑えることができる。したがって、図２６（Ａ）、（Ｂ）に例示した電流入力型の
２つの画素の場合、有機発光材料の劣化の影響を受けずに、発光素子に流れる電流を常に
所望の値に保つことができるので、図２５に示した電圧入力型の画素のＴＦＴ５１を線形
領域で動作させたときに比べて、発光素子の劣化による輝度の低下を抑えることができる
。
また、発光素子の輝度と、有機発光層に流れる電流の大きさは比例関係にある。有機発
光層の温度が外気温や発光パネル自身が発する熱等に左右されても、電流入力型の発光装
置では発光素子に流れる電流を一定に保つことができるので、発光素子の輝度が変化する
のを抑えることができ、また温度の上昇に伴って消費電流が大きくなるのを防ぐことがで
きる。
しかし、上述した２つの画素もそれぞれ課題を有している。
図２６（Ａ）に代表されるような、画素に供給された電流を電圧に変換して保持する手
段と、該保持された電圧に応じた大きさの電流を発光素子に流す手段の２つの手段を有す
る画素の場合、いずれか一方の手段の特性がずれることにより、２つの手段における特性
のバランスが崩れてしまうことがある。すると、駆動部から発光素子に供給される電流の
大きさが所望の値に保たれなくなり、画素間で発光素子の輝度にばらつきが生じてしまう
。
具体的に図２６（Ａ）では、ＴＦＴ１３またはＴＦＴ１４において、ＴＦＴに固有の特
性であるμ、Ｃ0、ＶTHや、Ｗ／Ｌがずれてしまった場合、ＴＦＴ１３のドレイン電流に
対するＴＦＴ１４のドレイン電流の比が画素間で異なってしまい、画素間において発光素
子の輝度のばらつきが生じてしまう。
一方、図２６（Ｂ）に代表されるような、画素に供給された電流を電圧に変換して保持
し、かつ該保持された電圧に応じた大きさの電流を発光素子に流す手段を有する画素の場
合、画素に供給された電流を電圧に変換する際に発光素子に電流が流れる。発光素子は比
較的大きな容量を有している。そのため、例えば低い階調から高い階調へ表示が変化する
場合、発光素子の有する容量に電荷がたまるまで、電流から変換される電圧の値が安定し
ない。よって、低い階調から高い階調へ表示が変化するのに時間がかかってしまう。また
逆に、高い階調から低い階調へ表示が変化する場合、発光素子の有する容量が有する余分
な電荷が放出されるまで、電流から変換される電圧の値が安定しない。よって、高い階調
から低い階調へ表示が変化するのに時間がかかってしまう。
具体的に図２６（Ｂ）では、電流源３７から供給される電流の値が変わったときに、Ｔ
ＦＴ３３のゲート電圧が安定するのに時間がかかり、電流を書き込む時間が長くなる。そ
の結果、例えば、動画表示において残像が視認されてしまうことがある。よって、高速応
答で動画表示に向いているという発光素子の特徴を生かしきれない。
本発明は上述したことに鑑み、ＴＦＴの特性の違いに起因する、画素間における発光素
子の輝度のばらつきをより抑えることができ、なおかつ残像が視認されにくい、電流駆動
型の発光装置の提供を課題とする。
本発明の第１の構成の発光装置は、画素に供給された電流を電圧に変換して保持し、な
おかつ該保持された電圧に応じた大きさの電流を発光素子に流す第１の手段と、第１の手
段において保持された電圧に応じた大きさの電流を発光素子に流す第２の手段とを、画素
に備えている。
図１に本発明の第１の構成の画素が有する手段と、その発光素子との関係をブロック図
で示す。本発明の画素９０は、画素９０に供給された電流を電圧に変換して保持し、なお
かつ該保持された電圧に応じた大きさの電流を、画素９０が有する発光素子９３に流す第
１の手段９１を有している。つまり第１の手段９１は、変換部でありかつ駆動部でもある
。なお以下、第１の手段９１が有する駆動部を、駆動部Ａと呼ぶ。また、画素９０は、第
１の手段において変換され保持されている電圧の大きさに応じて、電流を発光素子９３に
流す第２の手段を備えている。以下、第２の手段９２である駆動部を駆動部Ｂと呼ぶ。
つまり、本発明の第１の構成の画素では、変換部でもあり駆動部Ａでもある第１の手段
９１からの電流Ｉ1と、駆動部Ｂである第２の手段９２からの電流Ｉ2とが、共に発光素子
９３に供給される。発光素子９３は、電流Ｉ1と電流Ｉ2を合わせた大きさの電流により、
その輝度が定められる。
本発明の第１の構成の画素においても、図２７（Ａ）に示した画素のように、第１の手
段と第２の手段のいずれか一方の手段の特性がずれることにより、２つの手段における特
性のバランスが崩れ、駆動部Ｂから発光素子に供給される電流Ｉ2の大きさが所望の値に
保たれなくなることがある。しかし、変換部でも有り駆動部Ａでもある第２の手段９１か
ら、発光素子９３に供給される電流Ｉ1は、特性のずれに左右されずに所望の値に保たれ
る。そして、発光素子には電流Ｉ1と電流Ｉ2を合わせた大きさの電流が供給されるため、
特性のずれに起因する発光素子に供給される電流量のばらつきを、図２７（Ａ）に示した
画素に比べ約半分程度に抑えることができる。よって、画素間の輝度のばらつきを抑える
ことができる。
本発明の第２の構成の発光装置は、画素に供給された電流を電圧に変換して保持する第
１の手段と、前記画素に供給された電流を電圧に変換して保持し、なおかつ該保持された
電圧に応じた大きさの電流を発光素子に流す第２の手段とを、画素に備えている。
図３６に本発明の第２の構成の画素が有する手段と、その発光素子との関係をブロック
図で示す。本発明の画素６０は、画素６０に供給された電流を電圧に変換して保持する第
１の手段６１を有している。以下、第１の手段６１である変換部を変換部Ａと呼ぶ。また
、画素６０は、前記画素に供給された電流を電圧に変換して保持し、なおかつ該保持され
た電圧に応じた大きさの電流を発光素子６３に流す第２の手段６２を有している。つまり
第２の手段６２は、変換部でありかつ駆動部でもある。なお以下、第２の手段６２が有す
る変換部を、変換部Ｂと呼ぶ。
つまり、本発明の第２の構成の画素では、画素に供給された電流を第１の手段と第２の
手段の両方において電圧に変換し、該電圧に応じた電流Ｉ2が、第２の手段の駆動部から
発光素子６３に供給される。発光素子６３は、電流Ｉ2によりその輝度が定められる。
本発明の第２の構成の画素では、図２７（Ａ）に示した画素のように、第１の手段と第
２の手段のいずれか一方の手段の特性がずれることにより、２つの手段における特性のバ
ランスが崩れ、駆動部から発光素子に供給される電流Ｉ2の大きさが所望の値に保たれな
くなることがある。しかし、２つの変換部Ａ、Ｂを共に用いることで変換された電圧を平
均化することができ、そして駆動部から発光素子に供給される電流Ｉ2は該平均化された
電圧に応じた大きさであるので、特性のずれに起因する発光素子に供給される電流量のば
らつきを、図２７（Ａ）に示した画素に比べ約半分程度に抑えることができる。よって、
画素間の輝度のばらつきを抑えることができる。また、画素に供給された電流は、電流Ｉ
2よりも大きい。そのため、電流を書き込む時間を短くすることができる。
なお、発光素子が完成する前の形態に相当する素子基板は、上述した第１の手段及び第
２の手段を各画素に有していれば良く、発光素子を有していなくとも良い。具体的に素子
基板は、発光素子の画素電極のみが形成された状態であっても良いし、画素電極となる導
電膜を成膜した後であって、パターニングして画素電極を形成する前の状態であっても良
いし、あらゆる形態があてはまる。
また、上記第１及び第２の構成の本発明の画素では、第１の手段において画素に供給さ
れた電流を電圧に変換する際に、画素に供給された電流は発光素子に流れない。よって、
供給された電流から変換された電圧が安定するまでの時間は、発光素子の容量に左右され
ない。したがって、図２７（Ｂ）に示した画素と比べて、供給された電流から変換される
電圧が早く安定するので、電流を書き込む時間を短くすることができ、動画表示において
残像が視認されてしまうのを防ぐことができる。
また、従来と同様に、電流入力型の発光装置の利点も兼ね備えている。すなわち、ＴＦ
Ｔの特性が画素毎にばらついていても、電圧入力型の発光装置に比べて画素間で発光素子
の輝度にばらつきが生じるのを防ぐことができる。また、図２５に示した電圧入力型の画
素のＴＦＴ５１を線形領域で動作させたときに比べて、発光素子の劣化による輝度の低下
を抑えることができる。また、有機発光層の温度が外気温や発光パネル自身が発する熱等
に左右されても、発光素子の輝度が変化するのを抑えることができ、また温度の上昇に伴
って消費電流が大きくなるのを防ぐことができる。
本発明の第１の構成の画素では、表示期間において発光素子に流れる電流はドレイン電
流Ｉ1と、ドレイン電流Ｉ2の和である。よって、発光素子に流れる電流がドレイン電流Ｉ
2のみに依存していない。そのため、トランジスタＴｒ１とトランジスタＴｒ２の特性が
ずれて、トランジスタＴｒ１のドレイン電流Ｉ1に対するトランジスタＴｒ２のドレイン
電流Ｉ2の比が画素間で異なっても、発光素子に流れる電流の値が画素間でずれるのを抑
え、輝度のばらつきが視認されるのを防ぐことができる。
本発明の第２の構成の画素では、図２７（Ａ）に示した画素のように、第１の手段と第
２の手段のいずれか一方の手段の特性がずれることにより、２つの手段における特性のバ
ランスが崩れ、駆動部から発光素子に供給される電流Ｉ2の大きさが所望の値に保たれな
くなることがある。しかし、２つの変換部Ａ、Ｂを共に用いることで変換された電圧を平
均化することができ、そして駆動部から発光素子に供給される電流Ｉ2は該平均化された
電圧に応じた大きさであるので、特性のずれに起因する発光素子に供給される電流量のば
らつきを、図２７（Ａ）に示した画素に比べ約半分程度に抑えることができる。よって、
画素間の輝度のばらつきを抑えることができる。また、画素に供給された電流は、電流Ｉ
2よりも大きい。そのため、電流を書き込む時間を短くすることができる。
また、本発明の画素では、書き込み期間ＴａにおいてトランジスタＴｒ１のドレイン電
流は発光素子に流れていない。よって信号線駆動回路によって画素に電流が供給され、ト
ランジスタＴｒ１のドレイン電流が流れることでゲート電圧が変化しはじめてから、その
値が安定するまでの時間は、発光素子の容量に左右されない。したがって、従来の画素と
比べて、供給された電流から変換される電圧が早く安定するので、電流を書き込む時間を
短くすることができ、動画表示において残像が視認されてしまうのを防ぐことができる。
また、従来と同様に、電流入力型の発光装置の利点も兼ね備えている。すなわち、ＴＦ
Ｔの特性が画素毎にばらついていても、電圧入力型の発光装置に比べて画素間で発光素子
の輝度にばらつきが生じるのを防ぐことができる。また、図２５に示した電圧入力型の画
素のＴＦＴ５１を線形領域で動作させたときに比べて、発光素子の劣化による輝度の低下
を抑えることができる。また、有機発光層の温度が外気温や発光パネル自身が発する熱等
に左右されても、発光素子の輝度が変化するのを抑えることができ、また温度の上昇に伴
って消費電流が大きくなるのを防ぐことができる。
本願の電流入力型の画素のブロック図。 本発明の発光装置の上面ブロック図。 本発明の発光装置の画素の回路図。 走査線に入力される信号のタイミングチャート。 駆動における画素の概略図。 本発明の発光装置の画素の回路図。 駆動における画素の概略図。 本発明の発光装置の画素の回路図。 駆動における画素の概略図。 本発明の発光装置の画素の回路図。 本発明の発光装置の画素の回路図。 本発明の発光装置の画素の回路図。 本発明の発光装置の作製方法を示す図。 本発明の発光装置の作製方法を示す図。 本発明の発光装置の作製方法を示す図。 本発明の発光装置の作製方法を示す図。 本発明の発光装置の画素の上面図。 アナログ駆動法における信号線駆動回路の詳細図。 走査線駆動回路のブロック図。 デジタル駆動法における信号線駆動回路のブロック図。 デジタル駆動法における信号線駆動回路の詳細図。 デジタル駆動法における電流設定回路の回路図。 本発明の発光装置の外観図及び断面図。 本発明の発光装置を用いた電子機器の図。 電圧入力型の画素の回路図。 従来の電流入力型の画素の回路図。 従来の電流入力型の画素のブロック図。 本発明の発光装置の画素の回路図。 駆動における画素の概略図。 本発明の発光装置の画素の回路図。 駆動における画素の概略図。 本発明の発光装置の画素の回路図。 駆動における画素の概略図。 本発明の発光装置の画素の回路図。 駆動における画素の概略図。 本願の電流入力型の画素のブロック図。 駆動における画素の概略図。 駆動における画素の概略図。
（実施の形態１）
図２に本発明の発光パネルの構成を、ブロック図で示す。１００は画素部であり、複数
の画素１０１がマトリクス状に形成されている。また１０２は信号線駆動回路、１０３は
走査線駆動回路である。
なお図２では信号線駆動回路１０２と走査線駆動回路１０３が、画素部１００と同じ基
板上に形成されているが、本発明はこの構成に限定されない。信号線駆動回路１０２と走
査線駆動回路１０３とが画素部１００と異なる基板上に形成され、ＦＰＣ等のコネクター
を介して、画素部１００と接続されていても良い。また、図２では信号線駆動回路１０２
と走査線駆動回路１０３は１つづつ設けられているが、本発明はこの構成に限定されない
。信号線駆動回路１０２と走査線駆動回路１０３の数は設計者が任意に設定することがで
きる。
なお本明細書において接続とは、特に記載のない限り電気的な接続を意味する。逆に、
切り離すとは、接続していない状態を意味する。
また図２では、画素部１００には、図示していないが、信号線Ｓ１〜Ｓｘ、電源線Ｖ１
〜Ｖｘ、第１走査線Ｇ１〜Ｇｙ、第２走査線Ｐ１〜Ｐｙ、第３走査線Ｒ１〜Ｒｙが設けら
れている。なお信号線と電源線の数は必ずしも同じであるとは限らない。また、第１走査
線と、第２走査線と、第３走査線の数は必ずしも同じであるとは限らない。またこれらの
配線を必ず全て有していなくとも良く、これらの配線の他に、別の異なる配線が設けられ
ていても良い。
電源線Ｖ１〜Ｖｘは所定の電圧に保たれている。なお図２ではモノクロの画像を表示す
る発光装置の構成を示しているが、本発明はカラーの画像を表示する発光装置であっても
良い。その場合、電源線Ｖ１〜Ｖｘの電圧の高さを全て同じに保たなくても良く、対応す
る色毎に変えるようにしても良い。
なお、本明細書において電圧とは、特に記載のない限りグラウンドとの電位差を意味す
る。
図３に、図２で示した画素１０１の詳しい構成を示す。図３に示す画素１０１は、信号
線Ｓｉ（Ｓ１〜Ｓｘのうちの１つ）、第１走査線Ｇｊ（Ｇ１〜Ｇｙのうちの１つ）、第２
走査線Ｐｊ（Ｐ１〜Ｐｙのうちの１つ）、第３走査線Ｒｊ（Ｒ１〜Ｒｙのうちの１つ）及
び電源線Ｖｉ（Ｖ１〜Ｖｘのうちの１つ）を有している。
また画素１０１は、トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＴｒ３、
トランジスタＴｒ４、トランジスタＴｒ５、発光素子１０４及び保持容量１０５を有して
いる。保持容量１０５はトランジスタＴｒ１及びＴｒ２のゲートとソースの間の電圧（ゲ
ート電圧）をより確実に保持するために設けられているが、必ずしも設ける必要はない。
トランジスタＴｒ３のゲートは第１走査線Ｇｊに接続されている。そしてトランジスタ
Ｔｒ３のソースとドレインは、一方は信号線Ｓｉに接続されており、もう一方はトランジ
スタＴｒ１のドレインに接続されている。
なお本明細書では、ｎチャネル型トランジスタのソースに与えられる電圧は、ドレイン
に与えられる電圧よりも低いものとする。また、ｐチャネル型トランジスタのソースに与
えられる電圧は、ドレインに与えられる電圧よりも高いものとする。
トランジスタＴｒ４のゲートは、第２走査線Ｐｊに接続されている。そしてトランジス
タＴｒ４のソースとドレインは、一方は信号線Ｓｉに、もう一方はトランジスタＴｒ１の
ゲート及びトランジスタＴｒ２のゲートに接続されている。
トランジスタＴｒ５のゲートは、第３走査線Ｒｊに接続されている。そしてトランジス
タＴｒ５のソースとドレインは、一方はトランジスタＴｒ１のドレインに、もう一方はト
ランジスタＴｒ２のドレインに接続されている。
トランジスタＴｒ１とトランジスタＴｒ２のゲートは、互いに接続されている。トラン
ジスタＴｒ１とトランジスタＴｒ２のソースは、共に電源線Ｖｉに接続されている。そし
て、トランジスタＴｒ２のドレインは、発光素子１０４の画素電極に接続されている。
保持容量１０５が有する２つの電極は、一方はトランジスタＴｒ１とトランジスタＴｒ
２のゲートに、もう一方は電源線Ｖｉに接続されている。
発光素子１０４は陽極と陰極を有しており、本明細書では、陽極を画素電極として用い
る場合は陰極を対向電極と呼び、陰極を画素電極として用いる場合は陽極を対向電極と呼
ぶ。
電源線Ｖｉの電圧（電源電圧）は一定の高さに保たれている。また対向電極の電圧も、
一定の高さに保たれている。
なお、トランジスタＴｒ１及びＴｒ２はｎチャネル型トランジスタとｐチャネル型トラ
ンジスタのどちらでも良い。ただし、トランジスタＴｒ１及びＴｒ２の極性は同じである
。なお、陽極を画素電極として用い、陰極を対向電極として用いる場合、トランジスタＴ
ｒ１及びＴｒ２はｐチャネル型トランジスタであるのが望ましい。逆に、陽極を対向電極
として用い、陰極を画素電極として用いる場合、トランジスタＴｒ１及びＴｒ２はｎチャ
ネル型トランジスタであるのが望ましい。
トランジスタＴｒ３、Ｔｒ４、Ｔｒ５は、ｎチャネル型トランジスタとｐチャネル型ト
ランジスタのどちらでも良い。
次に、本実施の形態の発光装置の動作について、図４、図５を用いて説明する。本発明
の第１の構成の発光装置の動作は、各ラインの画素毎に書き込み期間Ｔａと表示期間Ｔｄ
とに分けて説明することができる。図４に、第１〜３走査線のタイミングチャートを示す
。走査線が選択されている期間、言いかえると該走査線にゲートが接続されているトラン
ジスタが全てオンの状態にある期間は、ＯＮで示す。逆に、走査線が選択されていない期
間、言いかえると該走査線にゲートが接続されているトランジスタが全てオフの状態にあ
る期間は、ＯＦＦで示す。
また図５は、書き込み期間Ｔａと表示期間ＴｄにおけるトランジスタＴｒ１とトランジス
タＴｒ２の接続を、簡単に示した図である。
まず、１ライン目の画素において書き込み期間Ｔａが開始される。書き込み期間Ｔａが
開始されると、第１走査線Ｇ１、第２走査線Ｐ１が選択される。よって、トランジスタＴ
ｒ３とトランジスタＴｒ４がオンになる。なお、第３走査線Ｒ１は選択されていないので
、トランジスタＴｒ５はオフになっている。
そして、信号線駆動回路１０２に入力されるビデオ信号に基づき、信号線Ｓ１〜Ｓｘと
電源線Ｖ１〜Ｖｘの間に、それぞれビデオ信号に応じた電流（以下、信号電流Ｉｃ）が流
れる。なお本明細書において信号電流Ｉｃを信号電流と呼ぶ。
図５（Ａ）に、書き込み期間Ｔａにおいて、信号線Ｓｉにビデオ信号に応じた信号電流
Ｉｃが流れた場合の、画素１０１の概略図を示す。１０６は対向電極に電圧を与える電源
との接続用の端子を意味している。また、１０７は信号線駆動回路１０２が有する定電流
源を意味する。
トランジスタＴｒ３はオンの状態にあるので、信号線Ｓｉにビデオ信号に応じた信号電
流Ｉｃが流れると、信号電流ＩｃはトランジスタＴｒ１のドレインとソースの間に流れる
。このときトランジスタＴｒ１は、ゲートとドレインが接続されているので飽和領域で動
作しており、式１が成り立つ。よって、トランジスタＴｒ１のゲート電圧ＶGSは電流値Ｉ
ｃによって定まる。
そしてトランジスタＴｒ２のゲートは、トランジスタＴｒ１のゲートに接続されている
。また、トランジスタＴｒ２のソースは、トランジスタＴｒ１のソースに接続されている
。したがって、トランジスタＴｒ１のゲート電圧は、そのままトランジスタＴｒ２のゲー
ト電圧となる。よって、トランジスタＴｒ２のドレイン電流は、トランジスタＴｒ１のド
レイン電流に比例する。特に、μＣ0Ｗ／Ｌ及びＶTHが互いに等しいとき、トランジスタ
Ｔｒ１とトランジスタＴｒ２のドレイン電流は互いに等しくなり、Ｉ2＝Ｉｃとなる。
そして、トランジスタＴｒ２のドレイン電流Ｉ2は発光素子１０４に流れる。
発光素子に流れる電流は、定電流源１０７において定められた信号電流Ｉｃに応じた大き
さであり、流れる電流の大きさに見合った輝度で発光素子１０４は発光する。発光素子に
流れる電流が０に限りなく近かったり、発光素子に流れる電流が逆バイアスの方向に流れ
たりする場合は、発光素子１０４は発光しない。
１ライン目の画素において書き込み期間Ｔａが終了すると、第１走査線Ｇ１、第２走査
線Ｐ１の選択が終了する。このとき、第２走査線Ｐ１の選択が、第１走査線Ｇ１よりも先
に終了するのが望ましい。なぜならトランジスタＴｒ３が先にオフになってしまうと、保
持容量１０５の電荷がＴｒ４を通って漏れてしまうからである。そして、２ライン目の画
素において書き込み期間Ｔａが開始され、第１走査線Ｇ２、第２走査線Ｐ２が選択される
。よって、２ライン目の画素においてトランジスタＴｒ３とトランジスタＴｒ４がオンに
なる。そして、第３走査線Ｒ２は選択されていないので、トランジスタＴｒ５はオフにな
る。
そして、信号線駆動回路１０２に入力されるビデオ信号に基づき、信号線Ｓ１〜Ｓｘと
電源線Ｖ１〜Ｖｘの間に信号電流Ｉｃが流れる。そして、信号電流Ｉｃに応じた大きさの
電流が発光素子１０４に流れ、該電流の大きさに従って発光素子１０４が発光する。
次に、２ライン目の画素において書き込み期間Ｔａが終了し、その後、２ライン目から
ｙライン目の画素まで順に書き込み期間Ｔａが開始され、上述した動作が繰り返される。
一方、１ライン目の画素において書き込み期間Ｔａが終了すると、次に表示期間Ｔｄが
開始される。表示期間Ｔｄが開始されると、第３走査線Ｒ１が選択され、１ライン目の画
素においてトランジスタＴｒ５がオンになる。なお、第１走査線Ｇ１及び第２走査線Ｐ１
は選択されていないので、トランジスタＴｒ３及びＴｒ４はオフになっている。
図５（Ｂ）に、表示期間Ｔｄにおける画素の概略図を示す。トランジスタＴｒ３及びト
ランジスタＴｒ４はオフの状態にある。また、トランジスタＴｒ１及びトランジスタＴｒ
２のソースは電源線Ｖｉに接続されており、一定の電圧（電源電圧）が与えられている。
一方トランジスタＴｒ１、Ｔｒ２においては、書き込み期間Ｔａにおいて定められたＶ
GSがそのまま保持されている。そのため、トランジスタＴｒ１のドレイン電流Ｉ1と、ト
ランジスタＴｒ２のドレイン電流Ｉ2の値は、共に信号電流Ｉｃに応じた大きさに維持さ
れたままである。また、トランジスタＴｒ５がオンなので、トランジスタＴｒ１のドレイ
ン電流Ｉ1と、トランジスタＴｒ２のドレイン電流Ｉ2は、共に発光素子１０４に流れる。
よって、ドレイン電流Ｉ1と、ドレイン電流Ｉ2を合わせた電流の大きさに見合った輝度で
、発光素子１０４は発光する。
そして２ライン目の画素において書き込み期間Ｔａが終了すると、次に２ライン目の画
素において表示期間Ｔｄが開始される。そして１ライン目の画素と同様に、第３走査線Ｒ
２が選択され、トランジスタＴｒ５がオンになる。なお、第１走査線Ｇ２及び第２走査線
Ｐ２は選択されていないので、トランジスタＴｒ３及びＴｒ４はオフになっている。そし
て、ドレイン電流Ｉ1と、ドレイン電流Ｉ2を合わせた電流が発光素子１０４に流れ、該発
光素子に流れる電流の大きさに見合った輝度で、発光素子１０４は発光する。
そして、２ライン目の画素において表示期間Ｔｄが開始されると、その後、３ライン目
からｙライン目の画素まで順に表示期間Ｔｄが開始され、上述した動作が繰り返される。
書き込み期間Ｔａと、表示期間Ｔｄが終了すると１フレーム期間が終了する。
１つのフレーム期間において１つの画像が表示される。そして、次のフレーム期間が開始
され、再び書き込み期間Ｔａが開始されて、上述した動作が繰り返される。
なお、発光素子に流れる電流の大きさに見合った輝度で発光素子１０４が発光するので
、各画素の階調は、表示期間Ｔｄにおける発光素子に流れる電流の大きさで決まる。なお
、書き込み期間Ｔａにおいても、ドレイン電流Ｉ1の大きさに見合った輝度で発光してい
るが、その階調に与える影響は、実際のパネルでは無視できる程度に小さいと考えられる
。なぜなら、例えばＶＧＡだと４８０ラインの画素が画素部に設けられており、１ライン
の画素の書き込み期間Ｔａは１フレーム期間の１／４８０程度と非常に小さいからである
。もちろん、書き込み期間Ｔａにおける発光素子に流れる電流の階調への影響を考慮に入
れて、信号電流Ｉｃの大きさを補正するようにしても良い。
本発明の第１の構成の画素では、表示期間において発光素子に流れる電流はドレイン電
流Ｉ1と、ドレイン電流Ｉ2の和である。よって、発光素子に流れる電流がドレイン電流Ｉ
2のみに依存していない。そのため、トランジスタＴｒ１とトランジスタＴｒ２の特性が
ずれて、トランジスタＴｒ１のドレイン電流Ｉ1に対するトランジスタＴｒ２のドレイン
電流Ｉ2の比が画素間で異なっても、発光素子に流れる電流の値が画素間でずれるのを抑
え、輝度のばらつきが視認されるのを防ぐことができる。
また、本発明の画素では、書き込み期間ＴａにおいてトランジスタＴｒ１のドレイン電
流は発光素子に流れていない。よって信号線駆動回路によって画素に電流が供給され、ト
ランジスタＴｒ１のドレイン電流が流れることでゲート電圧が変化しはじめてから、その
値が安定するまでの時間は、発光素子の容量に左右されない。したがって、従来の画素と
比べて、供給された電流から変換される電圧が早く安定するので、電流を書き込む時間を
短くすることができ、動画表示において残像が視認されてしまうのを防ぐことができる。
また、従来と同様に、電流入力型の発光装置の利点も兼ね備えている。すなわち、ＴＦ
Ｔの特性が画素毎にばらついていても、電圧入力型の発光装置に比べて画素間で発光素子
の輝度にばらつきが生じるのを防ぐことができる。また、図２５に示した電圧入力型の画
素のＴＦＴ５１を線形領域で動作させたときに比べて、発光素子の劣化による輝度の低下
を抑えることができる。また、有機発光層の温度が外気温や発光パネル自身が発する熱等
に左右されても、発光素子の輝度が変化するのを抑えることができ、また温度の上昇に伴
って消費電流が大きくなるのを防ぐことができる。
なお、本実施の形態において、トランジスタＴｒ４のソースとドレインは、一方は信号
線Ｓｉに、もう一方はトランジスタＴｒ１のゲート及びトランジスタＴｒ２のゲートに接
続されている。しかし本実施の形態はこの構成に限定されない。本発明の第１の構成の画
素は、書き込み期間ＴａにおいてトランジスタＴｒ１のゲートとドレインを接続し、表示
期間においてトランジスタＴｒ１のゲートとドレインを切り離すことができるように、ト
ランジスタＴｒ４が他の素子または配線と接続されていれば良い。
つまり、Ｔｒ３、Ｔｒ４、Ｔｒ５は、Ｔａでは図５（Ａ）のように接続され、Ｔｄでは
図５（Ｂ）のように接続されていれば良い。また、Ｇｊ、Ｐｊ、Ｒｊは３本が別の配線と
なっているが、まとめて１本や２本にしても良い。
（実施の形態２）
本実施の形態では、図２に示した発光装置が有する画素１０１の、図３とは異なる構成
について説明する。
図６に、図２で示した画素１０１の詳しい構成を示す。図６に示す画素１０１は、信号
線Ｓｉ（Ｓ１〜Ｓｘのうちの１つ）、第１走査線Ｇｊ（Ｇ１〜Ｇｙのうちの１つ）、第２
走査線Ｐｊ（Ｐ１〜Ｐｙのうちの１つ）、第３走査線Ｒｊ（Ｒ１〜Ｒｙのうちの１つ）及
び電源線Ｖｉ（Ｖ１〜Ｖｘのうちの１つ）を有している。
また画素１０１は、トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＴｒ３、
トランジスタＴｒ４、トランジスタＴｒ５、トランジスタＴｒ６、発光素子２１４及び保
持容量２１５を有している。保持容量２１５はトランジスタＴｒ１及びＴｒ２のゲート電
圧をより確実に保持するために設けられているが、必ずしも設ける必要はない。
トランジスタＴｒ３のゲートは第１走査線Ｇｊに接続されている。そしてトランジスタ
Ｔｒ３のソースとドレインは、一方は信号線Ｓｉに接続されており、もう一方はトランジ
スタＴｒ１及びＴｒ２のソースに接続されている。
トランジスタＴｒ４のゲートは、第２走査線Ｐｊに接続されている。そしてトランジス
タＴｒ４のソースとドレインは、一方は電源線Ｖｉに、もう一方はトランジスタＴｒ１及
びＴｒ２のゲートに接続されている。
トランジスタＴｒ５のゲートは、第３走査線Ｒｊに接続されている。そしてトランジス
タＴｒ５のソースとドレインは、一方はトランジスタＴｒ１及びＴｒ２のソースに、もう
一方は発光素子２１４の画素電極に接続されている。
トランジスタＴｒ６のゲートは、第３走査線Ｒｊに接続されている。そしてトランジス
タＴｒ６のソースとドレインは、一方は電源線に、もう一方はトランジスタＴｒ２のドレ
インに接続されている。
トランジスタＴｒ１とトランジスタＴｒ２のゲートは、互いに接続されている。そして
、トランジスタＴｒ１のドレインは、電源線Ｖｉに接続されている。
保持容量２１５が有する２つの電極は、一方はトランジスタＴｒ１及びＴｒ２のゲート
に、もう一方はトランジスタＴｒ１及びＴｒ２のソースに接続されている。
電源線Ｖｉの電圧（電源電圧）は一定の高さに保たれている。また対向電極の電圧も、
一定の高さに保たれている。
なお、トランジスタＴｒ１及びＴｒ２はｎチャネル型トランジスタとｐチャネル型トラ
ンジスタのどちらでも良い。ただし、トランジスタＴｒ１及びＴｒ２の極性は同じである
。なお、陽極を画素電極として用い、陰極を対向電極として用いる場合、トランジスタＴ
ｒ１及びＴｒ２はｎチャネル型トランジスタであるのが望ましい。逆に、陽極を対向電極
として用い、陰極を画素電極として用いる場合、トランジスタＴｒ１及びＴｒ２はｐチャ
ネル型トランジスタであるのが望ましい。
トランジスタＴｒ３、Ｔｒ４、Ｔｒ５、Ｔｒ６は、ｎチャネル型トランジスタとｐチャ
ネル型トランジスタのどちらでも良い。ただし、トランジスタＴｒ５とＴｒ６は共にゲー
トが第３走査線Ｒｊに接続されているため、その極性を同じにする。トランジスタＴｒ５
のゲートとＴｒ６のゲートが同じ配線に接続されていない場合、その極性は同じでなくと
も良い。
次に、本実施の形態の発光装置の動作について説明する。図６に示した画素を有する発
光装置の動作は、図３に示した画素の場合と同様に、書き込み期間Ｔａと表示期間Ｔｄと
に分けて説明することが可能である。
また、第１〜３走査線に印加される電圧については、図４に示したタイミングチャート
を参照することができる。また図７は、図６に示した画素の、書き込み期間Ｔａと表示期
間ＴｄにおけるトランジスタＴｒ１とトランジスタＴｒ２の接続を、簡単に示した図であ
る。
まず、１ライン目の画素において書き込み期間Ｔａが開始される。書き込み期間Ｔａが
開始されると、第１走査線Ｇ１、第２走査線Ｐ１が選択される。よって、トランジスタＴ
ｒ３、Ｔｒ４がオンになる。なお、第３走査線Ｒ１は選択されていないので、トランジス
タＴｒ５、Ｔｒ６はオフになっている。
そして、信号線駆動回路１０２に入力されるビデオ信号に基づき、信号線Ｓ１〜Ｓｘと
電源線Ｖ１〜Ｖｘの間に、それぞれビデオ信号に応じた信号電流Ｉｃが流れる。
図７（Ａ）に、書き込み期間Ｔａにおいて、信号線Ｓｉに信号電流Ｉｃが流れた場合の
、画素１０１の概略図を示す。２１６は対向電極に電圧を与える電源との接続用の端子を
意味している。また、２１７は信号線駆動回路１０２が有する定電流源を意味する。
トランジスタＴｒ３はオンの状態にあるので、信号線Ｓｉに信号電流Ｉｃが流れると、
信号電流ＩｃはトランジスタＴｒ１のドレインとソースの間に流れる。
このときトランジスタＴｒ１は、ゲートとドレインが接続されているので飽和領域で動作
しており、式１が成り立つ。よって、トランジスタＴｒ１のゲート電圧ＶGSは電流値Ｉｃ
によって定まる。
そして、トランジスタＴｒ２のゲートは、トランジスタＴｒ１のゲートに接続されてい
る。また、トランジスタＴｒ２のソースは、トランジスタＴｒ１のソースに接続されてい
る。したがって、トランジスタＴｒ１のゲート電圧は、そのままトランジスタＴｒ２のゲ
ート電圧となる。
なお、書き込みＴａでは、トランジスタＴｒ２のドレインは、他の配線及び電源等から
電圧が与えられていない、所謂フローティングの状態にある。従って、トランジスタＴｒ
２にドレイン電流は流れない。
１ライン目の画素において書き込み期間Ｔａが終了すると、第１走査線Ｇ１、第２走査
線Ｐ１の選択が終了する。このとき、第２走査線Ｐ１の選択が、第１走査線Ｇ１よりも先
に終了するのが望ましい。なぜならトランジスタＴｒ３が先にオフになってしまうと、保
持容量２１５の電荷がＴｒ４を通って漏れてしまうからである。そして、２ライン目の画
素において書き込み期間Ｔａが開始され、第１走査線Ｇ２、第２走査線Ｐ２が選択される
。よって、２ライン目の画素においてトランジスタＴｒ３とトランジスタＴｒ４がオンに
なる。そして、第３走査線Ｒ２は選択されていないので、トランジスタＴｒ５、Ｔｒ６は
オフになる。
そして、信号線駆動回路１０２に入力されるビデオ信号に基づき、信号線Ｓ１〜Ｓｘと
電源線Ｖ１〜Ｖｘの間に信号電流Ｉｃが流れる。そして、信号電流Ｉｃによってトランジ
スタＴｒ１のゲート電圧が定められる。
そして、２ライン目の画素において書き込み期間Ｔａが終了し、その後、３ライン目か
らｙライン目の画素まで順に書き込み期間Ｔａが開始され、上述した動作が繰り返される
。
一方、１ライン目の画素において書き込み期間Ｔａが終了すると、次に表示期間Ｔｄが
開始される。表示期間Ｔｄが開始されると、第３走査線Ｒ１が選択される。よって、１ラ
イン目の画素においてトランジスタＴｒ５、Ｔｒ６がオンになる。なお、第１走査線Ｇ１
及び第２走査線Ｐ１は選択されていないので、トランジスタＴｒ３及びＴｒ４はオフにな
っている。
図７（Ｂ）に、表示期間Ｔｄにおける画素の概略図を示す。トランジスタＴｒ３及びト
ランジスタＴｒ４はオフの状態にある。また、トランジスタＴｒ１及びトランジスタＴｒ
２のドレインは電源線Ｖｉに接続されており、一定の電圧（電源電圧）が与えられている
。
一方トランジスタＴｒ１、Ｔｒ２においては、書き込み期間Ｔａにおいて定められたＶ
GSがそのまま保持されている。よって、トランジスタＴｒ１と同じゲート電圧がトランジ
スタＴｒ２に与えられる。さらに、トランジスタＴｒ６がオンになり、トランジスタＴｒ
２のドレインは電源線Ｖｉに接続されるので、トランジスタＴｒ２のドレイン電流は、ト
ランジスタＴｒ１のドレイン電流に比例する大きさになる。特に、μＣ0Ｗ／Ｌ及びＶTH
が互いに等しいとき、トランジスタＴｒ１とトランジスタＴｒ２のドレイン電流は互いに
等しくなり、Ｉ2＝Ｉ1＝Ｉｃとなる。
また、トランジスタＴｒ５がオンなので、トランジスタＴｒ１のドレイン電流Ｉ1と、
トランジスタＴｒ２のドレイン電流Ｉ2は、共に発光素子に流れる電流として発光素子２
１４に流れる。よって、表示期間Ｔｄでは、ドレイン電流Ｉ1と、ドレイン電流Ｉ2を合わ
せた大きさの電流が発光素子２１４に流れ、該発光素子に流れる電流の大きさに見合った
輝度で、発光素子２１４が発光する。
そして１ライン目の画素において表示期間Ｔｄが開始されると、次に２ライン目の画素
において表示期間Ｔｄが開始される。そして１ライン目の画素と同様に、第３走査線Ｒ２
が選択され、トランジスタＴｒ５、Ｔｒ６がオンになる。なお、第１走査線Ｇ２及び第２
走査線Ｐ２は選択されていないので、トランジスタＴｒ３及びＴｒ４はオフになっている
。よって、ドレイン電流Ｉ1と、ドレイン電流Ｉ2を合わせた電流の大きさに見合った輝度
で、発光素子２１４は発光する。
そして、２ライン目の画素において表示期間Ｔｄが開始された後、３ライン目からｙラ
イン目の画素まで順に表示期間Ｔｄが開始され、上述した動作が繰り返される。
書き込み期間Ｔａと、表示期間Ｔｄが終了すると１フレーム期間が終了する。
１つのフレーム期間において１つの画像が表示される。そして、次のフレーム期間が開始
され、再び書き込み期間Ｔａが開始されて、上述した動作が繰り返される。
なお、発光素子に流れる電流の大きさに見合った輝度で発光素子２１４が発光するので
、各画素の階調は、表示期間Ｔｄにおける発光素子に流れる電流の大きさで決まる。
本発明の第１の構成の画素では、表示期間において発光素子に流れる電流はドレイン電
流Ｉ1と、ドレイン電流Ｉ2の和である。よって、発光素子に流れる電流がドレイン電流Ｉ
2のみに依存していない。そのため、トランジスタＴｒ１とトランジスタＴｒ２の特性が
ずれて、トランジスタＴｒ１のドレイン電流Ｉ1に対するトランジスタＴｒ２のドレイン
電流Ｉ2の比が画素間で異なっても、発光素子に流れる電流の値が画素間でずれるのを抑
え、輝度のばらつきが視認されるのを防ぐことができる。
また、本発明の画素では、書き込み期間ＴａにおいてトランジスタＴｒ１のドレイン電
流は発光素子に流れていない。よって信号線駆動回路によって画素に電流が供給され、ト
ランジスタＴｒ１のドレイン電流が流れることでゲート電圧が変化しはじめてから、その
値が安定するまでの時間は、発光素子の容量に左右されない。したがって、従来の画素と
比べて、供給された電流から変換される電圧が早く安定するので、電流を書き込む時間を
短くすることができ、動画表示において残像が視認されてしまうのを防ぐことができる。
また、従来と同様に、電流入力型の発光装置の利点も兼ね備えている。すなわち、ＴＦ
Ｔの特性が画素毎にばらついていても、電圧入力型の発光装置に比べて画素間で発光素子
の輝度にばらつきが生じるのを防ぐことができる。また、図２５に示した電圧入力型の画
素のＴＦＴ５１を線形領域で動作させたときに比べて、発光素子の劣化による輝度の低下
を抑えることができる。また、有機発光層の温度が外気温や発光パネル自身が発する熱等
に左右されても、発光素子の輝度が変化するのを抑えることができ、また温度の上昇に伴
って消費電流が大きくなるのを防ぐことができる。
なお、本実施の形態において、トランジスタＴｒ４のソースとドレインは、一方はトラ
ンジスタＴｒ１のドレインに、もう一方はトランジスタＴｒ１のゲート及びトランジスタ
Ｔｒ２のゲートに接続されている。しかし本実施の形態はこの構成に限定されない。本発
明の第１の構成の画素は、書き込み期間ＴａにおいてトランジスタＴｒ１のゲートとドレ
インを接続し、表示期間ＴｄにおいてトランジスタＴｒ１のゲートとドレインを切り離す
ことができるように、トランジスタＴｒ４が他の素子または配線と接続されていれば良い
。
つまり、Ｔｒ３、Ｔｒ４、Ｔｒ５、Ｔｒ６は、Ｔａでは図７（Ａ）のように接続され、
Ｔｄでは図７（Ｂ）のように接続されていれば良い。また、Ｇｊ、Ｐｊ、Ｒｊは３本が別
の配線となっているが、まとめて１本や２本にしても良い。
また、トランジスタＴｒ５は、書き込み期間Ｔａにおいて信号電流Ｉｃとトランジスタ
Ｔｒ１のドレイン電流Ｉ1を等しい値に近づけるために設けられている。トランジスタＴ
ｒ５のソースとドレインは、一方はトランジスタＴｒ１及びＴｒ２のソースに、もう一方
は発光素子２１４の画素電極に必ずしも接続している必要はない。トランジスタＴｒ５は
、書き込み期間Ｔａにおいて、トランジスタＴｒ２のソースが発光素子２１４の画素電極
と信号線Ｓｉとのいずれか一方に接続されるように、他の配線または素子と接続していれ
ば良い。
つまり、ＴａにおいてＴｒ１を流れる電流は全て電流源で制御されていれば良い。Ｔｄ
においてはＴｒ１とＴｒ２を流れる電流は発光素子に流れれば良い。
（実施の形態３）
本実施の形態では、図２に示した発光装置が有する画素１０１の、図３、図６とは異な
る構成について説明する。本実施の形態は図６におけるＴｒ５とＴｒ６の位置を変えたも
のである。どちらか一方だけ変えても良い。
図８に、図２で示した画素１０１の詳しい構成を示す。図８に示す画素１０１は、信号
線Ｓｉ（Ｓ１〜Ｓｘのうちの１つ）、第１走査線Ｇｊ（Ｇ１〜Ｇｙのうちの１つ）、第２
走査線Ｐｊ（Ｐ１〜Ｐｙのうちの１つ）、第３走査線Ｒｊ（Ｒ１〜Ｒｙのうちの１つ）及
び電源線Ｖｉ（Ｖ１〜Ｖｘのうちの１つ）を有している。
また画素１０１は、トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＴｒ３、
トランジスタＴｒ４、トランジスタＴｒ５、トランジスタＴｒ６、発光素子２２４及び保
持容量２２５を有している。保持容量２２５はトランジスタＴｒ１及びＴｒ２のゲート電
圧をより確実に保持するために設けられているが、必ずしも設ける必要はない。
トランジスタＴｒ３のゲートは第１走査線Ｇｊに接続されている。そしてトランジスタ
Ｔｒ３のソースとドレインは、一方は信号線Ｓｉに接続されており、もう一方はトランジ
スタＴｒ１のソースに接続されている。
トランジスタＴｒ４のゲートは、第２走査線Ｐｊに接続されている。そしてトランジス
タＴｒ４のソースとドレインは、一方は電源線Ｖｉに、もう一方はトランジスタＴｒ１及
びＴｒ２のゲートに接続されている。
トランジスタＴｒ６のゲートは、第３走査線Ｒｊに接続されている。そしてトランジス
タＴｒ６のソースとドレインは、一方はトランジスタＴｒ２のソースに、もう一方は発光
素子２２４の画素電極に接続されている。
トランジスタＴｒ５のゲートは、第３走査線Ｒｊに接続されている。そしてトランジス
タＴｒ５のソースとドレインは、一方はトランジスタＴｒ１のソースに、もう一方は発光
素子２２４の画素電極に接続されている。
トランジスタＴｒ１とトランジスタＴｒ２のゲートは、互いに接続されている。トラン
ジスタＴｒ１及びＴｒ２のドレインは、電源線Ｖｉに接続されている。
保持容量２２５が有する２つの電極は、一方はトランジスタＴｒ１及びＴｒ２のゲート
に、もう一方はトランジスタＴｒ１のソースに接続されている。
電源線Ｖｉの電圧（電源電圧）は一定の高さに保たれている。また対向電極の電圧も、
一定の高さに保たれている。
なお、トランジスタＴｒ１及びＴｒ２はｎチャネル型トランジスタとｐチャネル型トラ
ンジスタのどちらでも良い。ただし、トランジスタＴｒ１及びＴｒ２の極性は同じである
。なお、陽極を画素電極として用い、陰極を対向電極として用いる場合、トランジスタＴ
ｒ１及びＴｒ２はｎチャネル型トランジスタであるのが望ましい。逆に、陽極を対向電極
として用い、陰極を画素電極として用いる場合、トランジスタＴｒ１及びＴｒ２はｐチャ
ネル型トランジスタであるのが望ましい。
トランジスタＴｒ３、Ｔｒ４、Ｔｒ５、Ｔｒ６は、ｎチャネル型トランジスタとｐチャ
ネル型トランジスタのどちらでも良い。ただし、トランジスタＴｒ５とＴｒ６は共にゲー
トが第３走査線Ｒｊに接続されているため、その極性を同じにする。トランジスタＴｒ５
のゲートとＴｒ６のゲートが同じ配線に接続されていない場合、その極性は同じでなくと
も良い。
次に、本実施の形態の発光装置の動作について説明する。図８に示した画素を有する発
光装置の動作は、図３、図６に示した画素の場合と同様に、書き込み期間Ｔａと表示期間
Ｔｄとに分けて説明することが可能である。
また、第１〜３走査線に印加される電圧については、図４に示したタイミングチャート
を参照することができる。また図９は、図８に示した画素の、書き込み期間Ｔａと表示期
間ＴｄにおけるトランジスタＴｒ１とトランジスタＴｒ２の接続を、簡単に示した図であ
る。
まず、１ライン目の画素において書き込み期間Ｔａが開始される。書き込み期間Ｔａが
開始されると、第１走査線Ｇ１、第２走査線Ｐ１が選択される。よって、トランジスタＴ
ｒ３、Ｔｒ４がオンになる。なお、第３走査線Ｒ１は選択されていないので、トランジス
タＴｒ５、Ｔｒ６はオフになっている。
そして、信号線駆動回路１０２に入力されるビデオ信号に基づき、信号線Ｓ１〜Ｓｘと
電源線Ｖ１〜Ｖｘの間に、それぞれビデオ信号に応じた信号電流Ｉｃが流れる。
図９（Ａ）に、書き込み期間Ｔａにおいて、信号線Ｓｉに信号電流Ｉｃが流れた場合の
、画素１０１の概略図を示す。２２６は対向電極に電圧を与える電源との接続用の端子を
意味している。また、２２７は信号線駆動回路１０２が有する定電流源を意味する。
トランジスタＴｒ３はオンの状態にあるので、信号線Ｓｉに信号電流Ｉｃが流れると、
信号電流ＩｃはトランジスタＴｒ１のドレインとソースの間に流れる。
このときトランジスタＴｒ１は、ゲートとドレインが接続されているので飽和領域で動作
しており、式１が成り立つ。よって、トランジスタＴｒ１のゲート電圧ＶGSは電流値Ｉｃ
によって定まる。
なお、書き込み期間Ｔａでは、トランジスタＴｒ６がオフであるので、トランジスタＴ
ｒ２のソースは、他の配線及び電源等から電圧が与えられていない、所謂フローティング
の状態にある。従って、トランジスタＴｒ２にドレイン電流は流れない。
１ライン目の画素において書き込み期間Ｔａが終了すると、第１走査線Ｇ１、第２走査
線Ｐ１の選択が終了する。このとき、第２走査線Ｐ１の選択が、第１走査線Ｇ１よりも先
に終了するのが望ましい。なぜならトランジスタＴｒ３が先にオフになってしまうと、保
持容量２２５の電荷がＴｒ４を通って漏れてしまうからである。そして、２ライン目の画
素において書き込み期間Ｔａが開始され、第１走査線Ｇ２、第２走査線Ｐ２が選択される
。よって、２ライン目の画素においてトランジスタＴｒ３とトランジスタＴｒ４がオンに
なる。そして、第３走査線Ｒ２は選択されていないので、トランジスタＴｒ５、Ｔｒ６は
オフになる。
そして、信号線駆動回路１０２に入力されるビデオ信号に基づき、信号線Ｓ１〜Ｓｘと
電源線Ｖ１〜Ｖｘの間に信号電流Ｉｃが流れる。そして、信号電流Ｉｃによってトランジ
スタＴｒ１のゲート電圧が定められる。
そして、２ライン目の画素において書き込み期間Ｔａが終了し、その後、３ライン目か
らｙライン目の画素まで順に書き込み期間Ｔａが開始され、上述した動作が繰り返される
。
一方、１ライン目の画素において書き込み期間Ｔａが終了すると、次に表示期間Ｔｄが
開始される。表示期間Ｔｄが開始されると、第３走査線Ｒ１が選択される。よって、１ラ
イン目の画素においてトランジスタＴｒ５、Ｔｒ６がオンになる。なお、第１走査線Ｇ１
及び第２走査線Ｐ１は選択されていないので、トランジスタＴｒ３及びＴｒ４はオフにな
っている。
図９（Ｂ）に、表示期間Ｔｄにおける画素の概略図を示す。トランジスタＴｒ３及びト
ランジスタＴｒ４はオフの状態にある。また、トランジスタＴｒ１及びトランジスタＴｒ
２のドレインは電源線Ｖｉに接続されており、一定の電圧（電源電圧）が与えられている
。
一方トランジスタＴｒ１においては、書き込み期間Ｔａにおいて定められたＶGSがその
まま保持されている。そして、トランジスタＴｒ２のゲートは、トランジスタＴｒ１のゲ
ートに接続されている。また、トランジスタＴｒ２のソースは、トランジスタＴｒ１のソ
ースに接続されている。よって、トランジスタＴｒ１のゲート電圧は、そのままトランジ
スタＴｒ２のゲート電圧となる。さらに、トランジスタＴｒ２のドレインは電源線Ｖｉに
接続されているので、トランジスタＴｒ２のドレイン電流Ｉ2は、トランジスタＴｒ１の
ドレイン電流に比例する大きさになる。特に、μＣ0Ｗ／Ｌ及びＶTHが互いに等しいとき
、トランジスタＴｒ１とトランジスタＴｒ２のドレイン電流は互いに等しくなり、Ｉ2＝
Ｉ1＝Ｉｃとなる。
また、トランジスタＴｒ５がオンなので、トランジスタＴｒ１のドレイン電流Ｉ1と、
トランジスタＴｒ２のドレイン電流Ｉ2は、共に発光素子に流れる電流として発光素子２
２４に流れる。よって、表示期間Ｔｄでは、ドレイン電流Ｉ1と、ドレイン電流Ｉ2を合わ
せた大きさの電流が発光素子２２４に流れ、該発光素子に流れる電流の大きさに見合った
輝度で、発光素子２２４が発光する。
そして１ライン目の画素において表示期間Ｔｄが開始されると、次に２ライン目の画素
において表示期間Ｔｄが開始される。そして１ライン目の画素と同様に、第３走査線Ｒ２
が選択され、トランジスタＴｒ５、Ｔｒ６がオンになる。なお、第１走査線Ｇ２及び第２
走査線Ｐ２は選択されていないので、トランジスタＴｒ３及びＴｒ４はオフになっている
。よって、ドレイン電流Ｉ1と、ドレイン電流Ｉ2を合わせた電流の大きさに見合った輝度
で、発光素子２１４は発光する。
そして、２ライン目の画素において表示期間Ｔｄが開始されると、３ライン目からｙラ
イン目の画素まで順に表示期間Ｔｄが開始され、上述した動作が繰り返される。
書き込み期間Ｔａと、表示期間Ｔｄが終了すると１フレーム期間が終了する。
１つのフレーム期間において１つの画像が表示される。そして、次のフレーム期間が開始
され、再び書き込み期間Ｔａが開始されて、上述した動作が繰り返される。
なお、発光素子に流れる電流の大きさに見合った輝度で発光素子２２４が発光するので
、各画素の階調は、表示期間Ｔｄにおける発光素子に流れる電流の大きさで決まる。
本発明の第１の構成の画素では、表示期間において発光素子に流れる電流はドレイン電
流Ｉ1と、ドレイン電流Ｉ2の和である。よって、発光素子に流れる電流がドレイン電流Ｉ
2のみに依存していない。そのため、トランジスタＴｒ１とトランジスタＴｒ２の特性が
ずれて、トランジスタＴｒ１のドレイン電流Ｉ1に対するトランジスタＴｒ２のドレイン
電流Ｉ2の比が画素間で異なっても、発光素子に流れる電流の値が画素間でずれるのを抑
え、輝度のばらつきが視認されるのを防ぐことができる。
また、本発明の画素では、書き込み期間ＴａにおいてトランジスタＴｒ１のドレイン電
流は発光素子に流れていない。よって信号線駆動回路によって画素に電流が供給され、ト
ランジスタＴｒ１のドレイン電流が流れることでゲート電圧が変化しはじめてから、その
値が安定するまでの時間は、発光素子の容量に左右されない。したがって、従来の画素と
比べて、供給された電流から変換される電圧が早く安定するので、電流を書き込む時間を
短くすることができ、動画表示において残像が視認されてしまうのを防ぐことができる。
また、従来と同様に、電流入力型の発光装置の利点も兼ね備えている。すなわち、ＴＦ
Ｔの特性が画素毎にばらついていても、電圧入力型の発光装置に比べて画素間で発光素子
の輝度にばらつきが生じるのを防ぐことができる。また、図２５に示した電圧入力型の画
素のＴＦＴ５１を線形領域で動作させたときに比べて、発光素子の劣化による輝度の低下
を抑えることができる。また、有機発光層の温度が外気温や発光パネル自身が発する熱等
に左右されても、発光素子の輝度が変化するのを抑えることができ、また温度の上昇に伴
って消費電流が大きくなるのを防ぐことができる。
なお、本実施の形態において、トランジスタＴｒ４のソースとドレインは、一方はトラ
ンジスタＴｒ１のドレインに、もう一方はトランジスタＴｒ１のゲート及びトランジスタ
Ｔｒ２のゲートに接続されている。しかし本実施の形態はこの構成に限定されない。本発
明の第１の構成の画素は、書き込み期間ＴａにおいてトランジスタＴｒ１のゲートとドレ
インを接続し、表示期間においてトランジスタＴｒ１のゲートとドレインを切り離すこと
ができるように、トランジスタＴｒ４が他の素子または配線と接続されていれば良い。
つまり、Ｔｒ３、Ｔｒ４、Ｔｒ５、Ｔｒ６は、Ｔａでは図９（Ａ）のように接続され、
Ｔｄでは図９（Ｂ）のように接続されていれば良い。また、Ｇｊ、Ｐｊ、Ｒｊは３本が別
の配線となっているが、まとめて１本や２本にしても良い。
ＴａにおいてＴｒ１を流れる電流は全て電流源で制御されていれば良い。Ｔｄにおいて
はＴｒ１とＴｒ２を流れる電流は発光素子に流れれば良い。
（実施の形態４）
本実施の形態では、本発明の第２の構成の発光装置が有する画素の構成について説明す
る。
図３７（Ａ）に、本実施の形態の画素の回路図を示す。図３７に示す画素は、トランジ
スタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４、Ｔｒ５、Ｔｒ６、発光素子６００８及び保持容量
６０００を有している。保持容量６０００はトランジスタＴｒ１及びＴｒ２のゲート電圧
をより確実に保持するために設けられているが、必ずしも設ける必要はない。
トランジスタＴｒ３のゲートは端子６００２に接続されている。そしてトランジスタＴ
ｒ３のソースとドレインは、一方は端子６００１に接続されており、もう一方はトランジ
スタＴｒ１のドレインに接続されている。
トランジスタＴｒ４のゲートは、端子６００３に接続されている。そしてトランジスタ
Ｔｒ４のソースとドレインは、一方は端子６００１に、もう一方はトランジスタＴｒ１及
びＴｒ２のゲートに接続されている。
トランジスタＴｒ５のゲートは、端子６００４に接続されている。そしてトランジスタ
Ｔｒ５のソースとドレインは、一方はトランジスタＴｒ１のドレインに、もう一方はトラ
ンジスタＴｒ２のドレインに接続されている。
トランジスタＴｒ６のゲートは、端子６００７に接続されている。そしてトランジスタ
Ｔｒ６のソースとドレインは、一方はトランジスタＴｒ２のドレインに、もう一方は発光
素子６００８の画素電極に接続されている。
トランジスタＴｒ１とトランジスタＴｒ２のゲートは、互いに接続されている。トラン
ジスタＴｒ１及びＴｒ２のソースは、共に端子６００５に接続されている。
保持容量６０００が有する２つの電極は、一方はトランジスタＴｒ１及びＴｒ２のゲー
トに、もう一方はトランジスタＴｒ１及びＴｒ２のソースに接続されている。
発光素子６００８の対向電極は端子６００６に接続されている。端子６００５と端子６
００６にはそれぞれ電源により電圧が与えられており、常に所定の電圧差が生じている。
なお、図３７（Ａ）では、Ｔｒ１及びＴｒ２が共にｐチャネル型ＴＦＴである場合を示
しており、トランジスタＴｒ１とＴｒ２の極性は必ず同じである。なお、陽極を画素電極
として用い、陰極を対向電極として用いる場合、トランジスタＴｒ１及びＴｒ２はｐチャ
ネル型トランジスタであるのが望ましい。逆に、陽極を対向電極として用い、陰極を画素
電極として用いる場合、トランジスタＴｒ１及びＴｒ２はｎチャネル型トランジスタであ
るのが望ましい。
トランジスタＴｒ３〜Ｔｒ６は、ｎチャネル型トランジスタとｐチャネル型トランジス
タのどちらでも良い。各端子に与えられる電圧との兼ね合いで決めることができる。
次に、本実施の形態の発光装置の動作について説明する。図３７（Ａ）に示した画素を
有する発光装置の動作は、書き込み期間Ｔａと表示期間Ｔｄとに分けて説明することが可
能である。
図３７（Ａ）に示した画素の、書き込み期間Ｔａ開始時におけるトランジスタＴｒ１と
Ｔｒ２の接続を、図３７（Ｂ）に簡単に示す。書き込み期間Ｔａ開始時において、Ｔｒ３
〜Ｔｒ５はオン、Ｔｒ６はオフになる。そして、端子６００１に入力されるビデオ信号に
基づき、端子６００１と端子６００５の間に、それぞれビデオ信号に応じた信号電流Ｉｃ
が流れる。
信号電流Ｉｃにより、Ｔｒ１のソースとドレインの間にドレイン電流Ｉ1が、またＴｒ
２のソースとドレインの間にドレイン電流Ｉ2が流れる。つまり信号電流Ｉｃは、ドレイ
ン電流Ｉ1とドレイン電流Ｉ2の和に相当する。このときトランジスタＴｒ１は、ゲートと
ドレインが接続されているので飽和領域で動作しており、式１が成り立つ。よって、トラ
ンジスタＴｒ１のゲート電圧ＶGSは電流Ｉ1によって定まる。
そして、トランジスタＴｒ２のゲートは、トランジスタＴｒ１のゲートに接続されてい
る。また、トランジスタＴｒ２のソースは、トランジスタＴｒ１のソースに接続されてい
る。したがって、トランジスタＴｒ１のゲート電圧は、そのままトランジスタＴｒ２のゲ
ート電圧となる。
なお、Ｔｒ１とＴｒ２のゲート電圧は同じになるが、μ、Ｃ0、Ｗ／Ｌの値がＴｒ１と
Ｔｒ２で異なる場合、Ｉ1とＩ2は必ずしも等しくない。
書き込み期間Ｔａが終了する前に、Ｔｒ４をオフにするのが望ましい。Ｔｒ４をオフに
したときのトランジスタＴｒ１とＴｒ２の接続を、図３７（Ｃ）に簡単に示す。なぜなら
トランジスタＴｒ３が先にオフになってしまうと、保持容量６０００の電荷がＴｒ４を通
って漏れてしまうからである。
次に、書き込み期間Ｔａが終了すると表示期間Ｔｄが開始される。表示期間Ｔｄが開始
されると、Ｔｒ３〜Ｔｒ５がオフになり、Ｔｒ６がオンになる。
図３７（Ｄ）に、表示期間Ｔｄにおける画素の概略図を示す。トランジスタＴｒ２にお
いて、書き込み期間Ｔａで定められたＶGSがそのまま保持容量６０００により保持されて
いる。さらに、Ｔｒ６がオンになるので、Ｔｒ２のドレイン電流Ｉ2が発光素子６００８
に供給される。発光素子６００８は、該発光素子に供給される電流Ｉ2の大きさに見合っ
た輝度で発光する。つまり発光素子に流れる電流の大きさに見合った輝度で発光素子６０
０８が発光するので、各画素の階調は、表示期間Ｔｄにおいて発光素子に流れる電流の大
きさで決まる。
書き込み期間Ｔａと、表示期間Ｔｄが終了すると１フレーム期間が終了する。
１つのフレーム期間において１つの画像が表示される。そして、次のフレーム期間が開始
され、再び書き込み期間Ｔａが開始されて、上述した動作が繰り返される。
本発明の第２の構成の画素では、トランジスタＴｒ１とＴｒ２の特性がずれることによ
り、駆動部から発光素子に供給される電流Ｉ2の大きさが所望の値に保たれなくなること
がある。しかし、２つのＴｒ１とＴｒ２を共に用いて電流を電圧に変換しているので、変
換された電圧を平均化することができ、そして駆動部から発光素子に供給される電流Ｉ2
は該平均化された電圧に応じた大きさであるので、特性のずれに起因する発光素子に供給
される電流量のばらつきを、図２７（Ａ）に示した画素に比べ約半分程度に抑えることが
できる。よって、画素間の輝度のばらつきを抑えることができる。また、画素に供給され
た電流は、電流Ｉ2よりも大きい。そのため、電流を書き込む時間を短くすることができ
る。
また、本発明の画素では、書き込み期間Ｔａにおいて信号電流は発光素子に流れていな
い。よって信号線駆動回路によって画素に電流が供給され、トランジスタＴｒ１のドレイ
ン電流が流れることでゲート電圧が変化しはじめてから、その値が安定するまでの時間は
、発光素子の容量に左右されない。したがって、従来の画素と比べて、供給された電流か
ら変換される電圧が早く安定するので、電流を書き込む時間を短くすることができ、動画
表示において残像が視認されてしまうのを防ぐことができる。
また、従来と同様に、電流入力型の発光装置の利点も兼ね備えている。すなわち、ＴＦ
Ｔの特性が画素毎にばらついていても、電圧入力型の発光装置に比べて画素間で発光素子
の輝度にばらつきが生じるのを防ぐことができる。また、図２５に示した電圧入力型の画
素のＴＦＴ５１を線形領域で動作させたときに比べて、発光素子の劣化による輝度の低下
を抑えることができる。また、有機発光層の温度が外気温や発光パネル自身が発する熱等
に左右されても、発光素子の輝度が変化するのを抑えることができ、また温度の上昇に伴
って消費電流が大きくなるのを防ぐことができる。
なお、トランジスタＴｒ３、Ｔｒ４、Ｔｒ５、Ｔｒ６の接続は図３７（Ａ）に示した構
成に限定されない。各期間においてＴｒ１とＴｒ２が図３７（Ｂ）〜（Ｄ）に示したよう
な接続がなされるように、Ｔｒ３、Ｔｒ４、Ｔｒ５、Ｔｒ６の接続を決めれば良い。
すなわち、書き込み期間の開始時において、図３７（Ｂ）に示すようにＴｒ１とＴｒ２
のソースを共に端子６００５に接続し、Ｔｒ１とＴｒ２のゲート及びドレインを、共に端
子６００１に接続する。また保持容量の２つの電極は、一方を端子６００５に、もう一方
をＴｒ１とＴｒ２のゲートに接続する。そして書き込み期間の終了前において、図３７（
Ｃ）に示すようにＴｒ１とＴｒ２のゲートを接続し、Ｔｒ１とＴｒ２のソースを共に端子
６００５に接続し、Ｔｒ１とＴｒ２のドレインを共に端子６００１に接続する。また保持
容量の２つの電極は、一方を端子６００５に、もう一方をＴｒ２のゲートに接続する。こ
れにより、保持容量６０００の電荷を保持することができる。なお、保持容量の電荷が保
持されていれば良いので、必ずしもＴｒ１とＴｒ２のゲートが接続されていなくとも良い
。Ｔｒ１とＴｒ２のゲートが接続されていない場合、Ｔｒ１のゲートとドレインが接続さ
れていても良い。
表示期間において、図３７（Ｄ）に示すようにＴｒ１とＴｒ２のゲートを接続し、Ｔｒ
１とＴｒ２のソースを共に端子６００５に接続し、Ｔｒ１のドレインもしくはソースをフ
ローティングにし、Ｔｒ２のドレインを発光素子の画素電極に接続する。また保持容量の
２つの電極は、一方を端子６００５に、もう一方をＴｒ２のゲートに接続する。このとき
、Ｔｒ１とＴｒ２のゲートは接続されていなくても良く、この場合、Ｔｒ１のゲートとド
レインが接続されていても良い。
例えば、Ｔｒ３のソースとドレインは、一方は必ず端子６００１に接続されているが、
他方は必ずしもＴｒ１のドレインに接続されている必要はなく、Ｔｒ２のドレインに接続
されていても良い。また、Ｔｒ４のソースとドレインは、一方は必ずＴｒ１及びＴｒ２の
ゲートに接続されているが、他方は必ずしも端子６００１に接続されている必要はなく、
Ｔｒ１のドレインまたはＴｒ２のドレインに接続されていても良い。また、Ｔｒ５のソー
スとドレインは、一方は必ずＴｒ２のドレインに接続されているが、他方は必ずしもＴｒ
１のドレインに接続されている必要はなく、端子６００１に接続されていても良い。
（実施の形態５）
本実施の形態では、本発明の第２の構成の発光装置が有する画素の構成について説明す
る。
図３８（Ａ）に、本実施の形態の画素の回路図を示す。図３８に示す画素は、トランジ
スタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４、Ｔｒ５、Ｔｒ６、発光素子６１０８及び保持容量
６１００を有している。保持容量６１００はＴｒ１及びＴｒ２のゲート電圧をより確実に
保持するために設けられているが、必ずしも設ける必要はない。
トランジスタＴｒ３のゲートは端子６１０２に接続されている。そしてトランジスタＴ
ｒ３のソースとドレインは、一方は端子６１０１に接続されており、もう一方はトランジ
スタＴｒ１のソースに接続されている。
トランジスタＴｒ４のゲートは、端子６１０３に接続されている。そしてトランジスタ
Ｔｒ４のソースとドレインは、一方は端子６１０５に、もう一方はトランジスタＴｒ１及
びＴｒ２のゲートに接続されている。
トランジスタＴｒ５のゲートは、端子６１０４に接続されている。そしてトランジスタ
Ｔｒ５のソースとドレインは、一方はトランジスタＴｒ１のソースに、もう一方はトラン
ジスタＴｒ２のソースに接続されている。
トランジスタＴｒ６のゲートは、端子６１０７に接続されている。そしてトランジスタ
Ｔｒ６のソースとドレインは、一方はトランジスタＴｒ２のソースに、もう一方は発光素
子６１０８の画素電極に接続されている。
トランジスタＴｒ１とトランジスタＴｒ２のゲートは、互いに接続されている。トラン
ジスタＴｒ１及びＴｒ２のドレインは、共に端子６１０５に接続されている。
保持容量６１００が有する２つの電極は、一方はトランジスタＴｒ１及びＴｒ２のゲー
トに、もう一方はトランジスタＴｒ１及びＴｒ２のソースに接続されている。
発光素子６１０８の対向電極は端子６１０６に接続されている。端子６１０５と端子６
１０６にはそれぞれ電源により電圧が与えられており、常に所定の電圧差が生じている。
なお、図３８（Ａ）では、Ｔｒ１及びＴｒ２が共にｎチャネル型ＴＦＴである場合を示
しており、トランジスタＴｒ１とＴｒ２の極性は必ず同じである。なお、陽極を画素電極
として用い、陰極を対向電極として用いる場合、トランジスタＴｒ１及びＴｒ２はｐチャ
ネル型トランジスタであるのが望ましい。逆に、陽極を対向電極として用い、陰極を画素
電極として用いる場合、トランジスタＴｒ１及びＴｒ２はｎチャネル型トランジスタであ
るのが望ましい。
トランジスタＴｒ３〜Ｔｒ６は、ｎチャネル型トランジスタとｐチャネル型トランジス
タのどちらでも良い。各端子に与えられる電圧との兼ね合いで決めることができる。
次に、本実施の形態の発光装置の動作について説明する。図３８（Ａ）に示した画素を
有する発光装置の動作は、書き込み期間Ｔａと表示期間Ｔｄとに分けて説明することが可
能である。
図３８（Ａ）に示した画素の、書き込み期間Ｔａ開始時におけるトランジスタＴｒ１と
Ｔｒ２の接続を、図３８（Ｂ）に簡単に示す。書き込み期間Ｔａ開始時において、Ｔｒ３
〜Ｔｒ５はオン、Ｔｒ６はオフになる。そして、端子６１０１に入力されるビデオ信号に
基づき、端子６１０１と端子６１０５の間に、それぞれビデオ信号に応じた信号電流Ｉｃ
が流れる。
信号電流Ｉｃにより、Ｔｒ１のソースとドレインの間にドレイン電流Ｉ1が、またＴｒ
２のソースとドレインの間にドレイン電流Ｉ2が流れる。つまり信号電流Ｉｃは、ドレイ
ン電流Ｉ1とドレイン電流Ｉ2の和に相当する。このときトランジスタＴｒ１は、ゲートと
ドレインが接続されているので飽和領域で動作しており、式１が成り立つ。よって、トラ
ンジスタＴｒ１のゲート電圧ＶGSは電流Ｉ1によって定まる。
そして、トランジスタＴｒ２のゲートは、トランジスタＴｒ１のゲートに接続されてい
る。また、トランジスタＴｒ２のソースは、トランジスタＴｒ１のソースに接続されてい
る。したがって、トランジスタＴｒ１のゲート電圧は、そのままトランジスタＴｒ２のゲ
ート電圧となる。
なお、Ｔｒ１とＴｒ２のゲート電圧は同じになるが、μ、Ｃ0、Ｗ／Ｌの値がＴｒ１と
Ｔｒ２で異なる場合、Ｉ1とＩ2は必ずしも等しくない。
書き込み期間Ｔａが終了する前に、Ｔｒ４をオフにするのが望ましい。Ｔｒ４をオフに
したときのトランジスタＴｒ１とＴｒ２の接続を、図３８（Ｃ）に簡単に示す。なぜなら
トランジスタＴｒ３が先にオフになってしまうと、保持容量６１００の電荷がＴｒ４を通
って漏れてしまうからである。
次に、書き込み期間Ｔａが終了すると表示期間Ｔｄが開始される。表示期間Ｔｄが開始
されると、Ｔｒ３〜Ｔｒ５がオフになり、Ｔｒ６がオンになる。
図３８（Ｄ）に、表示期間Ｔｄにおける画素の概略図を示す。トランジスタＴｒ２にお
いて、書き込み期間Ｔａで定められたＶGSがそのまま保持容量６１００により保持されて
いる。さらに、Ｔｒ６がオンになるので、Ｔｒ２のドレイン電流Ｉ2が発光素子６１０８
に供給される。発光素子６１０８は、該発光素子に供給される電流Ｉ2の大きさに見合っ
た輝度で発光する。つまり発光素子に流れる電流の大きさに見合った輝度で発光素子６１
０８が発光するので、各画素の階調は、表示期間Ｔｄにおいて発光素子に流れる電流の大
きさで決まる。
書き込み期間Ｔａと、表示期間Ｔｄが終了すると１フレーム期間が終了する。
１つのフレーム期間において１つの画像が表示される。そして、次のフレーム期間が開始
され、再び書き込み期間Ｔａが開始されて、上述した動作が繰り返される。
本発明の第２の構成の画素では、トランジスタＴｒ１とＴｒ２の特性がずれることによ
り、駆動部から発光素子に供給される電流Ｉ2の大きさが所望の値に保たれなくなること
がある。しかし、２つのＴｒ１とＴｒ２を共に用いて電流を電圧に変換しているので、変
換された電圧を平均化することができ、そして駆動部から発光素子に供給される電流Ｉ2
は該平均化された電圧に応じた大きさであるので、特性のずれに起因する発光素子に供給
される電流量のばらつきを、図２７（Ａ）に示した画素に比べ約半分程度に抑えることが
できる。よって、画素間の輝度のばらつきを抑えることができる。また、画素に供給され
た電流は、電流Ｉ2よりも大きい。そのため、電流を書き込む時間を短くすることができ
る。
また、本発明の画素では、書き込み期間Ｔａにおいて信号電流Ｉｃは発光素子に流れて
いない。よって信号線駆動回路によって画素に電流が供給され、トランジスタＴｒ１のド
レイン電流が流れることでゲート電圧が変化しはじめてから、その値が安定するまでの時
間は、発光素子の容量に左右されない。したがって、従来の画素と比べて、供給された電
流から変換される電圧が早く安定するので、電流を書き込む時間を短くすることができ、
動画表示において残像が視認されてしまうのを防ぐことができる。
また、従来と同様に、電流入力型の発光装置の利点も兼ね備えている。すなわち、ＴＦ
Ｔの特性が画素毎にばらついていても、電圧入力型の発光装置に比べて画素間で発光素子
の輝度にばらつきが生じるのを防ぐことができる。また、図２５に示した電圧入力型の画
素のＴＦＴ５１を線形領域で動作させたときに比べて、発光素子の劣化による輝度の低下
を抑えることができる。また、有機発光層の温度が外気温や発光パネル自身が発する熱等
に左右されても、発光素子の輝度が変化するのを抑えることができ、また温度の上昇に伴
って消費電流が大きくなるのを防ぐことができる。
なお、トランジスタＴｒ３、Ｔｒ４、Ｔｒ５、Ｔｒ６の接続は図３８（Ａ）に示した構
成に限定されない。各期間においてＴｒ１とＴｒ２が図３８（Ｂ）〜（Ｄ）に示したよう
な接続がなされるように、Ｔｒ３、Ｔｒ４、Ｔｒ５、Ｔｒ６の接続を決めれば良い。
すなわち、書き込み期間の開始時において、図３８（Ｂ）に示すようにＴｒ１とＴｒ２
のソースを共に端子６１０１に接続し、Ｔｒ１とＴｒ２のゲート及びドレインを、共に端
子６１０５に接続する。また保持容量の２つの電極は、一方を端子６１０１に、もう一方
をＴｒ１とＴｒ２のゲートに接続する。そして書き込み期間の終了前において、図３８（
Ｃ）に示すようにＴｒ１とＴｒ２のゲートを接続し、Ｔｒ１とＴｒ２のドレインを共に端
子６１０５に接続する。また保持容量の２つの電極は、一方をＴｒ２のソースに、もう一
方をＴｒ２のゲートに接続する。これにより、保持容量６１００の電荷を保持することが
できる。なお、保持容量の電荷が保持されていれば良いので、必ずしもＴｒ１とＴｒ２の
ゲートが接続されていなくとも良い。Ｔｒ１とＴｒ２のゲートが接続されていない場合、
Ｔｒ１のゲートとドレインが接続されていても良い。
表示期間において、図３８（Ｄ）に示すようにＴｒ１とＴｒ２のゲートを接続し、Ｔｒ
１とＴｒ２のドレインを共に端子６１０５に接続し、Ｔｒ１のソースもしくはドレインを
フローティングにし、Ｔｒ２のソースを発光素子の画素電極に接続する。また保持容量の
２つの電極は、一方をＴｒ２のソースに、もう一方をＴｒ２のゲートに接続する。このと
き、Ｔｒ１とＴｒ２のゲートは接続されていなくても良く、この場合、Ｔｒ１のゲートと
ドレインが接続されていても良い。
例えば、Ｔｒ３のソースとドレインは、一方は必ず端子６１０１に接続されているが、
他方は必ずしもＴｒ１のソースに接続されている必要はなく、Ｔｒ２のソースに接続され
ていても良い。また、Ｔｒ５のソースとドレインは、一方は必ずＴｒ２のドレインに接続
されているが、他方は必ずしもＴｒ１のドレインに接続されている必要はなく、端子６１
０１に接続されていても良い。
（実施の形態６）
実施の形態１〜５では、ビデオ信号がアナログの場合について説明したが、デジタルの
ビデオ信号を用いて駆動させることも可能である。
デジタルのビデオ信号を用いた時間階調の駆動方法（デジタル駆動法）の場合、１フレ
ーム期間中に書き込み期間Ｔａと表示期間Ｔｄが繰り返し出現することで、１つの画像を
表示することが可能である。
例えばｎビットのビデオ信号によって画像を表示する場合、少なくともｎ個の書き込み
期間と、ｎ個の表示期間とが１フレーム期間内に設けられる。ｎ個の書き込み期間（Ｔａ
１〜Ｔａｎ）と、ｎ個の表示期間（Ｔｄ１〜Ｔｄｎ）は、ビデオ信号の各ビットに対応し
ている。
書き込み期間Ｔａｍ（ｍは１〜ｎの任意の数）の次には、同じビット数に対応する表示
期間、この場合Ｔｄｍが出現する。書き込み期間Ｔａと表示期間Ｔｄとを合わせてサブフ
レーム期間ＳＦと呼ぶ。ｍビット目に対応している書き込み期間Ｔａｍと表示期間Ｔｄｍ
とを有するサブフレーム期間はＳＦｍとなる。
サブフレーム期間ＳＦ１〜ＳＦｎの長さは、ＳＦ１：ＳＦ２：…：ＳＦｎ＝２0：２1：
…：２n-1を満たす。
各サブフレーム期間において、発光素子を発光させるかさせないかが、デジタルのビデ
オ信号の各ビットによって選択される。そして、１フレーム期間中における発光する表示
期間の長さの和を制御することで、階調数を制御することができる。
なお、表示上での画質向上のため、表示期間の長いサブフレーム期間を、幾つかに分割
しても良い。具体的な分割の仕方については、特願２０００−２６７１６４号において開
示されているので、参照することが可能である。
また、面積階調と組み合わせて階調を表示するようにしても良い。
なお、本発明の発光装置において、画素に用いるトランジスタは単結晶シリコンを用い
て形成されたトランジスタであっても良いし、ポリシリコンやアモルファスシリコンを用
いた薄膜トランジスタであっても良い。
以下に、本発明の実施例について説明する。
本実施例では、図２に示した発光装置が有する画素１０１の、図３、図６、図８とは異
なる構成について説明する。
図１０に、図２で示した画素１０１の詳しい構成を示す。図１０に示す画素１０１は、
信号線Ｓｉ（Ｓ１〜Ｓｘのうちの１つ）、第１走査線Ｇｊ（Ｇ１〜Ｇｙのうちの１つ）、
第２走査線Ｐｊ（Ｐ１〜Ｐｙのうちの１つ）、第３走査線Ｒｊ（Ｒ１〜Ｒｙのうちの１つ
）及び電源線Ｖｉ（Ｖ１〜Ｖｘのうちの１つ）を有している。
また画素１０１は、トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＴｒ３、
トランジスタＴｒ４、トランジスタＴｒ５、発光素子２３４及び保持容量２３５を有して
いる。保持容量２３５はトランジスタＴｒ１及びＴｒ２のゲートとソースの間の電圧（ゲ
ート電圧）をより確実に保持するために設けられているが、必ずしも設ける必要はない。
トランジスタＴｒ３のゲートは第１走査線Ｇｊに接続されている。そしてトランジスタ
Ｔｒ３のソースとドレインは、一方は信号線Ｓｉに接続されており、もう一方はトランジ
スタＴｒ１のドレインに接続されている。
トランジスタＴｒ４のゲートは、第２走査線Ｐｊに接続されている。そしてトランジス
タＴｒ４のソースとドレインは、一方はトランジスタＴｒ１のドレインに、もう一方はト
ランジスタＴｒ１及びＴｒ２のゲートに接続されている。
トランジスタＴｒ５のゲートは、第３走査線Ｒｊに接続されている。そしてトランジス
タＴｒ５のソースとドレインは、一方はトランジスタＴｒ１のドレインに、もう一方はト
ランジスタＴｒ２のドレインに接続されている。
トランジスタＴｒ１とトランジスタＴｒ２のゲートは、互いに接続されている。トラン
ジスタＴｒ１とトランジスタＴｒ２のソースは、共に電源線Ｖｉに接続されている。そし
て、トランジスタＴｒ２のドレインは、発光素子２３４の画素電極に接続されている。
保持容量２３５が有する２つの電極は、一方はトランジスタＴｒ１とトランジスタＴｒ
２のゲートに、もう一方は電源線Ｖｉに接続されている。
発光素子２３４は陽極と陰極を有しており、本明細書では、陽極を画素電極として用い
る場合は陰極を対向電極と呼び、陰極を画素電極として用いる場合は陽極を対向電極と呼
ぶ。
電源線Ｖｉの電圧（電源電圧）は一定の高さに保たれている。また対向電極の電圧も、
一定の高さに保たれている。
なお、トランジスタＴｒ１及びＴｒ２はｎチャネル型トランジスタとｐチャネル型トラ
ンジスタのどちらでも良い。ただし、トランジスタＴｒ１及びＴｒ２の極性は同じである
。なお、陽極を画素電極として用い、陰極を対向電極として用いる場合、トランジスタＴ
ｒ１及びＴｒ２はｐチャネル型トランジスタであるのが望ましい。逆に、陽極を対向電極
として用い、陰極を画素電極として用いる場合、トランジスタＴｒ１及びＴｒ２はｎチャ
ネル型トランジスタであるのが望ましい。
トランジスタＴｒ３、Ｔｒ４、Ｔｒ５は、ｎチャネル型トランジスタとｐチャネル型ト
ランジスタのどちらでも良い。また、Ｇｊ、Ｐｊ、Ｒｊは３本が別の配線となっているが
、まとめて１本や２本にしても良い。
図１０に示した画素を有する発光装置の動作は、図３に示した画素の場合と同様に、書
き込み期間Ｔａと表示期間Ｔｄとに分けて説明することが可能である。
そして書き込み期間Ｔａと表示期間Ｔｄにおける画素の動作は、図３に示した画素の場合
と同じであり、実施の形態１の図４及び図５を参照することができるので、ここでは説明
を省略する。
本実施例では、実施の形態１に示した発光装置において、トランジスタＴｒ５のゲート
を第１の走査線に接続した場合の、画素の構成について説明する。
図１１に、図２で示した画素１０１の詳しい構成を示す。図１１に示す画素１０１は、
信号線Ｓｉ（Ｓ１〜Ｓｘのうちの１つ）、第１走査線Ｇｊ（Ｇ１〜Ｇｙのうちの１つ）、
第２走査線Ｐｊ（Ｐ１〜Ｐｙのうちの１つ）及び電源線Ｖｉ（Ｖ１〜Ｖｘのうちの１つ）
を有している。
また画素１０１は、トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＴｒ３、
トランジスタＴｒ４、トランジスタＴｒ５、発光素子２４４及び保持容量２４５を有して
いる。保持容量２４５はトランジスタＴｒ１及びＴｒ２のゲートとソースの間の電圧（ゲ
ート電圧）をより確実に保持するために設けられているが、必ずしも設ける必要はない。
トランジスタＴｒ３のゲートは第１走査線Ｇｊに接続されている。そしてトランジスタ
Ｔｒ３のソースとドレインは、一方は信号線Ｓｉに接続されており、もう一方はトランジ
スタＴｒ１のドレインに接続されている。
トランジスタＴｒ４のゲートは、第２走査線Ｐｊに接続されている。そしてトランジス
タＴｒ４のソースとドレインは、一方はトランジスタＴｒ１のドレインに、もう一方はト
ランジスタＴｒ１のゲート及びトランジスタＴｒ２のゲートに接続されている。
トランジスタＴｒ５のゲートは、第１走査線Ｇｊに接続されている。そしてトランジス
タＴｒ５のソースとドレインは、一方はトランジスタＴｒ１のドレインに、もう一方はト
ランジスタＴｒ２のドレインに接続されている。
トランジスタＴｒ１とトランジスタＴｒ２のゲートは、互いに接続されている。トラン
ジスタＴｒ１とトランジスタＴｒ２のソースは、共に電源線Ｖｉに接続されている。そし
て、トランジスタＴｒ２のドレインは、発光素子２４４の画素電極に接続されている。
保持容量２４５が有する２つの電極は、一方はトランジスタＴｒ１とトランジスタＴｒ
２のゲートに、もう一方は電源線Ｖｉに接続されている。
電源線Ｖｉの電圧（電源電圧）は一定の高さに保たれている。また対向電極の電圧も、
一定の高さに保たれている。
なお、本実施例では、トランジスタＴｒ１及びＴｒ２はｐチャネル型トランジスタを用
いている。トランジスタＴｒ１及びＴｒ２は、ｎチャネル型トランジスタでも良い。ただ
し、トランジスタＴｒ１及びＴｒ２の極性は同じである。
なお、陽極を画素電極として用い、陰極を対向電極として用いる場合、トランジスタＴ
ｒ１及びＴｒ２はｐチャネル型トランジスタであるのが望ましい。逆に、陽極を対向電極
として用い、陰極を画素電極として用いる場合、トランジスタＴｒ１及びＴｒ２はｎチャ
ネル型トランジスタであるのが望ましい。
また、本実施例では、トランジスタＴｒ３のゲートとトランジスタＴｒ５のゲートが接
続されているため、トランジスタＴｒ３とＴｒ５の極性は異なっている。
また、本実施例では、トランジスタＴｒ３とＴｒ４は、共にｎチャネル型トランジスタ
を用いている。トランジスタＴｒ３とＴｒ４はｐチャネル型トランジスタでも良い。ただ
し、トランジスタＴｒ３及びＴｒ４の極性は同じである。本実施例においてトランジスタ
Ｔｒ３とＴｒ４のゲートを異なる配線に接続したのは、書き込み期間が終了するときに、
トランジスタＴｒ４をＴｒ３よりも先にオフにすることができるようにするためである。
トランジスタＴｒ４をＴｒ３よりも先にオフにすることで、保持容量２４５の電荷がトラ
ンジスタＴｒ４を通って漏れるのを防ぐことができる。
図１１に示した画素を有する発光装置の動作は、図３に示した画素の場合と同様に、書
き込み期間Ｔａと表示期間Ｔｄとに分けて説明することが可能である。
そして書き込み期間Ｔａと表示期間Ｔｄにおける画素の動作は、図３に示した画素の場合
と同じであり、実施の形態１の図５を参照することができるので、ここでは説明を省略す
る。
本実施例の発光装置の場合、実施の形態１に示した発光装置に比べて、各画素が有する
配線を１つ省くことができる。そのため、作製工程における歩留まりを高くすることがで
きる。また、開口率を高めることができるので、発光素子からの光が配線等の形成されて
いる基板側に発せられる場合、同じ消費電流でも画面を明るくすることができる。
本実施例では、実施の形態１に示した発光装置において、トランジスタＴｒ３、Ｔｒ４
、Ｔｒ５のゲートを同じ走査線に接続した場合の、画素の構成について説明する。
図１２に、図２で示した画素１０１の詳しい構成を示す。図１２に示す画素１０１は、
信号線Ｓｉ（Ｓ１〜Ｓｘのうちの１つ）、走査線Ｇｊ（Ｇ１〜Ｇｙのうちの１つ）及び電
源線Ｖｉ（Ｖ１〜Ｖｘのうちの１つ）を有している。
また画素１０１は、トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＴｒ３、
トランジスタＴｒ４、トランジスタＴｒ５、発光素子２５４及び保持容量２５５を有して
いる。保持容量２５５はトランジスタＴｒ１及びＴｒ２のゲートとソースの間の電圧（ゲ
ート電圧）をより確実に保持するために設けられているが、必ずしも設ける必要はない。
トランジスタＴｒ３のゲートは走査線Ｇｊに接続されている。そしてトランジスタＴｒ
３のソースとドレインは、一方は信号線Ｓｉに接続されており、もう一方はトランジスタ
Ｔｒ１のドレインに接続されている。
トランジスタＴｒ４のゲートは、走査線Ｇｊに接続されている。そしてトランジスタＴ
ｒ４のソースとドレインは、一方はトランジスタＴｒ１のドレインに、もう一方はトラン
ジスタＴｒ１及びＴｒ２のゲートに接続されている。
トランジスタＴｒ５のゲートは、走査線Ｇｊに接続されている。そしてトランジスタＴ
ｒ５のソースとドレインは、一方はトランジスタＴｒ１のドレインに、もう一方はトラン
ジスタＴｒ２のドレインに接続されている。
トランジスタＴｒ１とトランジスタＴｒ２のゲートは、互いに接続されている。トラン
ジスタＴｒ１とトランジスタＴｒ２のソースは、共に電源線Ｖｉに接続されている。そし
て、トランジスタＴｒ２のドレインは、発光素子２５４の画素電極に接続されている。
保持容量２５５が有する２つの電極は、一方はトランジスタＴｒ１及びＴｒ２のゲート
に、もう一方は電源線Ｖｉに接続されている。
電源線Ｖｉの電圧（電源電圧）は一定の高さに保たれている。また対向電極の電圧も、
一定の高さに保たれている。
なお、本実施例では、トランジスタＴｒ１及びＴｒ２はｐチャネル型トランジスタを用
いている。トランジスタＴｒ１及びＴｒ２は、ｎチャネル型トランジスタでも良い。ただ
し、トランジスタＴｒ１及びＴｒ２の極性は同じである。
なお、陽極を画素電極として用い、陰極を対向電極として用いる場合、トランジスタＴ
ｒ１及びＴｒ２はｐチャネル型トランジスタであるのが望ましい。逆に、陽極を対向電極
として用い、陰極を画素電極として用いる場合、トランジスタＴｒ１及びＴｒ２はｎチャ
ネル型トランジスタであるのが望ましい。
また、本実施例では、トランジスタＴｒ３とＴｒ４は、共にｎチャネル型トランジスタ
を用い、トランジスタＴｒ５はｐチャネル型トランジスタを用いている。トランジスタＴ
ｒ３、Ｔｒ４、Ｔｒ５は、ｎチャネル型トランジスタでもｐチャネル型トランジスタでも
良い。ただし、トランジスタＴｒ３及びＴｒ４の極性は同じであり、トランジスタＴｒ５
の極性は、トランジスタＴｒ３及びＴｒ４の逆である。
図１２に示した画素を有する発光装置の動作は、図３に示した画素の場合と同様に、書
き込み期間Ｔａと表示期間Ｔｄとに分けて説明することが可能である。
そして書き込み期間Ｔａと表示期間Ｔｄにおける画素の動作は、図３に示した画素の場合
と同じであり、実施の形態１の図５を参照することができるので、ここでは説明を省略す
る。
なお、本実施例において、トランジスタＴｒ４のソースとドレインは、一方はトランジ
スタＴｒ１のドレインに、もう一方はトランジスタＴｒ１のゲート及びトランジスタＴｒ
２のゲートに接続されている。しかし本実施例はこの構成に限定されない。本発明の画素
は、書き込み期間ＴａにおいてトランジスタＴｒ１のゲートとドレインを接続し、表示期
間においてトランジスタＴｒ１のゲートとドレインを切り離すことができるように、トラ
ンジスタＴｒ４が他の素子または配線と接続されていれば良い。 つまり、Ｔｒ３、Ｔｒ
４、Ｔｒ５は、Ｔａでは図５（Ａ）のように接続され、Ｔｄでは図５（Ｂ）のように接続
されていれば良い。
本実施例の発光装置の場合、実施の形態１に示した発光装置に比べて、各画素が有する
配線を２つ省くことができる。また、実施例２に示した発光装置に比べて、各画素が有す
る配線を１つ省くことができる。そのため、作製工程における歩留まりを高くすることが
できる。また、開口率を高めることができるので、発光素子からの光が配線等の形成され
ている基板側に発せられる場合、同じ消費電流でも画面を明るくすることができる。
本発明の発光装置の作成方法の一例について、図１３〜図１７を用いて説明する。本実
施例では、図３に示した画素を有する発光装置の作製方法について示す。なお、ここでは
代表的に、トランジスタＴｒ３、Ｔｒ５と、画素部の周辺に設けられる駆動部のトランジ
スタを示す。なおトランジスタＴｒ１、Ｔｒ２及びＴｒ４については特に図示しないが、
本実施例の作製方法に従って作製することが可能である。また、図３に示した発光装置以
外でも、本発明の発光装置は、本実施例で示した作製方法を用いて作製することが可能で
ある。また、駆動部に関しては基本単位であるＣＭＯＳ回路のＴＦＴを図示することとす
る。
まず、図１３（Ａ）に示すように、コーニング社の＃７０５９ガラスや＃１７３７ガラ
スなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどの
ガラスから成る基板５００１上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコ
ン膜などの絶縁膜から成る下地膜５００２を形成する。例えば、プラズマＣＶＤ法でＳｉ
Ｈ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜５００２ａを１０〜２００nm（好
ましくは５０〜１００nm）形成し、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化水素化
シリコン膜５００２ｂを５０〜２００nm（好ましくは１００〜１５０nm）の厚さに積層形
成する。本実施例では下地膜５００２を２層構造として示したが、前記絶縁膜の単層膜ま
たは２層以上積層させた構造として形成しても良い。
島状半導体層５００３〜５００６は、非晶質構造を有する半導体膜をレーザー結晶化法
や公知の熱結晶化法を用いて作製した結晶質半導体膜で形成する。この島状半導体層５０
０３〜５００６の厚さは２５〜８０nm（好ましくは３０〜６０nm）の厚さで形成する。結
晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（
ＳｉＧｅ）合金などで形成すると良い。
レーザー結晶化法で結晶質半導体膜を作製する場合は、パルス発振型または連続発光型
のエキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いる。これらのレーザーを
用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し、半
導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものである
が、エキシマレーザーを用いる場合はパルス発振周波数３００Hzとし、レーザーエネルギ
ー密度を１００〜４００mJ/cm2(代表的には２００〜３００mJ/cm2)とする。また、ＹＡＧ
レーザーを用いる場合にはその第２高調波を用いパルス発振周波数３０〜３００kHzとし
、レーザーエネルギー密度を３００〜６００mJ/cm2(代表的には３５０〜５００mJ/cm2)と
すると良い。そして幅１００〜１０００μm、例えば４００μmで線状に集光したレーザー
光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ
率）を５０〜９０％として行う。
なおレーザーは、連続発振またはパルス発振の気体レーザもしくは固体レーザを用いる
ことができる。気体レーザーとして、エキシマレーザ、Ａｒレーザ、Ｋｒレーザなどがあ
り、固体レーザとして、ＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ
、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザな
どが挙げられる。固体レーザーとしては、Ｃｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又
はＴｍがドーピングされたＹＡＧ、ＹＶＯ4、ＹＬＦ、ＹＡｌＯ3などの結晶を使ったレー
ザー等も使用可能である。当該レーザーの基本波はドーピングする材料によって異なり、
１μｍ前後の基本波を有するレーザー光が得られる。基本波に対する高調波は、非線形光
学素子を用いることで得ることができる。
非晶質半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体
レーザを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的には、
Ｎｄ:ＹＶＯ4レーザー（基本波１０６４nm）の第２高調波（５３２nm）や第３高調波（３
５５ｎｍ）を適用するのが望ましい。具体的には、出力１０Ｗの連続発振のＹＶＯ4レー
ザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中
にＹＶＯ4結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ま
しくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に
照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ2程度（好ましくは
０．１〜１０ＭＷ／ｃｍ2）が必要である。そして、１０〜２０００ｃｍ／ｓ程度の速度
でレーザ光に対して相対的に半導体膜を移動させて照射する。
次いで、島状半導体層５００３〜５００６を覆うゲート絶縁膜５００７を形成する。ゲ
ート絶縁膜５００７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０nm
としてシリコンを含む絶縁膜で形成する。本実施例では、１２０nmの厚さで酸化窒化シリ
コン膜で形成する。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるも
のでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。例えば
、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosi
licate）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（
１３．５６MHz）
、電力密度０．５〜０．８W/cm2で放電させて形成することが出来る。このようにして作
製される酸化シリコン膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜と
して良好な特性を得ることが出来る。
そして、ゲート絶縁膜５００７上にゲート電極（ゲート）を形成するための第１の導電
膜５００８と第２の導電膜５００９とを形成する。本実施例では、第１の導電膜５００８
をＴａで５０〜１００nmの厚さに形成し、第２の導電膜５００９をＷで１００〜３００nm
の厚さに形成する。
Ｔａ膜はスパッタ法で、ＴａのターゲットをＡｒでスパッタすることにより形成する。
この場合、Ａｒに適量のＸｅやＫｒを加えると、Ｔａ膜の内部応力を緩和して膜の剥離を
防止することが出来る。また、α相のＴａ膜の抵抗率は２０μΩcm程度でありゲート電極
に使用することが出来るが、β相のＴａ膜の抵抗率は１８０μΩcm程度でありゲート電極
とするには不向きである。α相のＴａ膜を形成するために、Ｔａのα相に近い結晶構造を
もつ窒化タンタルを１０〜５０nm程度の厚さでＴａの下地に形成しておくとα相のＴａ膜
を容易に得ることが出来る。
Ｗ膜を形成する場合には、Ｗをターゲットとしたスパッタ法で形成する。その他に６フ
ッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することも出来る。いずれにして
もゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μ
Ωcm以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ること
が出来るが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する
。このことより、スパッタ法による場合、純度９９．９９９９または９９．９９％のＷタ
ーゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ
膜を形成することにより、抵抗率９〜２０μΩcmを実現することが出来る。
なお、本実施例では、第１の導電膜５００８をＴａ、第２の導電膜５００９をＷとした
が、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕなどから選ばれた元素
、または前記元素を主成分とする合金材料もしくは化合物材料で形成してもよい。また、
リン等の不純物元素をドーピングしたポリシリコン膜に代表される半導体膜を用いてもよ
い。本実施例以外の他の組み合わせの一例で望ましいものとしては、第１の導電膜５００
８を窒化タンタル（ＴａＮ）で形成し、第２の導電膜５００９をＷとする組み合わせ、第
１の導電膜５００８を窒化タンタル（ＴａＮ）で形成し、第２の導電膜５００９をＡｌと
する組み合わせ、第１の導電膜５００８を窒化タンタル（ＴａＮ）で形成し、第２の導電
膜５００９をＣｕとする組み合わせが挙げられる。
次に、レジストによるマスク５０１０を形成し、電極及び配線を形成するための第１の
エッチング処理を行う。本実施例ではＩＣＰ（Inductively Coupled Plasma：誘導結合型
プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2を混合し、１Paの圧力
でコイル型の電極に５００WのＲＦ（１３．５６MHz）電力を投入してプラズマを生成して
行う。基板側（試料ステージ）にも１００WのＲＦ（１３．５６MHz）電力を投入し、実質
的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した場合にはＷ膜及びＴａ膜
とも同程度にエッチングされる。
上記エッチング条件では、レジストによるマスクの形状を適したものとすることにより
、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテ
ーパー形状となる。テーパー部の角度は１５〜４５°となる。
ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合
でエッチング時間を増加させると良い。Ｗ膜に対する酸化窒化シリコン膜の選択比は２〜
４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が
露出した面は２０〜５０nm程度エッチングされることになる。こうして、第１のエッチン
グ処理により第１の導電層と第２の導電層から成る第１の形状の導電層５０１１〜５０１
６（第１の導電層５０１１ａ〜５０１６ａと第２の導電層５０１１ｂ〜５０１６ｂ）を形
成する。このとき、ゲート絶縁膜５００７においては、第１の形状の導電層５０１１〜５
０１６で覆われない領域は２０〜５０nm程度エッチングされ薄くなった領域が形成される
。（図１３（Ｂ））
そして、第１のドーピング処理を行いＮ型を付与する不純物元素を添加する。
ドーピングの方法はイオンドープ法もしくはイオン注入法で行えば良い。イオンドープ法
の条件はドーズ量を１×１０13〜５×１０14atoms/cm2とし、加速電圧を６０〜１００keV
として行う。Ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ
）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いる。この場合、導電層５０
１１〜５０１４がＮ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の
不純物領域５０１７〜５０２５が形成される。第１の不純物領域５０１７〜５０２４には
１×１０20〜１×１０21atoms/cm3の濃度範囲でＮ型を付与する不純物元素を添加する。
（図１３（Ｂ）
）
次に、図１３（Ｃ）に示すように、レジストマスクは除去しないまま、第２のエッチン
グ処理を行う。エッチングガスにＣＦ4とＣｌ2とＯ2とを用い、Ｗ膜を選択的にエッチン
グする。この時、第２のエッチング処理により第２の形状の導電層５０２６〜５０３１（
第１の導電層５０２６ａ〜５０３１ａと第２の導電層５０２６ｂ〜５０３１ｂ）を形成す
る。このとき、ゲート絶縁膜５００７においては、第２の形状の導電層５０２６〜５０３
１で覆われない領域はさらに２０〜５０nm程度エッチングされ薄くなった領域が形成され
る。
Ｗ膜やＴａ膜のＣＦ4とＣｌ2の混合ガスによるエッチング反応は、生成されるラジカル
またはイオン種と反応生成物の蒸気圧から推測することが出来る。ＷとＴａのフッ化物と
塩化物の蒸気圧を比較すると、Ｗのフッ化物であるＷＦ6が極端に高く、その他のＷＣｌ5
、ＴａＦ5、ＴａＣｌ5は同程度である。従って、ＣＦ4とＣｌ2の混合ガスではＷ膜及びＴ
ａ膜共にエッチングされる。しかし、この混合ガスに適量のＯ2を添加するとＣＦ4とＯ2
が反応してＣＯとＦになり、ＦラジカルまたはＦイオンが多量に発生する。その結果、フ
ッ化物の蒸気圧が高いＷ膜のエッチング速度が増大する。一方、ＴａはＦが増大しても相
対的にエッチング速度の増加は少ない。また、ＴａはＷに比較して酸化されやすいので、
Ｏ2を添加することでＴａの表面が酸化される。Ｔａの酸化物はフッ素や塩素と反応しな
いためさらにＴａ膜のエッチング速度は低下する。従って、Ｗ膜とＴａ膜とのエッチング
速度に差を作ることが可能となりＷ膜のエッチング速度をＴａ膜よりも大きくすることが
可能となる。
そして、図１４（Ａ）に示すように第２のドーピング処理を行う。この場合、第１のド
ーピング処理よりもドーズ量を下げて高い加速電圧の条件としてＮ型を付与する不純物元
素をドーピングする。例えば、加速電圧を７０〜１２０keVとし、１×１０13atoms/cm2の
ドーズ量で行い、図１３（Ｂ）で島状半導体層に形成された第１の不純物領域の内側に新
たな不純物領域を形成する。ドーピングは、第２の形状の導電層５０２６〜５０２９を不
純物元素に対するマスクとして用い、第１の導電層５０２６ａ〜５０２９ａの下側の領域
にも不純物元素が添加されるようにドーピングする。こうして、第３の不純物領域５０３
２〜５０３５が形成される。この第３の不純物領域５０３２〜５０３５に添加されたリン
（Ｐ）
の濃度は、第１の導電層５０２６ａ〜５０２９ａのテーパー部の膜厚に従って緩やかな濃
度勾配を有している。なお、第１の導電層５０２６ａ〜５０２９ａのテーパー部と重なる
半導体層において、第１の導電層５０２６ａ〜５０２９ａのテーパー部の端部から内側に
向かって若干、不純物濃度が低くなっているものの、ほぼ同程度の濃度である。
図１４（Ｂ）に示すように第３のエッチング処理を行う。エッチングガスにＣＨＦ6を
用い、反応性イオンエッチング法（ＲＩＥ法）を用いて行う。第３のエッチング処理によ
り、第１の導電層５０２６ａ〜５０３１ａのテーパー部を部分的にエッチングして、第１
の導電層が半導体層と重なる領域が縮小される。第３のエッチング処理によって、第３の
形状の導電層５０３７〜５０４２（第１の導電層５０３７ａ〜５０４２ａと第２の導電層
５０３７ｂ〜５０４２ｂ）を形成する。このとき、ゲート絶縁膜５００７においては、第
３の形状の導電層５０３７〜５０４２で覆われない領域はさらに２０〜５０nm程度エッチ
ングされ薄くなった領域が形成される。
第３のエッチング処理によって、第３の不純物領域５０３２〜５０３５においては、第
１の導電層５０３７ａ〜５０４０ａと重なる第３の不純物領域５０３２ａ〜５０３５ａと
、第１の不純物領域と第３の不純物領域との間の第２の不純物領域５０３２ｂ〜５０３５
ｂとが形成される。
そして、図１４（Ｃ）に示すように、Ｐチャネル型ＴＦＴを形成する島状半導体層５０
０４、５００６に第1の導電型とは逆の導電型の第４の不純物領域５０４３〜５０５４を
形成する。第３の形状の導電層５０３８ｂ、５０４０ｂを不純物元素に対するマスクとし
て用い、自己整合的に不純物領域を形成する。このとき、Ｎチャネル型ＴＦＴを形成する
島状半導体層５００３、５００５および配線部５０４１、５０４２はレジストマスク５２
００で全面を被覆しておく。不純物領域５０４３〜５０５４に添加されているリンの濃度
は均一ではないが、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成し、そのいずれの
領域においても不純物濃度が２×１０20〜２×１０21atoms/cm3となるようにする。
以上までの工程でそれぞれの島状半導体層に不純物領域が形成される。島状半導体層と
重なる第３の形状の導電層５０３７〜５０４０がゲート電極として機能する。また、５０
４２は島状の第１走査線として機能する。５０４１は島状の第３走査線と第３の形状の導
電層５０４０を接続する配線として機能する。
レジストマスク５２００を除去した後、導電型の制御を目的として、それぞれの島状半
導体層に添加された不純物元素を活性化する工程を行う。この工程はファーネスアニール
炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマ
ルアニール法（ＲＴＡ法）を適用することが出来る。
熱アニール法では酸素濃度が１ppm以下、好ましくは０．１ppm以下の窒素雰囲気中で４０
０〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５００℃で
４時間の熱処理を行う。ただし、第３の形状の導電層５０３７〜５０４２に用いた配線材
料が熱に弱い場合には、配線等を保護するため層間絶縁膜（シリコンを主成分とする）を
形成した後で活性化を行うことが好ましい。
レーザーアニール法を用いる場合、結晶化の際に用いたレーザーを使用することが可能で
ある。活性化の場合は、移動速度は結晶化と同じにし、０．０１〜１００ＭＷ／ｃｍ2程
度（好ましくは０．０１〜１０ＭＷ／ｃｍ2）のエネルギー密度が必要となる。
さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱
処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素に
より半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プ
ラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
次いで、図１５（Ａ）に示すように、第１の層間絶縁膜５０５５を酸化窒化シリコン膜
から１００〜２００nmの厚さで形成する。その上に有機絶縁物材料から成る第２の層間絶
縁膜５０５６を形成した後、第１の層間絶縁膜５０５５、第２の層間絶縁膜５０５６、お
よびゲート絶縁膜５００７に対してコンタクトホールを形成し、各配線５０５７〜５０６
２をパターニング形成した後、接続配線５０６２に接する画素電極５０６４をパターニン
グ形成する。
第２の層間絶縁膜５０５６としては、有機樹脂を材料とする膜を用い、その有機樹脂と
してはポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を使用する
ことが出来る。特に、第２の層間絶縁膜５０５６は平坦化の意味合いが強いので、平坦性
に優れたアクリルが好ましい。本実施例ではＴＦＴによって形成される段差を十分に平坦
化しうる膜厚でアクリル膜を形成する。好ましくは１〜５μm（さらに好ましくは２〜４
μm）とすれば良い。
コンタクトホールの形成は、ドライエッチングまたはウエットエッチングを用い、Ｎ型
の不純物領域５０１７、５０１８、５０２１、５０２２またはＰ型の不純物領域５０４３
、５０４８、５０４９、５０５４に達するコンタクトホール、配線５０４２に達するコン
タクトホール（図示せず）、電源供給線に達するコンタクトホール（図示せず）、および
ゲート電極に達するコンタクトホール（図示せず）をそれぞれ形成する。
また、配線（接続配線、信号線を含む）５０５７〜５０６２として、Ｔｉ膜を１００nm
、Ｔｉを含むアルミニウム膜を３００nm、Ｔｉ膜１５０nmをスパッタ法で連続形成した３
層構造の積層膜を所望の形状にパターニングしたものを用いる。勿論、他の導電膜を用い
ても良い。
また、本実施例では、画素電極５０６４としてＩＴＯ膜を１１０nmの厚さに形成し、パ
ターニングを行った。画素電極５０６４を接続配線５０６２と接して重なるように配置す
ることでコンタクトを取っている。また、酸化インジウムに２〜２０％の酸化亜鉛（Ｚｎ
Ｏ）を混合した透明導電膜を用いても良い。この画素電極５０６４が発光素子の陽極とな
る。（図１５（Ａ））
図１７に、図１５（Ａ）の工程まで終了した時点での、画素の上面図を示す。
なお、配線の位置や半導体層の位置を明確にするために、絶縁膜や層間絶縁膜は省略した
。図１７のＡ−Ａ’における断面図が、図１５（Ａ）のＡ−Ａ’に示した部分に相当する
。また、図１７のＢ−Ｂ’における断面図が、図１５（Ａ）のＢ−Ｂ’に示した部分に相
当する。また、図１７のＣ−Ｃ’における断面図を、図１６に示す。
トランジスタＴｒ３は、半導体層５００５と、第１走査線Ｇｊ（５０４２）と接続され
ているゲート電極５０３９とを有している。半導体層５００５が有する不純物領域５０２
１（図１７では特に図示せず）は信号線Ｓｉ（５０６０）に接続されており、不純物領域
５０２２（図１７では特に図示せず）は配線５０６１に接続されている。
トランジスタＴｒ４は、半導体層５１００と、ゲート電極５１０１とを有している。半
導体層５１００が有する２つの不純物領域（図１７では特に図示せず）
は、一方は配線５１０２に接続されており、もう一方は信号線Ｓｉ５０６０に接続されて
いる。また、ゲート電極５１０１は配線５１０７に接続されており、配線５１０７は第２
走査線Ｐｊに接続されている。
トランジスタＴｒ１は、半導体層５１０３と、ゲート電極５１０４とを有している。半
導体層５１０３が有する２つの不純物領域（図１７では特に図示せず）
は、一方は電源線Ｖｉ（５１１０）に接続されており、もう一方は配線５０６１に接続さ
れている。また、ゲート電極５１０４は容量用電極５１０９に接続されている。
トランジスタＴｒ２は、半導体層５１０５と、ゲート電極５１０６とを有している。半
導体層５１０５が有する２つの不純物領域（図１７では特に図示せず）
は、一方は電源線Ｖｉ（５１１０）に接続されており、もう一方は配線５０６２に接続さ
れている。また、ゲート電極５１０６は容量用電極５１０９に接続されている。
トランジスタＴｒ５は、半導体層５００６と、ゲート電極５０４０とを有している。半
導体層５００６が有する２つの不純物領域（図１７では特に図示せず）
は、一方は配線５０６１に接続されており、もう一方は配線５０６２に接続されている。
また、ゲート電極５０４０は、配線５０４１を介して第３走査線Ｒｊに接続されている。
配線５０６２は画素電極５０６４に接続されている。
５１０８は半導体層に不純物を添加することで形成された容量用の半導体層であり、ゲ
ート絶縁膜５００７（図１７では特に図示せず）を間に介して容量用電極５１０９と重な
っている。また容量用電極５１０９は、第１の層間絶縁膜５０５５及び第２の層間絶縁膜
５０５６を間に介して電源線Ｖｉ（５１１０）と重なっている。また、電源線Ｖｉ（５１
１０）は、容量用半導体層５１０８が有する不純物領域５１１１と、ゲート絶縁膜５００
７、第１の層間絶縁膜５０５５及び第２の層間絶縁膜５０５６に形成されたコンタクトホ
ールを介して接続されている。
次に、図１５（Ｂ）に示すように、珪素を含む絶縁膜（本実施例では酸化珪素膜）を５
００nmの厚さに形成し、画素電極５０６４に対応する位置に開口部を形成して、バンクと
して機能する第３の層間絶縁膜５０６５を形成する。開口部を形成する際、ウエットエッ
チング法を用いることで容易にテーパー形状の側壁とすることが出来る。開口部の側壁が
十分になだらかでないと段差に起因する有機発光層の劣化が顕著な問題となってしまうた
め、注意が必要である。
次に、有機発光層５０６６および陰極（ＭｇＡｇ電極）５０６７を、真空蒸着法を用い
て大気解放しないで連続形成する。なお、有機発光層５０６６の膜厚は８０〜２００nm（
典型的には１００〜１２０nm）、陰極５０６７の厚さは１８０〜３００nm（典型的には２
００〜２５０nm）とすれば良い。
この工程では、赤色に対応する画素、緑色に対応する画素および青色に対応する画素に
対して順次、有機発光層を形成する。但し、有機発光層は溶液に対する耐性に乏しいため
フォトリソグラフィ技術を用いずに各色個別に形成しなくてはならない。そこでメタルマ
スクを用いて所望の画素以外を隠し、必要箇所だけ選択的に有機発光層を形成するのが好
ましい。
即ち、まず赤色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて
赤色発光の有機発光層を選択的に形成する。次いで、緑色に対応する画素以外を全て隠す
マスクをセットし、そのマスクを用いて緑色発光の有機発光層を選択的に形成する。次い
で、同様に青色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて青
色発光の有機発光層を選択的に形成する。なお、ここでは全て異なるマスクを用いるよう
に記載しているが、同じマスクを使いまわしても構わない。
ここではＲＧＢに対応した３種類の発光素子を形成する方式を用いたが、白色発光の発
光素子とカラーフィルタを組み合わせた方式、青色または青緑発光の発光素子と蛍光体（
蛍光性の色変換層：ＣＣＭ）とを組み合わせた方式、陰極（対向電極）に透明電極を利用
してＲＧＢに対応した発光素子を重ねる方式などを用いても良い。
なお、有機発光層５０６６としては公知の材料を用いることが出来る。公知の材料とし
ては、駆動電圧を考慮すると有機材料を用いるのが好ましい。例えば正孔注入層、正孔輸
送層、発光層および電子注入層でなる４層構造を有機発光層とすれば良い。
次に、メタルマスクを用いて陰極５０６７を形成する。なお本実施例では陰極５０６７
としてＭｇＡｇを用いたが、本発明はこれに限定されない。陰極５０６７として他の公知
の材料を用いても良い。
最後に、窒化珪素膜でなるパッシベーション膜５０６８を３００nmの厚さに形成する。
パッシベーション膜５０６８を形成しておくことで、有機発光層５０６６を水分等から保
護することができ、発光素子の信頼性をさらに高めることが出来る。
こうして図１５（Ｂ）に示すような構造の発光装置が完成する。
ところで、本実施例の発光装置は、画素部だけでなく駆動回路部にも最適な構造のＴＦ
Ｔを配置することにより、非常に高い信頼性を示し、動作特性も向上しうる。また結晶化
工程においてＮｉ等の金属触媒を添加し、結晶性を高めることも可能である。それによっ
て、信号線駆動回路の駆動周波数を１０MHz以上にすることが可能である。
まず、極力動作速度を落とさないようにホットキャリア注入を低減させる構造を有する
ＴＦＴを、駆動回路部を形成するＣＭＯＳ回路のＮチャネル型ＴＦＴとして用いる。なお
、ここでいう駆動回路としては、シフトレジスタ、バッファ、レベルシフタ、線順次駆動
におけるラッチ、点順次駆動におけるトランスミッションゲートなどが含まれる。
本実施例の場合、Ｎチャネル型ＴＦＴの活性層は、ソース領域（ソース）、ドレイン領
域（ドレイン）、ゲート絶縁膜を間に挟んでゲート電極と重なるオーバーラップＬＤＤ領
域（ＬOV領域）、ゲート絶縁膜を間に挟んでゲート電極と重ならないオフセットＬＤＤ領
域（ＬOFF領域）およびチャネル形成領域を含む。
また、ＣＭＯＳ回路のＰチャネル型ＴＦＴは、ホットキャリア注入による劣化が殆ど気
にならないので、特にＬＤＤ領域を設けなくても良い。勿論、Ｎチャネル型ＴＦＴと同様
にＬＤＤ領域を設け、ホットキャリア対策を講じることも可能である。
その他、駆動回路において、チャネル形成領域を双方向に電流が流れるようなＣＭＯＳ
回路、即ち、ソース領域とドレイン領域の役割が入れ替わるようなＣＭＯＳ回路が用いら
れる場合、ＣＭＯＳ回路を形成するＮチャネル型ＴＦＴは、チャネル形成領域の両サイド
にチャネル形成領域を挟む形でＬＤＤ領域を形成することが好ましい。このような例とし
ては、点順次駆動に用いられるトランスミッションゲートなどが挙げられる。また駆動回
路において、オフ電流を極力低く抑える必要のあるＣＭＯＳ回路が用いられる場合、ＣＭ
ＯＳ回路を形成するＮチャネル型ＴＦＴは、ＬOV領域を有していることが好ましい。この
ような例としては、やはり、点順次駆動に用いられるトランスミッションゲートなどが挙
げられる。
なお、実際には図１５（Ｂ）の状態まで完成したら、さらに外気に曝されないように、
気密性が高く、脱ガスの少ない保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィ
ルム等）や透光性のシーリング材でパッケージング（封入）することが好ましい。その際
、シーリング材の内部を不活性雰囲気にしたり、内部に吸湿性材料（例えば酸化バリウム
）を配置したりすると発光素子の信頼性が向上する。
また、パッケージング等の処理により気密性を高めたら、基板上に形成された素子又は
回路から引き回された端子と外部信号端子とを接続するためのコネクタ（フレキシブルプ
リントサーキット：ＦＰＣ）を取り付けて製品として完成する。このような出荷出来る状
態にまでした状態を本明細書中では発光装置という。
また、本実施例で示す工程に従えば、発光装置の作製に必要なフォトマスクの数を抑え
ることが出来る。その結果、工程を短縮し、製造コストの低減及び歩留まりの向上に寄与
することが出来る。
本発明の発光装置の作製方法は、本実施例において説明した作製方法に限定されない。
本発明の発光装置は公知の方法を用いて作成することが可能である。
本実施例は、実施例１〜３と自由に組み合わせて実施することが可能である。
本実施例では、アナログ駆動法で駆動する本発明の発光装置が有する駆動回路（信号線
駆動回路及び走査線駆動回路）の構成について説明する。
図１８（Ａ）に本実施例の信号線駆動回路４０１のブロック図を示す。４０２はシフト
レジスタ、４０３はバッファ、４０４はサンプリング回路、４０５は電流変換回路を示し
ている。
シフトレジスタ４０２には、クロック信号（ＣＬＫ）、スタートパルス信号（ＳＰ）が
入力されている。シフトレジスタ４０２にクロック信号（ＣＬＫ）とスタートパルス信号
（ＳＰ）が入力されると、タイミング信号が生成される。
生成されたタイミング信号は、バッファ４０３において増幅または緩衝増幅されて、サ
ンプリング回路４０４に入力される。なお、バッファの代わりにレベルシフタを設けて、
タイミング信号を増幅しても良い。また、バッファとレベルシフタを両方設けていても良
い。
図１８（Ｂ）にサンプリング回路４０４、電流変換回路４０５の具体的な構成を示す。
なおサンプリング回路４０４は、端子４１０においてバッファ４０３と接続されている。
サンプリング回路４０４には、複数のスイッチ４１１が設けられている。そしてサンプ
リング回路４０４には、ビデオ信号線４０６からアナログビデオ信号が入力されており、
スイッチ４１１はタイミング信号に同期して、該アナログビデオ信号をサンプリングし、
後段の電流変換回路４０５に入力する。なお図１８（Ｂ）では、電流変換回路４０５はサ
ンプリング回路４０４が有するスイッチ４１１の１つに接続されている電流変換回路だけ
を示しているが、各スイッチ４１１の後段に、図１８（Ｂ）に示したような電流変換回路
４０５が接続されているものとする。
なお本実施例では、スイッチ４１１にトランジスタを１つだけ用いているが、スイッチ
４１１はタイミング信号に同期してアナログビデオ信号をサンプリングできるスイッチで
あれば良く、本実施例の構成に限定されない。
サンプリングされたアナログビデオ信号は、電流変換回路４０５が有する電流出力回路
４１２に入力される。電流出力回路４１２は、入力されたビデオ信号の電圧に見合った値
の電流（信号電流）を出力する。なお図１８ではアンプ及びトランジスタを用いて電流出
力回路を形成しているが、本発明はこの構成に限定されず、入力された信号の電圧に見合
った値の電流を出力することができる回路であれば良い。
該信号電流は、同じく電流変換回路４０５が有するリセット回路４１７に入力される。
リセット回路４１７は、２つのアナログスイッチ４１３、４１４と、インバーター４１６
と、電源４１５を有している。
アナログスイッチ４１４にはリセット信号（Ｒｅｓ）が入力されており、アナログスイ
ッチ４１３には、インバーター４１６によって反転されたリセット信号（Ｒｅｓ）が入力
されている。そしてアナログスイッチ４１３とアナログスイッチ４１４は、反転したリセ
ット信号とリセット信号にそれぞれ同期して動作しており、一方がオンのとき片一方がオ
フになっている。
そして、アナログスイッチ４１３がオンのときに信号電流は対応する信号線に入力され
る。逆に、アナログスイッチ４１４がオンのときに電源４１５の電圧が信号線に与えられ
、信号線がリセットされる。なお、電源４１５の電圧は、画素に設けられた電源線の電圧
とほぼ同じ高さであることが望ましく、信号線がリセットされているときに信号線になが
れる電流が０に近ければ近いほど良い。
なお信号線は、帰線期間中にリセットするのが望ましい。しかし、画像を表示している
期間以外であるならば、必要に応じて帰線期間以外の期間にリセットすることも可能であ
る。
なお、シフトレジスタの代わりに、例えばデコーダ回路のような信号線の選択ができる
別の回路を用いても良い。
次に、走査線駆動回路の構成について説明する。
図１９は走査線駆動回路６４１の構成を示すブロック図である。走査線駆動回路６４１
は、それぞれシフトレジスタ６４２、バッファ６４３を有している。また場合によっては
レベルシフタを有していても良い。
走査線駆動回路６４１において、シフトレジスタ６４２にクロックＣＬＫ及びスタート
パルス信号ＳＰが入力されることによって、タイミング信号が生成される。生成されたタ
イミング信号はバッファ６４３において緩衝増幅され、対応する走査線に供給される。
走査線には、１ライン分の画素のトランジスタのゲートが接続されている。そして、１
ライン分の画素のトランジスタを一斉にＯＮにしなくてはならないので、バッファ６４３
は大きな電流を流すことが可能なものが用いられる。
なお、シフトレジスタの代わりに、例えばデコーダ回路のような走査線の選択ができる
別の回路を用いても良い。
なお、第１〜第３の各走査線の電圧を、各走査線にそれぞれ対応する複数の走査線駆動
回路で制御しても良いし、いくつかの走査線または全ての走査線の電圧を１つの走査線駆
動回路で制御しても良い。
本発明の発光装置を駆動する信号線駆動回路及び走査線駆動回路は、本実施例で示す構
成に限定されない。本実施例の構成は、実施例１〜実施例４に示した構成と自由に組み合
わせて実施することが可能である。
本実施例では、本発明のデジタル駆動法で駆動する発光装置が有する信号線駆動回路の
構成について説明する。なお走査線駆動回路の構成は、実施例５において示した構成を用
いることができるので、ここでは説明を省略する。
図２０に信号線駆動回路６０１の構成をブロック図で示す。６０２はシフトレジスタ、
６０３は記憶回路Ａ、６０４は記憶回路Ｂ、６０５は定電流回路である。
シフトレジスタ６０２にはクロック信号ＣＬＫと、スタートパルス信号ＳＰが入力され
ている。また記憶回路Ａ６０３にはデジタルビデオ信号（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ
Ｓｉｇｎａｌｓ）が入力されており、記憶回路Ｂ６０４にはラッチ信号（Ｌａｔｃｈ Ｓ
ｉｇｎａｌｓ）が入力されている。定電流回路６０５から出力されるビデオ信号に応じた
信号電流Ｉｃは信号線へ入力される。
図２１に信号線駆動回路６０１のより詳しい構成を示す。
シフトレジスタ６０２に所定の配線からクロック信号ＣＬＫとスタートパルス信号ＳＰ
とが入力されることによって、タイミング信号が生成される。タイミング信号は記憶回路
Ａ６０３が有する複数のラッチＡ（ＬＡＴＡ＿１〜ＬＡＴＡ＿ｘ）にそれぞれ入力される
。なおこのときシフトレジスタ６０２において生成されたタイミング信号を、バッファ等
で緩衝増幅してから、記憶回路Ａ６０３が有する複数のラッチＡ（ＬＡＴＡ＿１〜ＬＡＴ
Ａ＿ｘ）にそれぞれ入力するような構成にしても良い。
記憶回路Ａ６０３にタイミング信号が入力されると、該タイミング信号に同期して、ビ
デオ信号線６１０に入力される１ビット分のデジタルビデオ信号が、順に複数のラッチＡ
（ＬＡＴＡ＿１〜ＬＡＴＡ＿ｘ）のそれぞれに書き込まれ、保持される。
なお、本実施例では記憶回路Ａ６０３にデジタルビデオ信号を取り込む際に、記憶回路
Ａ６０３が有する複数のラッチＡ（ＬＡＴＡ＿１〜ＬＡＴＡ＿ｘ）に、順にデジタルビデ
オ信号を入力しているが、本発明はこの構成に限定されない。
記憶回路Ａ６０３が有する複数のステージのラッチをいくつかのグループに分け、各グル
ープごとに並行して同時にデジタルビデオ信号を入力する、いわゆる分割駆動を行っても
良い。なおこのときのグループの数を分割数と呼ぶ。例えば４つのステージごとにラッチ
をグループに分けた場合、４分割で分割駆動すると言う。
記憶回路Ａ６０３の全てのステージのラッチへの、デジタルビデオ信号の書き込みが一
通り終了するまでの時間を、ライン期間と呼ぶ。実際には、上記ライン期間に水平帰線期
間が加えられた期間をライン期間に含むことがある。
１ライン期間が終了すると、記憶回路Ｂ６０４が有する複数のラッチＢ（ＬＡＴＢ＿１
〜ＬＡＴＢ＿ｘ）に、ラッチ信号線６０９を介してラッチシグナル（Latch Signal）が供
給される。この瞬間、記憶回路Ａ６０３が有する複数のラッチＡ（ＬＡＴＡ＿１〜ＬＡＴ
Ａ＿ｘ）に保持されているデジタルビデオ信号は、記憶回路Ｂ６０４が有する複数のラッ
チＢ（ＬＡＴＢ＿１〜ＬＡＴＢ＿ｘ）に一斉に書き込まれ、保持される。
デジタルビデオ信号を記憶回路Ｂ６０４に送出し終えた記憶回路Ａ６０３には、シフト
レジスタ６０２からのタイミング信号に基づき、次の１ビット分のデジタルビデオ信号の
書き込みが順次行われる。
この２順目の１ライン期間中には、記憶回路Ｂ６０４に書き込まれ、保持されているデ
ジタルビデオ信号が定電流回路６０５に入力される。
定電流回路６０５は複数の電流設定回路（Ｃ１〜Ｃｘ）を有している。電流設定回路（
Ｃ１〜Ｃｘ）のそれぞれにデジタルビデオ信号が入力されると、該デジタルビデオ信号が
有する１または０の情報によって、信号線に信号電流Ｉｃが流れるか、または信号線に電
源線Ｖ１〜Ｖｘの電圧が与えられるか、いずれか一方が選択される。
図２２に電流設定回路Ｃ１の具体的な構成の一例を示す。なお電流設定回路Ｃ２〜Ｃｘ
も同じ構成を有する。
電流設定回路Ｃ１は定電流源６３１と、４つのトランスミッションゲートＳＷ１〜ＳＷ
４と、２つのインバーターＩｎｂ１、Ｉｎｂ２とを有している。なお、定電流源６３１が
有するトランジスタ６５０の極性は、画素が有するトランジスタＴｒ１及びＴｒ２の極性
と同じである。
記憶回路Ｂ６０４が有するＬＡＴＢ＿１から出力されたデジタルビデオ信号によって、
ＳＷ１〜ＳＷ４のスイッチングが制御される。なおＳＷ１及びＳＷ３に入力されるデジタ
ルビデオ信号と、ＳＷ２及びＳＷ４に入力されるデジタルビデオ信号は、Ｉｎｂ１、Ｉｎ
ｂ２によって反転している。そのためＳＷ１及びＳＷ３がオンのときはＳＷ２及びＳＷ４
はオフ、ＳＷ１及びＳＷ３がオフのときはＳＷ２及びＳＷ４はオンとなっている。
ＳＷ１及びＳＷ３がオンのとき、定電流源６３１から０ではない所定の値の電流Ｉｄが
ＳＷ１及びＳＷ３を介して、信号電流Ｉｃとして信号線Ｓ１に入力される。
逆にＳＷ２及びＳＷ４がオンのときは、定電流源６３１からの電流ＩｄはＳＷ２を介し
てグラウンドにおとされる。またＳＷ４を介して電源線Ｖ１〜Ｖｘの電源電圧が信号線Ｓ
１に与えられ、Ｉｃ≒０となる。
再び図２１を参照して、前記の動作が、１ライン期間内に、定電流回路６０５が有する
全ての電流設定回路（Ｃ１〜Ｃｘ）において同時に行われる。よって、デジタルビデオ信
号により、全ての信号線に入力される信号電流Ｉｃの値が選択される。
本発明において用いられる駆動回路は、本実施例で示した構成に限定されない。さらに
、本実施例で示した定電流回路は、図２２に示した構成に限定されない。本発明で用いら
れる定電流回路は、信号電流Ｉｃが取りうる２値のいずれか一方をデジタルビデオ信号に
よって選択し、選択された値を有する信号電流を信号線に流すことができれば、どのよう
な構成を有していても良い。
なお、シフトレジスタの代わりに、例えばデコーダ回路のような信号線の選択ができる
別の回路を用いても良い。
本実施例の構成は、実施例１〜４と自由に組み合わせて実施することが可能である。
本発明において、三重項励起子からの燐光を発光に利用できる有機発光材料を用いるこ
とで、外部発光量子効率を飛躍的に向上させることができる。これにより、発光素子の低
消費電力化、長寿命化、および軽量化が可能になる。
ここで、三重項励起子を利用し、外部発光量子効率を向上させた報告を示す。
(T.Tsutsui, C.Adachi, S.Saito, Photochemical Processes in Organized Molecular S
ystems, ed.K.Honda, (Elsevier Sci.Pub., Tokyo,1991) p.437.)
上記の論文により報告された有機発光材料（クマリン色素）の分子式を以下に示す。
Figure 2012155327
(M.A.Baldo, D.F.O'Brien, Y.You, A.Shoustikov, S.Sibley, M.E.Thompson, S.R.Forr
est, Nature 395 (1998) p.151.)
上記の論文により報告された有機発光材料（Ｐｔ錯体）の分子式を以下に示す。
Figure 2012155327
(M.A.Baldo, S.Lamansky, P.E.Burrrows, M.E.Thompson, S.R.Forrest, Appl.Phys.Let
t.,75 (1999) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Watanabe, T.ts
uji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38 (12B) (1999) L1502.)
上記の論文により報告された有機発光材料（Ｉｒ錯体）の分子式を以下に示す。
Figure 2012155327
以上のように三重項励起子からの燐光発光を利用できれば原理的には一重項励起子から
の蛍光発光を用いる場合より３〜４倍の高い外部発光量子効率の実現が可能となる。
なお、本実施例の構成は、実施例１〜実施例６のいずれの構成とも自由に組み合わせて
実施することが可能である。
本実施例では、本発明を用いて発光装置を作製した例について、図２３を用いて説明す
る。
図２３は、トランジスタが形成された素子基板をシーリング材によって封止することに
よって形成された発光装置の上面図であり、図２３（Ｂ）は、図２３（Ａ）のＡ−Ａ’に
おける断面図、図２３（Ｃ）は図２３（Ａ）のＢ−Ｂ’における断面図である。
基板４００１上に設けられた画素部４００２と、信号線駆動回路４００３と、第１及び
第２の走査線駆動回路４００４ａ、ｂとを囲むようにして、シール材４００９が設けられ
ている。また画素部４００２と、信号線駆動回路４００３と、第１及び第２の走査線駆動
回路４００４ａ、ｂとの上にシーリング材４００８が設けられている。よって画素部４０
０２と、信号線駆動回路４００３と、第１及び第２の走査線駆動回路４００４ａ、ｂとは
、基板４００１とシール材４００９とシーリング材４００８とによって、充填材４２１０
で密封されている。
また基板４００１上に設けられた画素部４００２と、信号線駆動回路４００３と、第１
及び第２の走査線駆動回路４００４ａ、ｂとは、複数のＴＦＴを有している。図２３（Ｂ
）では代表的に、下地膜４０１０上に形成された、信号線駆動回路４００３に含まれる駆
動ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを図示する）４２０
１及び画素部４００２に含まれるトランジスタＴｒ５ ４２０２を図示した。
本実施例では、駆動ＴＦＴ４２０１には公知の方法で作製されたｐチャネル型ＴＦＴま
たはｎチャネル型ＴＦＴが用いられ、トランジスタＴｒ５ ４２０２には公知の方法で作
製されたｐチャネル型ＴＦＴが用いられる。
駆動ＴＦＴ４２０１及びトランジスタＴｒ５ ４２０２上には層間絶縁膜（平坦化膜）
４３０１が形成され、その上にトランジスタＴｒ５ ４２０２のドレインと電気的に接続
する画素電極（陽極）４２０３が形成される。画素電極４２０３としては仕事関数の大き
い透明導電膜が用いられる。透明導電膜としては、酸化インジウムと酸化スズとの化合物
、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用
いることができる。また、前記透明導電膜にガリウムを添加したものを用いても良い。
そして、画素電極４２０３の上には絶縁膜４３０２が形成され、絶縁膜４３０２は画素
電極４２０３の上に開口部が形成されている。この開口部において、画素電極４２０３の
上には有機発光層４２０４が形成される。有機発光層４２０４は公知の有機発光材料また
は無機発光材料を用いることができる。また、有機発光材料には低分子系（モノマー系）
材料と高分子系（ポリマー系）材料があるがどちらを用いても良い。
有機発光層４２０４の形成方法は公知の蒸着技術もしくは塗布法技術を用いれば良い。
また、有機発光層の構造は正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入
層を自由に組み合わせて積層構造または単層構造とすれば良い。
有機発光層４２０４の上には遮光性を有する導電膜（代表的にはアルミニウム、銅もし
くは銀を主成分とする導電膜またはそれらと他の導電膜との積層膜）からなる陰極４２０
５が形成される。また、陰極４２０５と有機発光層４２０４の界面に存在する水分や酸素
は極力排除しておくことが望ましい。従って、有機発光層４２０４を窒素または希ガス雰
囲気で形成し、酸素や水分に触れさせないまま陰極４２０５を形成するといった工夫が必
要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用
いることで上述のような成膜を可能とする。そして陰極４２０５は所定の電圧が与えられ
ている。
以上のようにして、画素電極（陽極）４２０３、有機発光層４２０４及び陰極４２０５
からなる発光素子４３０３が形成される。そして発光素子４３０３を覆うように、絶縁膜
４３０２上に保護膜４２０９が形成されている。保護膜４２０９は、発光素子４３０３に
酸素や水分等が入り込むのを防ぐのに効果的である。
４００５ａは電源線に接続された引き回し配線であり、トランジスタＴｒ５ ４２０２
のソースに電気的に接続されている。引き回し配線４００５ａはシール材４００９と基板
４００１との間を通り、異方導電性フィルム４３００を介してＦＰＣ４００６が有するＦ
ＰＣ用配線４３０１に電気的に接続される。
シーリング材４００８としては、ガラス材、金属材（代表的にはステンレス材）、セラ
ミックス材、プラスチック材（プラスチックフィルムも含む）を用いることができる。プ
ラスチック材としては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａ
ｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）
フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用い
ることができる。また、アルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟ん
だ構造のシートを用いることもできる。
但し、発光素子からの光の放射方向がカバー材側に向かう場合にはカバー材は透明でな
ければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまた
はアクリルフィルムのような透明物質を用いる。
また、充填材４２１０としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化
樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル
、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥ
ＶＡ（エチレンビニルアセテート）を用いることができる。本実施例では充填材として窒
素を用いた。
また充填材４２１０を吸湿性物質（好ましくは酸化バリウム）もしくは酸素を吸着しう
る物質にさらしておくために、シーリング材４００８の基板４００１側の面に凹部４００
７を設けて吸湿性物質または酸素を吸着しうる物質４２０７を配置する。そして、吸湿性
物質または酸素を吸着しうる物質４２０７が飛び散らないように、凹部カバー材４２０８
によって吸湿性物質または酸素を吸着しうる物質４２０７は凹部４００７に保持されてい
る。なお凹部カバー材４２０８は目の細かいメッシュ状になっており、空気や水分は通し
、吸湿性物質または酸素を吸着しうる物質４２０７は通さない構成になっている。吸湿性
物質または酸素を吸着しうる物質４２０７を設けることで、発光素子４３０３の劣化を抑
制できる。
図２３（Ｃ）に示すように、画素電極４２０３が形成されると同時に、引き回し配線４
００５ａ上に接するように導電性膜４２０３ａが形成される。
また、異方導電性フィルム４３００は導電性フィラー４３００ａを有している。基板４
００１とＦＰＣ４００６とを熱圧着することで、基板４００１上の導電性膜４２０３ａと
ＦＰＣ４００６上のＦＰＣ用配線４３０１とが、導電性フィラー４３００ａによって電気
的に接続される。
本実施例の構成は、実施例１〜実施例７に示した構成と自由に組み合わせて実施するこ
とが可能である。
発光素子に用いられる有機発光材料は低分子系と高分子系に大別される。本発明の発光
装置は、低分子系の有機発光材料でも高分子系の有機発光材料でも、どちらでも用いるこ
とができる。
低分子系の有機発光材料は、蒸着法により成膜される。したがって積層構造をとりやす
く、ホール輸送層、電子輸送層などの機能が異なる膜を積層することで高効率化しやすい
。
低分子系の有機発光材料としては、キノリノールを配位子としたアルミニウム錯体Ａｌ
ｑ3、トリフェニルアミン誘導体（ＴＰＤ）等が代表的に挙げられる。
一方、高分子系の有機発光材料は低分子系に比べて物理的強度が高く、素子の耐久性が
高い。また塗布により成膜することが可能であるので、素子の作製が比較的容易である。
高分子系の有機発光材料を用いた発光素子の構造は、低分子系の有機発光材料を用いた
ときと基本的には同じであり、陰極／有機発光層／陽極となる。しかし、高分子系の有機
発光材料を用いた有機発光層を形成する際には、低分子系の有機発光材料を用いたときの
ような積層構造を形成させることは難しく、知られている中では２層の積層構造が有名で
ある。具体的には、陰極／発光層／正孔輸送層／陽極という構造である。なお、高分子系
の有機発光材料を用いた発光素子の場合には、陰極材料としてＣａを用いることも可能で
ある。
なお、素子の発光色は、発光層を形成する材料で決まるため、これらを選択することで
所望の発光を示す発光素子を形成することができる。発光層の形成に用いることができる
高分子系の有機発光材料は、ポリパラフェニレンビニレン系、ポリパラフェニレン系、ポ
リチオフェン系、ポリフルオレン系が代表的に挙げられる。
ポリパラフェニレンビニレン系には、ポリ（パラフェニレンビニレン） [ＰＰＶ] の誘
導体、ポリ（２，５−ジアルコキシ−１，４−フェニレンビニレン） [ＲＯ−ＰＰＶ]、
ポリ（２−（２'−エチル−ヘキソキシ）−５−メトキシ−１，４−フェニレンビニレン
）[ＭＥＨ−ＰＰＶ]、ポリ（２−（ジアルコキシフェニル）−１,４−フェニレンビニレ
ン）[ＲＯＰｈ−ＰＰＶ]等が挙げられる。
ポリパラフェニレン系には、ポリパラフェニレン［ＰＰＰ］の誘導体、ポリ（２，５−
ジアルコキシ−１，４−フェニレン）[ＲＯ−ＰＰＰ]、ポリ（２，５−ジヘキソキシ−１
，４−フェニレン）等が挙げられる。
ポリチオフェン系には、ポリチオフェン［ＰＴ］の誘導体、ポリ（３−アルキルチオフ
ェン）［ＰＡＴ］、ポリ（３−ヘキシルチオフェン）［ＰＨＴ］、ポリ（３−シクロヘキ
シルチオフェン）［ＰＣＨＴ］、ポリ（３−シクロヘキシル−４−メチルチオフェン）［
ＰＣＨＭＴ］、ポリ（３，４−ジシクロヘキシルチオフェン）［ＰＤＣＨＴ］、ポリ［３
−（４−オクチルフェニル）−チオフェン］
［ＰＯＰＴ］、ポリ［３−（４−オクチルフェニル）−２，２ビチオフェン］［ＰＴＯＰ
Ｔ］等が挙げられる。
ポリフルオレン系には、ポリフルオレン［ＰＦ］の誘導体、ポリ（９，９−ジアルキル
フルオレン）［ＰＤＡＦ］、ポリ（９，９−ジオクチルフルオレン）［ＰＤＯＦ］等が挙
げられる。
なお、正孔輸送性の高分子系の有機発光材料を、陽極と発光性の高分子系有機発光材料
の間に挟んで形成すると、陽極からの正孔注入性を向上させることができる。一般にアク
セプター材料と共に水に溶解させたものをスピンコート法などで塗布する。また、有機溶
媒には不溶であるため、上述した発光性の有機発光材料との積層が可能である。
正孔輸送性の高分子系の有機発光材料としては、ＰＥＤＯＴとアクセプター材料として
のショウノウスルホン酸（ＣＳＡ）の混合物、ポリアニリン［ＰＡＮＩ］とアクセプター
材料としてのポリスチレンスルホン酸［ＰＳＳ］の混合物等が挙げられる。
なお、本実施例の構成は、実施例１〜実施例８のいずれの構成とも自由に組み合わせて
実施することが可能である。
発光素子を用いた発光装置は自発光型であるため、液晶ディスプレイに比べ、明るい場
所での視認性に優れ、視野角が広い。従って、様々な電子機器の表示部に用いることがで
きる。
本発明の発光装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル
型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装
置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム
機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍
等）、記録媒体を備えた画像再生装置（具体的にはDigital Versatile Disc（ＤＶＤ）等
の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられ
る。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視さ
れるため、発光装置を用いることが望ましい。それら電子機器の具体例を図２４に示す。
図２４（Ａ）は発光素子表示装置であり、筐体２００１、支持台２００２、表示部２０
０３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明の発光装置は表
示部２００３に用いることができる。発光装置は自発光型であるためバックライトが必要
なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、発光素子表示装置
は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれ
る。
図２４（Ｂ）はデジタルスチルカメラであり、本体２１０１、表示部２１０２、受像部
２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。
本発明の発光装置は表示部２１０２に用いることができる。
図２４（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２
、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウ
ス２２０６等を含む。本発明の発光装置は表示部２２０３に用いることができる。
図２４（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッ
チ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明の発光装置は表
示部２３０２に用いることができる。
図２４（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）
であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体
（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。
表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を
表示するが、本発明の発光装置はこれら表示部Ａ、Ｂ２４０３、２４０４に用いることが
できる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
図２４（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体
２５０１、表示部２５０２、アーム部２５０３を含む。本発明の発光装置は表示部２５０
２に用いることができる。
図２４（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、
外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０
７、音声入力部２６０８、操作キー２６０９、接眼部２６１０等を含む。本発明の発光装
置は表示部２６０２に用いることができる。
ここで図２４（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３
、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０
７、アンテナ２７０８等を含む。本発明の発光装置は表示部２７０３に用いることができ
る。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電
流を抑えることができる。
なお、将来的に有機発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレ
ンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能と
なる。
また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回
線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増
してきている。有機発光材料の応答速度は非常に高いため、発光装置は動画表示に好まし
い。
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなる
ように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生
装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景
として文字情報を発光部分で形成するように駆動することが望ましい。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが
可能である。また、本実施例の電子機器は実施例１〜９に示したいずれの構成の発光装置
を用いても良い。
本実施例では、図２に示した発光装置が有する画素１０１の構成について説明する。
図２８に、図２で示した画素１０１の詳しい構成を示す。図２８に示す画素１０１は、
信号線Ｓｉ（Ｓ１〜Ｓｘのうちの１つ）、第１走査線Ｇｊ（Ｇ１〜Ｇｙのうちの１つ）、
第２走査線Ｐｊ（Ｐ１〜Ｐｙのうちの１つ）、第３走査線Ｒｊ（Ｒ１〜Ｒｙのうちの１つ
）及び電源線Ｖｉ（Ｖ１〜Ｖｘのうちの１つ）を有している。
また画素１０１は、トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＴｒ３、
トランジスタＴｒ４、トランジスタＴｒ５、トランジスタＴｒ６、発光素子７０１及び保
持容量７０２を有している。保持容量７０２はトランジスタＴｒ１及びＴｒ２のゲートと
ソースの間の電圧（ゲート電圧）をより確実に保持するために設けられているが、必ずし
も設ける必要はない。
トランジスタＴｒ３のゲートは第１走査線Ｇｊに接続されている。そしてトランジスタ
Ｔｒ３のソースとドレインは、一方は信号線Ｓｉに接続されており、もう一方はトランジ
スタＴｒ１のドレインに接続されている。
トランジスタＴｒ４のゲートは、第２走査線Ｐｊに接続されている。そしてトランジス
タＴｒ４のソースとドレインは、一方はトランジスタＴｒ１のドレインに、もう一方はト
ランジスタＴｒ１及びＴｒ２のゲートに接続されている。
トランジスタＴｒ６のゲートは、トランジスタＴｒ１及びＴｒ２のゲートに接続されて
いる。そしてトランジスタＴｒ６のソースとドレインは、一方はトランジスタＴｒ１のド
レインに、もう一方はトランジスタＴｒ５のソースまたはドレインに接続されている。
トランジスタＴｒ５のゲートは、第３走査線Ｒｊに接続されている。そしてトランジス
タＴｒ５のソースとドレインは、一方はトランジスタＴｒ２のドレインに、もう一方はト
ランジスタＴｒ６のソースまたはドレインに接続されている。
トランジスタＴｒ１とトランジスタＴｒ２とＴｒ６のゲートは、互いに接続されている
。トランジスタＴｒ１とトランジスタＴｒ２のソースは、共に電源線Ｖｉに接続されてい
る。そして、トランジスタＴｒ２のドレインは、発光素子７０１の画素電極に接続されて
いる。
保持容量７０２が有する２つの電極は、一方はトランジスタＴｒ１とトランジスタＴｒ
２のゲートに、もう一方は電源線Ｖｉに接続されている。
電源線Ｖｉの電圧（電源電圧）は一定の高さに保たれている。また対向電極の電圧も、
一定の高さに保たれている。
なお、トランジスタＴｒ１、Ｔｒ２及びＴｒ６はｎチャネル型トランジスタとｐチャネ
ル型トランジスタのどちらでも良い。ただし、トランジスタＴｒ１、Ｔｒ２及びＴｒ６の
極性は同じである。なお、陽極を画素電極として用い、陰極を対向電極として用いる場合
、トランジスタＴｒ１及びＴｒ２はｐチャネル型トランジスタであるのが望ましい。逆に
、陽極を対向電極として用い、陰極を画素電極として用いる場合、トランジスタＴｒ１及
びＴｒ２はｎチャネル型トランジスタであるのが望ましい。
トランジスタＴｒ３、Ｔｒ４、Ｔｒ５は、ｎチャネル型トランジスタとｐチャネル型ト
ランジスタのどちらでも良い。
次に、本実施例の発光装置の動作について説明する。図２８に示した画素を有する発光
装置の動作は、図３に示した画素の場合と同様に、書き込み期間Ｔａと表示期間Ｔｄとに
分けて説明することが可能である。
また、第１〜３走査線に印加される電圧については、図４に示したタイミングチャート
を参照することができる。また図２９は、図２８に示した画素の、書き込み期間Ｔａと表
示期間ＴｄにおけるトランジスタＴｒ１とトランジスタＴｒ２の接続を、簡単に示した図
である。
書き込み期間Ｔａが開始されると、第１走査線Ｇ、第２走査線Ｐが選択される。よって
、トランジスタＴｒ３とトランジスタＴｒ４がオンになる。なお、第３走査線Ｒは選択さ
れていないので、トランジスタＴｒ５はオフになっている。
そして、信号線駆動回路１０２に入力されるビデオ信号に基づき、信号線Ｓ１〜Ｓｘと
電源線Ｖ１〜Ｖｘの間に、それぞれビデオ信号に応じた信号電流Ｉｃが流れる。
図２９（Ａ）に、書き込み期間Ｔａにおいて、信号線Ｓｉにビデオ信号に応じた信号電
流Ｉｃが流れた場合の、画素１０１の概略図を示す。７０６は対向電極に電圧を与える電
源との接続用の端子を意味している。また、７０７は信号線駆動回路１０２が有する定電
流源を意味する。
トランジスタＴｒ３はオンの状態にあるので、信号線Ｓｉにビデオ信号に応じた信号電
流Ｉｃが流れると、信号電流ＩｃはトランジスタＴｒ１のドレインとソースの間に流れる
。このときトランジスタＴｒ１は、ゲートとドレインが接続されているので飽和領域で動
作しており、式１が成り立つ。よって、トランジスタＴｒ１のゲート電圧ＶGSは電流値Ｉ
ｃによって定まる。
そしてトランジスタＴｒ２のゲートは、トランジスタＴｒ１のゲートに接続されている
。また、トランジスタＴｒ２のソースは、トランジスタＴｒ１のソースに接続されている
。したがって、トランジスタＴｒ１のゲート電圧は、そのままトランジスタＴｒ２のゲー
ト電圧となる。よって、トランジスタＴｒ２のドレイン電流は、トランジスタＴｒ１のド
レイン電流に比例する。特に、μＣ0Ｗ／Ｌ及びＶTHが互いに等しいとき、トランジスタ
Ｔｒ１とトランジスタＴｒ２のドレイン電流は互いに等しくなり、Ｉ2＝Ｉｃとなる。
そして、トランジスタＴｒ２のドレイン電流Ｉ2は発光素子７０４に流れる。
発光素子に流れる電流は、定電流源７０７において定められた信号電流Ｉｃに応じた大き
さであり、流れる電流の大きさに見合った輝度で発光素子７０４は発光する。発光素子に
流れる電流が０に限りなく近かったり、発光素子に流れる電流が逆バイアスの方向に流れ
たりする場合は、発光素子７０４は発光しない。
書き込み期間Ｔａが終了すると、第１走査線Ｇ、第２走査線Ｐの選択が終了する。この
とき、第２走査線Ｐの選択が、第１走査線Ｇよりも先に終了するのが望ましい。なぜなら
トランジスタＴｒ３が先にオフになってしまうと、保持容量７０５の電荷がＴｒ４を通っ
て漏れてしまうからである。
書き込み期間Ｔａが終了すると、次に表示期間Ｔｄが開始される。表示期間Ｔｄが開始
されると、第３走査線Ｒが選択されトランジスタＴｒ５がオンになる。
なお、第１走査線Ｇ及び第２走査線Ｐは選択されていないので、トランジスタＴｒ３及び
Ｔｒ４はオフになっている。
図２９（Ｂ）に、表示期間Ｔｄにおける画素の概略図を示す。トランジスタＴｒ３及び
トランジスタＴｒ４はオフの状態にある。また、トランジスタＴｒ１及びトランジスタＴ
ｒ２のソースは電源線Ｖｉに接続されており、一定の電圧（電源電圧）が与えられている
。
一方トランジスタＴｒ１、Ｔｒ２においては、書き込み期間Ｔａにおいて定められたＶ
GSがそのまま保持されている。さらに、トランジスタＴｒ６のゲートはトランジスタＴｒ
１及びＴｒ２のゲートと接続されている。そのため、トランジスタＴｒ１のドレイン電流
とトランジスタＴｒ６のドレイン電流は同じ大きさに保たれる。そして、式１より、トラ
ンジスタＴｒ１のドレイン電流は、トランジスタＴｒ６のチャネル長及びチャネル幅に左
右される。
トランジスタＴｒ１とＴｒ６のゲート電圧、移動度、単位面積あたりのゲート容量、閾
値、チャネル幅が等しいと仮定すると、式１より以下の式２が導き出される。なお、式２
においてトランジスタＴｒ１のチャネル長をＬ１、Ｔｒ６のチャネル長をＬ６、Ｔｒ１及
びＴｒ６のドレイン電流をＩ3とする。
（式２）
Ｉ3＝Ｉ1×Ｌ１／（Ｌ１＋Ｌ６）
一方、トランジスタＴｒ２のドレイン電流Ｉ2の値は、信号電流Ｉｃに応じた大きさに
維持されたままである。
そして、トランジスタＴｒ５がオンなので、トランジスタＴｒ１及びＴｒ６のドレイン
電流Ｉ3と、トランジスタＴｒ２のドレイン電流Ｉ2は、共に発光素子７０４に流れる。よ
って、ドレイン電流Ｉ3と、ドレイン電流Ｉ2を合わせた電流の大きさに見合った輝度で、
発光素子７０４は発光する。
なお、発光素子に流れる電流の大きさに見合った輝度で発光素子７０４が発光するので
、各画素の階調は、表示期間Ｔｄにおける発光素子に流れる電流の大きさで決まる。なお
、書き込み期間Ｔａにおいても、ドレイン電流Ｉ1の大きさに見合った輝度で発光してい
るが、その階調に与える影響は、実際のパネルでは無視できる程度に小さいと考えられる
。なぜなら、例えばＶＧＡだと４８０ラインの画素が画素部に設けられており、１ライン
の画素の書き込み期間Ｔａは１フレーム期間の１／４８０程度と非常に小さいからである
。もちろん、書き込み期間Ｔａにおける発光素子に流れる電流の階調への影響を考慮に入
れて、信号電流Ｉｃの大きさを補正するようにしても良い。
本発明の画素では、表示期間において発光素子に流れる電流はドレイン電流Ｉ2と、ド
レイン電流Ｉ3の和である。よって、発光素子に流れる電流がドレイン電流Ｉ2のみに依存
していない。そのため、トランジスタＴｒ１とトランジスタＴｒ２の特性がずれて、トラ
ンジスタＴｒ２のドレイン電流Ｉ2と信号電流Ｉｃの比が画素間で異なっても、発光素子
に流れる電流の値が画素間でずれるのを抑え、輝度のばらつきが視認されるのを防ぐこと
ができる。
また、本発明の画素では、書き込み期間ＴａにおいてトランジスタＴｒ１のドレイン電
流は発光素子に流れていない。よって信号線駆動回路によって画素に電流が供給され、ト
ランジスタＴｒ１のドレイン電流が流れることでゲート電圧が変化しはじめてから、その
値が安定するまでの時間は、発光素子の容量に左右されない。したがって、従来の画素と
比べて、供給された電流から変換される電圧が早く安定するので、電流を書き込む時間を
短くすることができ、動画表示において残像が視認されてしまうのを防ぐことができる。
また、従来と同様に、電流入力型の発光装置の利点も兼ね備えている。すなわち、ＴＦ
Ｔの特性が画素毎にばらついていても、電圧入力型の発光装置に比べて画素間で発光素子
の輝度にばらつきが生じるのを防ぐことができる。また、図２５に示した電圧入力型の画
素のＴＦＴ５１を線形領域で動作させたときに比べて、発光素子の劣化による輝度の低下
を抑えることができる。また、有機発光層の温度が外気温や発光パネル自身が発する熱等
に左右されても、発光素子の輝度が変化するのを抑えることができ、また温度の上昇に伴
って消費電流が大きくなるのを防ぐことができる。
さらに、本実施例の画素では、図３、図５、図７、図９、図１０及び図１１に示した画
素に比べて、書き込み期間におけるトランジスタＴｒ１のドレイン電流よりも、表示期間
におけるＴｒ１のドレイン電流が小さいため、信号電流Ｉｃに対する発光素子に流れる電
流の比が小さくなる。よって、信号電流Ｉｃをより大きくすることができるので、雑音の
影響を受けにくい。
なお、本実施例において、トランジスタＴｒ４のソースとドレインは、一方はトランジ
スタＴｒ１のドレインに、もう一方はトランジスタＴｒ１のゲート及びトランジスタＴｒ
２のゲートに接続されている。しかし本実例はこの構成に限定されない。本発明の画素は
、書き込み期間ＴａにおいてトランジスタＴｒ１のゲートとドレインを接続し、表示期間
においてトランジスタＴｒ１のゲートとドレインを切り離すことができるように、トラン
ジスタＴｒ４が他の素子または配線と接続されていれば良い。
また本実施例において、トランジスタＴｒ５のソースとドレインは、一方はＴｒ１のド
レインに、もう一方はＴｒ６のソースまたはドレインに接続されている。しかし本実例は
この構成に限定されない。本発明の画素は、書き込み期間ＴａにおいてトランジスタＴｒ
１のドレインと画素電極とを切り離し、表示期間においてトランジスタＴｒ２のドレイン
と画素電極とを接続することができるように、トランジスタＴｒ５が他の素子または配線
と接続されていれば良い。例えば、トランジスタＴｒ５のソースとドレインが、一方はＴ
ｒ１のドレインに、もう一方はＴｒ６のソースまたはドレインに接続されていても良い。
つまり、Ｔｒ３、Ｔｒ４、Ｔｒ５は、Ｔａでは図２９（Ａ）のように接続され、Ｔｄで
は図２９（Ｂ）のように接続されていれば良い。また、Ｇｊ、Ｐｊ、Ｒｊは３本が別の配
線となっているが、まとめて１本や２本にしても良い。
つまり、ＴａにおいてＴｒ１を流れる電流は全て電流源で制御されていれば良い。Ｔｄ
においてはＴｒ１とＴｒ２を流れる電流は発光素子に流れれば良い。
なお、本実施例の構成は、実施例４〜実施例１０のいずれの構成とも自由に組み合わせ
て実施することが可能である。
本実施例では、図２に示した発光装置が有する画素１０１の構成について説明する。
図３０に、図２で示した画素１０１の詳しい構成を示す。図３０に示す画素１０１は、
信号線Ｓｉ（Ｓ１〜Ｓｘのうちの１つ）、第１走査線Ｇｊ（Ｇ１〜Ｇｙのうちの１つ）、
第２走査線Ｐｊ（Ｐ１〜Ｐｙのうちの１つ）、第３走査線Ｒｊ（Ｒ１〜Ｒｙのうちの１つ
）及び電源線Ｖｉ（Ｖ１〜Ｖｘのうちの１つ）を有している。
また画素１０１は、トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＴｒ３、
トランジスタＴｒ４、トランジスタＴｒ５、発光素子７３０及び保持容量７３１を有して
いる。保持容量７３１はトランジスタＴｒ１及びＴｒ２のゲートとソースの間の電圧（ゲ
ート電圧）をより確実に保持するために設けられているが、必ずしも設ける必要はない。
トランジスタＴｒ３のゲートは第１走査線Ｇｊに接続されている。そしてトランジスタ
Ｔｒ３のソースとドレインは、一方は信号線Ｓｉに接続されており、もう一方はトランジ
スタＴｒ１のドレインに接続されている。
トランジスタＴｒ４のゲートは、第２走査線Ｐｊに接続されている。そしてトランジス
タＴｒ４のソースとドレインは、一方はトランジスタＴｒ１のドレインに、もう一方はト
ランジスタＴｒ１及びＴｒ２のゲートに接続されている。
トランジスタＴｒ５のゲートは、第３走査線Ｒｊに接続されている。そしてトランジス
タＴｒ５のソースとドレインは、一方はトランジスタＴｒ２のドレイン及び電源線Ｖｉに
、もう一方はトランジスタＴｒ１のドレインに接続されている。
トランジスタＴｒ１とトランジスタＴｒ２のゲートは、互いに接続されている。トラン
ジスタＴｒ１とトランジスタＴｒ２のソースは、共に発光素子７３０の画素電極に接続さ
れている。
保持容量７３１が有する２つの電極は、一方はトランジスタＴｒ１とトランジスタＴｒ
２のゲートに、もう一方は発光素子７３０の画素電極に接続されている。
電源線Ｖｉの電圧（電源電圧）は一定の高さに保たれている。また対向電極の電圧も、
一定の高さに保たれている。
なお、トランジスタＴｒ１及びＴｒ２はｎチャネル型トランジスタとｐチャネル型トラ
ンジスタのどちらでも良い。ただし、トランジスタＴｒ１及びＴｒ２の極性は同じである
。なお、陽極を画素電極として用い、陰極を対向電極として用いる場合、トランジスタＴ
ｒ１及びＴｒ２はｎチャネル型トランジスタであるのが望ましい。逆に、陽極を対向電極
として用い、陰極を画素電極として用いる場合、トランジスタＴｒ１及びＴｒ２はｐチャ
ネル型トランジスタであるのが望ましい。
トランジスタＴｒ３、Ｔｒ４、Ｔｒ５は、ｎチャネル型トランジスタとｐチャネル型ト
ランジスタのどちらでも良い。
図３０に示した画素を有する発光装置の動作は、図３に示した画素の場合と同様に、書
き込み期間Ｔａと表示期間Ｔｄとに分けて説明することが可能である。
また、第１〜３走査線に印加される電圧については、図４に示したタイミングチャートを
参照することができる。また図３１は、図３０に示した画素の、書き込み期間Ｔａと表示
期間ＴｄにおけるトランジスタＴｒ１とトランジスタＴｒ２の接続を、簡単に示した図で
ある。
書き込み期間Ｔａが開始されると、第１走査線Ｇ、第２走査線Ｐが選択される。よって
、トランジスタＴｒ３とトランジスタＴｒ４がオンになる。なお、第３走査線Ｒは選択さ
れていないので、トランジスタＴｒ５はオフになっている。
そして、信号線駆動回路１０２に入力されるビデオ信号に基づき、信号線Ｓ１〜Ｓｘと
電源線Ｖ１〜Ｖｘの間に、それぞれビデオ信号に応じた信号電流Ｉｃが流れる。
図３１（Ａ）に、書き込み期間Ｔａにおいて、信号線Ｓｉにビデオ信号に応じた信号電
流Ｉｃが流れた場合の、画素１０１の概略図を示す。７３６は対向電極に電圧を与える電
源との接続用の端子を意味している。また、７３７は信号線駆動回路１０２が有する定電
流源を意味する。
トランジスタＴｒ３はオンの状態にあるので、信号線Ｓｉにビデオ信号に応じた信号電
流Ｉｃが流れると、信号電流ＩｃはトランジスタＴｒ１のドレインとソースの間に流れる
。このときトランジスタＴｒ１は、ゲートとドレインが接続されているので飽和領域で動
作しており、式１が成り立つ。よって、トランジスタＴｒ１のゲート電圧ＶGSは電流値Ｉ
ｃによって定まる。
そしてトランジスタＴｒ２のゲートは、トランジスタＴｒ１のゲートに接続されている
。また、トランジスタＴｒ２のソースは、トランジスタＴｒ１のソースに接続されている
。したがって、トランジスタＴｒ１のゲート電圧は、そのままトランジスタＴｒ２のゲー
ト電圧となる。よって、トランジスタＴｒ２のドレイン電流は、トランジスタＴｒ１のド
レイン電流に比例する。特に、μＣ0Ｗ／Ｌ及びＶTHが互いに等しいとき、トランジスタ
Ｔｒ１とトランジスタＴｒ２のドレイン電流は互いに等しくなり、Ｉ2＝Ｉｃとなる。
そして、トランジスタＴｒ２のドレイン電流Ｉ2は発光素子７３０に流れる。
発光素子に流れる電流は、定電流源７３７において定められた信号電流Ｉｃに応じた大き
さであり、流れる電流の大きさに見合った輝度で発光素子７３０は発光する。発光素子に
流れる電流が０に限りなく近かったり、発光素子に流れる電流が逆バイアスの方向に流れ
たりする場合は、発光素子７３０は発光しない。
書き込み期間Ｔａが終了すると、第１走査線Ｇ、第２走査線Ｐの選択が終了する。この
とき、第２走査線Ｐの選択が、第１走査線Ｇよりも先に終了するのが望ましい。なぜなら
トランジスタＴｒ３が先にオフになってしまうと、保持容量７３１の電荷がＴｒ４を通っ
て漏れてしまうからである。
書き込み期間Ｔａが終了すると、次に表示期間Ｔｄが開始される。表示期間Ｔｄが開始
されると、第３走査線Ｒが選択されトランジスタＴｒ５がオンになる。
なお、第１走査線Ｇ及び第２走査線Ｐは選択されていないので、トランジスタＴｒ３及び
Ｔｒ４はオフになっている。
図３１（Ｂ）に、表示期間Ｔｄにおける画素の概略図を示す。トランジスタＴｒ３及び
トランジスタＴｒ４はオフの状態にある。また、トランジスタＴｒ１及びトランジスタＴ
ｒ２のソースは発光素子７３０の画素電極に接続されている。
一方トランジスタＴｒ１、Ｔｒ２においては、書き込み期間Ｔａにおいて定められたＶ
GSがそのまま保持されている。そして、トランジスタＴｒ２のゲートは、トランジスタＴ
ｒ１のゲートに接続されている。また、トランジスタＴｒ２のソースは、トランジスタＴ
ｒ１のソースに接続されている。よって、トランジスタＴｒ１のゲート電圧は、そのまま
トランジスタＴｒ２のゲート電圧となる。さらに、トランジスタＴｒ１のドレイン及びト
ランジスタＴｒ２のドレインは電源線Ｖｉに接続されているので、トランジスタＴｒ２の
ドレイン電流Ｉ2は、トランジスタＴｒ１のドレイン電流Ｉ1に比例する大きさになる。特
に、μＣ0Ｗ／Ｌ及びＶTHが互いに等しいとき、トランジスタＴｒ１とトランジスタＴｒ
２のドレイン電流は互いに等しくなり、Ｉ2＝Ｉ1＝Ｉｃとなる。
また、トランジスタＴｒ５がオンなので、トランジスタＴｒ１のドレイン電流Ｉ1と、
トランジスタＴｒ２のドレイン電流Ｉ2は、共に発光素子に流れる電流として発光素子７
３０に流れる。よって、表示期間Ｔｄでは、ドレイン電流Ｉ1と、ドレイン電流Ｉ2を合わ
せた大きさの電流が発光素子７３０に流れ、該発光素子に流れる電流の大きさに見合った
輝度で、発光素子７３０が発光する。
そして１ライン目の画素において表示期間Ｔｄが開始されると、次に２ライン目の画素
において表示期間Ｔｄが開始される。そして１ライン目の画素と同様に、第３走査線Ｒ２
が選択され、トランジスタＴｒ５、Ｔｒ６がオンになる。なお、第１走査線Ｇ２及び第２
走査線Ｐ２は選択されていないので、トランジスタＴｒ３及びＴｒ４はオフになっている
。よって、ドレイン電流Ｉ1と、ドレイン電流Ｉ2を合わせた電流の大きさに見合った輝度
で、発光素子７３０は発光する。
そして、２ライン目の画素において表示期間Ｔｄが開始されると、３ライン目からｙラ
イン目の画素まで順に表示期間Ｔｄが開始され、上述した動作が繰り返される。
書き込み期間Ｔａと、表示期間Ｔｄが終了すると１フレーム期間が終了する。
１つのフレーム期間において１つの画像が表示される。そして、次のフレーム期間が開始
され、再び書き込み期間Ｔａが開始されて、上述した動作が繰り返される。
なお、発光素子に流れる電流の大きさに見合った輝度で発光素子７３０が発光するので
、各画素の階調は、表示期間Ｔｄにおける発光素子に流れる電流の大きさで決まる。
なお、発光素子に流れる電流の大きさに見合った輝度で発光素子７３０が発光するので
、各画素の階調は、表示期間Ｔｄにおける発光素子に流れる電流の大きさで決まる。
本発明の画素では、表示期間において発光素子に流れる電流はドレイン電流Ｉ1と、ド
レイン電流Ｉ2の和である。よって、発光素子に流れる電流がドレイン電流Ｉ2のみに依存
していない。そのため、トランジスタＴｒ１とトランジスタＴｒ２の特性がずれて、トラ
ンジスタＴｒ２のドレイン電流Ｉ2と信号電流Ｉｃの比が画素間で異なっても、発光素子
に流れる電流の値が画素間でずれるのを抑え、輝度のばらつきが視認されるのを防ぐこと
ができる。
また、本発明の画素では、書き込み期間ＴａにおいてトランジスタＴｒ１のドレイン電
流は発光素子に流れていない。よって信号線駆動回路によって画素に電流が供給され、ト
ランジスタＴｒ１のドレイン電流が流れることでゲート電圧が変化しはじめてから、その
値が安定するまでの時間は、発光素子の容量に左右されない。したがって、従来の画素と
比べて、供給された電流から変換される電圧が早く安定するので、電流を書き込む時間を
短くすることができ、動画表示において残像が視認されてしまうのを防ぐことができる。
また、従来と同様に、電流入力型の発光装置の利点も兼ね備えている。すなわち、ＴＦ
Ｔの特性が画素毎にばらついていても、電圧入力型の発光装置に比べて画素間で発光素子
の輝度にばらつきが生じるのを防ぐことができる。また、図２５に示した電圧入力型の画
素のＴＦＴ５１を線形領域で動作させたときに比べて、発光素子の劣化による輝度の低下
を抑えることができる。また、有機発光層の温度が外気温や発光パネル自身が発する熱等
に左右されても、発光素子の輝度が変化するのを抑えることができ、また温度の上昇に伴
って消費電流が大きくなるのを防ぐことができる。
なお、本実施例において、トランジスタＴｒ４のソースとドレインは、一方はトランジ
スタＴｒ１のドレインに、もう一方はトランジスタＴｒ１のゲート及びトランジスタＴｒ
２のゲートに接続されている。しかし本実例はこの構成に限定されない。本発明の画素は
、書き込み期間ＴａにおいてトランジスタＴｒ１のゲートとドレインを接続し、表示期間
においてトランジスタＴｒ１のゲートとドレインを切り離すことができるように、トラン
ジスタＴｒ４が他の素子または配線と接続されていれば良い。
また本実施例において、トランジスタＴｒ５のソースとドレインは、一方はＴｒ２のド
レインに、もう一方はＴｒ３のソースまたはドレインに接続されている。しかし本実例は
この構成に限定されない。
つまり、Ｔｒ３、Ｔｒ４、Ｔｒ５は、Ｔａでは図３１（Ａ）のように接続され、Ｔｄで
は図３１（Ｂ）のように接続されていれば良い。また、Ｇｊ、Ｐｊ、Ｒｊは３本が別の配
線となっているが、まとめて１本や２本にしても良い。
つまり、ＴａにおいてＴｒ１を流れる電流は全て電流源で制御されていれば良い。Ｔｄ
においてはＴｒ１とＴｒ２を流れる電流は発光素子に流れれば良い。
なお、本実施例の構成は、実施例４〜実施例１１のいずれの構成とも自由に組み合わせ
て実施することが可能である。
本実施例では、図２に示した発光装置が有する画素１０１の構成について説明する。
図３２に、図２で示した画素１０１の詳しい構成を示す。図３２に示す画素１０１は、
信号線Ｓｉ（Ｓ１〜Ｓｘのうちの１つ）、第１走査線Ｇｊ（Ｇ１〜Ｇｙのうちの１つ）、
第２走査線Ｐｊ（Ｐ１〜Ｐｙのうちの１つ）、第３走査線Ｒｊ（Ｒ１〜Ｒｙのうちの１つ
）及び電源線Ｖｉ（Ｖ１〜Ｖｘのうちの１つ）を有している。
また画素１０１は、トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＴｒ３、
トランジスタＴｒ４、トランジスタＴｒ５、トランジスタＴｒ６、発光素子７６０及び保
持容量７６１を有している。保持容量７６１はトランジスタＴｒ１及びＴｒ２のゲートと
ソースの間の電圧（ゲート電圧）をより確実に保持するために設けられているが、必ずし
も設ける必要はない。
トランジスタＴｒ３のゲートは第１走査線Ｇｊに接続されている。そしてトランジスタ
Ｔｒ３のソースとドレインは、一方は信号線Ｓｉに接続されており、もう一方はトランジ
スタＴｒ１のドレインに接続されている。
トランジスタＴｒ４のゲートは、第２走査線Ｐｊに接続されている。そしてトランジス
タＴｒ４のソースとドレインは、一方はトランジスタＴｒ１のドレインに、もう一方はト
ランジスタＴｒ１及びＴｒ２のゲートに接続されている。
トランジスタＴｒ５のゲートは、第３走査線Ｒｊに接続されている。そしてトランジス
タＴｒ５のソースとドレインは、一方はトランジスタＴｒ２のドレイン及び電源線Ｖｉに
、もう一方はトランジスタＴｒ６のソースまたはドレインに接続されている。
トランジスタＴｒ６のゲートは、トランジスタＴｒ１及びＴｒ２のゲートに接続されて
いる。そしてトランジスタＴｒ６のソースとドレインは、一方はトランジスタＴｒ１のド
レインに、もう一方はトランジスタＴｒ５のソースまたはドレインに接続されている。
トランジスタＴｒ１とトランジスタＴｒ２のゲートは、互いに接続されている。トラン
ジスタＴｒ１とトランジスタＴｒ２のソースは、共に発光素子７６０の画素電極に接続さ
れている。
保持容量７６１が有する２つの電極は、一方はトランジスタＴｒ１とトランジスタＴｒ
２のゲートに、もう一方は発光素子７６０の画素電極に接続されている。
電源線Ｖｉの電圧（電源電圧）は一定の高さに保たれている。また対向電極の電圧も、
一定の高さに保たれている。
なお、トランジスタＴｒ１及びＴｒ２はｎチャネル型トランジスタとｐチャネル型トラ
ンジスタのどちらでも良い。ただし、トランジスタＴｒ１及びＴｒ２の極性は同じである
。なお、陽極を画素電極として用い、陰極を対向電極として用いる場合、トランジスタＴ
ｒ１及びＴｒ２はｎチャネル型トランジスタであるのが望ましい。逆に、陽極を対向電極
として用い、陰極を画素電極として用いる場合、トランジスタＴｒ１及びＴｒ２はｐチャ
ネル型トランジスタであるのが望ましい。
トランジスタＴｒ３、Ｔｒ４、Ｔｒ５、Ｔｒ６は、ｎチャネル型トランジスタとｐチャ
ネル型トランジスタのどちらでも良い。
図３２に示した画素を有する発光装置の動作は、図３に示した画素の場合と同様に、書
き込み期間Ｔａと表示期間Ｔｄとに分けて説明することが可能である。
また、第１〜３走査線に印加される電圧については、図４に示したタイミングチャートを
参照することができる。また図３３は、図３２に示した画素の、書き込み期間Ｔａと表示
期間ＴｄにおけるトランジスタＴｒ１とトランジスタＴｒ２の接続を、簡単に示した図で
ある。
書き込み期間Ｔａが開始されると、第１走査線Ｇ、第２走査線Ｐが選択される。よって
、トランジスタＴｒ３とトランジスタＴｒ４がオンになる。なお、第３走査線Ｒは選択さ
れていないので、トランジスタＴｒ５はオフになっている。
そして、信号線駆動回路１０２に入力されるビデオ信号に基づき、信号線Ｓ１〜Ｓｘと
電源線Ｖ１〜Ｖｘの間に、それぞれビデオ信号に応じた信号電流Ｉｃが流れる。
図３３（Ａ）に、書き込み期間Ｔａにおいて、信号線Ｓｉにビデオ信号に応じた信号電
流Ｉｃが流れた場合の、画素１０１の概略図を示す。７６６は対向電極に電圧を与える電
源との接続用の端子を意味している。また、７６５は信号線駆動回路１０２が有する定電
流源を意味する。
トランジスタＴｒ３はオンの状態にあるので、信号線Ｓｉにビデオ信号に応じた信号電
流Ｉｃが流れると、信号電流ＩｃはトランジスタＴｒ１のドレインとソースの間に流れる
。このときトランジスタＴｒ１は、ゲートとドレインが接続されているので飽和領域で動
作しており、式１が成り立つ。よって、トランジスタＴｒ１のゲート電圧ＶGSは電流値Ｉ
ｃによって定まる。
そしてトランジスタＴｒ２のゲートは、トランジスタＴｒ１のゲートに接続されている
。また、トランジスタＴｒ２のソースは、トランジスタＴｒ１のソースに接続されている
。したがって、トランジスタＴｒ１のゲート電圧は、そのままトランジスタＴｒ２のゲー
ト電圧となる。よって、トランジスタＴｒ２のドレイン電流は、トランジスタＴｒ１のド
レイン電流に比例する。特に、μＣ0Ｗ／Ｌ及びＶTHが互いに等しいとき、トランジスタ
Ｔｒ１とトランジスタＴｒ２のドレイン電流は互いに等しくなり、Ｉ2＝Ｉｃとなる。
そして、トランジスタＴｒ２のドレイン電流Ｉ2は発光素子７６０に流れる。
発光素子に流れる電流は、定電流源７６５において定められた信号電流Ｉｃに応じた大き
さであり、流れる電流の大きさに見合った輝度で発光素子７６０は発光する。発光素子に
流れる電流が０に限りなく近かったり、発光素子に流れる電流が逆バイアスの方向に流れ
たりする場合は、発光素子７６０は発光しない。
書き込み期間Ｔａが終了すると、第１走査線Ｇ、第２走査線Ｐの選択が終了する。この
とき、第２走査線Ｐの選択が、第１走査線Ｇよりも先に終了するのが望ましい。なぜなら
トランジスタＴｒ３が先にオフになってしまうと、保持容量７６１の電荷がＴｒ４を通っ
て漏れてしまうからである。
書き込み期間Ｔａが終了すると、次に表示期間Ｔｄが開始される。表示期間Ｔｄが開始
されると、第３走査線Ｒが選択されトランジスタＴｒ５がオンになる。
なお、第１走査線Ｇ及び第２走査線Ｐは選択されていないので、トランジスタＴｒ３及び
Ｔｒ４はオフになっている。
図３３（Ｂ）に、表示期間Ｔｄにおける画素の概略図を示す。トランジスタＴｒ３及び
トランジスタＴｒ４はオフの状態にある。また、トランジスタＴｒ１及びトランジスタＴ
ｒ２のソースは発光素子７６０の画素電極に接続されている。
一方トランジスタＴｒ１、Ｔｒ２においては、書き込み期間Ｔａにおいて定められたＶ
GSがそのまま保持されている。さらに、トランジスタＴｒ６のゲートはトランジスタＴｒ
１及びＴｒ２のゲートと接続されている。そのため、トランジスタＴｒ１のドレイン電流
とトランジスタＴｒ６のドレイン電流は同じ大きさに保たれる。そして、式１より、トラ
ンジスタＴｒ１のドレイン電流は、トランジスタＴｒ６のチャネル長及びチャネル幅に左
右される。
上述したように、トランジスタＴｒ１とＴｒ６のゲート電圧、移動度、単位面積あたり
のゲート容量、閾値、チャネル幅が等しいと仮定すると、式１より式２が導き出される。
一方、トランジスタＴｒ２のドレイン電流Ｉ2の値は、信号電流Ｉｃに応じた大きさに
維持されたままである。
そして、トランジスタＴｒ５がオンなので、トランジスタＴｒ１及びＴｒ６のドレイン
電流Ｉ3と、トランジスタＴｒ２のドレイン電流Ｉ2は、共に発光素子７６０に流れる。よ
って、ドレイン電流Ｉ3と、ドレイン電流Ｉ2を合わせた電流の大きさに見合った輝度で、
発光素子７６０は発光する。
そして１ライン目の画素において表示期間Ｔｄが開始されると、次に２ライン目の画素
において表示期間Ｔｄが開始される。そして１ライン目の画素と同様に、第３走査線Ｒ２
が選択され、トランジスタＴｒ５、Ｔｒ６がオンになる。なお、第１走査線Ｇ２及び第２
走査線Ｐ２は選択されていないので、トランジスタＴｒ３及びＴｒ４はオフになっている
。よって、ドレイン電流Ｉ2と、ドレイン電流Ｉ3を合わせた電流の大きさに見合った輝度
で、発光素子７６０は発光する。
そして、２ライン目の画素において表示期間Ｔｄが開始されると、３ライン目からｙラ
イン目の画素まで順に表示期間Ｔｄが開始され、上述した動作が繰り返される。
書き込み期間Ｔａと、表示期間Ｔｄが終了すると１フレーム期間が終了する。
１つのフレーム期間において１つの画像が表示される。そして、次のフレーム期間が開始
され、再び書き込み期間Ｔａが開始されて、上述した動作が繰り返される。
なお、発光素子に流れる電流の大きさに見合った輝度で発光素子７６０が発光するので
、各画素の階調は、表示期間Ｔｄにおける発光素子に流れる電流の大きさで決まる。
本発明の画素では、表示期間において発光素子に流れる電流はドレイン電流Ｉ1と、ド
レイン電流Ｉ2の和である。よって、発光素子に流れる電流がドレイン電流Ｉ2のみに依存
していない。そのため、トランジスタＴｒ１とトランジスタＴｒ２の特性がずれて、トラ
ンジスタＴｒ２のドレイン電流Ｉ2と信号電流Ｉｃの比が画素間で異なっても、発光素子
に流れる電流の値が画素間でずれるのを抑え、輝度のばらつきが視認されるのを防ぐこと
ができる。
また、本発明の画素では、書き込み期間ＴａにおいてトランジスタＴｒ１のドレイン電
流は発光素子に流れていない。よって信号線駆動回路によって画素に電流が供給され、ト
ランジスタＴｒ１のドレイン電流が流れることでゲート電圧が変化しはじめてから、その
値が安定するまでの時間は、発光素子の容量に左右されない。したがって、従来の画素と
比べて、供給された電流から変換される電圧が早く安定するので、電流を書き込む時間を
短くすることができ、動画表示において残像が視認されてしまうのを防ぐことができる。
また、従来と同様に、電流入力型の発光装置の利点も兼ね備えている。すなわち、ＴＦ
Ｔの特性が画素毎にばらついていても、電圧入力型の発光装置に比べて画素間で発光素子
の輝度にばらつきが生じるのを防ぐことができる。また、図２５に示した電圧入力型の画
素のＴＦＴ５１を線形領域で動作させたときに比べて、発光素子の劣化による輝度の低下
を抑えることができる。また、有機発光層の温度が外気温や発光パネル自身が発する熱等
に左右されても、発光素子の輝度が変化するのを抑えることができ、また温度の上昇に伴
って消費電流が大きくなるのを防ぐことができる。
さらに、本実施例の画素では、図２、図５、図７、図９、図１０及び図１１に示した画
素に比べて、書き込み期間におけるトランジスタＴｒ１のドレイン電流よりも、表示期間
におけるＴｒ１のドレイン電流が小さいため、信号電流Ｉｃに対する発光素子に流れる電
流の比が小さくなる。よって、信号電流Ｉｃをより大きくすることができるので、雑音の
影響を受けにくい。
なお、本実施例において、トランジスタＴｒ４のソースとドレインは、一方はトランジ
スタＴｒ１のドレインに、もう一方はトランジスタＴｒ１のゲート及びトランジスタＴｒ
２のゲートに接続されている。しかし本実例はこの構成に限定されない。本発明の画素は
、書き込み期間ＴａにおいてトランジスタＴｒ１のゲートとドレインを接続し、表示期間
においてトランジスタＴｒ１のゲートとドレインを切り離すことができるように、トラン
ジスタＴｒ４が他の素子または配線と接続されていれば良い。
また本実施例において、トランジスタＴｒ５のソースとドレインは、一方はＴｒ２のド
レインに、もう一方はＴｒ６のソースまたはドレインに接続されている。しかし本実施例
はこの構成に限定されない。本発明の画素は、書き込み期間ＴａにおいてトランジスタＴ
ｒ２のドレインと画素電極とを切り離し、表示期間においてトランジスタＴｒ２のドレイ
ンと電源線Ｖｉとを接続することができるように、トランジスタＴｒ５が他の素子または
配線と接続されていれば良い。
つまり、Ｔｒ３、Ｔｒ４、Ｔｒ５、Ｔｒ６は、Ｔａでは図３１（Ａ）のように接続され
、Ｔｄでは図３１（Ｂ）のように接続されていれば良い。また、Ｇｊ、Ｐｊ、Ｒｊは３本
が別の配線となっているが、まとめて１本や２本にしても良い。
つまり、ＴａにおいてＴｒ１を流れる電流は全て電流源で制御されていれば良い。Ｔｄ
においてはＴｒ１とＴｒ２を流れる電流は発光素子に流れれば良い。
なお、本実施例の構成は、実施例４〜実施例１２のいずれの構成とも自由に組み合わせ
て実施することが可能である。
本実施例では、図２に示した発光装置が有する画素１０１の構成について説明する。
図３４に、図２で示した画素１０１の詳しい構成を示す。図３４に示す画素１０１は、
信号線Ｓｉ（Ｓ１〜Ｓｘのうちの１つ）、第１走査線Ｇｊ（Ｇ１〜Ｇｙのうちの１つ）、
第２走査線Ｐｊ（Ｐ１〜Ｐｙのうちの１つ）、第３走査線Ｒｊ（Ｒ１〜Ｒｙのうちの１つ
）及び電源線Ｖｉ（Ｖ１〜Ｖｘのうちの１つ）を有している。
また画素１０１は、トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＴｒ３、
トランジスタＴｒ４、トランジスタＴｒ５、発光素子７８０及び保持容量７８１を有して
いる。保持容量７８１はトランジスタＴｒ１及びＴｒ２のゲートとソースの間の電圧（ゲ
ート電圧）をより確実に保持するために設けられているが、必ずしも設ける必要はない。
トランジスタＴｒ３のゲートは第１走査線Ｇｊに接続されている。そしてトランジスタ
Ｔｒ３のソースとドレインは、一方は信号線Ｓｉに接続されており、もう一方はトランジ
スタＴｒ１のソースに接続されている。
トランジスタＴｒ４のゲートは、第２走査線Ｐｊに接続されている。そしてトランジス
タＴｒ４のソースとドレインは、一方はトランジスタＴｒ１のドレインに、もう一方はト
ランジスタＴｒ１及びＴｒ２のゲートに接続されている。
トランジスタＴｒ５のゲートは、第３走査線Ｒｊに接続されている。そしてトランジス
タＴｒ５のソースとドレインは、一方はトランジスタＴｒ２のソース及び発光素子７８０
の画素電極に、もう一方はトランジスタＴｒ１のソースに接続されている。
トランジスタＴｒ１とトランジスタＴｒ２のゲートは、互いに接続されている。トラン
ジスタＴｒ２のソースは、発光素子７８０の画素電極に接続されている。トランジスタＴ
ｒ１とトランジスタＴｒ２のドレインは、共に電源線Ｖｉに接続されている。
保持容量７８１が有する２つの電極は、一方はトランジスタＴｒ１とトランジスタＴｒ
２のゲートに、もう一方はＴｒ１のソースの画素電極に接続されている。
電源線Ｖｉの電圧（電源電圧）は一定の高さに保たれている。また対向電極の電圧も、
一定の高さに保たれている。
なお、トランジスタＴｒ１及びＴｒ２はｎチャネル型トランジスタとｐチャネル型トラ
ンジスタのどちらでも良い。ただし、トランジスタＴｒ１及びＴｒ２の極性は同じである
。なお、陽極を画素電極として用い、陰極を対向電極として用いる場合、トランジスタＴ
ｒ１及びＴｒ２はｎチャネル型トランジスタであるのが望ましい。逆に、陽極を対向電極
として用い、陰極を画素電極として用いる場合、トランジスタＴｒ１及びＴｒ２はｐチャ
ネル型トランジスタであるのが望ましい。
トランジスタＴｒ３、Ｔｒ４、Ｔｒ５は、ｎチャネル型トランジスタとｐチャネル型ト
ランジスタのどちらでも良い。
図３４に示した画素を有する発光装置の動作は、図３に示した画素の場合と同様に、書
き込み期間Ｔａと表示期間Ｔｄとに分けて説明することが可能である。
また、第１〜３走査線に印加される電圧については、図４に示したタイミングチャートを
参照することができる。また図３５は、図３４に示した画素の、書き込み期間Ｔａと表示
期間ＴｄにおけるトランジスタＴｒ１とトランジスタＴｒ２の接続を、簡単に示した図で
ある。
書き込み期間Ｔａが開始されると、第１走査線Ｇ、第２走査線Ｐが選択される。よって
、トランジスタＴｒ３とトランジスタＴｒ４がオンになる。なお、第３走査線Ｒは選択さ
れていないので、トランジスタＴｒ５はオフになっている。
そして、信号線駆動回路１０２に入力されるビデオ信号に基づき、信号線Ｓ１〜Ｓｘと
電源線Ｖ１〜Ｖｘの間に、それぞれビデオ信号に応じた信号電流Ｉｃが流れる。
図３５（Ａ）に、書き込み期間Ｔａにおいて、信号線Ｓｉにビデオ信号に応じた信号電
流Ｉｃが流れた場合の、画素１０１の概略図を示す。７８６は対向電極に電圧を与える電
源との接続用の端子を意味している。また、７８７は信号線駆動回路１０２が有する定電
流源を意味する。
トランジスタＴｒ３はオンの状態にあるので、信号線Ｓｉにビデオ信号に応じた信号電
流Ｉｃが流れると、信号電流ＩｃはトランジスタＴｒ１のドレインとソースの間に流れる
。このときトランジスタＴｒ１は、ゲートとドレインが接続されているので飽和領域で動
作しており、式１が成り立つ。よって、トランジスタＴｒ１のゲート電圧ＶGSは電流値Ｉ
ｃによって定まる。
そしてトランジスタＴｒ２のゲートは、トランジスタＴｒ１のゲートに接続されている
。
書き込み期間Ｔａが終了すると、第１走査線Ｇ、第２走査線Ｐの選択が終了する。この
とき、第２走査線Ｐの選択が、第１走査線Ｇよりも先に終了するのが望ましい。なぜなら
トランジスタＴｒ３が先にオフになってしまうと、保持容量７８１の電荷がＴｒ４を通っ
て漏れてしまうからである。
書き込み期間Ｔａが終了すると、次に表示期間Ｔｄが開始される。表示期間Ｔｄが開始
されると、第３走査線Ｒが選択されトランジスタＴｒ５がオンになる。
なお、第１走査線Ｇ及び第２走査線Ｐは選択されていないので、トランジスタＴｒ３及び
Ｔｒ４はオフになっている。
図３５（Ｂ）に、表示期間Ｔｄにおける画素の概略図を示す。トランジスタＴｒ３及び
トランジスタＴｒ４はオフの状態にある。また、トランジスタＴｒ１及びトランジスタＴ
ｒ２のソースは発光素子７８０の画素電極に接続されている。
一方トランジスタＴｒ１、Ｔｒ２においては、書き込み期間Ｔａにおいて定められたＶ
GSがそのまま保持されている。そして、トランジスタＴｒ２のゲートは、トランジスタＴ
ｒ１のゲートに接続されている。また、トランジスタＴｒ２のソースは、トランジスタＴ
ｒ１のソースに接続されている。よって、トランジスタＴｒ１のゲート電圧は、そのまま
トランジスタＴｒ２のゲート電圧となる。さらに、トランジスタＴｒ１のドレイン及びト
ランジスタＴｒ２のドレインは電源線Ｖｉに接続されているので、トランジスタＴｒ２の
ドレイン電流Ｉ2は、トランジスタＴｒ１のドレイン電流Ｉ1に比例する大きさになる。特
に、μＣ0Ｗ／Ｌ及びＶTHが互いに等しいとき、トランジスタＴｒ１とトランジスタＴｒ
２のドレイン電流は互いに等しくなり、Ｉ2＝Ｉ1＝Ｉｃとなる。
また、トランジスタＴｒ５がオンなので、トランジスタＴｒ１のドレイン電流Ｉ1と、
トランジスタＴｒ２のドレイン電流Ｉ2は、共に発光素子に流れる電流として発光素子７
８０に流れる。よって、表示期間Ｔｄでは、ドレイン電流Ｉ1と、ドレイン電流Ｉ2を合わ
せた大きさの電流が発光素子７８０に流れ、該発光素子に流れる電流の大きさに見合った
輝度で、発光素子７８０が発光する。
そして１ライン目の画素において表示期間Ｔｄが開始されると、次に２ライン目の画素
において表示期間Ｔｄが開始される。そして１ライン目の画素と同様に、第３走査線Ｒ２
が選択され、トランジスタＴｒ５がオンになる。なお、第１走査線Ｇ２及び第２走査線Ｐ
２は選択されていないので、トランジスタＴｒ３及びＴｒ４はオフになっている。よって
、ドレイン電流Ｉ1と、ドレイン電流Ｉ2を合わせた電流の大きさに見合った輝度で、発光
素子７８０は発光する。
そして、２ライン目の画素において表示期間Ｔｄが開始されると、３ライン目からｙラ
イン目の画素まで順に表示期間Ｔｄが開始され、上述した動作が繰り返される。
書き込み期間Ｔａと、表示期間Ｔｄが終了すると１フレーム期間が終了する。
１つのフレーム期間において１つの画像が表示される。そして、次のフレーム期間が開始
され、再び書き込み期間Ｔａが開始されて、上述した動作が繰り返される。
なお、発光素子に流れる電流の大きさに見合った輝度で発光素子７８０が発光するので
、各画素の階調は、表示期間Ｔｄにおける発光素子に流れる電流の大きさで決まる。なお
、書き込み期間Ｔａにおいても、Ｔｒ２のドレイン電流の大きさに見合った輝度で発光し
ているが、その階調に与える影響は、実際のパネルでは無視できる程度に小さいと考えら
れる。なぜなら、例えばＶＧＡだと４８０ラインの画素が画素部に設けられており、１ラ
インの画素の書き込み期間Ｔａは１フレーム期間の１／４８０程度と非常に小さいからで
ある。
本発明の画素では、表示期間において発光素子に流れる電流はドレイン電流Ｉ1と、ド
レイン電流Ｉ2の和である。よって、発光素子に流れる電流がドレイン電流Ｉ2のみに依存
していない。そのため、トランジスタＴｒ１とトランジスタＴｒ２の特性がずれて、トラ
ンジスタＴｒ２のドレイン電流Ｉ2と信号電流Ｉｃの比が画素間で異なっても、発光素子
に流れる電流の値が画素間でずれるのを抑え、輝度のばらつきが視認されるのを防ぐこと
ができる。
また、本発明の画素では、書き込み期間ＴａにおいてトランジスタＴｒ１のドレイン電
流は発光素子に流れていない。よって信号線駆動回路によって画素に電流が供給され、ト
ランジスタＴｒ１のドレイン電流が流れることでゲート電圧が変化しはじめてから、その
値が安定するまでの時間は、発光素子の容量に左右されない。したがって、従来の画素と
比べて、供給された電流から変換される電圧が早く安定するので、電流を書き込む時間を
短くすることができ、動画表示において残像が視認されてしまうのを防ぐことができる。
また、従来と同様に、電流入力型の発光装置の利点も兼ね備えている。すなわち、ＴＦ
Ｔの特性が画素毎にばらついていても、電圧入力型の発光装置に比べて画素間で発光素子
の輝度にばらつきが生じるのを防ぐことができる。また、図２５に示した電圧入力型の画
素のＴＦＴ５１を線形領域で動作させたときに比べて、発光素子の劣化による輝度の低下
を抑えることができる。また、有機発光層の温度が外気温や発光パネル自身が発する熱等
に左右されても、発光素子の輝度が変化するのを抑えることができ、また温度の上昇に伴
って消費電流が大きくなるのを防ぐことができる。
なお、本実施例において、トランジスタＴｒ４のソースとドレインは、一方はトランジ
スタＴｒ１のドレインに、もう一方はトランジスタＴｒ１のゲート及びトランジスタＴｒ
２のゲートに接続されている。しかし本実例はこの構成に限定されない。本発明の画素は
、書き込み期間ＴａにおいてトランジスタＴｒ１のゲートとドレインを接続し、表示期間
においてトランジスタＴｒ１のゲートとドレインを切り離すことができるように、トラン
ジスタＴｒ４が他の素子または配線と接続されていれば良い。
また本実施例において、トランジスタＴｒ５のソースとドレインは、一方はＴｒ２のソ
ースに、もう一方はＴｒ１のソースに接続されている。しかし本実例はこの構成に限定さ
れない。本発明の画素は、書き込み期間ＴａにおいてトランジスタＴｒ１のソースと画素
電極とを切り離し、表示期間においてトランジスタＴｒ１のソースと画素電極とを接続す
ることができるように、トランジスタＴｒ５が他の素子または配線と接続されていれば良
い。
つまり、Ｔｒ３、Ｔｒ４、Ｔｒ５は、Ｔａでは図３５（Ａ）のように接続され、Ｔｄで
は図３５（Ｂ）のように接続されていれば良い。また、Ｇｊ、Ｐｊ、Ｒｊは３本が別の配
線となっているが、まとめて１本や２本にしても良い。
つまり、ＴａにおいてＴｒ１を流れる電流は全て電流源で制御されていれば良い。Ｔｄ
においてはＴｒ１とＴｒ２を流れる電流は発光素子に流れれば良い。
また、発光素子の画素電極をＴｒ２のソースに接続するのではなく、Ｔｒ１のソースに
接続するようにしても良い。ただしこの場合、Ｔｒ１のソースと画素電極とが書き込み期
間において切り離され、表示期間において接続されるように、接続を制御する別途トラン
ジスタを用意する必要がある。なおこのＴｒ１のソースと画素電極の接続を制御するトラ
ンジスタを、Ｔｒ５と異なる極性とし、互いのゲートを接続するようにしても良い。
なお、本実施例の構成は、実施例４〜実施例１３のいずれの構成とも自由に組み合わせ
て実施することが可能である。

Claims (4)

  1. 画素を有する発光装置であって、
    前記画素は、第１の回路と、第２の回路と、発光素子とを有し、
    前記第１の回路は、第１の配線から供給される第１の電流を第１の電圧に変換することができる第１の機能を有し、
    前記第２の回路は、前記第１の電流を前記第１の電圧に変換することができる第２の機能と、前記第１の電圧を第２の電流に変換することができる第３の機能と、を有し、
    前記発光素子は、前記第２の電流が供給されることができる機能を有し、
    前記第１乃至第３の機能は、Ｎチャネル型トランジスタを用いて実現されることを特徴とする発光装置。
  2. 請求項１において、
    前記第２の回路は、前記第１の電圧を保持する手段を有することを特徴とする発光装置。
  3. 請求項１乃至請求項４のいずれか一に記載の発光装置、または、請求項５乃至請求項８のいずれか一に記載の半導体装置と、ＦＰＣと、を有する表示モジュール。
  4. 請求項１乃至請求項４のいずれか一に記載の発光装置、請求項５乃至請求項８のいずれか一に記載の半導体装置、または、請求項９に記載の表示モジュールと、アンテナ、スピーカー、操作キー、または、バッテリと、を有する電子機器。
JP2012052598A 2001-08-29 2012-03-09 発光装置、表示モジュール及び電子機器 Expired - Fee Related JP5448277B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012052598A JP5448277B2 (ja) 2001-08-29 2012-03-09 発光装置、表示モジュール及び電子機器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001258936 2001-08-29
JP2001258936 2001-08-29
JP2012052598A JP5448277B2 (ja) 2001-08-29 2012-03-09 発光装置、表示モジュール及び電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009112374A Division JP5030993B2 (ja) 2001-08-29 2009-05-02 発光装置、半導体装置、表示モジュール及び電子機器

Publications (2)

Publication Number Publication Date
JP2012155327A true JP2012155327A (ja) 2012-08-16
JP5448277B2 JP5448277B2 (ja) 2014-03-19

Family

ID=19086376

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009112374A Expired - Fee Related JP5030993B2 (ja) 2001-08-29 2009-05-02 発光装置、半導体装置、表示モジュール及び電子機器
JP2012052598A Expired - Fee Related JP5448277B2 (ja) 2001-08-29 2012-03-09 発光装置、表示モジュール及び電子機器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2009112374A Expired - Fee Related JP5030993B2 (ja) 2001-08-29 2009-05-02 発光装置、半導体装置、表示モジュール及び電子機器

Country Status (5)

Country Link
US (5) US7046240B2 (ja)
JP (2) JP5030993B2 (ja)
KR (1) KR100910166B1 (ja)
CN (2) CN100371962C (ja)
TW (1) TW546600B (ja)

Families Citing this family (185)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100637433B1 (ko) * 2004-05-24 2006-10-20 삼성에스디아이 주식회사 발광 표시 장치
US7569849B2 (en) * 2001-02-16 2009-08-04 Ignis Innovation Inc. Pixel driver circuit and pixel circuit having the pixel driver circuit
US6753654B2 (en) * 2001-02-21 2004-06-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic appliance
JP4831874B2 (ja) * 2001-02-26 2011-12-07 株式会社半導体エネルギー研究所 発光装置及び電子機器
US6693385B2 (en) * 2001-03-22 2004-02-17 Semiconductor Energy Laboratory Co., Ltd. Method of driving a display device
US6876350B2 (en) * 2001-08-10 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic equipment using the same
CN100371962C (zh) * 2001-08-29 2008-02-27 株式会社半导体能源研究所 发光器件、发光器件驱动方法、以及电子设备
TW563088B (en) 2001-09-17 2003-11-21 Semiconductor Energy Lab Light emitting device, method of driving a light emitting device, and electronic equipment
JP3810725B2 (ja) 2001-09-21 2006-08-16 株式会社半導体エネルギー研究所 発光装置及び電子機器
GB2384100B (en) * 2002-01-09 2005-10-26 Seiko Epson Corp An electronic circuit for controlling the current supply to an element
JP2004138803A (ja) * 2002-10-17 2004-05-13 Seiko Epson Corp 電子回路、電気光学装置及び電子機器
US8035626B2 (en) * 2002-11-29 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Current driving circuit and display device using the current driving circuit
JPWO2004054114A1 (ja) * 2002-12-10 2006-04-13 株式会社半導体エネルギー研究所 半導体装置、デジタル・アナログ変換回路及びそれらを用いた表示装置
US7485579B2 (en) * 2002-12-13 2009-02-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2004200378A (ja) * 2002-12-18 2004-07-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4307830B2 (ja) * 2002-12-25 2009-08-05 株式会社半導体エネルギー研究所 画像表示装置
JP4339103B2 (ja) 2002-12-25 2009-10-07 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP4663963B2 (ja) * 2003-02-17 2011-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4378087B2 (ja) * 2003-02-19 2009-12-02 奇美電子股▲ふん▼有限公司 画像表示装置
JP2004254190A (ja) * 2003-02-21 2004-09-09 Seiko Epson Corp 電子回路、電子装置、電気光学装置及び電子機器
CA2419704A1 (en) 2003-02-24 2004-08-24 Ignis Innovation Inc. Method of manufacturing a pixel with organic light-emitting diode
JP4663327B2 (ja) * 2003-02-28 2011-04-06 株式会社半導体エネルギー研究所 半導体装置
TWI230914B (en) * 2003-03-12 2005-04-11 Au Optronics Corp Circuit of current driving active matrix organic light emitting diode pixel and driving method thereof
JP4360121B2 (ja) * 2003-05-23 2009-11-11 ソニー株式会社 画素回路、表示装置、および画素回路の駆動方法
JP4235045B2 (ja) * 2003-06-24 2009-03-04 株式会社 日立ディスプレイズ 表示装置の駆動方法
JP2005099713A (ja) * 2003-08-25 2005-04-14 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法及び電子機器
TWI229313B (en) * 2003-09-12 2005-03-11 Au Optronics Corp Display pixel circuit and driving method thereof
CA2443206A1 (en) * 2003-09-23 2005-03-23 Ignis Innovation Inc. Amoled display backplanes - pixel driver circuits, array architecture, and external compensation
US7126566B2 (en) * 2003-11-01 2006-10-24 Wintek Corporation Driving circuit and driving method of active matrix organic electro-luminescence display
JP2005181975A (ja) * 2003-11-20 2005-07-07 Seiko Epson Corp 画素回路、電気光学装置および電子機器
KR100599724B1 (ko) * 2003-11-20 2006-07-12 삼성에스디아이 주식회사 표시 패널, 이를 이용한 발광 표시 장치 및 그 구동 방법
TWI250823B (en) * 2003-11-26 2006-03-01 Rohm Co Ltd D/A converter circuit, organic EL drive circuit and organic EL display device
TW200540775A (en) * 2004-04-27 2005-12-16 Rohm Co Ltd Reference current generator circuit of organic EL drive circuit, organic EL drive circuit and organic el display device
JP3933667B2 (ja) * 2004-04-29 2007-06-20 三星エスディアイ株式会社 発光表示パネル及び発光表示装置
DE102004022424A1 (de) * 2004-05-06 2005-12-01 Deutsche Thomson-Brandt Gmbh Schaltung und Ansteuerverfahren für eine Leuchtanzeige
KR101142994B1 (ko) * 2004-05-20 2012-05-08 삼성전자주식회사 표시 장치 및 그 구동 방법
US7245297B2 (en) * 2004-05-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
DE102004028233A1 (de) * 2004-06-11 2005-12-29 Deutsche Thomson-Brandt Gmbh Verfahren zur Ansteuerung und Schaltung eines Elements einer Leuchtanzeige
JP4834876B2 (ja) * 2004-06-25 2011-12-14 京セラ株式会社 画像表示装置
CA2472671A1 (en) 2004-06-29 2005-12-29 Ignis Innovation Inc. Voltage-programming scheme for current-driven amoled displays
JP4170963B2 (ja) * 2004-07-22 2008-10-22 浜松ホトニクス株式会社 Ｌｅｄ駆動回路
KR100612392B1 (ko) * 2004-10-13 2006-08-16 삼성에스디아이 주식회사 발광 표시 장치 및 발광 표시 패널
JP2006133285A (ja) * 2004-11-02 2006-05-25 Mitsubishi Electric Corp 表示装置およびその製造方法
JP4311340B2 (ja) * 2004-11-10 2009-08-12 ソニー株式会社 定電流駆動装置
KR20060054603A (ko) * 2004-11-15 2006-05-23 삼성전자주식회사 표시 장치 및 그 구동 방법
KR100688801B1 (ko) * 2004-11-22 2007-03-02 삼성에스디아이 주식회사 델타 화소회로 및 발광 표시장치
KR100598431B1 (ko) * 2004-11-25 2006-07-11 한국전자통신연구원 능동 구동 전압/전류형 유기 ｅｌ 화소 회로 및 표시 장치
WO2006059813A1 (en) * 2004-12-03 2006-06-08 Seoul National University Industry Foundation Picture element structure of current programming method type active matrix organic emitting diode display and driving method of data line
CA2490858A1 (en) 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays
US10013907B2 (en) 2004-12-15 2018-07-03 Ignis Innovation Inc. Method and system for programming, calibrating and/or compensating, and driving an LED display
US9275579B2 (en) 2004-12-15 2016-03-01 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US20140111567A1 (en) 2005-04-12 2014-04-24 Ignis Innovation Inc. System and method for compensation of non-uniformities in light emitting device displays
US9280933B2 (en) 2004-12-15 2016-03-08 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US9799246B2 (en) 2011-05-20 2017-10-24 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
WO2006063448A1 (en) 2004-12-15 2006-06-22 Ignis Innovation Inc. Method and system for programming, calibrating and driving a light emitting device display
US8576217B2 (en) 2011-05-20 2013-11-05 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US9171500B2 (en) 2011-05-20 2015-10-27 Ignis Innovation Inc. System and methods for extraction of parasitic parameters in AMOLED displays
US10012678B2 (en) 2004-12-15 2018-07-03 Ignis Innovation Inc. Method and system for programming, calibrating and/or compensating, and driving an LED display
US20060158397A1 (en) * 2005-01-14 2006-07-20 Joon-Chul Goh Display device and driving method therefor
CA2495726A1 (en) 2005-01-28 2006-07-28 Ignis Innovation Inc. Locally referenced voltage programmed pixel for amoled displays
CA2496642A1 (en) 2005-02-10 2006-08-10 Ignis Innovation Inc. Fast settling time driving method for organic light-emitting diode (oled) displays based on current programming
JP2006259530A (ja) * 2005-03-18 2006-09-28 Seiko Epson Corp 有機ｅｌ装置及びその駆動方法並びに電子機器
TWI253846B (en) * 2005-03-28 2006-04-21 Ind Tech Res Inst Photo-sensing display unit
TWI272040B (en) * 2005-06-01 2007-01-21 Au Optronics Corp Electroluminescence display and pixel array thereof
CN102663977B (zh) 2005-06-08 2015-11-18 伊格尼斯创新有限公司 用于驱动发光器件显示器的方法和系统
KR101137849B1 (ko) * 2005-06-28 2012-04-20 엘지디스플레이 주식회사 발광 표시장치
CA2518276A1 (en) 2005-09-13 2007-03-13 Ignis Innovation Inc. Compensation technique for luminance degradation in electro-luminance devices
US9153341B2 (en) * 2005-10-18 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Shift register, semiconductor device, display device, and electronic device
KR101324756B1 (ko) * 2005-10-18 2013-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그의 구동방법
EP1796070A1 (en) 2005-12-08 2007-06-13 Thomson Licensing Luminous display and method for controlling the same
TWI272570B (en) * 2005-12-08 2007-02-01 Chi Mei El Corp Organic light emitting display and pixel with voltage compensation technique thereof
US9269322B2 (en) 2006-01-09 2016-02-23 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
US9489891B2 (en) 2006-01-09 2016-11-08 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
EP1971975B1 (en) 2006-01-09 2015-10-21 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
GB2436390B (en) * 2006-03-23 2011-06-29 Cambridge Display Tech Ltd Image processing systems
JP5397219B2 (ja) 2006-04-19 2014-01-22 イグニス・イノベーション・インコーポレイテッド アクティブマトリックス表示装置用の安定な駆動スキーム
US20070273618A1 (en) * 2006-05-26 2007-11-29 Toppoly Optoelectronics Corp. Pixels and display panels
KR100967142B1 (ko) * 2006-08-01 2010-07-06 가시오게산키 가부시키가이샤 표시구동장치 및 표시장치
CA2556961A1 (en) 2006-08-15 2008-02-15 Ignis Innovation Inc. Oled compensation technique based on oled capacitance
TW200811812A (en) * 2006-08-16 2008-03-01 Tpo Displays Corp System for displaying image and driving method for organic light-emitting element
EP1895545B1 (en) 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
CN101427296B (zh) * 2006-09-05 2011-05-18 佳能株式会社 有机发光显示设备
KR101298302B1 (ko) * 2006-09-07 2013-08-26 더 리젠츠 오브 더 유니버시티 오브 미시간 유기 발광다이오드 표시장치와 그의 구동방법
TWI442368B (zh) * 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法
CN101192373B (zh) * 2006-11-27 2012-01-18 奇美电子股份有限公司 有机发光显示器及其具有电压补偿技术的有机发光像素
JP2008298970A (ja) * 2007-05-30 2008-12-11 Canon Inc 有機ｅｌ画素回路及びその駆動方法
WO2009127065A1 (en) 2008-04-18 2009-10-22 Ignis Innovation Inc. System and driving method for light emitting device display
KR101458911B1 (ko) * 2008-05-07 2014-11-12 삼성디스플레이 주식회사 표시 장치
CA2637343A1 (en) 2008-07-29 2010-01-29 Ignis Innovation Inc. Improving the display source driver
JP5107824B2 (ja) * 2008-08-18 2012-12-26 富士フイルム株式会社 表示装置およびその駆動制御方法
US8284142B2 (en) 2008-09-30 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Display device
US9370075B2 (en) 2008-12-09 2016-06-14 Ignis Innovation Inc. System and method for fast compensation programming of pixels in a display
CN101847648B (zh) * 2009-03-23 2012-11-21 北京京东方光电科技有限公司 有源矩阵有机发光二极管像素结构及其制造方法
US10319307B2 (en) 2009-06-16 2019-06-11 Ignis Innovation Inc. Display system with compensation techniques and/or shared level resources
US9384698B2 (en) 2009-11-30 2016-07-05 Ignis Innovation Inc. System and methods for aging compensation in AMOLED displays
CA2669367A1 (en) 2009-06-16 2010-12-16 Ignis Innovation Inc Compensation technique for color shift in displays
US9311859B2 (en) 2009-11-30 2016-04-12 Ignis Innovation Inc. Resetting cycle for aging compensation in AMOLED displays
CA2688870A1 (en) 2009-11-30 2011-05-30 Ignis Innovation Inc. Methode and techniques for improving display uniformity
KR101778513B1 (ko) 2009-10-09 2017-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 표시 장치 및 이를 포함한 전자 기기
KR102023128B1 (ko) * 2009-10-21 2019-09-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 아날로그 회로 및 반도체 장치
US8633873B2 (en) 2009-11-12 2014-01-21 Ignis Innovation Inc. Stable fast programming scheme for displays
US10996258B2 (en) 2009-11-30 2021-05-04 Ignis Innovation Inc. Defect detection and correction of pixel circuits for AMOLED displays
US8803417B2 (en) 2009-12-01 2014-08-12 Ignis Innovation Inc. High resolution pixel architecture
US8399948B2 (en) * 2009-12-04 2013-03-19 Lg Innotek Co., Ltd. Light emitting device, light emitting device package and lighting system
CA2687631A1 (en) 2009-12-06 2011-06-06 Ignis Innovation Inc Low power driving scheme for display applications
US10176736B2 (en) 2010-02-04 2019-01-08 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US10089921B2 (en) 2010-02-04 2018-10-02 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US9881532B2 (en) 2010-02-04 2018-01-30 Ignis Innovation Inc. System and method for extracting correlation curves for an organic light emitting device
US20140313111A1 (en) 2010-02-04 2014-10-23 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US10163401B2 (en) 2010-02-04 2018-12-25 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
CA2692097A1 (en) 2010-02-04 2011-08-04 Ignis Innovation Inc. Extracting correlation curves for light emitting device
CA2696778A1 (en) 2010-03-17 2011-09-17 Ignis Innovation Inc. Lifetime, uniformity, parameter extraction methods
KR101681097B1 (ko) * 2010-07-27 2016-12-02 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
JP5304761B2 (ja) * 2010-09-28 2013-10-02 カシオ計算機株式会社 発光装置及び電子機器
US8963415B2 (en) * 2010-11-15 2015-02-24 Panasonic Corporation Organic EL element, display panel, and display device
US8907991B2 (en) 2010-12-02 2014-12-09 Ignis Innovation Inc. System and methods for thermal compensation in AMOLED displays
US8922464B2 (en) 2011-05-11 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device and driving method thereof
US9351368B2 (en) 2013-03-08 2016-05-24 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9606607B2 (en) 2011-05-17 2017-03-28 Ignis Innovation Inc. Systems and methods for display systems with dynamic power control
CN109272933A (zh) 2011-05-17 2019-01-25 伊格尼斯创新公司 操作显示器的方法
US9886899B2 (en) 2011-05-17 2018-02-06 Ignis Innovation Inc. Pixel Circuits for AMOLED displays
US20140368491A1 (en) 2013-03-08 2014-12-18 Ignis Innovation Inc. Pixel circuits for amoled displays
US9530349B2 (en) 2011-05-20 2016-12-27 Ignis Innovations Inc. Charged-based compensation and parameter extraction in AMOLED displays
US9466240B2 (en) 2011-05-26 2016-10-11 Ignis Innovation Inc. Adaptive feedback system for compensating for aging pixel areas with enhanced estimation speed
EP2715710B1 (en) 2011-05-27 2017-10-18 Ignis Innovation Inc. Systems and methods for aging compensation in amoled displays
CN106898307B (zh) 2011-05-28 2021-04-27 伊格尼斯创新公司 在以交错模式实施的显示器上显示图像的方法
US8901579B2 (en) 2011-08-03 2014-12-02 Ignis Innovation Inc. Organic light emitting diode and method of manufacturing
US9070775B2 (en) 2011-08-03 2015-06-30 Ignis Innovations Inc. Thin film transistor
US8710505B2 (en) 2011-08-05 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101960971B1 (ko) * 2011-08-05 2019-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN102708787A (zh) * 2011-08-25 2012-10-03 京东方科技集团股份有限公司 Amoled像素单元驱动电路和方法、像素单元以及显示装置
CN102708786B (zh) * 2011-08-25 2014-12-10 京东方科技集团股份有限公司 Amoled像素单元驱动电路和方法、像素单元以及显示装置
JP6050054B2 (ja) 2011-09-09 2016-12-21 株式会社半導体エネルギー研究所 半導体装置
KR102549647B1 (ko) 2011-10-18 2023-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
US9385169B2 (en) 2011-11-29 2016-07-05 Ignis Innovation Inc. Multi-functional active matrix organic light-emitting diode display
US9324268B2 (en) 2013-03-15 2016-04-26 Ignis Innovation Inc. Amoled displays with multiple readout circuits
US10089924B2 (en) 2011-11-29 2018-10-02 Ignis Innovation Inc. Structural and low-frequency non-uniformity compensation
TWI464788B (zh) * 2011-12-22 2014-12-11 Ind Tech Res Inst 感測元件陣列及其製作方法
US8937632B2 (en) 2012-02-03 2015-01-20 Ignis Innovation Inc. Driving system for active-matrix displays
US10043794B2 (en) 2012-03-22 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN102708798B (zh) * 2012-04-28 2015-05-13 京东方科技集团股份有限公司 一种像素单元驱动电路、驱动方法、像素单元和显示装置
US9747834B2 (en) 2012-05-11 2017-08-29 Ignis Innovation Inc. Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore
US8922544B2 (en) 2012-05-23 2014-12-30 Ignis Innovation Inc. Display systems with compensation for line propagation delay
US9916793B2 (en) * 2012-06-01 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving the same
JP6228753B2 (ja) * 2012-06-01 2017-11-08 株式会社半導体エネルギー研究所 半導体装置、表示装置、表示モジュール、及び電子機器
US9336717B2 (en) 2012-12-11 2016-05-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9786223B2 (en) 2012-12-11 2017-10-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9830857B2 (en) 2013-01-14 2017-11-28 Ignis Innovation Inc. Cleaning common unwanted signals from pixel measurements in emissive displays
CN108665836B (zh) 2013-01-14 2021-09-03 伊格尼斯创新公司 补偿测量的器件电流相对于参考电流的偏差的方法和系统
CA2894717A1 (en) 2015-06-19 2016-12-19 Ignis Innovation Inc. Optoelectronic device characterization in array with shared sense line
US9721505B2 (en) 2013-03-08 2017-08-01 Ignis Innovation Inc. Pixel circuits for AMOLED displays
EP2779147B1 (en) 2013-03-14 2016-03-02 Ignis Innovation Inc. Re-interpolation with edge detection for extracting an aging pattern for AMOLED displays
DE112014001402T5 (de) 2013-03-15 2016-01-28 Ignis Innovation Inc. Dynamische Anpassung von Berührungsauflösungen einer Amoled-Anzeige
WO2014174427A1 (en) 2013-04-22 2014-10-30 Ignis Innovation Inc. Inspection system for oled display panels
CN103325338B (zh) * 2013-06-18 2015-06-24 京东方科技集团股份有限公司 一种amoled驱动电路、驱动方法和显示装置
CN105474296B (zh) 2013-08-12 2017-08-18 伊格尼斯创新公司 一种使用图像数据来驱动显示器的方法及装置
US9741282B2 (en) 2013-12-06 2017-08-22 Ignis Innovation Inc. OLED display system and method
US9761170B2 (en) 2013-12-06 2017-09-12 Ignis Innovation Inc. Correction for localized phenomena in an image array
US9502653B2 (en) 2013-12-25 2016-11-22 Ignis Innovation Inc. Electrode contacts
US10997901B2 (en) 2014-02-28 2021-05-04 Ignis Innovation Inc. Display system
US10176752B2 (en) 2014-03-24 2019-01-08 Ignis Innovation Inc. Integrated gate driver
DE102015206281A1 (de) 2014-04-08 2015-10-08 Ignis Innovation Inc. Anzeigesystem mit gemeinsam genutzten Niveauressourcen für tragbare Vorrichtungen
KR101519445B1 (ko) * 2014-04-14 2015-05-12 숭실대학교산학협력단 전압보상형 화소회로 및 그 구동방법
CA2872563A1 (en) 2014-11-28 2016-05-28 Ignis Innovation Inc. High pixel density array architecture
CA2873476A1 (en) 2014-12-08 2016-06-08 Ignis Innovation Inc. Smart-pixel display architecture
CA2879462A1 (en) 2015-01-23 2016-07-23 Ignis Innovation Inc. Compensation for color variation in emissive devices
CA2886862A1 (en) 2015-04-01 2016-10-01 Ignis Innovation Inc. Adjusting display brightness for avoiding overheating and/or accelerated aging
CA2889870A1 (en) 2015-05-04 2016-11-04 Ignis Innovation Inc. Optical feedback system
CA2892714A1 (en) 2015-05-27 2016-11-27 Ignis Innovation Inc Memory bandwidth reduction in compensation system
KR102431363B1 (ko) * 2015-06-30 2022-08-09 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 구동 방법
US10373554B2 (en) 2015-07-24 2019-08-06 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
US10657895B2 (en) 2015-07-24 2020-05-19 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2898282A1 (en) 2015-07-24 2017-01-24 Ignis Innovation Inc. Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays
CA2900170A1 (en) 2015-08-07 2017-02-07 Gholamreza Chaji Calibration of pixel based on improved reference values
CA2908285A1 (en) 2015-10-14 2017-04-14 Ignis Innovation Inc. Driver with multiple color pixel structure
CA2909813A1 (en) 2015-10-26 2017-04-26 Ignis Innovation Inc High ppi pattern orientation
CN106409224A (zh) * 2016-10-28 2017-02-15 京东方科技集团股份有限公司 像素驱动电路、驱动电路、显示基板和显示装置
DE102017222059A1 (de) 2016-12-06 2018-06-07 Ignis Innovation Inc. Pixelschaltungen zur Minderung von Hysterese
US10714018B2 (en) 2017-05-17 2020-07-14 Ignis Innovation Inc. System and method for loading image correction data for displays
US11025899B2 (en) 2017-08-11 2021-06-01 Ignis Innovation Inc. Optical correction systems and methods for correcting non-uniformity of emissive display devices
CN108022545B (zh) * 2018-01-19 2021-09-14 昆山国显光电有限公司 显示屏调光方法、装置、存储介质及电子设备
US10971078B2 (en) 2018-02-12 2021-04-06 Ignis Innovation Inc. Pixel measurement through data line
CN110264953B (zh) * 2019-06-19 2021-02-05 京东方科技集团股份有限公司 像素电路及其驱动方法、像素结构和显示装置
CN112071882B (zh) * 2020-09-16 2023-07-28 合肥京东方卓印科技有限公司 显示基板及其制备方法、显示装置
CN113112964B (zh) * 2021-04-14 2022-08-09 京东方科技集团股份有限公司 像素电路、像素驱动方法和显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003076327A (ja) * 2001-09-05 2003-03-14 Nec Corp 電流駆動素子の駆動回路及び駆動方法ならびに画像表示装置
JP2003099001A (ja) * 2001-09-25 2003-04-04 Matsushita Electric Ind Co Ltd アクティブマトリクス型表示装置及びその駆動方法
JP2003108065A (ja) * 2001-09-28 2003-04-11 Matsushita Electric Ind Co Ltd アクティブマトリクス型表示装置及びその駆動方法
JP2003108066A (ja) * 2001-09-28 2003-04-11 Matsushita Electric Ind Co Ltd アクティブマトリクス型表示装置及びその駆動方法
JP2009169442A (ja) * 2001-08-29 2009-07-30 Semiconductor Energy Lab Co Ltd 発光装置

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3786279A (en) * 1972-05-30 1974-01-15 Motorola Inc Adaptive transistor switch
US5684365A (en) 1994-12-14 1997-11-04 Eastman Kodak Company TFT-el display panel using organic electroluminescent media
WO1997007631A1 (fr) * 1995-08-11 1997-02-27 Kabushiki Kaisha Toshiba Systeme d'imagerie, dispositif d'imagerie a circuit integre a semi-conducteur, et procede de sortie differentielle utilise dans le systeme
JPH09329806A (ja) * 1996-06-11 1997-12-22 Toshiba Corp 液晶表示装置
US5990629A (en) 1997-01-28 1999-11-23 Casio Computer Co., Ltd. Electroluminescent display device and a driving method thereof
JPH10214060A (ja) 1997-01-28 1998-08-11 Casio Comput Co Ltd 電界発光表示装置およびその駆動方法
US5952789A (en) 1997-04-14 1999-09-14 Sarnoff Corporation Active matrix organic light emitting diode (amoled) display pixel structure and data load/illuminate circuit therefor
US6229506B1 (en) * 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
US6023259A (en) 1997-07-11 2000-02-08 Fed Corporation OLED active matrix using a single transistor current mode pixel design
JP3252897B2 (ja) 1998-03-31 2002-02-04 日本電気株式会社 素子駆動装置および方法、画像表示装置
GB9812739D0 (en) 1998-06-12 1998-08-12 Koninkl Philips Electronics Nv Active matrix electroluminescent display devices
GB9812742D0 (en) 1998-06-12 1998-08-12 Philips Electronics Nv Active matrix electroluminescent display devices
JP2000040924A (ja) 1998-07-24 2000-02-08 Nec Corp 定電流駆動回路
JP2953465B1 (ja) 1998-08-14 1999-09-27 日本電気株式会社 定電流駆動回路
JP3315652B2 (ja) 1998-09-07 2002-08-19 キヤノン株式会社 電流出力回路
JP3137095B2 (ja) 1998-10-30 2001-02-19 日本電気株式会社 定電流駆動回路
JP3686769B2 (ja) * 1999-01-29 2005-08-24 日本電気株式会社 有機ｅｌ素子駆動装置と駆動方法
JP2000267164A (ja) 1999-03-15 2000-09-29 Fuji Photo Film Co Ltd レンズ沈胴式カメラおよびその制御方法
TW483287B (en) 1999-06-21 2002-04-11 Semiconductor Energy Lab EL display device, driving method thereof, and electronic equipment provided with the EL display device
EP1130565A4 (en) 1999-07-14 2006-10-04 Sony Corp ATTACK CIRCUIT AND DISPLAY INCLUDING THE SAME, PIXEL CIRCUIT, AND ATTACK METHOD
JP2001042826A (ja) 1999-07-30 2001-02-16 Pioneer Electronic Corp アクティブマトリクス型発光パネル及び表示装置
JP2001147659A (ja) 1999-11-18 2001-05-29 Sony Corp 表示装置
TW587239B (en) * 1999-11-30 2004-05-11 Semiconductor Energy Lab Electric device
US6307322B1 (en) 1999-12-28 2001-10-23 Sarnoff Corporation Thin-film transistor circuitry with reduced sensitivity to variance in transistor threshold voltage
WO2001054107A1 (en) 2000-01-21 2001-07-26 Emagin Corporation Gray scale pixel driver for electronic display and method of operation therefor
KR100327374B1 (ko) 2000-03-06 2002-03-06 구자홍 액티브 구동 회로
JP2001324958A (ja) 2000-03-10 2001-11-22 Semiconductor Energy Lab Co Ltd 電子装置およびその駆動方法
US20020030647A1 (en) * 2000-06-06 2002-03-14 Michael Hack Uniform active matrix oled displays
TW466466B (en) 2000-06-21 2001-12-01 Chi Mei Optoelectronics Corp Driving circuit of thin film transistor light emitting display and the usage method thereof
US6738034B2 (en) 2000-06-27 2004-05-18 Hitachi, Ltd. Picture image display device and method of driving the same
KR20020032570A (ko) * 2000-07-07 2002-05-03 구사마 사부로 유기 전계 발광 표시장치용 전류 샘플링 회로
TW463393B (en) 2000-08-25 2001-11-11 Ind Tech Res Inst Structure of organic light emitting diode display
US6366116B1 (en) 2001-01-18 2002-04-02 Sunplus Technology Co., Ltd. Programmable driving circuit
US6753654B2 (en) 2001-02-21 2004-06-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic appliance
JP4831874B2 (ja) 2001-02-26 2011-12-07 株式会社半導体エネルギー研究所 発光装置及び電子機器
US6693385B2 (en) 2001-03-22 2004-02-17 Semiconductor Energy Laboratory Co., Ltd. Method of driving a display device
JP2002358049A (ja) 2001-05-31 2002-12-13 Canon Inc 発光素子の駆動回路、及びアクティブマトリクス型表示パネル
JP3849466B2 (ja) 2001-07-09 2006-11-22 セイコーエプソン株式会社 駆動回路、電気光学装置、駆動回路の駆動方法、有機エレクトロルミネッセンス装置及び電子機器
JP4556354B2 (ja) 2001-07-09 2010-10-06 セイコーエプソン株式会社 駆動回路、装置、及び電子機器
JP4447202B2 (ja) 2001-08-29 2010-04-07 株式会社半導体エネルギー研究所 発光装置
KR100695639B1 (ko) 2001-09-20 2007-03-15 파이오니아 가부시키가이샤 발광 소자용 구동 회로
JP4540903B2 (ja) 2001-10-03 2010-09-08 パナソニック株式会社 アクティブマトリクス型表示装置
JP2003150109A (ja) 2001-11-13 2003-05-23 Matsushita Electric Ind Co Ltd Ｅｌ表示装置の駆動方法とｅｌ表示装置およびその製造方法と情報表示装置
GB2384100B (en) * 2002-01-09 2005-10-26 Seiko Epson Corp An electronic circuit for controlling the current supply to an element
JP3989758B2 (ja) 2002-03-27 2007-10-10 シャープ株式会社 表示装置およびその駆動方法
JP4490650B2 (ja) 2002-04-26 2010-06-30 東芝モバイルディスプレイ株式会社 Ｅｌ表示装置の駆動方法、およびｅｌ表示装置
TW584820B (en) * 2003-02-11 2004-04-21 Au Optronics Corp Organic light emitting display

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009169442A (ja) * 2001-08-29 2009-07-30 Semiconductor Energy Lab Co Ltd 発光装置
JP2003076327A (ja) * 2001-09-05 2003-03-14 Nec Corp 電流駆動素子の駆動回路及び駆動方法ならびに画像表示装置
JP2003099001A (ja) * 2001-09-25 2003-04-04 Matsushita Electric Ind Co Ltd アクティブマトリクス型表示装置及びその駆動方法
JP2003108065A (ja) * 2001-09-28 2003-04-11 Matsushita Electric Ind Co Ltd アクティブマトリクス型表示装置及びその駆動方法
JP2003108066A (ja) * 2001-09-28 2003-04-11 Matsushita Electric Ind Co Ltd アクティブマトリクス型表示装置及びその駆動方法

Also Published As

Publication number Publication date
CN1407629A (zh) 2003-04-02
US8982021B2 (en) 2015-03-17
US20060256046A1 (en) 2006-11-16
US20090021539A1 (en) 2009-01-22
CN101257743A (zh) 2008-09-03
JP5448277B2 (ja) 2014-03-19
US20140225884A1 (en) 2014-08-14
JP5030993B2 (ja) 2012-09-19
KR100910166B1 (ko) 2009-07-30
US20030062524A1 (en) 2003-04-03
CN100371962C (zh) 2008-02-27
CN101257743B (zh) 2011-05-25
US8704736B2 (en) 2014-04-22
TW546600B (en) 2003-08-11
US20140015738A1 (en) 2014-01-16
US7411586B2 (en) 2008-08-12
JP2009169442A (ja) 2009-07-30
US8482491B2 (en) 2013-07-09
KR20030019194A (ko) 2003-03-06
US7046240B2 (en) 2006-05-16

Similar Documents

Publication Publication Date Title
JP5448277B2 (ja) 発光装置、表示モジュール及び電子機器
JP6676735B2 (ja) 表示装置
JP4827883B2 (ja) 半導体装置及び発光装置
JP3813555B2 (ja) 発光装置及び電子機器
JP3810724B2 (ja) 発光装置及び電子機器
JP4447202B2 (ja) 発光装置
JP3917494B2 (ja) 発光装置の駆動方法
JP2006338042A (ja) 発光装置、発光装置の駆動方法
JP4163225B2 (ja) 半導体装置及び発光装置
JP4159844B2 (ja) 発光装置並びに発光素子を用いた表示部を備えた情報端末、携帯電話、デジタルスチルカメラ及びビデオカメラ
JP4164048B2 (ja) スイッチ素子、それを用いた表示装置及び半導体装置
JP2004128374A6 (ja) 発光装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131223

R150 Certificate of patent or registration of utility model

Ref document number: 5448277

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees