KR101294647B1 - 반도체용 접착 조성물, 그것을 사용한 반도체 장치 및반도체 장치의 제조 방법 - Google Patents

반도체용 접착 조성물, 그것을 사용한 반도체 장치 및반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR101294647B1
KR101294647B1 KR1020077028554A KR20077028554A KR101294647B1 KR 101294647 B1 KR101294647 B1 KR 101294647B1 KR 1020077028554 A KR1020077028554 A KR 1020077028554A KR 20077028554 A KR20077028554 A KR 20077028554A KR 101294647 B1 KR101294647 B1 KR 101294647B1
Authority
KR
South Korea
Prior art keywords
adhesive composition
semiconductors
group
semiconductor
adhesive
Prior art date
Application number
KR1020077028554A
Other languages
English (en)
Other versions
KR20080014006A (ko
Inventor
코이치 후지마루
토시히사 노나카
Original Assignee
도레이 카부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도레이 카부시키가이샤 filed Critical 도레이 카부시키가이샤
Publication of KR20080014006A publication Critical patent/KR20080014006A/ko
Application granted granted Critical
Publication of KR101294647B1 publication Critical patent/KR101294647B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02—Non-macromolecular additives
    • C09J11/06—Non-macromolecular additives organic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J179/00—Adhesives based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing nitrogen, with or without oxygen, or carbon only, not provided for in groups C09J161/00 - C09J177/00
    • C09J179/04—Polycondensates having nitrogen-containing heterocyclic rings in the main chain; Polyhydrazides; Polyamide acids or similar polyimide precursors
    • C09J179/08—Polyimides; Polyester-imides; Polyamide-imides; Polyamide acids or similar polyimide precursors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L2666/00—Composition of polymers characterized by a further compound in the blend, being organic macromolecular compounds, natural resins, waxes or and bituminous materials, non-macromolecular organic substances, inorganic substances or characterized by their function in the composition
    • C08L2666/02—Organic macromolecular compounds, natural resins, waxes or and bituminous materials
    • C08L2666/14—Macromolecular compounds according to C08L59/00 - C08L87/00; Derivatives thereof
    • C08L2666/20—Macromolecular compounds having nitrogen in the main chain according to C08L75/00 - C08L79/00; Derivatives thereof
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L2666/00—Composition of polymers characterized by a further compound in the blend, being organic macromolecular compounds, natural resins, waxes or and bituminous materials, non-macromolecular organic substances, inorganic substances or characterized by their function in the composition
    • C08L2666/02—Organic macromolecular compounds, natural resins, waxes or and bituminous materials
    • C08L2666/14—Macromolecular compounds according to C08L59/00 - C08L87/00; Derivatives thereof
    • C08L2666/22—Macromolecular compounds not provided for in C08L2666/16 - C08L2666/20
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L79/00—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing nitrogen with or without oxygen or carbon only, not provided for in groups C08L61/00 - C08L77/00
    • C08L79/04—Polycondensates having nitrogen-containing heterocyclic rings in the main chain; Polyhydrazides; Polyamide acids or similar polyimide precursors
    • C08L79/08—Polyimides; Polyester-imides; Polyamide-imides; Polyamide acids or similar polyimide precursors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2852—Adhesive compositions
    • Y10T428/287—Adhesive compositions including epoxy group or epoxy polymer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31511—Of epoxy ether
    • Y10T428/31515—As intermediate layer

Abstract

[과제] 굴곡시켜도 깨짐, 박리의 발생 없이 취급할 수 있고, 라미네이트시에 범프 전극이 협피치, 고핀수의 범프 전극이 형성된 반도체 웨이퍼의 전극측에 라미네이트할 수 있으며, 다이싱시에 절삭분의 오염이나 결손 없이 고속 절단 가능하고, 다이싱시 및 플립 칩 실장시의 얼라인먼트 마크의 인식이 용이한 반도체 접착 조성물을 제공한다.
[해결 수단] (a) 유기 용제 가용성 폴리이미드와 (b) 에폭시 화합물과, (c) 경화 촉진제를 함유하고, (b) 에폭시 화합물 100중량부에 대하여 (a) 유기 용제 가용성 폴리이미드를 15~90중량부, (c) 경화 촉진제를 0.1~10중량부 함유하며, (b) 에폭시 화합물이 25℃, 1.013×105N/㎡에 있어서 액상인 화합물과 25℃, 1.013×105N/㎡에 있어서 고형인 화합물을 함유하고, 전체 에폭시 화합물 중의 액상인 화합물의 비율이 20중량%이상 60중량%이하인 반도체용 접착 조성물이다.
반도체용 접착 조성물, 반도체 장치

Description

반도체용 접착 조성물, 그것을 사용한 반도체 장치 및 반도체 장치의 제조 방법{ADHESIVE COMPOSITION FOR SEMICONDUCTOR, SEMICONDUCTOR DEVICE MAKING USE OF THE SAME AND PROCESS FOR PRODUCING SEMICONDUCTOR DEVICE}
본 발명은 반도체 웨이퍼 상에 반도체용 접착 조성물을 형성한 후, 반도체용 접착 조성물이 형성된 웨이퍼를 다이싱에 의해 개편화한 IC, LSI 등 반도체 칩을 플렉시블 기판, 유리 에폭시 기판, 유리 기판, 세라믹스 기판 등의 회로 기판에 직접 전기적 접합할 때의 반도체용 접착 조성물, 이것을 사용한 반도체 장치 및 반도체 장치의 제조 방법에 관한 것이다.
최근 반도체 장치의 소형화와 고밀도화에 따라, 반도체 칩을 회로 기판에 실장하는 방법으로서 플립 칩 실장(다이렉트 칩 어태치 실장)이 주목받아 급속하게 보급되고 있다. 플립 칩 실장에 있어서는, 접합 부분의 접속 신뢰성을 확보하기 위한 방법으로서 반도체 칩 상에 형성된 범프 전극과 회로 기판의 패드 전극을 접합한 후에, 반도체 칩과 회로 기판의 간극에 액상 밀봉 접착제를 주입하여 경화시키는 것이 일반적인 방법으로서 채용되고 있다. 그러나 반도체 장치의 경박단소화를 위해, 반도체 칩에 형성되는 범프 전극의 수의 증대와 범프 전극의 저배화가 진행되어 왔으므로, 액상 밀봉 접착제를 반도체 칩과 회로 기판의 간극에 접합 부분의 접속 신뢰성을 확보할 수 있는 충분한 양을 주입한다는 종래의 방법을 이용할 수 없는 것이 나타났다. 이것에 대하여 회로 기판 또는 범프 전극이 형성된 반도체 칩에 언더필재라고 불리는 액상 접착제를, 디스펜서나 스크린 인쇄 등의 방법에 의해 도포한 후에 반도체 칩과 회로 기판을 접합하는 방법이 이용되게 되었다. 그러나 미소 면적에 균일하게 액상 접착제를 도포하는 것은 곤란하므로, 액상 접착제의 밀려나옴에 의한 회로 기판이나 반도체 칩의 오염, 실장 면적의 증대나 미밀봉 부분이 존재한다는 문제를 갖고 있었다(특허문헌1 참조).
이 문제를 해결하기 위해, 범프 전극이 형성된 반도체 웨이퍼에 일정 두께의 반도체용 접착 조성물을 라미네이트한 후, 다이싱에 의해 반도체 웨이퍼를 개별 반도체 칩으로 하고, 다음에 반도체 칩을 회로 기판에 플립 칩 접속하여 전기적 접합과 수지 밀봉을 동시에 행하는 방법(특허문헌2 참조) 및 그것에 사용되는 접착 필름이 제안되어 있다. 이 방법에 의하면, 반도체용 접착 조성물과 반도체 칩의 접착 면적을 거의 같게 할 수 있어, 액상 밀봉 접착제를 사용한 경우에 비해 반도체 칩에 대한 접착 조성물의 밀려나옴이 매우 적다(특허문헌3, 4 참조). 그런데 특허문헌3, 4에서 사용되고 있는 반도체용 접착 조성물은 플루오렌 골격을 갖는 페녹시 수지, 에폭시 수지, 마이크로캡슐화 이미다졸 유도체 에폭시 화합물, 필러로 구성된 것, 또는 유기 용제 가용성 폴리이미드, 에폭시 수지, 페놀 수지, 무기 필러로 구성된 것이다. 이들에는 다량의 무기 필러, 마이크로캡슐이 함유되어 있으므로 광선 투과율이 낮고, 다이싱할 경우, 및 다이싱 후의 반도체 칩을 플립 칩 접합할 경우에 실시하는 반도체 칩 상의 얼라인먼트 마크의 인식이 불가능하다. 또한 얼라인 먼트 마크 대신에, 범프 전극의 위치 인식으로 얼라인먼트를 행하는 경우에 있어서도 범프 전극의 위치 인식이 곤란하다.
반도체 칩 상에 형성되는 반도체용 접착 조성물층의 두께가 범프 전극의 두께이하일 경우는 범프 전극의 위치 인식이 가능해지지만, 반도체용 접착 조성물층의 두께가 범프 전극의 두께미만일 경우는 접속 불량이 생기므로, 실질적으로 반도체용 접착 조성물층의 두께와 범프 전극의 두께가 일치한 경우밖에 사용할 수 없다. 또 반도체 웨이퍼 상의 범프 전극수는 매우 많아서, 이들 모든 범프 전극에 대하여 범프 전극의 두께와 반도체용 접착 조성물층의 두께를 일치시키는 것은 매우 곤란하다. 또한 범프 전극은 판형상, 원통형상, 반구형상, 버섯형상, 돌기형상 등 각종 형상의 것이 있고, 반구형상, 버섯형상, 돌기형상의 것은 반도체용 접착 조성물층의 두께와 범프 전극 두께를 동일하게 한 경우, 인식 가능한 면적이 작아지므로 특히 인식이 곤란해진다. 또 무기 필러, 마이크로캡슐이 함유되는 것 이외여도 수지 사이의 상용성이 낮으므로 수 미크론 사이즈의 도(島) 구조를 갖는 조성물(소위 해도(海島) 구조의 조성물), 예를 들면 에폭시 수지와 NBR(아크릴로니트릴부타디엔 공중합체)의 혼합계 등에서는 광선 투과율이 낮아져 상기와 같은 문제가 발생한다.
또한 특허문헌1에 기재된 액상 밀봉 접착제를 반도체 웨이퍼의 범프 전극면측에 코팅한 후에 다이싱을 행하면, 절삭분이 액상 밀봉 접착제에 부착되기 쉽다는 문제, 액상 밀봉 접착제의 유동성이 크기 때문에 일어나는 절삭된 웨이퍼 끝면으로의 액상 밀봉 접착제의 부착이나 절삭 블레이드의 막힘이라는 문제, 절삭시의 물의 분사 압력에 의한 막 표면의 흐트러짐의 문제 등 복수의 문제가 생기기 쉽다. 이 때문에, 특허문헌1에 기재된 액상 밀봉 접착제를 반도체 웨이퍼의 범프 전극면측에 코팅한 후에 다이싱을 행한다는 공정을 공업적으로 이용하는 것은 곤란하다. 또한 특허문헌3, 4에 기재된 반도체용 접착 조성물을 반도체 웨이퍼의 범프 전극이 형성된 면에 라미네이트한 후에 다이싱을 행하면, 절삭분이 액상 밀봉 접착제에 부착되기 쉽다는 문제, 웨이퍼로부터의 액상 밀봉 접착제의 박리, 액상 밀봉 접착제의 빠짐, 깨짐이 생긴다는 문제가 있다. 액상 밀봉 접착제의 빠짐, 깨짐은 절삭시의 속도를 느리게 함으로써 어느 정도는 개선되지만, 최근의 웨이퍼의 대구경화가 진행되는 상황을 고려하면 절삭 속도의 저하는 비용 상승의 요인으로 된다. 또한 특허문헌3에 기재된 반도체용 접착 조성물은 내열성을 부여하기 위해 플루오렌 골격을 갖는 페녹시 수지나 유기 용제 가용성 폴리이미드를 사용하고 있지만, 범프 전극이 형성된 반도체 웨이퍼에 코팅하는 접착 조성물로서 충분한 내열성, 절연성을 갖고 있지 않다.
한편, 특허문헌5에는 유기 용제 가용성 폴리이미드에 폴리이미드와 상용성이 우수한 에폭시 수지를 조합시키는 방법이 개시되어 있다. 이 방법을 이용함으로써 광선 투과율이 높은 접착 시트가 얻어진다. 그러나 에폭시 수지로 고형 에폭시 수지를 이용하고 있으므로 매우 무르다는 성질을 갖고 있어, 범프 전극이 형성된 반도체 웨이퍼에 라미네이트한 후 다이싱을 행하면 웨이퍼로부터의 박리, 접착층 자신의 빠짐, 깨짐이 생긴다.
또한 상온에서 고형인 고형 에폭시 수지와 상온에서 액상인 에폭시 수지를 혼합해서 가요성을 갖게 하는 기술이 알려져 있다(특허문헌6 참조). 그러나 이러한 수지로 이루어지는 접착제층을 범프 전극이 형성된 반도체 웨이퍼에 형성한 후에 다이싱을 행하면, 웨이퍼로부터 반도체용 접착 조성물의 박리, 반도체용 접착 조성물의 빠짐, 깨짐이 생긴다는 문제가 있다.
또한 폴리이미드와, 3관능이상의 에폭시 수지와 액상 에폭시 수지를 함유하는 접착 시트도 개시되어 있다(특허문헌7 참조). 그러나 특허문헌7에 기재된 폴리이미드를 함유하는 접착 시트를 이용하여 플립 칩 실장을 행하면, 이 폴리이미드의 흡수성이 높기 때문에 실장시의 가열로 인해 접착 시트 중에 흡수에 의해 축적된 수분이 급격하게 증발하고, 그것에 의해 접착 시트가 발포되어 반도체 칩과 회로 기판 사이의 접착력이 충분히 얻어지지 않는다는 문제, 접속 신뢰성이 낮거나 하는 문제가 일어난다.
또한 유기 용제 가용성 폴리이미드로서는 폴리머의 주쇄 말단에 페놀성 수산기 등의 반응기를 갖는 폴리이미드(특허문헌8 참조)가 알려져 있다.
[특허문헌1 : 미국 특허 출원 공개 제 2004/132888 호 명세서]
[특허문헌2 : 미국 특허 출원 공개 제 2001/16372 호 명세서]
[특허문헌3 : 일본 특허 공개 2004-315688 호 공보(특허청구의 범위)]
[특허문헌4 : 일본 특허 공개 2004-319823 호 공보(특허청구의 범위)]
[특허문헌5 : 일본 특허 공개 2003-192894 호 공보(청구항1)]
[특허문헌6 : 일본 특허 공개 2004-146495 호 공보(청구항11, 39단락)]
[특허문헌7 : 일본 특허 공개 2004-292821 호 공보(특허청구의 범위, 73단 락)]
[특허문헌8 : 유럽 특허 출원 공개 제 1630605 호 명세서]
본 발명은 상기 과제를 해결하기 위해, 굴절시켜도 깨짐이나 박리의 발생이 없고, 협피치, 고(高)핀수의 범프 전극이 형성된 반도체 웨이퍼의 범프 전극측면에 라미네이트할 수 있고, 다이싱시에 절삭분의 오염이나 결손 없이 고속 절단 가능하여, 다이싱시 및 플립 칩 실장시의 얼라인먼트 마크의 인식이 양호한 반도체용 접착 조성물을 제공한다. 또한 고정밀도로 절단된 반도체 칩을 범프를 통해 회로 기판의 전극 패드에 고정밀도로 금속 접합하거나, 또는 도전 물질 사이의 접촉에 의한 안정적인 도통을 얻을 수 있고, 또한 반도체 칩과 회로 기판 사이에서 수축 응력을 발휘하는 접착제로서 기능함으로써, 이 금속 접합, 또는 도전 물질 사이의 접촉에 의한 안정적인 도통을 보조하여 접속의 신뢰성을 높이는 기능을 갖는 반도체용 접착 조성물을 제공한다.
즉 본 발명은 (a) 유기 용제 가용성 폴리이미드와 (b) 에폭시 화합물과, (c) 경화 촉진제를 함유하고, (b) 에폭시 화합물 100중량부에 대하여 (a) 유기 용제 가용성 폴리이미드를 15~90중량부, (c) 경화 촉진제를 0.1~10중량부 함유하고, (b) 에폭시 화합물이 25℃, 1.013×105N/㎡에 있어서 액상인 화합물과 25℃, 1.013×105N/㎡에 있어서 고형인 화합물을 함유하고, 액상인 에폭시 화합물의 함유량이 전체 에폭시 화합물에 대하여 20중량%이상 60중량%이하인 반도체용 접착 조성물이다.
<발명의 효과>
본 발명의 조성물에 의하면, 범프 전극이 형성된 반도체 웨이퍼의 범프 전극측면에 공극 없이 라미네이트할 수 있고, 다이싱시에 절삭분의 오염이나 접착층의 결손 없이 고속으로 절단할 수 있어 다이싱시 및 플립 칩 실장시의 얼라인먼트 마크의 인식이 용이하다. 또한 본 발명의 조성물 및 제조 방법을 이용하면, 고정밀도로 절단된 반도체 칩을 범프를 통해 회로 기판의 전극 패드에 고정밀도로 금속 접합, 또는 도전 물질 사이의 접촉에 의한 안정적인 도통을 얻을 수 있고, 또 반도체 칩과 회로 기판 사이에서 수축 응력을 발휘하여 신뢰성이 우수한 반도체 장치를 얻을 수 있다. 또 본 발명의 제조 방법에 의하면, 반도체 칩과 기판 사이에서 이들의 접속을 위해 사용하는 접착제의 밀려나옴량이 작아 실장 면적을 극소화할 수 있어, 반도체 칩의 박형화와 회로 기판으로의 실장 공정을 간략화할 수 있다.
도 1 은 다이싱 후의 반도체용 접착 조성물이 형성된 반도체 웨이퍼의 개략도이다.
도 2는 웨이퍼 상의 얼라인먼트 마크의 개략도이다.
<도면의 주요부분에 대한 부호의 설명>
1 : 조성물이 도포된 반도체 웨이퍼의 일부
2 : 조성물의 깨짐·빠짐부 3 : 크랙
4 : 결손부 길이 5 : 절삭단부
6 : 최대 결손부 길이 7 : 십자의 얼라인먼트 마크
8 : 문자 두께(20㎛) 9 : 문자 길이(140㎛)
10 : 원형상의 얼라인먼트 마크 11 : 지름(100㎛)
12 : 사각형의 얼라인먼트 마크 13 : 사각형의 단변 길이(10㎛)
14 : 사각형의 장변 길이(50㎛) 15 : 정삼각형의 얼라인먼트 마크
16 : 정삼각형의 변 길이(30㎛)
본 발명의 반도체용 접착 조성물은 (a) 유기 용제 가용성 폴리이미드와 (b) 에폭시 화합물과, (c) 경화 촉진제를 함유하고, 또한 광선 투과율이 70%이상을 갖는 것으로서, (b) 에폭시 화합물 100중량부에 대하여 (a) 유기 용제 가용성 폴리이미드를 15~90중량부, (c) 경화 촉진제를 0.1~10중량부 함유하고, (b) 에폭시 화합물이 25℃, 1.013×105N/㎡에 있어서 액상인 화합물과 25℃, 1.013×105N/㎡에 있어서 고형인 화합물을 함유하며, 액상인 에폭시 화합물의 함유량이 전체 에폭시 화합물에 대하여 20중량%이상 60중량%이하인 반도체용 접착 조성물이다.
본 발명에 사용되는 (a) 유기 용제 가용성 폴리이미드는 유기 용제에 가용이면 되고, 구조 등은 특별히 한정되지 않는다. 가용성이란, 이하로부터 선택되는 용제에 23℃에서 20중량%이상 용해되는 것을 의미한다. 케톤계 용제의 아세톤, 메틸에틸케톤, 메틸이소부틸케톤, 시클로펜탄온, 시클로헥사논, 에테르계 용제의 1,4-디옥산, 테트라히드로푸란, 디글림(diglyme), 글리콜에테르계 용제의 메틸셀로솔브, 에틸셀로솔브, 프로필렌글리콜모노메틸에테르, 프로필렌글리콜모노에틸에테르, 프로필렌글리콜모노부틸에테르, 디에틸렌글리콜메틸에틸에테르, 그 외 벤질알콜, N-메틸피롤리돈, γ-부티로락톤, 초산에틸, N,N-디메틸포름아미드이다.
본 발명의 반도체용 접착 조성물은 이미드환을 갖는 (a) 유기 용제 가용성 폴리이미드를 함유하고 있으므로 내열성 및 내약품성이 우수하다. 특히 유기 용제 가용성 폴리이미드의 측쇄 및 말단에 에폭시기와 반응 가능한 관능기를 각각 적어도 1개 갖는 것을 이용함으로써, 열처리시에 에폭시 화합물의 개환, 방향족 폴리이미드로의 부가 반응이 촉진되어 보다 한층 밀도가 높은 메시 구조를 갖는 조성물을 얻을 수 있다. 에폭시기와 반응 가능한 관능기로서는 페놀성 수산기, 술폰산기, 티올기를 들 수 있다. 이러한 방향족 폴리이미드의 합성 방법으로서는, 예를 들면 우선 에폭시기와 반응 가능한 기를 갖는 산 2무수물과 디아민을 반응시켜서 폴리이미드 전구체를 합성하고, 다음에 말단 밀봉제로서 에폭시기와 반응 가능한 기를 갖는 1급 모노아민이나 카르복실산 유도체를 이용하여 이 폴리이미드 전구체의 말단 수식을 행하고, 이어서 150℃이상의 열처리를 행하여 폴리이미드 폐환을 행하는 방법을 들 수 있다. 또는, 먼저 산 2무수물과 말단 밀봉제로서 1급 모노아민을 반응시킨 후 디아민을 첨가해서 말단 수식된 폴리이미드 전구체를 합성하고, 또한 150℃이상의 고온에서 폴리이미드 폐환을 행하여 얻을 수 있다. 또는, 먼저 디아민과 말단 밀봉제로서 카르복실산 유도체를 반응시킨 후 산 2무수물을 첨가해서 말단 수식된 폴리이미드 전구체를 합성하고, 또한 150℃이상의 고온에서 폴리이미드 폐환을 행하여 얻을 수 있다.
본 발명에 사용되는 (a) 유기 용제 가용성 폴리이미드를 상술한 용제에 대하 여 가용성으로 하기 위해서는 지방족 구조, 지방족환 구조를 포함하는 폴리이미드 또는 방향족 폴리이미드의 주쇄를 1,1,1,3,3,3-헥사플루오로프로필기, 이소프로필기, 에테르기, 티오에테르기 및 SO2기로 이루어지는 군에서 선택되는 기를 적어도 1개 갖는 것으로 하는 것이 바람직하다. 이러한 방향족 폴리이미드는 1,1,1,3,3,3-헥사플루오로프로필기, 이소프로필기, 에테르기, 티오에테르기 또는 SO2기를 갖는 디아민 성분 또는 산 2무수물 성분을 사용함으로써 얻어진다. 이들 기를 갖는 폴리이미드를 폴리이미드 전체량에 대하여 80중량%이상으로 하는 것이 가용성을 크게 할 수 있는 점에서 바람직하다. 또한 방향족 폴리이미드의 말단이, 모노아민 및/또는 카르복실산 유도체로 이루어지는 말단 밀봉제로 말단 밀봉되어 있는 것이 바람직하다.
본 발명에서는 (a) 유기 용제 가용성 폴리이미드 중에서도 일반식(2)~(7) 중 어느 하나로 나타내어지는 구조를 갖고, 또한 에폭시기와 반응 가능한 관능기를 측쇄 및 말단에 각각 적어도 1개 갖는 폴리머이며, 일반식(1)로 나타내어지는 구조를 일반식(2)~(7) 중의 R4로 해서 폴리머 전체량에 대하여 2~15중량% 갖는 것이 바람직하게 사용된다. 또 여기서의 유기 용제 가용성 폴리이미드의 합성에 의해 얻어지는 폴리머(폴리이미드)의 전체량이란, 1급 아민 화합물과 산 2무수물 및 말단 밀봉제로 이루어지는 구성 성분의 중합에 의해 얻어진 중량이며, 합성시에 과잉으로 투입한 1급 아민 화합물, 산 2무수물 및 말단 밀봉제는 폴리이미드의 중량에 포함하지 않는다.
Figure 112007087953003-pct00001
식 중, R1은 2가의 탄화수소기를 나타내고, R2는 1가의 탄화수소기를 나타내며, 같거나 달라도 된다. n은 1~10의 정수를 나타낸다. 복수의 R2가 동일 구조일 필요는 없다.
Figure 112007087953003-pct00002
식 중 R3은 4~14가의 유기기이며, R4는 2~12가의 유기기이고, R3, R4 중 적어도 1개는 1,1,1,3,3,3-헥사플루오로프로필기, 이소프로필기, 에테르기, 티오에테르기 및 SO2기로 이루어지는 군에서 선택되는 기를 적어도 1개 함유한다. R5 및 R6은 페놀성 수산기, 술폰산기 및 티올기로 이루어지는 군에서 선택되는 기를 적어도 1개 갖는 유기기를 나타내고, 동일하거나 달라도 된다. X는 1가의 유기기, Y는 2가의 유기기, Z는 1가의 유기기를 나타낸다. m은 8~200의 범위를 나타낸다. α 및 β는 각각 0~10의 정수를 나타내고, α＋β는 1~10의 정수이다.
본 발명에 사용되는 (a) 유기 용제 가용성 폴리이미드는 일반식(1)로 나타내어지는 구조를 가짐으로써 상기의 용제에 대한 용해성이 향상되고, 또한 경화시의 수축을 억제할 수 있다.
일반식(1) 중 R1은 2가의 탄화수소기를 나타내고, 바람직하게는 탄소수 1~5의 알킬렌기, 페닐렌기이다. n은 1~10의 정수를 나타내고, 바람직하게는 1~2이다. n을 1이상으로 함으로써 경화시의 수축을 억제할 수 있고, 10이하로 함으로써 폴리이미드 골격 중의 이미드기함유율을 저감시키지 않아 절연성, 내열성을 향상시킬 수 있다. R2는 1가의 탄화수소기를 나타내고, 바람직하게는 탄소수 1~5의 알킬기, 페닐기이다. 또한 복수의 R2가 동일 구조일 필요는 없다.
일반식(1)로 나타내어지는 구조를 함유하는 화합물의 함유량은 방향족 폴리이미드 중에 2~15중량%이다. 2중량%이상으로 함으로써 상기의 효과를 얻을 수 있 고, 15중량%이하로 함으로써 폴리이미드 골격의 강직성을 유지하며, 내열성, 절연성을 유지할 수 있다.
일반식(1)로 나타내어지는 구조를 함유하는 화합물은 비스(3-아미노프로필)테트라메틸디실록산, 비스(p-아미노-페닐)옥타메틸펜타실록산 등의 디아민 성분을 들 수 있다.
본 발명에 사용되는 (a) 에폭시기와 반응 가능한 관능기를 측쇄 및 말단에 각각 적어도 1개 갖는 유기 용제 가용성 폴리이미드는 상기 일반식(2)~(7)로 나타내어지는 구조를 갖는 것이 바람직하다.
상기 일반식(2)~(7)에 있어서, R3은 산 2무수물의 구조 성분을 나타내고 있고, 4~14가의 유기기이며, 그 중에서도 탄소 원자수 5~40의 유기기인 것이 바람직하다. 또한 R4는 디아민의 구조 성분을 나타내고 있고, 2~12가의 유기기이며, 그 중에서도 탄소 원자수 5~40의 유기기인 것이 바람직하다. R3, R4 중 적어도 한쪽은 1,1,1,3,3,3-헥사플루오로프로필기, 이소프로필기, 에테르기, 티오에테르기, SO2기로 이루어지는 군에서 선택되는 기를 적어도 1개 함유하지만, R3, R4 양쪽을 함유하는 것이 바람직하다. R5 및 R6은 페놀성 수산기, 술폰산기 및 티올기로 이루어지는 군에서 선택되는 기를 적어도 1개 갖는 유기기를 나타내고, 동일하거나 달라도 된다. X는 1가의 유기기, Y는 2가의 유기기, Z는 1가의 유기기를 나타낸다. m은 8~200의 범위를 나타낸다. α 및 β는 각각 0~10의 정수를 나타내고, α＋β는 1~10의 정수이다.
R5는 산 2무수물의 치환기이며, 페놀성 수산기, 술폰산기 및 티올기로 이루어지는 군에서 선택된다. 상기 치환기를 적어도 1개 갖는 산 2무수물로서는, 구체적으로는 하기에 나타낸 구조의 방향족 산 2무수물을 들 수 있다.
Figure 112007087953003-pct00003
R11, R12는 수소 원자, 수산기, 티올기 또는 술폰산기를 나타낸다. 단, R11 및 R12가 동시에 수소 원자로 되는 일은 없다.
R3은 산 2무수물의 구성 성분을 나타내고 있고, 1,1,1,3,3,3-헥사플루오로프로필기, 이소프로필기, 에테르기, 티오에테르기 및 SO2기로 이루어지는 군에서 선택된다. 상기 유기기를 적어도 1개 갖는 산 2무수물로서는, 구체적으로는 2,2-비스(3,4-디카르복시페닐)프로판 2무수물, 2,2-비스(2,3-디카르복시페닐)프로판 2무수물, 비스(3,4-디카르복시페닐)술폰 2무수물, 비스(3,4-디카르복시페닐)에테르 2무수물, 2,2-비스(3,4-디카르복시페닐)헥사플루오로프로판 2무수물 또는 이들의 방향족환에 알킬기나 할로겐 원자로 치환된 화합물 등을 들 수 있다.
1,1,1,3,3,3-헥사플루오로프로필기, 이소프로필기, 에테르기, 티오에테르기 및 SO2기로 이루어지는 군에서 선택되는 기를 적어도 1개 갖고, 또한 페놀성 수산 기, 술폰산기 및 티올기로 이루어지는 군에서 선택되는 기를 적어도 1개 갖는 산 2무수물로서는, 구체적으로는 하기에 나타낸 구조의 방향족 산 2무수물을 들 수 있다.
Figure 112007087953003-pct00004
R10은 C(CF3)2, C(CH3)2, SO2, S 또는 O를 나타낸다. R11 및 R12는 수소 원자, 수산기, 티올기 또는 술폰산기를 나타낸다. 단, R11 및 R12가 동시에 수소 원자로 되는 일은 없다.
R3이 1,1,1,3,3,3-헥사플루오로프로필기, 이소프로필기, 에테르기, 티오에테르기 및 SO2기 이외의 유기기이며, R5가 페놀성 수산기, 술폰산기, 티올기 이외의 유기기일 경우의 산 2무수물로서는, 구체적으로는 피로멜리트산 2무수물, 3,3',4,4'-비페닐테트라카르복실산 2무수물, 2,3,3',4'-비페닐테트라카르복실산 2무수물, 2,2',3,3'-비페닐테트라카르복실산 2무수물, 3,3',4,4'-벤조페논테트라카르복실산 2무수물, 2,2',3,3'-벤조페논테트라카르복실산 2무수물, 1,1-비스(3,4-디카르복시페닐)에탄 2무수물, 1,1-비스(2,3-디카르복시페닐)에탄 2무수물, 비스(3,4-디카르복시페닐)메탄 2무수물, 비스(2,3-디카르복시페닐)메탄 2무수물, 1,2,5,6-나프탈렌테트라카르복실산 2무수물, 2,3,6,7-나프탈렌테트라카르복실산 2 무수물, 2,3,5,6-피리딘테트라카르복실산 2무수물, 3,4,9,10-페릴렌테트라카르복실산 2무수물 등의 방향족 테트라카르복실산 2무수물 또는 이들의 방향족환에 알킬기나 할로겐 원자로 치환된 화합물을 들 수 있다. 본 발명에서 사용하는 산 2무수물은 단독으로 또는 2종이상을 조합해서 사용된다.
R6은 디아민의 치환기이며, 페놀성 수산기, 술폰산기 및 티올기로 이루어지는 군에서 선택된다. 상기 치환기를 적어도 1개 갖는 디아민으로서는, 구체적으로는 3,3'-디아미노-4,4'-디히드록시비페닐, 2,4-디아미노-페놀, 2,5-디아미노페놀, 1,4-디아미노-2,5-디히드록시벤젠, 디아미노디히드록시피리미딘, 디아미노디히드록시피리딘, 히드록시디아미노피리미딘, 9,9-비스(3-아미노-4-히드록시페닐)플루오렌, 또는 이들의 방향족환에 알킬기나 할로겐 원자로 치환된 화합물 등이나, 하기에 나타낸 구조의 디아민 등을 들 수 있다.
Figure 112007087953003-pct00005
R11~R14는 수소 원자, 수산기, 티올기 또는 술폰산기를 나타낸다. 단, R11 및 R12가 동시에 수소 원자로 되는 일은 없다.
R4는 디아민의 구성 성분을 나타내고 있고, 1,1,1,3,3,3-헥사플루오로프로필 기, 이소프로필기, 에테르기, 티오에테르기 및 SO2기로 이루어지는 군에서 선택된다. 상기 유기기를 적어도 1개 갖는 디아민으로서는, 구체적으로는 3,4'-디아미노디페닐술피드, 4,4'-디아미노디페닐술피드, 3,4'-디아미노디페닐에테르, 4,4'-디아미노디페닐에테르, 3,4'-디아미노디페닐술폰, 4,4'-디아미노디페닐술폰, 비스(4-아미노페녹시페닐)술폰, 비스(3-아미노페녹시페닐)술폰, 비스(4-아미노페녹시)비페닐, 비스{4-(4-아미노페녹시)페닐}에테르, 1,4-비스(4-아미노페녹시)벤젠, 1,3-비스(4-아미노페녹시)벤젠, 2,2-비스[4-(4-아미노페녹시)페닐]헥사플루오로프로판, 2,2-비스[4-(4-아미노페녹시)페닐]프로판, 또는 이들의 방향족환에 알킬기나 할로겐 원자로 치환된 화합물 등을 들 수 있다.
1,1,1,3,3,3-헥사플루오로프로필기, 이소프로필기, 에테르기, 티오에테르기 및 S02기로 이루어지는 군에서 선택되는 기를 적어도 1개 갖고, 또한 페놀성 수산기, 술폰산기 및 티올기로 이루어지는 군에서 선택되는 기를 적어도 1개 갖는 디아민으로서는, 구체적으로는 2,2-비스(3-아미노-4-히드록시페닐)헥사플루오로프로판, 2,2-비스(3-히드록시-4-아미노페닐)헥사플루오로프로판, 2,2-비스(3-아미노-4-히드록시페닐)프로판, 2,2-비스(3-히드록시-4-아미노페닐)프로판, 3,3'-디아미노-4,4'-디히드록시디페닐에테르, 3,3'-디아미노-4,4'-디히드록시디페닐술폰, 3,3'-디아미노-4,4'-디히드록시디페닐술피드 또는 이들의 방향족환에 알킬기나 할로겐 원자로 치환된 화합물 등이나, 하기에 나타낸 구조의 디아민 등을 들 수 있다.
Figure 112007087953003-pct00006
R10은 C(CF3)2, C(CH3)2, SO2, S 또는 O를 나타낸다. R11~R12는 수소 원자, 수산기, 티올기 또는 술폰산기를 나타낸다. 단, R11 및 R12가 동시에 수소 원자로 되는 일은 없다.
R4가 1,1,1,3,3,3-헥사플루오로프로필기, 이소프로필기, 에테르기, 티오에테르기 및 SO2기 이외의 유기기이며, R6이 페놀성 수산기, 술폰산기, 티올기 이외의 유기기일 경우의 디아민으로서는, 구체적으로는 3,4'-디아미노디페닐메탄, 4,4'-디아미노디페닐메탄, 벤지딘, m-페닐렌디아민, p-페닐렌디아민, 1,5-나프탈렌디아민, 2,6-나프탈렌디아민, 2,2'-디메틸-4,4'-디아미노비페닐, 2,2'-디에틸-4,4'-디아미노비페닐, 3,3'-디메틸-4,4'-디아미노비페닐, 3,3'-디에틸-4,4'-디아미노비페닐, 2,2',3,3'-테트라메틸-4,4'-디아미노비페닐, 3,3',4,4'-테트라메틸-4,4'-디아미노비페닐, 2,2'-디(트리플루오로메틸)-4,4'-디아미노비페닐, 또는 이들의 방향족환에 알킬기나 할로겐 원자로 치환된 화합물, 테레프탈산히드라지드, 이소프탈산히드라지드, 프탈로산히드라지드, 2,6-나프탈렌디카르복실산디히드라지드, 4,4'-비스페닐디카르보노히드라진, 4,4'-시클로헥산디카르보노히드라진, 또는 이들의 방향족환에 알킬기나 할로겐 원자로 치환된 히드라지드 화합물 등을 들 수 있다. 본 발명에서 사용하는 디아민은 단독으로 또는 2종이상을 조합해서 사용된다.
상기 일반식(2)~(7)에 있어서의 R5, R6을 선택함으로써, 열처리시에 방향족 폴리이미드와 에폭시 화합물의 반응율 조정을 행함으로써 반도체용 접착 조성물의 가교 밀도를 조정할 수 있다. 이것에 의해 필요로 하는 내열성, 내약품성을 반도체용 접착 조성물에 부여할 수 있게 된다. R5, R6의 합계의 20~90%가 수산기, 티올기 또는 술폰산기인 것이 바람직하다. 이들 기를 R5, R6의 20%이상으로 함으로써 내약품성, 내열성을 향상시킬 수 있고, 90%이하로 함으로써 가교 밀도를 적당한 범위로 억제하여 필름의 신장도, 인성을 유지할 수 있다.
일반식(2), 일반식(3)의 구조 성분인 X는 에폭시기와 반응 가능한 관능기를 적어도 1개 갖는 것이 바람직하다. 이러한 관능기로서는, 예를 들면 페놀성 수산기, 술폰산기, 티올기 등을 들 수 있다. X는 하기 일반식(8)로 나타내어지는 구조인 것이 바람직하고, 이들은 말단 밀봉제인 1급 모노아민에 유래하는 성분이다. 또 일반식(2), 일반식(3)을 구성하는 X는 일반식(8)로 나타내어지는 말단 밀봉기 단독으로, 또는 그 외의 말단 밀봉기와의 2종이상의 조합 중 어느 것이여도 된다.
Figure 112007087953003-pct00007
또한 일반식(4), 일반식(5)의 구조 성분인 Y는 에폭시기와 반응 가능한 관능기를 적어도 1개 갖는 것이 바람직하다. Y는 일반식(9) 또는 일반식(10)으로 나타 내어지는 구조인 것이 바람직하고, 이들은 말단 밀봉제인 카르복실산 유도체 중 산 무수물에 유래하는 성분이다. 또 일반식(4), 일반식(5)를 구성하는 Y는 일반식(9), 일반식(10) 중 어느 하나로 나타내어지는 말단 밀봉기 단독, 또는 그 외의 말단 밀봉기와의 2종이상의 조합 중 어느 것이여도 된다.
Figure 112007087953003-pct00008
일반식(6), 일반식(7)의 구조 성분인 Z는 에폭시기와 반응 가능한 관능기를 적어도 1개 갖는 것이 바람직하다. Z는 일반식(11) 또는 일반식(12)로 나타내어지는 구조인 것이 바람직하고, 이들은 말단 밀봉제인 카르복실산 유도체 중 모노 카르복실산, 모노산클로라이드 화합물, 모노 활성 에스테르 화합물로부터 선택되는 것에 유래하는 성분이다. 또 일반식(6), 일반식(7)을 구성하는 Z는 일반식(11), 일반식(12) 중 어느 하나로 나타내어지는 말단 밀봉기 단독으로, 또는 그 외의 말단 밀봉기와의 2종이상의 조합 중 어느 것이여도 된다.
Figure 112007087953003-pct00009
일반식(8), 일반식(11), 일반식(12)의 R17은 -CR21R22-, -CH2O-, -CH2SO2-로부터 선택되는 2가의 기를 나타내고, R21 및 R22는 수소 원자, 수산기, 탄소수 1~10의 탄화수소기로부터 선택되는 1가의 기를 나타낸다. 일반식(11), 일반식(12)의 R20은 탄소수 1~10의 탄화수소기로부터 선택되는 1가의 기를 나타낸다. 그 중에서도 탄소수 1~4의 탄화수소기가 바람직하고, 특히 바람직하게는 메틸기, t-부틸기이다. 일반식(10), 일반식(12)의 R18 및 R19는 수소 원자, 수산기, 카르복실기, 술폰산기, 티올기, 탄소수 1~4의 탄화수소기로부터 선택되는 1가의 기를 나타내지만, 적어도 1개는 수산기, 카르복실기, 술폰산기 또는 티올기이다. 또한 일반식(8), 일반식(9), 일반식(11)의 R15 및 R16은 수소 원자, 수산기, 카르복실기, 술폰산기, 티올기, 탄소수 1~10의 탄화수소기로부터 선택되는 1가의 기를 나타내지만, 적어도 1개는 수산기, 카르복실기, 술폰산기 또는 티올기이다. 일반식(8), 일반식(9), 일반식(11)의 A, E, G는 탄소 원자 또는 질소 원자이며, 각각 동일하거나 달라도 된다. o는 0~10의 정수이며, 바람직하게는 0~4의 정수이다. l은 0 또는 1이며, 바람직하게는 0이 다. p는 0 또는 1이며, 바람직하게는 0이다. q는 1~3의 정수이며, 바람직하게는 1 또는 2이다. r, s, t는 0 또는 1이다.
일반식(8)로 나타내어지는 구조를 갖는 1급 모노아민이란, 구체적으로는 5-아미노-8-히드록시퀴놀린, 4-아미노-8-히드록시퀴놀린, 1-히드록시-8-아미노나프탈렌, 1-히드록시-7-아미노나프탈렌, 1-히드록시-6-아미노나프탈렌, 1-히드록시-5-아미노나프탈렌, 1-히드록시-4-아미노나프탈렌, 1-히드록시-3-아미노나프탈렌, 1-히드록시-2-아미노나프탈렌, 1-아미노-7-히드록시나프탈렌, 2-히드록시-7-아미노나프탈렌, 2-히드록시-6-아미노나프탈렌, 2-히드록시-5-아미노나프탈렌, 2-히드록시-4-아미노나프탈렌, 2-히드록시-3-아미노나프탈렌, 1-아미노-2-히드록시나프탈렌, 1-카르복시-8-아미노나프탈렌, 1-카르복시-7-아미노나프탈렌, 1-카르복시-6-아미노나프탈렌, 1-카르복시-5-아미노나프탈렌, 1-카르복시-4-아미노나프탈렌, 1-카르복시-3-아미노나프탈렌, 1-카르복시-2-아미노나프탈렌, 1-아미노-7-카르복시나프탈렌, 2-카르복시-7-아미노나프탈렌, 2-카르복시-6-아미노나프탈렌, 2-카르복시-5-아미노나프탈렌, 2-카르복시-4-아미노나프탈렌, 2-카르복시-3-아미노나프탈렌, 1-아미노-2-카르복시나프탈렌, 2-아미노니코틴산, 4-아미노니코틴산, 5-아미노니코틴산, 6-아미노니코틴산, 4-아미노살리실산, 5-아미노살리실산, 6-아미노살리실산, 3-아미노-o-톨루익산, 아멜라이드, 2-아미노안식향산, 3-아미노안식향산, 4-아미노안식향산, 2-아미노벤젠술폰산, 3-아미노벤젠술폰산, 4-아미노벤젠술폰산, 3-아미노-4,6-디히드록시피리미딘, 2-아미노페놀, 3-아미노페놀, 4-아미노페놀, 5-아미노-8-메르캅토퀴놀린, 4-아미노-8-메르캅토퀴놀린, 1-메르캅토-8-아미노나프탈렌, 1-메르캅토-7-아미노나프탈렌, 1-메르캅토-6-아미노나프탈렌, 1-메르캅토-5-아미노나프탈렌, 1-메르캅토-4-아미노나프탈렌, 1-메르캅토-3-아미노나프탈렌, 1-메르캅토-2-아미노나프탈렌, 1-아미노-7-메르캅토나프탈렌, 2-메르캅토-7-아미노나프탈렌, 2-메르캅토-6-아미노나프탈렌, 2-메르캅토-5-아미노나프탈렌, 2-메르캅토-4-아미노나프탈렌, 2-메르캅토-3-아미노나프탈렌, 1-아미노-2-메르캅토나프탈렌, 3-아미노-4,6-디메르캅토피리미딘, 2-아미노티오페놀, 3-아미노티오페놀, 4-아미노티오페놀 등을 들 수 있다.
이들 중, 5-아미노-8-히드록시퀴놀린, 1-히드록시-7-아미노나프탈렌, 1-히드록시-6-아미노나프탈렌, 1-히드록시-5-아미노나프탈렌, 1-히드록시-4-아미노나프탈렌, 2-히드록시-7-아미노나프탈렌, 2-히드록시-6-아미노나프탈렌, 2-히드록시-5-아미노나프탈렌, 1-카르복시-7-아미노나프탈렌, 1-카르복시-6-아미노나프탈렌, 1-카르복시-5-아미노나프탈렌, 2-카르복시-7-아미노나프탈렌, 2-카르복시-6-아미노나프탈렌, 2-카르복시-5-아미노나프탈렌, 2-아미노안식향산, 3-아미노안식향산, 4-아미노안식향산, 4-아미노살리실산, 5-아미노살리실산, 6-아미노살리실산, 2-아미노벤젠술폰산, 3-아미노벤젠술폰산, 4-아미노벤젠술폰산, 3-아미노-4,6-디히드록시피리미딘, 2-아미노페놀, 3-아미노페놀, 4-아미노페놀, 2-아미노티오페놀, 3-아미노티오페놀, 4-아미노티오페놀 등이 바람직하다.
특히 5-아미노-8-히드록시퀴놀린, 1-히드록시-7-아미노나프탈렌, 1-히드록시-6-아미노나프탈렌, 1-히드록시-5-아미노나프탈렌, 1-히드록시-4-아미노나프탈렌, 2-히드록시-7-아미노나프탈렌, 2-히드록시-6-아미노나프탈렌, 2-히드록시-5-아미노 나프탈렌, 3-아미노-4,6-디히드록시피리미딘, 2-아미노페놀, 3-아미노페놀, 4-아미노페놀, 2-아미노티오페놀, 3-아미노티오페놀, 4-아미노티오페놀 등이 바람직하고, 이들은 단독으로 또는 2종이상을 조합해서 사용된다.
일반식(9) 또는 일반식(10)으로 나타내어지는 구조를 갖는 산 무수물의 구체예로서는 무수 프탈산, 무수 말레인산, 나딕산, 시클로헥산디카르복실산 무수물 등이 있고, 보다 바람직하게는 3-히드록시프탈산 무수물, 4-히드록시프탈산 무수물, 트리멜리트산 무수물의 산 무수물 등을 들 수 있다.
일반식(11) 또는 일반식(12)로 나타내어지는 구조를 갖는 카르복실산 유도체, 모노카르복실산, 모노산클로라이드 화합물, 모노 활성 에스테르 화합물의 구체예로서는 2-카르복시페놀, 3-카르복시페놀, 4-카르복시페놀, 2-카르복시티오페놀, 3-카르복시티오페놀, 4-카르복시티오페놀, 1-히드록시-8-카르복시나프탈렌, 1-히드록시-7-카르복시나프탈렌, 1-히드록시-6-카르복시나프탈렌, 1-히드록시-5-카르복시나프탈렌, 1-히드록시-4-카르복시나프탈렌, 1-히드록시-3-카르복시나프탈렌, 1-히드록시-2-카르복시나프탈렌, 1-메르캅토-8-카르복시나프탈렌, 1-메르캅토-7-카르복시나프탈렌, 1-메르캅토-6-카르복시나프탈렌, 1-메르캅토-5-카르복시나프탈렌, 1-메르캅토-4-카르복시나프탈렌, 1-메르캅토-3-카르복시나프탈렌, 1-메르캅토-2-카르복시나프탈렌, 2-카르복시벤젠술폰산, 3-카르복시벤젠술폰산, 4-카르복시벤젠술폰산 등의 모노카르복실산류 및 이들 카르복실기가 산클로라이드화된 모노산클로라이드 화합물 및, 테레프탈산, 프탈산, 말레인산, 시클로헥산디카르복실산, 3-히드록시프탈산, 5-노르보르넨-2,3-디카르복실산, 1,2-디카르복시나프탈렌, 1,3-디카르복 시나프탈렌, 1,4-디카르복시나프탈렌, 1,5-디카르복시나프탈렌, 1,6-디카르복시나프탈렌, 1,7-디카르복시나프탈렌, 1,8-디카르복시나프탈렌, 2,3-디카르복시나프탈렌, 2,6-디카르복시나프탈렌, 2,7-디카르복시나프탈렌 등의 디카르복실산류의 모노카르복실기만이 산클로라이드화된 모노산클로라이드 화합물, 모노산클로라이드 화합물과 N-히드록시-5-노르보르넨-2,3-디카르복시이미드, p-니트로페놀, N-히드록시숙신이미드, N-히드록시프탈이미드, N-히드록시벤조트리아졸 등과의 반응에 의해 얻어지는 활성 에스테르 화합물 등을 들 수 있다.
이들 중, 폴리머로의 도입의 용이함 등으로부터 무수 프탈산, 무수 말레인산, 나딕산, 시클로헥산디카르복실산 무수물, 3-히드록시프탈산 무수물 등의 산 무수물이나, 3-카르복시페놀, 4-카르복시페놀, 3-카르복시티오페놀, 4-카르복시티오페놀, 1-히드록시-7-카르복시나프탈렌, 1-히드록시-6-카르복시나프탈렌, 1-히드록시-5-카르복시나프탈렌, 1-메르캅토-7-카르복시나프탈렌, 1-메르캅토-6-카르복시나프탈렌, 1-메르캅토-5-카르복시나프탈렌, 3-카르복시벤젠술폰산, 4-카르복시벤젠술폰산 등의 모노카르복실산류가 바람직하게 이용된다. 이들은 단독으로 또는 2종이상을 조합해서 사용된다.
일반식(8)로 나타내어지는 성분(일반식(3)의 X성분)의 도입 비율은 그 원성분인 말단 밀봉제의 1급 모노아민 성분으로 환산하면, 전체 디아민 성분에 대하여 0.1~60몰%의 범위가 바람직하고, 특히 바람직하게는 5~50몰%이다. 일반식(9)나 일반식(10)으로 나타내어지는 성분(일반식(2), 일반식(5)의 Y성분)이나, 일반식(11)이나 일반식(12)로 나타내어지는 성분(일반식(4), 일반식(6), 일반식(7)의 Z성분) 의 도입 비율은 그 원성분인 말단 밀봉제의 산 무수물, 모노카르복실산, 모노산클로라이드 화합물, 모노 활성 에스테르 화합물 성분으로 환산하면, 전체 디아민 성분에 대하여 0.1~60몰%의 범위가 바람직하고, 특히 바람직하게는 5~55몰%이다.
일반식(2)~(7)의 m은 폴리머의 반복수를 나타내고 있고, 8~200의 범위를 나타낸다. 바람직하게는 10~150이다. 중량 평균 분자량으로 말하면, 겔여과 크로마토그래피에 의한 폴리스티렌 환산으로 4000~80000인 것이 바람직하고, 특히 바람직하게는 8000~60000이다. m을 8이상으로 함으로써 조성 점도를 크게 해서 후막 도포를 가능하게 하고, m을 200이하로 함으로써 용제로의 용해성을 향상시킬 수 있다.
본 발명의 (a) 유기 용제 가용성 폴리이미드는 일반식(2)~(7)로 나타내어지는 구조로 이루어지는 것이여도 되고, 다른 구조도 갖는 공중합체 또는 혼합체여도 된다. 그 때, 일반식(2)~(7)로 나타내어지는 구조를 50몰%이상 함유하고 있는 것이 바람직하다. 공중합 또는 혼합에 사용되는 구조의 종류 및 양은 가열 처리에 의해 얻어지는 내열성 수지 피막의 내열성을 손상하지 않는 범위에서 선택하는 것이 바람직하다.
본 발명에 사용되는 (a) 유기 용제 가용성 폴리이미드는 디아민의 일부를 모노아민인 말단 밀봉제로 치환하거나, 또는 산 2무수물의 일부를 모노카르복실산, 산 무수물, 모노산클로라이드 화합물, 모노 활성 에스테르 화합물인 말단 밀봉제로 치환하여 공지의 방법을 이용해서 합성된다. 예를 들면 저온 중에서 테트라카르복실산 2무수물과 디아민 화합물(일부를 모노아민인 말단 밀봉제로 치환)을 반응시키는 방법, 저온 중에서 테트라카르복실산 2무수물(일부를 산 무수물 또는 모노산클 로라이드 화합물 또는 모노 활성 에스테르 화합물인 말단 밀봉제로 치환)과 디아민 화합물을 반응시키는 방법, 테트라카르복실산 2무수물과 알콜의 반응에 의해 디에스테르를 얻고, 그 후 디아민(일부를 모노아민인 말단 밀봉제로 치환)과 축합제의 존재 하에서 반응시키는 방법, 테트라카르복실산 2무수물과 알콜의 반응에 의해 디에스테르를 얻고, 그 후 나머지 디카르복실산을 산클로이드화하여 디아민(일부를 모노아민인 말단 밀봉제로 치환)과 반응시키는 방법 등을 이용해서 폴리이미드 전구체를 얻고, 이어서 이것을 공지의 이미드화 반응시키는 방법을 이용하여 유기 용제 가용성 폴리이미드를 합성할 수 있다.
또한 폴리머 중에 도입된 일반식(1)의 구조 및 본 발명에서 사용되는 말단 밀봉제는 이하의 방법으로 용이하게 검출, 정량할 수 있다. 예를 들면 일반식(1)의 구조 및 말단 밀봉제가 도입된 폴리머를 산성 용액 또는 염기성 용액에 용해하고, 폴리머의 구성 단위인 디아민 성분과 산 무수물 성분으로 분해하며, 이것을 가스 크로마토그래피(GC)나, NMR 측정함으로써 일반식(1)의 구조 및 사용되고 있는 말단 밀봉제를 용이하게 검출, 정량할 수 있다. 이것과는 별도로, 말단 밀봉제가 도입된 폴리이미드를 직접 열분해 가스 크로마토그래프(PGC)나 적외 스펙트럼 및 13CNMR스펙트럼 측정하는 것에 의해서도 일반식(1)의 구조 및 사용되고 있는 말단 밀봉제를 용이하게 검출, 정량할 수 있다.
(a) 유기 용제 가용성 폴리이미드의 함유량은 (b) 에폭시 화합물 100중량부에 대하여 15~90중량부이며, 바람직하게는 30~65중량부이다. (a) 유기 용제 가용성 폴리이미드의 함유량이 15중량부미만이면, 다이싱시에 반도체용 접착 조성물이 반도체 웨이퍼로부터 박리되거나, 깨짐이나 빠짐이 발생하기 쉬워진다. 이러한 다이싱시의 결함은 절삭 속도가 빠를수록 현저해진다. 또 (a) 유기 용제 가용성 폴리이미드의 함유량이 90중량부를 넘은 경우는, 시트화된 반도체용 접착 조성물(접착 시트)을 범프 전극이 형성된 반도체 웨이퍼에 라미네이트할 때에 반도체용 접착 조성물이 범프 전극 사이에 충분히 들어가지 않아서 기포가 잔존하고, 플립 칩 실장 후의 반도체 칩과 회로 기판 사이의 접착력이 저하된다. 또한 상기 이외에도 반도체용 접착 조성물이 흡수되기 쉬워지므로, 다이싱 후의 반도체용 접착 조성물층이 형성된 반도체 칩을 회로 기판에 플립 칩 실장을 행하면, 플립 칩 실장시의 가열에 의해 반도체용 접착 조성물 중의 수분이 급격히 증발되어 반도체용 접착 조성물층이 발포한다. 이 접착력의 저하나 발포는 반도체 칩과 회로 기판의 접속 신뢰성의 저하로 연결된다.
본 발명의 반도체용 접착 조성물은 (b) 에폭시 화합물을 더 함유한다. (b) 에폭시 화합물은 폴리이미드 측쇄 및 말단의 페놀성 수산기, 술폰산기, 티올기와 반응하여 밀도가 높은 메시 구조를 구성하므로, 얻어지는 반도체용 접착 조성물은 각종 약품에 내성을 발현한다. 각종 용제, 특히 N-메틸피롤리돈에 대하여 완전 불용으로 할 수 있다. 또한 에폭시 화합물은 일반적으로 수축을 수반하지 않는 개환 반응에 의해 경화되므로, (b) 에폭시 화합물을 함유하는 본 발명의 반도체용 접착 조성물은 경화시의 수축을 저감할 수 있게 된다. 이 때문에 (b) 에폭시 화합물로서는 에폭시기를 2개이상 갖는 것을 사용하는 것이 바람직하고, 에폭시 당량은 100~500인 것이 바람직하다. 에폭시 당량을 100이상으로 함으로써 내열성 수지 피막의 인성을 향상시킬 수 있고, 500이하로 함으로써 열경화 후에 밀도가 높은 메시 구조로 할 수 있으므로 반도체용 접착 조성물을 고절연성으로 할 수 있다.
또한 (b) 에폭시 화합물은 액상과 고형상의 2종류를 갖고, 에폭시 화합물 전체량에 대하여 액상 에폭시 화합물의 함유 비율이 20중량%이상 60중량%이하인 것이 필요하다. 바람직하게는 30중량%이상 50중량%이하이다. 이 범위에서 액상 에폭시 화합물을 사용함으로써 반도체용 접착 조성물에 적당한 가소성, 가요성을 부여할 수 있어, 반도체용 접착 조성물을 시트화한 경우에 플렉시블한 시트(접착 시트)를 얻을 수 있다. 또한 다이싱시의 반도체용 접착 조성물의 깨짐이나 빠짐이 억제된다. 액상의 에폭시 화합물이 20중량%미만이면, 플라스틱 필름 상에 반도체용 접착 조성물을 형성하여 롤형상으로 하면 깨짐이나 플라스틱 필름으로부터 박리된다는 문제, 다이싱시에 접착 시트에 깨짐이나 빠짐이 발생하는 문제, 반도체 웨이퍼로부터 반도체용 접착 조성물이 박리된다는 문제 등이 생긴다. 에폭시 화합물 전체량에 대하여, 액상 에폭시 화합물의 함유량이 60중량%를 넘으면 다이싱시의 절삭분이 부착되기 쉬워져 나중의 플립 칩 실장 후의 반도체 칩과 회로 기판의 접착성이나 전기 도통 신뢰성이 저하된다. 여기서 액상 에폭시 화합물이란 25℃, 1.013×105N/㎡에서 150㎩·s이하의 점도를 나타내는 것이며, 25℃에서 150㎩·s를 넘는 점도를 나타내는 것은 고형 에폭시 화합물을 나타낸다. 이러한 에폭시 화합물이면 특별히 한정되지 않고, 액상 에폭시 화합물로서는 예를 들면 에피코트 828, 에피코트 1002, 에피코트 1750, 에피코트 152, 에피코트 630(이상 상품명, 재팬에폭시레진(주)제), 에피클론 HP-4032(이상 상품명, 다이니폰잉크 카가꾸고교(주)제) 등을 들 수 있다. 이들을 2종이상 조합해도 된다. 또한 고형 에폭시 화합물로서는 에피코트 1002, 에피코트 1001, YX4000H, 에피코트 4004P, 에피코트 5050, 에피코트 154, 에피코트 157S70, 에피코트 180S70, YX4000H(이상 상품명, 재팬에폭시레진(주)제), 테픽S, 테픽G, 테픽P(이상 상품명, 닛산카가꾸고교(주)제), 에포토토 YH-434L(상품명, 도토카세이(주)제), EPPN502H, NC3000(이상 상품명, 니혼카야쿠(주)제), 에피클론 N695, 에피클론 HP-7200(이상 상품명, 다이니폰잉크 카가꾸고교(주)제) 등을 들 수 있다. 이들 중 2종류이상을 조합해서 사용해도 된다.
본 발명의 반도체용 접착 조성물에는 (c) 경화 촉진제를 더 사용한다. 에폭시 화합물과 경화 촉진제를 조합시킴으로써 고형 에폭시 화합물 및 액상의 에폭시 화합물의 경화를 촉진하여 단시간에 경화시킬 수 있다. 경화 촉진제로서는 각종 이미다졸, 이미다졸실란, 이미다졸린, 산 무수물 등을 들 수 있다. 각종 이미다졸로서는 이미다졸, 2-메틸이미다졸, 2-운데실이미다졸, 2-에틸-4-메틸이미다졸, 2-페닐-4-메틸이미다졸, 2-페닐이미다졸, 1-벤질-2-메틸이미다졸, 1-벤질-2-페닐이미다졸, 1-시아노에틸-2-메틸이미다졸, 1-시아노에틸-2-에틸-4-메틸이미다졸, 1-시아노에틸-2-페닐이미다졸, 1-시아노에틸-2-페닐이미다졸륨트리멜리테이트 등을 들 수 있다. 이미다졸실란으로서는 IS-1000, IS-1000D, IM-1000, SP-1000, IA-100A, IA-100P, IA-100F(이상 상품명, 닛코매터리얼즈(주)제) 등을 들 수 있다. 산 무수물로서는 헥사하이드로프탈산 무수물, 메틸테트라하이드로프탈산 무수물, 아데카 하드 너 EH-3326, 아데카 하드너 EH-703, 아데카 하드너 EH-705A(이상 상품명, 아사히덴카고교(주)제), 에피클론 B-570, 에피클론 B-650(이상 상품명, 다이니폰잉크 카가꾸(주)제) 등을 들 수 있다. (c) 경화 촉진제의 함유량은 (b) 에폭시 화합물의 합계 100중량부에 대하여 0.1~10중량부의 범위일 필요가 있다. (c) 경화 촉진제의 함유량을 0.1중량부이상으로 함으로써 에폭시 화합물의 경화를 효과적으로 촉진하고, 10중량부이하로 함으로써 경화물의 절연성, 내열성을 향상시킬 수 있다. 또한 (c)경화 촉진제는 물에 불용인 것이 바람직하게 사용된다. 여기서 물에 불용이란 25℃, 1.013×105N/㎡하의 순수로의 용해량이 5중량%이하인 것을 말한다. 수용성 경화 촉진제는 다이싱시에 사용되는 절삭수에 용해되어 반도체용 접착 조성물 시트의 막면이 거칠어지거나, 경화성이나 접착성의 저하를 야기하는 일이 있다.
본 발명의 반도체용 접착 조성물에는 열가소성 수지로서, 예를 들면 페녹시 수지, 폴리에스테르, 폴리우레탄, 폴리아미드, 폴리프로필렌, 아크릴로니트릴-부타디엔 공중합체(NBR), 스티렌-부타디엔 공중합체(SBR), 아크릴로니트릴-부타디엔-메타크릴산 공중합체, 아크릴로니트릴-부타디엔-아크릴산 공중합체 등을 경화 후의 막에 대한 저응력화제로서 첨가할 수 있다. 또한 공지의 에폭시 화합물용 경화제나 광투과성을 손상하지 않을 정도로 필러를 첨가할 수 있다.
본 발명의 반도체용 접착 조성물은 범프 전극이 형성된 반도체 웨이퍼에 코팅해도 된다. 본 발명의 반도체용 접착 조성물을 시트형상으로 가공하기 위해서는 균일하게 혼합된 반도체용 접착 조성물을 플라스틱 필름 등의 사이에 끼워 프레스 압연, 또는 롤 압연해서 제작할 수 있다. 또한 반도체용 접착 조성물을 용매 중에서 혼합하여 와니스형상으로 한 것을 플라스틱 필름 상에 도포, 탈용매시켜서 시트형상으로 가공할 수도 있다. 본 발명에서는 플라스틱 필름과 그 플라스틱 필름 상에 형성된 반도체용 접착 조성물을 반도체용 접착 시트 재료라고 한다.
여기서 사용하는 용매로서는 상기 성분을 용해하는 것을 적절히 선택하면 되고, 예를 들면 케톤계 용제의 아세톤, 메틸에틸케톤, 메틸이소부틸케톤, 시클로펜탄온, 시클로헥사논, 에테르계 용제의 1,4-디옥산, 테트라히드로푸란, 디글림, 글리콜에테르계 용제의 메틸셀로솔브, 에틸셀로솔브, 프로필렌글리콜모노메틸에테르, 프로필렌글리콜모노에틸에테르, 프로필렌글리콜모노부틸에테르, 디에틸렌글리콜메틸에틸에테르, 그 외 벤질알콜, 프로판올, N-메틸피롤리돈, γ-부티로락톤, 초산에틸, N,N-디메틸포름아미드 등을 들 수 있다. 특히 대기압하 비점이 120℃이하인 것을 사용하면 저온, 단시간에 탈용매화할 수 있으므로 시트화 가공이 용이해진다.
도공기로서는 롤 코터, 콤마 롤 코터, 그라비어 코터, 스크린 코터, 슬릿 다이 코터 등을 사용할 수 있지만, 슬릿 다이 코터가 코팅시의 용매의 휘발이 적어 도포성이 안정적이므로 바람직하게 사용된다.
시트화된 반도체용 접착 조성물의 두께는, 시트화된 반도체용 접착 조성물을 범프 전극이 형성된 반도체 웨이퍼에 접합할 경우에는 범프 전극의 평균 높이이상인 것이 바람직하고, 보다 바람직하게는 범프 전극의 평균 높이이상 또한 범프 전극의 평균 높이와 회로 기판 상의 패드 전극 평균 높이를 서로 더한 두께의 1.5배이하이며, 또한 보다 바람직하게는 범프 전극의 평균 높이이상 또한 범프 전극의 평균 높이와 회로 기판 상의 패드 전극 평균 높이를 서로 더한 두께이하이다. 또 범프 전극의 높이는 범프 전극이 형성되어 있지 않은 웨이퍼면을 기준(0㎛)으로 해서 계측한다. 또한 회로 기판 상의 패드 전극 높이는 패드 전극이 형성되어 있는 회로 기판(폴리이미드, 유리 에폭시, 유리, 세라믹스 등)의 절연면을 기준(0㎛)으로 해서 모든 전극 패드의 높이를 계측하여 그 평균값으로 한다. 시트화된 반도체용 접착 조성물의 두께가 범프 전극의 평균 높이미만이면 플립 칩 본딩 후의 반도체 칩, 반도체용 접착 조성물과 회로 기판 사이에 공극이 생겨 접착력이 저하된다. 또한 시트화된 반도체용 접착 조성물의 두께가 범프 전극의 평균 높이와 회로 기판 상의 패드 전극 평균 높이를 서로 더한 두께의 1.5배를 넘으면 비경제적일 뿐만 아니라, 반도체 칩하의 반도체용 접착 조성물의 밀려나옴량이 많아져 실장 면적이 커져 버리는 문제나, 밀려나온 반도체용 접착 조성물이 반도체 칩 상부에까지 들어가 플립 칩 본딩 장치의 가열 호른을 오염시켜 호른과 반도체 칩이 접착해 버리거나 하는 문제가 일어나기 쉽다. 또한 가열 호른이 오염된 경우는 호른의 평탄성이 손상되고, 플립 칩 본딩시의 반도체 칩의 가열 상태가 불균일해져 본딩 불량이 발생하기 쉬워진다는 문제가 발생하는 일이 있다.
본 발명의 반도체용 접착 조성물은 광선 투과율이 70%이상인 것이 바람직하다. 반도체용 접착 조성물의 광선 투과율을 70%이상으로 하기 위해서는 반도체용 접착 조성물의 각 구성 성분을 유사 구조로 해서 전체 성분 사이의 상용성을 높이는 것, 광선 투과율에 큰 영향을 주지 않을 정도로 광선 투과의 저해 요인이 되기 쉬운 입자나 마이크로캡슐의 함유량을 적게 하는 것 등의 수단을 사용하는 것이 유 효하다. 또, 입자나 마이크로캡슐은 광선 투과율을 크게 저해하지 않는 범위에서 첨가함으로써 다른 물성 등의 조정을 행해도 된다. 입자에는 금속이나 산화물 등의 도전성을 가진 무기 입자, 산화물, 질화물 등 비도전성 입자, 유기물 입자, 유기물을 무기물로 코팅한 입자 등을 사용할 수 있다. 반도체용 접착 조성물 중에 입자를 함유시켜 광 투과성을 저해하는 영향을 작게 하기 위해서는 입자의 지름이 작은 것을 사용하는 것이나, 입자의 굴절율이 반도체용 접착 조성물을 구성하는 다른 재료와의 굴절율차가 작은 것을 사용하는 것이 유효하다. 반도체용 접착 조성물의 광선 투과율이 70%이상이면, 다이싱시에 범프 전극이나 반도체 웨이퍼 상의 얼라인먼트 마크의 인식이 용이하여, 고정밀도로 절단할 수 있다. 또한, 반도체용 접착 조성물의 광선 투과율이 70%이상이면 플립 칩 실장시의 얼라인먼트 마크의 인식도 마찬가지로 양호해지므로, 고정밀도로 회로 기판 상의 전극 패드와 반도체 칩의 접합을 행할 수 있다. 반도체용 접착 조성물의 광선 투과율이 80%이상이면, 단시간에 얼라인먼트 마크의 인식을 할 수 있으므로 보다 바람직하다. 또, 본 발명에 있어서의 광선 투과율이란 반도체용 접착 조성물의 반도체용 접착 조성물에 대한 파장 350~900㎚에 있어서의 최대 광선 투과율이다. 구체적으로는 파장 350㎚~900㎚에 있어서의 광선 투과율을 측정하고, 광선 투과율이 최대값을 나타낸 파장을 중심으로 하는 파장 ±10㎚에 있어서의 광선 투과율의 평균값을 본 발명에 있어서의 광선 투과율값으로 한다. 반도체용 접착 조성물의 광선 투과율은 시트화된 반도체용 접착 조성물의 두께에 의존하는 경우도 있다. 한편, 시트화해서 사용되는 반도체용 접착 조성물의 두께는 반도체에 형성된 범프의 높이 등에 따라 다르다. 본 발명에 있어 서의 반도체용 접착 조성물의 광선 투과율은 다이싱시 또는/및 플립 칩 실장시의 얼라인먼트 마크의 인식성을 위한 것이므로, 다이싱이나 플립 칩 실장에 사용되는 두께에 있어서의 반도체용 접착 조성물의 광선 투과율이다.
광을 투과하는 플라스틱 필름 상에 형성된 반도체용 접착 조성물의 광선 투과율을 측정하는 경우는, 별도로 이 광을 투과하는 플라스틱 필름만의 측정을 행하여 이 플라스틱 필름의 영향을 뺀 값을 광선 투과율로 하는 켈리브레이션(calibration)을 행한다. 광선 투과율의 측정은 온도 23±2℃, 상대 습도 50±5%의 환경하에서 행한다. 이러한 측정은, 예를 들면 스펙트로포토미터(히타치세이사쿠쇼(주)제, U-3210)를 이용하여 행할 수 있다.
상기 방법에 의해 제작된 반도체용 접착 시트재에 있어서는, 플라스틱 필름과 반도체용 접착 조성물의 접착력은 2N/m이상 49N/m이하로 하는 것이 바람직하다. 2N/m이상으로 함으로써 플라스틱 필름과 반도체용 접착 조성물 사이에서의 의도하지 않은 박리가 일어나지 않는 취급에 우수한 반도체용 접착 시트 재료를 얻을 수 있다. 플라스틱 필름과 반도체용 접착 조성물의 접착력을 49N/m이하로 함으로써 플라스틱 필름을 박리했을 때에 플라스틱 필름 표면에 반도체용 접착 조성물이 잔존하기 어려워진다.
또한 필요에 따라 반도체용 접착 조성물 상에 별도의 플라스틱 필름을 더 라미네이트해서, 상하로 플라스틱 필름 사이에 끼워진 반도체용 접착 시트 재료를 얻을 수 있다. 이 때 각 면의 각각의 접착력의 크기는 특별히 한정되지 않고, 각 면이 2N/m이상 49N/m이하의 접착력인 것이 바람직하다. 또 한쪽 플라스틱 필름을 (d) 플라스틱 필름으로 하고, 다른 쪽 플라스틱 필름을 (e) 플라스틱 필름으로 하면, (e) 플라스틱 필름과 반도체용 접착 조성물 사이의 접착력과 (d) 플라스틱 필름과 반도체용 접착 조성물 사이의 접착력의 차가 5N/m이상인 것이 바람직하다. 여기서, (e) 플라스틱 필름과 반도체용 접착 조성물 사이의 접착력은 (d) 플라스틱 필름과 반도체용 접착 조성물 사이의 접착력보다 크다. 또 상기 접착력의 차는 47N/m이하가 바람직하다. 접착력의 차를 5N/m이상으로 함으로써 플라스틱 필름을 박리할 때에 반도체용 접착 조성물의 박리나 부상을 발생시키지 않도록 할 수 있고, 접착력의 차를 47N/m이하로 함으로써 필름을 박리했을 때에 플라스틱 필름 표면에 반도체용 접착 조성물이 잔존하기 어려워진다.
(d) 플라스틱 필름과 반도체용 접착 조성물의 접착력은 이하와 같이 측정할 수 있다. 우선 반도체용 접착 시트 재료를 폭 25㎜, 길이 300㎜로 잘라내고, 이것을 두께 2㎜의 스테인레스판에 양면 점착 테이프를 이용하여 고정한다. 이 때 양면 점착 테이프의 점착면에 (d) 플라스틱 필름면을 점착시키도록 한다. 다음에 (d) 플라스틱 필름을 반도체용 접착 조성물로부터 각도 90도의 방향으로 200㎜/분의 속도로 떼어내서 (d) 플라스틱 필름과 반도체용 접착층 사이의 접착력(N/m)을 측정한다.
(e) 플라스틱 필름과 반도체용 접착 조성물의 접착력은 이하와 같이 측정할 수 있다. 우선, 반도체용 접착 시트 재료를 폭 25㎜, 길이 300㎜로 잘라내고, (d) 플라스틱 필름을 제거한 후 양면 점착 테이프를 붙인 두께 2㎜의 스테인레스판 상에 양면 점착 테이프를 이용하여 고정한다. 이 때 양면 점착 테이프의 점착면에 반 도체 접착 조성물면을 점착시키도록 한다. (e) 플라스틱 필름을 반도체용 접착 조성물로부터 각도 90도의 방향으로 200㎜/분의 속도로 떼어내서 (e) 플라스틱 필름과 반도체용 접착 조성물 사이의 접착력(N/m)을 측정한다.
여기서 사용되는 플라스틱 필름으로서 폴리에틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름, 폴리에스테르 필름, 폴리염화비닐 필름, 폴리카보네이트 필름, 폴리이미드 필름 등을 들 수 있다. 또한 폴리테트라플루오로에틸렌 필름 등의 불소 수지 필름, 폴리페닐렌설파이드 필름, 폴리프로필렌 필름, 폴리에틸렌 필름 등을 들 수 있다. 플라스틱 필름은 이형 처리가 실시되어 있어도 되고, 예를 들면 실리콘계, 장쇄 알킬계, 불소계, 지방족 아미드계 등으로 이형 처리해도 된다. 플라스틱 필름과 반도체용 접착 조성물의 접착력은 플라스틱 필름의 종류나 두께의 선택, 액상 에폭시 수지의 양이나 실온에서 고무 상태인 점착(tackiness) 성분의 첨가 등의 반도체용 접착 조성물의 조성, 용매의 종류, 반도체용 접착 시트 재료의 가열 에이징 등에 의해 제어할 수 있다.
또한 (e) 플라스틱 필름의 표면에 점착제층이 형성되어 있어도 된다. (e) 플라스틱 필름의 표면의 점착제층이 형성되어 있을 경우는, 이 점착제층면이 반도체용 접착 조성물과 점착하도록 (e) 플라스틱 필름과 반도체용 접착 조성물을 적층한다. 이 경우, (e) 플라스틱 필름을 반도체용 접착 조성물로부터 박리할 때에 점착제가 반도체용 접착 조성물 상에 남는 일이 없도록 (e) 플라스틱 필름과 점착제층 사이의 접착력은 점착제층과 반도체용 접착 조성물 사이의 접착력보다 크게 해 두는 것이 중요하다. 점착제의 재료로서는 아크릴계, 비닐계, 우레탄계, 실리콘계, 폴리에스테르계, 스티렌-부타디엔계, 이소프렌계, 천연 고무 등을 사용할 수 있다. 점착·박리의 방식이 감압 점착형, 열경화 박리형, 광경화 박리형인 점착제를 사용할 수 있다. 점착제층의 두께는 점착제의 종류나 사용법에 따라 최적인 것이 결정되고, 통상 1~50㎛의 범위의 것을 사용할 수 있다. 이러한 점착제층을 구비한 플라스틱 필름으로서는 시판되고 있는 백 그라인드 테이프, 다이싱 테이프 등의 점착 테이프를 사용할 수도 있다. 그 외, 미리 점착제층이 형성된 (e) 플라스틱 필름을 사용하는 것이 아니라, 점착제층 코팅 등에 의해 반도체용 접착 조성물층 상에 형성한 후에 (e) 플라스틱 필름을 라미네이트 등의 방법으로 점착제층이 적층된 반도체용 접착 조성물층에 형성해도 된다.
본 발명의 반도체 장치는 상기 반도체용 접착 조성물의 양면에 플라스틱 필름을 갖고 있을 경우, (d) 플라스틱 필름을 제거한 후, 벗겨내어진 반도체용 접착 조성물면을 범프 전극이 형성된 반도체 웨이퍼에 40~100℃에서 가열 라미네이트 또는 진공 가열 라미네이트하여 가접착을 행한다. 이 온도 범위에 있어서 반도체용 접착 조성물의 동적 점도는 10~100000㎩·s인 것이 바람직하고, 보다 바람직하게는1000~10000㎩·s이다. 반도체용 접착 조성물의 동적 점도가 10㎩·s미만이면 취급이 곤란해지고, 100000Pa·s를 넘으면 범프 전극이 반도체용 접착 조성물 중에 메워지지 않는 것이나, 고압력에서의 라미네이트가 필요해지며, 웨이퍼가 파손되거나 하는 문제가 일어나기 쉽다. 또한 고압력으로 라미네이트를 행하면, 라미네이트 후에 휘어짐이 발생하기 쉽기 때문에 바람직하지 않다.
다음에, 필요에 따라 하기와 같이 해서 백 그라인드 가공을 행해도 된다. 즉 상기 공정에 의해 얻어진 (e) 플라스틱 필름과 반도체용 접착 조성물이 형성된 반도체 웨이퍼의 (e) 플라스틱 필름면을 백 그라인드 가공기 고정면에 설치하고, 반도체가 형성되어 있지 않은 웨이퍼면(이면)의 연삭·연마 가공을 행해도 된다. 이러한 가공을 행함으로써 박형의 반도체용 접착 조성물이 형성된 반도체 웨이퍼를 얻을 수 있다. 이 가공 공정에 의하면, 백 그라인드 공정과 반도체 칩 실장의 접착제 도포를 따로 행하는 통상의 방법에 비해 공정을 간략화할 수 있다.
다음에, 상기 공정에 의해 얻어진 (e) 플라스틱 필름과 반도체용 접착 조성물이 형성된 반도체 웨이퍼와 테이프 프레임을 다이싱 테이프에 접착한다. 이 때, (e) 플라스틱 필름과 반도체용 접착 조성물이 형성된 반도체 웨이퍼는 범프 전극과 반대측의 면을 다이싱 테이프의 점착면에 점착시키도록 한다. 그 후 다이싱을 행한다.
다이싱 공정에서는, 우선 컷 테이블 상에 상기 방법에 의해 제작된 (e) 플라스틱 필름과 반도체용 접착 조성물이 붙은 범프 전극이 형성된 반도체 웨이퍼를 다이싱 테이프로 접착한 테이프 프레임을 셋트하고, 다음에 (e) 플라스틱 필름을 박리한다. 장치 상에서 범프 전극 또는 반도체 웨이퍼 상의 얼라인먼트 마크를 인식시키고, 컷 사이즈, 절삭 속도, 깊이, 블레이드 회전수, 절삭수의 양 등 각 다이싱 조건을 소정의 값으로 설정하여 다이싱을 행한다. 여기서 반도체 웨이퍼 상의 얼라인먼트 마크는 복수의 각(角)형상을 포함하는 것이 바람직하고, 이러한 형상의 얼라인먼트 마크를 사용하면 얼라인먼트 에러를 적게 할 수 있다. 다이싱 후의 웨이퍼의 건조는 25~100℃, 10초~4시간에 처리하는 것이 바람직하다. 다이싱에 의한 반 도체용 접착제 조성물의 깨짐, 빠짐 및 반도체 웨이퍼로부터의 박리는 절삭단부를 기준 위치 0㎛로 해서 최대 길이가 25㎛이내인 것이 바람직하다. 반도체용 접착제 조성물의 깨짐, 빠짐, 또는 반도체 웨이퍼로부터의 박리가 25㎛를 넘었을 경우, 다이싱시 및 다이싱 후의 반도체용 접착 조성물에 물이 흡착, 부착되기 쉬워진다. 흡착된 물은 나중에 행해지는 플립 칩 실장시에 접착제 조성물층에 공극, 보이드가 생기는 원인으로 되어 접착력의 저하 및 전기적 신뢰성의 저하를 야기한다. 이 반도체용 접착 조성물의 깨짐, 빠짐 및 반도체 웨이퍼로부터의 박리는 크로스컷 부분(반도체 칩의 각에 해당되는 부분)에서 발생하기 쉽다.
다음에 다이싱에 의해 얻어진 반도체용 접착 조성물이 형성된 반도체 칩은 통상의 플립 칩 본더를 이용하여 회로 기판에 실장된다. 실장 조건은 반도체 칩과 회로 기판의 전기적 접속이 양호하게 얻어지는 범위이면 특별히 한정되는 것은 아니고, 범프나 회로 기판의 전극의 재질에 따라 적절히 결정된다. 또한 반도체용 접착 조성물의 경화가 불충분한 경우는, 실장 후에 반도체 칩 실장 회로 기판을 가열하여 반도체용 접착 조성물의 경화를 더욱 진행시켜도 된다.
<실시예>
이하 실시예 등을 들어서 본 발명을 설명하지만, 본 발명은 이들 예에 의해 한정되는 것은 아니다. 또, 실시예 중의 반도체용 접착 조성물의 평가는 이하의 방법에 의해 행했다.
(합성예1 - 유기 용제 가용성 폴리이미드A의 합성)
건조 질소 기류하, 2,2-비스(3-아미노-4-히드록시페닐)헥사플루오로프로판 (이하, BAHF라고 한다) 24.54g(0.067몰), 1,3-비스(3-아미노프로필)테트라메틸디실록산(이하, SiDA로 한다) 4.97g(0.02몰), 말단 밀봉제로서 3-아미노페놀(이하, 3-Aph라고 한다) 2.18g(0.02몰)을 NMP 80g에 용해시켰다. 여기에 비스(3,4-디카르복시페닐)에테르 2무수물(이하, ODPA라고 한다) 31.02g(0.1몰)을 NMP 20g과 함께 첨가하여 20℃에서 1시간 반응시키고, 이어서 50℃에서 4시간 교반했다. 그 후 크실렌을 15g 첨가하고, 물을 크실렌과 함께 공비시키면서 180℃에서 5시간 교반했다. 교반 종료 후, 용액을 물 3L에 투입해서 백색 침전한 폴리머를 얻었다. 이 침전을 여과해서 회수하고, 물로 3회 세정한 후 진공 건조기를 이용하여 80℃, 20시간 건조시켰다. 얻어진 폴리머 고체의 적외 흡수 스펙트럼을 측정한 결과, 1780㎝-1 부근, 1377㎝-1 부근에 폴리이미드에 기인하는 이미드 구조의 흡수 피크가 검출되었다. 이렇게 해서 에폭시기와 반응 가능한 관능기를 갖고, 일반식(1)로 나타내어지는 구조가 7.4중량% 함유되는 유기 용제 가용성 폴리이미드A를 얻었다. 얻어진 폴리머 4g에 테트라히드로푸란 6g을 첨가하여 23℃에서 교반한 결과 용해되었다.
(합성예2 - 유기 용제 가용성 폴리이미드B의 합성)
건조 질소 기류하, BAHF 18.31g(0.05몰), SiDA 7.46g(0.03몰), 말단 밀봉제로서 3-Aph 4.37g(0.04몰)을 NMP 150g에 용해시켰다. 여기에 2,2-비스(4-디카르복시페녹시)페닐)프로판 2무수물(이하, BSAA라고 한다) 52g(0.1몰)을 NMP 30g과 함께 첨가하여 20℃에서 1시간 반응시키고, 이어서 50℃에서 4시간 교반했다. 그 후 180℃에서 5시간 교반했다. 교반 종료 후, 용액을 물 3L에 투입해서 백색 침전한 폴리 머를 얻었다. 이 침전을 여과해서 회수하고, 물로 3회 세정한 후 진공 건조기를 이용하여 80℃, 20시간 건조했다. 얻어진 폴리머 고체의 적외 흡수 스펙트럼을 측정한 결과, 1780㎝-1 부근, 1377㎝-1 부근에 폴리이미드에 기인하는 이미드 구조의 흡수 피크가 검출되었다. 이렇게 해서 에폭시기와 반응 가능한 관능기를 갖고, 일반식(1)로 나타내어지는 구조가 8.3중량% 함유되는 유기 용제 가용성 폴리이미드B를 얻었다. 얻어진 폴리머 4g에 테트라히드로푸란 6g을 첨가하여 23℃에서 교반한 결과 용해되었다.
(합성예3 - 유기 용제 가용성 폴리이미드C의 합성)
건조 질소 기류하, BAHF 14.65g(0.04몰), SiDA 9.96g(0.04몰)을 NMP 130g에 용해시켰다. 여기에 2,2-비스(3,4-디카르복시페닐)헥사플루오로프로판 2무수물(이하, 6FDA라고 한다) 44.42g(0.1몰)을 NMP 20g과 함께 첨가하여 20℃에서 1시간 교반하고, 이어서 50℃에서 2시간 교반했다. 여기에 말단 밀봉제로서 3-Aph 3.27g(0.04몰)을 첨가하여 50℃에서 2시간 교반한 후, 180℃에서 5시간 교반했다. 교반 종료 후, 용액을 물 3L에 투입해서 백색 침전한 폴리머를 얻었다. 이 침전을 여과해서 회수하고, 물로 3회 세정한 후 진공 건조기를 이용하여 80℃, 20시간 건조시켰다. 얻어진 폴리머 고체의 적외 흡수 스펙트럼을 측정한 결과, 1780㎝-1 부근, 1377㎝-1 부근에 폴리이미드에 기인하는 이미드 구조의 흡수 피크가 검출되었다. 이렇게 해서 에폭시기와 반응 가능한 관능기를 갖고, 일반식(1)로 나타내어지는 구조가 12.4중량% 함유되는 유기 용제 가용성 폴리이미드C를 얻었다. 얻어진 폴 리머 4g에 테트라히드로푸란 6g을 첨가하여 23℃에서 교반한 결과 용해되었다.
(합성예4 - 유기 용제 가용성 폴리이미드D의 합성)
건조 질소 기류하, BAHF 29.3g(0.08몰), SiDA 4.97g(0.02몰)을 NMP 130g에 용해시켰다. 여기에 ODPA 28.54g(0.092몰)을 NMP 20g과 함께 첨가하여 20℃에서 1시간 교반하고, 이어서 50℃에서 2시간 교반했다. 여기에 말단 밀봉제로서 4-히드록시프탈산 무수물 3.28g(0.02몰)을 첨가하여 50℃에서 2시간 교반했다. 그 후 크실렌을 15g 첨가하고, 물을 크실렌과 함께 공비시키면서 180℃에서 5시간 교반했다. 교반 종료 후, 용액을 물 3L에 투입해서 백색 침전한 폴리머를 얻었다. 이 침전을 여과해서 회수하고, 물로 3회 세정한 후 진공 건조기를 이용하여 80℃, 20시간 건조시켰다. 얻어진 폴리머 고체의 적외 흡수 스펙트럼을 측정한 결과, 1780㎝-1 부근, 1377㎝-1 부근에 폴리이미드에 기인하는 이미드 구조의 흡수 피크가 검출되었다. 이렇게 해서 에폭시기와 반응 가능한 관능기를 갖고, 일반식(1)로 나타내어지는 구조가 14중량% 함유되는 유기 용제 가용성 폴리이미드D를 얻었다. 얻어진 폴리머 4g에 테트라히드로푸란 6g을 첨가하여 23℃에서 교반한 결과 용해되었다.
(합성예5 - 유기 용제 가용성 폴리이미드E의 합성)
건조 질소 기류하, BAHF 29.3g(0.08몰), SiDA 4.97g(0.02몰)을 NMP 130g에 용해시켰다. 여기에 ODPA 28.54g(0.092몰)을 NMP 20g과 함께 첨가하여 20℃에서 1시간 교반하고, 이어서 50℃에서 2시간 교반했다. 여기에 말단 밀봉제로서 4-니트로페닐살리실산 5.18g(0.02몰)을 첨가하여 50℃에서 2시간 교반했다. 그 후 크실렌 을 15g 첨가하고, 물을 크실렌과 함께 공비시키면서 180℃에서 5시간 교반했다. 교반 종료 후, 용액을 물 3L에 투입해서 백색 침전한 폴리머를 얻었다. 이 침전을 여과해서 회수하고, 물로 3회 세정한 후 진공 건조기를 이용하여 80℃, 20시간 건조했다. 얻어진 폴리머 고체의 적외 흡수 스펙트럼을 측정한 결과, 1780㎝-1 부근, 1377㎝-1 부근에 폴리이미드에 기인하는 이미드 구조의 흡수 피크가 검출되었다. 이렇게 해서 에폭시기와 반응 가능한 관능기를 갖고, 일반식(1)로 나타내어지는 구조가 14.2중량% 함유되는 유기 용제 가용성 폴리이미드E를 얻었다. 얻어진 폴리머 4g에 테트라히드로푸란 6g을 첨가하여 23℃에서 교반한 결과 용해되었다.
(합성예6 - 유기 용제 가용성 폴리이미드F의 합성)
BAHF 18.3g(0.05몰)을 아세톤 100ml, 프로필렌옥사이드 17.4g(0.3몰)에 용해시켜 -15℃로 냉각했다. 여기에 4-니트로벤조일클로라이드 20.4g(0.11몰)을 아세톤 100ml에 용해시킨 용액을 적하했다. 적하 종료 후 -15℃에서 4시간 교반하고, 그 후 실온으로 되돌렸다. 석출된 백색 고체를 여과 선별하고, 50℃에서 진공 건조시켰다.
고체 30g을 300ml의 스테인레스 오토클레이브에 넣어 메틸셀로솔브 250ml에 분산시켜서 5% 파라듐-탄소를 2g 첨가했다. 여기에 수소를 풍선으로 도입해서 환원 반응을 실온에서 행했다. 약 2시간 후, 풍선이 더이상 오므라지지 않은 것을 확인해서 반응을 종료시켰다. 반응 종료 후, 여과해서 촉매인 파라듐 화합물을 제거하고, 로터리 증발기에서 농축하여 히드록실기함유 디아민 화합물(Ⅱ)을 얻었다. 얻 어진 고체를 그대로 반응에 사용했다.
Figure 112007087953003-pct00010
건조 질소 기류하, BAHF 24.54g(0.067몰), 히드록실기함유 디아민 화합물(Ⅱ) 6.04g(0.01몰), SiDA 2.49g(0.01몰)을 NMP 250g에 용해시켰다. 여기에 2,2-비스(3,4-디카르복시페닐)에틸렌 2무수물(이하, TMEG-100이라고 한다) 41.03g(0.1몰), 말단 밀봉제로서 4-아미노티오페놀(도쿄카세이고교(주)제) 4.45g(0.03몰)을 첨가하여 60℃에서 6시간 교반했다. 그 후 크실렌을 15g 첨가하고, 크실렌과 함께 반응수를 공비시키면서 150℃에서 5시간 교반했다. 교반 종료 후, 용액을 물 2L에 투입해서 백색 침전한 폴리머를 얻었다. 이 침전을 여과해서 회수하고, 물로 3회 세정한 후 진공 건조기를 이용하여 80℃, 20시간 건조시켰다. 얻어진 폴리머 고체의 적외 흡수 스펙트럼을 측정한 결과, 1780㎝-1 부근, 1377㎝-1 부근에 폴리이미드에 기인하는 이미드 구조의 흡수 피크가 검출되었다. 이렇게 해서 에폭시기와 반응 가능한 관능기를 갖고, 일반식(1)로 나타내어지는 구조가 2.9중량% 함유되는 유기 용제 가용성 폴리이미드F를 얻었다. 얻어진 폴리머 4g에 테트라히드로푸란 6g을 첨가하여 23℃에서 교반한 결과, 용해되었다.
(합성예7 - 유기 용제 가용성 폴리이미드G의 합성)
건조 질소 기류하, BAHF 18.3g(0.05몰)과 알릴글리시딜에테르 34.2g(0.3몰)을 감마 부티로락톤(GBL) 100g에 용해시켜 -15℃로 냉각했다. 여기에 GBL 50g에 용 해시킨 무수 트리멜리트산클로라이드 22.1g(0.11몰)을 반응액의 온도가 0℃를 넘지 않도록 적하했다. 적하 종료 후, 0℃에서 4시간 교반했다. 이 용액을 로터리 증발기에서 농축하여, 톨루엔 1l에 투입해서 히드록실기함유 산 무수물(I)을 얻었다.
Figure 112007087953003-pct00011
건조 질소 기류하, BAHF 30.03g(0.082몰), SiDA 3.73g(0.015몰), 말단 밀봉제로서 4-아미노티오페놀(도쿄카세이고교(주)제) 4.45g(0.03몰)을 NMP 100g에 용해시켰다. 여기에 히드록실기함유 산 무수물(Ⅰ) 71.45g(0.1몰)을 NMP 30g과 함께 첨가하여 20℃에서 1시간 반응시키고, 이어서 50℃에서 4시간 반응시켰다. 그 후 180℃에서 5시간 교반했다. 교반 종료 후, 용액을 물 3l에 투입해서 백색 침전한 폴리머를 얻었다. 이 침전을 여과해서 회수하고, 물로 3회 세정한 후 진공 건조기를 이용하여 200℃, 5시간 건조했다. 얻어진 폴리머 고체의 적외 흡수 스펙트럼을 측정한 결과, 1780㎝-1 부근, 1377㎝-1 부근에 폴리이미드에 기인하는 이미드 구조의 흡수 피크가 검출되었다. 이렇게 해서 에폭시기와 반응 가능한 관능기를 갖고, 일반식(1)로 나타내어지는 구조가 3중량% 함유되는 유기 용제 가용성 폴리이미드G를 얻었다. 얻어진 폴리머 4g에 테트라히드로푸란 6g을 첨가하여 23℃에서 교반한 결과, 용해되었다.
(합성예8 - 유기 용제 가용성 폴리이미드H의 합성)
건조 질소 기류하, BAHF 25.64g(0.07몰), SiDA 4.97g(0.02몰), 말단 밀봉제 로서 3-Aph 2.18g(0.02몰)을 NMP 150g에 용해시켰다. 여기에 ODPA 15.51g(0.05몰), 비페닐테트라카르복실산 2무수물(BPDA) 14.71g(0.05몰)을 NMP 30g과 함께 첨가하여 20℃에서 1시간 반응시키고, 이어서 50℃에서 4시간 반응시켰다. 그 후 180℃에서 5시간 교반했다. 교반 종료 후, 용액을 물 3L에 투입해서 백색 침전한 폴리머를 얻었다. 이 침전을 여과해서 회수하고, 물로 3회 세정한 후 진공 건조기를 이용하여 80℃, 20시간 건조했다. 얻어진 폴리머 고체의 적외 흡수 스펙트럼을 측정한 결과, 1780㎝-1 부근, 1377㎝-1 부근에 폴리이미드에 기인하는 이미드 구조의 흡수 피크가 검출되었다. 이렇게 해서 에폭시기와 반응 가능한 관능기를 갖고, 일반식(1)로 나타내어지는 구조가 7.3중량% 함유되는 유기 용제 가용성 폴리이미드H를 얻었다. 얻어진 폴리머 4g에 테트라히드로푸란 6g을 첨가하여 23℃에서 교반한 결과, 용해되었다.
(합성예9 - 유기 용제 가용성 폴리이미드I의 합성)
건조 질소 기류하, BAHF 14.65g(0.04몰), SiDA 12.42g(0.05몰), 말단 밀봉제로서 3-Aph 2.18g(0.02몰)을 NMP 80g에 용해시켰다. 여기에 ODPA 31.02g(0.1몰)을 NMP 20g과 함께 첨가하여 20℃에서 1시간 반응시키고, 이어서 50℃에서 4시간 교반했다. 그 후 크실렌을 15g 첨가하고, 물을 크실렌과 함께 공비시키면서, 180℃에서 5시간 교반했다. 교반 종료 후, 용액을 물 3L에 투입해서 백색 침전한 폴리머를 얻었다. 이 침전을 여과해서 회수하고, 물로 3회 세정한 후 진공 건조기를 이용하여 80℃, 20시간 건조했다. 얻어진 폴리머 고체의 적외 흡수 스펙트럼을 측정한 결과, 1780㎝-1 부근, 1377㎝-1 부근에 폴리이미드에 기인하는 이미드 구조의 흡수 피크가 검출되었다. 이렇게 해서 에폭시기와 반응 가능한 관능기를 갖고, 일반식(1)로 나타내어지는 구조가 19.1중량% 함유되는 유기 용제 가용성 폴리이미드I를 얻었다. 얻어진 폴리머 4g에 테트라히드로푸란 6g을 첨가하여 23℃에서 교반한 결과, 용해되었다.
(합성예10 - 유기 용제 가용성 폴리이미드J의 합성)
건조 질소 기류하, BAHF 28.2g(0.077몰), SiDA 0.75g(0.003몰), 말단 밀봉제로서 3-Aph 4.37g(0.04몰)을 NMP 80g에 용해시켰다. 여기에 ODPA 31.02g(0.1몰)을 NMP 20g과 함께 첨가하여 20℃에서 1시간 반응시키고, 이어서 50℃에서 4시간 교반했다. 그 후 크실렌을 15g 첨가하고, 물을 크실렌과 함께 공비시키면서, 180℃에서 5시간 교반했다. 교반 종료 후, 용액을 물 3L에 투입해서 백색 침전한 폴리머를 얻었다. 이 침전을 여과해서 회수하고, 물로 3회 세정한 후 진공 건조기를 이용하여 80℃에서 20시간 건조했다. 얻어진 폴리머 고체의 적외 흡수 스펙트럼을 측정한 결과, 1780㎝-1 부근, 1377㎝-1 부근에 폴리이미드에 기인하는 이미드 구조의 흡수 피크가 검출되었다. 이렇게 해서 에폭시기와 반응 가능한 관능기를 갖고, 일반식(1)로 나타내어지는 구조가 1.1중량% 함유되는 유기 용제 가용성 폴리이미드J를 얻었다. 얻어진 폴리머 2g에 테트라히드로푸란 6g을 첨가하여 23℃에서 교반한 결과, 용해되었다.
그 외에 실시예, 비교예에서 사용한 각 재료는 이하와 같다.
* 고형 에폭시 화합물
에피코트 157S70(상품명, 에폭시 당량 : 210g/eq, 재팬에폭시레진(주)제)
에피코트 154(상품명, 에폭시 당량 : 180g/eq, 재팬에폭시레진(주)제)
에포토토 YH-434L(상품명, 에폭시 당량 : 130g/eq, 도토카세이(주)제)
에피코트 1001(상품명, 에폭시 당량 : 460g/eq, 재팬에폭시레진(주)제)
* 액상 에폭시 화합물
에피코트 828(상품명, 에폭시 당량 187g/eq, 재팬에폭시레진(주)제)
에피코트 1750(상품명, 에폭시 당량 158g/eq, 재팬에폭시레진(주)제)
에피클론 HP-4032(상품명, 에폭시 당량 152g/eq, 다이니폰잉크 카가꾸고교(주)제)
에피코트 152(상품명, 에폭시 당량 175g/eq, 재팬에폭시레진(주)제)
* 경화 촉진제
2-페닐이미다졸(상품명 2PZ, 시코쿠카세이고교(주)제, 비수용성)
2-에틸-4-메틸이미다졸(상품명 2E4MZ, 시코쿠카세이고교(주)제, 수용성)
* 구형상 실리카 필러
SO-E5(상품명, 애드마텍스(주)제)
* 카르복실화 NBR
PNR-1HC(상품명, JSR(주)제)
* 용제 : 메틸에틸케톤
<<실시예1~6 및 비교예1~6>>
실시예1~6 및 비교예1~6의 각 성분에 대해서 표 1에 나타내는 배합비가 되도록 조합했다. 또, 필러를 배합하고 있는 반도체용 접착 조성물은 볼밀을 이용하여 필러 분산 처리를 행했다.
표 1의 조성비로 제작한 반도체용 접착 조성물 와니스를, 슬릿 다이 코터(도공기)를 이용해서, 실리콘계의 이형 처리를 행한 두께 38㎛의 폴리에틸렌테레프탈레이트 필름 상에 도포하여 100℃에서 4분간 건조를 행했다. 건조 후의 반도체용 접착 조성물 상에 플라스틱 필름으로서 두께 15㎛의 폴리프로필렌 필름을 가열 롤 온도 40℃에서 라미네이트하고, 지름 7.6㎝의 지관(紙管)에 롤형상으로 권취하여 반도체용 접착 조성물층의 두께가 30㎛인 반도체용 접착 시트 재료(폴리프로필렌 필름, 반도체용 접착 조성물층, 폴리에틸렌테레프탈레이트 필름의 3층 구조)를 얻었다.
얻어진 플라스틱 필름과 반도체용 접착 조성물층의 접착력 측정은 이하와 같은 방법으로 행했다. 반도체용 접착 시트 재료(폴리프로필렌 필름, 반도체용 접착 조성물층, 폴리에틸렌테레프탈레이트 필름의 3층 구조)를 폭 25㎜, 길이 300㎜로 잘라내고, 두께 2㎜의 스테인레스판에 양면 점착 테이프를 이용하여 폴리에틸렌테레프탈레이트 필름면에서 고정하고, 상기의 폴리프로필렌 필름(경박리측 플라스틱 필름)을 반도체용 접착 조성물층으로부터 각도 90도의 방향으로 200㎜/분의 속도로 박리하여 폴리프로필렌 필름과 반도체용 접착 조성물층 사이의 접착력(N/m)을 측정했다. 다음에 폴리프로필렌 필름을 제거한 후의 반도체용 접착 시트 재료(폴리에틸렌테레프탈레이트 필름과 반도체 접착 조성물층의 2층 구조)를 폭 25㎜, 길이 300 ㎜로 잘라내고, 양면 점착 테이프를 이용하여 두께 2㎜의 스테인레스판 상에 반도체 접착 조성물면에서 고정하고, 상기의 폴리에틸렌테레프탈레이트 필름(중박리측 플라스틱 필름)을 반도체용 접착 조성물층으로부터 각도 90도의 방향으로 200㎜/분의 속도로 박리하여 폴리에틸렌테레프탈레이트 필름과 반도체용 접착 조성물 사이의 접착력(N/m)을 측정했다. 결과를 표 2에 나타냈다. 폴리프로필렌 필름 및 폴리에틸렌테레프탈레이트 필름의 박리 및 접착력 측정에는 만능시험기(오리엔텍(주)제, RTM-100)를 사용했다. 이 접착력 측정에 있어서는 단위를 gf/㎝로 행하고, 그 후에 N/m로 단위 환산한 값을 본 발명의 접착력으로 했다. 이 단위 환산에서는, 얻어진 gf/㎝ 단위 표시의 측정값과 0.98의 곱을 소수점 제 1 위치에서 사사오입한 값을 N/m 단위의 값으로 했다.
또한 반도체용 접착 조성물의 광선 투과율은 스펙트로포토미터(히타치세이사쿠쇼(주)제, U-3210)에 의해 이하의 방법으로 측정했다. 우선 상기의 폴리에틸렌테레프탈레이트 필름(중박리측 플라스틱 필름) 단체(單體)로 측정 켈리브레이션(제로점 보정)을 행한 후에, 폴리프로필렌 필름(경박리측 플라스틱 필름)을 제거한 후의 반도체용 접착 시트 재료(중박리측 플라스틱 필름과 반도체 접착 조성물층의 2층 구조)의 광선 투과율을, 반도체용 접착 시트 재료면에서 광을 입사시켜 측정했다. 이 측정값과 반도체용 접착 시트 재료의 두께로부터 반도체용 접착 시트 재료 30㎛당 본 발명에 있어서의 광선 투과율을 산출했다. 이 측정은 파장 350㎚~900㎚에 대해서 행하고, 최대 광선 투과율을 나타낸 파장을 중심으로 하는 파장 ±10㎚의 광선 투과율의 평균값을 갖고 본 발명의 광선 투과율값으로 했다. 광선 투과율을 물 리적인 의미로 엄밀하게 평가하는 경우는 반도체용 접착 시트 재료와 대기의 계면, 폴리에틸렌테레프탈레이트 필름과 대기의 계면, 반도체용 접착 시트 재료와 폴리에틸렌테레프탈레이트 필름 사이의 계면, 및 이들 계면 사이의 다중 반사의 영향을 고려할 필요가 있다. 본 발명에 있어서의 광선 투과율 측정에 있어서는 이것의 영향이 경미하다는 관점에서, 이들을 고려하지 않는 간편법으로서 상기의 방법을 이용했다.
얻어진 반도체용 접착 시트 재료를 이용하여 다음과 같이 해서 반도체 장치를 제조했다.
1. 라미네이트 공정 및 평가
롤형상으로 권취된 반도체용 접착 시트 재료의 범프 전극으로의 매립은 접합 장치(테크노 비전(주)제, 모델 900S)를 사용했다.
우선, 반도체용 접착 시트 재료로부터 경박리측 플라스틱 필름(예를 들면 실시예1에 있어서는 폴리프로필렌 필름)을 제거하여 반도체용 접착 조성물면을 노출시켰다. 이 때, 반도체용 접착 조성물면의 박리 흔적의 유무, 또한 반도체 접착 조성물의 중박리측 플라스틱 필름(예를 들면 실시예1에 있어서는 폴리에틸렌테레프탈레이트 필름)으로부터의 박리, 탈락의 유무를 관찰하고, 각각에 대해서 있음의 경우를 ×, 없음의 경우를 ○로 했다. 또한 반도체용 접착 조성물면이 외향으로 되도록 곡률 반경 5㎜로 구부렸을 때에 반도체용 접착 조성물의 깨짐의 유무, 또는 중박리측 플라스틱 필름으로부터의 박리의 유무를 관찰하여 있음의 경우를 ×, 없음의 경우를 ○로 해서 반도체용 접착 조성물의 가요성을 평가했다.
이어서, 접합 장치 스테이지 상에 고정된 평균 높이 20㎛의 범프 전극이 형성된(256 범프/칩, 피치 65㎛, 금 도금 범프, 액정 드라이버용) 실리콘 웨이퍼(지름 150㎜, 두께 625㎛)의 범프 전극에 경박리측 플라스틱 필름을 박리한 후의 반도체용 접착 시트 재료의 반도체용 접착 조성물면을 온도 60℃, 접합 속도 50㎝/분으로 라미네이트했다. 이 때, 보이드 또는 공극의 유무를 반도체용 접착 조성물면 및 단면을 현미경 관찰(20배율)하고, 범프 전극주변 및 반도체용 접착 조성물과 실리콘 웨이퍼 계면의 보이드 또는 공극의 유무를 관찰하여 보이드, 공극이 있을 경우는 ×, 그 이외는 ○로 했다. 반도체 웨이퍼 주위의 여분의 반도체용 접착 조성물은 커터날로 절단하고, 플라스틱 필름(예를 들면 실시예1에 있어서는 폴리에틸렌테레프탈레이트 필름)을 구비한 범프 전극이 반도체용 접착제로 메워넣어진 반도체 웨이퍼를 얻었다.
2. 다이싱 공정 및 평가
상기 1.에서 얻어진 반도체 웨이퍼의 테이프 프레임, 및 다이싱 테이프로의 고정은 웨이퍼 마운터 장치(테크노 비전(주)제, FM-1146-DF)를 사용하고, 범프 전극과는 반대측의 웨이퍼 기판면에 다이싱 테이프(린텍(주)제, D-650)를 접합시킴으로써 행했다. 이어서 나머지 플라스틱 필름을 제거했다. 다이싱 장치(DISCO(주)제, DFD-6240)의 절삭 스테이지 상에 반도체용 접착 조성물면이 위가 되도록 테이프 프레임을 고정해서, 다이싱 장치의 현미경이 부착된 CCD 카메라로 얼라인먼트를 행했다. 얼라인먼트는 반도체 웨이퍼에 배열되는 범프 전극으로 얼라인먼트한 경우와 반도체 웨이퍼면의 얼라인먼트 마크로 얼라인먼트한 경우의 2가지 방법으로 실시했 다. 이 때, 모든 범프 전극 또는 반도체 웨이퍼면의 모든 얼라인먼트 마크에 대하여 인식이 가능한 경우를 ○, 전혀 인식할 수 없었을 경우를 ×로 했다. 결과는 표의 다이싱 공정에 있어서의 얼라인먼트 마크 인식성에 나타냈다. 또, 실시예5 및 6의 얼라인먼트 마크의 인식을 위해 필요로 한 시간은 실시예1~4 및 실시예7의 2배였다.
이 얼라인먼트 마크의 모식도를 도 2에 나타냈다. 부호 7은 십자의 얼라인먼트 마크이며, 그 문자 굵기(20㎛)를 부호 8, 문자 길이(140㎛)를 부호 9로 나타냈다. 부호 10은 원형상의 얼라인먼트 마크이며, 지름(100㎛)을 부호 11로 나타냈다. 부호 12는 사각형 얼라인먼트 마크이며, 사각형의 단변 길이(10㎛)를 부호 13, 사각형의 장변 길이(50㎛)를 부호 14로 나타냈다. 부호 15는 정삼각형 얼라인먼트 마크이며, 정삼각형의 변 길이(30㎛)를 부호 16으로 나타냈다.
이어서, 이하와 같은 절삭 조건에서 다이싱을 행했다.
다이싱 장치 : DFD-6240(DISCO(주)제)
반도체 칩 사이즈 : 2.5×16.5㎜
블레이드 : NBC-ZH 127F-SE 27HCCC
스핀들 회전수 : 25000rpm
절삭 속도 : 50㎜/s
절삭 깊이 : 다이싱 테이프의 깊이 20㎛까지 칼집을 냄
컷 : 1 패스 풀 컷
컷 모드 : 다운 컷
절삭수의 양 : 3.7L/분
절삭수 및 냉각수 : 온도 23℃, 전기 전도도 0.5MΩ·㎝(초순수에 탄산 가스를 주입)
범프 전극이 반도체용 접착제 조성물로 메워넣어진 반도체 웨이퍼를 다이싱에 의해 개편 칩화한 것(반도체 칩)에 대해서, 반도체용 접착 조성물 표면의 절삭분의 부착의 유무, 반도체용 접착 조성물 표면의 깨짐, 빠짐의 유무, 웨이퍼로부터 접착제층의 박리의 유무를 현미경에 의해 확인했다. 절삭분의 부착에 대해서는 반도체용 접착 조성물 표면에 절삭분의 부착이 없는 것을 ○, 부착이 있는 것을 ×로 했다. 결과는 표 2의 내오염성에 나타냈다. 또한 깨짐, 빠짐, 웨이퍼로부터 반도체용 접착 조성물의 박리에 대해서는 반도체용 접착 조성물의 절삭단부로부터 반도체용 접착 조성물의 깨짐, 빠짐 및 웨이퍼로부터의 박리의 길이가 25㎛이하인 경우를 ○, 25㎛를 넘는 것을 ×로 했다. 결과는 표 2~8의 내상성에 나타냈다. 이 깨짐, 빠짐 및 웨이퍼로부터의 박리의 모식도를 도 1에 나타냈다. 부호 1은 조성물이 도포된 반도체 웨이퍼의 일부이며, 발생한 접착 조성물의 깨짐·빠짐부를 부호 2, 크랙을 부호 3으로 나타냈다. 또한 접착 조성물의 깨짐, 빠짐의 크기를 측정하기 위해 깨짐·빠짐(2)이나 크랙(3)의 크기는 부호 4로 나타낸 결손부 길이로서 나타내어진다. 또 부호 5는 절삭단부를 나타내고, 부호 6은 결손부의 길이에서도 최대인 것을 나타내고 있다.
3. 플립 칩 본딩 및 평가
상기 2.에서 제작한 범프 전극이 반도체용 접착 조성물로 메워넣어진 반도체 칩의 회로 기판으로의 접속은 플립 칩 본딩 장치(트라이텍(주)제, DB-100)를 사용했다. 또한 주석 도금을 실시한 두께 9㎛의 패드 전극이 붙어 있는, 두께 50㎛의 폴리이미드 필름을 회로 기판으로 했다. 상기 2.에서 제작한 반도체 칩의 범프 전극과 패드 전극이 형성된 폴리이미드 필름 회로 기판 상의 패드 전극이 겹치도록 얼라인먼트를 행했다. 이 때, 모든 범프 전극 또는 반도체 웨이퍼면의 모든 얼라인먼트 마크에 대해서 인식이 가능한 경우를 ○, 전혀 인식할 수 없었을 경우를 ×로 했다. 결과는 표의 본딩 공정에 있어서의 얼라인먼트 마크 인식성에 나타냈다.
얼라인먼트 후 온도 200℃, 시간 20s, 압력 0.4㎫의 조건에서 플립 칩 본딩을 행했다. 이것에 의해 폴리이미드 필름 회로 기판 상에 반도체 칩을 탑재한 반도체가 형성된 회로 기판을 얻었다. 본딩 종료 후, 폴리이미드 필름의 반도체 칩이 실장되어 있지 않은 측으로부터 틈을 내어서, 실장된 반도체 칩의 공극 또는 보이드의 유무를, 반도체용 접착 조성물면 및 단면을 현미경 관찰(20배율)함으로써 확인했다. 공극 또는 보이드가 있을 경우는 ×, 그 이외는 ○로 했다. 결과는 표의 접속성에 나타냈다.
실시예1~6의 플립 칩 본딩 후의 시료를 반도체와 회로 기판의 계면에 수직인 방향으로부터 현미경 관찰을 행하고, 반도체 칩에 대한 접착제의 밀려나옴을 평가한 결과, 밀려나옴이 가장 큰 부분이라고 해도 0.2㎜로 매우 작은 것이었다.
4. 도통성 평가(초기 도통성 및 열충격 시험 후)
상기 3.에서 제작한 반도체가 형성된 회로 기판의 초기 도통성 및 열충격 시험 후 도통성을 평가했다. 도통성 평가는 디지털 멀티미터(어드밴티스트(주)제, TR6847)를 이용하여 측정했다. 초기 도통성은 상기 3.에서 제작한 반도체가 형성된 회로 기판 20개에 대해서 평가를 행하고, 1개소라도 도통 불량(저항값이 무한대로 되어 단선되어 있다)이 있으면 불량으로 하여, 반도체가 형성된 회로 기판 20개당의 불량품의 개수를 표 2에 나타냈다. 열충격 시험은 상기 초기 도통성의 양품에 대해서 평가했다. 반도체가 형성된 회로 기판을 -40℃에서 5분간 유지한 후, 125℃에서 5분간 유지하는 것을 1사이클로 해서, 이것을 1000사이클 행한 후의 반도체가 형성된 회로 기판의 도통성을 평가했다. 초기 도통성 시험의 양품 20개에 대해서 평가를 행하고, 1개소라도 도통 불량(저항값이 무한대로 되어 단선되어 있다)이 있으면 불량으로 해서 반도체가 형성된 회로 기판 20개당의 불량품의 개수를 표 2에 나타냈다.
5. 액정 표시 테스트
상기 4.의 열충격 시험 평가 후의 반도체가 형성된 회로 기판을 액정 패널에 구비하여 반도체 장치를 제작하고, 표시 테스트를 행했다. 표시된 것은 ○, 그 이외의 표시되지 않거나 또는 노이즈가 발생되어 있는 것은 ×로 했다.
<<실시예7>>
표 1의 조성비에 기초하여 제작한 반도체용 접착 조성물 와니스를 사용하고, 플라스틱 필름으로서 폴리프로필렌 필름을 실리콘계의 이형 처리를 행한 두께 38㎛ 폴리에틸렌테레프탈레이트 필름으로 바꾼 것 이외는 실시예1과 같은 방법으로 반도체용 접착 시트 재료를 얻었다.
<<실시예8>>
표 1의 조성비에 기초하여 제작한 반도체용 접착 조성물 와니스를 사용하고, 도포용 플라스틱 필름으로서 이형 처리가 되어 있지 않은 두께 38㎛의 폴리에틸렌테레프탈레이트 필름을 사용한 것 이외는 실시예1과 같은 방법으로 반도체용 접착 시트 재료를 얻었다.
실시예1~8 및 비교예1~6의 와니스 조성을 표 1에, 평가 결과를 표 2에 나타냈다.
<<실시예9>>
표 3에 기재된 조성비로, 실시예1과 마찬가지로 반도체용 접착 조성물 와니스를 제작했다. 이 반도체용 접착 조성물 와니스를, 슬릿 다이 코터(도공기)를 이용하여 두께 80㎛의 미연신 폴리프로필렌 필름(상품명, 도레이판 NO 형식 번호 ZK-99, 도레이 가부시끼가이샤제)의 친수화 처리를 행하지 않은 면 상에 도포하고, 그 후 75℃에서 4분간 건조를 행했다. 건조 후의 반도체용 접착 조성물 상에 플라스틱 필름으로서 두께 15㎛의 2축연신 폴리프로필렌 필름(상품명, 도레이판 BO 형식 번호 YK57)의 미처리면을 겹치고, 가열 롤 온도 40℃에서 라미네이트하여 지름 7.6㎝의 지관에 롤형상으로 권취해서 반도체용 접착층의 두께가 30㎛인 반도체용 접착 시트 재료를 얻었다.
얻어진 반도체용 접착 시트 재료를 사용하고, 상기 1.에서 사용한 평균 높이 20㎛의 범프 전극이 형성된(256 범프/칩, 피치 65㎛, 금 도금 범프, 액정 드라이버용) 실리콘 웨이퍼로서 지름 150㎜, 두께 550㎛의 실리콘 웨이퍼를 사용한 것 이외는 실시예1과 같은 방법으로 평가했다. 결과를 표 3에 나타낸다.
<<실시예10~121, 비교예7~64>>
표 3~14에 기재된 조성비로, 실시예1과 마찬가지로 반도체용 접착 조성물 와니스를 제작했다. 얻어진 각 반도체용 접착 조성물 와니스를 실시예9와 같은 방법으로 필름에 도포하여 반도체용 접착 시트 재료를 얻었다. 실시예9와 같은 방법으로 평가하고, 얻어진 결과를 표 3~14에 나타낸다.
실시예9~121, 비교예7~64에 대하여 각 예에서 사용한 원재료를 이하에 나타낸다.
* 유기 용제 가용성 폴리이미드
유기 용제 가용성 폴리이미드A(상기의 합성물)
유기 용제 가용성 폴리이미드B(상기의 합성물)
유기 용제 가용성 폴리이미드C(상기의 합성물)
PI-101(상품명, 마루젠세키유카가꾸(주)제), 또 4g의 PI-101에 테트라히드로푸란 6g을 첨가하여 23℃에서 교반한 결과, 용해되었다.
* 고형 에폭시 화합물
에피코트 157S70(상품명, 에폭시 당량 : 210g/eq, 재팬에폭시레진(주)제)
에피클론 HP-7200H(상품명, 에폭시 당량 : 280g/eq, 다이니폰잉크 카가꾸고교(주)제).
* 액상 에폭시 화합물
에피코트 828(상품명, 에폭시 당량 187g/eq, 재팬에폭시레진(주)제)
에피코트 YX8000(상품명, 에폭시 당량 205g/eq, 재팬에폭시레진(주)제)
*경화 촉진제
2PZ(상품명, 시코쿠카세이고교(주)제, 비수용성)
2E4MZ(상품명, 시코쿠카세이고교(주)제, 수용성)
* 용제 : 메틸에틸케톤, 테트라히드로푸란, n-프로필알콜
<<실시예122~141, 비교예65~84>>
표 15~16의 조성비에 기초하여 제작한 반도체용 접착 조성물 와니스를 사용하고, 상기 3. 플립 칩 본딩 시간을 60s로 한 것 이외는 실시예9와 같은 방법으로 평가했다.
실시예122~141, 비교예65~84의 와니스 조성 및 평가 결과를 표 15~16에 나타냈다.
실시예39~59, 102~121, 122~141 및 비교예27~32, 45~64, 65~84에서 사용한 폴리이미드A를 유기 용제 가용성 폴리이미드D로 바꾼 것 이외는 같은 방법으로 샘플 제작, 평가를 행한 결과, 실시예39~59, 102~121, 122~141 및 비교예27~32, 45~64, 65~84와 같은 결과를 얻었다.
실시예39~59, 102~121, 122~141 및 비교예27~32, 45~64, 65~84에서 사용한 폴리이미드A를 유기 용제 가용성 폴리이미드E로 바꾼 것 이외는 같은 방법으로 샘플 제작, 평가를 행한 결과, 실시예39~59, 102~121, 122~141 및 비교예27~32, 45~64, 65~84와 같은 결과를 얻었다.
실시예39~59, 102~121, 122~141 및 비교예27~32, 45~64, 65~84에서 사용한 폴리이미드A를 유기 용제 가용성 폴리이미드F로 바꾼 것 이외는 같은 방법으로 샘 플 제작, 평가를 행한 결과, 실시예39~59, 102~121, 122~141 및 비교예27~32, 45~64, 65~84와 같은 결과를 얻었다.
실시예39~59, 102~121, 122~141 및 비교예27~32, 45~64, 65~84에서 사용한 폴리이미드A를 유기 용제 가용성 폴리이미드G로 바꾼 것 이외는 같은 방법으로 샘플 제작, 평가를 행한 결과, 실시예39~59, 102~121, 122~141 및 비교예27~32, 45~64, 65~84와 같은 결과를 얻었다.
실시예39~59, 102~121, 122~141 및 비교예27~32, 45~64, 65~84에서 사용한 폴리이미드A를 유기 용제 가용성 폴리이미드H로 바꾼 것 이외는 같은 방법으로 샘플 제작, 평가를 행한 결과, 실시예39~59, 102~121, 122~141 및 비교예27~32, 45~64, 65~84와 같은 결과를 얻었다.
<<실시예142, 143>>
표 17에 기재된 조성비로, 실시예1과 마찬가지로 반도체용 접착 조성물 와니스를 제작했다. 얻어진 각 반도체용 접착 조성물 와니스를 실시예9와 같은 방법으로 필름에 도포하여 반도체용 접착 시트 재료를 얻었다. 실시예9와 같은 방법으로 평가하고, 얻은 결과를 표 17에 나타낸다.
<<실시예144>>
표 7의 실시예40에 기재된 조성비로, 실시예1과 같은 방법으로 반도체용 접착 조성물 와니스를 제작했다. 이 반도체용 접착 조성물 와니스를, 슬릿 다이 코터(도공기)를 이용하여 두께 80㎛의 미연신 폴리프로필렌 필름(상품명, 도레이판 NO 형식 번호 ZK-99, 도레이 가부시끼가이샤제)의 친수화 처리를 행하지 않은 면 상에 도포하고, 그 후 75℃에서 4분간 건조를 행했다. 건조 후의 반도체용 접착 조성물 상에 두께 160㎛의 점착제층이 형성된 플라스틱제 베이스 필름(상품명, BGE-124S, 도요 아드텍(주)제)을 점착제층 면이 반도체용 접착 조성물에 점착하도록 가열 롤 온도 25℃에서 라미네이트하고, 지름 7.6㎝의 지관에 롤형상으로 권취했다. 이것에 의해 폴리프로필렌 필름, 반도체용 접착 조성물층, 점착제층, 플라스틱 필름이 이 순서로 4층 적층된 백 그라인드 테이프 기능과 반도체 접착 기능을 아울러 갖는 반도체용 접착 시트 재료를 얻었다.
각 재료 사이의 접착력 측정은 이하와 같이 해서 행했다. 반도체용 접착 시트 재료(폴리프로필렌 필름, 반도체용 접착 조성물층, 점착제층, 베이스 필름의 4층 구조)를 폭 25㎜, 길이 300㎜로 잘라내고, 두께 2㎜의 스테인레스판에 양면 점착 테이프를 이용하여 폴리에틸렌테레프탈레이트 필름면에서 고정하고, 상기의 폴리프로필렌 필름(경박리측 플라스틱 필름)을 반도체용 접착 조성물층으로부터 각도 90도의 방향으로 200㎜/분의 속도로 박리해서 폴리프로필렌 필름과 반도체용 접착 조성물층 사이의 접착력을 측정했다. 이 접착력은 14N/m였다. 다음에 폴리프로필렌 필름을 제거한 후의 반도체용 접착 시트 재료(베이스 필름, 점착제층, 반도체 접착 조성물층의 3층 구조)를 폭 25㎜, 길이 300㎜로 잘라내고, 양면 점착 테이프를 이용하여 두께 2㎜의 스테인레스판 상에 반도체 접착 조성물면에서 고정하고, 상기의 점착제층 첨부 베이스 필름(중박리측 플라스틱 필름)을 반도체용 접착 조성물층으로부터 각도 90도의 방향으로 200㎜/분의 속도로 점착제층과 반도체용 접착 조성물층의 계면에서 박리하여 점착제층과 반도체용 접착 조성물 사이의 접착력을 측정했 다. 그 결과 45N/m였다.
롤형상으로 권취된 백 그라인드 테이프 기능과 반도체 접착 기능을 아울러 갖는 반도체용 접착 시트 재료의 범프 전극으로의 매립은 접합 장치(테크노 비전(주)제, 모델900S)를 사용했다.
접합 장치 스테이지 상에 고정된 평균 높이 20㎛의 범프 전극이 형성된(256 범프/칩, 피치 65㎛, 금 도금 범프, 액정 드라이버용) 실리콘 웨이퍼(지름 150㎜, 두께 625㎛)의 범프 전극에 경박리측 플라스틱 필름인 폴리프로필렌 필름을 박리한 후의 반도체용 접착 시트 재료의 반도체용 접착 조성물면을 온도 60℃, 접합 속도 50㎝/분으로 라미네이트했다. 반도체 웨이퍼 주위의 여분의 반도체용 접착 조성물은 커터날로 절단했다. 이것에 의해 반도체용 접착제 상에 점착제층, 베이스 필름이 이 순서로 적층되어 있는 전극이 반도체용 접착제로 메워넣어진 반도체 웨이퍼를 얻었다.
이어서, 이 반도체 웨이퍼의 범프 전극과는 반대측의 면을, 연삭·연마 장치(DISCO(주)제, DGP-8760)를 이용하여 반도체 웨이퍼의 두께가 100㎛로 되도록 연삭·연마를 행했다. 이어서 반도체용 접착제로부터 점착제층이 형성된 베이스 필름을 박리했다.
이 후 실시예1의 2. 다이싱 공정, 3. 플립 칩 본딩, 4. 도통성 평가, 5. 액정 표시 테스트를 행한 결과, 실시예40과 같은 결과를 얻었다.
Figure 112007087953003-pct00012
Figure 112007087953003-pct00013
Figure 112007087953003-pct00014
Figure 112007087953003-pct00015
Figure 112007087953003-pct00016
Figure 112007087953003-pct00017
Figure 112007087953003-pct00018
Figure 112007087953003-pct00019
Figure 112007087953003-pct00020
Figure 112007087953003-pct00021
Figure 112007087953003-pct00022
Figure 112007087953003-pct00023
Figure 112007087953003-pct00024
Figure 112007087953003-pct00025
Figure 112007087953003-pct00026
Figure 112007087953003-pct00027
Figure 112007087953003-pct00028
본 발명의 반도체용 접착 조성물은 다이싱에 의해 개편화된 IC, LSI 등 반도체 칩을 플렉시블 기판, 유리 에폭시 기판, 유리 기판, 세라믹스 기판 등의 회로 기판에 직접 전기적 접합하는 접착제로서 바람직하게 이용 가능하다.

Claims (11)

  1. (a) 유기 용제 가용성 폴리이미드와 (b) 에폭시 화합물과, (c) 경화 촉진제를 함유하고, (b) 에폭시 화합물 100중량부에 대하여 (a) 유기 용제 가용성 폴리이미드를 15~90중량부, (c) 경화 촉진제를 0.1~10중량부 함유하고, (b) 에폭시 화합물이 25℃, 1.013×105N/㎡에 있어서 액상인 화합물과 25℃, 1.013×105N/㎡에 있어서 고형인 화합물을 함유하며, 액상인 에폭시 화합물의 함유량이 전체 에폭시 화합물에 대하여 20중량%이상 60중량%이하이고, (a) 유기 용제 가용성 폴리이미드는 일반식(2)~(7) 중 어느 하나로 나타내어지는 구조를 갖고, 또한 에폭시기와 반응 가능한 관능기를 측쇄 및 말단에 각각 1개이상 갖는 폴리머이며, 일반식(1)로 나타내어지는 구조를 일반식(2)~(7) 중의 R4로 해서 폴리머 전체량에 대하여 2~15중량% 갖는 것을 특징으로 하는 반도체용 접착 조성물.
    Figure 112013021419724-pct00029
    (식 중, R1은 2가의 탄화수소기를 나타내고, R2는 1가의 탄화수소기를 나타내며, 동일하거나 달라도 된다. n은 1~10의 정수를 나타낸다. )
    Figure 112013021419724-pct00030
    (식 중, R3은 4~14가의 유기기이며, R4는 2~12가의 유기기이고, R3, R4 중 1개이상은 1,1,1,3,3,3-헥사플루오로프로필기, 이소프로필기, 에테르기, 티오에테르기 및 SO2기로 이루어지는 군에서 선택되는 기를 1개이상 함유한다. R5 및 R6은 페놀성 수산기, 술폰산기 및 티올기로 이루어지는 군에서 선택되는 기를 1개이상 갖는 유기기를 나타내고, 동일하거나 달라도 된다. X는 1가의 유기기, Y는 2가의 유기기, Z는 1가의 유기기를 나타낸다. m은 8~200의 범위를 나타낸다. α 및 β는 각각 0~10의 정수를 나타내고, α＋β는 1~10의 정수이다.)
  2. 삭제
  3. 제 1 항에 있어서, (c) 경화 촉진제가 물에 불용인 화합물인 것을 특징으로 하는 반도체용 접착 조성물.
  4. 제 1 항에 있어서, 광선 투과율이 70%이상인 것을 특징으로 하는 반도체용 접착 조성물.
  5. 플라스틱 필름의 한 면이상에 제 1 항에 기재된 반도체용 접착 조성물을 형성한 것이며, 플라스틱 필름과 상기 반도체용 접착 조성물의 접착력이 2N/m이상 49N/m이하인 것을 특징으로 하는 반도체용 접착 시트 재료.
  6. (d) 플라스틱 필름, 제 1 항에 기재된 반도체용 접착 조성물, (e) 플라스틱 필름의 순서로 적층되고, (e) 플라스틱 필름과 상기 반도체용 접착 조성물 사이의 접착력과 (d) 플라스틱 필름과 상기 반도체용 접착 조성물 사이의 접착력의 차가 5N/m이상인 것을 특징으로 하는 반도체용 접착 시트 재료.
  7. 반도체 웨이퍼 위에 형성된 제 1 항에 기재된 반도체용 접착 조성물의 다이싱한 후의 절삭 상태는, 반도체용 접착 조성물의 절삭단부를 기준 위치 0㎛로 해서 반도체용 접착 조성물의 결손 부분의 최대 길이가 25㎛이하인 것을 특징으로 하는 반도체용 접착 조성물이 형성된 반도체 웨이퍼.
  8. 제 1 항에 기재된 반도체용 접착 조성물로부터 얻어진 내열성 수지를 갖는 것을 특징으로 하는 반도체 장치.
  9. 전극이 형성된 반도체 소자를 복수개 탑재한 웨이퍼 상에, 제 1 항, 제 3 항 및 제 4 항 중 어느 한 항에 기재된 반도체용 접착 조성물을 갖는 플라스틱 필름을 반도체용 접착 조성물이 형성되어 있는 면을 소자측으로 해서 가접착하고, 그 후 다이싱에 의해 개편화를 행하며, 개편화된 반도체용 접착 조성물이 형성된 반도체 소자를 실장 기판에 탑재하며, 반도체 소자 상에 형성된 전극과 실장 기판 상의 전극을 직접 접촉시킴으로써 전기적 접속을 행하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  10. 제 5 항에 있어서, 플라스틱 필름과 반도체용 접착 조성물 사이에 점착제층이 형성되어 있는 것을 특징으로 하는 반도체용 접착 시트 재료.
  11. 전극이 형성된 반도체 소자를 복수개 탑재한 웨이퍼 상에 제 1 항, 제 3 항 및 제 4 항 중 어느 한 항에 기재된 반도체용 접착 조성물, 점착제층, 플라스틱 필름을 이 순서로 형성하고, 이어서 반도체 소자가 형성되어 있지 않은 웨이퍼면을 연마 가공하며, 그 후 다이싱에 의해 개편화를 행하고, 개편화된 반도체용 접착 조성물이 형성된 반도체 소자를 실장 기판에 탑재하고, 반도체 소자 상에 형성된 전극과 실장 기판 상의 전극을 직접 접촉시킴으로써 전기적 접속을 행하는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020077028554A 2005-06-06 2006-06-05 반도체용 접착 조성물, 그것을 사용한 반도체 장치 및반도체 장치의 제조 방법 KR101294647B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00165287 2005-06-06
JP2005165287 2005-06-06
PCT/JP2006/311184 WO2006132165A1 (ja) 2005-06-06 2006-06-05 半導体用接着組成物、それを用いた半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20080014006A KR20080014006A (ko) 2008-02-13
KR101294647B1 true KR101294647B1 (ko) 2013-08-09

Family

ID=37498365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077028554A KR101294647B1 (ko) 2005-06-06 2006-06-05 반도체용 접착 조성물, 그것을 사용한 반도체 장치 및반도체 장치의 제조 방법

Country Status (7)

Country Link
US (1) US8653202B2 (ko)
EP (1) EP1895580B1 (ko)
JP (2) JP3948491B2 (ko)
KR (1) KR101294647B1 (ko)
CN (1) CN101228621B (ko)
TW (1) TWI393758B (ko)
WO (1) WO2006132165A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160108399A (ko) * 2014-01-15 2016-09-19 도레이 카부시키가이샤 접착 조성물 및 그것을 갖는 접착 필름, 접착 조성물 구비 기판, 반도체 장치 및 그의 제조 방법

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5422878B2 (ja) * 2006-10-24 2014-02-19 東レ株式会社 半導体用接着組成物、それを用いた半導体装置および半導体装置の製造方法
JP5487619B2 (ja) 2007-01-10 2014-05-07 日立化成株式会社 回路部材接続用接着剤及びこれを用いた半導体装置
KR20120089347A (ko) * 2007-07-11 2012-08-09 히다치 가세고교 가부시끼가이샤 회로 부재 접속용 접착제
US8349708B2 (en) 2007-07-12 2013-01-08 Nxp B.V. Integrated circuits on a wafer and methods for manufacturing integrated circuits
DE602008003128D1 (de) 2007-07-12 2010-12-02 Nxp Bv Integrierte schaltungen auf einem wafer und verfahren zur herstellung integrierter schaltungen
CN102083886A (zh) * 2007-09-20 2011-06-01 日本化药株式会社 半导体装置用底漆树脂层及半导体装置
JP5292793B2 (ja) * 2007-12-14 2013-09-18 東レ株式会社 半導体用接着シート、それを用いた半導体装置および半導体装置の製造方法
JP5002444B2 (ja) * 2007-12-25 2012-08-15 パナソニック株式会社 チップオンフィルム用液状エポキシ樹脂組成物、及び半導体装置
JP4858431B2 (ja) * 2007-12-25 2012-01-18 パナソニック電工株式会社 半導体装置の製造方法
JP5130939B2 (ja) * 2008-02-13 2013-01-30 東レ株式会社 半導体用接着組成物およびそれを用いた半導体装置の製造方法
JP2009260218A (ja) * 2008-03-19 2009-11-05 Hitachi Chem Co Ltd 半導体ウエハのダイシング方法及び半導体チップと基板との接続方法
JP2009260225A (ja) * 2008-03-21 2009-11-05 Hitachi Chem Co Ltd 半導体装置の製造方法
JP2009260224A (ja) * 2008-03-21 2009-11-05 Hitachi Chem Co Ltd 半導体ウエハのダイシング方法及び半導体装置の製造方法
JP5436827B2 (ja) * 2008-03-21 2014-03-05 日立化成株式会社 半導体装置の製造方法
JP2009260219A (ja) * 2008-03-24 2009-11-05 Hitachi Chem Co Ltd 半導体ウェハのダイシング方法及び半導体装置の製造方法
JP5671778B2 (ja) * 2008-03-26 2015-02-18 日立化成株式会社 半導体封止用フィルム状接着剤、半導体装置及びその製造方法
JP5881927B2 (ja) * 2008-03-26 2016-03-09 日立化成株式会社 半導体封止用接着剤、半導体封止用フィルム状接着剤、半導体装置の製造方法、および半導体装置
JP5493311B2 (ja) * 2008-03-26 2014-05-14 日立化成株式会社 半導体ウエハのダイシング方法及びこれを用いた半導体装置の製造方法
JP5748937B2 (ja) * 2008-04-01 2015-07-15 日立化成株式会社 半導体封止用フィルム状接着剤及び半導体装置の製造方法
US7773220B2 (en) * 2008-04-02 2010-08-10 International Business Machines Corporation Method and system for collecting alignment data from coated chips or wafers
JP5141366B2 (ja) * 2008-05-14 2013-02-13 東レ株式会社 半導体用接着フィルムおよびこれを用いた半導体装置の製造方法
JP2010132793A (ja) * 2008-12-05 2010-06-17 Toray Ind Inc 熱硬化性樹脂組成物、それを用いたアンダーフィル剤および半導体装置
EP2415592A1 (en) * 2009-03-31 2012-02-08 Sumitomo Bakelite Co., Ltd. Film for resin spacer, light-receiving device and method for manufacturing same, and mems device and method for manufacturing same
EP2452964A4 (en) * 2009-07-10 2014-06-11 Toray Industries LAYER COMPOSITION, ADHESIVE, PCB AND SEMICONDUCTOR DEVICE THEREFORE MADE AND MANUFACTURING METHOD THEREFOR
JP5609357B2 (ja) * 2009-07-30 2014-10-22 東レ株式会社 組成物およびそれからなる組成物シート
KR101791710B1 (ko) * 2009-10-19 2017-10-30 도레이 카부시키가이샤 감광성 접착제 조성물, 감광성 접착제 시트 및 이들을 이용한 반도체 장치
US8674502B2 (en) 2010-07-16 2014-03-18 Hitachi Chemical Company, Ltd. Semiconductor-encapsulating adhesive, semiconductor-encapsulating film-form adhesive, method for producing semiconductor device, and semiconductor device
JP5780917B2 (ja) 2011-10-25 2015-09-16 キヤノン株式会社 インクジェット記録ヘッド用配線保護封止剤、並びに、それを用いたインクジェット記録ヘッド及びその製造方法
EP2940094A4 (en) 2012-12-27 2016-08-10 Toray Industries ADHESIVE, ADHESIVE AND SEMICONDUCTOR ELEMENT AND METHOD FOR THE PRODUCTION THEREOF
WO2014115637A1 (ja) * 2013-01-22 2014-07-31 東レ株式会社 接着剤組成物、接着剤シートならびにこれらを用いた硬化物および半導体装置
US10050005B2 (en) * 2013-11-27 2018-08-14 Toray Industries, Inc. Semiconductor resin composition, semiconductor resin film, and semiconductor device using the same
US9416229B2 (en) 2014-05-28 2016-08-16 Industrial Technology Research Institute Dianhydride and polyimide
US10170444B2 (en) * 2015-06-30 2019-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Packages for semiconductor devices, packaged semiconductor devices, and methods of packaging semiconductor devices
US9953963B2 (en) * 2015-11-06 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit process having alignment marks for underfill
TWI675899B (zh) 2018-04-25 2019-11-01 達興材料股份有限公司 暫時黏著被加工物之方法及黏著劑
CN109694574A (zh) * 2018-12-17 2019-04-30 无锡创彩光学材料有限公司 一种高粘接性聚酰亚胺薄膜、其制备方法及柔性覆铜板
KR20210072392A (ko) 2019-12-09 2021-06-17 쓰리엠 이노베이티브 프로퍼티즈 컴파니 접착 필름

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004137411A (ja) * 2002-10-18 2004-05-13 Sumitomo Bakelite Co Ltd 半導体用接着フィルム、半導体装置、及び半導体装置の製造方法
JP2004292821A (ja) * 2002-06-26 2004-10-21 Hitachi Chem Co Ltd フィルム状接着剤、接着シート及び半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11220051A (ja) * 1998-01-30 1999-08-10 Toray Ind Inc 半導体装置用接着剤シート、半導体集積回路接続用基板の部品およびこれを用いた半導体装置
JP2001237268A (ja) 2000-02-22 2001-08-31 Nec Corp 半導体素子の実装方法及び製造装置
US6645632B2 (en) * 2000-03-15 2003-11-11 Shin-Etsu Chemical Co., Ltd. Film-type adhesive for electronic components, and electronic components bonded therewith
KR100683086B1 (ko) * 2001-07-09 2007-02-16 가부시키가이샤 가네카 수지 조성물
JP2003192894A (ja) 2001-12-28 2003-07-09 Sumitomo Bakelite Co Ltd ポリイミド樹脂組成物溶液およびフィルム状接着剤
JP2004146495A (ja) 2002-10-23 2004-05-20 Toppan Printing Co Ltd プリント配線板内蔵用チップコンデンサ及びそれを内蔵した素子内蔵基板
JP4219660B2 (ja) * 2002-11-18 2009-02-04 信越化学工業株式会社 ウエハダイシング・ダイボンドシート
US20040132888A1 (en) 2002-12-16 2004-07-08 Ube Industries, Ltd. Electronic device packaging and curable resin composition
JP2004319823A (ja) 2003-04-17 2004-11-11 Sumitomo Bakelite Co Ltd 半導体用接着フィルム、半導体装置、及び半導体装置の製造方法。
JP4449325B2 (ja) 2003-04-17 2010-04-14 住友ベークライト株式会社 半導体用接着フィルム、半導体装置、及び半導体装置の製造方法。
JP4171898B2 (ja) 2003-04-25 2008-10-29 信越化学工業株式会社 ダイシング・ダイボンド用接着テープ
US7476476B2 (en) * 2003-06-02 2009-01-13 Toray Industries, Inc. Photosensitive resin composition, electronic component using the same, and display unit using the same
JP4235808B2 (ja) * 2003-09-19 2009-03-11 信越化学工業株式会社 接着剤組成物及び接着フィルム
JP4536367B2 (ja) * 2003-12-24 2010-09-01 東レ・ダウコーニング株式会社 ダイシングダイボンディング用シート及びその製造方法
JP2005332901A (ja) * 2004-05-19 2005-12-02 Mitsui Chemicals Inc 半導体ウエハの保護方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004292821A (ja) * 2002-06-26 2004-10-21 Hitachi Chem Co Ltd フィルム状接着剤、接着シート及び半導体装置
JP2004137411A (ja) * 2002-10-18 2004-05-13 Sumitomo Bakelite Co Ltd 半導体用接着フィルム、半導体装置、及び半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160108399A (ko) * 2014-01-15 2016-09-19 도레이 카부시키가이샤 접착 조성물 및 그것을 갖는 접착 필름, 접착 조성물 구비 기판, 반도체 장치 및 그의 제조 방법
KR102186795B1 (ko) 2014-01-15 2020-12-04 도레이 카부시키가이샤 접착 조성물 및 그것을 갖는 접착 필름, 접착 조성물 구비 기판, 반도체 장치 및 그의 제조 방법

Also Published As

Publication number Publication date
CN101228621A (zh) 2008-07-23
EP1895580B1 (en) 2016-09-07
KR20080014006A (ko) 2008-02-13
EP1895580A1 (en) 2008-03-05
EP1895580A4 (en) 2009-09-30
TWI393758B (zh) 2013-04-21
US20090123747A1 (en) 2009-05-14
CN101228621B (zh) 2010-06-23
JPWO2006132165A1 (ja) 2009-01-08
TW200704737A (en) 2007-02-01
JP3995022B2 (ja) 2007-10-24
WO2006132165A1 (ja) 2006-12-14
JP3948491B2 (ja) 2007-07-25
US8653202B2 (en) 2014-02-18
JP2007211246A (ja) 2007-08-23

Similar Documents

Publication Publication Date Title
KR101294647B1 (ko) 반도체용 접착 조성물, 그것을 사용한 반도체 장치 및반도체 장치의 제조 방법
JP5040247B2 (ja) 半導体用接着組成物、それを用いた半導体装置および半導体装置の製造方法
KR102256525B1 (ko) 반도체용 수지 조성물 및 반도체용 수지 필름, 및 이들을 사용한 반도체 장치
TWI521034B (zh) 接著組成物、接著片、及使用其之電路基板及半導體裝置以及其製造方法
JP5141366B2 (ja) 半導体用接着フィルムおよびこれを用いた半導体装置の製造方法
KR102220124B1 (ko) 접착제, 접착 필름, 반도체 장치 및 그의 제조 방법
JP5422878B2 (ja) 半導体用接着組成物、それを用いた半導体装置および半導体装置の製造方法
KR101908760B1 (ko) 수지 조성물, 수지 조성물 시트, 반도체 장치 및 그의 제조 방법
JP5130939B2 (ja) 半導体用接着組成物およびそれを用いた半導体装置の製造方法
KR20160019474A (ko) 수지 조성물, 수지 시트 및 반도체 장치의 제조 방법
JP5040252B2 (ja) 半導体用接着組成物、それを用いた半導体装置および半導体装置の製造方法。
JP6112013B2 (ja) バンプ電極付き半導体装置製造用接着剤シートおよび半導体装置の製造方法
JP5103870B2 (ja) 半導体用接着組成物、それを用いた半導体装置および半導体装置の製造方法
JP5292793B2 (ja) 半導体用接着シート、それを用いた半導体装置および半導体装置の製造方法
JP2009021562A (ja) 半導体用接着シート、それを用いた半導体装置および半導体装置の製造方法
JP5779895B2 (ja) 半導体用絶縁性接着剤
JP2014067789A (ja) 未硬化接着剤層付配線基板および半導体装置の製造方法
JP2010168513A (ja) 両面接着フィルム及びこれを用いた電子部品モジュール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170720

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180719

Year of fee payment: 6