KR20160019474A - 수지 조성물, 수지 시트 및 반도체 장치의 제조 방법 - Google Patents

수지 조성물, 수지 시트 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20160019474A
KR20160019474A KR1020157036887A KR20157036887A KR20160019474A KR 20160019474 A KR20160019474 A KR 20160019474A KR 1020157036887 A KR1020157036887 A KR 1020157036887A KR 20157036887 A KR20157036887 A KR 20157036887A KR 20160019474 A KR20160019474 A KR 20160019474A
Authority
KR
South Korea
Prior art keywords
resin sheet
resin composition
resin
loss tangent
semiconductor device
Prior art date
Application number
KR1020157036887A
Other languages
English (en)
Inventor
요이치 심바
가즈유키 마츠무라
도시히사 노나카
Original Assignee
도레이 카부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도레이 카부시키가이샤 filed Critical 도레이 카부시키가이샤
Publication of KR20160019474A publication Critical patent/KR20160019474A/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08J—WORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J5/00—Manufacture of articles or shaped materials containing macromolecular substances
    • C08J5/18—Manufacture of films or sheets
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C41/00—Shaping by coating a mould, core or other substrate, i.e. by depositing material and stripping-off the shaped article; Apparatus therefor
    • B29C41/02—Shaping by coating a mould, core or other substrate, i.e. by depositing material and stripping-off the shaped article; Apparatus therefor for making articles of definite length, i.e. discrete articles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C41/00—Shaping by coating a mould, core or other substrate, i.e. by depositing material and stripping-off the shaped article; Apparatus therefor
    • B29C41/02—Shaping by coating a mould, core or other substrate, i.e. by depositing material and stripping-off the shaped article; Apparatus therefor for making articles of definite length, i.e. discrete articles
    • B29C41/12—Spreading-out the material on a substrate, e.g. on the surface of a liquid
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/68—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the catalysts used
    • C08K3/0033—
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/01—Use of inorganic substances as compounding ingredients characterized by their specific function
    • C08K3/013—Fillers, pigments or reinforcing additives
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/04—Oxygen-containing compounds
    • C08K5/07—Aldehydes; Ketones
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K9/00—Use of pretreated ingredients
    • C08K9/04—Ingredients treated with organic substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/447—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428 involving the application of pressure, e.g. thermo-compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29K—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES B29B, B29C OR B29D, RELATING TO MOULDING MATERIALS OR TO MATERIALS FOR MOULDS, REINFORCEMENTS, FILLERS OR PREFORMED PARTS, e.g. INSERTS
    • B29K2063/00—Use of EP, i.e. epoxy resins or derivatives thereof, as moulding material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29K—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES B29B, B29C OR B29D, RELATING TO MOULDING MATERIALS OR TO MATERIALS FOR MOULDS, REINFORCEMENTS, FILLERS OR PREFORMED PARTS, e.g. INSERTS
    • B29K2105/00—Condition, form or state of moulded material or of the material to be shaped
    • B29K2105/06—Condition, form or state of moulded material or of the material to be shaped containing reinforcements, fillers or inserts
    • B29K2105/16—Fillers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29K—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES B29B, B29C OR B29D, RELATING TO MOULDING MATERIALS OR TO MATERIALS FOR MOULDS, REINFORCEMENTS, FILLERS OR PREFORMED PARTS, e.g. INSERTS
    • B29K2509/00—Use of inorganic materials not provided for in groups B29K2503/00 - B29K2507/00, as filler
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08J—WORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J2363/00—Characterised by the use of epoxy resins; Derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L21/603—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the application of pressure, e.g. thermo-compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29387—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29388—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/81204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/83204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Medicinal Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Manufacture Of Macromolecular Shaped Articles (AREA)

Abstract

면에 평행한 방향으로 동적 전단 변형을 가했을 때의 응력 측정에 있어서, 온도 80℃, 주파수 0.5Hz에서, 변형의 진폭이 막 두께의 10%일 때의 손실 정접과, 상기 진폭이 0.1%일 때의 손실 정접의 차이가 1 이상인 수지 시트. 본 발명의 수지 시트를 사용함으로써, 수지 시트 중에 기포나 크랙의 발생이 적어, 접속 신뢰성이 우수한 반도체 장치를 제공할 수 있다. 또한, 본 발명의 수지 조성물은 보존 중의 응집물의 발생이 적다. 또한, 수지 조성물을 시트상으로 성형한 수지 시트는 평탄성이 양호하다. 또한, 그의 경화물은 접속 신뢰성이 높은 회로 기판 또는 반도체 장치를 제공할 수 있다.

Description

수지 조성물, 수지 시트 및 반도체 장치의 제조 방법{RESIN COMPOSITION, RESIN SHEET, AND PRODUCTION METHOD FOR SEMICONDUCTOR DEVICE}
본 발명은, 퍼스널 컴퓨터 및 휴대 단말기 등에 사용되는 전자 부품과, 프린트 기판, 플렉시블 기판 등의 기판의 접착 및 전자 부품끼리의 접착이나 기판끼리의 접착에 사용할 수 있는 수지 조성물 등에 관한 것이다. 보다 상세하게는, 본 발명은 IC, LSI 등의 반도체 칩을 플렉시블 기판, 유리 에폭시 기판, 유리 기판, 세라믹스 기판, 실리콘 인터포저 등의 회로 기판에 접착할 때나 반도체 칩끼리의 접착이나 3차원 실장 등의 반도체 칩의 적층에 사용되는 수지 조성물 등에 관한 것이다. 또한, 빌드 업 다층 기판 등의 회로 기판 제조에 사용되는, 절연층, 에칭 레지스트, 솔더 레지스트 등에 사용할 수 있는 수지 조성물 등에 관한 것이다.
최근 들어, 반도체 장치의 소형화와 고밀도화에 수반하여, 반도체 칩을 회로 기판에 실장하는 방법으로서 플립 칩 실장이 주목받아, 급속하게 널리 퍼지고 있다. 플립 칩 실장에 있어서는, 금속 전극의 접합 부분의 전기적인 접속 신뢰성을 확보하기 위한 방법으로서, 반도체 칩과 회로 기판을 수지 조성물을 사용해서 접착하는 것이 일반적인 방법으로서 채용되고 있다. 여기서, 수지 조성물을 사용하는 접착 방법으로서는, 용제를 포함한 페이스트상의 수지 조성물을 한쪽 접착 대상물의 표면에 도포하여, 용제를 제거한 후, 가열 가압에 의해 접착 대상물끼리의 접착과 수지 조성물의 경화를 동시에 행하는 방법이나, 미리 페이스트상의 수지 조성물을 박리성 기재 상에 도포한 후, 용제를 제거해서 수지 시트를 제작하고, 이것을 접착 대상물끼리의 접착에 사용하는 방법 등이 있다. 수지 조성물의 사용 방법으로서는, 도체층과 절연층을 교대로 적층하는 빌드 업 다층 기판의 제조에 있어서, 수지 조성물의 경화물을 절연층으로서 사용하기도 한다. 이들 수지 조성물은, 전기·전자·건축·자동차·항공기 등의 각종 용도에 다용되고 있다(예를 들어, 특허문헌 1 내지 2 참조).
상기한 수지 시트는, 실온에서의 취급의 용이함을 고려하여, 실온에서는 접착성을 갖지 않지만, 100℃ 정도로 가열하면 부드러워져서 접착성을 갖도록 설계되어 있다. 여기서, 가열에 의해 부드러워졌을 때의, 수지 시트를 구성하는 수지 조성물의 용융 점도는 낮은 것이 바람직하다. 그러나, 수지 시트는 보존 시에 경화가 서서히 진행하여 용융 점도가 높아진다는 문제가 있어, 보존 안정성의 향상이 요망되고 있었다. 이에 대해, 마이크로 캡슐형 경화 촉진제를 사용함으로써, 100℃ 이하에서의 보존 안정성을 개량하는 기술이 제안되고 있다(예를 들어, 특허문헌 3 내지 4 참조).
또한, 수지 조성물의 경화물이 온도 변화에 따라 크게 신축됨으로써, 얻어진 반도체 장치 내부에 응력이 발생하여, 장치의 신뢰성이 열화되는 문제가 있다. 이에 대해, 수지 조성물의 경화물의 선팽창률을 반도체 칩이나 회로 기판이 낮은 선팽창률에 접근하기 위해서, 수지 조성물 내에 무기 입자를 혼합하는 기술이 알려져 있다(예를 들어, 특허문헌 1 내지 4 참조).
일본 특허 공개 평11-92549호 공보 일본 특허 공개 제2011-95731호 공보 일본 특허 공개 제2011-63678호 공보 국제 공개 WO2012/043764호 팸플릿
그러나, 종래의 수지 시트를 개재해서 반도체 칩끼리 또는 반도체 칩과 기판을 접착시키고, 금속 전극의 접합을 행해서 제작한 반도체 장치에 대해서, 서멀 사이클 시험 등에서 접속 신뢰성이 불량해지는 경우가 있었다.
본 발명은, 접착 및 경화 후의 수지 시트 내에 접속 신뢰성을 악화시키는 기포나 크랙이 발생하는 것을 억제한, 접속 신뢰성이 높은 반도체 장치를 제공할 수 있는 수지 시트를 제공하는 것을 목적으로 한다.
또한, 무기 입자를 다량으로 혼합한 페이스트상의 수지 조성물은, 보존 중에 응집물이 서서히 발생하는 문제가 있었다. 이에 의해, 예를 들어 페이스트상의 수지 조성물을 시트상으로 성형했을 경우, 평탄성이 나빠져, 전자 부품이나 기판 등의 접착을 양호하게 행할 수 있는 경우가 있었다.
본 발명의 다른 목적은, 응집물의 발생이 억제된 수지 조성물이며, 접속 신뢰성이 높은 반도체 장치를 제공할 수 있는 수지 조성물을 제공하는 것이다.
본 발명은, 면에 평행한 방향으로 동적 전단 변형을 가했을 때의 응력 측정에 있어서, 온도 80℃, 주파수 0.5Hz로, 변형의 진폭이 막 두께의 10%일 때의 손실 정접과, 상기 진폭이 막 두께의 0.1%일 때의 손실 정접의 차이가 1 이상인 수지 시트이다.
또한 본 발명의 다른 형태는, (a) 에폭시 화합물, (b) 마이크로 캡슐형 경화 촉진제, (c) 무기 입자 및 (d) 화학식 (1)로 표시되는 화합물을 함유하는 수지 조성물이다.
Figure pct00001
상기 화학식 (1) 중, r, s 및 t는 각각 0 내지 2의 정수를 나타낸다.
또한 본 발명의 다른 형태는, 상기의 수지 조성물을 박리성 기재에 도포한 후, 휘발 성분을 제거하는 수지 시트의 제조 방법이다.
또한 본 발명의 다른 형태는, 제1 회로 부재와 제2 회로 부재의 사이에, 상기의 수지 시트 또는 상기의 제조 방법에 의해 얻어진 수지 시트를 개재시키고, 가열 가압함으로써 상기 제1 회로 부재와 상기 제2 회로 부재를 전기적으로 접속시키는 반도체 장치의 제조 방법이다.
본 발명의 수지 시트를 사용함으로써, 수지 시트 내에 기포나 크랙의 발생이 적어, 접속 신뢰성이 우수한 반도체 장치를 제공할 수 있다. 또한, 본 발명의 수지 조성물은 보존 중의 응집물의 발생이 적다. 또한, 상기 수지 조성물을 시트상으로 성형한 수지 시트는 평탄성이 양호하다. 또한, 그의 경화물은 접속 신뢰성이 높은 회로 기판 또는 반도체 장치를 제공할 수 있다.
본 발명의 수지 시트는, 면에 평행한 방향으로 동적 전단 변형을 가했을 때의 응력 측정(동적 전단 응력 측정)에 있어서의 손실 정접의 값이 다음의 조건을 만족하는 것이다. 즉, 온도 80℃, 주파수 0.5Hz에서, 변형의 진폭이 막 두께의 10%일 때의 손실 정접과, 상기 진폭이 막 두께의 0.1%일 때의 손실 정접의 차이가 1 이상이다. 이하, 이 손실 정접의 차이를 손실 정접 차이라 한다.
동적 전단 응력 측정이란, 시료에 일정 주파수로 전단 변형을 부여하고, 그 응력 응답을, 변형에 대한 실부(탄성항)과 허부(점성항)로 분해해서 평가하는 것이다. 또한, 손실 정접이란, 실부에 대한 허부의 비이다. 평가 장치로서는, 레오미터 “AG-G2”(상품명, TA 인스트루먼트사제) 등을 들 수 있다.
일반적으로, 액상물은, 전단 변형에 대하여 점성이 지배적이다. 한편, 경화물은, 전단 변형에 대하여 탄성이 지배적이다. 수지 시트와 같은 반고형물은, 점성과 탄성의 양쪽 성질을 나타낸다. 그리고, 전단 변형이 작은 영역에서 탄성적이며, 또한, 전단 변형이 큰 영역에서 점성적인 성질을 틱소트로피라 한다. 본 발명에서는, 수지 시트의 틱소트로피를 상기의 손실 정접을 사용해서 정의하고, 필요한 범위를 규정한다. 손실 정접은 탄성항에 대한 점성항의 비이므로, 변형의 증가에 수반하는 손실 정접의 증가 정도가, 대상물의 틱소트로피 정도를 나타내게 된다. 즉, 상기 손실 정접 차이가 클수록, 수지 시트의 틱소트로피가 크다.
발명자들은, 수지 시트를 개재해서 반도체 칩이나 기판을 접착하고, 금속 전극을 접합하는 방법에 있어서, 접속 신뢰성에 수지 시트의 틱소트로피가 크게 관계하는 것을 발견하였다. 이 이유는 명백하지 않으나, 접착 시에 금속 전극이 수지 시트 내에 매몰되어갈 때, 상기 금속 전극의 근방 영역에서는 수지 시트의 변형이 크고, 한쪽 금속 전극으로부터 이격된 영역에서는 수지 시트의 변형이 작다고 생각되고, 이들 2개의 영역에서의 수지 시트의 점탄성의 차이가 접속의 좋고 나쁨에 관계한다고 생각된다. 즉, 수지 시트의 틱소트로피에 의해, 변형이 큰 금속 전극 근방 영역에서는 수지 시트가 점성적이므로, 금속 전극이 용이하게 수지 시트를 밀어 젖히면서 매몰해 가서, 대향하는 금속 전극끼리가 양호하게 접촉한다고 생각된다. 한편, 금속 전극으로부터 이격된 변형이 작은 영역에서는 수지 시트가 탄성적이므로, 접착 시에 말려들게 한 기포를, 접착 시의 압력에 의해 용이하게 외부에 압출하거나 소실시키거나 한다고 생각된다. 수지 시트 내에 기포가 존재하면, 반도체 장치에 열이나 충격이 가해진 경우에 경화 후의 수지 시트에 크랙이 발생하는 원인이 되고, 이에 의해 금속 전극의 접합부에 응력이 집중해서 접합부가 파단되어, 반도체 장치의 접속 신뢰성의 열화로 이어진다. 이와 같이, 금속 전극의 접촉 및 기포의 억제의 양쪽 효과에 의해 반도체 장치의 접속 신뢰성이 향상된다고 생각된다.
또한, 틱소트로피가 높은 수지 시트는 평탄성이 높은 것을 알 수 있었다. 이 이유는 명백하지 않으나, 수지 시트 또는 수지 조성물의 틱소트로피가 높으면 보존 시에 재료 내의 점도가 높으므로 응집물의 발생이 억제되므로, 수지 시트의 평탄성이 향상된다고 생각된다. 수지 시트의 평탄성이 양호하면 반도체 장치의 접속 신뢰성이 향상된다.
구체적으로 수지 시트의, 면에 평행한 방향으로의 동적 전단 응력 측정에 있어서, 온도 80℃, 주파수 0.5Hz에서, 손실 정접 차이가 1 이상인 경우에, 이 수지 시트를 사용해서 제작한 반도체 장치의 접속 신뢰성이 양호해진다. 손실 정접 차이가 1.5 이상이면 보다 바람직하다. 또한 손실 정접 차이의 상한으로서는, 특별히 한정은 없지만, 현실적으로는 5 이하가 되는 경우가 많다.
본 발명의 수지 시트는, 경화 후의 면에 평행한 방향으로의 동적 점탄성 측정에 있어서(전단 변형이 아니고, 1차원의 동적 변형을 인가하는 측정), 손실 정접이 극대값을 나타낼 때의 온도가 160℃ 이상인 것이 바람직하다. 단, 측정 시의 변형의 진폭은 막 두께의 0.05%로, 주파수는 1Hz로 한다. 평가 장치로서는, 동적 점탄성 측정 장치(DMA) “DVA-200”(상품명, 아메티 계측 제어(주)제) 등을 들 수 있다.
경화 후의 수지 시트는 탄성적인 거동을 나타내지만, 온도를 높여 가면, 어떤 온도에서 수지의 주쇄가 진동을 시작하고, 이 때, 수지 시트의 손실 정접은 극대값을 나타낸다. 이 온도 이상에서는, 경화 후의 수지 시트는, 점성적인 성질이 높아진다. 손실 정접이 극대값을 나타내는 온도가 160℃ 이상이면, 수지 시트를 사용해서 제작한 반도체 장치의 접속 신뢰성이 높아진다. 이 이유는 명백하지 않으나, 손실 정접이 극대값을 나타내는 온도가 낮으면, 서멀 사이클 시험 등의 가열이나 냉각을 수반하는 접속 신뢰성 평가에 있어서, 경화 후의 수지 시트에 점성이 발생함으로써, 반도체 장치에 변형이 발생하고, 이에 의해, 경화 후의 수지 시트나 금속 접합부에 응력이 집중하고, 크랙이나 파단이 발생하여, 반도체 장치의 접속 신뢰성이 악화된다고 생각된다. 손실 정접이 극대값을 나타내는 온도가 170℃ 이상이면 더욱 바람직하다.
본 발명의 수지 시트 또는 수지 조성물은, 100℃ 정도까지의 온도로 가열함으로써 유동성을 발생하는 반고형상이다. 이것을 또한 100℃ 정도 이상의 온도로 가열하면, 수지 시트 또는 수지 조성물 내의 에폭시 화합물 등의 수지 성분이 가교되어 그물눈 구조를 형성함으로써, 유동성이 소실되어, 고체 상태가 된다. 이 상태 변화를 경화라 하며, 얻어진 것을 수지 시트의 경화물 또는 수지 조성물의 경화물이라 한다. 한번 경화한 경화물은 실온으로 복귀된 후, 다시 가열해도 유동성은 발현하지 않는다. 경화는 가열에 의해 진행될뿐만 아니라, 자외선 등의 조사에 의해 진행되는 경우도 있다.
본 발명의 수지 시트는, 용제를 함유한 액체 상태의 수지 조성물을 박리성 기재 상에 도포하고 나서, 용제 등의 휘발 성분을 제거함으로써 제작할 수 있다.
본 발명의 수지 조성물은, (a) 에폭시 화합물을 함유한다. (a) 에폭시 화합물은, 일반적으로 수축을 수반하지 않는 개환에 의해 경화되므로, 수지 조성물의 경화 시의 수축을 저감시키는 것이 가능해진다. (a) 에폭시 화합물로서는, 에폭시기를 2개 이상 갖는 것이나, 에폭시 당량이 100 내지 500인 것이 바람직하다. 에폭시 당량이 100 이상이면, 수지 조성물의 경화물의 인성이 커진다. 에폭시 당량이 500 이하이면, 수지 조성물의 경화물이 밀도가 높은 그물눈 구조가 되어, 수지 조성물의 경화물의 절연성이 양호해진다.
또한 (a) 에폭시 화합물은, 나프탈렌 골격 에폭시 수지 또는 안트라센 골격 에폭시 수지인 것이 바람직하다. 나프탈렌 골격 에폭시 수지 또는 안트라센 골격 에폭시 수지란, 나프탈렌 골격 또는 안트라센 골격을 갖는 에폭시 수지이다. 나프탈렌 골격 에폭시 수지 또는 안트라센 골격 에폭시 수지를 함유함으로써, 수지 시트 및 수지 조성물의 틱소트로피가 높아져서 바람직하다. 또한, 나프탈렌 골격 에폭시 수지 또는 안트라센 골격 에폭시 수지를 함유함으로써, 수지 시트 및 수지 조성물의 경화물이 강직한 내부 구조를 형성하므로, 손실 정접의 극대값을 나타내는 온도가 높아지므로, 이것을 사용해서 제작한 반도체 장치의 접속 신뢰성이 높아져서 바람직하다. 나프탈렌 골격 에폭시 수지로서는, 에피클론(등록 상표) HP-4032, 에피클론(등록 상표) HP-4700(이상 상품명, DIC(주)제)을 들 수 있다. 또한, 안트라센 골격 에폭시 수지로서는 jER(등록 상표) YX8800(상품명, 미츠비시가가쿠(주)제)을 들 수 있다.
에폭시 화합물로서는, jER(등록 상표) 828, jER(등록 상표) 152, jER(등록 상표) 154, jER(등록 상표) 630, jER(등록 상표) YL980, jER(등록 상표) 1002, jER(등록 상표) 1009, jER(등록 상표) 5050, jER(등록 상표) YX4000, jER(등록 상표) YX4000UH, jER(등록 상표) YX8800(이상 상품명, 미츠비시가가쿠(주)제), EPPN(등록 상표) 502H, NC-3000(이상 상품명, 닛본가야쿠(주)제), 에피클론(등록 상표) N-695, 에피클론(등록 상표) N-865, 에피클론(등록 상표) HP-4032, 에피클론(등록 상표) HP-4700, 에피클론(등록 상표) HP-7200, 에피클론(등록 상표) HP-7200H(이상 상품명, DIC(주)제), 아로닉스(등록 상표) M-215, 아로닉스(등록 상표) M315(이상 상품명, 도아고세(주)제), 에폴라이트 1500NP, 에폴라이트 4000(이상 상품명, 교에샤가가쿠(주)제) 등을 들 수 있지만, 이들에 한정되지 않는다. 이들을 2종 이상 조합해도 된다.
(a) 에폭시 화합물은, 본 발명의 수지 시트를 경화하기 위해서 온도를 높여갈 때, 그 점탄성 거동에 영향을 준다. 실온에서 온도를 높여 가면, 수지 시트는 부드러워져서 점도는 저하되어 가지만, 점도는 100℃ 전후에서 최하점을 나타내고, 그 이상의 온도에서는 증가해 간다. 이것은, 수지 시트 중의 (a) 에폭시 화합물이 경화되기 시작하기 때문이다. 이 때의 가장 낮은 점도의 값을 수지 시트의 최저 용융 점도라 한다. 예를 들어, 반도체 칩을 수지 시트를 개재해서 회로 기판에 접착시킬 경우, 반도체 칩 상에 형성된 범프 전극과 회로 기판의 패드 전극이 수지 시트를 밀어 젖힘으로써, 범프 전극과 패드 전극이 접촉하여, 전기적으로 접속한다. 수지 시트의 최저 용융 점도가 충분히 낮으면, 반도체 칩을 수지 시트를 개재해서 회로 기판에 접착시킬 때, 반도체 칩이나 회로 기판 상의 전극이 수지 시트를 용이하게 밀어 젖힐 수 있고, 대향하는 전극이 양호하게 접촉하므로, 반도체 칩과 회로 기판의 접착과 동시에 전극끼리의 전기적인 접속이 확실하게 이루어져, 전기적 접속 신뢰성이 향상되므로 바람직하다. 또한, 최저 용융 점도를 나타낼 때의 온도가 100℃ 이상이면, 수지 시트를 100℃ 이하의 온도에서 보존했을 때에 경화가 진행되기 어려우므로, 수지 시트의 보존 안정성이 높아져서 바람직하다.
본 발명의 수지 조성물은, (b) 마이크로 캡슐형 경화 촉진제를 함유한다. 마이크로 캡슐형 경화 촉진제란, 경화 촉진제를 코어 성분으로서, 그 둘레를 마이크로 캡슐로 피복한 것이다. (b) 마이크로 캡슐형 경화 촉진제는 마이크로 캡슐에 의해 경화 촉진제가 보호되어 있으므로, 100℃ 이하의 온도 영역에서 (a) 에폭시 화합물의 경화가 억제되어, 수지 조성물의 보존 안정성이 향상된다.
(b) 마이크로 캡슐형 경화 촉진제의 코어 성분으로서는, 디시안디아미드형 경화 촉진제, 아민 어덕트형 경화 촉진제, 유기산 히드라지드형 경화 촉진제, 방향족 술포늄염형 경화 촉진제 등이 예시된다. 또한, 코어 성분을 피복하는 마이크로 캡슐로서는, 비닐 화합물, 우레아 화합물, 이소시아네이트 화합물, 열가소성 수지 등이 예시된다.
(b) 마이크로 캡슐형 경화 촉진제의 함유량은, (a) 에폭시 화합물 100중량부에 대하여 0.1 내지 50중량부인 것이 바람직하다. (b) 마이크로 캡슐형 경화 촉진제의 함유량이 (a) 에폭시 화합물 100중량부에 대하여 0.1중량부 이상이면, 수지 조성물을 사용해서 제조한 반도체 장치의 접속 신뢰성이 높아진다. (b) 마이크로 캡슐형 경화 촉진제의 함유량이 (a) 에폭시 화합물 100중량부에 대하여 10중량부 이상이면, 저온에서도 단시간에 수지 조성물의 경화를 행하는 것이 가능해지므로, 더 바람직하다. 경화 온도 및 시간은, 예를 들어 160℃ 내지 200℃의 온도에서 5초간 내지 20분간인데, 이것에 한정되지 않는다. 또한, (b) 마이크로 캡슐형 경화 촉진제의 함유량이 (a) 에폭시 화합물 100중량부에 대하여 50중량부 이하이면, 수지 조성물의 100℃ 이하에서의 보존 안정성이 높아진다. 또한, 수지 조성물의 경화물의 흡수성이 억제되어, 고강도 및 고인성을 갖게 되고, 이 수지 조성물을 사용해서 제조한 반도체 장치의 접속 신뢰성이 향상된다.
(b) 마이크로 캡슐형 경화 촉진제는, 수지 조성물에 포함되는 각 성분에 대하여 용해되지 않는 것이 바람직하게 사용된다. (b) 마이크로 캡슐형 경화 촉진제의 구체예로서는, 아민 어덕트형 경화 촉진제를 이소시아네이트 화합물로 피복한 마이크로 캡슐형 경화 촉진제인 노바큐어(등록 상표) HX-3941HP, 노바큐어(등록 상표) HX-3922HP, 노바큐어(등록 상표) HX-3932HP, 노바큐어(등록 상표) HX-3042HP(이상 상품명, 아사히가세이 이-머티리얼즈(주)제) 등이 바람직하게 사용된다.
또한, (b) 마이크로 캡슐형 경화 촉진제로서, 액상의 에폭시 화합물에 분산된 상태로 존재하는 경화 촉진제 조성물을 사용할 수 있다. 예를 들어, 시판되고 있는 마이크로 캡슐형 경화 촉진제인 노바큐어(등록 상표)(상품명, 아사히가세이 이-머티리얼즈(주)제) 시리즈는, (b) 마이크로 캡슐형 경화 촉진제 100중량부에 대하여, 에폭시 화합물이 200중량부 포함되는 경화 촉진제 조성물로서 판매되고 있다. 따라서, (b) 마이크로 캡슐형 경화 촉진제로서 노바큐어(등록 상표) 시리즈를 사용할 경우에는, 수지 조성물 내의 각 성분의 함유량의 계산에 있어서, (a) 에폭시 화합물로서, 경화 촉진제 조성물에 포함되는 에폭시 화합물을 합쳐서 계산할 필요가 있다. 그리고, 경화 촉진제 조성물 전체의 중량으로부터, 거기에 포함되는 에폭시 화합물의 중량을 뺀 것이, (b) 마이크로 캡슐형 경화 촉진제의 중량이다.
(b) 마이크로 캡슐형 경화 촉진제의 분산 입자 직경은, 0.5 내지 5㎛인 것이 바람직하다. 여기서 분산 입자 직경이란, 서로 공간적으로 분리되어 존재하는 각각의 (b) 마이크로 캡슐형 경화 촉진제의 평균 입자 직경을 나타낸다. (b) 마이크로 캡슐형 경화 촉진제의 형상이 구상인 경우에는, 그 직경을 분산 입자 직경으로 하고, 타원상 또는 편평상의 경우에는, 입자의 최대 길이를 분산 입자 직경으로 한다. 또한 형상이 로드상 또는 섬유상인 경우에는, 길이 방향의 최대 길이를 분산 입자 직경으로 한다.
또한, (a) 에폭시 화합물 및 다른 구성 재료를 포함하는 매질의 굴절률과 (b) 마이크로 캡슐형 경화 촉진제의 굴절률 차이를 작게 함으로써, 수지 조성물 또는 수지 시트의 광선 투과율을 높일 수 있다.
또한, (b) 마이크로 캡슐형 경화 촉진제 외에, 다른 경화 촉진제를 사용해도 된다. 다른 경화 촉진제로서는, 구체적으로는 아민계 경화 촉진제, 포스핀계 경화 촉진제, 포스포늄계 경화 촉진제, 술포늄계 경화 촉진제, 요오도늄계 경화 촉진제 등을 들 수 있다.
본 발명의 수지 조성물은, (c) 무기 입자를 함유한다. 무기 입자를 함유함으로써, 수지 시트의 틱소트로피가 높아지므로 수지 시트를 사용해서 제작한 반도체 장치의 접속 신뢰성이 높아진다. 또한, 수지 조성물의 경화물의 선팽창률이 저감되어, 반도체 칩이나 회로 기판의 선팽창률에 가까워지므로, 수지 조성물을 사용해서 제작한 반도체 장치의 접속 신뢰성이 높아진다.
(c) 무기 입자의 재질로서는, 실리카, 알루미나, 티타니아, 질화규소, 질화붕소, 질화알루미늄, 산화철, 유리나 기타 금속 산화물, 금속 질화물, 금속 탄산염, 황산바륨 등의 금속 황산염 등을 단독으로 또는 2종 이상 혼합해서 사용할 수 있다. 이들 중에서 실리카가 저열 팽창성, 저흡수성 및 고분산성인 점에서 특히 바람직하게 사용할 수 있다.
(c) 무기 입자의 표면은 실란 커플링제 등의 화합물에 의해 수식되어 있으면, (c) 무기 입자의 수지 조성물 또는 수지 시트 중에서의 분산성이 높아지므로, 바람직하다. 여기서, 무기 입자의 표면이 특정한 화합물로 수식되어 있다는 것은, 입자 표면의 일부 또는 전부에 있어서, 상기 화합물이, 입자 표면의 원자와 공유 결합이나 이온 결합 등에 의해 결부되어 있는 것을 나타내고 있다. 예를 들어, 표면 수식을 하는 화합물로서, 하기에 예로 드는 실란 커플링제를 사용한 경우에는, 입자 표면의 수산기와 실란 커플링제의 실라놀기가, 탈수 축합에 의해 공유 결합을 형성한다.
실란 커플링제로서는, 예를 들어 비닐트리메톡시실란, 비닐트리에톡시실란, 3-글리시독시프로필트리메톡시실란, 3-글리시독시프로필트리에톡시실란, 3-아크릴옥시프로필트리메톡시실란, 3-아크릴옥시프로필트리에톡시실란, 3-메타크릴옥시프로필트리메톡시실란, 3-메타크릴옥시프로필트리에톡시실란, N-2(아미노에틸)3-아미노프로필트리메톡시실란, N-2(아미노에틸)3-아미노프로필트리에톡시실란, N-페닐-3-아미노프로필트리메톡시실란, 3-이소시아네이트프로필트리에톡시실란, 3-머캅토프로필트리메톡시실란 등을 들 수 있다.
특히, (c) 무기 입자의 표면이 아크릴옥시기 또는 메타크릴옥시기를 갖는 화합물로 수식되어 있으면, 에폭시 화합물의 존재 하에서 (c) 무기 입자의 분산성이 양호해져, 수지 시트의 최저 용융 점도가 낮아지므로, 이것을 사용해서 제작한 반도체 장치의 접속 신뢰성이 향상된다. 상기 실란 커플링제 중에서는, 3-아크릴옥시프로필트리에톡시실란, 3-메타크릴옥시프로필트리메톡시실란, 3-메타크릴옥시프로필트리에톡시실란이 바람직하게 사용된다.
(c) 무기 입자의 함유량은, 수지 조성물 내의 고형분, 즉, 수지 조성물로부터 용제 등의 휘발 성분을 뺀 전성분의 양에 대한 함유량이, 40 내지 70중량％인 것이 바람직하다. (c) 무기 입자의 해당 함유량이 40중량％ 이상이면, 수지 조성물을 가열 경화시킬 때의 발포가 저감되고, 또한, 수지 조성물의 경화물의 선팽창률이 낮아지므로, 수지 조성물을 사용해서 제조한 반도체 장치의 접속 신뢰성이 높아진다. 특히, 반도체 장치에 대하여 흡습 리플로우 처리 및 서멀 사이클 처리와 같은, 더 강한 내구성이 필요해지는 처리를 행한 경우에 있어서, 양호한 접속 신뢰성을 유지할 수 있다.
또한, (c) 무기 입자의 상기 함유량이 70중량％ 이하인 경우에는, 수지 조성물의 최저 용융 점도 증가가 억제되고, 또한, 수지 조성물 내에서 (c) 무기 입자가 균일하게 분산되므로, 수지 조성물을 시트상으로 도포한 경우에, 막 두께 불균일이나 핀 홀, 크랙 등이 없는 수지 시트가 얻어진다. 따라서, 이것을 사용해서 제조한 반도체 장치의 접속 신뢰성이 높아진다. 또한, (c) 무기 입자의 균일 분산에 의해, 수지 시트의 광선 투과성이 양호해진다.
(c) 무기 입자의 형상은 구상, 파쇄상, 플레이크상 등의 비구상의 어느 것이어도 되지만, 구상의 (c) 무기 입자가 수지 조성물 내에서 균일 분산되기 쉬운 점에서 바람직하게 사용할 수 있다.
또한 (c) 무기 입자의 분산 입자 직경은 300nm 이하인 것이 바람직하고, 1 내지 300nm인 것이 보다 바람직하다. 분산 입자 직경이 1nm 이상이면, 수지 조성물의 최저 용융 점도가 낮아짐으로써, 수지 시트의 성형 시의 표면 평탄성이 향상되므로, 반도체 칩이나 회로 기판의 접착이 양호해진다. (c) 무기 입자의 분산 입자 직경은 10nm 이상인 것이 더욱 바람직하다. 분산 입자 직경이 300nm 이하이면, 수지 시트의 틱소트로피가 높아지므로, 수지 시트를 사용해서 제작한 반도체 장치의 접속 신뢰성이 높아진다. 또한, 수지 시트의 광선 투과율이 높아져, 접착면에 수지 시트가 형성된 반도체 칩이나 회로 기판 상의 얼라인먼트 마크의 시인성이 양호해진다. (c) 무기 입자의 분산 입자 직경은 200nm 이하가 더욱 바람직하고, 100nm 이하가 가장 바람직하다.
또한, (c) 무기 입자의 분산 입자 직경이란, 서로 공간적으로 분리되어 존재하는 각각의 (c) 무기 입자의 평균 입자 직경을 나타낸다. 입자의 형상이 구상인 경우에는 그 직경을 분산 입자 직경으로 하고, 타원상 또는 편평상인 경우에는 입자의 최대 길이를 분산 입자 직경으로 한다. 또한 입자의 형상이 로드상 또는 섬유상인 경우에는 길이 방향의 최대 길이를 분산 입자 직경으로 한다. 또한, 복수의 입자가 응집되어 1개의 입자를 형성하고 있는 것에서는, 그 응집 입자의 최대 길이를 분산 입자 직경으로 한다.
수지 조성물 또는 수지 시트 중의 (c) 무기 입자의 분산 입자 직경을 측정하는 방법으로서는, SEM(주사형 전자 현미경)에 의해 직접 입자를 관찰하고, 100개의 입자의 입자 직경 평균을 계산하는 방법에 의해 측정할 수 있다. 또한, 분산액 내의 무기 입자의 분산 입자 직경은, 동적 광 산란 방식의 입자 직경 측정 장치인 시스멕스(주)제의 “제타사이자나노 ZS”(상품명) 등을 사용하여 측정할 수 있다.
본 발명의 수지 조성물은 (d) 화학식 (1)로 표시되는 화합물을 함유한다. 이 화합물(d)를 이하에서는 디케톤 화합물 A라 칭한다.
Figure pct00002
상기 화학식 (1) 중, r, s 및 t는 각각 0 내지 2의 정수를 나타낸다.
(d) 디케톤 화합물 A를 함유함으로써, 수지 조성물을 보존 중에 응집물이 발생하는 것이 억제된다. 응집물 발생의 원리는 분명치는 않지만, 용기에 들어간 수지 조성물의 공기와 접촉하는 표면에서 응집물이 발생하는 것, 또한, 수지 조성물을 가열하면 응집물 발생이 현저해지는 것을 알 수 있었다. 이 사실로부터, 수지 조성물의 표면 부근에서 용제가 공기 중으로 휘발되어 국소적으로 용제가 부족한 영역이 드러나고, 이 영역에서 수지 조성물 내에 포함되는 조성물이 응집되어 고형물로서 석출된다고 추정하고 있다.
(d) 디케톤 화합물 A의 함유량은, 수지 조성물의 용제를 포함한 전량에 대하여, 0.1 내지 10중량％인 것이 바람직하다. 상기 함유량이 0.1중량％ 이상이면 수지 조성물 보존 중의 응집물 발생이 억제된다. 상기 함유량이 10중량％ 이하이면 수지 조성물 중에서의 (a) 에폭시 화합물의 경화를 억제할 수 있어, 수지 조성물의 보존 안정성을 높일 수 있다.
(d) 디케톤 화합물 A의 예로서는, 디아세틸, 아세틸아세톤, 2,3-펜탄디온, 2,3-헥산디온, 3,4-헥산디온, 2,5-헥산디온, 2,6-헵탄디온, 3,5-헵탄디온 등을 들 수 있고, 그 중에서도 아세틸아세톤이 바람직하다.
본 발명의 수지 조성물은, 또한, (e) (e1) 아크릴옥시기 및 메타크릴옥시기로부터 선택된 기 및 (e2) 카르복실기 및 히드록실기로부터 선택된 기를 갖는 화합물을 함유하면, 수지 조성물의 경화물 파단 신도가 커지므로 바람직하다. 이 화합물 (e)를 이하에서는 산성 아크릴레이트라 칭한다.
산성 아크릴레이트의 함유량은, 수지 조성물 중의 고형분, 즉, 수지 조성물로부터 용제 등의 휘발 성분을 뺀 전성분의 양에 대한 함유량이, 0.1 내지 5중량％인 것이 바람직하다. 함유량이 0.1중량％ 이상이면 수지 조성물의 경화물의 파단 신도가 커진다. 또한, 함유량이 5중량％ 이하이면, 100℃ 이하에서의 수지 조성물의 보존 안정성이 향상된다.
산성 아크릴레이트의 예로서는, 2-히드록시에틸아크릴레이트, 2-히드록시에틸메타크릴레이트, 2-히드록시프로필아크릴레이트, 2-히드록시프로필메타크릴레이트, 2-히드록시부틸아크릴레이트, 2-아크릴옥시에틸숙신산, 2-아크릴옥시에틸프탈산, 2-아크릴옥시에틸헥사히드로프탈산, 2-아크릴옥시에틸-2-히드록시에틸프탈산, 2-히드록시-3-페녹시프로필아크릴레이트, 2-히드록시-3-아크릴옥시프로필메타크릴레이트 등을 들 수 있다. 또한, 시판되는 산성 아크릴레이트로서, 예를 들어 HOA-MS, HOA-MPL, HOA-MPE, 에폭시에스테르 3000A, 에폭시에스테르 3002A, TATH05(하기 식 (2))(이상 상품명, 교에샤가가쿠(주)제), KAYARAD(등록 상표) ZAR1395H, KAYARAD(등록 상표) ZFR1401H(이상 상품명, 닛본가야쿠(주)제) 등을 들 수 있다.
Figure pct00003
본 발명의 수지 조성물은, 또한, 이미드 환을 갖는 유기 용제 가용성 폴리이미드를 함유하면, 양호한 내열성 및 내약품성을 발현하므로 바람직하다. 특히, 유기 용제 가용성 폴리이미드의 측쇄에, 에폭시기와 반응 가능한 관능기를 적어도 하나 갖는 것을 사용함으로써, 수지 조성물의 경화를 위한 가열 시에 에폭시 화합물의 개환 및 폴리이미드에의 부가 반응이 촉진되어, 보다 한층 밀도가 높은 그물눈 구조를 갖는 수지 조성물의 경화물을 얻을 수 있다. 에폭시기와 반응 가능한 관능기로서는, 페놀성 수산기, 술폰산기 및 티올기를 들 수 있다. 이러한 폴리이미드의 합성 방법으로서는, 이하의 예에 한정되지 않지만, 예를 들어, 먼저, 에폭시기와 반응 가능한 기를 갖는 산 이무수물과 디아민을 반응시켜서 폴리이미드 전구체를 합성하고, 이어서, 말단 밀봉제로서 1급 모노아민을 사용하여, 이 폴리이미드 전구체의 말단 수식을 행하고, 계속해서, 150℃ 이상의 가열을 행하여, 폴리이미드 폐환을 행하는 방법을 들 수 있다. 다른 방법으로서는, 먼저 산 이무수물과 말단 밀봉제로서 일급 모노아민을 반응시킨 후, 디아민을 첨가해서 말단 수식된 폴리이미드 전구체를 합성하고, 또한 150℃ 이상의 가열을 행하여, 폴리이미드 폐환을 행하는 방법을 들 수 있다.
유기 용제 가용성 폴리이미드의 바람직한 일례는, 하기 일반식 (4) 및 (5) 중 어느 하나로 표시되는 구조를 갖는 중합체이다. 또한 일반식(3)으로 표시되는 구조를 일반식 (4) 및 (5) 중의 R4로서 중합체 전량에 대하여 5 내지 15중량％ 갖는 것이다. 일반식 (3)으로 표시되는 구조의 상기 함유량이 5중량％ 이상이면, 폴리이미드가 적당한 유연성을 발현할 수 있고, 상기 함유량이 15중량％ 이하이면, 폴리이미드의 강직성, 내열성 및 절연성이 유지된다.
Figure pct00004
식 중, R1은 2가의 탄화수소기이다. R1은, 바람직하게는 탄소수 1 내지 5의 알킬렌기 또는 페닐렌기이다. R2는 1가의 탄화수소기이다. R2는, 바람직하게는 탄소수 1 내지 5의 알킬기 또는 페닐기인다. 유기 용제 가용성 폴리이미드의 1분자 내에 상이한 구조의 R1 및 R2를 포함하고 있어도 된다. 또한, 유기 용제 가용성 폴리이미드의 상이한 분자간에서 상이한 구조의 R1 및 R2를 포함하고 있어도 된다. n은 1 내지 10의 정수를 나타내며, 바람직하게는 1 내지 2이다. n이 1 이상이면 경화 시의 수지 조성물의 수축이 억제되고, 10 이하이면 폴리이미드 골격 중의 이미드기 함유율이 높아, 수지 조성물의 경화물의 절연성 및 내열성이 양호해진다.
Figure pct00005
식 중, R3은 4 내지 14가의 유기기이며, R4는 2 내지 12가의 유기기이다. R3 및 R4 중 적어도 1개는 1,1,1,3,3,3-헥사플루오로프로필기, 이소프로필기, 에테르기, 티오에테르기 및 SO2기로 이루어지는 군에서 선택되는 기(이하, 이것을 「특정 기」라 함)를 적어도 하나 함유하는 방향족 기이다. R5 및 R6은, 페놀성 수산기, 술폰산기 및 티올기로 이루어지는 군에서 선택되는 기를 나타낸다. 유기 용제 가용성 폴리이미드에 1분자 내에 상이한 구조의 R3 내지 R6을 포함하고 있어도 되고, 유기 용제 가용성 폴리이미드의 상이한 분자간에서 상이한 구조의 R3 내지 R6을 포함하고 있어도 된다. X는 1가의 유기기를 나타낸다. m은 8 내지 200이며, 바람직하게는 10 내지 150이다. α 및 β는 각각 0 내지 10의 정수를 나타내고, α+β는 0 내지 10의 정수이다. 단, 반복 단위 중, 20 내지 90%는 α+β=1 내지 10이다.
또한, 유기 용제 가용성 폴리이미드의 가용성이란, 이하로부터 선택되는 적어도 1종의 용제에 23℃에서 20중량％ 이상 용해되는 것을 의미한다. 케톤계 용제의 아세톤, 메틸에틸케톤, 메틸이소부틸케톤, 시클로펜타논, 시클로헥사논; 에테르계 용제의 1,4-디옥산, 테트라히드로푸란, 디글라임; 글리콜에테르계 용제의 메틸셀로솔브, 에틸셀로솔브, 프로필렌글리콜모노메틸에테르, 프로필렌글리콜모노에틸에테르, 프로필렌글리콜모노부틸에테르, 디에틸렌글리콜메틸에틸에테르; 기타 벤질 알코올, N-메틸피롤리돈, γ-부티로락톤, 아세트산 에틸 및 N,N-디메틸포름아미드.
일반식 (4) 및 (5)에 있어서, R3은 산 이무수물의 잔기를 나타내고 있으며, 탄소수 5 내지 40의 4 내지 14가의 유기기인 것이 바람직하다. 또한, R4는 디아민의 잔기를 나타내고 있으며, 탄소수 5 내지 40의 2 내지 12가의 유기기인 것이 바람직하다. 또한, R3 및 R4 양쪽이 상기 특정 기를 적어도 하나 함유하는 것이 바람직하다.
X는, 말단 밀봉제인 1급 모노아민에서 유래된 기이다. X는 1종이어도, 2종 이상의 조합이어도 된다. 1급 모노아민으로서는, 구체적으로는, 5-아미노퀴놀린, 4-아미노퀴놀린, 3-아미노나프탈렌, 2-아미노나프탈렌, 1-아미노나프탈렌, 아닐린 등을 들 수 있다. 이들 중, 아닐린이 특히 바람직하게 사용된다. 중합체 중의 X성분의 함유량은, 전디아민 성분에 대하여, 0.1 내지 60몰%의 범위가 바람직하고, 특히 바람직하게는 5 내지 50몰%이다.
또한, 중합체 중에 도입된 일반식 (3)의 구조 및 말단 밀봉제는, 이하의 방법으로 용이하게 검출, 정량할 수 있다. 예를 들어, 일반식 (3)의 구조 및 말단 밀봉제가 도입된 중합체를, 산성 용액 또는 염기성 용액에 용해하여, 중합체의 구성 단위인 디아민 성분과 산 무수물 성분에 분해하고, 이것을 가스 크로마토그래피(GC)나, NMR을 사용해서 측정함으로써, 일반식 (3)의 구조 및 말단 밀봉제를 용이하게 검출, 정량할 수 있다. 이와는 별도로, 말단 밀봉제가 도입된 폴리이미드를 직접, 열분해 가스 크로마토그래피(PGC)나 적외 스펙트럼 및 13C-NMR을 사용해서 측정함으로써도, 일반식 (3)의 구조 및 말단 밀봉제를 용이하게 검출, 정량하는 것이 가능하다.
유기 용제 가용성 폴리이미드는, 일반식 (4) 및 (5)로 표시되는 구조를 포함하는 것만이어도 되고, 다른 구조를 함유하는 공중합체 또는 혼합물이어도 된다. 일반식 (4) 및 (5)로 표시되는 구조를, 유기 용제 가용성 폴리이미드 전체의 50몰% 이상 함유하고 있는 것이 바람직하다. 공중합체 또는 혼합물에 사용되는 것 외의 구조 종류 및 양은, 가열 처리에 의해 얻어지는 수지 조성물의 경화물의 내열성을 손상시키지 않는 범위에서 선택하는 것이 바람직하다.
유기 용제 가용성 폴리이미드는, 공지된 방법을 이용해서 합성된다. 예를 들어, 저온 중에서 테트라카르복실산 이무수물과 디아민 화합물을 반응시키는 방법, 테트라카르복실산 이무수물과 알코올의 반응에 의해 디에스테르를 얻어, 그 후 디아민과 축합제의 존재 하에서 반응시키는 방법, 테트라카르복실산 이무수물과 알코올의 반응에 의해 디에스테르를 얻어, 그 후 나머지의 디카르복실산을 산 클로라이드화하고, 디아민과 반응시키는 방법 등을 이용하여, 폴리이미드 전구체를 얻어, 계속해서 이것을 공지된 이미드화 반응시키는 방법 등을 들 수 있다.
사용되는 산 이무수물에 대해서 설명한다. 상기 특정 기를 적어도 하나 갖는 산 이무수물로서는, 구체적으로는, 2,2-비스(3,4-디카르복시페닐)프로판 이무수물, 2,2-비스(2,3-디카르복시페닐)프로판 이무수물, 비스(3,4-디카르복시페닐)술폰 이무수물, 비스(3,4-디카르복시페닐)에테르 이무수물, 2,2-비스(3,4-디카르복시페닐)헥사플루오로프로판 이무수물 또는 이들의 방향족 환에 알킬기나 할로겐 원자의 치환기를 갖는 화합물 등을 들 수 있다.
또한, 그 이외의 산 이무수물, 구체적으로는, 피로멜리트산 이무수물, 3,3',4,4'-비페닐테트라카르복실산 이무수물, 2,3,3',4'-비페닐테트라카르복실산 이무수물, 2,2',3,3'-비페닐테트라카르복실산 이무수물, 3,3',4,4'-벤조페논테트라카르복실산 이무수물, 2,2',3,3'-벤조페논테트라카르복실산 이무수물, 1,1-비스(3,4-디카르복시페닐)에탄 이무수물, 1,1-비스(2,3-디카르복시페닐)에탄 이무수물, 비스(3,4-디카르복시페닐)메탄 이무수물, 비스(2,3-디카르복시페닐)메탄 이무수물, 1,2,5,6-나프탈렌테트라카르복실산 이무수물, 2,3,6,7-나프탈렌테트라카르복실산 이무수물, 2,3,5,6-피리딘테트라카르복실산 이무수물, 3,4,9,10-페릴렌테트라카르복실산 이무수물 등의 방향족 테트라카르복실산 이무수물 또는 이들의 방향족 환에 알킬기나 할로겐 원자의 치환기를 갖는 화합물 등도 사용할 수 있다. 이들 산 이무수물은, 단독으로 또는 2종 이상을 조합하여 사용된다.
사용되는 디아민에 대해서 설명한다. 상기 특정 기를 적어도 하나 갖는 디아민으로서는, 구체적으로는, 3,4'-디아미노디페닐술피드, 4,4'-디아미노디페닐술피드, 3,4'-디아미노디페닐에테르, 4,4'-디아미노디페닐에테르, 3,4'-디아미노디페닐술폰, 4,4'-디아미노디페닐술폰, 비스[4-(4-아미노페녹시)페닐]술폰, 비스[4-(3-아미노페녹시)페닐]술폰, 비스(4-아미노페녹시)비페닐, 비스[4-(4-아미노페녹시)페닐]에테르, 1,4-비스(4-아미노페녹시)벤젠, 1,3-비스(4-아미노페녹시)벤젠, 2,2-비스[4-(4-아미노페녹시)페닐]헥사플루오로프로판, 2,2-비스[4-(4-아미노페녹시)페닐]프로판, 또는 이들의 방향족 환에 알킬기나 할로겐 원자의 치환기를 갖는 화합물 등을 들 수 있다.
상기 특정 기를 적어도 하나 갖고, 또한, 페놀성 수산기, 술폰산기 및 티올기로 이루어지는 군에서 선택되는 기를 적어도 하나 갖는 디아민으로서는, 구체적으로는, 2,2-비스(3-아미노-4-히드록시페닐)헥사플루오로프로판, 2,2-비스(3-히드록시-4-아미노페닐)헥사플루오로프로판, 2,2-비스(3-아미노-4-히드록시페닐)프로판, 2,2-비스(3-히드록시-4-아미노페닐)프로판, 3,3'-디아미노-4,4'-디히드록시디페닐에테르, 3,3'-디아미노-4,4'-디히드록시디페닐술폰, 3,3'-디아미노-4,4'-디히드록시디페닐술피드 또는 이들의 방향족 환에 알킬기나 할로겐 원자의 치환기를 갖는 화합물 등을 들 수 있다.
또한, 그 이외의 디아민, 구체적으로는, 3,3'-디아미노-4,4'-디히드록시비페닐, 2,4-디아미노-페놀, 2,5-디아미노페놀, 1,4-디아미노-2,5-디히드록시벤젠, 디아미노디히드록시피리미딘, 디아미노디히드록시피리딘, 히드록시디아미노피리미딘, 9,9-비스(3-아미노-4-히드록시페닐)플루오렌, 3,4'-디아미노디페닐메탄, 4,4'-디아미노디페닐메탄, 벤지딘, m-페닐렌디아민, p-페닐렌디아민, 1,5-나프탈렌디아민, 2,6-나프탈렌디아민, 2,2'-디메틸-4,4'-디아미노비페닐, 2,2'-디에틸-4,4'-디아미노비페닐, 3,3'-디메틸-4,4'-디아미노비페닐, 3,3'-디에틸-4,4'-디아미노비페닐, 2,2',3,3'-테트라메틸-4,4'-디아미노비페닐, 3,3',5,5'-테트라메틸-4,4'-디아미노비페닐, 2,2'-디(트리플루오로메틸)-4,4'-디아미노비페닐, 또는 이들의 방향족 환에 알킬기나 할로겐 원자의 치환기를 갖는 화합물이나, 테레프탈산 히드라지드, 이소프탈산 히드라지드, 프탈산 히드라지드, 2,6-나프탈렌디카르복실산 디히드라지드, 4,4'-비스페닐디카르보노히드라진, 4,4'-시클로헥산디카르보노히드라진, 또는 이들의 방향족 환에 알킬기나 할로겐 원자의 치환기를 갖는 히드라지드 화합물 등도 사용할 수 있다. 이들 디아민은, 단독으로 또는 2종 이상을 조합하여 사용된다.
또한, 일반식 (3)으로 표시되는 구조를 포함하는 디아민으로서는, 비스(3-아미노프로필)테트라메틸디실록산, 비스(p-아미노-페닐)옥타메틸헵타실록산 등을 들 수 있다.
수지 조성물로부터 용제와 무기 입자를 뺀 성분의 양을 100중량부로 했을 경우에, 유기 용제 가용성 폴리이미드의 함유량은 10 내지 20중량부인 것이 바람직하다. 유기 용제 가용성 폴리이미드의 상기 함유량이 10중량부 이상이면, 수지 조성물의 경화물의 내열성이 양호해진다. 한편, 유기 용제 가용성 폴리이미드의 상기 함유량이 20중량부 이하이면, 수지 조성물의 경화물 흡수성이 저감되므로, 회로 기판과 반도체 칩간의 접착력이 증가하여, 접속 신뢰성이 향상된다. 또한, 수지 조성물의 경화물의 절연성이 높아진다. 또한, 유기 용제 가용성 폴리이미드의 상기 함유량이 10 내지 20중량부이면, 수지 시트의 최저 용융 점도가 낮고, 이 때의 온도가 높아지므로 바람직하다.
본 발명의 수지 조성물은, 경화 후의 상태에 있어서의 저응력화의 목적에서, 열가소성 수지를 더 함유해도 된다. 열가소성 수지로서는, 예를 들어 페녹시 수지, 폴리에스테르, 폴리우레탄, 폴리아미드, 폴리프로필렌, 아크릴로니트릴-부타디엔 공중합체(NBR), 스티렌-부타디엔 공중합체(SBR), 아크릴로니트릴-부타디엔-메타크릴산 공중합체, 아크릴로니트릴-부타디엔-아크릴산 공중합체 등을 들 수 있지만, 이들에 한정되지 않는다.
본 발명의 수지 조성물은, 틱소트로피를 높이는 화합물을 함유해도 된다. 틱소트로피를 높이는 화합물로서는, 폴리에테르계, 폴리에스테르계 등의 계면 활성제나, 아미드계, 지방산 아미드계, 우레아계 등의 틱소트로피 촉진제 등을 들 수 있다. 구체적으로는, BYK(등록 상표)-405, BYK(등록 상표)-410, BYK(등록 상표)-411(이상 상품명, 빅케미·재팬(주)제), 디스파론(등록 상표) 3600N, 디스파론(등록 상표) 3900EF, 디스파론(등록 상표) 6900-10X(이상 상품명, 구스모토가세이(주)제) 등을 들 수 있다.
본 발명의 수지 조성물은, 용제를 함유해도 된다. 용제로서는, 케톤계 용제의 아세톤, 메틸에틸케톤, 메틸이소부틸케톤, 시클로펜타논, 시클로헥사논; 에테르계 용제의 1,4-디옥산, 테트라히드로푸란, 디글라임; 글리콜에테르계 용제의 메틸셀로솔브, 에틸셀로솔브, 프로필렌글리콜모노메틸에테르, 프로필렌글리콜모노에틸에테르, 프로필렌글리콜모노부틸에테르, 프로필렌글리콜모노메틸에테르아세테이트, 프로필렌글리콜모노에틸에테르아세테이트, 디에틸렌글리콜메틸에틸에테르; 기타 벤질 알코올, N-메틸피롤리돈, γ-부티로락톤, 아세트산 에틸, N,N-디메틸포름아미드 등을 단독 또는 2종 이상 혼합해서 사용할 수 있지만, 이들에 한정되지 않는다.
이어서, 본 발명의 수지 조성물 및 수지 시트의 제조 방법의 예에 대해서 상세하게 설명한다.
먼저, (a) 에폭시 화합물, (b) 마이크로 캡슐형 경화 촉진제, (c) 무기 입자, (d) 디케톤 화합물 A, (e) 산성 아크릴레이트, 유기 용제 가용성 폴리이미드, 용제, 중합 금지제, 가소제, 계면 활성제, 레벨링제, 이온 포착제, 실란 커플링제 등을 혼합하여, 수지 조성물을 얻는다.
(c) 무기 입자는 1차 입자가 응집된 분체상의 것을 사용해도 되고, (c) 무기 입자의 분산액을 사용해도 된다.
(c) 무기 입자의 표면을 실란 커플링제 등의 화합물로 수식하는 경우에는, 예를 들어 이하와 같이 행한다. 1차 입자가 응집된 분체상의 (c) 무기 입자와 용제를 혼합하고, 호모게나이저, 볼 밀, 비즈 밀 등의 분산 장치에 의해, 응집된 (c) 무기 입자를 풀거나 깨뜨리거나 해서 용제 중에 분산시킨다. 이어서, 얻어진 (c) 무기 입자의 분산액에 표면 수식을 하기 위한 실란 커플링제 등의 화합물을 혼합하고, 실온 또는 100℃ 이하의 온도에서 수시간 교반함으로써, 표면 수식을 행한 (c) 무기 입자의 분산액을 얻는다. (c) 무기 입자의 분산 전에 미리, 표면 수식용의 화합물을 용제에 혼합하여, (c) 무기 입자의 분산 처리와 표면 처리를 동시에 행해도 된다. 또한, 분산제나 소포제 등 다른 화합물을 혼합하는 것도 가능하다. 표면 수식을 행한 (c) 무기 입자의 분산액을 그대로 사용해서 수지 조성물을 제작해도 되고, 분산액으로부터 회전식 증발기 등을 사용해서 용제를 제거하고, 얻어진 무기 입자의 분체를 사용해서 수지 조성물을 제작해도 된다.
상기 재료의 혼합에는, 호모게나이저, 볼 밀, 비즈 밀 등을 사용할 수 있다. 혼합 처리 중에 (b) 마이크로 캡슐형 경화 촉진제가 파괴되는 등에 의해 (a) 에폭시 화합물이 경화되는 경우가 있으므로, (b) 마이크로 캡슐형 경화 촉진제는 다른 재료를 혼합한 후에 가하여, 비교적 약한 힘으로 혼합된 편이 바람직하다.
이어서, 상기와 같이 해서 얻어지는 수지 조성물을 박리성 기재에 도포한 후, 휘발 성분을 제거함으로써 수지 시트를 얻을 수 있다. 구체적으로는, 먼저, 수지 조성물을 박리성 기재 상에, 바 코터, 스크린 인쇄, 블레이드 코터, 다이 코터, 콤마 코터 등의 장치를 사용해서 도포한 후, 용제를 제거하고, 수지 시트를 얻는다. 박리성 기재로서는, 폴리에틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름, 폴리에스테르 필름, 폴리염화비닐 필름, 폴리카르보네이트 필름, 폴리이미드 필름, 폴리테트라플루오로에틸렌 필름 등의 불소 수지 필름, 폴리페닐렌술피드 필름, 폴리프로필렌 필름, 폴리에틸렌 필름 등을 들 수 있지만, 이들에 한정되지 않는다. 또한, 박리성 기재는 실리콘계, 장쇄 알킬계, 불소계, 지방족 아미드계 등의 이형제에 의해 표면 처리가 실시되어 있어도 된다. 박리성 기재의 두께는, 특별히 한정되지 않지만, 통상 5 내지 75㎛인 것이 바람직하다.
용제 등의 휘발 성분을 제거하는 방법으로서는, 가열 처리에 의해 행하는 것이 바람직하다. 가열 처리로서는, 오븐이나 핫 플레이트에 의한 가열 이외에, 진공 건조, 적외선이나 마이크로파 등의 전자파에 의한 가열 등을 들 수 있다. 여기서, 용제의 제거가 불충분할 경우, 수지 시트를 개재해서 반도체 칩이나 회로 기판을 접착시킨 후, 한층 더 고온 가열에 의해 수지 시트를 경화시킬 때, 기포가 발생하여, 접착력이 저감되는 경우가 있다. 한편, 용제를 제거하기 위한 가열을 지나치게 하면, 수지 시트의 경화가 진행되어, 접착력이 저감되는 경우가 있다.
얻어진 수지 시트의 박리성 기재를 갖는 면과는 반대측의 면에 또한 별도의 박리성 기재를 접합하여, 수지 시트의 양면을 박리성 기재로 끼우는 것이 바람직하다. 별도의 박리성 기재의 재질 및 두께로서는, 먼저 설명한 것과 동일한 것을 사용할 수 있다. 양쪽의 박리성 기재가 동일한 것이어도 상관없다. 그러나, 각각의 박리성 기재와 수지 시트간의 접착력에는 차이가 있는 것이 바람직하다. 특히 접착력의 차이가 5 내지 47N/m인 것이 바람직하다. 접착력의 차이를 5N/m 이상으로 함으로써, 접착력이 작은 쪽의 박리성 기재를 박리할 때, 다른 쪽의 박리성 기재로부터 수지 시트가 박리되거나 뜨거나 하지 않도록 할 수 있다. 또한, 접착력의 차이를 47N/m 이하로 함으로써, 박리 후의 각 박리성 기재의 표면에 수지 시트가 잔존하기 어려워진다. 수지 조성물을 처음에 도포하는 박리성 기재의 접착력이 뒤에서 접합하는 박리성 기재의 접착력보다도 커도 되고, 작아도 된다.
수지 시트의 최저 용융 점도는, 10 내지 10000Pa·s의 범위에 있는 것이 바람직하다. 더 바람직한 최저 용융 점도의 범위는 100 내지 5000Pa·s이다. 최저 용융 점도가 이 범위이면, 상기 전극의 접속이 양호해지는 것 외에, 수지 시트를 반도체 웨이퍼나 회로 기판에, 주름이나 기포의 혼입없이 접합할 수 있고, 또한 반도체 칩 실장 시의 수지 시트의 밀려나옴을 작게 할 수 있다. 또한, 수지 시트의 최저 용융 점도는, 예를 들어 레오미터 “AG-G2”(상품명, TA 인스트루먼트사제)를 사용하여, 치수가 직경 15mm, 두께 0.8mm인 시료에 대하여, 측정 주파수 0.5Hz, 승온 속도 2℃/분, 측정 온도 범위 40℃ 내지 150℃에서 측정할 수 있다.
본 발명의 수지 조성물을 사용한 반도체 장치의 제조 방법에 대해서 설명한다. 본 발명의 반도체 장치의 제조 방법은, 제1 회로 부재와 제2 회로 부재의 사이에 본 발명의 수지 조성물을 개재시켜, 가열 가압함으로써 상기 제1 회로 부재와 상기 제2 회로 부재를 전기적으로 접속시키는 반도체 장치의 제조 방법이다. 또한 본 발명의 수지 조성물로서, 본 발명의 제조 방법에 의해 얻어진 수지 시트를 사용하는 것이 바람직하다.
구체적으로는, 먼저, 제1 전극을 갖는 제1 회로 부재와, 제2 전극을 갖는 제2 회로 부재를, 제1 전극과 제2 전극이 대향하도록 배치한다. 이어서, 상기 대향 배치한 제1 회로 부재와 제2 회로 부재의 사이에 본 발명의 수지 조성물을 개재시킨다. 여기서, 수지 조성물을 개재시키는 방법은, 회로 부재의 표면에 수지 조성물을 직접 도포하고 나서 휘발 성분을 제거해도 되고, 회로 부재의 표면에 본 발명의 수지 시트를 접합해도 된다. 수지 조성물은, 어느 한쪽의 회로 부재만의 전극측의 면에 형성해도 되고, 제1 및 제2의 회로 부재의 양쪽 전극측의 면에 형성해도 된다. 그리고, 이들을 가열 가압하여, 제1 회로 부재와 제2 회로 부재를 접착시킴과 동시에, 상기 대향 배치한 제1 전극과 제2 전극을 전기적으로 접속시킨다. 전극끼리의 전기적 접속은, 역학적인 압박에 의해 이루어져도 되고, 땜납 등을 사용한 금속 접합에 의해 이루어져도 된다. 또한, 제1 회로 부재 및/또는 제2 회로 부재에 관통 전극이 형성되고, 회로 부재의 편면 및/또는 양면에 전극이 형성되어 있어도 된다.
이하에, 수지 시트를 사용하는 경우의 예에 대해서 설명한다. 이 방법을 이용함으로써, 반도체 칩과 배선 패턴이 형성된 회로 기판의 사이의 공극을 수지 조성물의 경화물로 밀봉할 수 있다.
먼저, 수지 시트를 소정의 크기로 잘라내고, 배선 패턴이 형성된 회로 기판의 배선 패턴면에 접합한다. 또는, 반도체 칩을 잘라내기 전의, 반도체 웨이퍼의 범프 형성면에 수지 시트를 접합한 후, 반도체 웨이퍼를 다이싱해서 개편화 함으로써, 수지 시트가 부착된 반도체 칩을 제작해도 된다. 수지 시트의 접합은, 롤 라미네이터나 진공 라미네이터 등의 접합 장치를 사용해서 행할 수 있다.
수지 시트를 회로 기판 또는 반도체 칩에 접합한 후, 본딩 장치를 사용해서 반도체 칩의 회로 기판에의 실장을 행한다. 본딩 조건은, 전기적 접속이 양호하게 얻어지는 범위라면 특별히 한정되지 않으나, 수지 시트의 경화를 행하기 위해서는, 온도 100℃ 이상, 압력 1mN/범프 이상, 시간 0.1초 이상의 가열 가압 조건에서 행하는 것이 바람직하다. 보다 바람직하게는 120℃ 이상 300℃ 이하, 더욱 바람직하게는 150℃ 이상 250℃ 이하의 온도, 보다 바람직하게는 5mN/범프 이상 50000mN/범프 이하, 더욱 바람직하게는 10mN/범프 이상 10000mN/범프 이하의 압력, 보다 바람직하게는 1초 이상 60초 이하, 더욱 바람직하게는, 2초 이상 30초 이하의 시간에서의 본딩 조건에서 행한다. 또한, 본딩 시에, 가압착으로서, 온도 50℃ 이상, 압력 1mN/범프 이상, 시간 0.1초 이상의 가열 가압에 의해, 반도체 칩 상의 범프와 회로 기판 상의 패드 전극을 접촉시킨 후, 상기의 조건에서 본딩을 행하는 것도 바람직하다. 필요에 따라, 본딩을 행한 후에, 반도체 칩 부착 회로 기판을 50℃ 이상 200℃ 이하의 온도에서 10초 이상 24시간 이하 가열해도 된다.
접속 신뢰성이 높은 반도체 장치를 얻기 위해서는, 본딩 후의 수지 조성물 내에 기포가 없는 것이 바람직하다. 그러한 반도체 장치를 얻기 위해서는, 본딩 시에 반도체 칩에 대하여, 높은 압력을 가하는 것이 유효하다. 그러나, 반도체 칩에 높은 압력을 가했을 경우, 반도체 칩의 파손을 초래하므로, 종래는 높은 압력으로의 본딩은 실시되지 않았다. 본 발명의 수지 시트 또는 수지 조성물을 사용한 경우, 200N 이상의 높은 압력으로 본딩을 실시해도, 반도체 칩의 파손이 없어, 수지 조성물 내의 기포를 제거하는 것을 확인할 수 있었다. 그 이유는 분명치는 않지만, 본 발명의 수지 시트 또는 수지 조성물을 사용한 경우, 반도체 칩에 인가한 압력이, 반도체 칩의 일부분에 국소적으로 가해지지 않고, 균일하게 가압됨으로써, 반도체 칩의 파손이 발생하지 않았다고 추측된다. 단, 반도체 칩의 파손이 보이지 않더라도, 반도체 장치의 내부 구조의 불량을 억제하는 점에서, 본딩 시의 압력은 500N 이하가 바람직하다.
본 발명의 수지 시트 및 수지 조성물은, 반도체 장치를 구성하는 회로 부재끼리의 접착, 고정 또는 밀봉을 위해서 적절하게 사용할 수 있다. 또한, 빌드 업 다층 기판 등의 회로 기판을 구성하는, 절연층, 영구 레지스트, 솔더 레지스트, 밀봉제 등이나, 반도체 장치 제조에 사용되는 에칭 레지스트 등에 사용할 수 있다. 여기서, 회로 부재란, 반도체 장치를 구성하는, 반도체 칩, 칩 부품, 회로 기판, 금속 배선 재료 등의 부재를 말한다. 회로 부재의 구체예로서는, 도금 범프나 스터드 범프 등의 범프가 형성된 반도체 칩, 저항체 칩이나 콘덴서 칩 등의 칩 부품, TSV(스루실리콘비아) 전극을 갖는 반도체 칩 및 실리콘 인터포저 등을 들 수 있다. 또한, 본 발명에서 말하는 반도체 장치란, 반도체 소자의 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리키며, 반도체 회로 및 전자 기기는 모두 반도체 장치에 포함된다.
또한 본 발명의 수지 시트 및 수지 조성물은, 이 밖에도, 다이어태치 필름, 다이싱다이어태치 필름, 리드 프레임 고정 테이프, 방열판, 보강판, 실드재의 접착제, 솔더 레지스트 등을 제작하기 위한 수지 조성물로서 사용할 수 있다.
실시예
이하에 실시예 등을 들어서 본 발명을 설명하는데, 본 발명은 이들의 예에 의해 한정되지 않는다.
<수지 시트의 최저 용융 점도의 측정 방법>
수지 시트의 점탄성 특성을 레오미터 “AG-G2”(상품명, TA 인스트루먼트사제)를 사용하여 측정하였다. 먼저, 80℃의 핫 플레이트 상에서 수지 시트를 복수매 겹쳐서 접합함으로써 두께 0.8mm의 수지 시트를 제작하고, 직경 15mm의 원형으로 잘라내어 시험편으로 하였다. 측정 조건은 승온 속도 2℃/분, 전단 변형의 진폭이 막 두께에 대하여 10%, 측정 주파수 0.5Hz에서 40℃부터 150℃까지 승온시키면서 측정하였다. 복소 점성률을 측정하고, 측정 범위 내에서 가장 낮은 복소 점성률의 값을 최저 용융 점도로서 판독하였다.
<수지 시트의 손실 정접 차이의 측정 방법>
수지 시트의 손실 정접 차이를 레오미터 “AG-G2”(상품명, TA 인스트루먼트사제)를 사용하여 측정하였다. 먼저, 80℃의 핫 플레이트 상에서 수지 시트를 복수매 겹쳐서 접합함으로써 두께 0.8mm의 수지 시트를 제작하고, 그것을 직경 15mm의 원형으로 잘라내어 시험편으로 하였다. 측정 조건은, 온도 80℃, 측정 주파수 0.5Hz에서, 전단 변형의 진폭을 막 두께에 대하여 0.01%에서 100%까지 변화시키면서 측정을 행하였다. 변형 진폭이 10%일 때의 손실 정접과, 변형 진폭이 0.1%일 때의 손실 정접의 차이를 산출하였다.
<수지 시트의 경화물의 손실 정접 극대 시 온도의 측정 방법>
수지 시트의 경화물 손실 정접의 극대값의 온도를 동적 점탄성 측정 장치(DMA) “DVA-200”(상품명, 아메티 계측 제어(주)제)을 사용하여 측정하였다. 먼저, 80℃의 핫 플레이트 상에서 경화 전의 수지 시트를 복수매 겹쳐서 접합함으로써 두께 0.5mm의 수지 시트를 제작하였다. 180℃에서 2시간 가열 처리를 행하여, 수지 시트를 경화시켰다. 이어서, 경화 후의 수지 시트를 형상이 5mm×40mm인 직사각상이 되도록 절단하여 시험편으로 하였다. 측정 조건은, 측정 주파수 1Hz, 변형 진폭 0.05%, 승온 온도 5℃/분에서, 온도를 40℃에서 300℃까지 변화시키면서 측정을 행하였다. 측정 후, 손실 정접이 극대값을 나타낸 온도를 판독하였다.
<수지 시트의 경화물 중의 무기 입자의 분산 입자 직경의 측정 방법>
수지 시트의 경화물을, 초박 절편법에 의해 두께 100nm의 박막으로 잘라내고, 투과형 전자 현미경 H-7100FA(히다치세이사쿠쇼(주)제)를 사용하여, 수지 시트의 경화물 중의 무기 입자를 관찰하였다. 배율은 5만배로 하였다. 단, 실시예 41 내지 42, 비교예 2에 대해서는 배율은 5000배로 하였다. 가속 전압은 100kV로 하였다. 얻어진 관찰상을 디지털 화상으로 하여 컴퓨터에 도입하고, 화상 처리 소프트 FlvFs((주)플로베르제)를 사용하여, 관찰된 임의의 100개의 입자에 대하여, 구형 근사했을 때의 입자 직경을 구하였다. 이와 같이 하여 구해진 100개의 입자의 입자 직경을 평균한 평균 입자 직경을 분산 입자 직경으로 하였다. 또한, 1차 입자가 응집되어 존재하는 경우에는, 응집체의 입자 직경을 측정하였다.
그 밖에 실시예, 비교예에서 사용한 각 재료는 이하와 같다.
(a) 에폭시 화합물
에피클론(등록 상표) HP-4700(상품명, 기본 골격: 나프탈렌, DIC(주)제)
에피클론(등록 상표) HP-7200H(상품명, 기본 골격: 디시클로펜타디엔, DIC(주)제)
에피클론(등록 상표) HP-4032(상품명, 기본 골격: 나프탈렌, DIC(주)제)
jER(등록 상표) YL980(상품명, 185g/eq, 기본 골격: 비스페놀 A, 미츠비시가가쿠(주)제)
jER(등록 상표) 152(상품명, 기본 골격: 페놀노볼락, 미츠비시가가쿠(주)제)
jER(등록 상표) 8800(상품명, 기본 골격: 안트라센, 미츠비시가가쿠(주)제)
에폴라이트 4000(상품명, 기본 골격: 수소 첨가 비스페놀 A, 교에샤가가쿠(주)제).
(b) 마이크로 캡슐형 경화 촉진제
노바큐어(등록 상표) HX-3941HP(상품명, 아사히가세이 이-머티리얼즈(주)제): 노바큐어(등록 상표) HX-3941HP는, 마이크로 캡슐형 경화 촉진제/에폭시 화합물이 1/2이며, 포함되는 에폭시 화합물은, 비스페놀 A형 에폭시 화합물/비스페놀 F형 에폭시 화합물=1/4이다.
(c) 무기 입자
YA050C-SM1(상품명, (주)애드마텍스제, 구형 실리카 입자, 3-메타크릴옥시프로필트리메톡시실란에 의한 표면 처리, 평균 1차 입자 직경 50nm)
YA050C-SV2(상품명, (주)애드마텍스제, 구형 실리카 입자, 비닐트리메톡시실란에 의한 표면 처리, 평균 1차 입자 직경 50nm)
YA050C-SP3(상품명, (주)애드마텍스제, 구형 실리카 입자, 페닐트리메톡시실란에 의한 표면 처리, 평균 1차 입자 직경 50nm).
무기 입자 A
실리카 입자의 분산액 “MEK-AC-5140Z”(상품명, 닛산가가쿠고교(주)제, 구형 실리카 입자, 평균 1차 입자 직경 80nm, 3-메타크릴옥시프로필트리메톡시실란에 의한 표면 처리, 실리카 농도 40중량％의 메틸에틸케톤 분산액) 300mL를 500mL의 메스 플라스크에 투입하여, 로터리 증발기를 사용해서 용제를 제거하고, 80℃에서 3시간 건조시켜서, 분체의 무기 입자 A를 얻었다.
무기 입자 B
실리카 입자의 분산액 “SE2050-KNK”(상품명, (주)애드마텍스제, 구형 실리카 입자, 평균 1차 입자 직경 500nm, N-페닐-3-아미노프로필트리메톡시실란에 의한 표면 처리, 실리카 농도 70중량％의 메틸이소부틸케톤 분산액) 300mL를 500mL의 메스 플라스크에 투입하여, 로터리 증발기를 사용해서 용제를 제거하고, 80℃에서 3시간 건조시켜서, 분체의 무기 입자 B를 얻었다.
이상의 무기 입자의 표면 처리에 대해서는 제품 사양에 나타나 있지만, 재차 푸리에 변환 적외 분광 장치 “IRPrestige-21”(상품명, (주)시마즈세이사쿠쇼제)을 사용해서 조성 분석을 행하여, 사양이 올바른 것을 확인하였다.
(d) 화학식 (1)로 표시되는 디케톤 화합물
디아세틸(화학식 (1)에 있어서, r=0, s=0, t=0)
아세틸아세톤(화학식 (1)에 있어서, r=0, s=1, t=0)
2,5-헥산디온(화학식 (1)에 있어서, r=0, s=2, t=0)
3,4-헥산디온(화학식 (1)에 있어서, r=1, s=0, t=1)
Figure pct00006
(ｄ’) 기타의 디케톤 화합물
1,3-시클로헥산디온
(e) 산성 아크릴레이트
HOA-MPL(상품명, 교에샤가가쿠(주)제)
TATH05(하기 식 (2))(상품명, 교에샤가가쿠(주)제)
Figure pct00007
(f) 유기 용제 가용성 폴리이미드
유기 용제 가용성 폴리이미드 A
건조 질소 기류 하, 1,3-비스(3-아미노페녹시)벤젠(이하, APB-N이라 함) 4.82g(0.0165몰), 3,3'-디아미노-4,4'-디히드록시디페닐술폰(이하, ABPS라 함) 3.08g(0.011몰), 1,3-비스(3-아미노프로필)테트라메틸디실록산(이하, SiDA라 함) 4.97g(0.02몰) 및 말단 밀봉제로서 아닐린 0.47g(0.005몰)을 N-메틸-2-피롤리돈(이하, NMP라 함) 130g에 용해시켰다. 여기에 2,2-비스{4-(3,4-디카르복시페녹시)페닐}프로판 이무수물(이하, BSAA라 함) 26.02g(0.05몰)을 NMP 20g과 함께 가하여, 25℃에서 1시간 반응시키고, 계속해서 50℃에서 4시간 교반하였다. 그 후, 180℃에서 또한 5시간 교반하였다. 교반 종료 후, 용액을 물 3L에 투입하고, 여과해서 침전물을 회수하였다. 얻어진 침전물을, 물로 3회 세정한 후, 진공 건조기를 사용해서 80℃에서 20시간 건조하였다. 얻어진 중합체 고체의 적외 분광 측정을 한 바, 1780cm-1 부근, 1377cm-1 부근에 폴리이미드에 기인하는 이미드 구조의 흡수 피크가 검출되었다. 이와 같이 하여 에폭시기와 반응 가능한 관능기를 갖고, 일반식 (3)으로 표시되는 구조가 11.6중량％ 포함되는 유기 용제 가용성 폴리이미드 A를 얻었다. 4g의 유기 용제 가용성 폴리이미드 A에 테트라히드로푸란 6g을 가하고, 23℃에서 교반한 바 용해되었다.
(g) 틱소트로피 촉진제
BYK(등록 상표)-410(상품명, 빅케미·재팬(주)제)
디스파론(등록 상표) 6900-10X(상품명, 구스모토가세이(주)제)
(h) 용제
프로필렌글리콜모노메틸에테르아세테이트(PGMEA로 약기함)
시클로헥사논
메틸이소부틸케톤(MIBK로 약기함)
프로필렌글리콜모노메틸에테르(PGME로 약기함)
(실시예 1)
(1) 수지 조성물의 제작
(a) 내지 (h) 성분을 표 1에 나타낸 조성비가 되도록 조합하고, 볼 밀을 사용해서 재료가 균일하게 혼합되도록 10시간의 처리를 행하여, 수지 조성물을 제작하였다. 볼 밀에서는 직경이 5mm인 지르코니아 볼 “YTZ(등록 상표) 볼”(상품명, (주)닛카토제)을 사용하였다. 볼 밀 처리 후, 체로 지르코니아 볼을 제거하여, 수지 조성물을 얻었다.
(2) 수지 시트의 제작과 평가
수지 조성물을 상기와 같이 해서 제작하고, 실온에서 30분간 정치해서 보존한 후, 바 코터를 사용하여, 박리성 기재인 두께 75㎛의 이형 필름 “SR-1”(상품명, 오츠키고교(주)제) 상에 도포하고, 80℃에서 10분간 건조를 행하여 수지 시트를 제작하였다. 여기서, 건조 후의 수지 시트의 두께가 50㎛가 되도록 도포 두께를 조절하였다. 수지 시트의 표면 상태를 광학 현미경으로 관찰하고, 10cm×10cm의 정사각형 영역 중, 50㎛ 이상의 크기의 응집물의 수를 세어, 수지 시트의 평탄성의 지표로 하였다. 평가 기준은 이하와 같으며, 그 결과를 표 1에 나타내었다.
A: 50㎛ 이상의 크기의 응집물이 관찰되지 않았다.
B: 50㎛ 이상의 크기의 응집물이 1 내지 9개 관찰되었다.
C: 50㎛ 이상의 크기의 응집물이 10개 이상 관찰되었다.
또한, 상기 수지 조성물을 제작 후, 실온에서 10시간 정치해서 보존한 후, 상기와 동일한 방법으로 수지 시트를 제작하여, 평탄성을 평가하였다. 결과를 표 1에 나타내었다.
이어서, 실온에서 10시간 정치한 수지 조성물로부터 제작한 수지 시트에 대해서, 수지 시트의 상기 이형 필름 “SR-1”과는 반대측의 면에, 별도의 박리성 기재로서 두께 38㎛의 이형 필름 “SR-3”(상품명, 오츠키고교(주)제)을 접합하여, 양면에 박리성 기재를 갖는 수지 시트를 얻었다.
얻어진 수지 시트의 최저 용융 점도와 손실 정접 차이 및 수지 시트의 경화물의 손실 정접 극대 시 온도, 수지 시트의 경화물 중의 무기 입자의 분산 입자 직경을 측정하였다. 결과를 표 1에 나타내었다.
(3) 범프 부착 웨이퍼에의 수지 시트의 접합 공정
양면에 박리성 기재를 갖는 수지 시트의 범프 부착 웨이퍼에의 접합은, 접합 장치 “VTM-200M”(상품명, 다카트리(주)제)을 사용하여 행하였다.
먼저, 상기 (2)에서 얻어진 양면에 박리성 기재를 갖는, 수지 시트로부터 박리성 기재 SR-3을 박리하여, 수지 시트를 노출시켰다. 계속해서, 접합 장치 스테이지 상에 고정된 평균 높이 35㎛의 범프 전극 부착(448범프/칩, 피치 60㎛, 주변 장치 배치, 금 스터드 범프) 반도체 웨이퍼(직경 200mm, 두께 625㎛)의 범프 전극 형성면에, 편면에 박리성 기재를 갖는 수지 시트의 박리성 기재를 갖고 있지 않은 면을 온도 80℃, 접합 속도 20mm/s로 접합하였다. 반도체 웨이퍼 주위의 여분인 수지 시트는 커터 날로 절단하고, 범프 전극이 수지 시트 중에 매몰된 상태에서, 수지 시트가 접합된 반도체 웨이퍼를 얻었다.
(4) 다이싱 공정
상기 (3)에서 얻어진 수지 시트가 접합된 반도체 웨이퍼를 테이프 프레임에 고정하였다. 고정은, 웨이퍼 마운터 장치 “FM-114”(상품명, 테크노비전(주)제)를 사용하여, 범프 전극과는 반대측의 웨이퍼 기판면에 다이싱 테이프 “UHP-110B”(상품명, 도요아드텍(주)제)를 접합함으로써 행하였다. 계속해서, 수지 시트로부터 박리성 기재 SR-1을 박리하여, 수지 시트를 노출시켰다. 다이싱 장치 “DAD-3350”(상품명, DISCO(주)제)의 절삭 스테이지 상에, 수지 시트면이 위가 되도록 테이프 프레임을 고정하고, 다이싱 장치의 CCD 카메라를 사용해서 얼라인먼트를 행하였다. 얼라인먼트는, 다이싱 장치의 오토 얼라인먼트 기능에 의해, 반도체 웨이퍼면의 얼라인먼트 마크를 판독함으로써 행하였다. 얼라인먼트 후, 다이싱을 실시하여, 수지 시트 부착 반도체 칩(7.3mm 각(角))을 얻었다.
(5) 플립 칩 실장
상기 (4)에서 제작한 수지 시트가 달린 반도체 칩을, 회로 기판(구리 전극)에 플립 칩 실장하였다. 실장기는 플립 칩 본딩 장치 “FC-2000”(상품명, 도레엔지니어링(주)제)을 사용하였다. 플립 칩 본딩은, 온도 100℃, 압력 15N/칩, 시간 5초의 조건에서 가압착한 뒤, 온도 200℃, 압력 100N/칩의 조건에서 시간을 10초로 하여 본 압착을 행하였다. 이에 의해 반도체 칩이 회로 기판이 전기적으로 접속된 반도체 장치를 얻었다.
실장 공정 후의 수지 시트 중에 존재하는 기포의 평가는, 반도체 장치의 반도체 칩과 회로 기판의 접착면(수지 시트) 중에 존재하는 기포의 수를, 연마에 의해 반도체 칩을 제거하고 나서 현미경으로 관찰하고, 셈으로써 행하였다. 평가 기준은 이하와 같으며, 그 결과를 표 1에 나타내었다.
A: 15㎛ 이상의 크기의 기포가 0 내지 5개 관찰되었다.
B: 15㎛ 이상의 크기의 기포가 6 내지 20개 관찰되었다.
C: 15㎛ 이상의 크기의 기포가 20개보다 많이 관찰되었다.
(6) 신뢰성 시험
상기 (5)에서 제조한 반도체 장치를 85℃, 60% RH의 조건의 항온 항습조 중에 168시간 방치해서 흡습시켰다. 그 후, 260℃, 5초간의 리플로우 조건에서 가열 처리를 행하였다. 계속해서 반도체 장치를 -55℃에서 15분간 유지 후, 125℃에서 15분간 유지하는 조작을 1사이클로 하여, 이것을 1000사이클 행하였다.
상기 처리를 행한 후의 반도체 장치의 반도체 칩과 기판간의 전기적인 도통 시험(접속 신뢰성 시험)을 행하였다. 도통하는 것을 합격, 도통하지 않는 것은 불합격으로 평가하였다. 10개의 샘플을 사용해서 평가를 행하여, 합격이 된 샘플 수를 기록했다(접속 신뢰성 시험 A). 결과를 표 1에 나타내었다.
또한 상기 (5)에서 제조한 반도체 장치를 85℃, 60% RH의 항온 고습조 중에 168시간 방치해서 흡습시킨 후, 260℃, 5초간의 리플로우 조건에서 가열 처리를 행한 후, 반도체 장치를 -40℃에서 15분간 유지 후, 125℃에서 15분간 유지하는 조작을 1사이클로 하여, 이것을 1000사이클 행하였다.
상기 처리를 행한 후의 반도체 장치의 반도체 칩과 기판간의 전기적인 도통 시험(접속 신뢰성 시험)을 행하였다. 도통하는 것을 합격, 도통하지 않는 것은 불합격으로 평가하였다. 10개의 샘플을 사용해서 평가를 행하여, 합격이 된 샘플 수를 기록했다(접속 신뢰성 시험 B). 결과를 표 1에 나타내었다.
(실시예 2 내지 46, 비교예 1 내지 2)
각 성분을 표 1 내지 9에 나타낸 조성비가 되도록 조합한 것 이외는 실시예 1과 마찬가지로 하여, 수지 시트의 제작 및 평가를 행하였다. 결과를 표 1 내지 9에 나타내었다.
Figure pct00008
Figure pct00009
Figure pct00010
Figure pct00011
Figure pct00012
Figure pct00013
Figure pct00014
Figure pct00015
Figure pct00016
(실시예 47)
실시예 16과 동일한 수지 시트를 제작한 후, 상기 (5) 플립 칩 실장 공정에서의 본 압착의 하중을 250N/칩으로 행하였다. 그 결과, 반도체 칩의 파손은 보이지 않아, 기포의 평가 결과는 A였다. 또한, 상기 (6) 신뢰성 시험을 실시한 결과, 접속 신뢰성 시험 A 및 B의 합격 수는 모두 10개였다.
(비교예 3)
비교예 1과 동일한 수지 시트를 제작한 후, 상기 (5) 플립 칩 실장 공정에서의 본 압착의 하중을 250N/칩으로 행하였다. 그 결과, 반도체 칩의 파손이 보여, 기포의 평가 결과는 C였다. 반도체 칩의 파손이 보였기 때문에, 상기 (6) 신뢰성 시험은 실시하지 않았다.
본 발명의 수지 조성물은, 퍼스널 컴퓨터 및 휴대 단말기에 사용되는 전자 부품과, 프린트 기판 및 플렉시블 기판과의 접착, 및 전자 부품끼리의 접착이나 기판끼리의 접착에 사용되는 접착제로서 이용할 수 있다. 보다 상세하게는, IC, LSI 등 반도체 칩을 플렉시블 기판, 유리 에폭시 기판, 유리 기판, 세라믹스 기판 등의 회로 기판에 접착할 때에 사용되는 수지 조성물로서 적절하게 이용 가능하다.

Claims (11)

  1. 면에 평행한 방향으로 동적 전단 변형을 가했을 때의 응력 측정에 있어서, 온도 80℃, 주파수 0.5Hz에서, 변형의 진폭이 막 두께의 10%일 때의 손실 정접과, 상기 진폭이 막 두께의 0.1%일 때의 손실 정접의 차이가 1 이상인, 수지 시트.
  2. 제1항에 있어서, 경화 후의 면에 평행한 방향으로의 동적 점탄성 측정에 있어서, 손실 정접이 극대값을 나타낼 때의 온도가 160℃ 이상인, 수지 시트.
  3. 제1항 또는 제2항에 있어서, 나프탈렌 골격 에폭시 수지 또는 안트라센 골격 에폭시 수지를 함유하는, 수지 시트.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 분산 입자 직경이 300nm 이하인 무기 입자를 함유하는, 수지 시트.
  5. (a) 에폭시 화합물, (b) 마이크로 캡슐형 경화 촉진제, (c) 무기 입자 및 (d) 화학식 (1)로 표시되는 화합물을 함유하는, 수지 조성물.
    Figure pct00017

    (상기 화학식 (1) 중, r, s 및 t는 각각 0 내지 2의 정수를 나타냄)
  6. 제5항에 있어서, 상기 (d) 화학식 (1)로 표시되는 화합물이 아세틸아세톤인, 수지 조성물.
  7. 제5항 또는 제6항에 있어서, (a) 에폭시 화합물이, 나프탈렌 골격 에폭시 수지 또는 안트라센 골격 에폭시 수지인, 수지 조성물.
  8. 제5항 내지 제7항 중 어느 한 항에 있어서, (c) 무기 입자의 분산 입자 직경이 300nm 이하인, 수지 조성물.
  9. 제5항 내지 제8항 중 어느 한 항에 기재된 수지 조성물을 박리성 기재에 도포한 후, 휘발 성분을 제거하는, 수지 시트의 제조 방법.
  10. 제1 회로 부재와 제2 회로 부재의 사이에, 제1항 내지 제4항 중 어느 한 항에 기재된 수지 시트 또는 제9항에 기재된 제조 방법에 의해 얻어진 수지 시트를 개재시키고, 가열 가압함으로써 상기 제1 회로 부재와 상기 제2 회로 부재를 전기적으로 접속시키는, 반도체 장치의 제조 방법.
  11. 제10항에 있어서, 가열 가압할 때의 압력이 200N 내지 500N인, 반도체 장치의 제조 방법.
KR1020157036887A 2013-06-13 2014-05-30 수지 조성물, 수지 시트 및 반도체 장치의 제조 방법 KR20160019474A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013124430 2013-06-13
JPJP-P-2013-124430 2013-06-13
JPJP-P-2013-236570 2013-11-15
JP2013236570 2013-11-15
PCT/JP2014/064395 WO2014199843A1 (ja) 2013-06-13 2014-05-30 樹脂組成物、樹脂シートおよび半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR20160019474A true KR20160019474A (ko) 2016-02-19

Family

ID=52022141

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157036887A KR20160019474A (ko) 2013-06-13 2014-05-30 수지 조성물, 수지 시트 및 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (1) US9738763B2 (ko)
JP (1) JPWO2014199843A1 (ko)
KR (1) KR20160019474A (ko)
CN (1) CN105308120B (ko)
TW (1) TWI608066B (ko)
WO (1) WO2014199843A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102587310B1 (ko) * 2015-11-04 2023-10-10 린텍 가부시키가이샤 경화성 수지 필름 및 제1 보호막 형성용 시트
JP6842851B2 (ja) * 2016-07-13 2021-03-17 株式会社荏原製作所 膜厚測定装置、研磨装置、膜厚測定方法、及び、研磨方法
JP6854505B2 (ja) * 2016-11-30 2021-04-07 ナミックス株式会社 樹脂組成物、それを用いた熱硬化性フィルム
JP7172019B2 (ja) * 2017-02-01 2022-11-16 昭和電工マテリアルズ株式会社 封止用樹脂組成物及び半導体装置
US11447626B2 (en) 2017-11-14 2022-09-20 Koki Company Limited Resin composition for reinforcement and electronic component device
JP7101513B2 (ja) * 2018-03-28 2022-07-15 太陽インキ製造株式会社 硬化性樹脂組成物、ドライフィルム、硬化物、および、電子部品
GB201806240D0 (en) * 2018-04-17 2018-05-30 Givaudan Sa Method
JP7208022B2 (ja) * 2019-01-08 2023-01-18 株式会社アドマテックス シリカ粒子材料及びシリカ粒子材料分散液

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1192549A (ja) 1997-09-18 1999-04-06 Sumitomo Durez Kk 液状エポキシ樹脂組成物
JP2011063678A (ja) 2009-09-16 2011-03-31 Toray Ind Inc 半導体用接着組成物、それを用いた半導体装置
JP2011095731A (ja) 2009-09-29 2011-05-12 Fujifilm Corp 感光性組成物、感光性積層体、永久パターン形成方法、及びプリント基板
WO2012043764A1 (ja) 2010-09-30 2012-04-05 日立化成工業株式会社 接着剤組成物、半導体装置の製造方法及び半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3310557B2 (ja) * 1996-10-28 2002-08-05 住友ベークライト株式会社 流れ止め枠用液状樹脂組成物及びこれを用いた半導体装置
JP4128281B2 (ja) * 1998-09-03 2008-07-30 旭化成エレクトロニクス株式会社 エポキシ系樹脂組成物
JP2001164231A (ja) * 1999-12-07 2001-06-19 Shigeru Koshibe 半導体用高純度接着剤
JP4730215B2 (ja) * 2006-06-05 2011-07-20 住友ベークライト株式会社 異方導電性接着剤フィルム
CN102113065A (zh) * 2008-08-07 2011-06-29 积水化学工业株式会社 绝缘片以及叠层结构体
JP5397243B2 (ja) * 2010-01-28 2014-01-22 日立化成株式会社 半導体装置の製造方法及び回路部材接続用接着シート
WO2011158753A1 (ja) * 2010-06-17 2011-12-22 日立化成工業株式会社 樹脂ペースト組成物
JP5592762B2 (ja) * 2010-11-11 2014-09-17 積水化学工業株式会社 半導体加工用接着シート及び半導体チップの実装方法
JP6040935B2 (ja) 2011-11-29 2016-12-07 東レ株式会社 樹脂組成物、樹脂組成物シート、半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1192549A (ja) 1997-09-18 1999-04-06 Sumitomo Durez Kk 液状エポキシ樹脂組成物
JP2011063678A (ja) 2009-09-16 2011-03-31 Toray Ind Inc 半導体用接着組成物、それを用いた半導体装置
JP2011095731A (ja) 2009-09-29 2011-05-12 Fujifilm Corp 感光性組成物、感光性積層体、永久パターン形成方法、及びプリント基板
WO2012043764A1 (ja) 2010-09-30 2012-04-05 日立化成工業株式会社 接着剤組成物、半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
TWI608066B (zh) 2017-12-11
CN105308120B (zh) 2017-10-10
JPWO2014199843A1 (ja) 2017-02-23
TW201500505A (zh) 2015-01-01
US9738763B2 (en) 2017-08-22
CN105308120A (zh) 2016-02-03
WO2014199843A1 (ja) 2014-12-18
US20160083537A1 (en) 2016-03-24

Similar Documents

Publication Publication Date Title
KR101908760B1 (ko) 수지 조성물, 수지 조성물 시트, 반도체 장치 및 그의 제조 방법
KR101635659B1 (ko) 접착 조성물, 접착 시트, 이들을 이용한 회로 기판 및 반도체 장치 및 이들의 제조 방법
KR20160019474A (ko) 수지 조성물, 수지 시트 및 반도체 장치의 제조 방법
KR102256525B1 (ko) 반도체용 수지 조성물 및 반도체용 수지 필름, 및 이들을 사용한 반도체 장치
KR102220124B1 (ko) 접착제, 접착 필름, 반도체 장치 및 그의 제조 방법
JP5444986B2 (ja) 半導体用接着組成物、それを用いた半導体装置
JP2008094870A (ja) 半導体用接着組成物、それを用いた半導体装置および半導体装置の製造方法
JP2013197441A (ja) 硬化物層付き回路基板の製造方法
JP2015209477A (ja) 半導体実装用樹脂組成物およびそれからなる半導体実装用樹脂組成物シートならびにそれらを用いた半導体装置およびその製造方法
JP6112013B2 (ja) バンプ電極付き半導体装置製造用接着剤シートおよび半導体装置の製造方法
JP6716939B2 (ja) 接着剤、それからなる接着フィルム、それらの硬化物を含む半導体装置およびその製造方法
JP5609357B2 (ja) 組成物およびそれからなる組成物シート
KR102186795B1 (ko) 접착 조성물 및 그것을 갖는 접착 필름, 접착 조성물 구비 기판, 반도체 장치 및 그의 제조 방법
JP5890253B2 (ja) 熱伝導性熱硬化型接着剤組成物及び熱伝導性熱硬化型接着剤シート

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid