KR100438342B1 - 터널 자기 저항 효과 디바이스 및 포터블 퍼스널 디바이스 - Google Patents

터널 자기 저항 효과 디바이스 및 포터블 퍼스널 디바이스 Download PDF

Info

Publication number
KR100438342B1
KR100438342B1 KR10-2001-0055757A KR20010055757A KR100438342B1 KR 100438342 B1 KR100438342 B1 KR 100438342B1 KR 20010055757 A KR20010055757 A KR 20010055757A KR 100438342 B1 KR100438342 B1 KR 100438342B1
Authority
KR
South Korea
Prior art keywords
layer
magnetized pinned
layer disposed
ferromagnetic material
pinned layer
Prior art date
Application number
KR10-2001-0055757A
Other languages
English (en)
Other versions
KR20020020866A (ko
Inventor
아마노미노루
사이또요시아끼
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20020020866A publication Critical patent/KR20020020866A/ko
Application granted granted Critical
Publication of KR100438342B1 publication Critical patent/KR100438342B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/093—Magnetoresistive devices using multilayer structures, e.g. giant magnetoresistance sensors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/098—Magnetoresistive devices comprising tunnel junctions, e.g. tunnel magnetoresistance sensors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
    • G11B5/3909—Arrangements using a magnetic tunnel junction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets

Abstract

Mn을 함유한 반 강자성 재료로 만들어진 반강자성 층, 강자성 재료로 만들어진 자화 고정층, 유전 재료로 만들어진 터널 장벽층, 및 강자성 재료로 만들어진 자화 자유층을 포함하는 TMR 디바이스가 개시되었다. 절연 재료층이 반 강자성 층 및 터널 장벽층으로부터 소정 거리만큼 떨어져서 자화 고정층 내에 삽입된다. 어느 한 재료는 NX로 표시될 수 있는데, 여기서 X는 산소, 질소, 및 탄소로 구성된 그룹으로부터 선택된 제1 원소이고, N은 제1 및 제2 원소 사이의 결합 에너지가 망간과 제1 원소 사이의 결합 에너지보다 높다고 할 경우에 제2 원소가 된다. 제2 재료는 MX로 표시될 수 있는데, 여기서 M은 티타늄, 탄탈륨, 바나듐, 알루미늄, 유러퓸, 및 스칸듐으로부터 구성된 그룹으로부터 선택된 원소이고, X는 산소, 질소, 및 탄소로부터 구성된 그룹으로부터 선택된 원소이다. 터널 자기 저항 효과 장치는 열처리가 실행된 이후에라도 반강자성 층을 구성하는 Mn 계 합금으로부터 Mn 이 확산하는 것을 억제한다.

Description

터널 자기 저항 효과 디바이스 및 포터블 퍼스널 디바이스{A TUNNEL MAGNETORESISTANCE EFFECT DEVICE AND A PORTABLE PERSONAL DEVICE}
본 발명은 터널 자기 저항 효과(tunnel magnetoresistance effect) 디바이스 및 상기 터널 자기 저항 효과 디바이스를 장착한 자기 메모리를 갖는 포터블 퍼스널 디바이스에 관한 것이다.
강자성 박막을 사용한 자기 저항 효과 소자는 예를 들어 자기 헤드, 자기 센서 등에서 사용된다. 또한, 반도체 기판 상에 자기 저항 효과 소자를 형성한 자기 랜덤 액세스 메모리(magnetic random access memory, MRAM)가 최근에 제안되었다. MRAM은 고속 동작과 대용량 및 비휘발성을 특징으로 하는 차세대 메모리 디바이스로서 주목받고 있다.
자기 저항 효과는, 강자성체 자체의 전기적 저항이 자화의 방향에 따라서 변하는 것이다. 따라서, 강자성체는 자신의 자화 방향에 따라서 정보를 기록할 수 있기 때문에 메모리 디바이스로서 기능하며, 이렇게 기록된 정보는 전기적 저항의 크기에 따라서 판독될 수 있다.
최근에 두 개의 강자성 층 사이에 터널 장벽층으로서 유전층이 삽입된 샌드위치 구조의 강자성 터널 접합에서 터널 자기 저항 효과(TMR 효과)에 의해 20% 이상의 자기 저항 비가 획득되었다 (J.Appl.Phys.,79(1996),p.4724). 강자성 터널 접합을 갖는 디바이스를 터널 자기 저항 효과 디바이스(TMR 디바이스)로 지칭한다.
TMR 디바이스에서, 유전 재료로 된 터널 장벽층을 개재하는 두 개의 강자성 층들 중 하나인 자화 고정층(magnetization fixed layer)의 자화 방향은 고정되고, 자화 고정층과 자기적으로 비결합된 상태에 있는 또다른 강자성 층인 자화 자유층(magnetization free layer)의 방향을 변화시킴으로써, 즉, 가해지는 외부 자계에 따라서 자화 자유층의 자화 방향을 변화시킴으로써 "0" 또는 "1"의 정보가 기록된다. 이런 구조를 갖는 TMR 디바이스는 "스핀 밸브(spin-valve) TMR 디바이스" 라고 지칭된다. 자화 고정층에서 자화 방향을 고정하기 위해서는, 반강자성(antiferromagnetic) 재료로 만들어진 반강자성 층이 강자성 층과 접촉하는 식으로 제공되어, 반강자성 층과 자화 고정층 사이의 교환 결합성을 활용하게 된다.
도1은 반강자성 층을 사용하는 스핀 밸브 TMR 디바이스의 단면 구조를 보여준다.
도1을 참조하면, 본 구조체는 반강자성 재료로 만들어진 반강자성 층(101)을 포함하는데, 이 반강자성 층(101) 위에는 강자성 재료로 만들어진 자화 고정층(102), 유전 재료로 만들어진 터널 장벽층(103), 및 강자성 재료로 만들어진 자화 자유층(104) 들이 차례차례로 적층되어 있다.
자화 고정층(102)의 자화는 반강자성 층(101)과의 교환 결합에 의해 도1에 도시된 화살표 A 가 표시하는 방향으로 고정된다. 이와 대조적으로 자화 자유층(103)의 자화는 도1에 도시된 화살표 B 및 C 가 표시하는 범위 내에서 외부 자화 자계에 따라서 변화한다. 그 결과, TMR 디바이스의 전기적 저항은 자화 자유층(104)의 자화 방향이 B의 방향처럼 자화 고정층(102)의 자화 방향 A에 대해서 역방향으로 평행할 때에 최대값을 산출하고, 자화 자유층(104)의 자화 방향이 자화 C 의 방향처럼 방향 A 와 평행할 때에 최소값을 산출한다.
TMR 디바이스의 전기 저항을 검출하기 위한 감지 전류는 TMR 디바이스의 상부 및 하부면(즉, 도1에 도시된 자화 자유층(104)의 상부면 및 반강자성 층(101)의 하부면)에 접속된 한 쌍의 전극에 의해 가해진다. 감지 전류의 방향은 각 층의 박막 평면에 직교한다.
자화 자유층(104) 및 자화 고정층(102)에서 사용되는 강자성 재료는 Co, Fe, 및 Ni 로 구성된 그룹으로부터 선택된 자기 재료를 함유한 합금이다. 반면에 반강자성 층(101)에 사용되는 반강자성 재료로서는 IrMn, PtMn, RuRhMn 과 같은 Mn을 함유하는 합금이 일반적으로 사용된다.
상기의 TMR 디바이스를 채택하여 MRAM과 같은 것을 생산하는 공정은 CVD, 금속 리플로우 처리 등과 같은 수단에 의해 SV-TMR 디바이스 상으로 층간 유전 재료를 박막 피착하는 것과 같은, 약 300 ℃ 에서 약 450 ℃ 사이의 온도 범위에서 수행되는 열처리를 포함한다. 이런 열처리를 가함으로써 TMR 디바이스의 반강자성 층(101)에 함유된 Mn은 쉽게 자화 고정층(102)으로 확산되고 터널 장벽층(103)의 부근까지 도달한다. 확산된 Mn은 자화 고정층(102)의 스핀 편극율(spin polarization ratio)을 저하시켜, TMR 디바이스의 자기 저항비가 저하된다는 특성 열화를 발생시킨다.
자기 저항비의 감소가 발생하는 것을 방지하기 위해서, 내화성 금속, 예를 들어 Ta,Ru 등과 같은 것으로 만들어진 금속층을 자화 고정층(102) 내로 도입하는 것이 제안되었다(Appl. Phys. Lett., 76(2000) 3792 ; 및 Appl. Phys. Lett., 76(2000) 2424). 그러나, 본 발명자의 연구 결과로는 상기 금속 원소는 300 ℃ 이상의 온도에서 Mn 의 결정 입계 확산(grain boundary diffusion)을 일으키고, Mn 이 터널 장벽층으로 확산되는 것을 방지할 수 없음이 밝혀졌다.
또한, 반강자성 층(101)과 자화 고정층(102) 사이의 계면에 내화 금속층을 삽입하는 것이 제안되었다(Appl. Phys. Lett., 76(2000) 3792). 그러나, 본 발명자의 연구 결과로는 반강자성 층(101)과 자화 고정층(102) 사이의 계면에 제공된 내화 금속층은 자화 고정층(102)의 자화 고정을 크게 나쁘게 할 뿐만이 아니라 내화 금속 자체가 확산되는 문제를 일으킨다.
본 발명의 목적은 열처리를 하는 경우에도 Mn 계 합금(Mn-based alloy)으로 이루어진 반강자성 층으로부터 Mn이 터널 장벽층으로 확산하는 것을 억제할 수 있으면서도 우수한 디바이스 특성 및 열적 안정성을 나타내는 터널 자기 저항 효과 디바이스 (TMR 디바이스)를 제공하는 것이다. 본 발명의 또다른 목적은 이런 TMR 디바이스를 장착한 포터블 퍼스널 디바이스를 제공하는 것이다.
제1특징으로 본 발명은 망간을 함유한 제1 반강자성 층, 제1 반강자성 층 상에 배치되고 강자성 재료로 된 제1 자화 고정층, 제1 자화 고정층 상에 배치된 절연 재료로 된 제1 절연층, 제1 절연층 상에 배치된 강자성 재료로 된 제2 자화 고정층, 제2 자화 고정층 상에 배치된 유전 재료로 된 제1 터널 장벽층, 및 제1 터널 장벽층 상에 배치되고 강자성 재료로 된 자화 자유층을 포함하는 터널 자기 저항 효과 디바이스를 제공하는 것이다.
제2특징으로, 터널 자기 저항 효과 디바이스는 망간을 함유한 제1 반강자성 층, 제1 반강자성 층 상에 배치되고 강자성 재료로 된 제1 자화 고정층, 제1 자화 고정층 상에 배치되고 MX를 포함하는 제1 삽입층(여기서 M 은 망간, 티타늄, 탄탈륨, 바나듐, 알루미늄, 유러퓸, 및 스칸듐으로 구성된 그룹으로부터 선택된 한 원소이고, X는 산소, 질소, 및 탄소로 구성된 그룹으로부터 선택된 한 원소이다), 제1 삽입층 위에 배치되고 강자성 재료로 된 제2 자화 고정층, 제2 자화 고정층 상에 배치된 유전 재료로 된 제1 터널 장벽층, 및 제1 터널 장벽층 상에 배치되고 강자성 재료로 된 자화 자유층을 포함한다.
제3특징으로, 터널 자기 저항 효과 디바이스는 망간을 함유한 제1 반강자성 층, 제1 반강자성 층 상에 배치되고 강자성 재료로 된 제1 자화 고정층, 제1 자화 고정층 상에 배치되고 NX를 포함하는 제1 삽입층(여기서 N은 제1 원소이고, X는 산소,질소 및 탄소로 구성된 그룹으로부터 선택된 제2원소이고, 제1 및 제2 원소 사이의 결합 에너지는 망간과 제2 원소 사이의 결합 에너지보다 높음), 제1 삽입층 상에 배치되고 강자성 재료로 된 제2 자화 고정층, 제2 자화 고정층 상에 배치되고 유전 재료로 된 제1 터널 장벽층, 및 제1 터널 장벽층 상에 배치되고 강자성 재료로 된 자화 자유층을 포함한다.
제4 특징으로, 터널 자기 저항 효과 디바이스는, 터널 자기 저항 효과 디바이스는 망간을 함유한 제1 반강자성 층, 제1 반강자성 층 상에 배치되고 제1 강자성 재료로 된 제1 자화 고정층, 제1 자화 고정층 상에 배치되고 L1X를 포함하는 제1 삽입층(여기서 L1은 제 1 강자성 재료의 강자성 원소이거나 제2 강자성 재료의 강자성 원소이고, X는 산소, 질소, 및 탄소로 구성된 그룹으로부터 선택된 한 원소이다), 제1 삽입층 위에 배치되고 제2 강자성 재료로 된 제2 자화 고정층, 제2 자화 고정층 상에 배치되고 강자성 재료로 된 제1 터널 장벽층, 및 제1 터널 장벽층 상에 배치되고 강자성 재료로 된 자화 자유층을 포함한다.
제5특징으로, 터널 자기 저항 효과 디바이스는 망간을 함유한 제1 반강자성 층, 제1 반강자성 층 상에 배치되고 강자성 재료로 된 제1 자화 고정층, 제1 자화 고정층 상에 배치되고 비정질 자기 재료로 된 제1 삽입층, 제1 삽입층 상에 배치되고 강자성 재료로 된 제2 자화 고정층, 제2 자화 고정층 상에 배치되고 유전 재료로 된 제1 터널 장벽층, 및 제1 터널 장벽층 상에 배치되고 강자성 재료로 된 자화 자유층을 포함한다.
자화 고정층의 각각은 자화 자유층의 자화가 회전하게 되는 자계가 가해질 때에 실질적으로 회전하지 않는 개별 고정 자화를 가질 수 있다.
상기의 본 발명에 따라서, 열처리를 겪는 경우에도 Mn 계 합금으로 만들어진 반강자성 층으로부터 터널 장벽층으로 Mn이 확산하는 것이 효과적으로 억제되어서 탁월한 디바이스 특성 및 열적 안정성을 갖는 TMR 디바이스가 제공될 수 있다.
상기의 TMR 디바이스는 반도체 기판 등에 집적되어 형성되어서 MRAM과 같은 자기 메모리 디바이스를 제공한다. 자기 메모리 디바이스는 종래의 DRAM, SRAM 등을 대체할 수 있다. 따라서, 본 발명에 따라서 TMR 디바이스를 집적화하여 획득된 메모리 디바이스는 퍼스널 디지탈 보조기, 포터블 퍼스널 컴퓨터, 및 포터블 퍼스널 전화(셀룰러 폰) 등과 같은 포터블 퍼스널 통신 디바이스에 장착될 수 있다.
또한, 본 발명에 따른 TMR 디바이스는 자기적 정보 또는 자기 재생 헤드(자기 저항 효과 헤드)를 판독하기 위한 자기 센서에 응용될 수 있다. 본 발명에 따라서 TMR 디바이스가 장착된 자기 재생 헤드는 하드 디스크 드라이브와 같은 자기 재생 디바이스에 또한 응용 가능하다.
본 발명의 내용을 첨부 도면과 함께 다음의 상세한 설명을 참조하여 잘 이해하였을 때, 본 발명을 충분히 알 수 있고 본 발명에 따르는 이점들을 쉽게 알 수 있을 것이다.
도1은 종래의 TMR 디바이스의 단면도.
도2는 본 발명의 제1 실시예에 따른 TMR 디바이스의 단면도.
도3a, 도3b 및 도3c는 본 발명의 제2 실시예에 따라서 TMR 디바이스와 이를 제조하는 방법에 대해 설명 목적으로 제공된 단면도.
도4a, 도4b, 도4c, 및 도4d 는 본 발명의 제3 실시예에 따라서 TMR 디바이스와 이를 제조하는 방법에 대해 설명 목적으로 제공된 단면도.
도5는 본 발명의 제4 실시예에 따라서 TMR 디바이스를 사용하는 MRAM에 대해 설명 목적으로 제공된 단면도.
도6은 본 발명의 제5실시예에 따른 TMR 디바이스를 도시한 단면도.
도7은 본 발명의 어느 한 실시예에 개시된 터널 자기 저항 효과 디바이스 또는 이것의 균등물을 포함하는 포터블 퍼스널 디바이스의 한 실시예의 조감도.
<도면의 주요 부분에 대한 부호의 설명>
101: 강자성 층
102a: 제1 자화 고정층
105: 절연 재료층
102b: 제2 자화 고정층
103: 터널 장벽층
104: 자화 자유층
여러가지 특징 면에서, 본 발명은 넓은 범위의 자기 저항 효과를 구현하는 자기식 터널 디바이스에 관한 것이다.
(제1 실시예)
도2는 본 발명의 제1 실시예에 따른 TMR 디바이스의 단면도를 도시하였다.
도2를 참조하면, 제1 실시예에 따른 TMR 디바이스는 반강자성 재료로 된 반강자성 층(101), 강자성 재료로 된 제1 자화 고정층(102a), 절연 재료층(105), 강자성 재료로 된 제2 자화 고정층(102b), 절연 재료로 된 터널 장벽층(103), 및 강자성 재료로 된 자화 자유층(104)을 포함한다.
상기 층들의 각각은 도시되지 않은 기판 위에서 순차적으로 적층된다. 또한, 도2의 구조에 도시된, 기판 위에서 층들을 적층하는 순서는 바뀔 수 있다. 또한, 이 명세서와 청구범위에서 사용된 "상에(on)" 라는 용어는 "직접 접촉" 이라는 뜻이 특정되지 않는 이상, 그 사이에 개재될 수 있는 층들을 배제하지 않는다는 것을 밝혀 둔다.
반강자성 층(101)에서 사용되는 반강자성 재료로서는, 예를 들어 IrMn, PtMn, RuRhMn 인 재료들, 또는 Mn을 함유한 합금들이 사용될 수 있다. 제1 및 제2 자화 고정층들 (102a) 및 (102b) 에 대해서는 예를 들어, Co, Fe, 및 Ni로 구성된 그룹으로부터 선택된 자기 재료, 또는 자성 금속을 함유한 합금이 사용될 수 있다. 터널 장벽층(103)에 사용되는 유전 재료에 대해서는 Al2O3, SiO2등과 같은 비 자성 유전 재료가 사용될 수 있다. 반강자성 층(101), 제1 및 제2 자화 고정 층(102a,102b), 및 터널 장벽층(103)의 평균 두께에 관해서는, 본 발명의 제2,제3 및 제5실시예에서 그 설명이 이뤄질 것이다.
제1 자화 고정층(102a)은 반강자성 층(101) 상에 배치되고, 반강자성 층(101)과의 교환 결합에 따라서 도2에 도시된 화살표 A1이 표시하는 방향으로 그 자화 방향이 제공된다. 제2 자화 고정층(102b)은 제1 자화 고정층(102a)과의 자기 결합에 의해서 화살표 A1이 표시하는 방향과 평행한 방향인 화살표 A2 방향으로고정된 자화를 제공받는다. 상기의 자화 고정층들은 제로의 자계에 노출되었을 때 또는 자화 자유층의 자화가 변화하게 되는 외부 자계에 노출되었을 때에도 실질적으로 고정된 자화를 유지한다.
반면에 자화 자유층(104)은 적합한 재료, 두께, 또는 구조를 선택함으로써 제2 자화 고정층(102b)보다 더 낮은 보자력(coercive force)를 갖도록 조정될 수 있다. 따라서, 자화 자유층(104)의 자화는 외부 자계에 따라서 도2에 도시된 화살표 B 및 C로 표시된 방향들 사이의 범위에서 변화한다. TMR 디바이스의 전기 저항은 제2 자화 고정층(102b)의 자화 방향과 자화 자유층(104)의 자화 방향 사이의 상대적 각도의 변화에 따라서 변화한다.
더 특정하게는, 자화 자유층(104)의 자화 방향이 제 1 및 제2 자화 고정층들 (102a) 및 (102b)의 자화 방향 A1 및 A2 에 평행하게 제공된 화살표 C 에 의해 표시된 방향과 같다면 TMR 디바이스의 저항은 낮아지고, 자화 자유층(104)의 자화 방향이 역 방향으로 평행하다면 즉, 화살표 B 에 의해 표시된 방향으로 향한다면 TMR 디바이스는 고저항을 산출한다.
상기의 층들에 부가하여, 도2에 도시된 대로, 본 발명의 실시예에 따른 TMR 디바이스는 제1 자화 고정층(102a) 및 제2 자화 고정층(102b) 사이에 삽입된 절연 재료층(105)을 제공받는다.
절연 재료층(105)은 종래의 금속층들과 다르고, Mn 이 금속층의 결정 입계에서 확산하는 것을 억제한다. 따라서, 절연 재료층(105)을 포함하는 TMR 디바이스는 그 생산 공정 동안 약 300 ℃ 를 초과하는 온도에서 열처리를 받는 경우에도 안정된 특성을 나타낸다. 또한, 절연 재료층(105)이 약 1nm 또는 그보다 작은 평균 두께로 제공되어야만 한다 하더라도 Mn 의 확산이 충분히 억제될 수 있기 때문에, 자화 고정층 (102a) 및 (102b)의 자화의 고정 상태를 약화시키지 않는다.
본 실시예에 따라서, 절연 재료층(105)의 절연 재료로서는 일반식 MX에 의해 대표되는 산화물, 질화물, 또는 탄화물 들이 사용될 수 있는 데, 여기서 M은 (1) Mn, 또는 Mn 보다 더 쉽게 산소, 질소 또는 탄소와 결합을 형성하는 원소, 및 (2) 제1 또는 제2 자화 고정층에 함유된 강자성 재료의 그룹으로 구성된 그룹으로부터 선택된 한 원소를 나타내고; X 는 산소, 질소, 및 탄소로 구성된 그룹으로부터 선택된 한 원소를 나타낸다. 절연 재료층(105)에 대해 상기의 유전 재료를 사용하는 이유는 다음과 같다. 여기에서는 산화물을 한 예로 취하여 특정한 경우를 설명할 것이다.
Mn보다 산화되기 어려운 원소 (즉, 산소와의 결합을 형성하기 쉽지 않은 원소)의 산화물이 절연 재료층(105)에 사용된다면, 열처리중에 반 강자성 층(101)으로부터 확산되는 Mn에 의해 그 원소가 감소할 것이며, 그러한 감소가 일어난 원소는 제2 자화 고정층(102b)으로 확산한다. 이렇게 확산된 원소가 터널 장벽층(103) 근처에 이르면, 자기 저항비는 원하는 값과는 다른 값이 될 수 있다. 비자성 재료가 확산하는 경우, 터널 장벽층(103) 근처까지 확산 도달하여 제2 자화 고정층(102b)의 스핀 편극율을 저하시켜서 특성이 열화된다.
Mn, 또는 Mn보다 더 산화되기 쉬운 원소 (1)의 산화물이 절연 재료층(105)에 사용된다면, 원소 (1)은 확산된 Mn에 의해 감소되지 않으므로 안정된 절연 재료층(105)을 제공한다. 더 쉽게 산화될 수 있는 원소로는, Ti, Ta, V, Al, Eu, 또는 Sc가 사용가능하다. 또한, 강자성 원소(Fe, Co, 및 Ni을 구성하는 그룹에서 선택된 적어도 하나의 원소)의 산화물이 절연 재료층(105)에 사용될 수 있다.
또한, 절연 재료층(105)으로 제1 또는 제2 자화 고정층(102a 및 102b)에 함유되는 강자성 원소 (2)의 산화물을 사용함으로써, 강자성 원소만이 감소되기 때문에 자화 고정층의 스핀 편극율의 저하와 같은 특성 악화는 일어나지 않게 된다. 더우기, 원소 (2)를 사용함으로써, 추가로 재료를 준비할 필요가 없으며 그로 인해 TMR 디바이스를 더 낮은 가격으로 공급할 수 있게 된다.
따라서, 절연 재료층(105)에서 사용하기 위한 산화물로서는, (1) Mn, Ti, Ta, V, Al, 및 Eu로 구성되는 그룹으로부터 선택된 적어도 하나의 원소에 속하는 것들로부터, 또는 (2) Fe, Co, 및 Ni로 구성되는 그룹으로부터 선택된 적어도 하나의 원소에 속하는 것들로부터 선택된 한 원소의 산화물을 들 수 있다. 동일하게 질화물 또는 탄화물의 원소 M 에도 적용된다.
도 2에서, 절연 재료층(105)은 반강자성 층(101) 및 터널 장벽층(103)에서 분리되는 방식으로, 하부 자화 고정층(102a)과 상부 자화 고정층(102b) 사이에 삽입된다.
특히, 절연 재료층(105)이 반강자성 층(101)과 제1 자화 고정층(102a) 사이의 경계에 삽입된다면, 제1 자화 고정층(102a)의 자화의 고정은 불충분하게 된다. 반면에, 절연 재료층(105)이 터널 장벽층(103)과 제2 자화 고정층(102b) 사이의 경계에 삽입된다면, 스핀 터널링(spin tunneling) 특성이 예상된다.
절연 재료층(105)의 두께는, 제1 및 제2 자화 고정층(102a 및 102b) 사이에서 자화의 고정을 약화시키지 않는 방식으로 조정될 수 있으며, 절연 재료층(105)의 터널 저항은 강자성 터널 접합의 것보다 충분히 작게 될 수 있다. 절연 재료층(105)의 평균 두께는 약 2nm 이하로 설정할 수 있으며, 바람직하게는 약 1nm 이하로 설정한다.
반면, 절연 재료층이 지나치게 얇으면 연속적인 박막을 만드는 데에 어려움이 있으며, Mn의 확산이 발생하지 않도록 하는 기능을 달성하는 것이 불가능한 경우가 있을 수 있다. 그러므로, 절연층의 평균 두께는 약 0.2nm 이상으로 설정할 수 있으며, 바람직하게는, 약 0.5nm 이상으로 설정한다.
본 발명의 실시예에 따라 다음과 같이 TMR 디바이스를 제조할 수 있다.
특히, 구성 요소로서, Mn을 함유하고 반 강자성 재료로 만들어지는 반강자성 층, 강자성 재료로 만들어진 자화 고정층, 유전 재료로 만들어진 터널 장벽층, 및 강자성 재료로 만들어진 자화 자유층을 포함하는 터널 접합을 갖는 TMR 디바이스를 제조하는 방법에 있어서,
상기 제조 방법은, 상기 자화 고정층의 일부분을 구성하는 강자성 박막을 형성하는 공정, 상기 강자성 박막 상에 유전 재료층을 형성하는 공정, 및 유전 재료층 상에 상기 자화 고정층의 다른 부분을 구성하는 강자성 박막을 형성하는 공정을 포함한다.
더우기, 유전 재료층을 형성하는 공정인 경우에는, Mn 박막이나, Mn 보다 더욱 용이하게 산소, 질소, 또는 탄소와 결합하는 원소로 된 박막이 형성될 수 있다. 이후, 박막은 산화, 질화, 또는 탄화 분위기에 노출되어, 표면에 유전 박막을 형성하게 된다.
더욱 바람직하게는, 자화 고정층의 반강자성 층과 터널 장벽층 모두로부터 떨어진 영역에서, 자화 고정층을 구성하는 강자성 재료의 산화물, 질화물, 또는 탄화물로 된 한 층이 형성될 수 있다. Mn을 함유한 반강자성 재료로 만들어지는 반강자성 층을 더 형성한 후에, 약 200℃ 보다 낮지 않거나 또는 250℃ 보다 낮지 않은 온도에서 열처리가 이루어져, 반강자성 층에 함유된 Mn의 일부가 상기 자화 고정층으로 확산하여, 산화물, 질화물, 또는 탄화물로 만들어진 층에 함유된 산소, 질소, 또는 탄소와의 결합이 이루어진다.
(제2 실시예)
도 3a, 3b, 및 3c는 각기 본 발명의 제2 실시예에 따라 TMR 디바이스와 그 제조 공정을 설명하기 위한 예로서 제공되는 단면도이다.
도 3c에서, 본 발명의 제2 실시예에 따른 TMR 디바이스는 Ta 등으로 만들어진 버퍼층(202)과, 그 위에 배치되는 반강자성 재료로 만들어진 반강자성 층(203)과, 제1 및 제2 자화 고정층(204a 및 204b), 절연 재료로 만들어진 절연 재료층(205), 비자성 유전 재료로 만들어진 터널 장벽층(206), 자화 자유층(207), NiFe 등으로 만들어지고 자화 자유층(207)의 소프트 자화를 일으키는 소프트 자성층(208), 및 Ta 등으로 만들어진 보호층(209) 을 포함한다.
하부 상호 접속 전극층(201)은 반강자성 층(203) 아래에서 버퍼층(202)이 그들 사이에 배치되는 식으로 형성되고, 상부 상호 접속 전극층(211)은 자화 자유층(207) 상에 NiFe 층(208)과 보호층(209)을 거쳐서 형성된다. 상부 및 하부 상호 접속 전극(201 및 211)을 통해, TMR 디바이스의 전기 저항을 검출하기 위한 감지 전류가 각 층의 박막 평면에 수직한 방향으로 가해진다.
제1 및 제2 자화 고정층(204a 및 204b) 각각은 도 3c에서 화살표 A1, A2로 표시되는 고정 자화를 제공받고, 자화 자유층(207)의 자화는 외부 자계에 따라서 도 3c의 화살표 B, C로 표시된 방향의 범위 내에서 변한다. 그러면, 자화 자유층(207)의 자화 방향의 변화에 따른 TMR 디바이스의 전기 저항의 변화가 감지 전류에 의해 검출된다.
TMR 디바이스를 제조하는 공정을 아래에 설명한다.
도 3a에서, 먼저, 텅스텐으로 만들어진 상호 접속 전극층(201), Ta로 만들어진 버퍼층(202), PtMn으로 만들어진 반강자성 층(203), 및 CoFe로 만들어지고 평균 두께가 약 2nm인 제1 자화 고정층(204a)들은, 고진공 스퍼터링에 의해 반도체 기판 등(도면 미도시)에 순차적으로 피착된다.
다음으로, 제1 자화 고정층(204a) 상에 평균 두께가 약 0.4nm 인 Ta 박막을 형성한 후, 그 표면을 약 20초 동안 산소 플라즈마 분위기에 노출함으로써 산화시켜, 도 3a에 도시된 Ta 산화물 층(205)을 형성한다.
다음으로, 도 3b에서, 평균 두께 약 2nm인 CoFe로 만들어진 제2 자화고정층(204b)을 제1 자화 고정층(204a) 상에 피착하고, 그 위에 Al2O3로 만들어진 터널 장벽층(206)을 형성한 후, 그 터널 장벽층의 표면은 플라즈마 산화된다. 다음으로, 도 3b에 도시된 바와 같이, Co7Fe3로 만들어진 자화 자유층(207), NiFe 층(208), 그리고 텅스텐으로 만들어진 보호층(209)을 순차적으로 그 터널 장벽층(206) 상에 피착한다.
다음 순서로, 하부 상호 접속 전극(도면 미도시)의 형상을 정하는 포토레지스트 패턴이 보호층(209) 상에 형성된다. 포토레지스트 패턴을 마스크로서 사용함으로써, 그 범위가 보호층(209)에서부터 하부 상호 접속 전극(201)에 이르며 마스크에 의해 도포되지 않은 부분은 이온 밀링(ion milling)을 받게 되어, 하부 상호 접속 전극층(201)의 패턴이 도 3c에 도시된 바와 같이 형성된다.
다음으로, 터널 접합의 형상을 정하는 포토레지스트 패턴(도면 미도시)이 형성되고, 이를 마스크로 사용함으로써 그 범위가 보호층(209)에서부터 버퍼층(202)에 이르며 마스크에 의해 도포되지 않은 부분은 이온 밀링을 받게 되어 터널 접합의 패턴이 도 3c에 도시된 바와 같이 형성된다.
다음으로, 포토레지스트 패턴을 제거한 후, SiO2층간 유전막(210)은 도 3c에 도시된 바와 같이 리액티브 스퍼터링(reactive sputtering)에 의해 피착된다. 다음으로, 진공에서 약 7kOe의 자계를 가하면서 약 300 ℃ 로 약 두시간 정도 어닐링(annealing)을 수행함으로써 반강자성 결합이 반강자성 층(203) 및 제1 자화 고정층(204a)에게 부여된다. 동시에, 제1 및 제2 자화 고정층들(204a 및 204b)에 자기 결합이 부여되어 제1 및 제2 자화 고정층들(204a 및 204b)의 자화(A1 및 A2)를 고정시킨다.
이어서, 층간 유전막(210) 내에 컨택트 홀을 개구한 후, 보호층(200)에 접속된 상부 상호 접속 전극(211)이 도 3c에 도시된 바와 같이 컨택트 홀을 통해 형성된다. 이렇게 하여, SV-TMR 디바이스의 제조가 완료된다.
진공 상태에서 약 300℃ 이상, 약 400℃ 이하의 온도 범위에서 약 5kOe의 자계를 가하면서 SV-TMR 디바이스를 어닐링하면 자기 저항비는 약 45%의 값을 유지한다는 것을 알게 되었다.
한편, 절연 재료층(205)으로서 (산화되지 않은) Ta를 이용한다는 것을 제외하면 도 3c에 도시된 것과 동일한 구조를 갖는 SV-TMR의 경우, 그의 자기 저항비는 상술한 것과 동일한 어닐링을 행하면 감소된다는 것을 알 수 있었다. 즉, 그 값은 약 350℃의 온도에서 약 20% 낮아지고 약 400℃에서의 어닐링에 의해서 약 5% 낮아졌다.
상술한 바와 같이, TMR 디바이스의 열적 안정성은 절연 재료층(205)에 대해 Ta 산화물을 이용함으로써 개선될 수 있다.
본 실시예에서, Ta 산화물층(205)은 Ta 박막을 피착하고 이것을 플라즈마로 산화함으로써 형성되었다. 그러나, 상기의 공정을 이용하는 대신에, 절연 재료층(205)이 MX로 표시되는 Ta 산화물 등과 같은 산화물, 질화물 또는 탄화물의 리액티브 스퍼터링에 의해 박막을 피착함으로써 형성될 수 있다.
반면, 절연 재료층(205)으로서 산화물 이외에 질화물 또는 탄화물을 이용하는 경우, Mn, 또는 질소 또는 탄소와의 결합을 보다 용이하게 형성하는 원소(즉, 상술한 바와 같은 원소 M(1))의 박막이, 제1 자화 고정층(204a)의 형성 후에 형성될 수도 있으며, 그 후 이에 따라 박막이 (예를 들어, 질소 플라즈마 등과 같은) 질화물 분위기 또는 탄화물 분위기에 노출되고 이에 의해서 질화물 또는 탄화물로 이루어진 절연층(205)이 획득될 수도 있다.
본 실시예에 따른 제조 공정에서는, 반강자성 층(203), 제1 자화 고정층(204a), 절연 재료층(205) -상기 절연 재료층(205)은 자화 고정층을 구성하는 강자성 재료의 산화물, 질화물 또는 탄화물로 만들어짐-, 및 제2 상부 제2 자화 고정층(204b)을 형성한 이후에 열 처리를 행할 수 있다. 이러한 방법에서는, 반 강자성 층(203)을 구성하는 Mn의 일부가 제1 자화 고정층(204a) 안으로 확산되게 되고 절연 재료층(205) 내에 함유된 산소, 질소 또는 탄소와 결합(bond)한다.
강자성 재료는 열 처리에 의해 절연 재료층(205) 내에 포함되기 때문에, 자화 고정층에서 스핀 편극율의 저하를 방지할 수 있다. 열 처리 온도는 Mn의 확산이 야기되는 약 200℃의 이상으로 설정될 수 있다. 열 처리 시간을 단축시키기 위해, 온도는 약 250℃ 이상으로 설정될 수 있고, 또한 약 300℃ 이상으로 설정될 수도 있다.
그 결과, 산소 원자들, 질소 원자들 또는 탄소 원자들이, 다른 원소들과 결합되지 않은 상태에서 또는 불충분하게 결합된 상태에서 절연 재료층(205) 또는 그부근에 존재할 수 있다.
(제3 실시예)
도 4a, 도 4b, 도 4c 및 도 4d는 각각 본 발명의 제3 실시예에 따른 TMR 디바이스 및 그의 제조 공정을 설명하기 위해 예시적인 목적으로 제공된 단면도이다.
도 4d를 참조하면, TMR 디바이스는 제1 및 제2 터널 장벽층(306 및 308) -상기 터널 장벽층들은 자화 자유층(307)의 상부측과 하부측에 배치됨-을 통해 자화 자유층(307)의 상부측과 하부측에 배치된 두개의 자화 고정막들을 포함하는 이중 터널 접합을 갖는 이중 스핀 밸브(dual spin valve) 구조의 TMR 디바이스이다.
하부 자화 고정막은 제1 자화 고정층(304a), 제1 절연 재료층(305) 및 제2 자화 고정층(304b)을 가지고 있고, 상부 자화 고정막은 제3 자화 고정층(309a), 제2 절연 재료층(310) 및 제4 자화 고정층(309b)을 가지고 있다.
제1 자화 고정층(304a)의 자화는 반 강자성 층(303)과의 교환 결합에 의해서 도 4d에 도시된 방향 A1으로 고정되고, 제2 자화 고정층(304b)의 자화는 자화가 고정된 제1 자화 고정층(304a)과의 자기 결합에 의해 도 4d에 도시된 방향 A2로 고정된다.
제4 자화 고정층(309b)의 자화는 반 강자성 층(311)과의 교환 결합에 의해 도 4d에 도시된 방향 D2로 고정된다. 또한, 제3 자화 고정층(309a)의 자화는 제4 자화 고정층(309b)과의 자기 결합에 의해서 도4d에 도시된 방향 D1로 고정된다. 제1 내지 제4 자화 고정층들의 자화는 외부 자계에 노출되거나 또는 제로 자계인 경우에도 그 방향이 유지된다.
자화 자유층(307)의 자계는 가해진 외부 자계에 따라 도 4d에 도시된 방향 B와 방향 C 범위 내에서 변화한다. 그 결과, 자화 자유층(307)의 자화 방향과 하부 자화 고정막의 자화 고정층(304a 및 304b)의 자화 방향 사이의 상대적인 각도와, 상부 자화 고정막의 자화 고정층(309a 및 309b)의 자화 방향과의 상대적인 각도가 변화되고, 그 상대적인 각도 변화에 따라 TMR 디바이스의 전기 저항도 변화하게 된다.
전기 저항의 변화는 도 4d에 도시된 하부 상호 접속 전극층(314)과 상부 상호 접속 전극층(314)에 의해 TMR 디바이스의 막 평면 (즉, 도 4d의 수직 방향)과 수직인 방향으로 흐르는 감지 전류의 변화로서 감지된다. 하부 상호 접속 전극층(301)은 도 4d에 도시된 바와 같이 버퍼층(302)을 통해 반강자성 층(303)의 하부측에 형성되고, 상부 상호 접속 전극층(314)은 보호층(312)을 통해 반강자성 층(311) 상에 형성된다.
본 실시예에서는, 인접 자화 고정층들 중의 하나의 강자성 재료의 산화물이 제1 및 제2 절연 재료층(305 및 310)에 대해 사용된다. 산화물 대신에 탄화물 또는 질화물이 제1 및 제2 절연 재료층(305 및 310)에 대해 사용될 수 있다. 산화물, 탄화물 또는 질화물에 대해서는, 제1 실시예에서 이미 설명하였으므로, 본 실시예에서는 설명하지 않는다.
자기 메모리 디바이스의 메모리 셀로서 TMR 디바이스를 이용하는 경우, TMR 디바이스는 반도체 기판 상에 집적 회로의 일부로서 형성된다. 이 경우, TMR 디바이스는 반도체 기판 상에 배치된 유전막을 통해 형성된 하부 상호 접속 전극 상에 형성된다. 하부 상호 접속 전극은 유전막을 관통하는 플러그 상호 접속부를 통해 반도체 기판의 주면상에 형성된 선택 트랜지스터에 접속된다.
다음은, 제3 실시예에 따른 TMR 디바이스의 제조 공정이 이하 설명된다.
먼저, 트랜지스터 등과 같은 반도체 디바이스가 그 위에 형성되며 TMR 디바이스가 접속되게 되는 반도체 기판이 준비되고, 그 표면 상에 층간 유전막이 형성된다. 개구부가 반도체 기판까지 도달하도록 하는 방식으로 층간 유전막 내에 개구부를 개구한 후에, 그 개구부 내에 플러그 상호 접속부를 매립하여 형성한다.
그 다음, 고진공 스퍼터링에 의해서, Al/W로 된 제1 상호 접속 전극층(301)이 플러그 상호 접속에 접속되는 방식으로 도 4a에 도시된 바와 같이 형성된다. 더욱이, 도 4a를 참조하면, Ta로 된 버퍼층(302), IrMn을 주성분으로 하는 제1 반 강자성 층(303), 약 2㎚의 평균 두께를 가지며 Co9Fe로 만들어진 제1 자화 고정층(304a) 등이 제1 상호 접속 전극층(301) 상에 차례로 적층된다.
제1 자화 고정층(304a)의 표면은 1 시간 동안 산소 분위기에 노출됨으로써 산화된 후, 도 4a에 도시된 바와 같이, 약 0.5㎚의 평균 두께를 갖는 제1 산화물 재료층(305)이 제1 자화 고정층(304a)의 표면 상에 형성된다.
그 다음, 도 4b를 참조하면, 약 2㎚의 평균 두께를 가지며 Co7Fe3으로 된 제2 자화 고정층(304b), Al2O3으로 된 제1 터널 장벽층(306), Co9Fe로 된 자화 자유층(307), Al2O3으로 된 제2 터널 장벽층(308), 및 약 2.5㎚의 평균 두께를 가지며 Co7Fe3으로 된 제3 자화 고정층(309a)이 차례로 적층된다. 제3 자화 고정층(309a)의 표면이 산소 분위기에서 1 시간 동안 표면이 노출됨으로써 산화된 후, 약 0.5㎚의 평균 두께를 갖는 제2 산화물 재료층(310)이 제3 자화 고정층(309a)의 표면 상에 형성된다.
그 다음, 도 4c를 참조하면, 약 1.5㎚의 평균 두께를 가지며 Co9Fe로 된 제4 자화 고정층(309b), IrMn으로 된 제2 반강자성 층(311) 및 Ta로 된 보호층(312)이 차례로 형성된다.
상기 설명한 대로, 본 실시예에서, 서로 다른 재료가 제1 및 제2 산화물 재료층 (305) 및 (310)을 통해서 인접하는 자화 고정층들에서 사용된다. 이런 방식으로, 상부 및 하부 고정 자화층의 각각의 보자력은 작아진다. 그러나, 응용예에 따라서는 제1 및 제2 산화물 재료층 (305) 및 (310)을 통해서 서로 이웃하여 배치된 자화 고정층들에 대해 동일한 재료가 사용될 수 있다.
그후에, 포토레지스트 패턴(도시 안됨)이 보호층(312) 상에서 하부 상호 접속 전극의 형태를 규정하기 위하여 형성되고, 이 패턴을 마스크로서 사용하여 이 마스크에 의해 피복되지 않은 보호층(312)으로부터 하부 전극층(301)까지의 범위를 갖는 영역이 이온 밀링 처리를 받게 되어 도4d에 도시된 대로 하부 전극층(301)의 패턴을 형성하게 된다.
그후에, 포토레지스트 패턴(도시 안됨)이 터널 접합 형태를 규정하기 위하여 형성되고, 이를 마스크로 사용하여 마스크를 벗어나서 노출된 보호층(312)으로부터 제1 반강자성 층(303)까지의 범위를 갖는 영역이 이온 밀링에 의해 제거되어 도4d에 도시된 대로 터널 접합의 패턴을 형성하게 된다.
또한, 포토레지스트 패턴을 제거한 후에 층간 유전막(313)이 리액티브 스퍼터링에 의해서 SiO2를 피착함으로써 형성된다. 그후에, 어닐링이 진공 상태에서 7 kOe의 자계를 가하면서 약 325 ℃ 의 온도로 약 두시간 동안 실행된다. 이런 방식으로, Mn은 제1 및 제2 반강자성 재료(303) 및 (311)로부터 확산하여 제 1 및 제2 절연 재료층 (305) 및 (310)에 도달하는데, 여기서 자화 고정층을 구성하는 강자성 재료의 산화물이 감소되어 Mn 산화물이 제 1 및 제2 절연 재료층(305) 및 (310) 내에 포함되도록 한다. 동시에 제1 에서 제4 까지의 자화 고정층(304a, 304b, 309a 및 309b) 들에서의 자화 방향이 고정된다.
또한, 층간 유전막 (313)의 콘택트 홀을 개구한 후에 보호층(312)에 도달하는 상부 상호 접속 전극(314)이 콘택트 홀을 통해 형성되어 MRAM 을 구성하는 완전 이중 스핀 밸브(complete dual spin valve) TMR 장치를 획득하게 된다.
그후에, MRAM의 완결을 위해 필요한 층간 절연막 및 상호 접속 전극을 형성하고자 할 때에 약 300℃ 보다는 높고 약 400℃ 보다는 높지 않은 온도 범위에서 열처리가 가해진다. 종래 유형의 SV-TMR 장치에서는, 열처리 공정으로 인해 완성품 MRAM에서 단지 자기 저항비의 약 15% 만이 획득 가능하다. 상기와 대조적으로, 본 실시예에 따른 SV-TMR 장치는 탁월한 특성을 나타내며 MRAM 완성품에 대해 약 40%의 자기 저항비를 산출한다. 또한, 상기 효과는 제1 및 제2 산화물 재료층 (305) 및 (310)의 산화물이 질화물 또는 탄화물로 대체될 경우에도 획득 가능하다.
(제4 실시예)
도5는 본 발명의 제4 실시예에 따른 TMR 장치를 장착한 MRAM을 설명하기 위해 예시적 목적으로 제공된 단면도이다.
도5를 참조하면, 게이트 전극(402) 뿐만이 아니라 소스 및 드레인 전극 (403) 및 (404)를 포함하는 MOS 트랜지스터가 실리콘 기판(401) 상에 형성되었다. 게이트 전극(402)은 판독용 워드 라인(WL1)을 구성하고, 기입용 워드 라인(WL2)은 유전막을 사이에 두고 게이트 전극(402) 위에 형성된다.
유전막에 매립된 플러그 상호 접속부(405)는 MOS 트랜지스터의 드레인 영역(404)에 접속되고, 하부 상호 접속 전극층(301)은 플러그 상호 접속부(405)에 접속된다. 도4b에 도시된 이중 스핀 밸브 TMR 장치(300)는 기입용 워드 라인(WL2)의 상부 영역 위에 그리고 하부 상호 접속 전극층(301) 상에 형성된다. 비트 라인(BL)을 제공하는 상부 상호 접속 전극(314)은 TMR 장치(300) 상에 형성된다. 제3 실시예에서 설명된 대로 이런 구조를 갖는 MRAM은 탁월한 특성을 나타낸다. 또한, 본 발명의 제1, 제2, 제3, 및 제4 실시예에서 설명된 TMR 디바이스는 TMR 장치(300)에서 사용할 수 있다.
(제5 실시예)
비정질 자기 재료층들이 본 발명의 제1에서 제4실시예까지에서 설명된 절연층들(105, 205, 305, 또는 310)을 대체하여 사용되어서 Mn의 결정 입계 확산을 억제할 수 있다. 이 효과는 반강자성 층에 이웃한 자화 고정층에 존재하는 결정 입계들이 비정질 자기 재료로 만들어진 박막에 의해 절단된다는 사실에 기인한 것으로 여겨진다.
더우기, 서로 이웃한 제1 및 제2 자화 고정층들의 자기적 결합이 비정질 자기 재료가 사용되는 한, 덜 약화되는 것으로 생각된다.
또한, 절연 재료와는 다르게, 비정질 자기 재료는 어떠한 터널 저항도 발생시키지 않는다. 따라서, 평균 두께가 증가한다 하더라도 디바이스의 저항을 증가시킬 위험은 없다.
본 분야에 공지된 임의의 비정질 자기 재료는 상기의 비정질 자기 재료로서 사용될 수 있다. 비정질 자기 재료로서 사용 가능한 것은 예를 들어, (CoFe)100-xYx또는 (CoFeNi)100-xYx가 되는 데, 여기서 Y는 B, Si, Zr, P, Mo, Al 및 Nb 로 구성된 그룹으로부터 선택된 적어도 하나의 원소를 대표한다.
도6은 본 발명의 제5 실시예에 따른 TMR 디바이스를 설명하기 위하여 제공된 단면도이다.
본 실시예에 따른 TMR 디바이스는 터널 장벽층을 통해 자화 자유층의 상부 및 하부 쪽 상에 자화 고정 박막을 포함하는 이중 터널 접합을 갖는 이중 스핀 밸브 TMR 디바이스이다.
본 실시예에 따른 TMR 디바이스는 그 상에, NiCrPt로 만들어진 버퍼층(601), PtMn으로 만들어진 제1 반강자성 층(602), 제1 자화 고정층, Al2O3로 만들어진 제1 터널 장벽층(606), Co3Fe3Ni4로 만들어진 자화 자유층(607), Al2O3로 만들어진 제2 터널 장벽층(608), 제2 자화 고정층, PtMn 으로 만들어진 제2 반강자성 층(612), 및 Ta로 만들어진 제2 보호층 (613)이 순차적으로 적층되어 제공된 기판(도시 안됨)을 포함한다.
제1 자화 고정층은 각각이 강자성 재료로 만들어진 제1 부터 제4 까지의 자화 고정층(603a, 603b, 603c, 603d), 제1 및 제2 자화 고정층(603a) 및 (603b) 사이에 형성된 제1 비정질 자기층(604a), 제3 및 제4 자화 고정층 (603c) 및 (603d)사이에 형성된 제2 비정질 자기층(604b), 및 제2 및 제3 자화 고정층들 (603b) 및 (603c) 를 반강자성식으로 결합시키는 제1 반강자성식 결합층(605)을 포함한다.
제2 자화 고정층은 각각이 강자성 재료로 만들어진 제5 부터 제8 까지의 자화 고정층(609a, 609b, 609c, 609d), 제5 및 제6 자화 고정층 (609a) 및 (609b) 사이에 형성된 제3 비정질 자기층(610a), 제7 및 제8 자화 고정층 (609c) 및 (609d)사이에 형성된 제4 비정질 자기층(610b), 및 제6 및 제7 자화 고정층들 (609b) 및 (609c) 를 반강자성식으로 결합시키는 제2 반강자성식 결합층(611)을 포함한다.
제1 부터 제8까지의 자화 고정층 (603a, 603b, 603c, 603d, 609a, 609b, 609c, 609d) 에 대해서는 Co6Fe4가 사용된다. 또한, 제1 부터 제4까지의 비정질 자기층(610a, 610b, 610c, 및 610d)에 대해서는 (Co6Fe4)0.95B0.05가 사용될 수 있다. 제1 및 제2의 반강자성식 결합층 (605) 및 (611)에 대해서는 Ru 가 사용된다.
상기 설명한 대로, 반강자성식 결합층(605)을 통해 서로 반강자성식으로 결합된 두개의 반강자성식 결합층(603b) 및 (603c)를 포함하는 반강자성식 결합 박막은 제1 자화 고정층으로 사용될 수 있다. 비슷하게 반강자성식 결합층(611)을 통해 서로 반강자성식으로 결합된 두개의 반강자성식 결합층 (609b) 및 (609c)를 포함하는 반강자성식 결합 박막은 제2 자화 고정층으로 사용될 수 있다. 이런 반강자성식 결합 박막을 사용함으로써 자계 누설이 반강자성식으로 결합된 박막에서 일어나는 것을 억제할 수 있고, 자화 고정층과 자화 자유층 사이의 자기 결합에 기인한 특성 변동의 발생을 방지할 수 있다.
반강자성식 결합층 및 두개의 자화 고정층을 사용하는 반강자성식 결합 박막은 미국 특허 번호 제5,465,185호에서 다중 박막이 적층되어 고정된 강자성 층으로서 자세히 설명되었다. 그리고 그 설명의 일부분이 본 출원의 반강자성식 결합 박막에 대한 설명의 일부분으로서 취해졌다. 미국 특허 번호 제5,465,185 호의 내용은 여기 참조 목록에 올라 있다.
본 실시예에 따른 TMR 디바이스는 반도체 기판 상에 형성된 집적 회로의 일부분을 제공하고, TMR 디바이스 영역은 유전체 박막 상에 형성된 하부 상호 접속 전극 상에서 제조된다.
하부 상호 접속 전극은 층간 유전막을 관통하는 플러그 상호 접속을 통해 기판의 주평면 상에 형성된 선택 트랜지스터에 접속된다. TMR 디바이스는 그 위에 층간 유전막 및 플러그가 형성되어 있는 기판 상에서 고진공 스퍼터링에 의해서 층들을 순차적으로 적층하여 제조된다.
제1에서 제4까지의 자화 고정층(603a, 603b, 603c,및 603d) 들은 각각이 평균 두께 약 2nm 로서 제공된다. 제1에서 제4까지의 비정질 자기층들(604a, 604b, 610a 및 610b)은 각각이 평균 두께 약 1nm 로 제공된다. 제1 및 제2 반강자성식 결합층 (605) 및 (611)은 각각이 평균 두께 약 1.2nm로 제공된다. 자화 자유층은평균 두께 약 2nm로 제공된다. 제5에서 제8까지의 자화 고정층(609a, 609b, 609c,및 609d) 는 각각이 평균 두께 약 2nm로 제공된다.
제1에서 제4 실시예에서 설명된 대로, 제1 및 제2 반강자성 층(602) 및 (612) 에 근접한 제1 및 제4의 비정질 자기층 (604a) 및 (610b) 각각은 Mn이 제1 및 제2 반강자성 층들 (602) 및 (612)로부터 제1 및 제2 터널 장벽층 (606) 및 (608)로 확산하는 것을 제어한다.
제1 반강자성 층(602)의 위치를 기준으로 제 1 비정질 자기층보다 더 떨어진 위치에서 형성된 제2 비정질 자기층(604b)는 자화의 전체량을 조정하여, 제1 비정질 자기층(604a) 과 제1 및 제2 자기 고정층인 (603a) 및 (603b)의 전체 자화량이 제2 비정질 자기층(604b)과 제3 및 제4 자화 고정층인 (603c) 및 (603d)의 전체 자화량과 동등하게 되도록 한다.
비슷하게, 제2 반강자성식 재료층(612)의 위치를 기준으로 제 4 비정질 자기층(610b) 보다 더 떨어진 위치에서 형성된 제3 비정질 자기층(610b)은 자화의 전체량을 조정하여, 제4 비정질 자기층(610b)과 제7 및 제8 자기 고정층인 (609c) 및 (609d)의 전체 자화량이 제3 비정질 자기층(610a)과 제5 및 제6 자화 고정층인 (609a) 및 (609b)의 전체 자화량과 동등하게 되도록 한다.
약 10 시간의 지속시간 동안 약 320℃ 의 온도로 열처리를 상기의 적층 구조를 갖는 스핀 밸브 TMR 디바이스에 가했을 때에 어떠한 특성 열화도 없는 양호한 디바이스 특성이 관측되었다.
본 발명에 따른 TMR 디바이스의 박막 및 층 구성은 상기의 실시예에 제한되지 않으며 여러 변형이 거기에 가해질 수 있다. 예를 들어, 그 각각이 다수의 층들로 구성된 적층 구조를 포함하는 자화 고정층, 자화 자유층, 강자성 층 등이 사용될 수 있다.
상기 각각의 층들에서 사용되는 재료들에 대한 설명은 피착된 재료에 대해 이뤄졌다. 예를 들어, 상기 설명한 대로 고진공 스퍼터링과 같은 스퍼터링 수단에 의해 박막을 피착하여 제조된 재료층은 스퍼터링 타깃으로서 사용되는 타깃 재료에 기초하여 설명되었다. 그러나, 원소들은 주변층들 내에 혼합될 수 있다. 일반적으로, 이런 확산 혼합은 불순물을 층들 내로 삽입하며, 불순물들이 디바이스 층들 내에 존재한다 하더라도 구성 원소 또는 재료가 청구범위에 의해 규정된 재료에 상응하는 한, 본 디바이스는 청구범위가 정의한 디바이스와 여전히 균등하다.
상기에서 자세히 설명한 대로 자화 고정층 내에 절연 재료층 또는 비정질 자기 재료층을 개재시킴으로써 Mn 또는 다른 비자기 재료가 터널 장벽층의 부근으로 확산하는 것이 억제될 수 있고, 탁월한 특성과 열적 안정성을 갖는 TMR 디바이스가 높은 생산율과 저비용으로 제공될 수 있다.
본 발명에 개시된 터널 자기 저항 효과 디바이스는 MRAM 과 같은 자기 메모리 디바이스, 자기 재생 헤드, 또는 HDD 와 같은 자기 재생 디바이스에 응용된다. 자기 메모리 디바이스는 포터블 퍼스널 디바이스 상에 장착된다.
포터블 퍼스널 디바이스의 한 예는 퍼스널 디지탈 보조기이다. 도7은 퍼스널 디지탈 보조기의 한 예의 조감도이다. 퍼스널 디지탈 보조기(701)는 몸체(703)을 가지며, 몇몇 버튼(704a, 704b, 704c, 704d, 및 704e)이 몸체(703)의 표면에 형성된다. 이런 버튼의 각각은 온/오프 스위치, 시간 조정 버튼, 이전 입력 또는 요구를 취소하는 취소 버튼 등이 된다. 디스플레이 (706)는 몸체 (703)의 표면 상에 형성되고, 액정 디스플레이 상에 형성된다. 입력 디스플레이(708)는 디스플레이(706) 밑에 형성되며, 펜슬(707)에 의해 그 표면 상에 기록된 캐릭터를 인식한다. 퍼스널 디지탈 보조기는 본 실시예의 하나에서 또는 그 균등물에서 설명된 터널 자기 저항 효과 디바이스를 포함하는 메모리 유닛을 갖는다.
본 발명에 따르면, 열처리를 하는 경우에도 Mn 계 합금으로 만들어진 반강자성 층으로부터 Mn이 터널 장벽층으로 확산하는 것을 억제할 수 있으면서도 탁월한 디바이스 특성 및 열적 안정성을 나타내는 터널 자기 저항 효과 디바이스 (TMR 디바이스)가 획득되었다.

Claims (26)

  1. 터널 자기 저항(tunnel magnetoresistance) 효과 디바이스에 있어서,
    망간을 함유한 제1 반강자성 층,
    상기 제1 반강자성 층 상에 배치되고 강자성 재료로 된 제1 자화 고정층,
    강자성 재료로 된 제2 자화 고정층,
    상기 제1 자화 고정층과 상기 제2 자화 고정층 사이에 배치된 제1 절연층,
    상기 제2 자화 고정층 상에 배치되고 유전 재료로 된 제1 터널 장벽층, 및
    상기 제1 터널 장벽층 상에 배치되고 강자성 재료로 된 자화 자유층을 포함하는 터널 자기 저항 효과 디바이스.
  2. 제1항에 있어서,
    상기 자화 자유층 상에 배치되고 유전 재료로 된 제2 터널 장벽층,
    상기 제2 터널 장벽층 상에 배치되고 강자성 재료로 된 제3 자화 고정층,
    강자성 재료로 된 제4 자화 고정층,
    상기 제3 자화 고정층과 상기 제4 자화 고정층 사이에 배치된 제2 절연층, 및
    상기 제4 자화 고정층 상에 배치되고 망간을 함유하는 제2 반강자성 층을 더 포함하는 터널 자기 저항 효과 디바이스.
  3. 제1항에 있어서,
    상기 제1 절연층은 망간을 함유한 터널 자기 저항 효과 디바이스.
  4. 제1항에 있어서,
    상기 제1 절연층의 평균 두께는 0.2 나노미터(nanometer) 보다 얇지 않고 2 나노미터보다 두껍지 않은 터널 자기 저항 효과 디바이스.
  5. 터널 자기 저항 효과 디바이스에 있어서,
    망간을 함유한 제1 반강자성 층,
    상기 제1 반강자성 층 상에 배치되고 강자성 재료로 된 제1 자화 고정층,
    상기 제1 자화 고정층 상에 배치되고 MX를 포함하는 제1 삽입층 -여기서 M 은 망간, 티타늄, 탄탈륨, 바나듐(vanadium), 알루미늄, 유러퓸(europium), 및 스칸듐(scandium)으로 구성된 그룹으로부터 선택된 한 원소이고, X는 산소, 질소, 및 탄소로 구성된 그룹으로부터 선택된 한 원소임-,
    상기 제1 삽입층 위에 배치되고 강자성 재료로 된 제2 자화 고정층,
    상기 제2 자화 고정층 상에 배치되고 유전 재료로 된 제1 터널 장벽층, 및
    상기 제1 터널 장벽층 상에 배치되고 강자성 재료로 된 자화 자유층을 포함하는 터널 자기 저항 효과 디바이스.
  6. 제5항에 있어서,
    상기 자화 자유층 상에 배치되고 유전 재료로 된 제2 터널 장벽층,
    상기 제2 터널 장벽층 상에 배치되고 강자성 재료로 된 제3 자화 고정층,
    상기 제3 자화 고정층 상에 배치되고 MX를 포함하는 제2 삽입층 -여기서 M 은 티타늄, 탄탈륨, 바나듐, 알루미늄, 유러퓸, 및 스칸듐으로 구성된 그룹으로부터 선택된 한 원소이고, X는 산소, 질소, 및 탄소로 구성된 그룹으로부터 선택된 한 원소임-,
    상기 제2 삽입층 상에 배치되고 강자성 재료로 된 제4 자화 고정층, 및
    상기 제4 자화 고정층 상에 배치되고 망간을 함유하는 제2 반강자성 층을 더 포함하는 터널 자기 저항 효과 디바이스.
  7. 제5항에 있어서,
    상기 M은 티타늄, 탄탈륨, 바나듐, 알루미늄, 유러퓸, 및 스칸듐으로 구성된 그룹으로부터 선택된 한 원소이고, 상기 제1 삽입층은 망간을 함유하는 터널 자기 저항 효과 디바이스.
  8. 제5항에 있어서,
    상기 제1 삽입층의 평균 두께는 0.2 나노미터 보다 얇지 않고 2 나노미터보다 두껍지 않은 터널 자기 저항 효과 디바이스.
  9. 터널 자기 저항 효과 디바이스에 있어서,
    망간을 함유한 제1 반강자성 층,
    상기 제1 반강자성 층 상에 배치되고 강자성 재료로 된 제1 자화 고정층,
    상기 제1 자화 고정층 상에 배치되고 NX를 포함하는 제1 삽입층 - 여기서 N은 제1 원소이고, X는 산소,질소 및 탄소로 구성된 그룹으로부터 선택된 제2 원소이고, 상기 제1 원소 및 상기 제2 원소 사이의 결합 에너지는 망간과 상기 제2 원소 사이의 결합 에너지보다 높음 - ,
    상기 제1 삽입층 상에 배치되고 강자성 재료로 된 제2 자화 고정층,
    상기 제2 자화 고정층 상에 배치되고 유전 재료로 된 제1 터널 장벽층, 및
    상기 제1 터널 장벽층 상에 배치되고 강자성 재료로 된 자화 자유층을 포함하는 터널 자기 저항 효과 디바이스.
  10. 제9항에 있어서,
    상기 자화 자유층 상에 배치되고 유전 재료로 된 제2 터널 장벽층,
    상기 제2 터널 장벽층 상에 배치되고 강자성 재료로 된 제3 자화 고정층,
    상기 제3 자화 고정층 상에 배치되고 NX를 포함하는 제2 삽입층 - 여기서 N은 제1 원소이고, X는 산소, 질소 및 탄소로 구성된 그룹으로부터 선택된 제2 원소이고, 상기 제1 원소 및 상기 제2 원소 사이의 결합 에너지는 망간과 상기 제2 원소 사이의 결합 에너지보다 높음 - ,
    상기 제2 삽입층 상에 배치되고 강자성 재료로 된 제4 자화 고정층, 및
    상기 제4 자화 고정층 상에 배치되고 망간을 함유하는 제2 반강자성 층을 더 포함하는 터널 자기 저항 효과 디바이스.
  11. 제9항에 있어서,
    상기 제1 삽입층은 망간을 함유한 터널 자기 저항 효과 디바이스.
  12. 제9항에 있어서,
    상기 제1 삽입층의 평균 두께는 0.2 나노미터 보다 얇지 않고 2 나노미터보다 두껍지 않은 터널 자기 저항 효과 디바이스.
  13. 터널 자기 저항 효과 디바이스에 있어서,
    망간을 함유한 제1 반강자성 층,
    상기 제1 반강자성 층 상에 배치되고 제1 강자성 재료로 된 제1 자화 고정층,
    상기 제1 자화 고정층 상에 배치되고 L1X를 포함하는 제1 삽입층 - 여기서 L1은 상기 제1 강자성 재료의 강자성 원소이거나 또는 제2 강자성 재료의 강자성 원소이고, X는 산소, 질소, 및 탄소로 구성된 그룹으로부터 선택된 원소임 - ,
    상기 제1 삽입층 위에 배치되고 상기 제2 강자성 재료로 된 제2 자화 고정층,
    상기 제2 자화 고정층 상에 배치되고 강자성 재료로 된 제1 터널 장벽층, 및
    상기 제1 터널 장벽층 상에 배치되고 강자성 재료로 된 자화 자유층을 포함하는 터널 자기 저항 효과 디바이스.
  14. 제13항에 있어서,
    상기 자화 자유층 상에 배치되고 유전 재료로 된 제2 터널 장벽층,
    상기 제2 터널 장벽층 상에 배치되고 제3 강자성 재료로 된 제3 자화 고정층,
    상기 제3 자화 고정층 상에 배치되고 L2X를 포함하는 제2 삽입층 -여기서 L2는 상기 제3 강자성 재료의 강자성 원소이거나 또는 제4 강자성 재료의 강자성 원소이고, X는 산소, 질소, 및 탄소로 구성된 그룹으로부터 선택된 한 원소임-,
    상기 제2 삽입층 상에 배치되고 상기 제4 강자성 재료로 된 제4 자화 고정층, 및
    상기 제4 자화 고정층 상에 배치되고 망간을 함유하는 제2 반강자성 층을 더 포함하는 터널 자기 저항 효과 디바이스.
  15. 제13항에 있어서,
    상기 제1 삽입층에는, 반강자성 층으로부터 확산된 Mn이 더 함유되어 있는 터널 자기 저항 효과 디바이스.
  16. 제13항에 있어서, 상기 제1 삽입층의 평균 두께는 0.2 나노미터 보다 얇지 않고 2 나노미터보다 두껍지 않은 터널 자기 저항 효과 디바이스.
  17. 터널 자기 저항 효과 디바이스에 있어서,
    망간을 함유한 제1 반강자성 층,
    상기 제1 반강자성 층 상에 배치되고 강자성 재료로 된 제1 자화 고정층,
    상기 제1 자화 고정층 상에 배치되고 비정질 자기 재료(amorphous magnetic material)로 된 제1 삽입층,
    상기 제1 삽입층 상에 배치되고 강자성 재료로 된 제2 자화 고정층,
    상기 제2 자화 고정층 상에 배치되고 유전 재료로 된 제1 터널 장벽층, 및
    상기 제1 터널 장벽층 상에 배치되고 강자성 재료로 된 자화 자유층을 포함하는 터널 자기 저항 효과 디바이스.
  18. 제17항에 있어서,
    상기 제2 자화 고정층 상에 배치된 반강자성식 결합층(antiferromagnetically coupling layer),
    상기 반강자성식 결합층 상에 배치되고 강자성 재료로 된 제3 자화 고정층,
    상기 제3 자화 고정층 상에 배치되고 비정질 자기 재료로 된 제2 삽입층, 및
    상기 제2 삽입층과 유전 재료로 된 상기 제1 터널 장벽층 사이에 배치되고 강자성 재료로 된 제4 자화 고정층을 더 포함하는 터널 자기 저항 효과 디바이스.
  19. 제17항에 있어서,
    상기 자화 자유층 상에 배치되고 유전 재료로 된 제2 터널 장벽층,
    상기 제2 터널 장벽층 상에 배치되고 강자성 재료로 된 제3 자화 고정층,
    상기 제3 자화 고정층 상에 배치되고 비정질 자기 재료로 된 제2 삽입층,
    상기 제2 삽입층 상에 배치되고 강자성 재료로 된 제4 자화 고정층, 및
    상기 제4 자화 고정층 상에 배치되고 망간을 함유하는 제2 반강자성 층을 더 포함하는 터널 자기 저항 효과 디바이스.
  20. 제17항에 있어서,
    상기 제1 삽입층은 망간을 함유한 터널 자기 저항 효과 디바이스.
  21. 제17항에 있어서,
    상기 비정질 자기 재료는, (CoFe)100-xYx또는 (CoFeNi)100-xYx이며, 여기서 Y는 B, Si, Zr, P, Mo, Al 및 Nb 로 구성된 그룹으로부터 선택된 적어도 하나의 원소인 터널 자기 저항 효과 디바이스.
  22. 포터블 퍼스널 디바이스(portable personal device)에 있어서,
    망간을 함유한 제1 반강자성 층,
    상기 제1 반강자성 층 상에 배치되고 강자성 재료로 된 제1 자화 고정층,
    강자성 재료로 된 제2 자화 고정층,
    상기 제1 자화 고정층과 상기 제2 자화 고정층 사이에 배치된 제1 절연층,
    상기 제2 자화 고정층 상에 배치되고 유전 재료로 된 제1 터널 장벽층, 및
    상기 제1 터널 장벽층 상에 배치되고 강자성 재료로 된 자화 자유층
    을 포함하는 터널 자기 저항 효과 디바이스를 갖는 메모리 디바이스를 포함하는 포터블 퍼스널 디바이스.
  23. 포터블 퍼스널 디바이스에 있어서,
    망간을 함유한 제1 반강자성 층,
    상기 제1 반강자성 층 상에 배치되고 강자성 재료로 된 제1 자화 고정층,
    상기 제1 자화 고정층 상에 배치되고 MX를 포함하는 제1 삽입층 - 여기서 M 은 망간, 티타늄, 탄탈륨, 바나듐, 알루미늄, 유러퓸, 및 스칸듐으로 구성된 그룹으로부터 선택된 한 원소이고, X는 산소, 질소, 및 탄소로 구성된 그룹으로부터 선택된 한 원소임 - ,
    상기 제1 삽입층 위에 배치되고 강자성 재료로 된 제2 자화 고정층,
    상기 제2 자화 고정층 상에 배치되고 유전 재료로 된 제1 터널 장벽층, 및
    상기 제1 터널 장벽층 상에 배치되고 강자성 재료로 된 자화 자유층
    을 포함하는 터널 자기 저항 효과 디바이스를 갖는 메모리 디바이스를 포함하는 포터블 퍼스널 디바이스.
  24. 포터블 퍼스널 디바이스에 있어서,
    망간을 함유한 제1 반강자성 층,
    상기 제1 반강자성 층 상에 배치되고 강자성 재료로 된 제1 자화 고정층,
    상기 제1 자화 고정층 상에 배치되고 NX를 포함하는 제1 삽입층 - 여기서, N은 제1 원소이고, X는 산소,질소 및 탄소로 구성된 그룹으로부터 선택된 제2 원소이고, 상기 제1 원소 및 상기 제2 원소 사이의 결합 에너지는 망간과 상기 제2 원소 사이의 결합 에너지보다 높음 - ,
    상기 제1 삽입층 상에 배치되고 강자성 재료로 된 제2 자화 고정층,
    상기 제2 자화 고정층 상에 배치되고 유전 재료로 된 제1 터널 장벽층, 및
    상기 제1 터널 장벽층 상에 배치되고 강자성 재료로 된 자화 자유층
    을 포함하는 터널 자기 저항 효과 디바이스를 갖는 메모리 디바이스를 포함하는 포터블 퍼스널 디바이스.
  25. 포터블 퍼스널 디바이스에 있어서,
    망간을 함유한 제1 반강자성 층,
    상기 제1 반강자성 층 상에 배치되고 제1 강자성 재료로 된 제1 자화 고정층,
    상기 제1 자화 고정층 상에 배치되고 L1X를 포함하는 제1 삽입층 - 여기서, L1은 상기 제1 강자성 재료의 강자성 원소이거나 또는 제2 강자성 재료의 강자성 원소이고, X는 산소, 질소, 및 탄소로 구성된 그룹으로부터 선택된 한 원소임-,
    상기 제1 삽입층 상에 배치되고 상기 제2 강자성 재료로 된 제2 자화 고정층,
    상기 제2 자화 고정층 상에 배치되고 강자성 재료로 된 제1 터널 장벽층, 및
    상기 제1 터널 장벽층 상에 배치되고 강자성 재료로 된 자화 자유층
    을 포함하는 터널 자기 저항 효과 디바이스를 갖는 메모리 디바이스를 포함하는 포터블 퍼스널 디바이스.
  26. 포터블 퍼스널 디바이스에 있어서,
    망간을 함유한 제1 반강자성 층,
    상기 제1 반강자성 층 상에 배치되고 강자성 재료로 된 제1 자화 고정층,
    상기 제1 자화 고정층 상에 배치되고 비정질 자기 재료로 된 제1 삽입층,
    상기 제1 삽입층 상에 배치되고 강자성 재료로 된 제2 자화 고정층,
    상기 제2 자화 고정층 상에 배치되고 유전 재료로 된 제1 터널 장벽층, 및
    상기 제1 터널 장벽층 상에 배치되고 강자성 재료로 된 자화 자유층
    을 포함하는 터널 자기 저항 효과 디바이스를 갖는 메모리 디바이스를 포함하는 포터블 퍼스널 디바이스.
KR10-2001-0055757A 2000-09-11 2001-09-11 터널 자기 저항 효과 디바이스 및 포터블 퍼스널 디바이스 KR100438342B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000275030 2000-09-11
JPJP-P-2000-00275030 2000-09-11
JPJP-P-2001-00212595 2001-07-12
JP2001212595A JP4693292B2 (ja) 2000-09-11 2001-07-12 強磁性トンネル接合素子およびその製造方法

Publications (2)

Publication Number Publication Date
KR20020020866A KR20020020866A (ko) 2002-03-16
KR100438342B1 true KR100438342B1 (ko) 2004-07-02

Family

ID=26599658

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0055757A KR100438342B1 (ko) 2000-09-11 2001-09-11 터널 자기 저항 효과 디바이스 및 포터블 퍼스널 디바이스

Country Status (3)

Country Link
US (3) US6801414B2 (ko)
JP (1) JP4693292B2 (ko)
KR (1) KR100438342B1 (ko)

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11316919A (ja) * 1998-04-30 1999-11-16 Hitachi Ltd スピントンネル磁気抵抗効果型磁気ヘッド
JP2000208831A (ja) * 1999-01-18 2000-07-28 Sony Corp 磁気抵抗素子及びこれを用いた磁気デバイス
JP4693292B2 (ja) 2000-09-11 2011-06-01 株式会社東芝 強磁性トンネル接合素子およびその製造方法
JP3576111B2 (ja) * 2001-03-12 2004-10-13 株式会社東芝 磁気抵抗効果素子
KR100407907B1 (ko) * 2001-05-15 2003-12-03 한국과학기술연구원 자기 터널 접합 소자의 열처리 방법과 그 방법으로 제조된자기 터널 접합 소자
US6545906B1 (en) * 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
JP2003283000A (ja) * 2002-03-27 2003-10-03 Toshiba Corp 磁気抵抗効果素子およびこれを有する磁気メモリ
JP4100025B2 (ja) * 2002-04-09 2008-06-11 ソニー株式会社 磁気抵抗効果素子及び磁気メモリ装置
US6708390B2 (en) 2002-04-23 2004-03-23 Matsushita Electric Industrial Co., Ltd. Method for manufacturing magnetoresistive element
US6724652B2 (en) * 2002-05-02 2004-04-20 Micron Technology, Inc. Low remanence flux concentrator for MRAM devices
US6801410B2 (en) 2002-06-03 2004-10-05 Seagate Technology Llc Side flux guide for current perpendicular to plane magnetoresistive transducer
JP3678213B2 (ja) * 2002-06-20 2005-08-03 ソニー株式会社 磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法
US7095646B2 (en) * 2002-07-17 2006-08-22 Freescale Semiconductor, Inc. Multi-state magnetoresistance random access cell with improved memory storage density
US6881993B2 (en) * 2002-08-28 2005-04-19 Micron Technology, Inc. Device having reduced diffusion through ferromagnetic materials
US6831312B2 (en) * 2002-08-30 2004-12-14 Freescale Semiconductor, Inc. Amorphous alloys for magnetic devices
JP4423658B2 (ja) 2002-09-27 2010-03-03 日本電気株式会社 磁気抵抗素子及びその製造方法
JP2004128229A (ja) * 2002-10-02 2004-04-22 Nec Corp 磁性メモリ及びその製造方法
US7394626B2 (en) 2002-11-01 2008-07-01 Nec Corporation Magnetoresistance device with a diffusion barrier between a conductor and a magnetoresistance element and method of fabricating the same
JP3931876B2 (ja) * 2002-11-01 2007-06-20 日本電気株式会社 磁気抵抗デバイス及びその製造方法
JP2004200245A (ja) * 2002-12-16 2004-07-15 Nec Corp 磁気抵抗素子及び磁気抵抗素子の製造方法
JP2004228406A (ja) * 2003-01-24 2004-08-12 Sony Corp 磁気記憶素子およびその製造方法および磁気記憶素子の集積回路装置
JP4618989B2 (ja) * 2003-02-18 2011-01-26 三菱電機株式会社 磁気記憶半導体装置
US7002228B2 (en) * 2003-02-18 2006-02-21 Micron Technology, Inc. Diffusion barrier for improving the thermal stability of MRAM devices
KR20040083934A (ko) * 2003-03-25 2004-10-06 주식회사 하이닉스반도체 마그네틱 램의 형성방법
KR20040084095A (ko) * 2003-03-26 2004-10-06 주식회사 하이닉스반도체 마그네틱 램의 형성방법
JP4863151B2 (ja) 2003-06-23 2012-01-25 日本電気株式会社 磁気ランダム・アクセス・メモリとその製造方法
US6956763B2 (en) * 2003-06-27 2005-10-18 Freescale Semiconductor, Inc. MRAM element and methods for writing the MRAM element
KR100512180B1 (ko) 2003-07-10 2005-09-02 삼성전자주식회사 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합 및 그의형성방법
US7001680B2 (en) * 2003-07-29 2006-02-21 Hitachi Global Storage Tech Nl Low resistance magnetic tunnel junction structure
ATE474071T1 (de) * 2003-08-11 2010-07-15 Honeywell Int Inc Target/trägerplatte-konstruktionen und herstellungsverfahren dafür
US6967366B2 (en) * 2003-08-25 2005-11-22 Freescale Semiconductor, Inc. Magnetoresistive random access memory with reduced switching field variation
US7201827B2 (en) * 2003-09-12 2007-04-10 Headway Technologies, Inc. Process and structure to fabricate spin valve heads for ultra-high recording density application
DE10350161A1 (de) * 2003-10-28 2005-06-09 Infineon Technologies Ag Magnetoresistive Speicherzelle und Verfahren zu deren Herstellung
US7283333B2 (en) * 2004-02-11 2007-10-16 Hitachi Global Storage Technologies Netherlands B.V. Self-pinned double tunnel junction head
JPWO2006006420A1 (ja) 2004-07-12 2008-04-24 日本電気株式会社 磁気抵抗効素子、磁気ランダムアクセスメモリ、磁気ヘッド及び磁気記憶装置
US7576956B2 (en) * 2004-07-26 2009-08-18 Grandis Inc. Magnetic tunnel junction having diffusion stop layer
KR100612854B1 (ko) * 2004-07-31 2006-08-21 삼성전자주식회사 스핀차지를 이용한 자성막 구조체와 그 제조 방법과 그를구비하는 반도체 장치 및 이 장치의 동작방법
JP4868198B2 (ja) 2004-08-19 2012-02-01 日本電気株式会社 磁性メモリ
US7129098B2 (en) * 2004-11-24 2006-10-31 Freescale Semiconductor, Inc. Reduced power magnetoresistive random access memory elements
JP4828157B2 (ja) * 2005-05-16 2011-11-30 シャープ株式会社 トンネル磁気抵抗効果素子及びその製造方法
US7230265B2 (en) * 2005-05-16 2007-06-12 International Business Machines Corporation Spin-polarization devices using rare earth-transition metal alloys
JP4008478B2 (ja) * 2005-07-13 2007-11-14 Ｔｄｋ株式会社 磁界検出素子、基体、ウエハ、ヘッドジンバルアセンブリ、ハードディスク装置、および磁界検出素子の製造方法
US7973349B2 (en) 2005-09-20 2011-07-05 Grandis Inc. Magnetic device having multilayered free ferromagnetic layer
US7859034B2 (en) * 2005-09-20 2010-12-28 Grandis Inc. Magnetic devices having oxide antiferromagnetic layer next to free ferromagnetic layer
US7777261B2 (en) * 2005-09-20 2010-08-17 Grandis Inc. Magnetic device having stabilized free ferromagnetic layer
US7800868B2 (en) * 2005-12-16 2010-09-21 Seagate Technology Llc Magnetic sensing device including a sense enhancing layer
JP4833691B2 (ja) * 2006-03-03 2011-12-07 株式会社リコー 磁気センサ及びその製造方法
US7684161B2 (en) * 2006-04-18 2010-03-23 Everspin Technologies, Inc. Methods and apparatus for a synthetic anti-ferromagnet structure with reduced temperature dependence
DE102006047465A1 (de) * 2006-10-07 2008-04-10 Deutsche Telekom Ag Verfahren und Vorrichtung zur Kompression und Dekompression digitaler Daten auf elektronischem Wege unter Verwendung einer Kontextgrammatik
US20080173975A1 (en) * 2007-01-22 2008-07-24 International Business Machines Corporation Programmable resistor, switch or vertical memory cell
JP4384183B2 (ja) * 2007-01-26 2009-12-16 株式会社東芝 磁気抵抗素子および磁気メモリ
JP2008192632A (ja) * 2007-01-31 2008-08-21 Fujitsu Ltd 磁性薄膜および磁気抵抗効果素子
JP2008306169A (ja) * 2007-05-07 2008-12-18 Canon Anelva Corp 磁気抵抗素子、磁気抵抗素子の製造方法及び磁性多層膜作成装置
US8174800B2 (en) 2007-05-07 2012-05-08 Canon Anelva Corporation Magnetoresistive element, method of manufacturing the same, and magnetic multilayered film manufacturing apparatus
US7782659B2 (en) * 2007-05-10 2010-08-24 Macronix International Co., Ltd. Magnetic memory and memory cell thereof and method of manufacturing the memory cell
US7978439B2 (en) 2007-06-19 2011-07-12 Headway Technologies, Inc. TMR or CPP structure with improved exchange properties
US7957179B2 (en) 2007-06-27 2011-06-07 Grandis Inc. Magnetic shielding in magnetic multilayer structures
US7859025B2 (en) * 2007-12-06 2010-12-28 International Business Machines Corporation Metal ion transistor
JP2009194251A (ja) * 2008-02-15 2009-08-27 Toshiba Corp 磁気抵抗効果素子
KR20100131967A (ko) * 2008-03-06 2010-12-16 후지 덴키 홀딩스 가부시키가이샤 강자성 터널 접합 소자 및 강자성 터널 접합 소자의 구동 방법
JP2008283173A (ja) * 2008-04-07 2008-11-20 Sony Corp 磁気抵抗効果素子及び磁気メモリ装置
JP2012502447A (ja) * 2008-09-03 2012-01-26 キヤノンアネルバ株式会社 非晶質または微結晶質ＭｇＯトンネル障壁に用いる優先グレイン成長強磁性シード層
US7894248B2 (en) 2008-09-12 2011-02-22 Grandis Inc. Programmable and redundant circuitry based on magnetic tunnel junction (MTJ)
US8455267B2 (en) 2009-05-14 2013-06-04 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
JP2009218611A (ja) * 2009-05-18 2009-09-24 Sony Corp 磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法
KR101042338B1 (ko) * 2009-10-08 2011-06-17 한국과학기술연구원 자기터널접합 디바이스 및 그 제조 방법
US8455965B2 (en) * 2009-11-30 2013-06-04 Qualcomm Incorporated Fabrication and integration of devices with top and bottom electrodes including magnetic tunnel junctions
KR101256598B1 (ko) * 2011-02-10 2013-04-19 삼성전자주식회사 인접 비정질 또는 나노 크리스털 물질 층을 이용한 수직 자기 이방성 형성 자기 소자 및 그 제조 방법
US9287321B2 (en) 2010-05-26 2016-03-15 Samsung Electronics Co., Ltd. Magnetic tunnel junction device having amorphous buffer layers that are magnetically connected together and that have perpendicular magnetic anisotropy
US8564080B2 (en) * 2010-07-16 2013-10-22 Qualcomm Incorporated Magnetic storage element utilizing improved pinned layer stack
US8546896B2 (en) * 2010-07-16 2013-10-01 Grandis, Inc. Magnetic tunneling junction elements having magnetic substructures(s) with a perpendicular anisotropy and memories using such magnetic elements
US8570691B2 (en) * 2011-04-07 2013-10-29 HGST Netherlands B.V. TMR sensor film using a tantalum insertion layer and systems thereof
JP2012054576A (ja) * 2011-10-12 2012-03-15 Sony Corp 磁気抵抗効果素子及び磁気メモリ装置
JP5987613B2 (ja) * 2012-09-28 2016-09-07 ソニー株式会社 記憶素子、記憶装置、磁気ヘッド
JP2015060970A (ja) * 2013-09-19 2015-03-30 株式会社東芝 磁気抵抗素子および磁気メモリ
US8988835B1 (en) 2013-10-14 2015-03-24 International Business Machines Corporation Contact recording tunnel magnetoresistive sensor with layer of refractory metal
JP6196557B2 (ja) * 2014-01-20 2017-09-13 株式会社東芝 圧力センサ、マイクロフォン、加速度センサ及び圧力センサの製造方法
US9196272B1 (en) 2014-10-27 2015-11-24 Seagate Technology Llc Sensor structure having increased thermal stability
US9502056B1 (en) * 2016-03-28 2016-11-22 Tdk Corporation Magnetoresistance element including a stack having a sidewall, and an insulating layer in contact with the sidewall
CN108666339B (zh) * 2017-03-28 2020-11-13 中芯国际集成电路制造(上海)有限公司 磁性随机存储器及其存储单元的制造方法
JP2019057636A (ja) * 2017-09-21 2019-04-11 東芝メモリ株式会社 磁気記憶装置
JP7086664B2 (ja) 2018-03-20 2022-06-20 キオクシア株式会社 磁気装置
JP2020043224A (ja) * 2018-09-11 2020-03-19 キオクシア株式会社 磁気装置
JP2020043282A (ja) 2018-09-13 2020-03-19 キオクシア株式会社 記憶装置
US10971176B2 (en) 2019-02-21 2021-04-06 International Business Machines Corporation Tunnel magnetoresistive sensor with adjacent gap having chromium alloy seed layer and refractory material layer

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970067965A (ko) * 1996-03-19 1997-10-13 포만 제프리 엘 박막 자기 저항성 디바이스
KR19990037524A (ko) * 1997-10-30 1999-05-25 가네꼬 히사시 외부자계센서로서 이용 가능한 자기터널접합소자
JPH11175920A (ja) * 1997-12-05 1999-07-02 Nec Corp 磁気抵抗効果型複合ヘッドおよびその製造方法
JPH11224961A (ja) * 1998-02-06 1999-08-17 Hitachi Ltd 磁気抵抗効果素子、磁気抵抗効果型ヘッドおよび磁気記録再生装置
KR19990088455A (ko) * 1998-05-29 1999-12-27 포만 제프리 엘 종방향및횡방향바이어스를가지는자기터널접합부자기저항판독헤드
JP2000012921A (ja) * 1998-06-24 2000-01-14 Matsushita Electric Ind Co Ltd 磁気抵抗トンネル接合素子
KR20000022772A (ko) * 1998-09-08 2000-04-25 포만 제프리 엘 절연 반강자성층을 가지는 자기 터널 접합 헤드 구조
JP2001068757A (ja) * 1999-08-25 2001-03-16 Nec Corp 強磁性トンネル接合素子と磁気ヘッドと磁気メモリ

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19701509C2 (de) * 1996-01-19 2003-08-21 Fujitsu Ltd Magnetsensoren
KR100262282B1 (ko) 1996-04-30 2000-10-02 니시무로 타이죠 자기 저항 효과 소자
US6110751A (en) * 1997-01-10 2000-08-29 Fujitsu Limited Tunnel junction structure and its manufacture and magnetic sensor
JP2970590B2 (ja) * 1997-05-14 1999-11-02 日本電気株式会社 磁気抵抗効果素子並びにこれを用いた磁気抵抗効果センサ、磁気抵抗検出システム及び磁気記憶システム
US6303218B1 (en) 1998-03-20 2001-10-16 Kabushiki Kaisha Toshiba Multi-layered thin-film functional device and magnetoresistance effect element
KR20010012799A (ko) * 1998-03-20 2001-02-26 하루타 히로시 자기 기록장치
JP4409656B2 (ja) * 1998-03-20 2010-02-03 株式会社東芝 磁気抵抗効果素子及び磁気再生装置
US6023395A (en) * 1998-05-29 2000-02-08 International Business Machines Corporation Magnetic tunnel junction magnetoresistive sensor with in-stack biasing
JP3946355B2 (ja) * 1998-06-30 2007-07-18 株式会社東芝 磁気素子とそれを用いた磁気センサおよび磁気記憶装置
US6327122B1 (en) * 1998-12-04 2001-12-04 International Business Machines Corporation Spin valve sensor having antiparallel (AP) pinned layer with high resistance and low coercivity
US6567246B1 (en) * 1999-03-02 2003-05-20 Matsushita Electric Industrial Co., Ltd. Magnetoresistance effect element and method for producing the same, and magnetoresistance effect type head, magnetic recording apparatus, and magnetoresistance effect memory element
US6275363B1 (en) * 1999-07-23 2001-08-14 International Business Machines Corporation Read head with dual tunnel junction sensor
JP3331397B2 (ja) * 1999-07-23 2002-10-07 ティーディーケイ株式会社 トンネル磁気抵抗効果素子
US6356419B1 (en) * 1999-07-23 2002-03-12 International Business Machines Corporation Antiparallel pinned read sensor with improved magnetresistance
US6556390B1 (en) * 1999-10-28 2003-04-29 Seagate Technology Llc Spin valve sensors with an oxide layer utilizing electron specular scattering effect
JP3560284B2 (ja) * 2000-01-28 2004-09-02 Ｔｄｋ株式会社 磁気変換素子、薄膜磁気ヘッドおよびそれらの製造方法
JP4403337B2 (ja) * 2000-05-30 2010-01-27 ソニー株式会社 トンネル磁気抵抗効果素子、及びトンネル磁気抵抗効果型磁気ヘッド
US6473275B1 (en) * 2000-06-06 2002-10-29 International Business Machines Corporation Dual hybrid magnetic tunnel junction/giant magnetoresistive sensor
EP1187103A3 (en) * 2000-08-04 2003-01-08 Matsushita Electric Industrial Co., Ltd. Magnetoresistance effect device, head, and memory element
US6544801B1 (en) * 2000-08-21 2003-04-08 Motorola, Inc. Method of fabricating thermally stable MTJ cell and apparatus
JP4693292B2 (ja) 2000-09-11 2011-06-01 株式会社東芝 強磁性トンネル接合素子およびその製造方法
US6549383B1 (en) * 2000-10-06 2003-04-15 International Business Machines Corporation Pinned layer having a CoFeNb or CoFeNbHf film for increasing magnetic softness and reducing current shunting

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970067965A (ko) * 1996-03-19 1997-10-13 포만 제프리 엘 박막 자기 저항성 디바이스
KR19990037524A (ko) * 1997-10-30 1999-05-25 가네꼬 히사시 외부자계센서로서 이용 가능한 자기터널접합소자
JPH11175920A (ja) * 1997-12-05 1999-07-02 Nec Corp 磁気抵抗効果型複合ヘッドおよびその製造方法
JPH11224961A (ja) * 1998-02-06 1999-08-17 Hitachi Ltd 磁気抵抗効果素子、磁気抵抗効果型ヘッドおよび磁気記録再生装置
KR19990088455A (ko) * 1998-05-29 1999-12-27 포만 제프리 엘 종방향및횡방향바이어스를가지는자기터널접합부자기저항판독헤드
JP2000012921A (ja) * 1998-06-24 2000-01-14 Matsushita Electric Ind Co Ltd 磁気抵抗トンネル接合素子
KR20000022772A (ko) * 1998-09-08 2000-04-25 포만 제프리 엘 절연 반강자성층을 가지는 자기 터널 접합 헤드 구조
JP2001068757A (ja) * 1999-08-25 2001-03-16 Nec Corp 強磁性トンネル接合素子と磁気ヘッドと磁気メモリ

Also Published As

Publication number Publication date
JP4693292B2 (ja) 2011-06-01
US20040240123A1 (en) 2004-12-02
US20080144233A1 (en) 2008-06-19
US6801414B2 (en) 2004-10-05
KR20020020866A (ko) 2002-03-16
JP2002158381A (ja) 2002-05-31
US20020044396A1 (en) 2002-04-18
US7359163B2 (en) 2008-04-15
US7692902B2 (en) 2010-04-06

Similar Documents

Publication Publication Date Title
KR100438342B1 (ko) 터널 자기 저항 효과 디바이스 및 포터블 퍼스널 디바이스
US6990014B2 (en) Magnetoresistive element and magnetic memory unit
KR100989792B1 (ko) 자기 저항 효과 소자 및 자기 메모리 장치
JP3931876B2 (ja) 磁気抵抗デバイス及びその製造方法
US20060125034A1 (en) Magnetoresistant device and magnetic memory device further comments
JP2004023070A (ja) 磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法
US6999288B2 (en) Magnetoresistive effect element and magnetic memory device
JP2004071714A (ja) 磁気抵抗効果素子及び磁気メモリ装置
JP4729109B2 (ja) 強磁性トンネル接合素子およびその製造方法
JP2007158369A (ja) 磁気抵抗デバイス及びその製造方法
JP3472207B2 (ja) 磁気抵抗効果素子の製造方法
JP2004146614A (ja) 磁気抵抗効果素子および磁気メモリ装置
JP2004063592A (ja) 磁気抵抗効果素子および磁気メモリ装置
JP2004022599A (ja) 磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法
JP2005203443A (ja) 磁気抵抗効果素子及び磁気メモリ装置
JP4352659B2 (ja) 磁気抵抗効果素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120611

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee