JPWO2009101827A1 - 磁壁移動素子及び磁気ランダムアクセスメモリ - Google Patents

磁壁移動素子及び磁気ランダムアクセスメモリ Download PDF

Info

Publication number
JPWO2009101827A1
JPWO2009101827A1 JP2009553377A JP2009553377A JPWO2009101827A1 JP WO2009101827 A1 JPWO2009101827 A1 JP WO2009101827A1 JP 2009553377 A JP2009553377 A JP 2009553377A JP 2009553377 A JP2009553377 A JP 2009553377A JP WO2009101827 A1 JPWO2009101827 A1 JP WO2009101827A1
Authority
JP
Japan
Prior art keywords
domain wall
magnetization
central region
motion element
wall motion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009553377A
Other languages
English (en)
Other versions
JP5441005B2 (ja
Inventor
石綿　延行
延行 石綿
鈴木　哲広
哲広 鈴木
則和 大嶋
則和 大嶋
聖万 永原
聖万 永原
俊輔 深見
俊輔 深見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2009553377A priority Critical patent/JP5441005B2/ja
Publication of JPWO2009101827A1 publication Critical patent/JPWO2009101827A1/ja
Application granted granted Critical
Publication of JP5441005B2 publication Critical patent/JP5441005B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
    • G11C19/0841—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation using electric current
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/62—Record carriers characterised by the selection of the material
    • G11B5/64—Record carriers characterised by the selection of the material comprising only the magnetic material without bonding agent
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/561—Multilevel memory cell aspects
    • G11C2211/5615—Multilevel magnetic memory cell using non-magnetic non-conducting interlayer, e.g. MTJ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/11—Magnetic recording head
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/11—Magnetic recording head
    • Y10T428/1107—Magnetoresistive
    • Y10T428/1136—Single film
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/11—Magnetic recording head
    • Y10T428/1107—Magnetoresistive
    • Y10T428/1143—Magnetoresistive with defined structural feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

磁壁移動素子は、強磁性体膜で形成され磁壁ＤＷを有する磁化記録層１０を備える。磁化記録層１０は、磁化方向が固定された一組の端部領域１１−１、１１−２と、その一組の端部領域１１−１、１１−２の間に挟まれ磁壁ＤＷが移動する中央領域１２と、を含む。端部領域１１−１、１１−２と中央領域１２との境界に、磁壁ＤＷがトラップされる第１トラップサイトＴＳ１が形成されている。更に、中央領域１２内に、磁壁ＤＷがトラップされる第２トラップサイトＴＳ２が少なくとも１つ形成されている。

Description

本発明は、磁壁移動素子及び磁壁移動型の磁気ランダムアクセスメモリ（ＭＲＡＭ：Magnetic Random Access Memory）に関する。
近年提案されている有力なＭＲＡＭの書き込み方式の一つは、スピン注入（spin momentum transfer）方式である。スピン注入磁化反転では、スピン偏極電流が書き込み電流として磁化記録層に注入され、それにより磁化記録層の磁化方向が反転する。従来良く知られている電流誘起磁界を印加することによる磁化反転では、メモリセルのサイズが小さくなると共に磁化反転に必要な電流が増大する。それに対し、スピン注入磁化反転では、メモリセルのサイズが小さくなると共に磁化反転に必要な電流が減少する。従って、スピン注入方式は、大容量のＭＲＡＭを実現するための有力な方法であると考えられている。
しかしながら、スピン注入方式を磁気トンネル接合（MTJ: Magnetic Tunnel Junction）素子に適用する場合には、トンネルバリア層の破壊の問題を克服する必要がある。スピン注入方式によって磁化反転を行う場合、スピン偏極電流は、トンネルバリア層を貫通するように磁気トンネル接合に流される。ここで、現状では、スピン注入磁化反転にはｍＡ級のスピン偏極電流が必要である。このような大きな電流を磁気トンネル接合に流すことは、トンネルバリア層の破壊を招く恐れがある。
また、スピン注入型の磁気トンネル接合素子では、書き込み電流と読み出し電流とが同じ経路を辿る。このため、読み出し時に書き込み動作を行ってしまう、いわゆる読み出しディスターブ問題が発生する。上述のトンネルバリア層の破壊を防ぐために書き込み電流を低減させると、この読み出しディスターブの問題が顕著となる。
読み出しディスターブの問題を回避するためには、読み出し電流を低減する必要がある。しかしながら、この場合、読み出し出力が小さくなるため、特別な読み出し回路が必要となる。その結果、高速読み出しが困難となる。またＳｏＣ混載の場合、回路のオーバーヘッドが増大し、それは混載応用への障害となる。
以上の問題を克服するためのアプローチの一つが、磁化記録層の面内方向にスピン偏極電流を流すことによって磁化反転を起こす技術である。このような技術は、例えば、特開２００５−１９１０３２号公報、特開２００５−１２３６１７号公報、及び米国特許第６，７８１，８７１号公報に開示されている。磁化記録層の面内方向にスピン偏極電流を流すことにより、磁化記録層中の磁壁を移動させ、これにより磁化記録層中の磁化を反転させることができる。その意味で、本技術は「磁壁移動（Domain Wall Motion）方式」と呼ばれている。磁壁移動方式の素子は、以下「磁壁移動素子」と参照される。磁壁移動方式によれば、トンネルバリア層を貫通するようにスピン偏極電流を流す必要がなく、トンネルバリア層の破壊を有効に回避することができる。更に、書き込み電流と読み出し電流の経路が異なるため、読み出しディスターブの問題を回避することができる。
上記関連文献に記載された磁壁移動素子は、データ「０」あるいは「１」に対応する位置に磁壁がトラップされるように構成されており、その磁壁の位置に応じた抵抗値の変化に基づいてデータ「０」あるいは「１」が判別される。つまり、上記関連文献に記載された磁壁移動素子は、多値動作、さらには、アナログ動作には対応していなかった。
本発明の１つの目的は、多値動作が可能な磁壁移動素子及びＭＲＡＭを提供することにある。
本発明の第１の観点において、磁壁移動素子が提供される。磁壁移動素子は、強磁性体膜で形成され磁壁を有する磁化記録層を備える。磁化記録層は、磁化方向が固定された一組の端部領域と、その一組の端部領域の間に挟まれ磁壁が移動する中央領域と、を含む。端部領域と中央領域との境界に、磁壁がトラップされる第１トラップサイトが形成されている。更に、中央領域内に、磁壁がトラップされる第２トラップサイトが少なくとも１つ形成されている。
本発明の第２の観点において、アレイ状に配置された複数のメモリセルを備える磁壁移動型の磁気ランダムアクセスメモリが提供される。複数のメモリセルの各々は、磁壁移動素子を備える。磁壁移動素子は、強磁性体膜で形成され磁壁を有する磁化記録層を備える。磁化記録層は、磁化方向が固定された一組の端部領域と、その一組の端部領域の間に挟まれ磁壁が移動する中央領域と、を含む。端部領域と中央領域との境界に、磁壁がトラップされる第１トラップサイトが形成されている。更に、中央領域内に、磁壁がトラップされる第２トラップサイトが少なくとも１つ形成されている。
本発明に係る磁壁移動素子及びＭＲＡＭによれば、多値動作が可能となる。
上記及び他の目的、長所、特徴は、次の図面と共に説明される本発明の実施の形態により明らかになるであろう。
図１は、本発明の実施の形態に係る磁壁移動素子の原理を示す概念図である。 図２は、本実施の形態に係る磁壁移動素子の中央領域の一例を示す平面図である。 図３は、本実施の形態に係る磁壁移動素子の中央領域の他の例を示す平面図である。 図４は、本実施の形態に係る磁壁移動素子の中央領域の更に他の例を示す平面図である。 図５は、本実施の形態に係る磁壁移動素子へのデータ書き込みを示す概念図である。 図６は、本実施の形態に係る磁壁移動素子におけるデータ読み出し部の一例を示している。 図７は、本実施の形態に係る磁壁移動素子におけるデータ読み出し部の他の例を示している。 図８は、本実施の形態に係る磁壁移動素子が取り得る抵抗値の一例を示す概念図である。 図９は、本実施の形態に係る磁壁移動素子の抵抗値の変化を示すグラフ図である。 図１０は、本実施の形態に係る磁壁移動素子の一例を示している。 図１１は、本実施の形態に係る磁壁移動素子の磁化記録層の一例を示している。 図１２は、本実施の形態に係る磁壁移動素子の磁化記録層の他の例を示している。 図１３は、本実施の形態に係る磁壁移動素子の他の例を示している。 図１４は、本実施の形態に係る磁壁移動素子の更に他の例を示している。 図１５は、本実施の形態に係る磁壁移動素子の磁化記録層の一例を示している。 図１６は、本実施の形態に係る磁壁移動素子の磁化記録層の他の例を示している。 図１７は、本実施の形態に係る磁壁移動素子を用いたＭＲＡＭの構成を示す回路ブロック図である。 図１８は、本実施の形態に係るＭＲＡＭに対するデータ書き込み／読み出しを要約的に示している。
添付図面を参照して、本発明の実施の形態に係る磁壁移動素子及びその磁壁移動素子をメモリセルとして用いるＭＲＡＭを説明する。
１．磁壁移動素子の概要
図１は、本実施の形態に係る磁壁移動素子１の原理を説明するための概念図である。磁壁移動素子１は、強磁性体膜で形成される磁化記録層１０を備えている。この磁化記録層１０は磁壁ＤＷを有しており、磁化記録層１０中で磁壁ＤＷは移動する。
より詳細には、図１に示されるように、磁化記録層１０は、一組の端部領域１１（１１−１、１１−２）及び中央領域１２を含んでいる。端部領域１１−１、１１−２は中央領域１２の両端にそれぞれつながっており、中央領域１２は端部領域１１−１、１１−２の間に挟まれている。端部領域１１−１、１１−２の磁化方向は、互いに逆方向に固定されている。一方、中央領域１２中の磁化は反転可能であり、端部領域１１−１の磁化方向あるいは端部領域１１−２の磁化方向と平行となり得る。従って、磁化記録層１０中に磁壁ＤＷが形成される。その磁壁ＤＷは、磁化方向が固定された端部領域１１−１、１１−２間の中央領域１２内を移動することができる。
図１には、磁化記録層１０中で磁壁ＤＷが感じるポテンシャル分布も示されている。外力が働いていない状態で、磁壁ＤＷは、よりポテンシャルが低い位置でより安定的に留まる。言い換えれば、外力が働いていない状態で、磁壁ＤＷは、ポテンシャル差が存在する位置にトラップされ得る。そのような磁壁ＤＷがトラップされ得る位置は、以下「トラップサイト」と参照される。本実施の形態によれば、磁化記録層１０には少なくとも２種類のトラップサイトが形成される。
図１のポテンシャル分布に示されるように、端部領域１１−１、１１−２におけるポテンシャルは、中央領域１２におけるポテンシャルに比べ非常に高い。従って、端部領域１１−１、１１−２の各々と中央領域１２との境界には、比較的大きい第１ポテンシャル差ＰＡが存在する。この比較的大きい第１ポテンシャル差ＰＡによって、「第１トラップサイトＴＳ１」がまず形成される。つまり、端部領域１１−１、１１−２の各々と中央領域１２との境界に、磁壁ＤＷがトラップされる第１トラップサイトＴＳ１が形成されている。更に、中央領域１２の中には、比較的小さい第２ポテンシャル差ＰＢが存在している。この比較的小さい第２ポテンシャル差ＰＢによって、第１トラップサイトＴＳ１と異なる「第２トラップサイトＴＳ２」が形成される。つまり、中央領域１２内には、磁壁ＤＷがトラップされる第２トラップサイトＴＳ２が形成されている。中央領域１２内の第２トラップサイトＴＳ２の数は、１つであってもよいし複数であってもよい。少なくとも１つの第２トラップサイトＴＳ２が中央領域１２内に形成されていればよい。
磁壁ＤＷは、ポテンシャルが高い端部領域１１−１、１１−２の間に存在する。そして、外力が働いていない状態で、磁壁ＤＷは、端部領域１１−１、１１−２の間に含まれるトラップサイト（ＴＳ１、ＴＳ２）のうちいずれかでトラップされる。特に、磁壁ＤＷが第２トラップサイトＴＳ２でトラップされ得ることに留意されたい。これは、磁壁ＤＷが中央領域１２内部の任意の位置で留まり得ることを意味する。
尚、第１トラップサイトＴＳ１において磁壁ＤＷをトラップするための第１ポテンシャル差ＰＡは、第２トラップサイトＴＳ２において磁壁ＤＷをトラップするための第２ポテンシャル差ＰＢよりも大きいことが好適である。つまり、第１トラップサイトＴＳ１が第２トラップサイトＴＳ２よりも“強い”ことが好適である。磁壁ＤＷは、第２トラップサイトＴＳ２よりも第１トラップサイトＴＳ１においてより安定的にトラップされる。
第１トラップサイトＴＳ１（第１ポテンシャル差ＰＡ）を形成するための手段としては、様々考えられる。例えば、各端部領域１１と中央領域１２との間の形状（膜厚や幅）の差、あるいは磁気特性（飽和磁化や磁気異方性）の差によって、第１トラップサイトＴＳ１を形成することが可能である。
第２トラップサイトＴＳ２（第２ポテンシャル差ＰＢ）を形成するための手段としても、様々考えられる。例えば、図２の平面図に示されるように、中央領域１２の側面に形成された凹凸１３、すなわち、中央領域１２の面内の凹凸１３が、第２トラップサイトＴＳ２として機能する。あるいは、図３の平面図に示されるように、中央領域１２の表面に形成された凹凸１４、すなわち、中央領域１２の膜厚方向の凹凸１４が、第２トラップサイトＴＳ２として機能する。あるいは、図４に示されるように、中央領域１２を形成する強磁性体膜中の結晶粒界１５が、第２トラップサイトＴＳ２として機能する。
磁壁移動素子１の記録データは、磁化記録層１０の中央領域１２の磁化状態、すなわち、磁壁ＤＷの位置に依存して変化する。磁壁移動素子１に所望のデータを書き込むには、磁化記録層１０中の磁壁ＤＷを所望のデータに応じた位置に移動させればよい。その磁壁移動はスピン注入によって実現される。より詳細には、磁化記録層１０の面内方向にスピン偏極電流を流すことによって、磁壁ＤＷが移動させられる。
図５は、本実施の形態に係る磁壁移動素子１へのデータ書き込みを示す概念図である。図５に示されるように、磁壁ＤＷが端部領域１１−２側の第１トラップサイトＴＳ１に位置している状態で、書き込み電流が端部領域１１−１から中央領域１２を通して端部領域１１−２に流される場合を考える。この場合、書き込み電流を担うスピン電子が端部領域１１−２から中央領域１２に移動する。そのスピン電子の移動方向と一致して、磁壁ＤＷは、端部領域１１−２側の第１トラップサイトＴＳ１から、端部領域１１−１側の第１トラップサイトＴＳ１の方向へ移動していく。
ここで、書き込み電流のパルス数あるいはパルス幅を調整することによって、磁壁ＤＷの移動量を可変に制御することができる。それは、中央領域１２中に少なくとも１つの第２トラップサイトＴＳ２が形成されているからである。書き込み電流のパルス数あるいはパルス幅が小さい場合には、磁壁ＤＷは、端部領域１１−１側の第１トラップサイトＴＳ１まで届かず、中央領域１２内の第２トラップサイトＴＳ２でトラップされる。例えば、短い電流パルスが１つ注入されると、磁壁ＤＷは、端部領域１１−２側の第１トラップサイトＴＳ１から隣りの第２トラップサイトＴＳ２へ移動する。更に電流パルスが１つ注入されると、磁壁ＤＷは、更に隣りの第２トラップサイトＴＳ２へ移動する。これを繰り返すことによって、磁壁ＤＷは、最終的に端部領域１１−１側の第１トラップサイトＴＳ１に到達する。このように、書き込み電流のパルス数に依存して、磁壁ＤＷの移動量が変化する。書き込み電流のパルス幅の場合も同様である。書き込み電流のパルス幅に依存して、磁壁ＤＷの移動量が変化する。書き込み電流のパルス数あるいはパルス幅を適切に設定することによって、磁壁ＤＷを、第１トラップサイトＴＳ１だけでなく中央領域１２中の第２トラップサイトＴＳ２にも移動させることができる。つまり、磁壁ＤＷを、中央領域１２中の所定の位置に停止させることができる。
磁壁ＤＷを逆方向に移動させる場合も同様である。この場合、書き込み電流は端部領域１１−２から中央領域１２を通して端部領域１１−１に流される。よって、書き込み電流を担うスピン電子は、端部領域１１−１から中央領域１２に移動する。そのスピン電子の移動方向と一致して、磁壁ＤＷは、端部領域１１−２側の方向へ移動していく。この場合にも、書き込み電流のパルス数あるいはパルス幅を適切に設定することによって、磁壁ＤＷを、第１トラップサイトＴＳ１だけでなく中央領域１２中の第２トラップサイトＴＳ２にも移動させることができる。
以上に説明されたように、磁壁ＤＷの移動方向は、書き込み電流の方向によって設定することができる。更に、磁壁ＤＷの移動量は、書き込み電流のパルス数あるいはパルス幅によって設定することができる。これにより、磁化記録層１０において、磁壁を所望の位置（第１トラップサイトＴＳ１あるいは第２トラップサイトＴＳ２）に移動させることができる。
磁壁移動素子１の記録データは、磁気抵抗素子を利用することにより読み出すことができる。その磁気抵抗素子は、抵抗値が磁化記録層１０の中央領域１２の磁化状態（磁壁ＤＷの位置）に応じて変化するように構成される。従って、その磁気抵抗素子の抵抗値の大きさを検出することによって、中央領域１２の磁化状態、すなわち、磁壁移動素子１の記録データをセンスすることが可能である。磁化記録層１０がデータ書き込み部を構成している一方で、磁気抵抗素子はデータ読み出し部を構成していると言える。磁気抵抗素子としては、典型的には磁気トンネル接合（ＭＴＪ）素子が利用される。
図６は、データ読み出し部（ＭＴＪ）の一例を示している。図６の例において、磁壁移動素子１は、磁化記録層１０に加えて、非磁性層であるトンネルバリア層２０及び強磁性層である磁化固定層３０を備えている。トンネルバリア層２０は、絶縁層であり、少なくとも磁化記録層１０の中央領域１２と磁化固定層３０との間に挟まれている。磁化固定層３０は、トンネルバリア層２０を挟んで、少なくとも磁化記録層１０の中央領域１２と対向している。これら磁化記録層１０の中央領域１２、トンネルバリア層２０及び磁化固定層３０が、ＭＴＪを形成している。
磁化固定層３０の磁化方向は一方向に固定されている。一方、中央領域１２中の各位置の磁化は、磁化固定層３０の磁化方向と平行あるいは反平行となる。従って、磁化固定層３０の磁化方向と中央領域１２の平均的な磁化方向との相対角度に応じて、ＭＴＪの抵抗値が変化する。すなわち、磁化記録層１０の中央領域１２の磁化状態（磁壁ＤＷの位置）に応じて、ＭＴＪの抵抗値が変化する。データ読み出し時、読み出し電流が、ＭＴＪを貫通するように膜面垂直方向に流される。その読み出し電流に基づいて、ＭＴＪの抵抗値、すなわち記録データをセンスすることが可能である。
図７は、データ読み出し部（ＭＴＪ）の他の例を示している。図７の例において、磁壁移動素子１は、磁化記録層１０に加えて、導電層４０、強磁性層である磁化自由層５０、非磁性層であるトンネルバリア層６０、及び強磁性層である磁化固定層７０を備えている。トンネルバリア層６０は、絶縁層であり、磁化自由層５０と磁化固定層７０との間に挟まれている。これら磁化自由層５０、トンネルバリア層６０及び磁化固定層７０が、ＭＴＪを形成している。導電層４０は、磁化記録層１０とＭＴＪに挟まれている。尚、この導電層４０は非磁性層であってもよいし、あるいは、無くてもよい。
また、ＭＴＪの磁化固定層７０の磁化方向は一方向に固定されている。一方、ＭＴＪの磁化自由層５０は、磁化記録層１０の中央領域１２と磁気的に結合している。そして、磁化自由層５０の磁化状態は、磁化記録層１０の中央領域１２の磁化状態に依存して変化する。
例えば図７に示されるように、磁化記録層１０は垂直磁気異方性を有する垂直磁化膜で形成され、磁化自由層５０及び磁化固定層７０は面内磁気異方性を有する面内磁化膜で形成される。磁化記録層１０の中央領域１２の各位置の磁化方向は、＋Ｚ方向あるいは−Ｚ方向である。磁化固定層７０の磁化方向は、面内の−Ｙ方向に固定されている。磁化自由層５０と磁気記録層１０の中央領域１２とは互いに磁気的に結合している。更に、ＸＹ面内において、磁化自由層５０の重心は、中央領域１２の重心からＹ方向にずれている。その結果、中央領域１２の各位置における垂直磁化からの漏れ磁束は、磁化自由層５０に対して＋Ｙ方向あるいは−Ｙ方向の磁化成分を印加する。磁化自由層５０の各位置の磁化方向は、中央領域１２の各位置の磁化方向に応じて一意的に定まる。すなわち、磁化自由層５０の磁化状態は、中央領域１２の磁化状態に依存して変化する。
図７の例において、ＭＴＪの抵抗値は、磁化固定層７０の磁化方向と磁化自由層５０の平均的な磁化方向との相対角度に応じて変化する。上述の通り、磁化自由層５０の磁化状態は、中央領域１２の磁化状態に依存している。従って、ＭＴＪの抵抗値は、中央領域１２の磁化状態（磁壁ＤＷの位置）に応じて変化すると言える。データ読み出し時、読み出し電流が、ＭＴＪを貫通するように膜面垂直方向に流される。その読み出し電流に基づいて、ＭＴＪの抵抗値、すなわち記録データをセンスすることが可能である。
図８は、本実施の形態に係る磁壁移動素子１が取り得る抵抗値の一例を概念的に示している。既出の図５で説明されたように、磁壁ＤＷは、中央領域１２端部の第１トラップサイトＴＳ１だけでなく中央領域１２内の第２トラップサイトＴＳ２でもトラップされ得る。その磁壁ＤＷの位置、すなわち中央領域１２の磁化状態によって、ＭＴＪの抵抗値が様々に変化することが分かる。図８の例では、互いに異なる４種類の抵抗状態（１）〜（４）が得られている。すなわち、多値データを記録可能な磁壁移動素子１が実現されている。本実施の形態に係る磁壁移動素子１は、多値動作が可能である。
より一般化すると、本実施の形態の磁壁移動素子１によれば、磁壁が移動する磁化記録層１０に少なくとも３つのトラップサイトが形成される。磁壁ＤＷをそれらトラップサイト間で移動させることにより、多値動作が可能となる。
図９は、本実施の形態に係る磁壁移動素子１の抵抗値の変化を概念的に示している。縦軸は抵抗値を表し、横軸は書き込み電流のパルス長を表している。横軸はパルス数であってもよい。上述の通り、書き込み電流のパルス長（あるいはパルス数）を制御することによって、磁壁ＤＷを所望のトラップサイトに移動させ、所望の抵抗値（記録データ）を実現することが可能である。ここで、磁壁移動素子１が取り得る抵抗値の種類は、中央領域１２内の第２トラップサイトＴＳ２の数に依存する。第２トラップサイトＴＳの数が少なく、第２トラップサイトＴＳ２の周期が長い場合、抵抗値は階段状に変化する。第２トラップサイトＴＳ２の数が増え、第２トラップサイトＴＳの周期が短くなるにつれ、抵抗値の変化はより細かくなる。そして、多数の第２トラップサイトＴＳ２が設けられると、抵抗値は連続的に（なだらかに）変化し、磁壁移動素子１はアナログ的に振る舞うようになる。
以上に説明されたように、本実施の形態によれば、多値動作さらにはアナログ的動作が可能な磁壁移動素子１が実現される。その磁壁移動素子１をＭＲＡＭに適用することによって、多値動作さらにはアナログ的動作が可能な磁壁移動型のＭＲＡＭが実現される。
２．磁壁移動素子の例
以下、本実施の形態に係る磁壁移動素子（磁壁移動型の磁気抵抗素子）１の例を更に詳しく説明する。
２−１．第１の例
図１０は、本実施の形態に係る磁壁移動素子１の一例を示している。図１０で示される磁壁移動素子１は、既出の図６で示されたものと同様の構造を有しており、磁化記録層１０、トンネルバリア層２０及び磁化固定層３０を備えている。磁化記録層１０の中央領域１２、トンネルバリア層２０及び磁化固定層３０が、読み出し部（ＭＴＪ）を形成している。
本例において、磁化記録層１０及び磁化固定層３０は、垂直磁気異方性を有する垂直磁化膜で形成される。磁化固定層３０の磁化方向は例えば＋Ｚ方向に固定されている。磁化記録層１０の中央領域１２の磁化方向は、磁化固定層３０の磁化方向と平行あるいは反平行となる。磁化記録層１０の端部領域１１−１、１１−２の磁化方向は、Ｚ軸に沿って互いに逆向きに固定されている。
磁化記録層１０としては、ＣｏＰｔ合金膜、ＣｏＣｒＰｔ合金膜、ＣｏＰｄ合金膜、ＣｏＳｍ合金膜、Ｃｏ／Ｐｔ積層膜、Ｃｏ／Ｐｄ積層膜、ＦｅＰｔ合金膜、ＦｅＰｄ合金膜、Ｆｅ／Ｐｔ積層膜、Ｆｅ／Ｐｄ積層膜、ＴｂＦｅＣｏ合金膜、ＧｄＦｅＣｏ合金膜などが例示される。トンネルバリア層２０としては、Ａｌ−Ｏ膜やＭｇＯ膜などが例示される。磁化固定層３０としては、ＣｏＰｔ合金膜、ＣｏＣｒＰｔ合金膜、ＣｏＰｄ合金膜、ＣｏＳｍ合金膜、Ｃｏ／Ｐｔ積層膜、Ｃｏ／Ｐｄ積層膜、ＦｅＰｔ合金膜、ＦｅＰｄ合金膜、Ｆｅ／Ｐｔ積層膜、Ｆｅ／Ｐｄ積層膜、ＴｂＦｅＣｏ合金膜、ＧｄＦｅＣｏ合金膜などが例示される。
図１０において、各端部領域１１と中央領域１２との境界に第１トラップサイトＴＳ１を形成するために、端部領域１１−１、１１−２のそれぞれに隣接して第１磁性体膜８１及び第２磁性体膜８２が積層されている。第１磁性体膜８１及び第２磁性体膜８２の飽和磁化あるいは結晶磁気異方性は、磁化記録層１０を形成する磁性体膜のものと異なっている。第１磁性体膜８１及び第２磁性体膜８２としては、ＣｏＰｔ合金膜、ＣｏＣｒＰｔ合金膜、ＣｏＰｄ合金膜、ＣｏＳｍ合金膜、Ｃｏ／Ｐｔ積層膜、Ｃｏ／Ｐｄ積層膜、ＦｅＰｔ合金膜、ＦｅＰｄ合金膜、Ｆｅ／Ｐｔ積層膜、Ｆｅ／Ｐｄ積層膜、ＴｂＦｅＣｏ合金膜、ＧｄＦｅＣｏ合金膜などのうち、磁化記録層１０と飽和磁化あるいは結晶磁気異方性が異なる膜を用いることができる。磁気特性（飽和磁化や磁気異方性）の差によって、各端部領域１１と中央領域１２との境界に第１トラップサイトＴＳ１が形成される。
また、図１１及び図１２に示されるように、第１トラップサイトＴＳ１は、各端部領域１１と中央領域１２との間の形状（膜厚や幅）の差によっても形成可能である。各端部領域１１と中央領域１２との間の段差（膜厚差、幅寸法差）によって、図１で示されたような第１ポテンシャル差ＰＡが発生し、第１トラップサイトＴＳ１が形成される。図１１において、各端部領域１１は中央領域１２よりも膜厚が大きくなるように形成されている。この場合、第１トラップサイトＴＳ１における磁化記録層１０の膜厚は、中央領域１２側よりも端部領域１１側の方が大きくなる。図１２において、各端部領域１１は中央領域１２よりも平面幅（ＸＹ面内の幅）が大きくなるように形成されている。この場合、第１トラップサイトＴＳ１における磁化記録層１０の平面幅は、中央領域１２側よりも端部領域１１側の方が大きくなる。
中央領域１２内に第２トラップサイトＴＳ２を形成するための手段は、既出の図２〜図４で説明された例のいずれであってもよい。図２の例では、中央領域１２の側面に形成された凹凸１３、すなわち、中央領域１２の面内の凹凸１３が、第２トラップサイトＴＳ２として機能する。この凹凸１３は、磁化記録層１０をパターンニングする際に、当該凹凸１３に相当するパターンを有するマスクを用いることによって形成することができる。図３の例では、中央領域１２の表面に形成された凹凸１４、すなわち、中央領域１２の膜厚方向の凹凸１４が、第２トラップサイトＴＳ２として機能する。この凹凸１４は、イオンビームエッチング法などによって中央領域１２の膜表面を処理することで形成することができる。図４の例では、結晶質の磁性体膜が用いられ、その磁性体膜中の結晶粒界１５が、第２トラップサイトＴＳ２として機能する。結晶質の磁性体膜としては、ＣｏＰｔ合金膜、ＣｏＣｒＰｔ合金膜、ＣｏＰｄ合金膜、ＣｏＳｍ合金膜、Ｃｏ／Ｐｔ積層膜、Ｃｏ／Ｐｄ積層膜、ＦｅＰｔ合金膜、ＦｅＰｄ合金膜、Ｆｅ／Ｐｔ積層膜、Ｆｅ／Ｐｄ積層膜を用いることができる。
２−２．第２の例
図１３は、本実施の形態に係る磁壁移動素子１の他の例を示している。図１３で示される磁壁移動素子１は、既出の図７で示されたものと同様の構造を有しており、磁化記録層１０、導電層４０、磁化自由層５０、トンネルバリア層６０、及び磁化固定層７０を備えている。磁化自由層５０、トンネルバリア層６０及び磁化固定層７０が、読み出し部（ＭＴＪ）を形成している。
磁化記録層１０は、上記第１の例の場合と同じであり、重複する説明は省略される。本例において、磁化自由層５０及び磁化固定層７０は、面内磁気異方性を有する面内磁化膜で形成される。磁化固定層７０の磁化方向は例えば−Ｙ方向に固定されている。磁化自由層５０は、磁気記録層１０の中央領域１２と磁気的に結合しており、その磁化状態は中央領域１２の磁化状態に依存して変化する。
導電層４０としては、Ｔａ膜などを用いることができる。磁化自由層５０としては、ＮｉＦｅ合金膜、ＣｏＦｅ合金膜、ＣｏＦｅＮｉ合金膜、ＣｏＴａＺｒ合金膜、ＣｏＮｂＺｒ合金膜、ＣｏＦｅＢ合金膜などが例示される。トンネルバリア層６０としては、Ａｌ−Ｏ膜やＭｇＯ膜などが例示される。磁化固定層７０としては、ＮｉＦｅ合金膜、ＣｏＦｅ合金膜、ＣｏＦｅＮｉ合金膜、ＣｏＴａＺｒ合金膜、ＣｏＮｂＺｒ合金膜、ＣｏＦｅＢ合金膜などが例示される。あるいは、磁化固定層７０として、そのような合金膜と反強磁性体膜（ＰｔＭｎ合金膜、ＩｒＭｎ合金膜など）との積層膜を用いることもできる。
２−３．第３の例
図１４は、本実施の形態に係る磁壁移動素子１の更に例を示している。図１４で示される磁壁移動素子１は、既出の第１の例（図１０）と同様の構造を有している。但し、磁化記録層１０及び磁化固定層３０は、面内磁気異方性を有する面内磁化膜で形成される。
磁化記録層１０としては、ＮｉＦｅ合金膜、ＣｏＦｅ合金膜、ＣｏＦｅＮｉ合金膜、ＣｏＴａＺｒ合金膜、ＣｏＮｂＺｒ合金膜、ＣｏＦｅＢ合金膜などが例示される。トンネルバリア層２０としては、Ａｌ−Ｏ膜やＭｇＯ膜などが例示される。磁化固定層３０としては、ＮｉＦｅ合金膜、ＣｏＦｅ合金膜、ＣｏＦｅＮｉ合金膜、ＣｏＴａＺｒ合金膜、ＣｏＮｂＺｒ合金膜、ＣｏＦｅＢ合金膜などが例示される。あるいは、磁化固定層３０として、そのような合金膜と反強磁性体膜（ＰｔＭｎ合金膜、ＩｒＭｎ合金膜など）との積層膜を用いることもできる。
磁化固定層３０の磁化方向は例えば＋Ｘ方向に固定されている。磁化記録層１０の中央領域１２の磁化方向は、磁化固定層３０の磁化方向と平行あるいは反平行となる。磁化記録層１０の端部領域１１−１、１１−２の磁化方向は、Ｘ軸に沿って互いに逆向きに固定されている。磁化記録層１０の中央領域１２、トンネルバリア層２０及び磁化固定層３０が、読み出し部（ＭＴＪ）を形成している。
図１４において、各端部領域１１と中央領域１２との境界に第１トラップサイトＴＳ１を形成するために、端部領域１１−１、１１−２のそれぞれに隣接して第１磁性体膜８１及び第２磁性体膜８２が積層されている。第１磁性体膜８１及び第２磁性体膜８２の飽和磁化あるいは結晶磁気異方性は、磁化記録層１０を形成する磁性体膜のものと異なっている。第１磁性体膜８１及び第２磁性体膜８２としては、ＣｏＰｔ合金膜、ＣｏＣｒＰｔ合金膜、ＣｏＣｒＴａ合金膜、ＣｏＰｄ合金膜、ＰｔＭｎ合金膜、ＩｒＭｎ合金膜などを用いることができる。
また、図１５及び図１６に示されるように、第１トラップサイトＴＳ１は、各端部領域１１と中央領域１２との間の形状（膜厚や幅）の差によっても形成可能である。各端部領域１１と中央領域１２との間の段差（膜厚差、幅寸法差）によって、図１で示されたような第１ポテンシャル差ＰＡが発生し、第１トラップサイトＴＳ１が形成される。図１５において、各端部領域１１は中央領域１２よりも膜厚が大きくなるように形成されている。この場合、第１トラップサイトＴＳ１における磁化記録層１０の膜厚は、中央領域１２側よりも端部領域１１側の方が大きくなる。図１６において、各端部領域１１は中央領域１２よりも平面幅（ＸＹ面内の幅）が大きくなるように形成されている。この場合、第１トラップサイトＴＳ１における磁化記録層１０の平面幅は、中央領域１２側よりも端部領域１１側の方が大きくなる。
中央領域１２内に第２トラップサイトＴＳ２を形成するための手段は、既出の図２〜図４で説明された例のいずれであってもよい。図２の例では、中央領域１２の側面に形成された凹凸１３、すなわち、中央領域１２の面内の凹凸１３が、第２トラップサイトＴＳ２として機能する。この凹凸１３は、磁化記録層１０をパターンニングする際に、当該凹凸１３に相当するパターンを有するマスクを用いることによって形成することができる。図３の例では、中央領域１２の表面に形成された凹凸１４、すなわち、中央領域１２の膜厚方向の凹凸１４が、第２トラップサイトＴＳ２として機能する。この凹凸１４は、イオンビームエッチング法などによって中央領域１２の膜表面を処理することで形成することができる。図４の例では、結晶質の磁性体膜が用いられ、その磁性体膜中の結晶粒界１５が、第２トラップサイトＴＳ２として機能する。結晶質の磁性体膜としては、ＮｉＦｅ合金膜、ＣｏＦｅ合金膜、ＣｏＦｅＮｉ合金膜を用いることができる。
いずれの例でも、多値動作さらにはアナログ的動作が可能である（図５、図８、図９参照）。
３．ＭＲＡＭ
本実施の形態に係る磁壁移動型のＭＲＡＭは、上述の磁壁移動素子１をメモリセルとして用い、多値動作が可能である。図１７は、本実施の形態に係るＭＲＡＭ１００の構成の一例を示している。図１８は、図１７で示されるＭＲＡＭ１００に対するデータ書き込み／読み出しを要約的に示している。
ＭＲＡＭ１００は、複数のメモリセル（磁壁移動素子）１がアレイ状に配置されたメモリセルアレイ１０１を有している。このメモリセルアレイ１０１は、データの記録に用いられるメモリセル１と共に、データ読み出しの際に参照されるリファレンスセル１ｒを含んでいる。リファレンスセル１ｒの基本構造は、メモリセル１のものと同じである。
各メモリセル１（１ｒ）は、ワード線ＷＬとビット線対ＢＬ１、ＢＬ２（ＢＬ１ｒ、ＢＬ２ｒ）に接続されている。より詳細には、磁化記録層１０の端部領域１１−１及び１１−２はそれぞれ、第１トランジスタＴＲ１及び第２トランジスタＴＲ２を介して第１ビット線ＢＬ１（ＢＬ１ｒ）及び第２ビット線ＢＬ２（ＢＬ２ｒ）に接続されている。第１トランジスタＴＲ１と第２トランジスタＴＲ２のゲートはワード線ＷＬに接続されている。また、データ読み出し部としてのＭＴＪの一端はグランド線に接続されている。
複数のワード線ＷＬは、Ｘセレクタ１０２に接続されている。Ｘセレクタ１０２は、複数のワード線ＷＬから、対象メモリセル１ｓにつながる１本のワード線ＷＬを選択ワード線ＷＬｓとして選択する。選択ワード線ＷＬｓの電位は“Ｈｉｇｈ”に設定され、対象メモリセル１ｓの第１トランジスタＴＲ１及び第２トランジスタＴＲ２がＯＮする。複数の第１ビット線ＢＬ１は、Ｙ側電流終端回路１０４に接続されており、複数の第２ビット線ＢＬ２は、Ｙセレクタ１０３に接続されている。Ｙセレクタ１０３は、複数の第２ビット線ＢＬ２から、対象メモリセル１ｓにつながる１本の第２ビット線ＢＬ２を選択第２ビット線ＢＬ２ｓとして選択する。Ｙ側電流終端回路１０４は、複数の第１ビット線ＢＬ１から、対象メモリセル１ｓにつながる１本の第１ビット線ＢＬ１を選択第１ビット線ＢＬ１ｓとして選択する。このようにして、対象メモリセル１ｓが選択される。
Ｙ側電流源回路１０５は、選択第２ビット線ＢＬ２ｓに対し、所定の書き込み電流（ＩＷ１，ＩＷ２）の供給又は引き込みを行う電流源である。このＹ側電流源回路１０５は、書き込み電流の向きを定める電流セレクタ部と、定電流を供給する定電流源を備えている。Ｙ側電源回路１０６は、Ｙ側電流終端回路１０４に所定の電圧を供給する。その結果、Ｙ側電流源回路１０５による書き込み電流ＩＷ１，ＩＷ２は、対象メモリセル１ｓに書き込まれるデータに応じて、Ｙセレクタ１０３へ流れ込む、又は、Ｙセレクタ１０３から流れ出す。
例えば、ＭＴＪの抵抗値を増加させる書き込みの場合、第１ビット線ＢＬ１及び第２ビット線ＢＬ２の電位は、それぞれ“Ｈｉｇｈ”及び“Ｌｏｗ”に設定される。その結果、第１書き込み電流ＩＷ１が、第１ビット線ＢＬ１から、第１トランジスタＴＲ１、磁化記録層１０及び第２トランジスタＴＲ２を経由して、第２ビット線ＢＬ２に流れる。一方、ＭＴＪの抵抗値を減少させる書き込みの場合、第１ビット線ＢＬ１及び第２ビット線ＢＬ２の電位は、それぞれ“Ｌｏｗ”及び“Ｈｉｇｈ”に設定される。その結果、第２書き込み電流ＩＷ２が、第２ビット線ＢＬ２から、第２トランジスタＴＲ２、磁化記録層１０及び第１トランジスタＴＲ１を経由して、第１ビット線ＢＬ１に流れる。それら書き込み電流ＩＷ１、ＩＷ２のパルス数あるいはパルス幅を制御することによって、所望のデータを書き込むことが可能である。
データ読み出し時、例えば、第１ビット線ＢＬ１は“Ｏｐｅｎ”に設定され、第２ビット線ＢＬ２の電位は“Ｈｉｇｈ”に設定される。読み出し電流負荷回路１０７は、選択第２ビット線ＢＬ２ｓに所定の読み出し電流を流す。読み出し電流は、選択第２ビット線ＢＬ２ｓから、第２トランジスタＴＲ２、ＭＴＪを経由して、グランド線に流れる。同様に、読み出し電流負荷回路１０７は、リファレンスセル１ｒにつながるリファレンス第２ビット線ＢＬ２ｒに所定の電流を流す。センスアンプ１０８は、リファレンス第２ビット線ＢＬ２ｒの電位と選択第２ビット線ＢＬ２ｓの電位の差に基づいて、対象メモリセル１ｓからデータを読み出し、そのデータを出力する。
以上、本発明の実施の形態が添付の図面を参照することにより説明された。但し、本発明は、上述の実施の形態に限定されず、要旨を逸脱しない範囲で当業者により適宜変更され得る。
本出願は、２００８年２月１３日に出願された日本国特許出願２００８−０３１８１６を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Claims (16)

  1. 強磁性体膜で形成され磁壁を有する磁化記録層を備え、
    前記磁化記録層は、
    磁化方向が固定された一組の端部領域と、
    前記一組の端部領域の間に挟まれ前記磁壁が移動する中央領域と
    を含み、
    前記端部領域と前記中央領域との境界に、前記磁壁がトラップされる第１トラップサイトが形成され、
    前記中央領域内に、前記磁壁がトラップされる第２トラップサイトが少なくとも１つ形成されている
    磁壁移動素子。
  2. 請求の範囲１に記載の磁壁移動素子であって、
    前記中央領域内の前記第２トラップサイトの数は複数である
    磁壁移動素子。
  3. 請求の範囲１又は２に記載の磁壁移動素子であって、
    前記第１トラップサイトにおいて前記磁壁をトラップするためのポテンシャル差は、第１ポテンシャル差であり、
    前記第２トラップサイトにおいて前記磁壁をトラップするためのポテンシャル差は、前記第１ポテンシャル差より小さい第２ポテンシャル差である
    磁壁移動素子。
  4. 請求の範囲１乃至３のいずれか一項に記載の磁壁移動素子であって、
    前記第２トラップサイトは、前記中央領域の側面に形成された凹凸である
    磁壁移動素子。
  5. 請求の範囲１乃至３のいずれか一項に記載の磁壁移動素子であて、
    前記第２トラップサイトは、前記中央領域の表面に形成された凹凸である
    磁壁移動素子。
  6. 請求の範囲１乃至３のいずれか一項に記載の磁壁移動素子であって、
    前記第２トラップサイトは、前記中央領域における前記強磁性体膜中の結晶粒界である
    磁壁移動素子。
  7. 請求の範囲１乃至６のいずれか一項に記載の磁壁移動素子であって、
    前記第１トラップサイトにおける前記磁化記録層の膜厚は、前記中央領域側よりも前記端部領域側の方が大きい
    磁壁移動素子。
  8. 請求の範囲１乃至６のいずれか一項に記載の磁壁移動素子であって、
    前記第１トラップサイトにおける前記磁化記録層の平面幅は、前記中央領域側よりも前記端部領域側の方が大きい
    磁壁移動素子。
  9. 請求の範囲１乃至６のいずれか一項に記載の磁壁移動素子であって、
    前記一組の端部領域のそれぞれに隣接する第１磁性体膜と第２磁性体膜を更に備え、
    前記第１磁性体膜及び前記第２磁性体膜の飽和磁化あるいは結晶磁気異方性は、前記磁化記録層のものと異なる
    磁壁移動素子。
  10. 請求の範囲１乃至９のいずれか一項に記載の磁壁移動素子であって、
    前記一組の端部領域の間に電流を流すことにより、前記磁壁が、前記少なくとも１つの第２トラップサイトのいずれかあるいは前記第１トラップサイトに移動する
    磁壁移動素子。
  11. 請求の範囲１０に記載の磁壁移動素子であって、
    前記電流のパルス数に依存して、前記磁壁の移動量が変化する
    磁壁移動素子。
  12. 請求の範囲１０に記載の磁壁移動素子であって、
    前記電流のパルス幅に依存して、前記磁壁の移動量が変化する
    磁壁移動素子。
  13. 請求の範囲１乃至１２のいずれか一項に記載の磁壁移動素子であって、
    前記磁化記録層の前記中央領域の磁化状態に応じて抵抗値が変化する磁気抵抗素子を更に備える
    磁壁移動素子。
  14. 請求の範囲１３に記載の磁壁移動素子であって、
    前記磁気抵抗素子は、
    前記磁化記録層の前記中央領域と、
    磁化方向が固定された強磁性層である磁化固定層と、
    前記中央領域と前記磁化固定層とに挟まれた非磁性層と
    を有し、
    前記磁化固定層は、前記非磁性層を挟んで前記中央領域と対向する
    磁壁移動素子。
  15. 請求の範囲１３に記載の磁壁移動素子であって、
    前記磁気抵抗素子は、
    強磁性層である磁化自由層と、
    磁化方向が固定された強磁性層である磁化固定層と、
    前記磁化自由層と前記磁化固定層とに挟まれた非磁性層と
    を有し、
    前記磁化自由層は、前記磁化記録層の前記中央領域の磁気的に結合しており、
    前記磁化自由層の磁化状態は、前記中央領域の磁化状態に依存して変化する
    磁壁移動素子。
  16. アレイ状に配置された複数のメモリセルを備える磁壁移動型の磁気ランダムアクセスメモリであって、
    前記複数のメモリセルの各々は磁壁移動素子を備え、
    前記磁壁移動素子は、強磁性体膜で形成され磁壁を有する磁化記録層を備え、
    前記磁化記録層は、
    磁化方向が固定された一組の端部領域と、
    前記一組の端部領域の間に挟まれ前記磁壁が移動する中央領域と
    を含み、
    前記端部領域と前記中央領域との境界に、前記磁壁がトラップされる第１トラップサイトが形成され、
    前記中央領域内に、前記磁壁がトラップされる第２トラップサイトが少なくとも１つ形成されている
    磁気ランダムアクセスメモリ。
JP2009553377A 2008-02-13 2009-01-13 磁壁移動素子及び磁気ランダムアクセスメモリ Active JP5441005B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009553377A JP5441005B2 (ja) 2008-02-13 2009-01-13 磁壁移動素子及び磁気ランダムアクセスメモリ

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008031816 2008-02-13
JP2008031816 2008-02-13
PCT/JP2009/050287 WO2009101827A1 (ja) 2008-02-13 2009-01-13 磁壁移動素子及び磁気ランダムアクセスメモリ
JP2009553377A JP5441005B2 (ja) 2008-02-13 2009-01-13 磁壁移動素子及び磁気ランダムアクセスメモリ

Publications (2)

Publication Number Publication Date
JPWO2009101827A1 true JPWO2009101827A1 (ja) 2011-06-09
JP5441005B2 JP5441005B2 (ja) 2014-03-12

Family

ID=40956857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009553377A Active JP5441005B2 (ja) 2008-02-13 2009-01-13 磁壁移動素子及び磁気ランダムアクセスメモリ

Country Status (3)

Country Link
US (1) US8379429B2 (ja)
JP (1) JP5441005B2 (ja)
WO (1) WO2009101827A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10325639B2 (en) 2017-11-20 2019-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Initialization process for magnetic random access memory (MRAM) production
US10522746B1 (en) 2018-08-07 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Dual magnetic tunnel junction devices for magnetic random access memory (MRAM)
US10522745B2 (en) 2017-12-14 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance MgO capping layer for perpendicularly magnetized magnetic tunnel junctions
US12082509B2 (en) 2018-09-18 2024-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Dual magnetic tunnel junction (DMTJ) stack design

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101488832B1 (ko) * 2008-12-01 2015-02-06 삼성전자주식회사 자구벽 이동을 이용한 정보저장장치 및 그의 동작방법
US8331125B2 (en) * 2009-08-26 2012-12-11 International Business Machines Corporation Array architecture and operation for high density magnetic racetrack memory system
JP2011119537A (ja) * 2009-12-04 2011-06-16 Nec Corp メモリセル及び磁気ランダムアクセスメモリ
WO2011115794A2 (en) * 2010-03-16 2011-09-22 Massachusetts Institute Of Technology Switching mechanism of magnetic storage cell and logic unit using current induced domain wall motions
JP2011233835A (ja) * 2010-04-30 2011-11-17 Toshiba Corp 半導体記憶装置およびその製造方法
JP5618103B2 (ja) * 2010-06-03 2014-11-05 株式会社日立製作所 磁気抵抗効果素子及び磁気メモリ
JPWO2012002156A1 (ja) * 2010-06-29 2013-08-22 日本電気株式会社 磁気メモリ素子、磁気メモリ
US8648401B2 (en) 2010-09-17 2014-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Domain wall assisted spin torque transfer magnetresistive random access memory structure
US9006704B2 (en) 2011-02-11 2015-04-14 Headway Technologies, Inc. Magnetic element with improved out-of-plane anisotropy for spintronic applications
US8592927B2 (en) 2011-05-04 2013-11-26 Magic Technologies, Inc. Multilayers having reduced perpendicular demagnetizing field using moment dilution for spintronic applications
JP5856490B2 (ja) * 2012-01-20 2016-02-09 ルネサスエレクトロニクス株式会社 磁気抵抗効果素子及び磁気メモリ
WO2016182085A1 (ja) * 2015-05-14 2016-11-17 国立大学法人東北大学 磁気抵抗効果素子及び磁気メモリ装置
WO2017183574A1 (ja) * 2016-04-21 2017-10-26 Tdk株式会社 磁壁利用型スピンｍｏｓｆｅｔおよび磁壁利用型アナログメモリ
JP6885399B2 (ja) * 2016-04-21 2021-06-16 Tdk株式会社 磁気ニューロ素子
CN108780779B (zh) 2016-06-10 2023-04-25 Tdk株式会社 交换偏置利用型磁化反转元件、交换偏置利用型磁阻效应元件、交换偏置利用型磁存储器、非易失性逻辑电路及磁神经元元件
JP6743641B2 (ja) * 2016-10-18 2020-08-19 Tdk株式会社 磁場変調機構、磁場変調素子、アナログメモリ素子、及び、高周波フィルタ
US9966529B1 (en) 2017-03-17 2018-05-08 Headway Technologies, Inc. MgO insertion into free layer for magnetic memory applications
JP7013839B2 (ja) * 2017-04-14 2022-02-01 Tdk株式会社 磁壁利用型アナログメモリ、不揮発性ロジック回路及び磁気ニューロ素子
US10553299B2 (en) 2017-04-14 2020-02-04 Tdk Corporation Magnetic domain wall type analog memory element, magnetic domain wall type analog memory, nonvolatile logic circuit, and magnetic neuro-element
CN109643690B (zh) * 2017-04-14 2023-08-29 Tdk株式会社 磁壁利用型模拟存储元件、磁壁利用型模拟存储器、非易失性逻辑电路及磁神经元件
WO2019049591A1 (ja) 2017-09-07 2019-03-14 Tdk株式会社 スピン流磁化反転素子及びスピン軌道トルク型磁気抵抗効果素子
US11271148B2 (en) 2017-10-26 2022-03-08 Tdk Corporation Domain wall type magnetic recording element and magnetic recording array
US10056126B1 (en) 2017-10-27 2018-08-21 Honeywell International Inc. Magnetic tunnel junction based memory device
US10141333B1 (en) 2017-11-09 2018-11-27 International Business Machines Corporation Domain wall control in ferroelectric devices
US10109336B1 (en) 2017-11-09 2018-10-23 International Business Machines Corporation Domain wall control in ferroelectric devices
US10971293B2 (en) 2017-12-28 2021-04-06 Tdk Corporation Spin-orbit-torque magnetization rotational element, spin-orbit-torque magnetoresistance effect element, and spin-orbit-torque magnetization rotational element manufacturing method
JP6965760B2 (ja) * 2018-01-10 2021-11-10 Tdk株式会社 磁壁移動型磁気記録素子
US11469370B2 (en) 2018-01-11 2022-10-11 Tdk Corporation Domain wall motion type magnetic recording element
WO2019138535A1 (ja) 2018-01-12 2019-07-18 Tdk株式会社 磁壁移動型磁気記録素子及び磁気記録アレイ
US10665773B2 (en) 2018-01-26 2020-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride capping layer for spin torque transfer (STT)-magnetoresistive random access memory (MRAM)
CN110352456B (zh) 2018-02-01 2023-07-28 Tdk株式会社 数据的写入方法、检查方法、自旋元件的制造方法及磁阻效应元件
US10622048B2 (en) 2018-02-28 2020-04-14 Tdk Corporation Method for stabilizing spin element and method for manufacturing spin element
WO2019167198A1 (ja) 2018-02-28 2019-09-06 Tdk株式会社 スピン素子の安定化方法及びスピン素子の製造方法
WO2020095360A1 (ja) 2018-11-06 2020-05-14 Tdk株式会社 磁壁移動素子、磁壁移動型磁気記録素子及び磁気記録アレイ
US10950782B2 (en) 2019-02-14 2021-03-16 Headway Technologies, Inc. Nitride diffusion barrier structure for spintronic applications
CN116867350A (zh) * 2019-02-22 2023-10-10 Tdk株式会社 磁畴壁移动元件和磁记录阵列
JP7196701B2 (ja) * 2019-03-13 2022-12-27 Tdk株式会社 磁壁移動素子、磁気記録アレイ及び半導体装置
US11264566B2 (en) 2019-06-21 2022-03-01 Headway Technologies, Inc. Magnetic element with perpendicular magnetic anisotropy (PMA) and improved coercivity field (Hc)/switching current ratio
US11264560B2 (en) 2019-06-21 2022-03-01 Headway Technologies, Inc. Minimal thickness, low switching voltage magnetic free layers using an oxidation control layer and magnetic moment tuning layer for spintronic applications
JP2021015839A (ja) 2019-07-10 2021-02-12 Tdk株式会社 磁気メモリ及び磁気メモリの制御方法
JP7081694B2 (ja) * 2019-10-03 2022-06-07 Tdk株式会社 磁気記録層、磁壁移動素子及び磁気記録アレイ
WO2021149242A1 (ja) 2020-01-24 2021-07-29 Tdk株式会社 スピン素子及びリザボア素子
US11545618B2 (en) 2020-01-24 2023-01-03 Tdk Corporation Spin element and reservoir element including high resistance layer
JP2021125642A (ja) * 2020-02-07 2021-08-30 キオクシア株式会社 磁気メモリ
US11139340B2 (en) 2020-02-12 2021-10-05 Tdk Corporation Spin element and reservoir element
US11776604B2 (en) 2020-03-05 2023-10-03 Tdk Corporation Magnetic recording array and magnetoresistance effect unit
US11948615B2 (en) 2020-03-05 2024-04-02 Tdk Corporation Magnetic recording array
JP6819843B1 (ja) 2020-03-05 2021-01-27 Tdk株式会社 磁気記録アレイ、ニューロモルフィックデバイスおよび磁気記録アレイの制御方法
WO2022003957A1 (ja) 2020-07-03 2022-01-06 Tdk株式会社 集積装置及びニューロモーフィックデバイス
JP7520651B2 (ja) 2020-09-04 2024-07-23 Tdk株式会社 磁気抵抗効果素子および磁気メモリ
WO2022070378A1 (ja) * 2020-10-01 2022-04-07 Tdk株式会社 磁壁移動素子および磁気アレイ
JP7520673B2 (ja) 2020-10-02 2024-07-23 Tdk株式会社 集積装置及びニューロモーフィックデバイス
WO2022085190A1 (ja) 2020-10-23 2022-04-28 Tdk株式会社 ニューロモーフィックデバイス
WO2022137284A1 (ja) 2020-12-21 2022-06-30 Tdk株式会社 磁気抵抗効果素子
KR20220098536A (ko) 2021-01-04 2022-07-12 삼성전자주식회사 자기 메모리 장치
US11696512B2 (en) 2021-01-05 2023-07-04 Tdk Corporation Magnetic domain wall moving element and magnetic array
JP7143968B1 (ja) * 2021-01-12 2022-09-29 Tdk株式会社 磁気アレイ、磁気アレイの制御方法及び磁気アレイの制御プログラム
US11664059B2 (en) 2021-06-02 2023-05-30 International Business Machines Corporation Low power MTJ-based analog memory device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3369225A (en) * 1964-05-05 1968-02-13 Lab For Electronics Inc Thin film shift register
JPH11337527A (ja) * 1998-05-28 1999-12-10 Nippon Steel Corp バルクハウゼンノイズの検出方法
KR100450794B1 (ko) 2001-12-13 2004-10-01 삼성전자주식회사 마그네틱 랜덤 엑세스 메모리 및 그 작동 방법
US6970379B2 (en) 2003-10-14 2005-11-29 International Business Machines Corporation System and method for storing data in an unpatterned, continuous magnetic layer
JP4143020B2 (ja) 2003-11-13 2008-09-03 株式会社東芝 磁気抵抗効果素子および磁気メモリ
JP4413603B2 (ja) * 2003-12-24 2010-02-10 株式会社東芝 磁気記憶装置及び磁気情報の書込み方法
KR101122496B1 (ko) * 2004-01-15 2012-03-15 고쿠리츠다이가쿠호진 도호쿠다이가쿠 전류 주입 자벽 이동 소자
US7042036B2 (en) * 2004-08-05 2006-05-09 The University Of Chicago Magnetic memory using single domain switching by direct current
KR20070072522A (ko) * 2004-10-27 2007-07-04 각고호우징 게이오기주크 자기 저항 효과 소자 및 자기 메모리 장치
JP2007005664A (ja) * 2005-06-27 2007-01-11 Fuji Electric Holdings Co Ltd スピン注入磁化反転素子
WO2007015474A1 (ja) * 2005-08-01 2007-02-08 Japan Science And Technology Agency 磁気メモリー
US7929342B2 (en) * 2005-08-15 2011-04-19 Nec Corporation Magnetic memory cell, magnetic random access memory, and data read/write method for magnetic random access memory
JP2007123640A (ja) 2005-10-28 2007-05-17 Sharp Corp 磁気メモリ、情報記録／再生方法、情報再生方法、情報記録方法
KR100763910B1 (ko) * 2006-02-23 2007-10-05 삼성전자주식회사 마그네틱 도메인 드래깅을 이용하는 자성 메모리 소자
US7626856B2 (en) * 2006-03-20 2009-12-01 Fuji Electric Device Technology Co., Ltd. Magnetic recording element
JP2007317895A (ja) * 2006-05-26 2007-12-06 Fujitsu Ltd 磁気抵抗メモリ装置
US7869266B2 (en) * 2007-10-31 2011-01-11 Avalanche Technology, Inc. Low current switching magnetic tunnel junction design for magnetic memory using domain wall motion
JP5299735B2 (ja) * 2007-08-24 2013-09-25 日本電気株式会社 磁壁ランダムアクセスメモリ
US7825445B2 (en) * 2007-11-29 2010-11-02 Seagate Technology Llc Magnetoresistive memory elements with separate read and write current paths
US7876595B2 (en) * 2008-09-19 2011-01-25 Seagate Technology Llc Magnetic shift register as counter and data storage device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10325639B2 (en) 2017-11-20 2019-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Initialization process for magnetic random access memory (MRAM) production
US10867651B2 (en) 2017-11-20 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Initialization process for magnetic random access memory (MRAM) production
US10522745B2 (en) 2017-12-14 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance MgO capping layer for perpendicularly magnetized magnetic tunnel junctions
US11696511B2 (en) 2017-12-14 2023-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance MgO capping layer for perpendicularly magnetized magnetic tunnel junctions
US10522746B1 (en) 2018-08-07 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Dual magnetic tunnel junction devices for magnetic random access memory (MRAM)
US11495738B2 (en) 2018-08-07 2022-11-08 Taiwan Semiconductor Manufacturing Company, Ltd Dual magnetic tunnel junction devices for magnetic random access memory (MRAM)
US12082509B2 (en) 2018-09-18 2024-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Dual magnetic tunnel junction (DMTJ) stack design

Also Published As

Publication number Publication date
JP5441005B2 (ja) 2014-03-12
WO2009101827A1 (ja) 2009-08-20
US20110129691A1 (en) 2011-06-02
US8379429B2 (en) 2013-02-19

Similar Documents

Publication Publication Date Title
JP5441005B2 (ja) 磁壁移動素子及び磁気ランダムアクセスメモリ
JP5206414B2 (ja) 磁気メモリセルおよび磁気ランダムアクセスメモリ
JP5062481B2 (ja) 磁気メモリセル、磁気ランダムアクセスメモリ、及び磁気ランダムアクセスメモリへのデータ読み書き方法
US8040724B2 (en) Magnetic domain wall random access memory
US20050259463A1 (en) Multi-bit magnetic random access memory device
US9129692B1 (en) High density magnetic random access memory
WO2016182085A1 (ja) 磁気抵抗効果素子及び磁気メモリ装置
JP5545213B2 (ja) 磁気ランダムアクセスメモリ及びその初期化方法
JP2007080952A (ja) 多値記録スピン注入磁化反転素子およびこれを用いた装置
JPWO2007119446A1 (ja) Ｍｒａｍ、及びｍｒａｍのデータ読み書き方法
WO2010004881A1 (ja) 磁気ランダムアクセスメモリ、並びに磁気ランダムアクセスメモリの初期化方法及び書き込み方法
JP7267623B2 (ja) 磁気抵抗効果素子及び磁気メモリ
TWI422083B (zh) Magnetic memory lattice and magnetic random access memory
JP2006332527A (ja) 磁気記憶素子
JP5201538B2 (ja) 磁気ランダムアクセスメモリ
JP5445029B2 (ja) 磁気抵抗素子、及び磁壁ランダムアクセスメモリ
US7352613B2 (en) Magnetic memory device and methods for making a magnetic memory device
JP2003229544A (ja) 磁気記憶装置
JP2006134363A (ja) 磁気ランダムアクセスメモリ
JP2002353417A (ja) 磁気抵抗効果素子および磁気メモリ装置
JP2004296858A (ja) 磁気記憶素子及び磁気記憶装置
JP6886888B2 (ja) 磁壁移動素子および磁気メモリ
JP2002353418A (ja) 磁気抵抗効果素子および磁気メモリ装置
JP2001256773A (ja) 磁気メモリセルのアクセス方法及び磁気メモリセル
JP4749037B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131125

R150 Certificate of patent or registration of utility model

Ref document number: 5441005

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131208