JPWO2009004968A1 - 試験装置 - Google Patents

試験装置 Download PDF

Info

Publication number
JPWO2009004968A1
JPWO2009004968A1 JP2009521595A JP2009521595A JPWO2009004968A1 JP WO2009004968 A1 JPWO2009004968 A1 JP WO2009004968A1 JP 2009521595 A JP2009521595 A JP 2009521595A JP 2009521595 A JP2009521595 A JP 2009521595A JP WO2009004968 A1 JPWO2009004968 A1 JP WO2009004968A1
Authority
JP
Japan
Prior art keywords
test
wafer under
under test
units
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009521595A
Other languages
English (en)
Other versions
JP5379685B2 (ja
Inventor
昇 沖野
昇 沖野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2009521595A priority Critical patent/JP5379685B2/ja
Publication of JPWO2009004968A1 publication Critical patent/JPWO2009004968A1/ja
Application granted granted Critical
Publication of JP5379685B2 publication Critical patent/JP5379685B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67748—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber horizontal transfer of a single workpiece
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本発明に係る試験装置は、被試験ウェハに形成された回路と試験信号を送受信する試験モジュール、試験モジュールおよび被試験ウェハの間で試験信号の伝送経路を結合する結合部、圧力を供給された場合に被試験ウェハを結合部に当接させる保持部、並びに、保持部および結合部を収容する筐体を各々が有して、筐体の内部で被試験ウェハを試験する複数の試験ユニットと、複数の試験ユニットによる試験の対象となる被試験ウェハを格納した、複数の試験ユニットに対して共通な格納部と、格納部および複数の試験ユニットの各々の間で被試験ウェハを搬送する搬送部と、複数の試験ユニットの各々に試験の手順を指示するメインフレームと、複数の試験ユニットの各々に電力を供給する、複数の試験ユニットに対して共通な電源と、複数の試験ユニットの各々に圧力を供給する、複数の試験ユニットに対して共通な圧力源とを備える。

Description

本発明は、試験装置に関する。より詳細には、本発明は、複数の被試験ウェハの試験を同時に実行できる試験装置に関する。本出願は、下記の日本出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
１．特願２００７−１７１５５５ 出願日 ２００７年０６月２９日
集積回路は、一枚の半導体ウェハ、ガラスウェハ等に数多くのデバイスを形成した後、これをダイシングして、更にダイをひとつずつパッケージングして製品化される。また、ボールグリッドアレイ（ＢＧＡ：Ｂａｌｌ Ｇｒｉｄ Ａｒａｙ）型デバイスのように、ウェハの状態でパッケージングして、その後にダイシングする場合もある。
いずれの場合も、パッケージングされる前の前工程において、ウェハ上に形成された回路の試験を実施する場合がある。前工程における試験では、被試験ウェハの要所にそれぞれプローブピンを押し当てることにより、被試験ウェハの回路と試験装置の回路とを電気的に接続する。これにより、試験装置から送信された試験信号を被試験ウェハの回路により処理させて、各回路の機能および性能を評価することができる。
下記の特許文献１には、試験信号を発生するプローブカードを交換できる半導体試験装置において、半導体試験装置自体の動作を検証する自己診断ボードを、プローブカードに換えて装着することが記載される。このような半導体試験装置は、プローブカードを交換することにより種々の試験が実行できると共に、自己診断ボードを装着して、半導体試験装置自体の検査も容易に実行できる。
また、下記の特許文献２には、被試験ウェハに対する接点となるニードルを支持するプローブカードに発熱パターンを設けることにより、被試験ウェハの変形に追従して良好な接触を得ることが記載される。更に、下記の特許文献３には、プローブピンとしてのニードルと同じ面に接地に接続された接点を設けることにより、試験信号の品質を向上させることが記載される。
特開平０８−３０６７５０号公報 特開２０００−３４６８７５号公報 特開２００１−０７７６１０号公報
近年、集積回路の大規模化および多機能化が急速に進み、実施すべき試験の内容が複雑化すると共に、試験の種類も増加している。このため、各集積回路の試験工程に要する時間も増加しつつある。
また、種々の電子機器の普及に伴い、集積回路の生産量も著しく増加している。このため、製造工程において試験工程が占める時間が、製造コストに影響を与える場合もある。
更に、試験そのものの実行に要する時間が増加したので、試験装置において被試験ウェハを搬送するハンドラ等の設備の稼働率が低下している。このため、試験装置の利用効率が低下して、試験に要するコストを相対的に上昇させる原因となっている。
このように、試験工程のスループットを上昇させることが、集積回路製造における技術課題となる。また、試験装置の各部の利用効率を向上させることも課題のひとつとなる。
そこで、上記課題の解決を目的する目的で、本発明の第１の形態として、被試験ウェハに形成された回路と試験信号を送受信する試験モジュール、試験モジュールおよび被試験ウェハの間で試験信号の伝送経路を結合する結合部、圧力を供給された場合に被試験ウェハを結合部に当接させる保持部、並びに、保持部および結合部を収容する筐体を各々が有して、筐体の内部で被試験ウェハを試験する複数の試験ユニットと、複数の試験ユニットによる試験の対象となる被試験ウェハを格納した、複数の試験ユニットに対して共通な格納部と、格納部および複数の試験ユニットの各々の間で被試験ウェハを搬送する搬送部と、複数の試験ユニットの各々に試験の手順を指示するメインフレームと、複数の試験ユニットの各々に電力を供給する、複数の試験ユニットに対して共通な電源と、複数の試験ユニットの各々に圧力を供給する、複数の試験ユニットに対して共通な圧力源とを備える試験装置が提供される。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
試験装置２００全体の構造を模式的に示す断面図である。 試験ユニット１００の内部構造と動作状態を模式的に示す断面図である。 試験ユニット１００の他の動作状態を模式的に示す断面図である。 試験ユニット１００のまた他の動作状態を模式的に示す断面図である。 シール１２６の機能を説明する模式図である。 試験装置２００の平面的なレイアウトを示す模式的な平面図である。 他の試験装置３００の平面的なレイアウトを示す模式的な平面図である。 他の実施形態に係る試験ユニット１０２の構造を示す図である。 試験ユニット１０２の動作を説明する図である。
符号の説明
１００、１０２ 試験ユニット
１０１ 試験ユニットスタック
１１０ 試験モジュール
１１２ 試験ボード
１１４ 試験信号コネクタ
１１６ 試験信号ケーブル
１１８、１７２ ブレーカ
１２０ コンタクトユニット
１２２ プローブカード
１２４、２２６ チャック
１２６ シール
１２８ バンパ
１３２、２１２ ガイドレール
１３４ キャリッジ
１３６ キャリッジドライバ
１４０ シャッタ
１４２ シャッタモータ
１５０ ステージ
１５２、１５６、２２２ リフト
１５４ バルーン
１６０ ウェハトレイ
１６２ ピット
１７０ レギュレータ
１８０ ケース
１８２、３３２ 電源コネクタ
１８４、３１４ 信号コネクタ
１８６、２３０、３２２ ゲート
１９０ バルブ
２００、３００ 試験装置
２０１、２０２ ハンドラ
２１０ ガイドポール
２２０ マニピュレータ
２２４ パンタグラフ
３０１ 共用スタック
３１０ メインフレーム
３１２ 制御ボード
３２０ ウェハ格納部
３３０ 共用電源
４０１ 被試験ウェハ
４１０ ウェハカセット
４０３ 回路
４０５ フラット
５１０ 圧力源
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、試験ユニット１００（図２参照）を含んで形成された試験装置２００の構造を模式的に示す断面図である。同図に示すように、試験装置２００は、積層された複数の試験ユニット１００により形成された試験ユニットスタック１０１と、複数の試験ユニット１００に対して共通に使用される搬送機構としてのハンドラ２０１と、やはり複数の試験ユニット１００に対して共通に使用される共用スタック３０１とを含む。更に、複数の試験ユニット１００に負圧又は正圧の圧力を供給する圧力源５１０も試験装置２００に含まれる。ここで用いられる圧力源５１０は、複数の試験ユニット１００に負圧を供給する減圧タンクとなる。
試験ユニットスタック１０１は、互いに同じ構造を有する試験ユニット１００を鉛直に積層して形成される。個々の試験ユニット１００は、試験信号を発生する試験モジュール１１０（図２参照）と、被試験ウェハ４０１を試験モジュール１１０に電気的に結合させる機構を備えたテストヘッドとして機能する。これにより、この試験装置２００は、複数の被試験ウェハ４０１に対して、同時に並行して試験を実行できる。試験ユニット１００の内部構造と動作については、図２から図４までを参照して後述する。
ハンドラ２０１は、試験ユニットスタック１０１全体の高さをカバーできるガイドポール２１０と、ガイドポール２１０に沿って昇降するマニピュレータ２２０（図６参照）を備える。マニピュレータ２２０は、ガイドポール２１０に沿って昇降するリフト２２２と、リフト２２２に搬送されて昇降しつつ伸縮するパンタグラフ２２４と、パンタグラフ２２４の先端に支持されたチャック２２６とを含む。リフト２２２およびパンタグラフ２２４並びにパンタグラフ２２４およびチャック２２６は、相互に角度を変えることができる。これにより、試験装置２００内の限られたスペースで、被試験ウェハ４０１の大きな移動量を得ることができる。
また、ハンドラ２０１の内部は、ゲート２３０を介して、後述するウェハ格納部３２０の内部と連通する。これにより、後述するウェハカセット４１０から被試験ウェハ４０１を１枚ずつ取り出して試験ユニット１００にロードすると共に、試験を終えた被試験ウェハ４０１を試験ユニット１００からアンロードして、ウェハカセット４１０に戻す。
なお、被試験ウェハ４０１に対するテスト、試験内容によって数分から１時間以上に及ぶ場合がある。このため、試験時間に対して被試験ウェハ４０１の搬送時間は短いので、少数のハンドラ２０１により、多数の試験ユニット１００のロード／アンロードを担うことができる。また、換言すれば、ひとつのハンドラ２０１が複数の試験ユニット１００へのロード／アンロードを担うことにより、ハンドラ２０１の使用効率を向上させることができる。
また、上記のハンドラ２０１は、１本のガイドポール２１０とそれに装着されたひとつのマニピュレータ２２０を備える。しかしながら、１本のガイドポール２１０に複数のマニピュレータ２２０を装着して被試験ウェハ４０１の搬送を分担させ、ハンドラ２０１の処理能力を高くすることもできる。また、ガイドポール２１０を複数設けてそれぞれにマニピュレータ２２０を装着することにより、複数のマニピュレータ２２０を全く独立して動作させることもできる。
共用スタック３０１は、メインフレーム３１０、ウェハ格納部３２０および共用電源３３０を備える。メインフレーム３１０は、複数の制御ボード３１２を収容して、試験装置２００全体の動作を制御する制御信号を発生する。発生された制御信号は、信号コネクタ３１４を介して接続された、試験装置２００の他の要素に伝達される。
ウェハ格納部３２０は、試験に供される被試験ウェハ４０１を収容したウェハカセット４１０を格納する。また、ウェハ格納部３２０は、ゲート３２２を介して、ハンドラ２０１の内部と連通する。なお、図面にはひとつのウェハカセット４１０が描かれるが、試験前と試験後で異なるウェハカセット４１０に被試験ウェハ４０１を収容する場合もある。このような場合は、ウェハ格納部３２０に複数のウェハカセット４１０が格納される。
共用電源３３０は、外部の商用電源等から電力を供給される。供給された電力は、電源コネクタ３３２を介して、試験装置２００を形成する各要素に適切な電圧で分配される。なお、図示は省略したが、共用電源３３０には、外部からのノイズを遮断すると共に、過電流の出力を遮断する安全装置を設けることが好ましい。
圧力源５１０は、負圧を蓄積して、試験ユニット１００の各々に対して負圧を供給する。試験ユニット１００各々において、圧力源５１０の負圧はバルブ１９０を介して結合される。バルブ１９０は、制御信号または試験信号により開閉されて、試験ユニット１００に断続的に供給される。試験モジュール供給された負圧は、図４を参照して後述するように、被試験ウェハ４０１をプローブカード１２２（図２参照）に圧接させる場合に利用される。また、この負圧は、被試験ウェハ４０１の搬送等、他の動作の動力源として利用することもできる。
なお、供給される負圧を安定させる目的で、試験ユニット１００側に圧力センサを設けて、圧力源５１０の内圧を調整することも好ましい。また、試験ユニット１００の各々に減圧バルブを設けて、供給された負圧を調整させることもできる。
図２は、試験ユニット１００を単独で示す模式的な断面図である。同図に示すように、試験ユニット１００は、複数の試験モジュール１１０と、被試験ウェハ４０１（図５参照）に対するコンタクトユニット１２０と、コンタクトユニット１２０に被試験ウェハ４０１を当接させる一連の機構を共通のケース１８０内部に備え、全体としてテストヘッドの機能を有する。
試験ユニット１００において、試験モジュール１１０の各々は、試験信号を発生し、且つ、被試験ウェハ４０１上の回路４０３（図５参照）から受信した試験信号を処理する試験ボード１１２を収容する。また、試験ボード１１２の各々は、試験信号コネクタ１１４および試験信号ケーブル１１６を介して、後述するコンタクトユニット１２０に結合される。従って、試験信号コネクタ１１４を挿抜することにより、試験ボード１１２を容易に交換して、異なる内容の試験を実行させることができる。
また、一連の試験モジュール１１０は、信号コネクタ１８４を介して、メインフレーム３１０に結合される。これにより、メインフレーム３１０の総合的な制御の下に、試験ユニット１００は相互に連携して試験を実行できる。
更に、試験モジュール１１０の各々は、被試験ウェハ４０１上の回路４０３に対して過電流が発生した場合に、それを遮断するブレーカ１１８を備える。これにより、高価なプローブカード１２２等の焼損を防止できる。なお、ブレーカ１１８には、被試験ウェハ４０１全体に対する過電流を防止するブレーカ１１８と、個別の回路４０３に対する過電流を防止するブレーカ１１８とを二重に設けることが好ましい。
コンタクトユニット１２０は、圧力源５１０から供給された負圧により被試験ウェハ４０１を吸着するチャック１２４と、チャック１２４の下面に突出するプローブカード１２２とを含む。また、チャック１２４の下面には、プローブカード１２２を包囲してシール１２６が装着される。これにより、被試験ウェハ４０１がチャック１２４に当接した場合に、被試験ウェハ４０１の縁部近傍とチャック１２４の間を気密に封止して、被試験ウェハ４０１をチャック１２４に吸着できる。
プローブカード１２２は、下方に向かって垂下された多数のプローブピンを有する。プローブピンの先端は、被試験ウェハ４０１上のパッドの配置に対応している。これにより、被試験ウェハ４０１がプローブカード１２２に押し付けられた場合に、被試験ウェハ４０１上の回路４０３と、試験ユニット１００とを電気的に結合させることができる。
コンタクトユニット１２０の下方には、ステージ１５０と、それに搭載されたリフト１５２が配置される。ステージ１５０は、その上面を水平に二次元的に移動させて、搭載された被試験ウェハ４０１とコンタクトユニット１２０とを相互に精密に位置合わせすることができる。なお、位置合わせは、図示していないカメラ等を用いて目視で制御することができるが、被試験ウェハ４０１に形成されたフラット４０５（図５参照）等を利用して自動化することもできる。
一方、リフト１５２は、後述するようにその上面を昇降させることができる。これにより、搭載された被試験ウェハ４０１をコンタクトユニット１２０に向かって持ち上げることができる。なお、ステージ１５０およびリフト１５２はそれぞれ駆動モータを有する。これにより、外部からの電気信号により制御できる。
試験ユニット１００は更に、ハンドラ２０１のマニピュレータ２２０によりロードされた被試験ウェハ４０１を搭載するウェハトレイ１６０と、被試験ウェハ４０１を搭載したウェハトレイ１６０をリフト１５２の上に移動させるキャリッジ１３４とを備える。ウェハトレイ１６０は、被試験ウェハ４０１と相補的な内面形状を有するピット１６２を有する。これにより、マニピュレータ２２０によりロードされた被試験ウェハ４０１を保持すると共に保護する。
また、図示は省略したが、ウェハトレイ１６０にヒータを内蔵して、試験に供する被試験ウェハ４０１を設定された温度まで加熱させることもできる。更に、ウェハトレイ１６０に温度センサを設けて帰還制御することにより、個別の被試験ウェハ４０１の状態に関わらず、複数の試験ユニット１００相互の間で均一な条件で試験を実行できる。
上記のようなウェハトレイ１６０は、試験ユニット１００の内部において、キャリッジ１３４に搭載される。キャリッジ１３４は、ケース１８０内に水平に配置されたガイドレール１３２を挿通される。ガイドレール１３２の一端には、キャリッジ１３４の移動を駆動するキャリッジドライバ１３６配置され、これにより、キャリッジ１３４は、ガイドレール１３２に沿って水平に移動する。
なお、図２に示した状態では、マニピュレータ２２０のチャック２２６が、ガイドレール１３２の図上左端近傍に位置するウェハトレイ１６０の上方まで被試験ウェハ４０１をロードしている。また、ケース１８０は側方に開口したゲート１８６を有して、被試験ウェハ４０１は、ゲート１８６を通じてロードされる。
更に、試験ユニット１００は、外部から電力の供給を受ける電源コネクタ１８２の直後に、レギュレータ１７０およびブレーカ１７２を備えてもよい。レギュレータ１７０は、共通電源３３０から供給されて試験ユニット１００の内部に分配される電力を管理して、電圧を安定させる。これにより、他の試験ユニット１００の動作による電源電圧の変動等を補償して、試験ユニット１００の各部の動作を安定させることができる。また、実行する試験の精度も向上させる。
ブレーカ１７２は、試験ユニット１００に過電流が流れる恐れがある場合に、試験ユニット１００を共通電源３３０から切り離す。これにより、試験ユニット１００自体の過電流による損傷が防止できる。また、試験ユニット１００に生じた障害が、他の試験ユニット１００、試験装置２００全体に影響を及ぼすことを防止することもできる。更に、試験が実行されている期間は、過電流による被試験ウェハ４０１の破損を防止し、被試験ウェハ４０１の歩留り低下を防止できる。
図３は、図２に示した試験ユニット１００の異なる動作状態を示す図である。同図に示すように、この動作状態において、マニピュレータ２２０は、ケース１８０の外部に退避する。また、ケース１８０の内部に装着されたシャッタモータ１４２により駆動されて、シャッタは、ケース１８０のゲート１８６を閉鎖する。これにより、ケース１８０内部は外部の環境から遮断される。
また、ケース１８０の内部においては、キャリッジ１３４がガイドレール１３２に沿って移動する。これにより、ピット１６２に被試験ウェハ４０１を収容したウェハトレイ１６０が、リフト１５２の上方まで搬送される。換言すれば、これにより、被試験ウェハ４０１が、コンタクトユニット１２０の下方まで搬送される。
図４は、図２および図３に示した試験ユニット１００の更に異なる動作状態を示す図である。同図に示すように、この動作状態においては、リフト１５２がウェハトレイ１６０を上昇させて、被試験ウェハ４０１をコンタクトユニット１２０に押し当てる。これにより、チャック１２４の下面と被試験ウェハ４０１の上面との間を、シール１２６が気密に封止する。
また、バルブ１９０が開放され、チャック１２４は圧力源５１０内の負圧に連通するので、チャック１２４は被試験ウェハ４０１を吸着する。これにより、プローブカード１２２に形成されたプローブピンの下端が被試験ウェハ４０１の上面に圧接され、被試験ウェハ４０１に形成された回路４０３と試験ユニット１００とが電気的に結合される。
こうして、被試験ウェハ４０１と試験ユニット１００との間に一時的な電気的な結合が形成されるので、被試験ウェハ４０１の表面に形成された回路４０３を動作させて試験ができる。また、ひとつの被試験ウェハ４０１に形成された多数の回路４０３を一括して試験できるので効率がよい。また、この試験によりフェイルが検出された回路４０３は、ダイボンディング、パッケージング等の工程にかかる前に破棄されるので、パッケージング後の歩留りを向上させることができる。
なお、被試験ウェハ４０１に形成された回路４０３はそれぞれが複数のパッドを有するので、それらの全てに電気的結合を形成する目的で、プローブカード１２２は非常に多数のプローブピンを有する。このため、プローブカード１２２は高価にならざるを得ない。一方、プローブピンの各々は細いので、過大な電流が流れた場合は焼損する場合がある。このような場合、焼損したプローブピンを含むプローブカード１２２は、全体が処分される。
図５は、図４に示した状態において、シール１２６が被試験ウェハ４０１に接した状態を説明する図である。同図に示すように、被試験ウェハ４０１の表面には、複数の回路４０３がマトリクス状に配列した状態で形成される。なお、図中では、境界が判りやすくなるように回路４０３に２種類のハッチングを与えたが、多くの被試験ウェハ４０１では、同じ回路が複数形成される。
上記のような被試験ウェハ４０１において、被試験ウェハ４０１がフラット４０５を除いて円形であるのに対して、回路４０３の多くは矩形の形状を有する。このため、被試験ウェハ４０１の周縁部には回路４０３の形成されない平滑な領域が残る。前記したマニピュレータ２２０のチャック２２６も、この平滑な領域において被試験ウェハ４０１を吸着する。
このような被試験ウェハ４０１に対して、シール１２６は、回路４０３が形成された領域の直近において被試験ウェハ４０１に接する。これにより、シール１２６および被試験ウェハ４０１が密着して高い気密性が得られる。また、吸着のために減圧すべき領域が小さくなるので、圧力源５１０内部の負圧の消費も抑制される。
なお、図５に示すように、被試験ウェハ４０１の表面には、回路４０３が非対称に配置される。従って、上記のように回路４０３の直近に密着させるシール１２６の形状も非対称になる。このため、チャック１２４に被試験ウェハ４０１を吸着させる段階では、被試験ウェハ４０１の向きが一定であることが好ましい。
被試験ウェハ４０１の向きを変える機能は、ハンドラ２０１のマニピュレータ２２０、ウェハトレイ１６０、ステージ１５０、リフト１５２のいずれにも担わせることができるので、適宜選択される。また、被試験ウェハ４０１の向きを検知する方法としては、被試験ウェハ４０１のフラット４０５を検出して向きを検知する方法、被試験ウェハ４０１の位置合わせをする場合に用いるカメラ等を利用した目視による方法等が適宜選択される。
また、上記の実施形態では、被試験ウェハ４０１、シール１２６およびチャック１２４により封止された領域の内部を減圧することにより被試験ウェハ４０１をプローブカード１２２に押し付けている。しかしながら、封止された領域に対して外側の圧力がより高ければ同様の効果が得られるので、ケース１８０内を加圧して、同領域を大気に連通させる等の構造によっても同様の効果が得られる。ただし、この場合は、シャッタ１４０によるゲート１８６の封止を気密にすることが求められる。
図６は、図１に示した試験装置２００の平面的なレイアウトを模式的に示す図である。同図に示すように、ウェハ格納部３２０の高さに着目すると、試験ユニット１００（試験ユニットスタック１０１）、ハンドラ２０１、ウェハ格納部３２０（共用スタック３０１）が一列に配列され、一般的な半導体試験装置と同じ面積を占有する。
また、ハンドラ２０１の内部は、ゲート３２２、２３０を介してウェハ格納部３２０に連通する。これにより、ハンドラ２０１は、ウェハ格納部３２０に格納されたウェハカセット４１０から被試験ウェハ４０１を搬出または搬入できる。更に、ハンドラ２０１は、ゲート１８６を介して試験ユニット１００に被試験ウェハ４０１をロードまたはアンロードできる。
この試験装置２００では、図１に示したように、試験ユニットスタック１０１は積層された複数の試験ユニット１００を含む。従って、同時に複数の被試験ウェハ４０１を試験することができるので、試験装置２００の設置面積を増加させることなく処理量を増加させることができる。換言すれば、この試験装置２００は、被試験ウェハ４０１の１枚当たりの試験時間を短縮できる。
被試験ウェハ４０１に対する試験は、試験結果にフェイルが検出されなかった場合は、規定の試験シーケンスを１パスすれば終了する。一方、試験により何らかのフェイルが検出された場合は、再試験が繰り返される場合があり、その被試験ウェハ４０１に対する試験が終了するまでには多大な時間がかかる。しかしながら、試験装置２００のように複数の試験ユニット１００を備えた試験装置２００では、試験を終了した試験ユニット１００で次の被試験ウェハ４０１を試験できるので、複数の被試験ウェハ４０１に対する試験において一部の被試験ウェハ４０１にフェイルが生じた場合でも、スループットに対する影響は軽微になる。
また、複数の被試験ウェハ４０１を同時に試験することにより、ひとつのウェハカセット４１０に収容された複数の被試験ウェハ４０１、あるいは、同じロットの被試験ウェハ４０１をまとめて試験することにより、ウェハカセット４１０毎あるいはロット毎の試験結果の傾向も把握することができる。このような観点から、ウェハカセット４１０に収容される被試験ウェハ４０１の枚数に応じて、試験ユニットスタック１０１を形成する試験ユニット１００の数を決定することも好ましい。即ち、試験ユニット１００の数を、ウェハカセット４１０に収容される被試験ウェハ４０１の枚数の倍数または約数とすることにより、試験工程全体を効率よく実行できる。
更に、図１に示した試験装置２００では、メインフレーム３１０、ウェハ格納部３２０および共用電源３３０により共用スタック３０１を形成した。しかしながら、メインフレーム３１０および共用電源３３０は、ケーブルにより他の要素と結合されるので、ハンドラ２０１に物理的に隣接して配置しなければならないわけではない。従って、ウェハ格納部３２０を複数配置して、メインフレーム３１０および共用電源３３０を他の場所に配置することもできる。これにより、より大量の試験を実行できる試験装置２００を形成することもできる。
図７は、他のレイアウトを有する試験装置３００を、図６と同じように、ウェハ格納部３２０を含む水平面で示す模式的な平面図である。同図に示すように、この試験装置３００は、複数の試験ユニットスタック１０１を備える。このため、試験ユニット１００は、鉛直方向および水平方向に、２次元的に配列される。
また、ハンドラ２０１の内部は、ゲート３２２、２３０を介してウェハ格納部３２０に連通する。これにより、ハンドラ２０１は、ウェハ格納部３２０に格納されたウェハカセット４１０から被試験ウェハ４０１を搬出または搬入できる。更に、ハンドラ２０１は、ゲート１８６を介して試験ユニット１００に被試験ウェハ４０１をロードまたはアンロードできる。
ただし、この試験装置３００では、ウェハ格納部３２０のゲート３２２と、試験ユニット１００のゲート１８６が、同じ方向に向けて開口する。これに対して、ハンドラ２０２は、ウェハ格納部３２０および全ての試験ユニットスタック１０１と連通するように、試験装置３００の全幅に渡る寸法を有する。また、このハンドラ２０２は、ガイドポール２１０を、ウェハ格納部３２０および試験ユニットスタック１０１の配列に沿って移動させるガイドレール２１２を有する。
このような構造により、ハンドラ２０２は、ウェハ格納部３２０から被試験ウェハ４０１を取り出したマニピュレータ２２０を任意の試験ユニットスタック１０１の前まで移動させて、いずれかの試験ユニット１００にロードさせることができる。また、いずれの試験ユニット１００からも被試験ウェハ４０１をアンロードして、ウェハ格納部３２０に戻すことができる。
図８は、試験装置２００、３００において使用できる、他の実施形態に係る試験ユニット１０２の構造を示す模式的な断面図である。なお、図２から図４までに示した試験ユニット１００と共通の構成要素には同じ参照番号を付して重複する説明を省く。
同図に示すように、この試験ユニット１０２は、コンタクトユニット１２０およびリフト１５６の構造に固有の特徴がある。即ち、この試験ユニット１０２が備えるコンタクトユニット１２０は、後述するように被試験ウェハ４０１が押し付けられた場合に当接するバンパ１２８およびプローブカード１２２を有するが、チャック１２４は備えていない。
一方、リフト１５６は、当該リフト１５６を上昇または下降させるバルーン１５４を介してステージ１５０に支持される。バルーン１５４は、バルブ１９０を介して圧力源５１０に連通する。ただし、ここで用いられる圧力源５１０は、ケース１８０内の雰囲気よりも高い圧力を有する正圧源となる。
図９は、試験ユニット１０２の動作を説明する図である。同図に示すように、バルブ１９０が開放されて、バルーン１５４の内部が正圧の圧力源５１０に連通すると、バルーン１５４は膨張してリフト１５６を上昇させる。これにより、リフト１５６の上に搭載された被試験ウェハ４０１は上昇して、やがて、バンパ１２８およびプローブカード１２２に当接する。
上記のような動作において、バルーン１５４は弾性を有する。これにより、何らかの理由でプローブカード１２２の接触面と被試験ウェハ４０１の表面とで角度が相違した場合であっても、リフト１５６および被試験ウェハ４０１は容易に変位して、プローブカード１２２およびバンパ１２８に密着する。このような構造は、バルーン１５４の耐力の範囲で高い圧力をかけることができるので、被試験ウェハ４０１以外に、パッケージの試験にも利用することできる。
なお、バルーン１５４は、図示のように、側面に蛇腹構造を有する。これにより、内部の圧力が高くなった場合の膨張に異方性があり、鉛直方向によく膨張する一方で、水平方向には膨張が少ない。従って、リフト１５６を効率よく上昇させることができる。
なお、上記の実施の形態では、チャック１２４による被試験ウェハ４０１の吸着あるはバルーン１５４による被試験ウェハ４０１の押し上げに圧力源５１０から供給される負圧または正圧を利用した。しかしながら、圧力源５１０から供給される負圧または正圧の利用はこれに限定されるものではなく、シャッタ１４０の開閉、キャリッジ１３４の移動、ステージ１５０の駆動等にも広く利用できる。これにより、電気的なノイズを発生することなく、試験ユニット１００、１０２における動力を賄うことができる。
以上詳細に説明したように、上記実施の形態に係る試験装置２００、３００は、複数の被試験ウェハ４０１の試験を一括して実行できる。これにより、試験工程に要する時間を短縮して、試験コストを低減できる。また、メインフレーム３１０、ハンドラ２０１等を複数の試験ユニット１００、１０２で共用するので、設備投資も抑制できると共に、稼働率も向上される。更に、試験装置２００、３００の動作は自動化できるので、試験工程のコストを一段と低減できる。
ここまで、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。また、上記実施の形態に、多様な変更または改良を加え得ることが当業者に明らかである。更に、その様な変更または改良を加えた形態も本発明の技術的範囲に含まれることが、請求の範囲の記載から明らかである。

Claims (8)

  1. 被試験ウェハに形成された回路と試験信号を送受信する試験モジュール、
    前記試験モジュールおよび前記被試験ウェハの間で前記試験信号の伝送経路を結合する結合部、
    圧力を供給された場合に前記被試験ウェハを前記結合部に当接させる保持部、並びに、
    前記保持部および前記結合部を収容する筐体
    を各々が有して、前記筐体の内部で前記被試験ウェハを試験する複数の試験ユニットと、
    前記複数の試験ユニットによる試験の対象となる被試験ウェハを格納した、前記複数の試験ユニットに対して共通な格納部と、
    前記格納部および前記複数の試験ユニットの各々の間で前記被試験ウェハを搬送する搬送部と、
    前記複数の試験ユニットの各々に試験の手順を指示するメインフレームと、
    前記複数の試験ユニットの各々に電力を供給する、前記複数の試験ユニットに対して共通な電源と、
    前記複数の試験ユニットの各々に前記圧力を供給する、前記複数の試験ユニットに対して共通な圧力源と
    を備える試験装置。
  2. 前記複数の試験ユニットは、鉛直方向に積層して配列される請求項１に記載の試験装置。
  3. 前記複数の試験ユニットの各々は、前記保持部に対して圧力源を連通または遮断させるバルブを更に有する請求項１に記載の試験装置。
  4. 前記複数の試験ユニットの各々は、前記電源から供給される電力を安定させる電力管理部を更に有する請求項１に記載の試験装置。
  5. 前記試験モジュールは、前記被試験ウェハに含まれる複数の回路の各々を過電流から遮断する個別遮断器と、前記被試験ウェハの全体を過電流から遮断する全体遮断器とをそれぞれ備える請求項１に記載の試験装置。
  6. 前記保持部は、負圧を供給された場合に前記被試験ウェハを吸着して当該被試験ウェハを前記結合部に当接させる請求項1に記載の試験装置。
  7. 前記保持部は、正圧を供給された場合に膨張する押圧部を有し、前記押圧部により前記被試験ウェハを前記結合部に押し付ける請求項1に記載の試験装置。
  8. 前記保持部は、前記被試験ウェハにおいて回路が形成された領域に隣接した平坦な領域に対して、前記領域の直近において気密に接して前記被試験ウェハを吸着する請求項６に記載の試験装置。
JP2009521595A 2007-06-29 2008-06-25 試験装置 Active JP5379685B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009521595A JP5379685B2 (ja) 2007-06-29 2008-06-25 試験装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007171555 2007-06-29
JP2007171555 2007-06-29
PCT/JP2008/061578 WO2009004968A1 (ja) 2007-06-29 2008-06-25 試験装置
JP2009521595A JP5379685B2 (ja) 2007-06-29 2008-06-25 試験装置

Publications (2)

Publication Number Publication Date
JPWO2009004968A1 true JPWO2009004968A1 (ja) 2010-08-26
JP5379685B2 JP5379685B2 (ja) 2013-12-25

Family

ID=40226015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009521595A Active JP5379685B2 (ja) 2007-06-29 2008-06-25 試験装置

Country Status (7)

Country Link
US (1) US8207744B2 (ja)
EP (1) EP2172968A1 (ja)
JP (1) JP5379685B2 (ja)
KR (1) KR101138194B1 (ja)
CN (1) CN101689522B (ja)
TW (1) TWI386664B (ja)
WO (1) WO2009004968A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021114631A (ja) * 2020-04-30 2021-08-05 東京エレクトロン株式会社 ウエハ検査システム

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4491513B1 (ja) 2009-02-12 2010-06-30 株式会社アドバンテスト 半導体ウェハ試験装置
TWI402932B (zh) * 2009-05-27 2013-07-21 Star Techn Inc 具有多軸載台之半導體元件測試裝置
JP4482616B1 (ja) 2009-08-07 2010-06-16 株式会社アドバンテスト 試験装置および試験方法
JP5461379B2 (ja) * 2010-12-15 2014-04-02 株式会社アドバンテスト 試験装置
CN102169846B (zh) * 2011-01-27 2013-12-11 北京确安科技股份有限公司 一种在集成电路晶圆测试过程中实现多维变量密码并行写入的方法
JP2013053991A (ja) * 2011-09-06 2013-03-21 Seiko Epson Corp ハンドラー及び部品検査装置
US8676375B2 (en) * 2012-02-27 2014-03-18 Veeco Instruments Inc. Automated cassette-to-cassette substrate handling system
JP6099347B2 (ja) * 2012-10-03 2017-03-22 東京エレクトロン株式会社 ウエハ取り付け方法及びウエハ検査装置
JP6306389B2 (ja) * 2013-09-17 2018-04-04 東京エレクトロン株式会社 基板検査装置
JP6267928B2 (ja) 2013-10-29 2018-01-24 東京エレクトロン株式会社 ウエハ検査装置の整備用台車及びウエハ検査装置の整備方法
CN103576035B (zh) * 2013-11-15 2016-01-20 安徽金月电子科技有限公司 一种加热瓦测试台
US9775261B2 (en) * 2014-03-06 2017-09-26 The Boeing Company Flexible chassis interface device
JP5858312B1 (ja) * 2014-07-25 2016-02-10 株式会社東京精密 プロービング装置及びプローブコンタクト方法
KR102581480B1 (ko) * 2016-07-27 2023-09-21 삼성전자주식회사 반도체 패키지를 위한 테스트 보드, 테스트 시스템 및 반도체 패키지의 제조 방법
US20180197762A1 (en) * 2017-01-08 2018-07-12 Christian O. Cojocneanu Apparatus and Methods for Testing Semiconductor Devices
JP6467722B2 (ja) * 2017-03-28 2019-02-13 東京エレクトロン株式会社 プローバ
JP6887332B2 (ja) * 2017-07-19 2021-06-16 東京エレクトロン株式会社 検査システム
CN108107349A (zh) * 2017-12-26 2018-06-01 上海华岭集成电路技术股份有限公司 一种晶圆和成品测试通用承载板
JP6975650B2 (ja) * 2018-01-18 2021-12-01 株式会社荏原製作所 検査用基板を用いる電流測定モジュールおよび検査用基板
JP6411692B1 (ja) * 2018-08-02 2018-10-24 東京エレクトロン株式会社 基板検査システム
CN109490754B (zh) * 2018-11-24 2021-03-09 苏州旗开得电子科技有限公司 一种电路板并行测试系统
JP7285739B2 (ja) * 2019-08-28 2023-06-02 東京エレクトロン株式会社 プローバおよびプローブカードのクリーニング方法
KR102224820B1 (ko) * 2020-08-13 2021-03-09 케이에프알엔디 주식회사 반도체 디바이스 테스트 장치
CN112466768B (zh) * 2020-11-12 2022-05-24 东营大海科林光电有限公司 一种光伏电池板的检测装置及检测方法
KR102565704B1 (ko) 2023-01-03 2023-08-14 (주)대한인더스트리 스마트 손세정기 및 세정 자원 관리 시스템

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5164905A (en) * 1987-08-12 1992-11-17 Hitachi, Ltd. Production system with order of processing determination
JPH06105744B2 (ja) * 1993-01-20 1994-12-21 東京エレクトロン株式会社 ウエハ移載装置及びプローブ装置
JP3382059B2 (ja) 1995-04-28 2003-03-04 株式会社アドバンテスト 半導体試験装置
US6084215A (en) * 1997-11-05 2000-07-04 Tokyo Electron Limited Semiconductor wafer holder with spring-mounted temperature measurement apparatus disposed therein
JP2895052B1 (ja) * 1998-04-24 1999-05-24 山形日本電気株式会社 インカーマニピュレータ
JP2000180469A (ja) * 1998-12-18 2000-06-30 Fujitsu Ltd 半導体装置用コンタクタ及び半導体装置用コンタクタを用いた試験装置及び半導体装置用コンタクタを用いた試験方法及び半導体装置用コンタクタのクリーニング方法
JP2000346875A (ja) 1999-06-07 2000-12-15 Advantest Corp プローブカードおよびこれを用いたｉｃ試験装置
JP4183859B2 (ja) 1999-09-02 2008-11-19 株式会社アドバンテスト 半導体基板試験装置
JP2001077610A (ja) 1999-09-06 2001-03-23 Hitachi Kokusai Electric Inc 無線機用アンテナ取付け構造
US6344401B1 (en) * 2000-03-09 2002-02-05 Atmel Corporation Method of forming a stacked-die integrated circuit chip package on a water level
JP3555859B2 (ja) * 2000-03-27 2004-08-18 広島日本電気株式会社 半導体生産システム及び半導体装置の生産方法
JP3857871B2 (ja) * 2000-11-06 2006-12-13 オリオン機械株式会社 半導体ウェーハ用検査装置
JP3973372B2 (ja) * 2001-03-23 2007-09-12 株式会社日立製作所 荷電粒子線を用いた基板検査装置および基板検査方法
JP2002286811A (ja) * 2001-03-28 2002-10-03 Hitachi Ltd 個別環境試験装置、個別環境試験方法および光伝送用モジュール試験装置
JP4173306B2 (ja) * 2001-11-30 2008-10-29 東京エレクトロン株式会社 信頼性評価試験装置、信頼性評価試験システム及び信頼性評価試験方法
JP2003297887A (ja) * 2002-04-01 2003-10-17 Hitachi Ltd 半導体集積回路装置の製造方法および半導体検査装置
US7651306B2 (en) * 2004-12-22 2010-01-26 Applied Materials, Inc. Cartesian robot cluster tool architecture
US7528622B2 (en) * 2005-07-06 2009-05-05 Optimal Test Ltd. Methods for slow test time detection of an integrated circuit during parallel testing
JP2007171555A (ja) 2005-12-22 2007-07-05 Sumitomo Osaka Cement Co Ltd ハードコート膜と光学機能膜及び光学レンズ並びに光学部品

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021114631A (ja) * 2020-04-30 2021-08-05 東京エレクトロン株式会社 ウエハ検査システム

Also Published As

Publication number Publication date
CN101689522B (zh) 2011-11-02
JP5379685B2 (ja) 2013-12-25
KR20100009653A (ko) 2010-01-28
WO2009004968A1 (ja) 2009-01-08
TWI386664B (zh) 2013-02-21
TW200912343A (en) 2009-03-16
US20100156434A1 (en) 2010-06-24
US8207744B2 (en) 2012-06-26
KR101138194B1 (ko) 2012-05-10
EP2172968A1 (en) 2010-04-07
CN101689522A (zh) 2010-03-31

Similar Documents

Publication Publication Date Title
JP5379685B2 (ja) 試験装置
US9121901B2 (en) Semiconductor wafer test apparatus
KR101767663B1 (ko) 기판 제조 설비 및 기판 제조 방법
JP5911820B2 (ja) 基板製造装置及び基板製造方法
JP2010186998A6 (ja) 半導体ウェハ試験装置
KR19990083190A (ko) 트레이 이송 암 및 이를 사용한 트레이의 이재(移載) 장치, 집적 회로 시험 장치 및 트레이의 처리 방법
KR102367037B1 (ko) 검사 시스템
JP2021141143A (ja) 検査装置
KR100829232B1 (ko) 전자부품 테스트용 핸들러
US20110107858A1 (en) Probe apparatus and substrate transfer method
WO2010007653A1 (ja) ソケットガイド、ソケット、プッシャおよび電子部品試験装置
KR102355572B1 (ko) 검사 장치, 검사 시스템, 및 위치 맞춤 방법
KR100946335B1 (ko) 커스터머 트레이 이송 유닛, 커스터머 트레이 이송 방법 및커스터머 트레이 이송 유닛을 포함하는 테스트 핸들러
KR20180115564A (ko) 소자 픽업 모듈 및 이를 구비하는 반도체 소자 테스트 장치
KR20100000270A (ko) 커스터머 트레이 이송 유닛 및 커스터머 트레이 이송유닛을 포함하는 테스트 핸들러
JP4306895B2 (ja) 電子部品試験装置
KR100899927B1 (ko) 캐리어모듈 개방장치, 그를 포함하는 테스트 핸들러, 및그를 이용한 반도체 소자 제조방법
KR102249306B1 (ko) 웨이퍼 싱귤레이션에 의해 획득된 다이용 테스트 보드, 테스트 장치 및 테스트 방법
JP2018028526A (ja) トレー交換式バーンイン試験ユニット
KR102296954B1 (ko) 웨이퍼 싱귤레이션에 의해 획득된 다이용 테스트 장치 및 테스트 방법
US20240044807A1 (en) Inspection system
JP2018028524A (ja) トレー交換式バーンイン試験ユニット
KR20220076332A (ko) 기판 전달 방법, 및 기판 전달 장치
KR101499573B1 (ko) 테스트핸들러에서의 반도체소자 언로딩방법
KR20220120319A (ko) 기판 공급용 로딩 유닛

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130430

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130927

R150 Certificate of patent or registration of utility model

Ref document number: 5379685

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250