KR20100009653A - 시험 장치 - Google Patents

시험 장치 Download PDF

Info

Publication number
KR20100009653A
KR20100009653A KR1020097026761A KR20097026761A KR20100009653A KR 20100009653 A KR20100009653 A KR 20100009653A KR 1020097026761 A KR1020097026761 A KR 1020097026761A KR 20097026761 A KR20097026761 A KR 20097026761A KR 20100009653 A KR20100009653 A KR 20100009653A
Authority
KR
South Korea
Prior art keywords
test
under test
wafer under
wafer
units
Prior art date
Application number
KR1020097026761A
Other languages
English (en)
Other versions
KR101138194B1 (ko
Inventor
노보루 오키노
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20100009653A publication Critical patent/KR20100009653A/ko
Application granted granted Critical
Publication of KR101138194B1 publication Critical patent/KR101138194B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67748—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber horizontal transfer of a single workpiece
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명에 관한 시험 장치는, 피시험 웨이퍼에 형성된 회로와 시험 신호를 송수신하는 시험 모듈, 시험 모듈 및 피시험 웨이퍼의 사이에 시험 신호의 전송 경로를 결합하는 결합부, 압력이 공급되었을 경우에 피시험 웨이퍼를 상기 결합부에 접촉시키는 유지부, 그리고 유지부 및 결합부를 수용하는 케이스를 각각 구비하여, 케이스의 내부에서 피시험 웨이퍼를 시험하는 복수의 시험 유닛과, 복수의 시험 유닛에 의한 시험의 대상이 되는 피시험 웨이퍼를 격납하는, 복수의 시험 유닛에 대해서 공통된 격납부와, 격납부 및 복수의 시험 유닛의 각각의 사이에 피시험 웨이퍼를 수송하는 수송부와, 복수의 시험 유닛의 각각에 시험의 순서를 지시하는 메인 프레임와, 복수의 시험 유닛의 각각에 전력을 공급하는 복수의 시험 유닛에 대해서 공통된 전원와, 복수의 시험 유닛의 각각에 압력을 공급하는 복수의 시험 유닛에 대해서 공통된 압력원을 포함한다.

Description

시험 장치{TESTING APPARATUS}
본 발명은, 시험 장치에 관한 것이다. 보다 상세에는, 본 발명은, 복수의 피시험 웨이퍼의 시험을 동시에 실행할 수 있는 시험 장치에 관한 것이다. 본 출원은, 아래의 일본 출원에 관련한다. 문헌의 참조에 의한 편입이 인정되는 지정국에 대해서는, 아래의 출원에 기재된 내용을 참조에 의해 본 출원에 편입하고, 본 출원의 일부로 한다.
1. 일본특허출원 2007-171555 출원일 2007년 06월 29일
집적회로는, 한 장의 반도체 웨이퍼, 글라스 웨이퍼 등에 수많은 디바이스를 형성한 후, 이것을 다이싱하고, 또한 다이를 하나씩 패키징하여 제품화된다. 또한, 볼 그리드 어레이(BGA： Ball Grid Aray)형 디바이스와 같이, 웨이퍼 상태로 패키징하여, 그 후에 다이싱하는 경우도 있다.
어느 경우에도, 패키징되기 전의 전(前) 공정에서, 웨이퍼 상에 형성된 회로의 시험을 실시하는 경우가 있다. 전 공정에서의 시험에서는, 피시험 웨이퍼의 요소에 각각 프로브 핀을 가압하는 것으로, 피시험 웨이퍼의 회로와 시험 장치의 회로를 전기적으로 접속한다. 이에 의해, 시험 장치로부터 송신된 시험 신호를 피시험 웨이퍼의 회로에 의해 처리시켜, 각 회로의 기능 및 성능을 평가할 수 있다.
아래의 특허 문헌 1에는, 시험 신호를 발생하는 프로브 카드를 교환할 수 있는 반도체 시험 장치에서, 반도체 시험 장치 자체의 동작을 검증하는 자기 진단 보드를, 프로브 카드에 바꾸어 장착하는 것이 기재된다. 이러한 반도체 시험 장치는, 프로브 카드를 교환함으로써 여러 가지의 시험을 실행할 수 있음과 동시에, 자기 진단 보드를 장착해, 반도체 시험 장치 자체의 검사도 용이하게 실행할 수 있다.
또한, 아래의 특허 문헌 2에는, 피시험 웨이퍼에 대한 접점이 되는 니들을 지지하는 프로브 카드에 발열 패턴을 설치함으로써, 피시험 웨이퍼의 변형에 추종해 양호한 접촉을 얻는 것이 기재된다. 더욱이, 아래의 특허 문헌 3에는, 프로브 핀으로서의 니들과 같은 면에 접지에 접속된 접점을 설치함으로써, 시험 신호의 품질을 향상시키는 것이 기재된다.
[특허 문헌 1] 일본특허공개 평08-306750호 공보
[특허 문헌 2] 일본특허공개 2000-346875호 공보
[특허 문헌 3] 일본특허공개 2001-077610호 공보
[발명이 해결하려고 하는 과제]
근래, 집적회로의 대규모화 및 다기능화가 급속히 진행되어, 실시해야 할 시험의 내용이 복잡하게 되는 동시에, 시험의 종류도 증가하고 있다. 이 때문에, 각 집적회로의 시험 공정에 요구되는 시간도 증가하고 있다.
또한, 여러 가지의 전자 기기의 보급에 수반하여, 집적회로의 제조량도 현저하고 증가하고 있다. 이 때문에, 제조 공정에서 시험 공정이 차지하는 시간이, 제조비에 영향을 주는 경우도 있다.
더욱, 시험 자체의 실행에 요구되는 시간이 증가하였기 때문에, 시험 장치 에서 피시험 웨이퍼를 수송하는 핸들러 등의 설비의 가동률이 저하하고 있다. 이 때문에, 시험 장치의 이용 효율이 저하하여, 시험에 요구되는 비용을 상대적으로 상승시키는 원인이 되고 있다.
이와 같이, 시험 공정의 처리량(throughput)을 상승시키는 것이, 집적회로 제조에 있어서의 기술 과제가 된다. 또한, 시험 장치의 각부의 이용 효율을 향상시키는 일도 과제의 하나가 된다.
[과제를 해결하기 위한 수단]
여기에서, 상기 과제의 해결을 위한 목적으로, 본 발명의 제1 형태로서 피시험 웨이퍼에 형성된 회로와 시험 신호를 송수신하는 시험 모듈, 시험 모듈 및 피시험 웨이퍼의 사이에 시험 신호의 전송 경로를 결합하는 결합부, 압력이 공급되었을 경우에 피시험 웨이퍼를 상기 결합부에 접촉시키는 유지부, 그리고 유지부 및 결합부를 수용하는 케이스를 각각 구비하여, 케이스의 내부에서 피시험 웨이퍼를 시험하는 복수의 시험 유닛과, 복수의 시험 유닛에 의한 시험의 대상이 되는 피시험 웨이퍼를 격납하는, 복수의 시험 유닛에 대해서 공통된 격납부와, 격납부 및 복수의 시험 유닛의 각각의 사이에 피시험 웨이퍼를 수송하는 수송부와, 복수의 시험 유닛의 각각에 시험의 순서를 지시하는 메인 프레임와, 복수의 시험 유닛의 각각에 전력을 공급하는 복수의 시험 유닛에 대해서 공통된 전원와, 복수의 시험 유닛의 각각에 압력을 공급하는 복수의 시험 유닛에 대해서 공통된 압력원을 포함하는 시험 장치가 제공된다.
덧붙여 상기의 발명의 개요는, 본 발명의 필요한 특징의 모두를 열거한 것은 아니다. 또한, 이러한 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.
도 1은 시험 장치(200) 전체의 구조를 모식적으로 나타내는 단면도이다.
도 2는 시험 유닛(100)의 내부 구조와 동작 상태를 모식적으로 나타내는 단면도이다.
도 3은 시험 유닛(100)의 다른 동작 상태를 모식적으로 나타내는 단면도이다.
도 4는 시험 유닛(100)의 또 다른 동작 상태를 모식적으로 나타내는 단면도이다.
도 5는 씰(126)의 기능을 설명하는 모식도이다.
도 6은 시험 장치(200)의 평면적인 레이아웃을 나타내는 모식적인 평면도이다.
도 7은 다른 시험 장치(300)의 평면적인 레이아웃을 나타내는 모식적인 평면도이다.
도 8은 다른 실시 형태에 관한 시험 유닛(102)의 구조를 나타내는 도면이다.
도 9는 시험 유닛(102)의 동작을 설명하는 도면이다.
[부호의 설명]
100, 102 시험 유닛
101 시험 유닛 스택
110 시험 모듈
112 시험 보드
114 시험 신호 커넥터
116 시험 신호 케이블
118, 172 브레이커
120 컨택트 유닛
122 프로브 카드
124, 226 처크
126 씰
128 범프
132, 212 가이드 레일
134 캐리지
136 캐리지 드라이버
140 셔터
142 셔터 모터
150 스테이지
152, 156, 222 리프트
154 벌룬
160 웨이퍼 트레이
162 피트
170 레귤레이터
180 케이스
182, 332 전원 커넥터
184, 314 신호 커넥터
186, 230, 322 게이트
190 밸브
200, 300 시험 장치
201, 202 핸들러
210 가이드 폴
220 매니퓰레이터
224 팬터그래프
301 공용 스택
310 메인 프레임
312 제어 보드
320 웨이퍼 격납부
330 공용 전원
401 피시험 웨이퍼
410 웨이퍼 카셋트
403 회로
405 플랫
510 압력원
[발명을 실시하기 위한 최선의 형태]
이하, 발명의 실시의 형태를 통해서 본 발명을 설명하지만, 이하의 실시 형태는 청구의 범위에 걸리는 발명을 한정하는 것은 아니다. 또한, 실시 형태 중에서 설명되고 있는 특징의 조합의 모두가 발명의 해결 수단에 필수이라고는 할 수 없다.
[실시예 1]
도 1은, 시험 유닛(100)(도 2 참조)을 포함해 형성된 시험 장치(200)의 구조를 모식적으로 나타내는 단면도이다. 도 1에 도시된 바와 같이, 시험 장치(200)는, 적층된 복수의 시험 유닛(100)에 의해 형성된 시험 유닛 스택(101)과, 복수의 시험 유닛(100)에 대해서 공통으로 사용되는 수송 메카니즘으로서의 핸들러(201)와, 역시 복수의 시험 유닛(100)에 대해서 공통으로 사용되는 공용 스택(301)을 포함한다. 더욱이, 복수의 시험 유닛(100)에 부압(負壓) 또는 정압(定壓)의 압력을 공급하는 압력원(510)도 시험 장치(200)에 포함된다. 여기에서 이용되는 압력원(510)은, 복수의 시험 유닛(100)에 부압을 공급하는 감압 탱크가 된다.
시험 유닛 스택(101)은, 서로 같은 구조를 가지는 시험 유닛(100)을 연직으로 적층해 형성된다. 개개의 시험 유닛(100)은, 시험 신호를 발생하는 시험 모 듈(110)(도 2 참조)과, 피시험 웨이퍼(401)를 시험 모듈(110)에 전기적으로 결합시키는 메카니즘을 구비한 테스트 헤드로서 기능한다. 이에 의해, 이 시험 장치(200)는, 복수의 피시험 웨이퍼(401)에 대해서, 동시에 병행하여 시험을 실행할 수 있다. 시험 유닛(100)의 내부 구조와 동작에 대해서는, 도 2 내지 도 4를 참조하여 후술한다.
핸들러(201)는, 시험 유닛 스택(101) 전체의 높이를 커버할 수 있는 가이드 폴(210)과, 가이드 폴(210)에 따라 승강하는 매니퓰레이터(220)(도 6 참조)를 구비한다. 매니퓰레이터(220)는, 가이드 폴(210)에 따라 승강하는 리프트(222)와, 리프트(222)에 수송되어 승강하면서 신축하는 팬터그래프(224)와, 팬터그래프(224)의 선단에 지지되는 처크(226)를 포함한다. 리프트(222) 및 팬터그래프(224) 그리고 팬터그래프(224) 및 처크(226)는, 서로 각도를 바꿀 수가 있다. 이에 의해, 시험 장치(200) 내의 한정된 스페이스에서, 피시험 웨이퍼(401)의 큰 이동량을 얻을 수 있다.
또한, 핸들러(201)의 내부는, 게이트(230)를 통해서, 후술하는 웨이퍼 격납부(320)의 내부와 연통한다. 이에 의해, 후술하는 웨이퍼 카셋트(410)로부터 피시험 웨이퍼(401)를 1매씩 꺼내 시험 유닛(100)에 로드함과 동시에, 시험을 마친 피시험 웨이퍼(401)를 시험 유닛(100)으로부터 언로드하여, 웨이퍼 카셋트(410)에 되돌린다.
또한, 피시험 웨이퍼(401)에 대한 테스트, 시험 내용에 의해 수 분부터 1시간 이상에 이르는 경우가 있다. 이 때문에, 시험 시간에 대해서 피시험 웨이 퍼(401)의 수송 시간은 짧기 때문에, 적은 개수의 핸들러(201)에 의해, 다수의 시험 유닛(100)의 로드/언로드를 담당할 수 있다. 또한, 바꾸어 말하면, 하나의 핸들러(201)가 복수의 시험 유닛(100)에의 로드/언로드를 담당하는 것으로, 핸들러(201)의 사용 효율을 향상시킬 수 있다.
또한, 상기의 핸들러(201)는, 1개의 가이드 폴(210)과 거기에 장착된 하나의 매니퓰레이터(220)를 구비한다. 그렇지만, 1개의 가이드 폴(210)에 복수의 매니퓰레이터(220)를 장착해 피시험 웨이퍼(401)의 수송을 분담시켜, 핸들러(201)의 처리 능력을 높게 할 수도 있다. 또한, 가이드 폴(210)을 복수로 설치하여 각각 매니퓰레이터(220)를 장착함으로써, 복수의 매니퓰레이터(220)를 완전히 독립하여 동작시킬 수도 있다.
공용 스택(301)은, 메인 프레임(310), 웨이퍼 격납부(320) 및 공용 전원(330)을 구비한다. 메인 프레임(310)은, 복수의 제어 보드(312)를 수용하고, 시험 장치(200) 전체의 동작을 제어하는 제어 신호를 발생한다. 발생된 제어 신호는, 신호 커넥터(314)를 통해서 접속되어, 시험 장치(200)의 다른 요소에 전달된다.
웨이퍼 격납부(320)는, 시험에 제공되는 피시험 웨이퍼(401)을 수용한 웨이퍼 카셋트(410)를 격납한다. 또한, 웨이퍼 격납부(320)는, 게이트(322)를 통해서, 핸들러(201)의 내부와 연통한다. 또한, 도면에는 하나의 웨이퍼 카셋트(410)가 도시되지만, 시험 전과 시험 후에 다른 웨이퍼 카셋트(410)에 피시험 웨이퍼(401)를 수용하는 경우도 있다. 이러한 경우는, 웨이퍼 격납부(320)에 복수의 웨이퍼 카셋 트(410)가 격납된다.
공용 전원(330)은, 외부의 상용 전원 등으로부터 전력이 공급된다. 공급된 전력은, 전원 커넥터(332)를 통해서, 시험 장치(200)를 형성하는 각 요소에 적절한 전압으로 분배된다. 또한, 지시는 생략하였지만, 공용 전원(330)에는, 외부로부터의 노이즈를 차단함과 동시에, 과전류의 출력을 차단하는 안전 장치를 설치하는 것이 바람직하다.
압력원(510)은, 부압을 축적하여, 시험 유닛(100)의 각각에 대해서 부압을 공급한다. 시험 유닛(100) 각각에 있어서, 압력원(510)의 부압은 밸브(190)를 통하여 결합된다. 밸브(190)는, 제어 신호 또는 시험 신호에 의해 개폐되어, 시험 유닛(100)에 단속적으로 공급된다. 시험 모듈에 공급된 부압은, 도 4를 참조해 후술 하는 바와 같이, 피시험 웨이퍼(401)를 프로브 카드(122)(도 2 참조)에 압착하여 접촉시키는 경우에 이용된다. 또한, 이 부압은, 피시험 웨이퍼(401)의 수송 등, 다른 동작의 동력원으로서 이용할 수도 있다.
또한, 공급되는 부압을 안정시키는 목적으로, 시험 유닛(100) 측에 압력 센서를 설치하여, 압력원(510)의 내압을 조정하는 것도 바람직하다. 또한, 시험 유닛(100)의 각각에 감압 밸브를 설이하여, 공급된 부압을 조정시킬 수도 있다.
도 2는, 시험 유닛(100)을 단독으로 도시하는 모식적인 단면도이다. 본 도면에 도시된 바와 같이, 시험 유닛(100)은, 복수의 시험 모듈(110)과, 피시험 웨이퍼(401)(도 5 참조)에 대한 컨택트 유닛(120)과, 컨택트 유닛(120)에 피시험 웨이퍼(401)을 접촉시키는 일련의 메커니즘을 공통의 케이스(180) 내부에 구비하여 전 체적으로 테스트 헤드의 기능을 가진다.
시험 유닛(100)에서, 시험 모듈(110)의 각각은, 시험 신호를 발생하는 한편, 피시험 웨이퍼(401) 상의 회로(403)(도 5 참조)로부터 수신한 시험 신호를 처리하는 시험 보드(112)를 수용한다. 또한, 시험 보드(112)의 각각은, 시험 신호 커넥터(114) 및 시험 신호 케이블(116)을 통하여 후술하는 컨택트 유닛(120)에 결합된다. 따라서, 시험 신호 커넥터(114)를 넣고 빼는 것으로써, 시험 보드(112)를 용이하게 교환하여, 다른 내용의 시험을 실행시킬 수 있다.
또한, 일련의 시험 모듈(110)은, 신호 커넥터(184)를 통하여, 메인 프레임(310)에 결합된다. 이에 의해, 메인 프레임(310)의 종합적인 제어 하에, 시험 유닛(100)은 상호 협력하여 시험을 실행할 수 있다.
또한, 시험 모듈(110)의 각각은, 피시험 웨이퍼(401)상의 회로(403)에 대해서 과전류가 발생한 경우에, 그것을 차단하는 브레이커(118)를 구비한다. 이에 의해, 고가의 프로브 카드(122) 등의 소모를 방지할 수 있다. 덧붙여 브레이커(118)에는, 피시험 웨이퍼(401) 전체에 대한 과전류를 방지하는 브레이커(118)와, 개별의 회로(403)에 대한 과전류를 방지하는 브레이커(118)를 이중으로 설치하는 것이 바람직하다.
컨택트 유닛(120)은, 압력원(510)으로부터 공급된 부압에 의해 피시험 웨이퍼(401)를 흡착하는 처크(124)와, 처크(124)의 하면에 돌출하는 프로브 카드(122)를 포함한다. 또한, 처크(124)의 하면에는, 프로브 카드(122)를 포위해 씰(126)이 장착된다. 이에 의해, 피시험 웨이퍼(401)가 처크(124)에 접촉했을 경우에, 피시 험 웨이퍼(401)의 가장자리 근방과 처크(124)의 사이를 기밀이 되도록 봉지하여, 피시험 웨이퍼(401)를 처크(124)에 흡착할 수 있다.
프로브 카드(122)는, 하부로 향해 수직으로 떨어진 다수의 프로브 핀을 가진다. 프로브 핀의 첨단은, 피시험 웨이퍼(401) 상의 패드의 배치에 대응한다. 이에 의해, 피시험 웨이퍼(401)가 프로브 카드(122)에 가압된 경우에, 피시험 웨이퍼(401) 상의 회로(403)와 시험 유닛(100)을 전기적으로 결합시킬 수 있다.
컨택트 유닛(120)의 하부에는, 스테이지(150)와, 거기에 탑재된 리프트(152)가 배치된다. 스테이지(150)는, 그 상면을 수평으로 이차원적으로 이동시켜, 탑재된 피시험 웨이퍼(401)와 컨택트 유닛(120)을 서로 정밀하게 정렬할 수 있다. 또한, 정렬은 도시되지 않은 카메라 등을 이용해 육안으로 제어할 수가 있지만, 피시험 웨이퍼(401)에 형성된 플랫(405)(도 5 참조) 등을 이용해 자동화할 수도 있다.
한편, 리프트(152)는, 후술하는 바와 같이, 그 상면을 승강시킬 수 있다. 이에 의해, 탑재된 피시험 웨이퍼(401)를 컨택트 유닛(120)으로 향해 들어올릴 수 있다. 또한, 스테이지(150) 및 리프트(152)는 각각 구동 모터를 가진다. 이에 의해, 외부로부터의 전기 신호에 의해 제어할 수 있다.
시험 유닛(100)은 핸들러(201)의 매니퓰레이터(220)에 의해 로드된 피시험 웨이퍼(401)를 탑재하는 웨이퍼 트레이(160)와, 피시험 웨이퍼(401)를 탑재한 웨이퍼 트레이(160)를 리프트(152) 위로 이동시키는 캐리지(134)를 더 구비한다. 웨이퍼 트레이(160)는, 피시험 웨이퍼(401)와 상보적인 내면 형상을 가지는 피트(162)를 가진다. 이에 의해, 매니퓰레이터(220)에 의해 로드된 피시험 웨이퍼(401)를 유지 함과 동시에 보호한다.
또한, 도시는 생략했지만, 웨이퍼 트레이(160)에 히터를 내장하여, 시험에 제공하는 피시험 웨이퍼(401)를 설정된 온도까지 가열시킬 수도 있다. 더욱이, 웨이퍼 트레이(160)에 온도 센서를 설치하여 귀환 제어함으로써, 개별의 피시험 웨이퍼(401) 상태에 관련되지 않고, 복수의 시험 유닛(100) 상호의 사이에 균일한 조건으로 시험을 실행할 수 있다.
상기와 같은 웨이퍼 트레이(160)는, 시험 유닛(100)의 내부에서, 캐리지(134)에 탑재된다. 캐리지(134)는, 케이스(180) 내에 수평으로 배치된 가이드 레일(132)이 삽통된다. 가이드 레일(132)의 일단에는, 캐리지(134)의 이동을 구동하는 캐리지 드라이버(136)가 배치되어, 이에 의해 캐리지(134)는 가이드 레일(132)에 따라 수평으로 이동한다.
또한, 도 2에 도시된 상태에서는, 매니퓰레이터(220)의 처크(226)가, 가이드 레일(132)의 도면의 위쪽 좌측단 근방에 위치하는 웨이퍼 트레이(160)의 윗쪽까지 피시험 웨이퍼(401)을 로드한다. 또한, 케이스(180)는 측방으로 개구한 게이트(186)를 가지며, 피시험 웨이퍼(401)는, 게이트(186)를 통해서 로드된다.
더욱이, 시험 유닛(100)은, 외부로부터 전력의 공급을 받는 전원 커넥터(182)의 직후에, 레귤레이터(170) 및 브레이커(172)를 구비하여도 된다. 레귤레이터(170)는, 공통 전원(330)으로부터 공급되어 시험 유닛(100)의 내부로 분배되는 전력을 관리하여, 전압을 안정시킨다. 이에 의해, 다른 시험 유닛(100)의 동작에 의한 전원 전압의 변동 등을 보상하여, 시험 유닛(100)의 각부의 동작을 안정시킬 수 있다. 또한, 실행하는 시험의 정밀도도 향상시킨다.
브레이커(172)는, 시험 유닛(100)에 과전류가 흐를 우려가 있는 경우에, 시험 유닛(100)을 공통 전원(330)으로부터 차단한. 이에 의해, 시험 유닛(100) 자체의 과전류에 의한 손상을 방지할 수 있다. 또한, 시험 유닛(100)에 발생한 장해가, 다른 시험 유닛(100), 시험 장치(200) 전체에 영향을 미치는 것을 방지할 수도 있다. 더욱이, 시험이 실행되고 있는 기간은, 과전류에 의한 피시험 웨이퍼(401)의 파손을 방지하여, 피시험 웨이퍼(401)의 수율 저하를 방지할 수 있다.
도 3은, 도 2에 도시된 시험 유닛(100)의 다른 동작 상태를 나타내는 도면이다. 본 도면에 도시된 바와 같이, 이 동작 상태에서, 매니퓰레이터(220)는, 케이스(180)의 외부로 퇴피한다. 또한, 케이스(180)의 내부에 장착된 셔터 모터(142)에 의해 구동되고, 셔터는, 케이스(180)의 게이트(186)를 폐쇄한다. 이에 의해, 케이스(180) 내부는 외부의 환경으로부터 차단된다.
또한, 케이스(180)의 내부에서는, 캐리지(134)가 가이드 레일(132)에 따라 이동한다. 이에 의해, 피트(162)에 피시험 웨이퍼(401)를 수용한 웨이퍼 트레이(160)가, 리프트(152)의 상부까지 수송된다. 바꾸어 말하면, 이에 의해, 피시험 웨이퍼(401)이, 컨택트 유닛(120)의 하부까지 수송된다.
도 4는, 도 2 및 도 3에 도시된 시험 유닛(100)의 또 다른 동작 상태를 나타내는 도면이다. 본 도면에 도시된 바와 같이, 이 동작 상태에서는, 리프트(152)가 웨이퍼 트레이(160)를 상승시켜, 피시험 웨이퍼(401)를 컨택트 유닛(120)에 가압한다. 이에 의해, 처크(124)의 하면과 피시험 웨이퍼(401)의 상면의 사이를, 씰(126)이 기밀이 되도록 봉지한다.
또한, 밸브(190)가 개방되고, 처크(124)는 압력원(510) 내의 부압에 연통하므로, 처크(124)는 피시험 웨이퍼(401)를 흡착한다. 이에 의해, 프로브 카드(122)에 형성된 프로브 핀의 하단이 피시험 웨이퍼(401)의 상면에 압착되고 접촉되어 피시험 웨이퍼(401)에 형성된 회로(403)와 시험 유닛(100)이 전기적으로 결합된다.
이렇게, 피시험 웨이퍼(401)와 시험 유닛(100)과의 사이에 일시적인 전기적 결합이 형성되므로, 피시험 웨이퍼(401)의 표면에 형성된 회로(403)를 동작시켜 시험할 수 있다. 또한, 하나의 피시험 웨이퍼(401)에 형성된 다수의 회로(403)를 일괄하여 시험할 수 있으므로 효율이 좋다. 또한, 이 시험에 의해 페일이 검출된 회로(403)는, 다이 본딩, 패키징 등의 공정을 받기 전에 파기되므로, 패키징 후의 수율을 향상시킬 수 있다.
또한, 피시험 웨이퍼(401)에 형성된 회로(403)는 각각이 복수의 패드를 가지므로, 그러한 모두에 전기적 결합을 형성하는 목적으로, 프로브 카드(122)는 매우 많은 수의 프로브 핀을 가진다. 이 때문에, 프로브 카드(122)는 고가로 되지 않을 수 없다. 한편, 프로브 핀의 각각은 가늘기 때문에, 과대한 전류가 흘렀을 경우는 소모되는 경우가 있다. 이러한 경우, 소모된 프로브 핀을 포함한 프로브 카드(122)는 전체가 처분된다.
도 5는, 도 4에 도시된 상태에서, 씰(126)이 피시험 웨이퍼(401)에 접한 상태를 설명하는 도면이다. 본 도면에 도시된 바와 같이, 피시험 웨이퍼(401)의 표면에는, 복수의 회로(403)가 매트릭스 형태로 배열한 상태로 형성된다. 또한, 도 면 중에서는, 경계가 알기 쉽게 되도록 회로(403)에 2 종류의 해칭을 부여하였지만 대부분의 피시험 웨이퍼(401)에는 동일한 회로가 복수로 형성된다.
상기와 같은 피시험 웨이퍼(401)에서, 피시험 웨이퍼(401)가 플랫(405)을 제외하고 원형인 반면, 회로(403)의 대부분은 직사각형의 형상을 가진다. 이 때문에, 피시험 웨이퍼(401)의 주연부에는 회로(403)의 형성되지 않는 평활한 영역이 남는다. 상기한 매니퓰레이터(220)의 처크(226)도, 이 평활한 영역에서 피시험 웨이퍼(401)를 흡착한다.
이러한 피시험 웨이퍼(401)에 대해서, 씰(126)은, 회로(403)가 형성된 영역의 바로 근처에서 피시험 웨이퍼(401)에 접한다. 이에 의해, 씰(126) 및 피시험 웨이퍼(401)가 밀착하여 높은 기밀성을 얻을 수 있다. 또한, 흡착을 위해서 감압해야 할 영역이 작아지므로, 압력원(510) 내부의 부압의 소비도 억제된다.
또한, 도 5에 도시된 바와 같이, 피시험 웨이퍼(401)의 표면에는, 회로(403)가 비대으로 배치된다. 따라서, 상기와 같이 회로(403)의 바로 근처에 밀착시키는 씰(126)의 형상도 비대칭이 된다. 이 때문에, 처크(124)에 피시험 웨이퍼(401)를 흡착시키는 단계에서는, 피시험 웨이퍼(401)의 방향이 일정한 것이 바람직하다.
피시험 웨이퍼(401)의 방향을 변환하는 기능은, 핸들러(201)의 매니퓰레이터(220), 웨이퍼 트레이(160), 스테이지(150), 리프트(152)의 어느 것에도 담당하게 할 수가 있으므로, 적절히 선택된다. 또한, 피시험 웨이퍼(401)의 방향을 검지하는 방법으로서는, 피시험 웨이퍼(401)의 플랫(405)을 검출하여 방향을 검지하는 방법, 피시험 웨이퍼(401)의 정렬을 하는 경우에 이용하는 카메라 등을 이용한 육 안에 의한 방법 등이 적절히 선택된다.
또한, 상기의 실시 형태에서는, 피시험 웨이퍼(401), 씰(126) 및 처크(124)에 의해 봉지된 영역의 내부를 감압함으로써 피시험 웨이퍼(401)를 프로브 카드(122)에 가압한다. 그렇지만, 봉지된 영역에 대해서 외측의 압력이 더 높으면 같은 효과를 얻을 수 있으므로, 케이스(180) 내를 가압하고, 동영역을 대기에 연통시키는 등의 구조에 의해도 같은 효과를 얻을 수 있다. 단, 이 경우는, 셔터(140)에 의한 게이트(186)의 봉지를 기밀로 하는 것이 요구된다.
도 6은, 도 1에 도시된 시험 장치(200)의 평면적인 레이아웃을 모식적으로 나타내는 도면이다. 본 도면에 도시된 바와 같이, 웨이퍼 격납부(320)의 높이에 주목하면, 시험 유닛(100)(시험 유닛 스택(101)), 핸들러(201), 웨이퍼 격납부(320)(공용 스택(301))가 일렬로 배열되어 일반적인 반도체 시험 장치와 같은 면적을 점유한다.
또한, 핸들러(201)의 내부는, 게이트(322, 230)를 통해서 웨이퍼 격납부(320)에 연통한다. 이에 의해, 핸들러(201)는, 웨이퍼 격납부(320)에 격납된 웨이퍼 카셋트(410)로부터 피시험 웨이퍼(401)를 반출 또는 반입할 수 있다. 더욱이, 핸들러(201)는, 게이트(186)를 통해서 시험 유닛(100)에 피시험 웨이퍼(401)를 로드 또는 언로드할 수 있다.
이 시험 장치(200)에서는, 도 1에 도시된 바와 같이, 시험 유닛 스택(101)은 적층된 복수의 시험 유닛(100)을 포함한다. 따라서, 동시에 복수의 피시험 웨이퍼(401)를 시험할 수가 있으므로, 시험 장치(200)의 설치 면적을 증가시키지 않고 처리량을 증가시킬 수 있다. 다른 말로 하면, 이 시험 장치(200)는, 피시험 웨이퍼(401)의 1매 당의 시험 시간을 단축할 수 있다.
피시험 웨이퍼(401)에 대한 시험은, 시험 결과에 페일이 검출되지 않은 경우는, 규정의 시험 시컨스를 1패스하면 종료한다. 한편, 시험에 의해 어떤 페일이 검출되었을 경우는, 재시험이 반복되는 경우가 있어, 그 피시험 웨이퍼(401)에 대한 시험이 종료되기까지는 많은 시간이 걸린다. 그렇지만, 시험 장치(200)와 같이 복수의 시험 유닛(100)을 구비한 시험 장치(200)에서는, 시험을 종료한 시험 유닛(100)으로 다음의 피시험 웨이퍼(401)을 시험할 수 있으므로, 복수의 피시험 웨이퍼(401)에 대한 시험에서 일부의 피시험 웨이퍼(401)에 페일이 생겼을 경우에서도, 처리량에 대한 영향은 경미하게 된다.
또한, 복수의 피시험 웨이퍼(401)를 동시에 시험함으로써, 하나의 웨이퍼 카셋트(410)에 수용된 복수의 피시험 웨이퍼(401) 또는 같은 로트의 피시험 웨이퍼(401)를 정리해 시험함으로써, 웨이퍼 카셋트(410)마다 또는 로트마다의 시험 결과의 경향도 파악할 수가 있다. 이러한 관점으로부터, 웨이퍼 카셋트(410)에 수용되는 피시험 웨이퍼(401)의 매수에 따라, 시험 유닛 스택(101)을 형성하는 시험 유닛(100)의 수를 결정하는 것도 바람직하다. 즉, 시험 유닛(100)의 수를, 웨이퍼 카셋트(410)에 수용되는 피시험 웨이퍼(401)의 매수의 배수 또는 약수로 함으로써, 시험 공정 전체를 효율적으로 실행할 수 있다.
더욱이, 도 1에 도시된 시험 장치(200)에서는, 메인 프레임(310), 웨이퍼 격납부(320) 및 공용 전원(330)에 의해 공용 스택(301)을 형성했다. 그렇지만, 메인 프레임(310) 및 공용 전원(330)은, 케이블에 의해 다른 요소와 결합되므로, 핸들러(201)에 물리적으로 인접하여 배치해야 하는 것은 아니다. 따라서, 웨이퍼 격납부(320)를 복수로 배치하고, 메인 프레임(310) 및 공용 전원(330)을 다른 장소에 배치할 수도 있다. 이에 의해, 보다 대량의 시험을 실행할 수 있는 시험 장치(200)를 형성할 수도 있다.
도 7은, 다른 레이아웃을 가지는 시험 장치(300)를, 도 6과 같이, 웨이퍼 격납부(320)를 포함한 수평면으로 나타낸 모식적인 평면도이다. 본 도면에 도시된 바와 같이, 이 시험 장치(300)는, 복수의 시험 유닛 스택(101)을 구비한다. 이 때문에, 시험 유닛(100)은, 연직 방향 및 수평 방향으로, 2 차원적으로 배열된다.
또한, 핸들러(201)의 내부는, 게이트(322, 230)를 통하여 웨이퍼 격납부(320)에 연통한다. 이에 의해, 핸들러(201)는, 웨이퍼 격납부(320)에 격납된 웨이퍼 카셋트(410)로부터 피시험 웨이퍼(401)를 반출 또는 반입할 수 있다. 더욱이, 핸들러(201)는, 게이트(186)를 통해서 시험 유닛(100)에 피시험 웨이퍼(401)를 로드 또는 언로드할 수 있다.
단, 이 시험 장치(300)에는, 웨이퍼 격납부(320)의 게이트(322)와 시험 유닛(100)의 게이트(186)가, 같은 방향을 향하여 개구한다. 이에 대해서, 핸들러(202)는, 웨이퍼 격납부(320) 및 모든 시험 유닛 스택(101)과 연통하도록, 시험 장치(300)의 전체 폭에 걸치는 치수를 가진다. 또한, 이 핸들러(202)는, 가이드 폴(210)을, 웨이퍼 격납부(320) 및 시험 유닛 스택(101)의 배열에 따라 이동시키는 가이드 레일(212)를 가진다.
이러한 구조에 의해, 핸들러(202)는, 웨이퍼 격납부(320)로부터 피시험 웨이퍼(401)을 취출한 매니퓰레이터(220)를 임의의 시험 유닛 스택(101)의 전까지 이동 시켜, 어느 하나의 시험 유닛(100)에 로드시킬 수 있다. 또한, 어느 하나의 시험 유닛(100)으로부터도 피시험 웨이퍼(401)를 언로드하여, 웨이퍼 격납부(320)에 되돌릴 수 있다.
도 8은, 시험 장치(200, 300)에서 사용할 수 있는, 다른 실시 형태에 관한 시험 유닛(102)의 구조를 나타내는 모식적인 단면도이다. 또한, 도 2 내지 도 4에 도시된 시험 유닛(100)과 공통인 구성 요소에는 동일한 참조 번호를 부여하고 중복되는 설명을 생략한다.
본 도면에 도시된 바와 같이, 이 시험 유닛(102)은, 컨택트 유닛(120) 및 리프트(156)의 구조에 고유의 특징이 있다. 즉, 이 시험 유닛(102)이 구비한 컨택트 유닛(120)은, 후술하는 바와 같이 피시험 웨이퍼(401)가 가압된 경우에 접촉하는 범프(128) 및 프로브 카드(122)를 가지지만, 처크(124)는 구비하지 않는다.
한편, 리프트(156)는, 해당 리프트(156)를 상승 또는 하강시키는 벌룬(154)을 통해서 스테이지(150)에 지지된다. 벌룬(154)은, 밸브(190)를 통해서 압력원(510)에 연통한다. 단, 여기에서 이용되는 압력원(510)은, 케이스(180) 내의 분위기보다도 높은 압력을 가지는 정압원이 된다.
도 9는, 시험 유닛(102)의 동작을 설명하는 도면이다. 본 도면에 도시된 바와 같이, 밸브(190)가 개방되어, 벌룬(154)의 내부가 정압의 압력원(510)에 연통하면, 벌룬(154)은 팽창하여 리프트(156)를 상승시킨다. 이에 의해, 리프트(156) 위 에 탑재된 피시험 웨이퍼(401)는 상승하고, 결국, 범프(128) 및 프로브 카드(122)에 접촉한다.
상기와 같은 동작에 있어서, 벌룬(154)은 탄성을 가진다. 이에 의해, 어떠한 이유로 프로브 카드(122)의 접촉면과 피시험 웨이퍼(401)의 표면의 각도가 상이한 경우에도, 리프트(156) 및 피시험 웨이퍼(401)는 용이하게 변위하여, 프로브 카드(122) 및 범프(128)에 밀착한다. 이러한 구조는, 벌룬(154)의 내력 범위에서 높은 압력을 가할 수 있으므로, 피시험 웨이퍼(401) 이외에, 패키지의 시험에도 이용할 수 있다.
또한, 벌룬(154)은, 도시된 바와 같이, 측면으로 주름 상자 구조를 가진다. 이에 의해, 내부의 압력이 높아지는 경우의 팽창에 이방성이 있어, 연직 방향으로 잘 팽창하는 한편, 수평 방향으로는 팽창이 적다. 따라서, 리프트(156)를 효율적으로 상승시킬 수 있다.
또한, 상기의 실시의 형태에서는, 처크(124)에 의한 피시험 웨이퍼(401)의 흡착이 있는 벌룬(154)에 의한 피시험 웨이퍼(401)를 밀어 올리는 압력원(510)으로부터 공급되는 부압 또는 정압을 이용했다. 그렇지만, 압력원(510)으로부터 공급되는 부압 또는 정압의 이용은 이에 한정되는 것이 아니라, 셔터(140)의 개폐, 캐리지(134)의 이동, 스테이지(150)의 구동 등에도 넓게 이용할 수 있다. 이에 의해, 전기적인 노이즈를 발생하지 않고, 시험 유닛(100, 102)에서의 동력을 조달할 수가 있다.
이상 상세하게 설명한 바와 같이, 상기 실시의 형태에 관한 시험 장치(200, 300)는, 복수의 피시험 웨이퍼(401)의 시험을 일괄하여 실행할 수 있다. 이에 의해, 시험 공정에 요구되는 시간을 단축하여, 시험 비용을 저감할 수 있다. 또한, 메인 프레임(310), 핸들러(201) 등을 복수의 시험 유닛(100, 102)으로 공용하므로, 설비 투자도 억제할 수 있음과 동시에, 가동률도 향상된다. 더욱이, 시험 장치(200, 300)의 동작은 자동화할 수 있으므로, 시험 공정의 비용을 한층 저감 할 수 있다.
여기까지, 본 발명을 실시 형태를 이용하여 설명했지만, 본 발명의 기술적 범위는 상기 실시 형태에 기재된 범위에는 한정되지 않는다. 또한, 상기 실시 형태에, 다양한 변경 또는 개량을 더할 수 있는 것이 당업자에게 분명하다. 더욱이, 그와 같은 변경 또는 개량을 더한 형태도 본 발명의 기술적 범위에 포함되는 것이, 청구의 범위의 기재로부터 분명하다.

Claims (8)

  1. 피시험 웨이퍼에 형성된 회로와 시험 신호를 송수신하는 시험 모듈,
    상기 시험 모듈 및 상기 피시험 웨이퍼의 사이에 상기 시험 신호의 전송 경로를 결합하는 결합부,
    압력이 공급되었을 경우에 상기 피시험 웨이퍼를 상기 결합부에 접촉시키는 유지부, 그리고
    상기 유지부 및 상기 결합부를 수용하는 케이스를 각각 구비하여,
    상기 케이스의 내부에서 상기 피시험 웨이퍼를 시험하는 복수의 시험 유닛;
    상기 복수의 시험 유닛에 의한 시험의 대상이 되는 피시험 웨이퍼를 격납하는, 상기 복수의 시험 유닛에 대해서 공통된 격납부;
    상기 격납부 및 상기 복수의 시험 유닛의 각각의 사이에 상기 피시험 웨이퍼를 수송하는 수송부;
    상기 복수의 시험 유닛의 각각에 시험의 순서를 지시하는 메인 프레임;
    상기 복수의 시험 유닛의 각각에 전력을 공급하는 상기 복수의 시험 유닛에 대해서 공통된 전원; 및
    상기 복수의 시험 유닛의 각각에 상기 압력을 공급하는 상기 복수의 시험 유닛에 대해서 공통된 압력원;
    을 포함하는,
    시험 장치.
  2. 제1항에 있어서,
    상기 복수의 시험 유닛은, 연직 방향으로 적층하여 배열되는,
    시험 장치.
  3. 제1항에 있어서,
    상기 복수의 시험 유닛의 각각은, 상기 유지부에 대해서 압력원을 연통 또는 차단시키는 밸브를 더 포함하는,
    시험 장치.
  4. 제1항에 있어서,
    상기 복수의 시험 유닛의 각각은, 상기 전원으로부터 공급되는 전력을 안정 시키는 전력 관리부를 더 포함하는,
    시험 장치.
  5. 제1항에 있어서,
    상기 시험 모듈은, 상기 피시험 웨이퍼에 포함되는 복수의 회로의 각각을 과전류로부터 차단하는 개별 차단기와, 상기 피시험 웨이퍼의 전체를 과전류로부터 차단하는 전체 차단기를 각각 구비하는,
    시험 장치.
  6. 제1항에 있어서,
    상기 유지부는, 부압이 공급되었을 경우에 상기 피시험 웨이퍼를 흡착하여 해당 피시험 웨이퍼를 상기 결합부에 접촉시키는,
    시험 장치.
  7. 제1항에 있어서,
    상기 유지부는, 정압이 공급되었을 경우에 팽창하는 압압부(押壓部)를 가지며, 상기 압압부에 의해 상기 피시험 웨이퍼를 상기 결합부에 가압하는,
    시험 장치.
  8. 제6항에 있어서,
    상기 유지부는, 상기 피시험 웨이퍼에서 회로가 형성된 영역에 인접한 평탄 한 영역에 대해서, 상기 영역의 바로 근처에서 기밀이 되도록 접하여 상기 피시험 웨이퍼를 흡착하는,
    시험 장치.
KR1020097026761A 2007-06-29 2008-06-25 시험 장치 KR101138194B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2007-171555 2007-06-29
JP2007171555 2007-06-29
PCT/JP2008/061578 WO2009004968A1 (ja) 2007-06-29 2008-06-25 試験装置

Publications (2)

Publication Number Publication Date
KR20100009653A true KR20100009653A (ko) 2010-01-28
KR101138194B1 KR101138194B1 (ko) 2012-05-10

Family

ID=40226015

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097026761A KR101138194B1 (ko) 2007-06-29 2008-06-25 시험 장치

Country Status (7)

Country Link
US (1) US8207744B2 (ko)
EP (1) EP2172968A1 (ko)
JP (1) JP5379685B2 (ko)
KR (1) KR101138194B1 (ko)
CN (1) CN101689522B (ko)
TW (1) TWI386664B (ko)
WO (1) WO2009004968A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10114070B2 (en) 2013-09-17 2018-10-30 Tokyo Electron Limited Substrate inspection apparatus
KR102224820B1 (ko) * 2020-08-13 2021-03-09 케이에프알엔디 주식회사 반도체 디바이스 테스트 장치
KR102565704B1 (ko) 2023-01-03 2023-08-14 (주)대한인더스트리 스마트 손세정기 및 세정 자원 관리 시스템

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101321467B1 (ko) * 2009-02-12 2013-10-28 가부시키가이샤 아드반테스트 반도체 웨이퍼 시험장치
TWI402932B (zh) * 2009-05-27 2013-07-21 Star Techn Inc 具有多軸載台之半導體元件測試裝置
WO2011016096A1 (ja) 2009-08-07 2011-02-10 株式会社アドバンテスト 試験装置および試験方法
JP5461379B2 (ja) * 2010-12-15 2014-04-02 株式会社アドバンテスト 試験装置
CN102169846B (zh) * 2011-01-27 2013-12-11 北京确安科技股份有限公司 一种在集成电路晶圆测试过程中实现多维变量密码并行写入的方法
JP2013053991A (ja) * 2011-09-06 2013-03-21 Seiko Epson Corp ハンドラー及び部品検査装置
US8676375B2 (en) * 2012-02-27 2014-03-18 Veeco Instruments Inc. Automated cassette-to-cassette substrate handling system
JP6099347B2 (ja) * 2012-10-03 2017-03-22 東京エレクトロン株式会社 ウエハ取り付け方法及びウエハ検査装置
JP6267928B2 (ja) 2013-10-29 2018-01-24 東京エレクトロン株式会社 ウエハ検査装置の整備用台車及びウエハ検査装置の整備方法
CN103576035B (zh) * 2013-11-15 2016-01-20 安徽金月电子科技有限公司 一种加热瓦测试台
US9775261B2 (en) * 2014-03-06 2017-09-26 The Boeing Company Flexible chassis interface device
JP5858312B1 (ja) * 2014-07-25 2016-02-10 株式会社東京精密 プロービング装置及びプローブコンタクト方法
KR102581480B1 (ko) * 2016-07-27 2023-09-21 삼성전자주식회사 반도체 패키지를 위한 테스트 보드, 테스트 시스템 및 반도체 패키지의 제조 방법
WO2018129460A1 (en) * 2017-01-08 2018-07-12 Testmetrix, Inc. Apparatus and methods for testing semiconductor devices
JP6467722B2 (ja) * 2017-03-28 2019-02-13 東京エレクトロン株式会社 プローバ
JP6887332B2 (ja) * 2017-07-19 2021-06-16 東京エレクトロン株式会社 検査システム
CN108107349A (zh) * 2017-12-26 2018-06-01 上海华岭集成电路技术股份有限公司 一种晶圆和成品测试通用承载板
JP6975650B2 (ja) * 2018-01-18 2021-12-01 株式会社荏原製作所 検査用基板を用いる電流測定モジュールおよび検査用基板
JP6411692B1 (ja) * 2018-08-02 2018-10-24 東京エレクトロン株式会社 基板検査システム
CN109490754B (zh) * 2018-11-24 2021-03-09 苏州旗开得电子科技有限公司 一种电路板并行测试系统
JP7285739B2 (ja) * 2019-08-28 2023-06-02 東京エレクトロン株式会社 プローバおよびプローブカードのクリーニング方法
JP2020145446A (ja) * 2020-04-30 2020-09-10 東京エレクトロン株式会社 ウエハ検査装置
CN112466768B (zh) * 2020-11-12 2022-05-24 东营大海科林光电有限公司 一种光伏电池板的检测装置及检测方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5164905A (en) * 1987-08-12 1992-11-17 Hitachi, Ltd. Production system with order of processing determination
JPH06105744B2 (ja) * 1993-01-20 1994-12-21 東京エレクトロン株式会社 ウエハ移載装置及びプローブ装置
JP3382059B2 (ja) 1995-04-28 2003-03-04 株式会社アドバンテスト 半導体試験装置
US6084215A (en) * 1997-11-05 2000-07-04 Tokyo Electron Limited Semiconductor wafer holder with spring-mounted temperature measurement apparatus disposed therein
JP2895052B1 (ja) * 1998-04-24 1999-05-24 山形日本電気株式会社 インカーマニピュレータ
JP2000180469A (ja) * 1998-12-18 2000-06-30 Fujitsu Ltd 半導体装置用コンタクタ及び半導体装置用コンタクタを用いた試験装置及び半導体装置用コンタクタを用いた試験方法及び半導体装置用コンタクタのクリーニング方法
JP2000346875A (ja) 1999-06-07 2000-12-15 Advantest Corp プローブカードおよびこれを用いたｉｃ試験装置
JP4183859B2 (ja) 1999-09-02 2008-11-19 株式会社アドバンテスト 半導体基板試験装置
JP2001077610A (ja) 1999-09-06 2001-03-23 Hitachi Kokusai Electric Inc 無線機用アンテナ取付け構造
US6344401B1 (en) * 2000-03-09 2002-02-05 Atmel Corporation Method of forming a stacked-die integrated circuit chip package on a water level
JP3555859B2 (ja) * 2000-03-27 2004-08-18 広島日本電気株式会社 半導体生産システム及び半導体装置の生産方法
JP3857871B2 (ja) * 2000-11-06 2006-12-13 オリオン機械株式会社 半導体ウェーハ用検査装置
JP3973372B2 (ja) * 2001-03-23 2007-09-12 株式会社日立製作所 荷電粒子線を用いた基板検査装置および基板検査方法
JP2002286811A (ja) * 2001-03-28 2002-10-03 Hitachi Ltd 個別環境試験装置、個別環境試験方法および光伝送用モジュール試験装置
JP4173306B2 (ja) * 2001-11-30 2008-10-29 東京エレクトロン株式会社 信頼性評価試験装置、信頼性評価試験システム及び信頼性評価試験方法
JP2003297887A (ja) * 2002-04-01 2003-10-17 Hitachi Ltd 半導体集積回路装置の製造方法および半導体検査装置
US7651306B2 (en) * 2004-12-22 2010-01-26 Applied Materials, Inc. Cartesian robot cluster tool architecture
US7528622B2 (en) * 2005-07-06 2009-05-05 Optimal Test Ltd. Methods for slow test time detection of an integrated circuit during parallel testing
JP2007171555A (ja) 2005-12-22 2007-07-05 Sumitomo Osaka Cement Co Ltd ハードコート膜と光学機能膜及び光学レンズ並びに光学部品

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10114070B2 (en) 2013-09-17 2018-10-30 Tokyo Electron Limited Substrate inspection apparatus
KR102224820B1 (ko) * 2020-08-13 2021-03-09 케이에프알엔디 주식회사 반도체 디바이스 테스트 장치
KR102565704B1 (ko) 2023-01-03 2023-08-14 (주)대한인더스트리 스마트 손세정기 및 세정 자원 관리 시스템

Also Published As

Publication number Publication date
WO2009004968A1 (ja) 2009-01-08
JPWO2009004968A1 (ja) 2010-08-26
CN101689522A (zh) 2010-03-31
TWI386664B (zh) 2013-02-21
US20100156434A1 (en) 2010-06-24
TW200912343A (en) 2009-03-16
JP5379685B2 (ja) 2013-12-25
CN101689522B (zh) 2011-11-02
EP2172968A1 (en) 2010-04-07
US8207744B2 (en) 2012-06-26
KR101138194B1 (ko) 2012-05-10

Similar Documents

Publication Publication Date Title
KR101138194B1 (ko) 시험 장치
TWI803012B (zh) 測試設備、測試受測裝置之方法以及測試系統
US10823779B2 (en) Apparatus and method for manufacturing substrates
KR101767663B1 (ko) 기판 제조 설비 및 기판 제조 방법
KR101321467B1 (ko) 반도체 웨이퍼 시험장치
KR100708283B1 (ko) 반도체 장치의 시험 장치 및 시험 방법
KR20220126247A (ko) Pop 구조물을 갖는 디바이스의 캐리어 기반 대용량 시스템 레벨 테스트
KR19990083190A (ko) 트레이 이송 암 및 이를 사용한 트레이의 이재(移載) 장치, 집적 회로 시험 장치 및 트레이의 처리 방법
JPH11287841A (ja) Ｉｃ試験装置
KR20100017827A (ko) 전자부품 시험장치
WO2010007653A1 (ja) ソケットガイド、ソケット、プッシャおよび電子部品試験装置
KR100640634B1 (ko) 반도체 패키지 검사장치 및 이를 이용한 검사방법
KR20090030742A (ko) 핸들러, 그를 이용한 반도체 소자 제조방법, 및테스트트레이 이송방법
KR20200013729A (ko) 검사 장치, 검사 시스템, 및 위치 맞춤 방법
KR20180115564A (ko) 소자 픽업 모듈 및 이를 구비하는 반도체 소자 테스트 장치
KR100946335B1 (ko) 커스터머 트레이 이송 유닛, 커스터머 트레이 이송 방법 및커스터머 트레이 이송 유닛을 포함하는 테스트 핸들러
KR20100000270A (ko) 커스터머 트레이 이송 유닛 및 커스터머 트레이 이송유닛을 포함하는 테스트 핸들러
TW200902981A (en) Apparatus for testing micro SD devices
KR102296954B1 (ko) 웨이퍼 싱귤레이션에 의해 획득된 다이용 테스트 장치 및 테스트 방법
US20240044807A1 (en) Inspection system
KR101499573B1 (ko) 테스트핸들러에서의 반도체소자 언로딩방법
KR20090096264A (ko) 반도체디바이스 검사장치
TW201824416A (zh) 檢測系統的調整方法及其使用的補助套件
JPH02272370A (ja) 半導体検査装置
WO2008125011A1 (fr) Procédé et appareil pour tester des dispositifs de système en boîtier, des dispositifs micro sd

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
J501 Disposition of invalidation of trial
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160324

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170327

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180323

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190326

Year of fee payment: 8