JPH11287841A - Ｉｃ試験装置 - Google Patents
Ｉｃ試験装置Info
- Publication number
- JPH11287841A JPH11287841A JP10105576A JP10557698A JPH11287841A JP H11287841 A JPH11287841 A JP H11287841A JP 10105576 A JP10105576 A JP 10105576A JP 10557698 A JP10557698 A JP 10557698A JP H11287841 A JPH11287841 A JP H11287841A
- Authority
- JP
- Japan
- Prior art keywords
- test
- guide
- under test
- tray
- tested
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
- G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Discharge Of Articles From Conveyors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】被試験ＩＣのコンタクト部への位置決め精度を
高める。 【解決手段】被試験ＩＣの入出力端子ＨＢを、テストト
レイに搭載された状態でテストヘッドのコンタクトピン
５１へ押し付けてテストを行うＩＣ試験装置であり、ソ
ケット５０またはソケットガイド４０に、被試験ＩＣに
接触してこれを位置決めするデバイスガイド５２を設け
らる。
高める。 【解決手段】被試験ＩＣの入出力端子ＨＢを、テストト
レイに搭載された状態でテストヘッドのコンタクトピン
５１へ押し付けてテストを行うＩＣ試験装置であり、ソ
ケット５０またはソケットガイド４０に、被試験ＩＣに
接触してこれを位置決めするデバイスガイド５２を設け
らる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路素
子（以下、ＩＣと略す。）をテストするためのＩＣ試験
装置に関し、特に被試験ＩＣのコンタクト部への位置決
め精度に優れたＩＣ試験装置に関する。
子（以下、ＩＣと略す。）をテストするためのＩＣ試験
装置に関し、特に被試験ＩＣのコンタクト部への位置決
め精度に優れたＩＣ試験装置に関する。
【０００２】
【従来の技術】ハンドラ (handler)と称されるＩＣ試験
装置では、トレイに収納された多数のＩＣを試験装置内
に搬送し、各ＩＣをテストヘッドに電気的に接触させ、
ＩＣ試験装置本体（以下、テスタともいう。）に試験を
行わせる。そして、試験を終了すると各ＩＣをテストヘ
ッドから搬出し、試験結果に応じたトレイに載せ替える
ことで、良品や不良品といったカテゴリへの仕分けが行
われる。
装置では、トレイに収納された多数のＩＣを試験装置内
に搬送し、各ＩＣをテストヘッドに電気的に接触させ、
ＩＣ試験装置本体（以下、テスタともいう。）に試験を
行わせる。そして、試験を終了すると各ＩＣをテストヘ
ッドから搬出し、試験結果に応じたトレイに載せ替える
ことで、良品や不良品といったカテゴリへの仕分けが行
われる。
【０００３】従来のＩＣ試験装置には、試験前のＩＣを
収納したり試験済のＩＣを収納するためのトレイ（以
下、カスタマトレイともいう。）と、ＩＣ試験装置内を
循環搬送されるトレイ（以下、テストトレイともい
う。）とが相違するタイプのものがあり、この種のＩＣ
試験装置では、試験の前後においてカスタマトレイとテ
ストトレイとの間でＩＣの載せ替えが行われており、Ｉ
Ｃをテストヘッドに接触させてテストを行うテスト工程
においては、ＩＣはテストトレイに搭載された状態でテ
ストヘッドに押し付けられる。
収納したり試験済のＩＣを収納するためのトレイ（以
下、カスタマトレイともいう。）と、ＩＣ試験装置内を
循環搬送されるトレイ（以下、テストトレイともい
う。）とが相違するタイプのものがあり、この種のＩＣ
試験装置では、試験の前後においてカスタマトレイとテ
ストトレイとの間でＩＣの載せ替えが行われており、Ｉ
Ｃをテストヘッドに接触させてテストを行うテスト工程
においては、ＩＣはテストトレイに搭載された状態でテ
ストヘッドに押し付けられる。
【０００４】
【発明が解決しようとする課題】ところで、ボールグリ
ッドアレイ（ＢＧＡ：Ball Grid Aray）型ＩＣをテスト
する場合、テストヘッド１０４のコンタクト部は、図１
２に示されるように、スプリング（不図示）によって出
没可能に設けられた複数のコンタクトピン５１からな
り、その先端には、図１３のＢ部に示されるように、被
試験ＩＣのボール状入出力端子（以下、半田ボールＨＢ
ともいう。）に応じた円錐状凹部５１ａが形成されてい
る。
ッドアレイ（ＢＧＡ：Ball Grid Aray）型ＩＣをテスト
する場合、テストヘッド１０４のコンタクト部は、図１
２に示されるように、スプリング（不図示）によって出
没可能に設けられた複数のコンタクトピン５１からな
り、その先端には、図１３のＢ部に示されるように、被
試験ＩＣのボール状入出力端子（以下、半田ボールＨＢ
ともいう。）に応じた円錐状凹部５１ａが形成されてい
る。
【０００５】しかしながら、テストトレイに搭載された
状態でテストが行われる従来のＩＣ試験装置では、被試
験ＩＣをテストトレイに取り付けられたインサートに収
容し、インサートとソケットガイドとを位置合わせした
状態で被試験ＩＣをコンタクトピンに押し付けていたの
で、ＩＣとインサートとの位置ズレΔａ、インサートと
ソケットガイドとの位置ズレΔｂ、ソケットガイドとソ
ケットボディとの位置づズレΔｃ、およびソケットボデ
ィとコンタクトピンとの位置ズレΔｄというように、被
試験ＩＣとコンタクトピンとのトータルの位置ズレはΔ
ａ＋Δｂ＋Δｃ＋Δｄにもなった。
状態でテストが行われる従来のＩＣ試験装置では、被試
験ＩＣをテストトレイに取り付けられたインサートに収
容し、インサートとソケットガイドとを位置合わせした
状態で被試験ＩＣをコンタクトピンに押し付けていたの
で、ＩＣとインサートとの位置ズレΔａ、インサートと
ソケットガイドとの位置ズレΔｂ、ソケットガイドとソ
ケットボディとの位置づズレΔｃ、およびソケットボデ
ィとコンタクトピンとの位置ズレΔｄというように、被
試験ＩＣとコンタクトピンとのトータルの位置ズレはΔ
ａ＋Δｂ＋Δｃ＋Δｄにもなった。
【０００６】このため、図１３のＣ部に示されるよう
に、コンタクトピン５１に対して半田ボールＨＢがずれ
た状態で押し付けられることになり、コンタクトピン５
１の鋭利な先端で半田ボールＨＢに損傷を与えるおそれ
があった。
に、コンタクトピン５１に対して半田ボールＨＢがずれ
た状態で押し付けられることになり、コンタクトピン５
１の鋭利な先端で半田ボールＨＢに損傷を与えるおそれ
があった。
【０００７】特にチップサイズパッケージ（ＣＳＰ:Chi
p Size Package）等は、パッケージモールドＰＭの寸法
精度がきわめてラフであり、外周形状と半田ボールＨＢ
との位置精度が必ずしも保障されていないので、インサ
ートとの位置決めをパッケージモールドＰＭの外周面で
行うと、トータルの位置ズレが顕著となった。
p Size Package）等は、パッケージモールドＰＭの寸法
精度がきわめてラフであり、外周形状と半田ボールＨＢ
との位置精度が必ずしも保障されていないので、インサ
ートとの位置決めをパッケージモールドＰＭの外周面で
行うと、トータルの位置ズレが顕著となった。
【０００８】尤も、インサート、ソケットガイド、ソケ
ットボディおよびコンタクトピンのそれぞれの寸法精度
を高めれば、トータルの位置ズレΔａ〜Δｄを小さくす
ることはできるが、こうした寸法精度の作り込みにも一
定の限界があった。
ットボディおよびコンタクトピンのそれぞれの寸法精度
を高めれば、トータルの位置ズレΔａ〜Δｄを小さくす
ることはできるが、こうした寸法精度の作り込みにも一
定の限界があった。
【０００９】本発明は、このような従来技術の問題点に
鑑みてなされたものであり、被試験ＩＣのコンタクト部
への位置決め精度に優れたＩＣ試験装置を提供すること
を目的とする。
鑑みてなされたものであり、被試験ＩＣのコンタクト部
への位置決め精度に優れたＩＣ試験装置を提供すること
を目的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明のＩＣ試験装置は、被試験ＩＣの入出力端子
を、トレイに搭載された状態でテストヘッドのコンタク
ト部へ押し付けてテストを行うＩＣ試験装置において、
前記コンタクト部に、前記被試験ＩＣに接触してこれを
位置決めするガイド手段が設けられていることを特徴と
する。
に、本発明のＩＣ試験装置は、被試験ＩＣの入出力端子
を、トレイに搭載された状態でテストヘッドのコンタク
ト部へ押し付けてテストを行うＩＣ試験装置において、
前記コンタクト部に、前記被試験ＩＣに接触してこれを
位置決めするガイド手段が設けられていることを特徴と
する。
【００１１】本発明のＩＣ試験装置では、被試験ＩＣと
コンタクト部との間に複数の部材を介在させて間接的に
位置決めするのではなく、被試験ＩＣを位置決めするガ
イド手段を直接的にコンタクト部に設けているので、被
試験ＩＣとコンタクト部との間に生じる位置ズレとして
は、被試験ＩＣとガイド手段との位置ズレ（Δｅ）およ
びガイド手段とコンタクト部自体との位置ズレ（Δｆ）
のみとなる。ここで、ガイド手段とコンタクト部自体と
の位置ズレについては、一体成形等の技術を採用するこ
とで著しく寸法精度が向上する。また、被試験ＩＣとガ
イド手段との位置ズレについても、ガイド手段そのもの
は成形技術によって寸法精度が高められるので、結局、
被試験ＩＣそのものの製造寸法誤差のみが問題となる。
コンタクト部との間に複数の部材を介在させて間接的に
位置決めするのではなく、被試験ＩＣを位置決めするガ
イド手段を直接的にコンタクト部に設けているので、被
試験ＩＣとコンタクト部との間に生じる位置ズレとして
は、被試験ＩＣとガイド手段との位置ズレ（Δｅ）およ
びガイド手段とコンタクト部自体との位置ズレ（Δｆ）
のみとなる。ここで、ガイド手段とコンタクト部自体と
の位置ズレについては、一体成形等の技術を採用するこ
とで著しく寸法精度が向上する。また、被試験ＩＣとガ
イド手段との位置ズレについても、ガイド手段そのもの
は成形技術によって寸法精度が高められるので、結局、
被試験ＩＣそのものの製造寸法誤差のみが問題となる。
【００１２】このように、被試験ＩＣとコンタクト部の
間に生じる誤差が著しく低減されるので、コンタクト部
に対する被試験ＩＣの入出力端子の位置決め精度が著し
く向上し、その結果、コンタクト部による入出力端子の
損傷等を防止することができる。
間に生じる誤差が著しく低減されるので、コンタクト部
に対する被試験ＩＣの入出力端子の位置決め精度が著し
く向上し、その結果、コンタクト部による入出力端子の
損傷等を防止することができる。
【００１３】本発明のガイド手段の設定位置は、テスト
ヘッドのコンタクト部であれば特に限定されず全ての位
置が含まれる。たとえば、請求項２記載のＩＣ試験装置
では、前記ガイド手段は、コンタクトピンが設けられた
ソケット又は当該ソケットの位置合わせを行うソケット
ガイドの何れかに設けられている。勿論、本発明のＩＣ
試験装置では、ソケットボードその他の位置をも含む趣
旨である。
ヘッドのコンタクト部であれば特に限定されず全ての位
置が含まれる。たとえば、請求項２記載のＩＣ試験装置
では、前記ガイド手段は、コンタクトピンが設けられた
ソケット又は当該ソケットの位置合わせを行うソケット
ガイドの何れかに設けられている。勿論、本発明のＩＣ
試験装置では、ソケットボードその他の位置をも含む趣
旨である。
【００１４】本発明において適用される被試験ＩＣは、
特に限定されず、全てのタイプのＩＣが含まれるが、請
求項３記載のＩＣ試験装置のように、前記被試験ＩＣの
入出力端子がボール状端子である、いわゆるボールグリ
ッドアレイ型ＩＣに適用するとその効果も特に著しい。
特に限定されず、全てのタイプのＩＣが含まれるが、請
求項３記載のＩＣ試験装置のように、前記被試験ＩＣの
入出力端子がボール状端子である、いわゆるボールグリ
ッドアレイ型ＩＣに適用するとその効果も特に著しい。
【００１５】本発明におけるガイド手段は、被試験ＩＣ
に接触してこれを位置決めする機能を備えたものであれ
ば、その形状（連続的に位置決めするか、部分的に位置
決めするかも問わない。）、設定位置、数、材質、被試
験ＩＣの位置決め部位等々は特に限定されず、全てのも
のが含まれる。
に接触してこれを位置決めする機能を備えたものであれ
ば、その形状（連続的に位置決めするか、部分的に位置
決めするかも問わない。）、設定位置、数、材質、被試
験ＩＣの位置決め部位等々は特に限定されず、全てのも
のが含まれる。
【００１６】本発明のＩＣ試験装置には、トレイに被試
験ＩＣを搭載した状態でテストヘッドのコンタクト部へ
押し付けるタイプのＩＣ試験装置に特に適用して好まし
い。
験ＩＣを搭載した状態でテストヘッドのコンタクト部へ
押し付けるタイプのＩＣ試験装置に特に適用して好まし
い。
【００１７】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。 ［第１実施形態］図１は本発明のＩＣ試験装置の第１実
施形態を示す斜視図、図２は被試験ＩＣの取り廻し方法
を示すトレイのフローチャート、図３は同ＩＣ試験装置
のＩＣストッカの構造を示す斜視図、図４は同ＩＣ試験
装置で用いられるカスタマトレイを示す斜視図、図５は
同ＩＣ試験装置で用いられるテストトレイを示す一部分
解斜視図である。
基づいて説明する。 ［第１実施形態］図１は本発明のＩＣ試験装置の第１実
施形態を示す斜視図、図２は被試験ＩＣの取り廻し方法
を示すトレイのフローチャート、図３は同ＩＣ試験装置
のＩＣストッカの構造を示す斜視図、図４は同ＩＣ試験
装置で用いられるカスタマトレイを示す斜視図、図５は
同ＩＣ試験装置で用いられるテストトレイを示す一部分
解斜視図である。
【００１８】なお、図２は本実施形態のＩＣ試験装置に
おける被試験ＩＣの取り廻し方法を理解するための図で
あって、実際には上下方向に並んで配置されている部材
を平面的に示した部分もある。したがって、その機械的
（三次元的）構造は図１を参照して説明する。
おける被試験ＩＣの取り廻し方法を理解するための図で
あって、実際には上下方向に並んで配置されている部材
を平面的に示した部分もある。したがって、その機械的
（三次元的）構造は図１を参照して説明する。
【００１９】本実施形態のＩＣ試験装置１は、被試験Ｉ
Ｃに高温または低温の温度ストレスを与えた状態でＩＣ
が適切に動作するかどうかを試験（検査）し、当該試験
結果に応じてＩＣを分類する装置であって、こうした温
度ストレスを与えた状態での動作テストは、試験対象と
なる被試験ＩＣが多数搭載されたトレイ（以下、カスタ
マトレイＫＳＴともいう。図４参照）から当該ＩＣ試験
装置１内を搬送されるテストトレイＴＳＴ（図５参照）
に被試験ＩＣを載せ替えて実施される。
Ｃに高温または低温の温度ストレスを与えた状態でＩＣ
が適切に動作するかどうかを試験（検査）し、当該試験
結果に応じてＩＣを分類する装置であって、こうした温
度ストレスを与えた状態での動作テストは、試験対象と
なる被試験ＩＣが多数搭載されたトレイ（以下、カスタ
マトレイＫＳＴともいう。図４参照）から当該ＩＣ試験
装置１内を搬送されるテストトレイＴＳＴ（図５参照）
に被試験ＩＣを載せ替えて実施される。
【００２０】このため、本実施形態のＩＣ試験装置１
は、図１および図２に示すように、これから試験を行な
う被試験ＩＣを格納し、また試験済のＩＣを分類して格
納するＩＣ格納部２００と、ＩＣ格納部２００から送ら
れる被試験ＩＣをチャンバ部１００に送り込むローダ部
３００と、テストヘッドを含むチャンバ部１００と、チ
ャンバ部１００で試験が行なわれた試験済のＩＣを分類
して取り出すアンローダ部４００とから構成されてい
る。
は、図１および図２に示すように、これから試験を行な
う被試験ＩＣを格納し、また試験済のＩＣを分類して格
納するＩＣ格納部２００と、ＩＣ格納部２００から送ら
れる被試験ＩＣをチャンバ部１００に送り込むローダ部
３００と、テストヘッドを含むチャンバ部１００と、チ
ャンバ部１００で試験が行なわれた試験済のＩＣを分類
して取り出すアンローダ部４００とから構成されてい
る。
【００２１】ＩＣ格納部２００ ＩＣ格納部２００には、試験前の被試験ＩＣを格納する
試験前ＩＣストッカ２０１と、試験の結果に応じて分類
された被試験ＩＣを格納する試験済ＩＣストッカ２０２
とが設けられている。
試験前ＩＣストッカ２０１と、試験の結果に応じて分類
された被試験ＩＣを格納する試験済ＩＣストッカ２０２
とが設けられている。
【００２２】これらの試験前ＩＣストッカ２０１及び試
験済ＩＣストッカ２０２は、図３に示すように、枠状の
トレイ支持枠２０３と、このトレイ支持枠２０３の下部
から侵入して上部に向って昇降可能とするエレベータ２
０４とを具備して構成されている。トレイ支持枠２０３
には、カスタマトレイＫＳＴが複数積み重ねられて支持
され、この積み重ねられたカスタマトレイＫＳＴのみが
エレベータ２０４によって上下に移動される。
験済ＩＣストッカ２０２は、図３に示すように、枠状の
トレイ支持枠２０３と、このトレイ支持枠２０３の下部
から侵入して上部に向って昇降可能とするエレベータ２
０４とを具備して構成されている。トレイ支持枠２０３
には、カスタマトレイＫＳＴが複数積み重ねられて支持
され、この積み重ねられたカスタマトレイＫＳＴのみが
エレベータ２０４によって上下に移動される。
【００２３】そして、試験前ＩＣストッカ２０１には、
これから試験が行われる被試験ＩＣが格納されたカスタ
マトレイＫＳＴが積層されて保持される一方で、試験済
ＩＣストッカ２０２には、試験を終えた被試験ＩＣが適
宜に分類されたカスタマトレイＫＳＴが積層されて保持
されている。
これから試験が行われる被試験ＩＣが格納されたカスタ
マトレイＫＳＴが積層されて保持される一方で、試験済
ＩＣストッカ２０２には、試験を終えた被試験ＩＣが適
宜に分類されたカスタマトレイＫＳＴが積層されて保持
されている。
【００２４】なお、これら試験前ＩＣストッカ２０１と
試験済ＩＣストッカ２０２とは同じ構造とされているの
で、試験前ＩＣストッカ２０１と試験済ＩＣストッカ２
０２とのそれぞれの数を必要に応じて適宜数に設定する
ことができる。
試験済ＩＣストッカ２０２とは同じ構造とされているの
で、試験前ＩＣストッカ２０１と試験済ＩＣストッカ２
０２とのそれぞれの数を必要に応じて適宜数に設定する
ことができる。
【００２５】図１及び図２に示す例では、試験前ストッ
カ２０１に２個のストッカＳＴＫ−Ｂを設け、またその
隣にアンローダ部４００へ送られる空ストッカＳＴＫ−
Ｅを２個設けるとともに、試験済ＩＣストッカ２０２に
８個のストッカＳＴＫ−１，ＳＴＫ−２，…，ＳＴＫ−
８を設けて試験結果に応じて最大８つの分類に仕分けし
て格納できるように構成されている。つまり、良品と不
良品の別の外に、良品の中でも動作速度が高速のもの、
中速のもの、低速のもの、あるいは不良の中でも再試験
が必要なもの等に仕分けされる。
カ２０１に２個のストッカＳＴＫ−Ｂを設け、またその
隣にアンローダ部４００へ送られる空ストッカＳＴＫ−
Ｅを２個設けるとともに、試験済ＩＣストッカ２０２に
８個のストッカＳＴＫ−１，ＳＴＫ−２，…，ＳＴＫ−
８を設けて試験結果に応じて最大８つの分類に仕分けし
て格納できるように構成されている。つまり、良品と不
良品の別の外に、良品の中でも動作速度が高速のもの、
中速のもの、低速のもの、あるいは不良の中でも再試験
が必要なもの等に仕分けされる。
【００２６】ローダ部３００ 上述したカスタマトレイＫＳＴは、ＩＣ格納部２００と
装置基板１０５との間に設けられたトレイ移送アーム２
０５によってローダ部３００の窓部３０６に装置基板１
０５の下側から運ばれる。そして、このローダ部３００
において、カスタマトレイＫＳＴに積み込まれた被試験
ＩＣをＸ−Ｙ搬送装置３０４によって一旦プリサイサ
（preciser）３０５に移送し、ここで被試験ＩＣの相互
の位置を修正したのち、さらにこのプリサイサ３０５に
移送された被試験ＩＣを再びＸ−Ｙ搬送装置３０４を用
いて、ローダ部３００に停止しているテストトレイＴＳ
Ｔに積み替える。
装置基板１０５との間に設けられたトレイ移送アーム２
０５によってローダ部３００の窓部３０６に装置基板１
０５の下側から運ばれる。そして、このローダ部３００
において、カスタマトレイＫＳＴに積み込まれた被試験
ＩＣをＸ−Ｙ搬送装置３０４によって一旦プリサイサ
（preciser）３０５に移送し、ここで被試験ＩＣの相互
の位置を修正したのち、さらにこのプリサイサ３０５に
移送された被試験ＩＣを再びＸ−Ｙ搬送装置３０４を用
いて、ローダ部３００に停止しているテストトレイＴＳ
Ｔに積み替える。
【００２７】カスタマトレイＫＳＴからテストトレイＴ
ＳＴへ被試験ＩＣを積み替えるＩＣ搬送装置３０４とし
ては、図１に示すように、装置基板１０５の上部に架設
された２本のレール３０１と、この２本のレール３０１
によってテストトレイＴＳＴとカスタマトレイＫＳＴと
の間を往復する（この方向をＹ方向とする）ことができ
る可動アーム３０２と、この可動アーム３０２によって
支持され、可動アーム３０２に沿ってＸ方向に移動でき
る可動ヘッド３０３とを備えている。
ＳＴへ被試験ＩＣを積み替えるＩＣ搬送装置３０４とし
ては、図１に示すように、装置基板１０５の上部に架設
された２本のレール３０１と、この２本のレール３０１
によってテストトレイＴＳＴとカスタマトレイＫＳＴと
の間を往復する（この方向をＹ方向とする）ことができ
る可動アーム３０２と、この可動アーム３０２によって
支持され、可動アーム３０２に沿ってＸ方向に移動でき
る可動ヘッド３０３とを備えている。
【００２８】このＸ−Ｙ搬送装置３０４の可動ヘッド３
０３には、吸着ヘッドが下向に装着されており、この吸
着ヘッドが空気を吸引しながら移動することで、カスタ
マトレイＫＳＴから被試験ＩＣを吸着し、その被試験Ｉ
ＣをテストトレイＴＳＴに積み替える。こうした吸着ヘ
ッドは、可動ヘッド３０３に対して例えば８本程度装着
されており、一度に８個の被試験ＩＣをテストトレイＴ
ＳＴに積み替えることができる。
０３には、吸着ヘッドが下向に装着されており、この吸
着ヘッドが空気を吸引しながら移動することで、カスタ
マトレイＫＳＴから被試験ＩＣを吸着し、その被試験Ｉ
ＣをテストトレイＴＳＴに積み替える。こうした吸着ヘ
ッドは、可動ヘッド３０３に対して例えば８本程度装着
されており、一度に８個の被試験ＩＣをテストトレイＴ
ＳＴに積み替えることができる。
【００２９】なお、一般的なカスタマトレイＫＳＴにあ
っては、被試験ＩＣを保持するための凹部が、被試験Ｉ
Ｃの形状よりも比較的大きく形成されているので、カス
タマトレイＫＳＴに格納された状態における被試験ＩＣ
の位置は、大きなバラツキをもっている。したがって、
この状態で被試験ＩＣを吸着ヘッドに吸着し、直接テス
トトレイＴＳＴに運ぶと、テストトレイＴＳＴに形成さ
れたＩＣ収納凹部に正確に落し込むことが困難となる。
このため、本実施形態のＩＣ試験装置１では、カスタマ
トレイＫＳＴの設置位置とテストトレイＴＳＴとの間に
プリサイサ３０５と呼ばれるＩＣの位置修正手段が設け
られている。このプリサイサ３０５は、比較的深い凹部
を有し、この凹部の周縁が傾斜面で囲まれた形状とされ
ているので、この凹部に吸着ヘツドに吸着された被試験
ＩＣを落し込むと、傾斜面で被試験ＩＣの落下位置が修
正されることになる。これにより、８個の被試験ＩＣの
相互の位置が正確に定まり、位置が修正された被試験Ｉ
Ｃを再び吸着ヘッドで吸着してテストトレイＴＳＴに積
み替えることで、テストトレイＴＳＴに形成されたＩＣ
収納凹部に精度良く被試験ＩＣを積み替えることができ
る。
っては、被試験ＩＣを保持するための凹部が、被試験Ｉ
Ｃの形状よりも比較的大きく形成されているので、カス
タマトレイＫＳＴに格納された状態における被試験ＩＣ
の位置は、大きなバラツキをもっている。したがって、
この状態で被試験ＩＣを吸着ヘッドに吸着し、直接テス
トトレイＴＳＴに運ぶと、テストトレイＴＳＴに形成さ
れたＩＣ収納凹部に正確に落し込むことが困難となる。
このため、本実施形態のＩＣ試験装置１では、カスタマ
トレイＫＳＴの設置位置とテストトレイＴＳＴとの間に
プリサイサ３０５と呼ばれるＩＣの位置修正手段が設け
られている。このプリサイサ３０５は、比較的深い凹部
を有し、この凹部の周縁が傾斜面で囲まれた形状とされ
ているので、この凹部に吸着ヘツドに吸着された被試験
ＩＣを落し込むと、傾斜面で被試験ＩＣの落下位置が修
正されることになる。これにより、８個の被試験ＩＣの
相互の位置が正確に定まり、位置が修正された被試験Ｉ
Ｃを再び吸着ヘッドで吸着してテストトレイＴＳＴに積
み替えることで、テストトレイＴＳＴに形成されたＩＣ
収納凹部に精度良く被試験ＩＣを積み替えることができ
る。
【００３０】チャンバ部１００ 上述したテストトレイＴＳＴは、ローダ部３００で被試
験ＩＣが積み込まれたのちチャンバ部１００に送り込ま
れ、当該テストトレイＴＳＴに搭載された状態で各被試
験ＩＣがテストされる。
験ＩＣが積み込まれたのちチャンバ部１００に送り込ま
れ、当該テストトレイＴＳＴに搭載された状態で各被試
験ＩＣがテストされる。
【００３１】チャンバ部１００は、テストトレイＴＳＴ
に積み込まれた被試験ＩＣに目的とする高温又は低温の
熱ストレスを与える恒温槽１０１と、この恒温槽１０１
で熱ストレスが与えられた状態にある被試験ＩＣをテス
トヘッドに接触させるテストチャンバ１０２と、テスト
チャンバ１０２で試験された被試験ＩＣから、与えられ
た熱ストレスを除去する除熱槽１０３とで構成されてい
る。
に積み込まれた被試験ＩＣに目的とする高温又は低温の
熱ストレスを与える恒温槽１０１と、この恒温槽１０１
で熱ストレスが与えられた状態にある被試験ＩＣをテス
トヘッドに接触させるテストチャンバ１０２と、テスト
チャンバ１０２で試験された被試験ＩＣから、与えられ
た熱ストレスを除去する除熱槽１０３とで構成されてい
る。
【００３２】除熱槽１０３では、恒温槽１０１で高温を
印加した場合は、被試験ＩＣを送風により冷却して室温
に戻し、また恒温槽１０１で例えば−３０℃程度の低温
を印加した場合は、被試験ＩＣを温風またはヒータ等で
加熱して結露が生じない程度の温度まで戻す。そして、
この除熱された被試験ＩＣをアンローダ部４００に搬出
する。
印加した場合は、被試験ＩＣを送風により冷却して室温
に戻し、また恒温槽１０１で例えば−３０℃程度の低温
を印加した場合は、被試験ＩＣを温風またはヒータ等で
加熱して結露が生じない程度の温度まで戻す。そして、
この除熱された被試験ＩＣをアンローダ部４００に搬出
する。
【００３３】図１に示すように、チャンバ部１００の恒
温槽１０１及び除熱槽１０３は、テストチャンバ１０２
より上方に突出するように配置されている。また、恒温
槽１０１には、図２に概念的に示すように、垂直搬送装
置が設けられており、テストチャンバ１０２が空くまで
の間、複数枚のテストトレイＴＳＴがこの垂直搬送装置
に支持されながら待機する。主として、この待機中にお
いて、被試験ＩＣに高温又は低温の熱ストレスが印加さ
れる。
温槽１０１及び除熱槽１０３は、テストチャンバ１０２
より上方に突出するように配置されている。また、恒温
槽１０１には、図２に概念的に示すように、垂直搬送装
置が設けられており、テストチャンバ１０２が空くまで
の間、複数枚のテストトレイＴＳＴがこの垂直搬送装置
に支持されながら待機する。主として、この待機中にお
いて、被試験ＩＣに高温又は低温の熱ストレスが印加さ
れる。
【００３４】テストチャンバ１０２には、その中央にテ
ストヘッド１０４が配置され、テストヘッド１０４の上
にテストトレイＴＳＴが運ばれて、被試験ＩＣの入出力
端子ＨＢをテストヘッド１０４のコンタクトピン５１に
電気的に接触させることによりテストが行われる。一
方、試験が終了したテストトレイＴＳＴは、除熱槽１０
３で除熱され、ＩＣの温度を室温に戻したのち、アンロ
ーダ部４００に排出される。
ストヘッド１０４が配置され、テストヘッド１０４の上
にテストトレイＴＳＴが運ばれて、被試験ＩＣの入出力
端子ＨＢをテストヘッド１０４のコンタクトピン５１に
電気的に接触させることによりテストが行われる。一
方、試験が終了したテストトレイＴＳＴは、除熱槽１０
３で除熱され、ＩＣの温度を室温に戻したのち、アンロ
ーダ部４００に排出される。
【００３５】また、恒温槽１０１と除熱槽１０３の上部
間には、図１に示すように装置基板１０５が差し渡さ
れ、この装置基板１０５にテストトレイ搬送装置１０８
が装着されている。この装置基板１０５上に設けられた
テストトレイ搬送装置１０８によって、除熱槽１０３か
ら排出されたテストトレイＴＳＴは、アンローダ部４０
０およびローダ部３００を介して恒温槽１０１へ返送さ
れる。
間には、図１に示すように装置基板１０５が差し渡さ
れ、この装置基板１０５にテストトレイ搬送装置１０８
が装着されている。この装置基板１０５上に設けられた
テストトレイ搬送装置１０８によって、除熱槽１０３か
ら排出されたテストトレイＴＳＴは、アンローダ部４０
０およびローダ部３００を介して恒温槽１０１へ返送さ
れる。
【００３６】図５は本実施形態で用いられるテストトレ
イＴＳＴの構造を示す分解斜視図である。このテストト
レイＴＳＴは、方形フレーム１２に複数の桟（さん）１
３が平行かつ等間隔に設けられ、これら桟１３の両側お
よび桟１３と対向するフレーム１２の辺１２ａに、それ
ぞれ複数の取付け片１４が等間隔に突出して形成されて
いる。これら桟１３の間および桟１３と辺１２ａとの間
と、２つの取付け片１４とによって、インサート収納部
１５が構成されている。
イＴＳＴの構造を示す分解斜視図である。このテストト
レイＴＳＴは、方形フレーム１２に複数の桟（さん）１
３が平行かつ等間隔に設けられ、これら桟１３の両側お
よび桟１３と対向するフレーム１２の辺１２ａに、それ
ぞれ複数の取付け片１４が等間隔に突出して形成されて
いる。これら桟１３の間および桟１３と辺１２ａとの間
と、２つの取付け片１４とによって、インサート収納部
１５が構成されている。
【００３７】各インサート収納部１５には、それぞれ１
個のインサート１６が収納されるようになっており、こ
のインサート１６はファスナ１７を用いて２つの取付け
片１４にフローティング状態で取付けられている。この
ために、インサート１６の両端部には、それぞれ取付け
片１４への取付け用孔２１が形成されている。こうした
インサート１６は、たとえば１つのテストトレイＴＳＴ
に、１６×４個程度取り付けられる。
個のインサート１６が収納されるようになっており、こ
のインサート１６はファスナ１７を用いて２つの取付け
片１４にフローティング状態で取付けられている。この
ために、インサート１６の両端部には、それぞれ取付け
片１４への取付け用孔２１が形成されている。こうした
インサート１６は、たとえば１つのテストトレイＴＳＴ
に、１６×４個程度取り付けられる。
【００３８】なお、各インサート１６は、同一形状、同
一寸法とされており、それぞれのインサート１６に被試
験ＩＣが収納される。インサート１６のＩＣ収容部１９
は、収容する被試験ＩＣの形状に応じて決められ、図５
に示す例では方形の凹部とされている。
一寸法とされており、それぞれのインサート１６に被試
験ＩＣが収納される。インサート１６のＩＣ収容部１９
は、収容する被試験ＩＣの形状に応じて決められ、図５
に示す例では方形の凹部とされている。
【００３９】ここで、テストヘッド１０４に対して一度
に接続される被試験ＩＣは、図５に示すように４行×１
６列に配列された被試験ＩＣであれば、たとえば４列お
きに４行の被試験ＩＣが同時に試験される。つまり、１
回目の試験では、１列目から４列おきに配置された１６
個の被試験ＩＣをテストヘッド１０４のコンタクトピン
５１に接続して試験し、２回目の試験では、テストトレ
イＴＳＴを１列分移動させて２列目から４列おきに配置
された被試験ＩＣを同様に試験し、これを４回繰り返す
ことで全ての被試験ＩＣを試験する。この試験の結果
は、テストトレイＴＳＴに付された例えば識別番号と、
テストトレイＴＳＴの内部で割り当てられた被試験ＩＣ
の番号で決まるアドレスに記憶される。
に接続される被試験ＩＣは、図５に示すように４行×１
６列に配列された被試験ＩＣであれば、たとえば４列お
きに４行の被試験ＩＣが同時に試験される。つまり、１
回目の試験では、１列目から４列おきに配置された１６
個の被試験ＩＣをテストヘッド１０４のコンタクトピン
５１に接続して試験し、２回目の試験では、テストトレ
イＴＳＴを１列分移動させて２列目から４列おきに配置
された被試験ＩＣを同様に試験し、これを４回繰り返す
ことで全ての被試験ＩＣを試験する。この試験の結果
は、テストトレイＴＳＴに付された例えば識別番号と、
テストトレイＴＳＴの内部で割り当てられた被試験ＩＣ
の番号で決まるアドレスに記憶される。
【００４０】図６は同ＩＣ試験装置のテストヘッド１０
４におけるプッシャ３０、インサート１６（テストトレ
イＴＳＴ側）、ソケットガイド４０およびコンタクトピ
ン５１を有するソケット５０の構造を示す分解斜視図、
図７は図６の VII部の拡大斜視図、図１０は図６の断面
図、図１１はテストヘッド１０４においてプッシャ３０
が下降した状態を示す断面図である。
４におけるプッシャ３０、インサート１６（テストトレ
イＴＳＴ側）、ソケットガイド４０およびコンタクトピ
ン５１を有するソケット５０の構造を示す分解斜視図、
図７は図６の VII部の拡大斜視図、図１０は図６の断面
図、図１１はテストヘッド１０４においてプッシャ３０
が下降した状態を示す断面図である。
【００４１】プッシャ３０は、テストヘッド１０４の上
側に設けられており、図示しないＺ軸駆動装置（たとえ
ば流体圧シリンダ）によってＺ軸方向に上下移動する。
このプッシャ３０は、一度にテストされる被試験ＩＣの
間隔に応じて（上記テストトレイにあっては４列おきに
４行の計６個）、Ｚ軸駆動装置に取り付けられている。
側に設けられており、図示しないＺ軸駆動装置（たとえ
ば流体圧シリンダ）によってＺ軸方向に上下移動する。
このプッシャ３０は、一度にテストされる被試験ＩＣの
間隔に応じて（上記テストトレイにあっては４列おきに
４行の計６個）、Ｚ軸駆動装置に取り付けられている。
【００４２】プッシャ３０の中央には、被試験ＩＣを押
し付けるための押圧子３１が形成され、その両側に後述
するインサート１６のガイド孔２０およびソケットガイ
ド４０のガイドブッシュ４１に挿入されるガイドピン３
２が設けられている。また、押圧子３１とガイドピン３
２との間には、当該プッシャ３０がＺ軸駆動手段にて下
降した際に、下限を規制するためのストッパガイド３３
が設けられており、このストッパガイド３３は、ソケッ
トガイド４０のストッパ面４２に当接することで、被試
験ＩＣを破壊しない適切な圧力で押し付けるプッシャの
下限位置が決定される。
し付けるための押圧子３１が形成され、その両側に後述
するインサート１６のガイド孔２０およびソケットガイ
ド４０のガイドブッシュ４１に挿入されるガイドピン３
２が設けられている。また、押圧子３１とガイドピン３
２との間には、当該プッシャ３０がＺ軸駆動手段にて下
降した際に、下限を規制するためのストッパガイド３３
が設けられており、このストッパガイド３３は、ソケッ
トガイド４０のストッパ面４２に当接することで、被試
験ＩＣを破壊しない適切な圧力で押し付けるプッシャの
下限位置が決定される。
【００４３】インサート１６は、図５においても説明し
たように、テストトレイＴＳＴに対してファスナ１７を
用いて取り付けられているが、その両側に、上述したプ
ッシャ３０のガイドピン３２およびソケットガイド４０
のガイドブッシュ４１が上下それぞれから挿入されるガ
イド孔２０が形成されている。図１１のプッシャ下降状
態に示すように、図において左側のガイド孔２０は、上
半分がプッシャ３０のガイドピン３２が挿入されて位置
決めが行われる小径孔とされ、下半分がソケットガイド
４０のガイドブッシュ４１が挿入されて位置決めが行わ
れる大径孔とされている。ちなみに、図において右側の
ガイド孔２０と、プッシャ３０のガイドピン３２および
ソケットガイド４０のガイドブッシュ４１とは、遊嵌状
態とされている。
たように、テストトレイＴＳＴに対してファスナ１７を
用いて取り付けられているが、その両側に、上述したプ
ッシャ３０のガイドピン３２およびソケットガイド４０
のガイドブッシュ４１が上下それぞれから挿入されるガ
イド孔２０が形成されている。図１１のプッシャ下降状
態に示すように、図において左側のガイド孔２０は、上
半分がプッシャ３０のガイドピン３２が挿入されて位置
決めが行われる小径孔とされ、下半分がソケットガイド
４０のガイドブッシュ４１が挿入されて位置決めが行わ
れる大径孔とされている。ちなみに、図において右側の
ガイド孔２０と、プッシャ３０のガイドピン３２および
ソケットガイド４０のガイドブッシュ４１とは、遊嵌状
態とされている。
【００４４】インサート１６の中央には、ＩＣ収容部１
９が形成されており、ここに被試験ＩＣを落とし込むこ
とで、テストトレイＴＳＴに被試験ＩＣが積み込まれる
ことになる。
９が形成されており、ここに被試験ＩＣを落とし込むこ
とで、テストトレイＴＳＴに被試験ＩＣが積み込まれる
ことになる。
【００４５】一方、テストヘッド１０４に固定されるソ
ケットガイド４０の両側には、プッシャ３０の２つのガ
イドピン３２が挿入されて、これら２つのガイドピン３
２との間で位置決めを行うためのガイドブッシュ４１が
設けられており、このガイドブッシュ４１の左側のもの
は、インサート１６との間でも位置決めを行う。
ケットガイド４０の両側には、プッシャ３０の２つのガ
イドピン３２が挿入されて、これら２つのガイドピン３
２との間で位置決めを行うためのガイドブッシュ４１が
設けられており、このガイドブッシュ４１の左側のもの
は、インサート１６との間でも位置決めを行う。
【００４６】ソケットガイド４０の下側には、複数のコ
ンタクトピン５１を有するソケット５０が固定されてお
り、このコンタクトピン５１は、図外のスプリングによ
って上方向にバネ付勢されている。したがって、被試験
ＩＣを押し付けても、コンタクトピン５１がソケット５
０の上面まで後退する一方で、被試験ＩＣが多少傾斜し
て押し付けられても、全ての端子ＨＢにコンタクトピン
５１が接触できるようになっている。なお、コンタクト
ピン５１の先端には、ボールグリッドアレイ型ＩＣの半
田ボールＨＢを収容する略円錐状凹部５１ａが形成され
ている。
ンタクトピン５１を有するソケット５０が固定されてお
り、このコンタクトピン５１は、図外のスプリングによ
って上方向にバネ付勢されている。したがって、被試験
ＩＣを押し付けても、コンタクトピン５１がソケット５
０の上面まで後退する一方で、被試験ＩＣが多少傾斜し
て押し付けられても、全ての端子ＨＢにコンタクトピン
５１が接触できるようになっている。なお、コンタクト
ピン５１の先端には、ボールグリッドアレイ型ＩＣの半
田ボールＨＢを収容する略円錐状凹部５１ａが形成され
ている。
【００４７】特に本実施形態では、図６および図７に示
すように、被試験ＩＣのパッケージモールドＰＭの外周
面を規制することで、これを位置決めするデバイスガイ
ド５２（ガイド手段）が、ソケット５０に設けられてい
る。このデバイスガイド５２は、図７に示されるよう
に、被試験ＩＣの四隅近傍を呼び込むテーパ面を有する
壁部５２ａを有し、その壁部間は切り欠かれている。こ
れにより、インサート１６のＩＣ収容部１９が被試験Ｉ
Ｃを保持した状態で、当該デバイスガイド５２に被試験
ＩＣを収容させることができる。
すように、被試験ＩＣのパッケージモールドＰＭの外周
面を規制することで、これを位置決めするデバイスガイ
ド５２（ガイド手段）が、ソケット５０に設けられてい
る。このデバイスガイド５２は、図７に示されるよう
に、被試験ＩＣの四隅近傍を呼び込むテーパ面を有する
壁部５２ａを有し、その壁部間は切り欠かれている。こ
れにより、インサート１６のＩＣ収容部１９が被試験Ｉ
Ｃを保持した状態で、当該デバイスガイド５２に被試験
ＩＣを収容させることができる。
【００４８】デバイスガイド５２は、ソケット５０に一
体的に成形しても良いし、ソケット５０との寸法精度が
確保できるならば、別体に形成したのちこれらを接合し
ても良い。また、同図に示すデバイスガイド５２の具体
的形状は特に限定されず、本発明のガイド手段はこれ以
外にも種々の形態が考えられる。
体的に成形しても良いし、ソケット５０との寸法精度が
確保できるならば、別体に形成したのちこれらを接合し
ても良い。また、同図に示すデバイスガイド５２の具体
的形状は特に限定されず、本発明のガイド手段はこれ以
外にも種々の形態が考えられる。
【００４９】図８および図９に示す他の実施形態は、デ
バイスガイド５２をソケット５０ではなく、ソケットガ
イド４０側に設けた例であり、このデバイスガイド５２
もＢＧＡ型など被試験ＩＣのパッケージモールドＰＭの
外周面を規制することで、位置決めする。この場合に
も、デバイスガイド５２は、ソケットガイド４０に一体
的に成形しても良いし、ソケットガイド４０との寸法精
度が確保できるならば、別体に形成したのちこれらを接
合しても良い。また、同図に示すデバイスガイド５２の
具体的形状は特に限定されない。
バイスガイド５２をソケット５０ではなく、ソケットガ
イド４０側に設けた例であり、このデバイスガイド５２
もＢＧＡ型など被試験ＩＣのパッケージモールドＰＭの
外周面を規制することで、位置決めする。この場合に
も、デバイスガイド５２は、ソケットガイド４０に一体
的に成形しても良いし、ソケットガイド４０との寸法精
度が確保できるならば、別体に形成したのちこれらを接
合しても良い。また、同図に示すデバイスガイド５２の
具体的形状は特に限定されない。
【００５０】アンローダ部４００ アンローダ部４００にも、ローダ部３００に設けられた
Ｘ−Ｙ搬送装置３０４と同一構造のＸ−Ｙ搬送装置４０
４，４０４が設けられ、このＸ−Ｙ搬送装置４０４，４
０４によって、アンローダ部４００に運び出されたテス
トトレイＴＳＴから試験済のＩＣがカスタマトレイＫＳ
Ｔに積み替えられる。
Ｘ−Ｙ搬送装置３０４と同一構造のＸ−Ｙ搬送装置４０
４，４０４が設けられ、このＸ−Ｙ搬送装置４０４，４
０４によって、アンローダ部４００に運び出されたテス
トトレイＴＳＴから試験済のＩＣがカスタマトレイＫＳ
Ｔに積み替えられる。
【００５１】図１に示されるように、アンローダ部４０
０の装置基板１０５には、当該アンローダ部４００へ運
ばれたカスタマトレイＫＳＴが装置基板１０５の上面に
臨むように配置される一対の窓部４０６，４０６が二対
開設されている。
０の装置基板１０５には、当該アンローダ部４００へ運
ばれたカスタマトレイＫＳＴが装置基板１０５の上面に
臨むように配置される一対の窓部４０６，４０６が二対
開設されている。
【００５２】また、図示は省略するが、それぞれの窓部
４０６の下側には、カスタマトレイＫＳＴを昇降させる
ための昇降テーブルが設けられており、ここでは試験済
の被試験ＩＣが積み替えられて満杯になったカスタマト
レイＫＳＴを載せて下降し、この満杯トレイをトレイ移
送アーム２０５に受け渡す。
４０６の下側には、カスタマトレイＫＳＴを昇降させる
ための昇降テーブルが設けられており、ここでは試験済
の被試験ＩＣが積み替えられて満杯になったカスタマト
レイＫＳＴを載せて下降し、この満杯トレイをトレイ移
送アーム２０５に受け渡す。
【００５３】ちなみに、本実施形態のＩＣ試験装置１で
は、仕分け可能なカテゴリーの最大が８種類であるもの
の、アンローダ部４００の窓部４０６には最大４枚のカ
スタマトレイＫＳＴしか配置することができない。した
がって、リアルタイムに仕分けできるカテゴリは４分類
に制限される。一般的には、良品を高速応答素子、中速
応答素子、低速応答素子の３つのカテゴリに分類し、こ
れに不良品を加えて４つのカテゴリで充分ではあるが、
たとえば再試験を必要とするものなどのように、これら
のカテゴリに属さないカテゴリが生じることもある。
は、仕分け可能なカテゴリーの最大が８種類であるもの
の、アンローダ部４００の窓部４０６には最大４枚のカ
スタマトレイＫＳＴしか配置することができない。した
がって、リアルタイムに仕分けできるカテゴリは４分類
に制限される。一般的には、良品を高速応答素子、中速
応答素子、低速応答素子の３つのカテゴリに分類し、こ
れに不良品を加えて４つのカテゴリで充分ではあるが、
たとえば再試験を必要とするものなどのように、これら
のカテゴリに属さないカテゴリが生じることもある。
【００５４】このように、アンローダ部４００の窓部４
０６に配置された４つのカスタマトレイＫＳＴに割り当
てられたカテゴリー以外のカテゴリーに分類される被試
験ＩＣが発生した場合には、アンローダ部４００から１
枚のカスタマトレイＫＳＴをＩＣ格納部２００に戻し、
これに代えて新たに発生したカテゴリーの被試験ＩＣを
格納すべきカスタマトレイＫＳＴをアンローダ部４００
に転送し、その被試験ＩＣを格納すればよい。ただし、
仕分け作業の途中でカスタマトレイＫＳＴの入れ替えを
行うと、その間は仕分け作業を中断しなければならず、
スループットが低下するといった問題がある。このた
め、本実施形態のＩＣ試験装置１では、アンローダ部４
００のテストトレイＴＳＴと窓部４０６との間にバッフ
ァ部４０５を設け、このバッファ部４０５に希にしか発
生しないカテゴリの被試験ＩＣを一時的に預かるように
している。
０６に配置された４つのカスタマトレイＫＳＴに割り当
てられたカテゴリー以外のカテゴリーに分類される被試
験ＩＣが発生した場合には、アンローダ部４００から１
枚のカスタマトレイＫＳＴをＩＣ格納部２００に戻し、
これに代えて新たに発生したカテゴリーの被試験ＩＣを
格納すべきカスタマトレイＫＳＴをアンローダ部４００
に転送し、その被試験ＩＣを格納すればよい。ただし、
仕分け作業の途中でカスタマトレイＫＳＴの入れ替えを
行うと、その間は仕分け作業を中断しなければならず、
スループットが低下するといった問題がある。このた
め、本実施形態のＩＣ試験装置１では、アンローダ部４
００のテストトレイＴＳＴと窓部４０６との間にバッフ
ァ部４０５を設け、このバッファ部４０５に希にしか発
生しないカテゴリの被試験ＩＣを一時的に預かるように
している。
【００５５】たとえば、バッファ部４０５に２０〜３０
個程度の被試験ＩＣが格納できる容量をもたせるととも
に、バッファ部４０５の各ＩＣ格納位置に格納されたＩ
Ｃのカテゴリをそれぞれ記憶するメモリを設けて、バッ
ファ部４０５に一時的に預かった被試験ＩＣのカテゴリ
と位置とを各被試験ＩＣ毎に記憶しておく。そして、仕
分け作業の合間またはバッファ部４０５が満杯になった
時点で、バッファ部４０５に預かっている被試験ＩＣが
属するカテゴリのカスタマトレイＫＳＴをＩＣ格納部２
００から呼び出し、そのカスタマトレイＫＳＴに収納す
る。このとき、バッファ部４０５に一時的に預けられる
被試験ＩＣは複数のカテゴリにわたる場合もあるが、こ
うしたときは、カスタマトレイＫＳＴを呼び出す際に一
度に複数のカスタマトレイＫＳＴをアンローダ部４００
の窓部４０６に呼び出せばよい。
個程度の被試験ＩＣが格納できる容量をもたせるととも
に、バッファ部４０５の各ＩＣ格納位置に格納されたＩ
Ｃのカテゴリをそれぞれ記憶するメモリを設けて、バッ
ファ部４０５に一時的に預かった被試験ＩＣのカテゴリ
と位置とを各被試験ＩＣ毎に記憶しておく。そして、仕
分け作業の合間またはバッファ部４０５が満杯になった
時点で、バッファ部４０５に預かっている被試験ＩＣが
属するカテゴリのカスタマトレイＫＳＴをＩＣ格納部２
００から呼び出し、そのカスタマトレイＫＳＴに収納す
る。このとき、バッファ部４０５に一時的に預けられる
被試験ＩＣは複数のカテゴリにわたる場合もあるが、こ
うしたときは、カスタマトレイＫＳＴを呼び出す際に一
度に複数のカスタマトレイＫＳＴをアンローダ部４００
の窓部４０６に呼び出せばよい。
【００５６】次に作用を説明する。チャンバ部１００内
のテスト工程において、被試験ＩＣは、図５に示すテス
トトレイＴＳＴに搭載された状態、より詳細には個々の
被試験ＩＣは、同図のインサート１６のＩＣ収容部１９
に落とし込まれた状態でテストヘッド１０４の上部に搬
送されてくる。
のテスト工程において、被試験ＩＣは、図５に示すテス
トトレイＴＳＴに搭載された状態、より詳細には個々の
被試験ＩＣは、同図のインサート１６のＩＣ収容部１９
に落とし込まれた状態でテストヘッド１０４の上部に搬
送されてくる。
【００５７】テストトレイＴＳＴがテストヘッド１０４
において停止すると、Ｚ軸駆動装置が作動し始め、図１
０〜図１１に示す一つのプッシャ３０が一つのインサー
トに対して下降してくる。そして、プッシャ３０の２本
のガイドピン３２，３２は、インサート１６のガイド孔
２０，２０をそれぞれ貫通し、さらにソケットガイド４
０のガイドブッシュ４１，４１に嵌合する。
において停止すると、Ｚ軸駆動装置が作動し始め、図１
０〜図１１に示す一つのプッシャ３０が一つのインサー
トに対して下降してくる。そして、プッシャ３０の２本
のガイドピン３２，３２は、インサート１６のガイド孔
２０，２０をそれぞれ貫通し、さらにソケットガイド４
０のガイドブッシュ４１，４１に嵌合する。
【００５８】図１１にその状態を示したが、テストヘッ
ド１０４（つまり、ＩＣ試験装置１側）に固定されたソ
ケット５０およびソケットガイド４０に対して、インサ
ート１６およびプッシャ３０はある程度の位置誤差を有
しているが、プッシャ３０の左側のガイドピン３２がイ
ンサート１６のガイド孔２０の小径孔に嵌合することで
プッシャ３０とインサート１６との位置合わせが行わ
れ、その結果、プッシャ３０の押圧子３１は適切な位置
で被試験ＩＣを押し付けることができる。
ド１０４（つまり、ＩＣ試験装置１側）に固定されたソ
ケット５０およびソケットガイド４０に対して、インサ
ート１６およびプッシャ３０はある程度の位置誤差を有
しているが、プッシャ３０の左側のガイドピン３２がイ
ンサート１６のガイド孔２０の小径孔に嵌合することで
プッシャ３０とインサート１６との位置合わせが行わ
れ、その結果、プッシャ３０の押圧子３１は適切な位置
で被試験ＩＣを押し付けることができる。
【００５９】また、インサート１６の左側のガイド孔２
０の大径孔が、ソケットガイド４０の左側のガイドブッ
シュ４１に嵌合することで、インサート１６とソケット
ガイド４０との位置合わせが行われ、これにより被試験
ＩＣとコンタクトピン５１との位置精度が高まることに
なる。
０の大径孔が、ソケットガイド４０の左側のガイドブッ
シュ４１に嵌合することで、インサート１６とソケット
ガイド４０との位置合わせが行われ、これにより被試験
ＩＣとコンタクトピン５１との位置精度が高まることに
なる。
【００６０】特に本実施形態およびその他の変形例で
は、図１１に示されるように、インサート１６のＩＣ収
容部１９に保持された被試験ＩＣは、プッシャ３０によ
って押し付けられる際に、ソケット５０またはソケット
ガイド４０に設けられたデバイスガイド５２の壁部５２
ａに呼び込まれて位置決め（姿勢修正）されるので、入
出力端子である半田ボールＨＢとコンタクトピン５１と
の位置合わせが高精度で実現できることになる。
は、図１１に示されるように、インサート１６のＩＣ収
容部１９に保持された被試験ＩＣは、プッシャ３０によ
って押し付けられる際に、ソケット５０またはソケット
ガイド４０に設けられたデバイスガイド５２の壁部５２
ａに呼び込まれて位置決め（姿勢修正）されるので、入
出力端子である半田ボールＨＢとコンタクトピン５１と
の位置合わせが高精度で実現できることになる。
【００６１】ちなみに、図１１に示す状態で被試験ＩＣ
の半田ボールＨＢとコンタクトピン５１との位置精度が
充分に出されるので、その他の位置合わせを行うことな
くストッパガイド３３がストッパ面４２に当接するまで
プッシャ３０をさらに下降させ、押圧子３１により被試
験ＩＣをコンタクトピン５１に接触させる。この状態で
静止して、所定のテストを実行する。
の半田ボールＨＢとコンタクトピン５１との位置精度が
充分に出されるので、その他の位置合わせを行うことな
くストッパガイド３３がストッパ面４２に当接するまで
プッシャ３０をさらに下降させ、押圧子３１により被試
験ＩＣをコンタクトピン５１に接触させる。この状態で
静止して、所定のテストを実行する。
【００６２】なお、以上説明した実施形態は、本発明の
理解を容易にするために記載されたものであって、本発
明を限定するために記載されたものではない。したがっ
て、上記の実施形態に開示された各要素は、本発明の技
術的範囲に属する全ての設計変更や均等物をも含む趣旨
である。
理解を容易にするために記載されたものであって、本発
明を限定するために記載されたものではない。したがっ
て、上記の実施形態に開示された各要素は、本発明の技
術的範囲に属する全ての設計変更や均等物をも含む趣旨
である。
【００６３】
【発明の効果】以上述べたように本発明によれば、被試
験ＩＣとコンタクト部との間に複数の部材を介在させて
間接的に位置決めするのではなく、被試験ＩＣを位置決
めするガイド手段を直接的にコンタクト部に設けている
ので、被試験ＩＣとコンタクト部との間に生じる位置ズ
レとしては、被試験ＩＣとガイド手段との位置ズレ（Δ
ｅ）およびガイド手段とコンタクト部自体との位置ズレ
（Δｆ）のみとなる。ここで、ガイド手段とコンタクト
部自体との位置ズレについては、一体成形等の技術を採
用することで著しく寸法精度が向上する。また、被試験
ＩＣとガイド手段との位置ズレについても、ガイド手段
そのものは成形技術によって寸法精度が高められる。
験ＩＣとコンタクト部との間に複数の部材を介在させて
間接的に位置決めするのではなく、被試験ＩＣを位置決
めするガイド手段を直接的にコンタクト部に設けている
ので、被試験ＩＣとコンタクト部との間に生じる位置ズ
レとしては、被試験ＩＣとガイド手段との位置ズレ（Δ
ｅ）およびガイド手段とコンタクト部自体との位置ズレ
（Δｆ）のみとなる。ここで、ガイド手段とコンタクト
部自体との位置ズレについては、一体成形等の技術を採
用することで著しく寸法精度が向上する。また、被試験
ＩＣとガイド手段との位置ズレについても、ガイド手段
そのものは成形技術によって寸法精度が高められる。
【００６４】このように、被試験ＩＣとコンタクト部の
間に生じる誤差が著しく低減されるので、コンタクト部
に対する被試験ＩＣの入出力端子の位置決め精度が著し
く向上し、その結果、コンタクト部による入出力端子の
損傷等を防止することができる。
間に生じる誤差が著しく低減されるので、コンタクト部
に対する被試験ＩＣの入出力端子の位置決め精度が著し
く向上し、その結果、コンタクト部による入出力端子の
損傷等を防止することができる。
【図１】本発明のＩＣ試験装置の第１実施形態を示す斜
視図である。
視図である。
【図２】図１のＩＣ試験装置における被試験ＩＣの取り
廻し方法を示すトレイのフローチャートである。
廻し方法を示すトレイのフローチャートである。
【図３】図１のＩＣ試験装置のＩＣストッカの構造を示
す斜視図である。
す斜視図である。
【図４】図１のＩＣ試験装置で用いられるカスタマトレ
イを示す斜視図である。
イを示す斜視図である。
【図５】図１のＩＣ試験装置で用いられるテストトレイ
を示す一部分解斜視図である。
を示す一部分解斜視図である。
【図６】図１のテストヘッドにおけるプッシャ、インサ
ート（テストトレイ）、ソケットガイドおよびコンタク
トピン（ソケット）の構造を示す分解斜視図である。
ート（テストトレイ）、ソケットガイドおよびコンタク
トピン（ソケット）の構造を示す分解斜視図である。
【図７】図６の VII部を拡大した斜視図である。
【図８】図１のテストヘッドにおけるプッシャ、インサ
ート（テストトレイ）、ソケットガイドおよびコンタク
トピン（ソケット）の他の構造を示す分解斜視図であ
る。
ート（テストトレイ）、ソケットガイドおよびコンタク
トピン（ソケット）の他の構造を示す分解斜視図であ
る。
【図９】図８のIX部を拡大した斜視図である。
【図１０】図６および図８の断面図である。
【図１１】図１０のテストヘッドにおいてプッシャが下
降した状態を示す断面図である。
降した状態を示す断面図である。
【図１２】一般的なコンタクトピン（ソケット）を示す
斜視図である。
斜視図である。
【図１３】ＩＣのボール端子とコンタクトピントの接触
状態を示す要部断面図である。
状態を示す要部断面図である。
ＩＣ…被試験ＩＣ ＰＭ…パッケージモールド ＨＢ…半田ボール（入出力端子） １…ＩＣ試験装置 １００…チャンバ部 １０１…恒温槽 １０２…テストチャンバ １０３…除熱槽 １０４…テストヘッド ３０…プッシャ ３１…押圧子 ３２…ガイドピン ３３…ストッパガイド ４０…ソケットガイド（コンタクト部） ４１…ガイドブッシュ ４２…ストッパ面 ５０…ソケット（コンタクト部） ５１…コンタクトピン ５１ａ…円錐状凹部 ５２…デバイスガイド（ガイド手段） ５２ａ…壁部 １０５…装置基板 １０８…テストトレイ搬送装置 ２００…ＩＣ格納部 ２０１…試験前ＩＣストッカ ２０２…試験済ＩＣストッカ ２０３…トレイ支持枠 ２０４…エレベータ ２０５…トレイ移送アーム ３００…ローダ部 ３０４…Ｘ−Ｙ搬送装置 ３０１…レール ３０２…可動アーム ３０３…可動ヘッド ３０５…プリサイサ ３０６…窓部 ４００…アンローダ部 ４０４…Ｘ−Ｙ搬送装置 ４０１…レール ４０２…可動アーム ４０３…可動ヘッド ４０５…バッファ部 ４０６…窓部 ＫＳＴ…カスタマトレイ ＴＳＴ…テストトレイ １２…方形フレーム １３…桟 １４…取り付け片 １５…インサート収納部 １６…インサート １７…ファスナ １８…端子ピン １９…ＩＣ収容部 ２０…ガイド孔 ２１…取付用孔
Claims (3)
- 【請求項１】被試験ＩＣの入出力端子を、トレイに搭載
された状態でテストヘッドのコンタクト部へ押し付けて
テストを行うＩＣ試験装置において、前記コンタクト部
に、前記被試験ＩＣに接触してこれを位置決めするガイ
ド手段が設けられていることを特徴とするＩＣ試験装
置。 - 【請求項２】前記ガイド手段は、コンタクトピンが設け
られたソケット又は当該ソケットの位置合わせを行うソ
ケットガイドの何れかに設けられていることを特徴とす
る請求項１記載のＩＣ試験装置。 - 【請求項３】前記被試験ＩＣの入出力端子が、ボール状
端子であることを特徴とする請求項１又は２記載のＩＣ
試験装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10557698A JP3951436B2 (ja) | 1998-04-01 | 1998-04-01 | Ｉｃ試験装置 |
| TW088104219A TW428096B (en) | 1998-04-01 | 1999-03-18 | IC testing apparatus |
| US09/283,571 US6573739B1 (en) | 1998-04-01 | 1999-04-01 | IC testing apparatus |
| KR1019990011454A KR100810380B1 (ko) | 1998-04-01 | 1999-04-01 | 집적회로 시험장치 |
| KR1020070136881A KR20080009186A (ko) | 1998-04-01 | 2007-12-24 | 집적회로 시험장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10557698A JP3951436B2 (ja) | 1998-04-01 | 1998-04-01 | Ｉｃ試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11287841A true JPH11287841A (ja) | 1999-10-19 |
| JP3951436B2 JP3951436B2 (ja) | 2007-08-01 |
Family
ID=14411350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10557698A Expired - Fee Related JP3951436B2 (ja) | 1998-04-01 | 1998-04-01 | Ｉｃ試験装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6573739B1 (ja) |
| JP (1) | JP3951436B2 (ja) |
| KR (2) | KR100810380B1 (ja) |
| TW (1) | TW428096B (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006054765A1 (ja) * | 2004-11-22 | 2006-05-26 | Advantest Corporation | 電子部品ハンドリング装置用のインサート、プッシャ、テストヘッド用のソケットガイドおよび電子部品ハンドリング装置 |
| JP2006232281A (ja) * | 2005-02-22 | 2006-09-07 | Toyo Seikan Kaisha Ltd | 分岐型スタンディングパウチ |
| KR100950798B1 (ko) | 2008-03-25 | 2010-04-02 | (주)테크윙 | 테스트트레이용 인서트 개방유닛 및 이를 이용한반도체소자의 장착방법 |
| KR100960882B1 (ko) * | 2007-12-26 | 2010-06-04 | (주)엘텍솔루션 | 반도체 패키지용 캐리어 |
| JP2017092300A (ja) * | 2015-11-12 | 2017-05-25 | 株式会社リコー | ソケットガイド、ソケット、及びソケットの製造方法 |
| US20230105734A1 (en) * | 2021-10-05 | 2023-04-06 | Advantest Corporation | Electronic component testing apparatus, socket, and carrier |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100416286C (zh) * | 2002-04-25 | 2008-09-03 | 株式会社爱德万测试 | 电子部件试验装置 |
| WO2004106953A1 (ja) * | 2003-05-30 | 2004-12-09 | Advantest Corporation | 電子部品試験装置 |
| TW200532837A (en) * | 2004-03-26 | 2005-10-01 | Renesas Tech Corp | Method for manufacturing semiconductor integrated circuit device |
| WO2007010610A1 (ja) * | 2005-07-21 | 2007-01-25 | Advantest Corporation | プッシャ、プッシャユニットおよび半導体試験装置 |
| US20070176618A1 (en) * | 2005-08-12 | 2007-08-02 | Amkor Technology, Inc. | Universal contactor for use with multiple handlers and method therefor |
| US8529185B2 (en) * | 2005-08-31 | 2013-09-10 | Hirata Corporation | Work handling apparatus |
| KR100647494B1 (ko) * | 2006-03-29 | 2006-11-23 | 주식회사 엠디플렉스 | 전자회로 검사장치 및 그 검사방법 |
| KR100857911B1 (ko) * | 2007-02-01 | 2008-09-10 | 미래산업 주식회사 | 반도체 소자 테스트 핸들러용 소팅장치 및 소팅방법 |
| KR100889356B1 (ko) * | 2007-06-15 | 2009-03-18 | 주식회사 아이티엔티 | 반도체 디바이스 테스트 시스템의 반도체 디바이스 핸들링방법 |
| US7635973B2 (en) * | 2007-11-16 | 2009-12-22 | Electro Scientific Industries, Inc. | Electronic component handler test plate |
| KR100938172B1 (ko) | 2007-12-28 | 2010-01-21 | 미래산업 주식회사 | 핸들러, 반도체 소자 로딩방법, 테스트트레이 이송방법, 및반도체 소자 제조방법 |
| US8564304B2 (en) * | 2010-04-23 | 2013-10-22 | AFA Micro Co. | Integrated circuit device test apparatus |
| US8497697B2 (en) * | 2010-06-14 | 2013-07-30 | Analog Devices, Inc. | Apparatus and method for testing multiple integrated circuit devices on a film frame handler |
| KR101830284B1 (ko) * | 2011-10-06 | 2018-02-21 | 삼성전자주식회사 | 컨택 장치 및 이를 이용한 반도체 테스트 장치 |
| ITVI20110343A1 (it) * | 2011-12-30 | 2013-07-01 | St Microelectronics Srl | Sistema e adattatore per testare chips con circuiti integrati in un package |
| KR101494176B1 (ko) * | 2013-10-16 | 2015-02-24 | 에이엠티 주식회사 | 반도체 소자의 테스트 시스템 |
| CN107077978B (zh) * | 2014-11-06 | 2019-04-12 | 株式会社村田制作所 | 电子元件的运送装置 |
| KR101762835B1 (ko) * | 2015-03-03 | 2017-07-28 | 리노공업주식회사 | 검사장치 |
| JP7281250B2 (ja) | 2018-05-11 | 2023-05-25 | 株式会社アドバンテスト | 試験用キャリア |
| CN108910494B (zh) * | 2018-07-06 | 2020-08-11 | 安徽贝昂科技有限公司 | 一种电子测试设备用移动装置 |
| CN109384037B (zh) * | 2018-12-07 | 2024-02-02 | 深圳市微特精密科技股份有限公司 | 一种在线测试自动化设备 |
| TWI732433B (zh) * | 2020-01-21 | 2021-07-01 | 四方自動化機械股份有限公司 | 利用金屬載盤進行晶片自動化測試分類的系統及方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2547022Y2 (ja) * | 1990-10-12 | 1997-09-03 | 株式会社アドバンテスト | Ｉｃ試験装置 |
| JPH04199531A (ja) * | 1990-11-28 | 1992-07-20 | Mitsubishi Electric Corp | 半導体測定装置 |
| JPH05326757A (ja) * | 1990-12-18 | 1993-12-10 | Toshiba Corp | Ｉｃソケット |
| JP2746763B2 (ja) * | 1991-02-18 | 1998-05-06 | シャープ株式会社 | バーンイン装置およびこれを用いるバーンイン方法 |
| JP2761562B2 (ja) * | 1994-06-15 | 1998-06-04 | 株式会社アドバンテスト | Ｉｃハンドラのｉｃ搬送キャリア |
| WO1996009556A1 (fr) * | 1994-09-22 | 1996-03-28 | Advantest Corporation | Procede et appareil d'inspection automatique de dispositifs semiconducteurs |
| JPH08233899A (ja) * | 1995-02-28 | 1996-09-13 | Ando Electric Co Ltd | Ｉｃのコンタクト機構 |
| WO1997005496A1 (fr) * | 1995-07-28 | 1997-02-13 | Advantest Corporation | Testeur de dispositif a semiconducteur et systeme de test de dispositif a semiconducteur comportant plusieurs testeurs |
| JP3009743B2 (ja) * | 1995-09-04 | 2000-02-14 | 株式会社アドバンテスト | 半導体デバイス搬送処理装置 |
| JP3644553B2 (ja) * | 1995-11-20 | 2005-04-27 | 株式会社アドバンテスト | Ｉｃソケット |
| US6208155B1 (en) * | 1998-01-27 | 2001-03-27 | Cerprobe Corporation | Probe tip and method for making electrical contact with a solder ball contact of an integrated circuit device |
| US6300781B1 (en) * | 1998-10-30 | 2001-10-09 | St Assembly Test Services Pte Ltd | Reliable method and apparatus for interfacing between a ball grid array handler and a ball grid array testing system |
-
1998
- 1998-04-01 JP JP10557698A patent/JP3951436B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-18 TW TW088104219A patent/TW428096B/zh not_active IP Right Cessation
- 1999-04-01 US US09/283,571 patent/US6573739B1/en not_active Expired - Fee Related
- 1999-04-01 KR KR1019990011454A patent/KR100810380B1/ko not_active IP Right Cessation
-
2007
- 2007-12-24 KR KR1020070136881A patent/KR20080009186A/ko not_active Application Discontinuation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006054765A1 (ja) * | 2004-11-22 | 2006-05-26 | Advantest Corporation | 電子部品ハンドリング装置用のインサート、プッシャ、テストヘッド用のソケットガイドおよび電子部品ハンドリング装置 |
| JP2006232281A (ja) * | 2005-02-22 | 2006-09-07 | Toyo Seikan Kaisha Ltd | 分岐型スタンディングパウチ |
| KR100960882B1 (ko) * | 2007-12-26 | 2010-06-04 | (주)엘텍솔루션 | 반도체 패키지용 캐리어 |
| KR100950798B1 (ko) | 2008-03-25 | 2010-04-02 | (주)테크윙 | 테스트트레이용 인서트 개방유닛 및 이를 이용한반도체소자의 장착방법 |
| JP2017092300A (ja) * | 2015-11-12 | 2017-05-25 | 株式会社リコー | ソケットガイド、ソケット、及びソケットの製造方法 |
| US20230105734A1 (en) * | 2021-10-05 | 2023-04-06 | Advantest Corporation | Electronic component testing apparatus, socket, and carrier |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990082838A (ko) | 1999-11-25 |
| TW428096B (en) | 2001-04-01 |
| US6573739B1 (en) | 2003-06-03 |
| KR100810380B1 (ko) | 2008-03-07 |
| JP3951436B2 (ja) | 2007-08-01 |
| KR20080009186A (ko) | 2008-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11287841A (ja) | Ｉｃ試験装置 | |
| JP2000009798A (ja) | Ｉｃ試験装置 | |
| KR100292831B1 (ko) | 반도체디바이스시험장치 | |
| KR100815490B1 (ko) | 전자부품 시험장치 | |
| KR100722643B1 (ko) | 집적회로 시험장치 | |
| KR100258426B1 (ko) | 반도체 디바이스 시험장치 | |
| JP4018254B2 (ja) | 電子部品の試験方法 | |
| JPH11297791A (ja) | トレイ移送アーム及びこれを用いたトレイの移載装置、ｉｃ試験装置並びにトレイの取り廻し方法 | |
| JP4279413B2 (ja) | 電子部品試験装置用インサート | |
| JP4222442B2 (ja) | 電子部品試験装置用インサート | |
| JP2000187060A (ja) | 電子部品試験装置 | |
| JP2000162268A (ja) | 電子部品の温度印加方法および電子部品試験装置 | |
| US6765378B2 (en) | Test handler apparatus for SMD (surface mount devices), BGA (ball grid arrays) and CSP (chip scale packages) | |
| JP2002207063A (ja) | プッシャ及びこれを備えた電子部品試験装置 | |
| KR100223093B1 (ko) | 수평식핸들러의 테스트트레이 이송방법 | |
| JP5314668B2 (ja) | 電子部品移載装置およびそれを備えた電子部品試験装置 | |
| KR100714754B1 (ko) | 전자부품 시험장치 | |
| KR20000053458A (ko) | 전자부품기판의 시험장치 | |
| JP3379077B2 (ja) | Ｉｃ試験装置 | |
| JP2000206194A (ja) | 電子部品基板試験用トレイおよび電子部品基板の試験装置 | |
| WO2002067000A1 (fr) | Insert destine a un dispositif de test de composants electroniques | |
| WO2008032396A1 (fr) | Plateau d'essai et dispositif d'essai de composant électronique ainsi équipé | |
| JP2000074987A (ja) | 電子部品試験装置 | |
| JP2002207065A (ja) | 部品保持装置 | |
| WO2009104267A1 (ja) | 電子部品の移載方法およびそれを実行するための制御プログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040914 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060206 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060314 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060511 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060706 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060718 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060725 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070410 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070416 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070416 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140511 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |