KR101494176B1 - 반도체 소자의 테스트 시스템 - Google Patents

반도체 소자의 테스트 시스템 Download PDF

Info

Publication number
KR101494176B1
KR101494176B1 KR20130123521A KR20130123521A KR101494176B1 KR 101494176 B1 KR101494176 B1 KR 101494176B1 KR 20130123521 A KR20130123521 A KR 20130123521A KR 20130123521 A KR20130123521 A KR 20130123521A KR 101494176 B1 KR101494176 B1 KR 101494176B1
Authority
KR
South Korea
Prior art keywords
opening
guide
socket
test
semiconductor element
Prior art date
Application number
KR20130123521A
Other languages
English (en)
Inventor
김두철
김원
Original Assignee
에이엠티 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이엠티 주식회사 filed Critical 에이엠티 주식회사
Priority to KR20130123521A priority Critical patent/KR101494176B1/ko
Application granted granted Critical
Publication of KR101494176B1 publication Critical patent/KR101494176B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 반도체 소자의 테스트 시스템에 관한 것으로서, 상기 반도체 소자의 테스트 시스템은 가운데 부분에 위치하고 복수의 테스트 단자를 구비한 소켓이 삽입되는 제1 개구부와 상기 제1 개구부의 각 모서리부에 인접한 상부면에서 위쪽으로 돌출되어 있고, 상부면에 인접하게 위치하고 비경사면을 갖는 제1 면과 상기 제1 면 위에 위치하고 상기 제1 개구부쪽으로 경사진 제2 면을 구비한 복수의 가이드부를 구비한 소켓 가이드, 그리고 상기 제1 개구부와 대응되게 위치하고 반도체 소자가 위치하는 제2 개구부와 상기 제2 개구부의 내부면에 상기 복수의 가이드부 각각이 삽입되는 복수의 홈부를 구비한 캐리어 모듈을 포함한다. 이로 인해, 소켓 가이드에 형성된 가이드부에 의해 소켓과의 접촉을 통해 테스트 동작이 행해지는 반도체 소자의 위치가 보정되어, 소켓과 반도체소자의 정렬 오차가 감소한다.

Description

반도체 소자의 테스트 시스템{TEST SYSTEM OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 테스트 시스템에 관한 것이다.
반도체 소자의 테스트 시스템은 제조된 반도체 소자의 성능을 테스트하는 시스템으로서, 테스트 시스템은 도 1에 도시한 것처럼 테스트 핸들러(test hander)(100)와 테스터(tester)(200)를 구비한다.
테스트 핸들러(100)는 제조된 반도체 소자가 테스터(200)에 의해 테스트될 수 있도록 반도체 소자를 테스터(200)쪽으로 이동시키고, 테스트를 마친 반도체 소자를 테스트 결과에 따라 등급별로 분류하여 해당 분류 트레이(tray)로 이동시킨다.
이러한 테스트 핸들러(100)는 테스트 트레이(test tray)(110), 로딩부(loading portion)(120), 소크 챔버(soak chamber)(130), 테스트 챔버(test chamber)(140), 푸싱 장치(150), 디소크 챔버(desoak chamber)(160), 그리고 언로딩부(unloading portion)(170)를 구비한다.
테스트 트레이(110)는 도 2 및 도 3에 도시한 것처럼 내부에 개구부(111a)를 구비하여 개구부(111a) 내에 테스트가 행해지는 반도체 소자(D)가 위치하는 복수의 캐리어 모듈(carrier module)(111)을 구비하고 있고, 도시하지 않은 이송 장치에 의해 정해진 경로(C)를 따라 테스트 핸들러(100)를 순환한다.
로딩부(120)는 트레이에 적재(積載)되어 있는 테스트되지 않은 반도체 소자, 즉 테스트 동작이 행해질 반도체 소자(D)를 로딩 위치(LP)에 위치하고 있는 테스트 트레이(110)에 로딩(lading), 즉 적재시켜, 반도체 소자(D)의 테스트 동작이 행해질 수 있도록 한다.
소크 챔버(130)는 로딩 위치(LP)로부터 이송되어 온 테스트 트레이(110)에 로딩되어 있는 반도체 소자(D)를 테스터(200)를 이용한 전기적인 특성을 테스트하기 전에 테스트 환경을 변화시켜 반도체 소자(D)를 고온 또는 저온의 온도 스트레스(stress)를 가한다.
테스트 챔버(140)는 소크 챔버(140) 내에서 가혹한 스트레스를 거친 후 테스트 위치(TP)로 이동한 테스트 트레이(10)에 적재되어 있는 반도체 소자(D)를 테스터(20)를 이용해 전기적인 특성을 테스트한다.
푸싱 장치(150)는 테스트 챔버(140) 내에 위치한 테스트 트레이(110) 내에 적재되어 있는 반도체 소자(D)를 테스트 챔버(140) 측에 결합되어 있는 테스터(200) 쪽으로 밀어 반도체 소자(D)의 단자를 테스터(200)의 테스트 단자와 접속시켜, 테스터(200)에 의한 반도체 소자(D)의 테스트 동작이 행해질 수 있도록 한다.
소크 챔버(130)를 거쳐 테스트 챔버(140)에 위치한 테스트 트레이(110) 내의 반도체 소자(D)는 별도의 냉각 또는 가열 동작을 거치지 않은 상태이므로, 반도체 소자(D)는 여전히 상온도보 낮은 또는 높은 온도를 유지하게 된다.
따라서, 이러한 반도체 소자(D)를 바로 상온 상태로 위치시킬 경우, 반도체 소자(D)와 주변 환경과의 온도 차이로 인해, 반도체 소자(D)가 손상되거나 파손되는 문제가 발생한다.
이를 방지하기 위해, 디소크 챔버(160)는 테스트 챔버(140)로부터 이송되어 온 테스트 트레이(110)에 적재되어 반도체 소자(D)의 온도를 상온으로 복원시킨다.
언로딩부(170)는 디소크 챔버(160)에서 언로딩 위치(UP)로 이동한 테스트 트레이(110)에 적재되어 있는 반도체 소자(D)를 테스트 등급별로 해당 분류 트레이에 위치시킨다.
이와 같이, 반도체 소자(D)는 테스트 트레이(110)에 적재된 상태에서 로딩 위치(LP)에서부터 소크 챔버(120), 테스트 챔버(130), 디소크 챔버(140) 및 언로딩 위치(UP)를 거쳐 다시 로딩 위치(LP)로 이어지는 경로(C)를 따라 순환한다.
이러한 순환 경로(C)를 갖는 테스트 핸들러(100)는, 도 3에 도시한 것처럼, 테스트 트레이(110)가 테스트 핸들러(100)의 설치면과 수직인 상태에서 테스터(200)에 의해 적재되어 있는 반도체 소자(D)의 테스트 동작이 행해진다.
따라서, 로딩부(120)에 위해 로딩 위치(LP)에서 반도체 소자(D)를 적재한 테스트 트레이(110)는 설치면과 수평한 상태로 순환 경로(C)를 따라 이동하다가 테스트 챔버(140)에서 설치면에 수직한 방향으로 테스트 트레이(110)의 위치가 바뀌게 된다.
그런 다음, 테스터(200)에 의한 테스트 동작이 완료되면 다시 테스트 트레이(110)의 위치를 설치면에 대해 수직으로 이송 후 디소크 챔버(160)를 이동하게 된다.
디소크 챔버(160)에서 언로딩부(170)로 이송 시 수평으로 테스트 트레이(110)의 위치를 변환한다.
테스터(200)는 반도체 소자(D)의 각 단자와 접촉하여 반도체 소자(D)의 각 단자의 전기적인 특성을 테스트하는 테스트 단자(TT)가 노출되어 있는 소켓 가이드부(201)를 구비하고 있다.
이때, 소켓 가이드부(201)에는 푸싱 장치(150)의 푸싱(pushing) 동작에 의해 캐리어 모듈(111)과 결합되어, 캐리어 모듈(111)에 적재되어 있는 반도체 소자(D)가 이동하여 테스트 단자(TT)와 접촉하게 위치하는 소켓 가이드 그리고 소켓 가이드 내에 위치한 개구부 내에 삽입되어 소켓 가이드와 결합하고 소켓 가이드 내의 개구부를 통해 테스트 단자(TT)를 반도체 소자(D)의 단자와 접하게 노출하는 소켓부를 구비한다.
이미 설명한 것처럼, 테스트 트레이(110)가 수직한 방향으로 위치한 상태에서 테스터(200)에 의한 반도체 소자(D)의 테스트 동작이 행해지므로, 캐리어 모듈(111) 내에 위치하는 반도체 소자(D)는 초기 설정 위치에서 중력 방향으로 이동하게 된다.
이로 인해, 캐리어 모듈(111) 내에 위치한 반도체 소자(D)와 이 반도체 소자(D)에 인접한 캐리어 모듈(111)간의 간격이 테스트 트레이(110)가 수평 상태로 위치할 때 정해진 초기 간격과 달라진다.
즉, 반도체 소자(D)가 수직한 방향을 따라 아래쪽으로 하강하기 때문에 설치면에 인접한 캐리어 모듈(111)의 부분(예, 제1 부분)과 반도체 소자(D)간의 간격이 초기 간격보다 작아지고 대신 제1 부분의 반대편에 위치하고 설치면과 가장 멀리 위치하는 캐리어 모듈(111)의 다른 부분(예, 제2 부분)과 반도체 소자(D) 간의 간격은 초기 간격보다 증가하여, 캐리어 모듈(111) 내에 위치하는 반도체 소자(D)는 초기 설정 위치[즉, 테스트 트레이(110)가 수평하게 위치할 때 캐리어 모듈(111) 내에 위치하는 반도체 소자(D)의 위치]와 다른 위치에 위치하게 된다.
이처럼 캐리어 모듈(111) 내에 위치하는 반도체 소자(D)의 위치가 초기 설정 위치와 달라지지만, 소켓부에 위치한 테스트 단자의 위치는 반도체 소자(D)의 초기 설정 위치를 기초하여 하여 반도체 소자(D)의 각 단자와 접촉하도록 설정되어 있다.
따라서, 반도체 소자(D)의 위치가 초기 설정 위치에서 벗어남에 따라, 정확하게 반도체 소자(D)의 각 단자와 테스트 단자 간의 접촉 동작이 이루어지지 않는 문제가 발생한다.
이로 인해, 테스터(200)에서 각 반도체 소자(D)의 각 단자로 정확하게 테스트 신호가 인가되지 않아 정확한 테스트 동작이 행해지지 않는다.
또한, 캐리어 모듈과 소켓 가이드와의 결합을 위해 캐리어 모듈과 소켓 가이드에 각각 위치하는 암수 결합이 행해지는 결합부가 위치하고, 삽입 동작이 행해지는 암수 결합을 위해 캐리어 모듈과 소켓 가이드에 각각 위치한 결합부 사이에는 공차(公差)가 발생한다.
이러한 공차로 인해, 테스트 트레이(110)가 수직한 방향으로 위치할 때, 반도체 소자(D)의 실제 위치는 초기 설치 위치간의 오차는 더욱더 증가한다.
따라서 본 발명이 이루고자 하는 기술적 과제는 테스트되는 반도체 소자의 단자와 테스트 단자 간의 접촉 오차를 방지하여, 반도체 소자의 테스트 동작의 신뢰성을 향상시키는 것이다.
본 발명의 한 특징에 따른 반도체 소자의 테스트 시스템은 가운데 부분에 위치하고 복수의 테스트 단자를 구비한 소켓이 삽입되는 제1 개구부와 상기 제1 개구부의 각 모서리부에 인접한 상부면에서 위쪽으로 돌출되어 있고, 상부면에 인접하게 위치하고 비경사면을 갖는 제1 면과 상기 제1 면 위에 위치하고 상기 제1 개구부쪽으로 경사진 제2 면을 구비한 복수의 가이드부를 구비한 소켓 가이드, 그리고 상기 제1 개구부와 대응되게 위치하고 반도체 소자가 위치하는 제2 개구부와 상기 제2 개구부의 내부면에 상기 복수의 가이드부 각각이 삽입되는 복수의 홈부를 구비한 캐리어 모듈을 포함한다.
상기 복수의 가이드부 각각은 상기 소켓 가이드의 내부면에서 서로 다른 방향으로 뻗어 있는 인접한 두 면이 만나는 모서리를 사이에 두고 인접한 두 면 중 적어도 하나에 위치하고, 상기 제1 면과 상기 제2 면을 구비한 적어도 하나의 가이드 돌기를 포함하는 것이 좋다.
상기 적어도 하나의 가이드 돌기의 개수가 두 개일 때, 두 개의 가이드 돌기는 상기 모서리를 사이에 두고 서로 다른 면에 이격되게 위치할 수 있다.
상기 복수의 홈부 각각은 상기 캐리어 모듈의 내부면에서 서로 다른 방향으로 뻗어 있는 인접한 두 면이 만나는 모서리를 사이에 두고 인접한 두 면 중 적어도 하나에 위치할 수 있다.
상기 제1 면은 상기 소켓 가이드의 내부면의 연장선 상에 위치하는 것이 좋다.
이러한 특징에 따르면, 소켓 가이드에 형성된 가이드부에 의해 소켓과의 접촉을 통해 테스트 동작이 행해지는 반도체 소자의 위치가 보정되어, 소켓과 반도체소자의 정렬 오차가 감소한다.
도 1은 종래의 테스트 시스템에 대한 개념도이다.
도 2는 종래의 테스트 핸들러에 사용되는 테스트 트레이에 대한 개략도이다.
도 3은 종래의 테스트 시스템에서, 반도체 소자를 검사하기 위한 테스트 트레이와 테스터와의 검사 위치를 도시한 도면이다.
도 4의 (a) 내지 (c)는 각각 본 발명의 한 실시예에 따른 테스트 시스템에서 테스트 트레이에 위치한 캐리어 모듈 그리고 테스터에 위치한 소켓가이드부의 소켓 가이드와 소켓부에 대한 사시도이다.
도 5의 (a)와 (b)는 각각 본 발명의 한 실시예에 따른 소켓 가이드와 캐리어 모듈에 대한 저면도이다.
도 6은 본 발명의 한 실시예에 따라 테스터에 의한 테스트 동작이 행해질 때의 캐리어 모듈과 소켓 가이드부의 위치를 도시한 도면으로서, (a)는 캐리어 모듈이 소켓 가이드부에 체결되기 전의 도면이고 (b)는 캐리어 모듈이 소켓 가이드부에 체결되기 전의 도면이다.
도 7은 본 발명의 한 실시예에 따른 캐리어 모듈의 걸쇠부에 대한 사시도로서, (a)는 걸쇠부가 동작하지 않은 초기 상태를 도시한 도면이고 (b)는 걸쇠부가 동작한 동작 상태를 도시한 도면이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
그러면 첨부한 도면을 참고로 하여 본 발명의 한 실시예에 따른 반도체 소자의 테스트 시스템에 대하여 설명한다.
본 발명의 한 실시예에 따른 반도체 소자의 테스트 시스템은 도 1에 도시한 반도체 시스템에 도시한 것처럼, 테스트 핸들러와 테스터를 구비하고 있고, 테스트 핸들러는 이미 도 1를 참고로 하여 설명한 것처럼, 케리어 모듈을 구비한 테스트 트레이, 로딩부, 소크 챔버, 테스트 챔버, 푸싱 장치, 디소크 챔버, 그리고 언로딩부를 구비하고, 테스터는 소켓 가이드와 소켓부를 구비한 소켓 가이드부를 구비한다.
본 발명의 한 실시예에 따른 소켓부(11)와 소켓 가이드(12)를 구비한 소켓 가이드부(10) 그리고 캐리어 모듈(20)의 구조는 도 4와 같다.
도 4의 (c)에 도시한 것처럼, 본 발명의 한 실시예에 따른 소켓부(11)는 가로 폭과 세로 폭이 다른 복수의 단으로 이루어져 있는 본체(111)와 이 몸체(111)의 상부에 위치하는 소켓(112)를 구비한다.
이때, 소켓(112)에는 복수의 테스트 단자(TT)를 구비하고, 있고, 각 테스트 단자(TT)는 도시하지 않은 배선을 통해 테스터와 연결된다.
이로 인해, 테스터에서 인가되는 테스트 신호는 테스트 단자(TT)를 통해 반도체 소자(D)의 각 단자(DT)로 인가되고 또한 반도체 소자(D)의 각 단자(DT)로부터 전달되는 테스트 결과 신호가 테스터로 전송한다.
본 예에서, 반도체 소자(D)는 BGA(ball gray array) 타입의 소자이므로, 반도체 소자(D)의 단자(DT)는 반도체 소자(D)의 하부면[즉, 소켓 가이드부(10) 쪽으로 위치한 면]에 위치한다.
이때, 소켓(112)의 가로 폭과 세로 폭의 크기는 테스트되는 반도체 소자(D)의 검사 폭과 세로 폭에 따라 정해지며, 테스트 단자(TT)의 개수와 인접한 테스트 단자(TT) 간의 피치(pitch)는 테스트되는 반도체 소자(D)의 단자(DT)와 단자(DT)간의 피치와 동일하다.
도 4의 (b)에 도시한 것처럼, 소켓 가이드부(10)의 소켓 가이드(12)는 가운데 부분에 제1 개구부(12a)를 구비하고 있는 몸체(121), 몸체(121)의 서로 대각선으로 마주보는 모서리부의 상부면에 위치하여 도 4를 기준으로 하여 위쪽으로 돌출되어 있는 한 쌍의 체결 돌기(212), 그리고 제1 개구부(12a)의 각 모서리부에 인접한 상부면(제1 면)에서 위쪽으로 돌출되어 있는 복수의 가이드부(123)를 구비한다.
도 6에 도시한 것처럼, 몸체(121)에 위치한 제1 개구부(12a) 속으로 소켓부(11)의 소켓(112)이 삽입되어 제1 개구부(12a)를 통해 소켓(112)은 위쪽, 즉 캐리어 모듈(20) 쪽으로 노출되어 있고, 이때, 소켓(112)의 상부면, 즉 테스트 단자(TT)가 위치한 면의 높이는 소켓 가이드(12)의 상부면의 높이와 동일할 수 있다.
따라서, 제1 개구부(12a)의 가로 폭과 세로 폭의 크기는 각각 소켓(112)의 가로 폭과 세로 폭의 크기보다 크다.
도 5의 (a)에 도시한 것처럼, 소켓(112)과 접해있는 몸체(111)의 부분을 수용하기 위해, 소켓 가이드(12)의 하부에는 상부 쪽으로 파여져 있는 홈(124)이 형성되어 있다.
도 4 및 도 5의 (a)에 도시한 것처럼, 몸체(121)의 내부면 모서리(즉, 인접한 서로 다른 두 면이 만나는 부분)와 접해 있는 제1 개구부(12a)의 부분은 다른 부분에 비해 몸체(121)의 외부면 쪽으로 많이 파여져 있다.
따라서, 반도체 소자(D)의 모서리부에 대응되는 제1 개구부(12a)의 모서리부와 반도체 소자(D) 간의 공차가 다른 부분에 비해 증가하므로, 제1 개구부(12a)의 모서리부에 반도체 소자(D)의 모서리부가 걸리는 문제가 방지된다.
복수의 체결 돌기(122)는 캐리어 모듈(20)과의 결합을 위한 결합부이고, 개수는 필요에 따라 가감된다.
복수의 가이드부(123)는 제1 개구부(12a)의 네 모리서부에 각각 위치하므로 모두 네 개의 가이드부(123)가 존재하며, 서로 동일한 구조를 갖는다.
각 가이드부(123)는 제1 개구부(12a)와 접해있는 4개의 내부 면 중에서, 서로 다른 방향으로 뻗어 있는 인접한 두 면이 만나는 모서리를 사이에 두고 인접한 두 면에 각각 이격되게 위치한 두 개의 가이드 돌기(1231)를 구비하고 있다. 이때, 두 가이드 돌기(1231)는 형성 위치만 상이할 뿐 동일한 형상을 갖는다.
제1 개구부(12a) 쪽을 향해 하는 각 가이드 돌기(1231)의 면[이하, 가이드 돌기(1231)의 내부면이라 함]은 몸체(121)와 접해 있고 몸체(121)의 상부면과 직각을 이루는 수직면인 비경사면(S1)(이하, '제1 면'이라 함)과 수직면(S1) 위에 위치하여 수직면(S1)과 연결되어 있고 몸체(121)의 상부면에 대해 0도보다 크고 90도 보다 작은 경사 각도를 갖는 경사면(S2)(이하, '제2 면'이라 함)을 구비한다.
이때, 제1 개구부(12a)와 접해 있는 본체(121)의 면인 내부면 역시 수직면이고, 가이드 돌기(1231)의 제1 면(S1)은 본체(121)의 내부면에서 몸체(121)의 상부면에 대해 수직하게 연장되어 있어, 제1 면(S1)은 본체(121) 내부면의 연장선 상에 위치한다. 이로 인해, 제1 면(S1)과 본체(121)의 내부면은 동일한 수직면에 존재한다.
이와 같이, 가이드 돌기(1231)가 경사진 제2 면(S2)을 갖고 있으므로, 복수의 가이드 돌기(1231)의 내부면에 의해 가이드되어 제1 개구부(12a) 내로 반도체 소자(D)가 유입되는 유입구의 크기(즉, 가로 폭과 세로 폭의 크기)는 제1 면(S1)이 위치한 부분보다 제2 면(S2)이 위치한 부분의 크기가 크다.
따라서, 푸싱 장치의 동작에 의해 캐리어 모듈(20)에 위치한 반도체 소자(D)가 소켓 가이드(12)의 제1 개구부(12a) 속으로 유입될 때, 반도체 소자(D)가 좀더 용이하게 복수의 가이드 돌기(1231)로 에워싸여진 공간으로 삽입된 후 복수의 가이드 돌기(1231)의 제2 면(S2)을 따라 제1 개구부(12a) 쪽으로 이동한다.
이때, 가이드 돌기(12131)의 경사면인 제2 면(S2)은 제1 개구부(12a) 쪽을 향해 경사져 있으므로, 제2 면(S2)을 따라 이동하는 반도체 소자(D)의 위치는 제1 개구부(12a) 쪽으로 이동하면서 제1 개구부(12a)의 형성 위치와 실질적으로 동일하게 바뀌게 된다.
제1 개구부(12a) 쪽으로 반도체 소자(D)가 유입될 때 반도체 소자(D)가 가이드 돌기(12131)의 제1 면(S1)을 만나게 되면, 각 가이드 돌기(1231)의 수직면인 제1 면(S1)을 따라 제1 개구부(12a) 속으로 삽입된다.
이때, 제1 면(S1)과 제1 개구부(12a)와 접해있는 몸체(121)의 내부면이 같은 수직면에 위치하므로, 제1 면(S1)과 접하게 위치한 반도체 소자(D)는 위치 변경 없이 제1 개구부(12a) 속으로 삽입된다.
이처럼, 가이드 돌기(1231)에 의해, 제1 개구부(12a)로 삽입되는 반도체 소자(D)의 위치가 제1 개구부(12a)의 형성 위치로 조정되어, 소켓부(11)의 소켓(12)과의 정렬의 오차가 감소한다.
본 예와 달리, 대안적인 예에서, 각 가이드부(123)에 구비된 가이드 돌기(1231)의 개수는 한 개일 수 있다. 이때, 모서리를 중심으로 하여 서로 다른 방향으로 뻗어있는 몸체(121)의 내부면의 두 면 중 하나에 위치하거나 모서리를 중심으로 하여 서로 다른 방향으로 뻗어있는 몸체(121) 내부면의 두 면에 서로 연결되게 위치할 수 있다.
또한, 본 예에 따른 캐리어 모듈(20)은 도 4의 (a)에 도시한 것처럼, 가운데 부분에 사각형의 평면 형상의 제2 개구부(21a)를 갖는 몸체(201), 서로 대각선으로 마주보고 있는 몸체(201)의 모서리부에 각각 위치하고 몸체(201)를 관통하는 체결구(202), 체결구(202)가 위치하지 않고 서로 대각선으로 마주보고 있는 몸체(201)의 나머지 모서리부에 각각 위치하고 몸체(201)의 상부면에서 위쪽으로 돌출되어 있는 결합 돌기(203), 몸체(201)의 내부면[즉, 제2 개구부(21a)와 접해 있는 면]에서 외부면(즉 내부면의 반대편에 위치하여 내부면과 마주하고 있는 면) 쪽으로 형성된 복수의 홈부(204), 그리고 몸체(201) 내부에 서로 반대편에서 마주보게 위치하는 한 쌍의 걸쇠부(205)를 구비한다.
제1 개구부(21a) 내에는 테스트 받을 반도체 소자(D)가 내장되므로, 제1 개구부(21a)의 평면 형상은 반도체 소자(D)의 평면 형상에 따라 달라지며, 반도체 소자(D)의 가로 폭과 세로 폭보다 큰 가로 폭과 세로 폭을 갖고 있다.
한 쌍의 체결구(102)는 대략 원형의 평면 형상을 갖고 있다.
이러한 각 체결구(102)에 소켓 가이드부(10)의 소켓 가이드(12)의 체결 돌기(122)가 삽입되어 캐리어 모듈(20)와 소켓 가이드(12)와의 체결이 행해지므로, 체결구(102)는 소켓 가이드(12)와의 결합을 위한 결합부이다.
이러한 체결에 의해, 캐리어 모듈(20)과 소켓 가이드(12) 간의 위치 정렬이 행해져, 캐리오 모듈(20)의 제2 개구부(21a) 내에 위치한 반도체 소자(D)가 안정적이고 정확하게 소켓 가이드(12)의 제1 개구부(12a) 내로 이동하도록 한다.
따라서, 각 체결구(102)는 이와 결합되는 소켓 가이드(12)의 해당 체결 돌기(122)와 대응되게 위치한다.
또한, 한 쌍의 결합 돌기(203)는 테스트 트레이에 형성된 대응하는 홈에 각각 삽입되어 캐리어 모듈(20)과 테스트 트레이와의 결합을 실시하여, 캐리어 모듈(20)이 테스트 트레이에 안정적으로 위치하도록 한다.
복수의 홈부(204)는 소켓 가이드(12)의 가이드부(123)의 각 가이드 돌기(1231)와 대응되게 위치하므로, 몸체(201)의 내부면의 모서리(즉, 서로 다른 방향으로 뻗어 있는 인접한 두 면이 만나는 부분)를 중심으로 서로 다른 면에 서로 도통되게 형성되어 있다.
하지만, 대안적인 예에서, 각 가이드부(123)에 구비된 가이드 돌기(1231)의 개수가 한 개일 때, 각 홈부(204)는 모서리를 중심으로 하여 서로 다른 방향으로 뻗어있는 몸체(201)의 내부면의 두 면 중 하나에 위치할 수 있다.
각 홈부(204)는 도 5의 (b)에 도시한 것처럼, 하부에 위치하는 제1 홈(2041)과 제1 홈(2041) 위에 위치하는 제2 홈(2042)을 구비한다.
제1 홈(2041)은 캐리어 모듈(20)이 소켓 가이드(12)와 체결될 때, 각 가이드부(123)의 가이드 돌기(1231)를 수용하기 위한 것이고, 제2 홈(2042)은 반도체 소자(D)가 제2 개구부(21a) 속으로 삽입될 때, 반도체 소자(D)의 모서리부와 제2 개구부(21a)의 모서리부의 공차를 증가시켜 안정적으로 제2 개구부(21a) 속에 반도체 소자(D)가 삽입되고 인출되도록 한다.
따라서, 제1 홈(2041)의 형성 깊이, 즉 몸체(201)의 내부면에서부터 외부면 쪽으로 파인 깊이는 제1 홈(2042)의 형성 깊이보다 깊다.
이러한 홈부(204)로 인해, 캐리어 모듈(20)이 소켓 가이드(12)와 체결될 때, 각 가이드부(123)의 가이드 돌기(1231)는 대응하는 부분에 위치한 제1 홈(2041) 속에 삽입되어 안정적으로 캐리어 모듈(20)과 소켓 가이드(12)가 체결하여, 제2 개구부(21a) 내에 제1 개구부(12a)가 위치하도록 한다.
따라서, 제1 홈(2041)의 형성 깊이는 각 가이드부(123)의 각 가이드 돌기(1231)의 두께와 경사 각도 등에 따라 정해지며, 제1 홈(2041)의 형성 면적은 각 가이드부(123)의 형성 면적에 따라 정해질 수 있다.
몸체(101) 내부에 위치하는 한 쌍의 걸쇠부(205)는 서로 동일한 구조를 갖고 있고, 이 걸쇠부(205)를 장착하기 위해 몸체(201) 내부에는 제2 개구부(12a)와 도통되어 있는 한 쌍의 장착홈(2050)을 구비한다.
한 쌍의 걸쇠부(205)는 제2 개구부(21a) 내에 위치한 반도체 소자(D)의 위치를 안정적으로 지지하기 위한 것으로서, 몸체(201)의 동일한 측부에 위치한 체결구(202)와 결합 돌기(203) 사이에 위치한다. 하지만, 이와는 달리, 체결구(202)와 결합 돌기(203)가 위치하지 않는 한 쌍의 측부에 각각 위치할 수 있다.
도 5의 (b) 및 도 7에 도시한 것처럼, 각 장착홈(2050) 내에 위치한 걸쇠부(205)는 동작부(2051), 동작부(2051)와 체결되어 있고 인접한 몸체(201)에 고정되어 있는 지지핀(2052), 지지핀(2052)에 회동 가능하게 삽입되어 있고, 동작부(2051)의 가운데 부분에 형성된 공간을 따라 아래 위로 이동하는 걸쇠(2053), 동작부(2051)의 가운데 부분에 위치한 공간을 가로질러 서로 이격되어 있는 동작부(2051)의 두 부분에 고정되고 걸쇠(2053) 하부에 위치하는 동작핀(2054), 그리고 동작부(2051)의 상부에서 위쪽으로 돌출한 돌기(20511)에 삽입되어 상부 쪽으로 인접한 몸체(201)와 접해있는 탄성 부재(2054)를 구비한다.
따라서, 스프링으로 이루어진 탄성 부재(2054)는 동작부(2051)와 이 동작부(1051)에 인접한 몸체(201) 사이에 형성된 공간 내에 삽입되어 있다.
이러한 걸쇠부(205)의 동작은 다음과 같다.
도시하지 않은 장치에 의해 동작부(2051)로 압력이 인가되어, 동작부(2051)를 화살표 방향(A)으로 밀게 되면, 도 7의 (b)에 도시한 것처럼, 동작부(2051) 역시 화살표 방향(A)으로 이동하게 되고 이 동작부(2051)에 고정되어 있는 동작핀(2054) 역시 동작부(2051)와 함께 화살표 방향(A)으로 이동하게 된다.
이때, 동작핀(2054)이 화살표 방향(A)인 걸쇠(2053) 쪽으로 이동하면서 걸쇠(2053)를 화살표 방향(A)으로 밀게 된다. 이로 인해, 걸쇠(2053)가 동작하여, 제2 개구부(21a)와 도통되어 있는 장착홈(2050)의 부분을 통해 제2 개구부(21a)에 노출되어 있던 걸쇠(2053)는 장착홈(205) 내에 위치하여 제2 개구부(21a)로 돌출되지 않는다.
반대로, 동작부(2051)에 인가되는 힘이 제거되어 탄성부재(2054)에 의해 동작부(2051)가 초기 상태로 이동하게 되면, 걸쇠(2053)를 화살표 방향(A)으로 밀던 동작핀(2054) 역시 'A'방향과 반대 방향으로 이동한다.
따라서, 걸쇠(2053)를 미는 동작핀(2054)의 동작이 해제되어, 걸쇠(2053)는 초기 상태로 복원되어 제2 개구부(21a) 내로 걸쇠(2053)의 일부가 노출된다. 이때, 탄성 부재(2054)는 접해 있는 걸쇠(2053)의 상부를 하부 쪽 즉, 소켓 가이드(12) 쪽으로 누르게 된다.
이로 인해, 캐리어 모듈(20)의 제2 개구부(21a) 내로 반도체 소자(D)를 삽입할 때는 걸쇠(2053)를 동작시켜 제2 개구부(21a) 내로 걸쇠(2053)가 노출되지 않도록 하여 걸쇠(2053)의 방해 없이 반도체 소자(D)가 제2 개구부(21a) 내로 용이하게 장착된다.
제2 개구부(21a) 내로 반도체 소자(D)가 안정적으로 위치하면 걸쇠(2053)의 상태를 초기 상태로 복원시켜, 걸쇠(2053)의 미는 힘에 의해 반도체 소자(D)의 후면은 걸쇠(2053)에 의해 눌리게 된다.
따라서, 제2 개구부(21a) 내에 반도체 소자(D)가 안정적으로 위치하므로, 캐리어 모듈(20)의 이동 중 반도체 소자(D)가 제2 개구부(21a)에서 이탈되어 손상되거나 파손되는 문제를 방지한다.
이때, 도 5의 (b)에 도시한 것처럼, 제2 개구부(21a)에 인접한 몸체(201)의 내부면에는 몸체(201)의 하부면에서부터 소켓 가이드(12) 쪽으로 돌출되어 있는 복수의 걸림턱(206)이 위치한다.
따라서, 제2 개구부(21a) 속에 삽입된 반도체 소자(D)는 걸림턱(206)에 걸리므로, 걸쇠((2053)의 미는 동작에도 불구하고 반도체 소자(D)는 제2 개구부(21a)를 이탈하지 않고 안정적으로 제2 개구부(21a) 내부에 위치한다.
이러한 구조를 갖는 소켓 가이드(10)와 캐리어 모듈(20)를 구비한 반도체 소자의 테스트 시스템에서, 반도체 소자(D)의 전기적인 특성을 테스트 하기 위해, 도 6의 (a)에 도시한 것처럼, 소켓 가이드(10)는 설치면에 대해 수직하게 위치하고 이로 인해 반도체 소자(D)를 내장하고 있는 캐리어 모듈(20) 역시 설치면에 대해 수직하게 위치하여 해당 소켓 가이드(10)와 마주보게 위치한다.
도 6의 (a)에서 도시의 편리를 위해, 캐리어 모듈(20)과 소켓 가이드부(10)의 도시 방향은 서로 반대이다.
이런 상태에서, 푸싱 장치의 동작에 의해 캐리어 모듈(20)이 소켓 가이드부(10) 쪽으로 밀리게 되어 캐리어 모듈(20)의 체결구(202) 내에 소켓 가이드(12)의 체결 돌기(122)가 삽입되어, 캐리어 모듈(20)과 소켓 가이드부(10)의 소켓 가이드(12)가 체결된다[도 6의 (b)].
캐리어 모듈(20)과 소켓 가이드(12)의 체결 시, 가이드부(123)의 각 가이드 돌기(1231)는 캐리어 모듈(20)의 홈부(204)의 제1 홈(2041)에 삽입된다.
이러한 가이드 돌기(1231)의 삽입 동작에 의해 제2 개구부(21a) 속에 제1 개구부(12a)가 위치하고 또한 제1 개구부(12a) 내에 소켓(112)이 돌출되게 위치하므로, 걸림턱(206)에 걸쳐 있는 반도체 소자(D)는 소켓 가이드(12)의 제1 개구부(12a) 내로 위치한다.
이런 상태에서 다시 푸싱 장치의 동작에 의해 반도체 소자(D)가 소켓부(11) 쪽으로 밀리게 되면, 반도체 소자(D)는 경사진 각 가이드 돌기(1231)의 제2 면(S2)과 제1 면(S1)을 따라 제1 개구부(12a) 속으로 좀더 삽입된다.
따라서, 제2 개구부(12)에 노출된 소켓(112)의 테스트 단자(TT)와 반도체 소자(D)의 단자(DT)는 서로 접하여, 테스터에 의한 반도체 소자(D)의 테스트 동작이 이루어지도록 한다.
이때, 캐리어 모듈(20)이 설치면에 대해 수평하게 위치한 상태에서 수직하게 위치함에 따라, 중력과 자중에 의해 반도체 소자(D)는 설치면쪽인 아래쪽으로 이동하게 되어 인접한 캐리어 모듈(20) 간의 간격은 초기 상태와 달라지게 된다.
하지만, 소켓 가이드(12)의 가이드 돌기(1231)에 의해 아래쪽으로 위치 이동한 반도체 소자(D)의 위치가 위쪽, 즉 설치면의 반대쪽으로 보정되면서 제1 개구부(12a) 속에 삽입되므로, 수평 상태에서 수직 상태로 캐리어 모듈(20)의 위치가 변경함에 따라 증가한 공차가 줄어든다.
또한, 캐리어 모듈(20)의 수직 방향으로의 위치 변경에 따라 발생하는 반도체 소자(D)와 캐리어 모듈(20)간의 공차 보정이 캐리어 모듈(20)에서 행해지는 대신 실질적으로 테스트 단자(TT)를 구비한 소켓(112)이 위치하는 소켓 가이드(12)에서 행해지므로, 공차 보정의 정밀도가 더욱 증가한다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
10: 소켓 가이드부 11: 소켓부
12: 소켓 가이드 123: 가이드부
1231: 가이드 돌기 20: 캐리어 모듈
12a, 21a: 개구부 204: 홈부
2041: 제1 홈 2042: 제2 홈
S1: 비경사면 S2: 경사면
D: 반도체 소자

Claims (5)

  1. 가운데 부분에 위치하고 복수의 테스트 단자를 구비한 소켓이 삽입되는 제1 개구부와 상기 제1 개구부의 각 모서리부에 인접한 상부면에서 위쪽으로 돌출되어 있고, 상부면에 인접하게 위치하고 비경사면을 갖는 제1 면과 상기 제1 면 위에 위치하고 상기 제1 개구부쪽으로 경사진 제2 면을 구비한 복수의 가이드부를 구비한 소켓 가이드, 그리고
    상기 제1 개구부와 대응되게 위치하고 반도체 소자가 위치하는 제2 개구부와 상기 제2 개구부의 내부면에 상기 복수의 가이드부 각각이 삽입되는 복수의 홈부를 구비한 캐리어 모듈
    을 포함하고,
    상기 복수의 홈부 각각은 상기 캐리어 모듈의 내부면에서 서로 다른 방향으로 뻗어 있는 인접한 두 면이 만나는 모서리를 사이에 두고 인접한 두 면 중 적어도 하나에 위치하는
    반도체 소자의 테스트 시스템.
  2. 제1항에서,
    상기 복수의 가이드부 각각은 상기 소켓 가이드의 내부면에서 서로 다른 방향으로 뻗어 있는 인접한 두 면이 만나는 모서리를 사이에 두고 인접한 두 면 중 적어도 하나에 위치하고, 상기 제1 면과 상기 제2 면을 구비한 적어도 하나의 가이드 돌기를 포함하는 반도체 소자의 테스트 시스템.
  3. 제2항에서,
    상기 적어도 하나의 가이드 돌기의 개수가 두 개일 때, 두 개의 가이드 돌기는 상기 모서리를 사이에 두고 서로 다른 면에 이격되게 위치하는 반도체 소자의 테스트 시스템.
  4. 제2항에서,
    상기 복수의 홈부 각각은 상기 캐리어 모듈의 하부에 위치하고 각 가이드부의 가이드 돌기를 수용하는 제1 홈과 상기 제1 홈 위에 위치하여 반도체 소자가 상기 제2 개구부 속으로 삽입될 때, 상기 반도체 소자의 모서리부와 상기 제2 개구부의 모서리부의 공차를 증가시키는 제2 홈을 포함하는 반도체 소자의 테스트 시스템.
  5. 제1항에서,
    상기 제1 면은 상기 소켓 가이드의 내부면의 연장선 상에 위치하는 반도체 소자의 테스트 시스템.
KR20130123521A 2013-10-16 2013-10-16 반도체 소자의 테스트 시스템 KR101494176B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130123521A KR101494176B1 (ko) 2013-10-16 2013-10-16 반도체 소자의 테스트 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130123521A KR101494176B1 (ko) 2013-10-16 2013-10-16 반도체 소자의 테스트 시스템

Publications (1)

Publication Number Publication Date
KR101494176B1 true KR101494176B1 (ko) 2015-02-24

Family

ID=52593894

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130123521A KR101494176B1 (ko) 2013-10-16 2013-10-16 반도체 소자의 테스트 시스템

Country Status (1)

Country Link
KR (1) KR101494176B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10255939A (ja) * 1997-03-05 1998-09-25 Enplas Corp 電気部品用ソケット
KR100810380B1 (ko) * 1998-04-01 2008-03-07 가부시키가이샤 어드밴티스트 집적회로 시험장치
KR101268293B1 (ko) * 2012-08-17 2013-05-28 주식회사 대성엔지니어링 반도체 디바이스의 검사장치용 인서트

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10255939A (ja) * 1997-03-05 1998-09-25 Enplas Corp 電気部品用ソケット
KR100810380B1 (ko) * 1998-04-01 2008-03-07 가부시키가이샤 어드밴티스트 집적회로 시험장치
KR101268293B1 (ko) * 2012-08-17 2013-05-28 주식회사 대성엔지니어링 반도체 디바이스의 검사장치용 인서트

Similar Documents

Publication Publication Date Title
CN108885227B (zh) 测试座单元
US7114976B2 (en) Test socket and test system for semiconductor components with easily removable nest
US7121858B2 (en) Socket for ball grid array devices
US8787035B2 (en) Electrical interconnect device
KR101762835B1 (ko) 검사장치
KR20030022736A (ko) 번인 시험 소켓
KR101957961B1 (ko) 소켓 보드 조립체
US11879925B1 (en) Over the air (OTA) chip testing system
KR200456967Y1 (ko) Ｂｇａ패키지 테스트 소켓용 유니버셜 어댑터
KR20170142608A (ko) 반도체 소자 테스트 장치
US11237207B2 (en) Semiconductor test socket with a floating plate and latch for holding the semiconductor device
KR20170142610A (ko) 반도체 소자를 수납하기 위한 인서트 조립체 및 이를 구비하는 테스트 트레이
KR101955194B1 (ko) 테스트핸들러용 인서트
KR20140003763A (ko) 인서트 조립체
KR101494176B1 (ko) 반도체 소자의 테스트 시스템
KR20140024495A (ko) 테스트핸들러용 인서트
KR20180076526A (ko) 반도체 패키지 테스트용 원터치 체결형 소켓 어셈블리
US10935570B2 (en) Intermediate connection member and inspection apparatus
TWI748705B (zh) 晶片托盤套件及晶片測試設備
US11525859B2 (en) Insertion/extraction mechanism and method for replacing block member
KR20210119344A (ko) 테스트핸들러용 인서트
KR102287238B1 (ko) 반도체 소자 테스트 장치
KR20190003431A (ko) 테스트핸들러용 인서트
KR20160044737A (ko) 전자 부품을 수납하기 위한 인서트 조립체
KR20180024840A (ko) 반도체 소자 테스트 장치

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190201

Year of fee payment: 5