KR20220126247A

KR20220126247A - Pop 구조물을 갖는 디바이스의 캐리어 기반 대용량 시스템 레벨 테스트

Info

Publication number: KR20220126247A
Application number: KR1020220029338A
Authority: KR
Inventors: 카르티크 랑가나탄; 그레고리 크루잔; 사머 카바니; 길베르토 오세구에라; 아이라 레벤탈
Original assignee: 어드반테스트 테스트 솔루션스 인코포레이티드
Priority date: 2021-03-08
Filing date: 2022-03-08
Publication date: 2022-09-15
Also published as: TWI797879B; US11742055B2; TW202248662A; US20230197185A1; US11587640B2; US20230062440A1; US20220284982A1

Abstract

테스트 장치는 복수의 랙을 포함하는 테스터를 포함하며, 각각의 랙은 복수의 슬롯을 포함하고, 각각의 슬롯은, (a) 랙의 슬롯에 부착된 인터페이스 보드로서, 인터페이스 보드는 테스트 회로 및 복수의 소켓을 포함하고, 각각의 소켓은 테스트 대상 디바이스(DUT)를 수용하도록 작동가능한, 상기 인터페이스 보드; (b) DUT 어레이를 포함하는 캐리어로서, 캐리어는 랙의 슬롯 내로 변위되도록 작동가능한, 상기 캐리어; 및 (c) POP 메모리 디바이스 어레이로서, 각각의 POP 메모리 디바이스는 DUT 어레이의 각 DUT에 인접하게 배치되는, 상기 POP 메모리 디바이스 어레이를 포함한다. 또한, 테스트 장치는 DUT 어레이를 캐리어 내로 로딩하기 위한 픽-앤-플레이스 메커니즘과, 캐리어를 랙의 슬롯으로 이송하기 위한 엘리베이터를 포함한다.

Description

POP 구조물을 갖는 디바이스의 캐리어 기반 대용량 시스템 레벨 테스트{CARRIER BASED HIGH VOLUME SYSTEM LEVEL TESTING OF DEVICES WITH POP STRUCTURES}

관련 출원에 대한 상호 참조

본 출원은 또한 2021년 3월 8일자로 출원되고 명칭이 "POP 구조물을 갖는 디바이스의 캐리어 기반 대용량 시스템 레벨 테스트(Carrier Based High Volume System Level Testing of Devices with Pop Structures)"인 미국 가출원 제 63/158,082 호에 대한 우선권을 주장한다. 상기에 나열된 출원의 전체 내용은 본원에 완전히 기재된 것처럼, 모든 목적을 위해 본원에 인용에 의해 포함된다.

발명의 분야

본 개시는 일반적으로 자동 테스트 장비의 분야와 관련되고, 보다 구체적으로는 테스트 대상 디바이스(device under test)의 대규모 병렬 대용량 테스트를 위한 기술과 관련된다.

자동 테스트 장비(automated test equipment; ATE)는 반도체 웨이퍼 또는 다이, 집적 회로(integrated circuit; IC), 회로 기판, 또는 솔리드-스테이트 드라이브와 같은 패키지 디바이스에 대한 테스트를 수행하는 임의의 테스트 조립체를 포함한다. ATE 조립체는 측정을 신속하게 수행하는 자동 테스트를 실행하고, 다음에 분석될 수 있는 테스트 결과를 생성하는 데 사용될 수 있다. ATE 조립체는 계측기(meter)에 연결된 컴퓨터 시스템으로부터, 맞춤형 전용 컴퓨터 제어 시스템과, 전자기기 부품 테스트 및/또는 반도체 웨이퍼 테스트, 예컨대 시스템-온-칩(SOC) 테스트 또는 집적 회로 테스트를 자동으로 할 수 있는 많은 상이한 테스트 기구를 포함할 수 있는 복잡한 자동 테스트 조립체에 이르기까지의 임의의 것일 수 있다. ATE 시스템은 디바이스가 설계된 대로 작동하는 것을 보장하기 위한 디바이스 테스트에 소요되는 시간의 양을 감소시키고, 소비자에게 도달하기 전에 주어진 디바이스 내의 결함 구성요소의 존재를 결정하는 진단 도구로서의 역할을 한다. ATE 시스템은 또한 합격/불합격 판정 및 디바이스 비닝(device binning) 결정을 위해 디바이스 성능을 테스트 및 기록하는 데 사용될 수 있다.

전형적인 ATE 시스템이 디바이스(통상 테스트 대상 디바이스 또는 DUT로 지칭됨)를 테스트하는 경우, ATE 시스템은 디바이스에 자극(예를 들어, 전기 신호)을 가하고, 디바이스의 응답(예를 들어, 전류 및 전압)을 확인한다. 전형적으로, 테스트의 최종 결과는 디바이스가 사전설정된 허용오차 내에서 특정 예상 응답을 성공적으로 제공하면 "합격(pass)"이거나, 디바이스가 사전설정된 허용오차 내에서 예상 응답을 제공하지 못하면 "불합격(fail)"이다. 보다 정교한 ATE 시스템은 고장의 하나 이상의 원인을 잠재적으로 결정하기 위해 불합격된 디바이스를 평가할 수 있다. 다른 ATE 시스템은 비닝 목적을 위해 디바이스의 성능을 분류할 수 있다.

몇 가지 상이한 유형의 ATE 시스템이 시장에 현재 존재하고 있다. 이들 중 하나는 소켓과 능동 테스트 회로를 포함하는 테스터 인터페이스 보드(Tester Interface Board; TIB) 상에 테스트 대상 디바이스(DUT)를 이송하는 것을 포함한다. TIB를 사용하여 DUT를 이송하는 이점은 디바이스 이송을 위한 별도의 장치가 필요하지 않다는 것이다. TIB는 테스트 및 이송 모두에 사용된다. 또한, DUT의 정렬은 중앙 정렬 스테이션에서 수행될 수 있다. 이것은 보다 미세한 피치를 위한 비전 정렬(vision alignment)이 필요한 경우에 특히 유용하다. 또한, TIB를 위한 블라인드-결합 커넥터(blind-mate connector)는 서비스를 위한 신속한 교체를 허용한다. TIB를 사용하는 ATE 시스템은 몇 가지 단점을 갖는다. 예를 들어, (DUT별) 소켓 테스트 회로와 테스트 랙(test rack) 내의 장비 사이의 고주파 신호 경로는 정상적인 테스트 작동 동안에 반복적으로 분리되어, 신호 충실도의 유지 및 고속 신호 경로 교정을 어렵게 한다. 또한, TIB와 테스트 랙 사이에 높은 사이클 수(cycle count)의 고주파 커넥터에 대한 비용(초기 설정 비용 및 유지보수 비용 모두)이 증가된다.

다른 유형의 ATE 시스템은 픽-앤-플레이스 조립체(pick-and-place assembly)에 의해 고정 테스트 보드 상의 소켓 내로 DUT를 직접 삽입하는 것을 포함한다. 이러한 솔루션에서, JEDEC 트레이와 고정 위치 테스트 보드 상의 테스트 소켓 사이에서 DUT를 전달하기 위해 단일의 중앙집중식 픽-앤-플레이스 조립체가 사용된다. 이러한 유형의 ATE 시스템은 또한 장점을 갖는다. 예를 들어, 이러한 유형의 ATE 시스템은 픽-앤-플레이스 조립체 이외의 추가적인 기계적 전자기기를 필요로 하지 않는다. 또한, 차폐 및 다른 상부측 접촉 솔루션은 이용가능한 공간으로 인해 구현하기 용이하다. 그럼에도 불구하고, 이러한 유형의 ATE 시스템은 또한 단점을 갖는다. 예를 들어, 병렬처리(parallelism) 및 시간당 생산 수량(Unit Per Hour; UPH)(시간당 테스트 수량)이 심각하게 제한되며, 그래서 이러한 유형의 ATE 시스템은 대량 제조(HV) 응용에 적합하지 않다. 또한, 테스트 시간이 긴 경우에 종종 유휴 상태로 있는 고가의 픽-앤-플레이스 장치의 활용도가 낮다.

상이한 유형의 ATE 시스템은 DUT를 JEDEC 트레이 상의 테스트 슬롯(또는 스테이션)으로 이송하고, 슬롯별 픽-앤-플레이스 조립체에 의해 DUT를 테스트 슬롯 내에 로딩한다. 이러한 솔루션에서, 각각의 테스트 슬롯 또는 스테이션은 JEDEC 트레이 또는 캐리어와 고정 위치 테스트 보드 사이에서 DUT를 이송하는 자체의 전용 픽-앤-플레이스 조립체를 갖는다. 트레이는 엘리베이터/컨베이어 또는 로봇 아암으로 구현될 수 있는 기계적 로봇 시스템을 사용하여 중앙 로딩/언로딩 스테이션과 테스트 슬롯 사이에서 이송된다. 역시, 이러한 유형의 시스템과 연관된 단점이 있다. 예를 들어, 슬롯별 픽-앤-플레이스 조립체는 시스템 비용을 증가시킨다. 또한, 테스트 시간이 긴 경우에 종종 유휴 상태로 있는 슬롯별 픽-앤-플레이스 조립체의 활용도가 낮다. 이러한 유형의 ATE 시스템은 또한 다중 픽-앤-플레이스 조립체로 인해 잠재적으로 신뢰성이 없을 수 있다.

마지막으로, 기존의 ATE 시스템의 전통적인 메모리 테스터 및 핸들러 유형은 또한 많은 관련 단점을 갖는다. 이러한 솔루션에서, 핸들러(handler)는 픽-앤-플레이스 메커니즘을 사용하여 DUT를 JEDEC 트레이로부터 다중 DUT 캐리어로 로딩하고, 다중 DUT 캐리어는 테스트 챔버로 이동된다. DUT는 테스트 시스템 내의 테스트 장비와의 전기적 연결을 제공하는 소켓 내로 동시에 밀어넣어지는 동안에 캐리어에 유지된다. 이러한 시스템의 단점은 메모리 테스터 및 핸들러가 특히 메모리와 함께만 작동하고 RF에 대한 실드(shield) 또는 임의의 유형의 상부측 접촉을 통합하지 않는다는 것이다. 또한, 시스템 레벨 테스트(System Level Test; SLT) 테스트 회로에 대한 공간 요구사항 및 임의의 수직으로 적층된 슬롯 아키텍처(slot architecture)의 결핍은 병렬처리를 제한한다.

따라서, 기존의 ATE 테스터 시스템과 연관된 단점을 해결하는 ATE 시스템에 대한 필요성이 존재한다. 본 발명의 실시예는 로딩/언로딩 스테이션으로부터 테스트 슬롯으로 반도체 디바이스를 이송하기 위해 다중-디바이스 수동 캐리어를 사용하여 슬롯 기반 아키텍처에 있어서의 대규모 병렬 대용량 테스트 능력을 제공한다. 이것은 현재의 최첨단 대용량 슬롯 기반 테스트 시스템에서 사용되는 방법인, 테스트 소켓 및/또는 테스트 회로를 디바이스와 함께 이동하는 요구사항을 제거한다. 이러한 요구사항의 제거는 시스템의 설계를 단순화시키고, 향상된 성능(특히, RF 및 다른 고주파 응용의 경우), 향상된 신뢰성 및 비용 절감을 제공한다.

일 실시예에서, 슬롯 기반 테스터 시스템은, a) 테스터(전력 전달 보드 및 제어부를 포함함); b) ATE 로드-보드, 또는 복수의 소켓 인터페이스 보드(Socket Interface Board; SIB)를 포함하는 테스트 인터페이스 보드(TIB), 또는 복수의 DUT 인터페이스 보드(DIB)를 포함하는 번인 보드(Burn-In Board; BIB)와 같은 테스터 보드; c) 하나 이상의 DUT(Device Under Test)를 유지하기 위한 개방형 소켓; d) 다수의 DUT를 유지하는 수동 캐리어/테스트 트레이(시스템에 다수의 캐리어 또는 테스트 트레이가 존재할 수 있다는 점에 주목); e) 캐리어 내의 DUT의 상부에 소켓 커버(또는 선택적인 RF 실드)를 배치하기 위한 선택적인 병렬 커버 조립체 시스템(parallel cover assembly; PCA); f) DUT를 캐리어 내에 배치하고 캐리어 내의 DUT를 소켓의 상부에 추가로 배치하는 메모리 테스트 핸들러와 유사한 핸들러 및 이동 시스템; 및 g) 소켓 커버(및/또는 선택적인 RF 실드) 및 DUT를 소켓 내로 아래로 가압하기 위한 플런저(plunger)를 포함한다.

또한, 슬롯 기반 아키텍처의 필요성과 함께, 디바이스의 대용량 제조 및 테스트에 관여된 집적 디바이스 제조업체, 팹리스(fabless) 반도체 제조업체 및 아웃소싱 반도체 조립 및 테스트 회사에, 디바이스의 시스템 레벨 테스트 동안에 POP(package on package; 패키지 온 패키지) 구조물을 사용할 수 있는 방법을 제공할 필요성이 존재한다. 예를 들어, 애플리케이션 프로세서를 제조하는 소비자는 프로세서의 시스템 레벨 테스트 동안에 애플리케이션 프로세서에 (예를 들어, POP 구조물 내의) 메모리를 일시적으로 추가할 필요가 있을 것이다. 테스트 목적을 위해, 소비자는 프로세서에 인접하게 메모리를 일시적으로 위치시키는 편리한 방법을 필요로 한다. 따라서, 디바이스의 시스템 레벨 테스트를 수행할 수 있는 POP 구조물을 사용할 수 있는 슬롯 기반 아키텍처에 대한 필요성이 존재한다.

일 실시예에서, 슬롯 기반 테스터 시스템은, a) 테스터(전력 전달 보드 및 제어부를 포함함); b) ATE 로드-보드, 또는 복수의 소켓 인터페이스 보드(SIB)를 포함하는 테스트 인터페이스 보드(TIB), 또는 복수의 DUT 인터페이스 보드(DIB)를 포함하는 번인 보드(BIB)와 같은 테스터 보드; c) 하나 이상의 DUT(Device Under Test)를 유지하기 위한 개방형 소켓; d) 다수의 DUT를 유지하는 수동 캐리어/테스트 트레이(시스템에 다수의 캐리어 또는 테스트 트레이가 존재할 수 있다는 점에 주목); e) 캐리어 내의 DUT의 상부에 POP 메모리 네스트(POP memory nest)를 배치하기 위한 선택적인 병렬 커버 조립체 시스템(PCA)(여기서, 각각의 DUT는 자체 POP 메모리 네스트를 수용함); f) DUT를 캐리어 내에 배치하고 캐리어 내의 DUT를 소켓의 상부에 추가로 배치하는 메모리 테스트 핸들러와 유사한 핸들러 및 이동 시스템으로서, 소켓은 POP 메모리 네스트를 소켓 내로 안내하기 위한 정렬 특징부(예를 들어, 전형적으로 대체적 정렬 핀(gross alignment pin) 및 미세 정렬 핀(fine alignment pin)이 있음)를 포함하는, 상기 핸들러 및 이동 시스템; 및 g) 소켓 커버(선택적인 POP 메모리 네스트를 가짐) 및 DUT를 소켓 내로 아래로 가압하기 위한 플런저를 포함한다.

POP 메모리 네스트는 수직으로 적층된 POP(Package-on-Package) 구성에서 DUT(Device Under Test)와 메모리 칩의 일시적인 전기적 접촉을 가능하게 하는 구조물을 포함한다. 상기 구조물은 또한 열 헤드로부터 메모리를 통해 DUT까지의 열 전도 경로를 제공할 수 있다. POP 메모리 네스트는 전형적으로 메모리 칩과, 반복적인 접촉 사이클 동안에 메모리 칩을 손상으로부터 보호하면서 DUT와 메모리 칩 상의 접점들 사이에 전기 전도성을 제공하는 인터포저 층(interposer layer)과, 메모리 칩 및 인터포저 층을 수용하고, 테스트 동안에 DUT를 수용하는 소켓과의 정확한 정렬을 위한 특징부를 갖는 프레임 구조물로 구성된다. 상기 구조물은 전형적으로 메모리 디바이스를 프로세서 디바이스와 인터페이싱하지만, 디지털 디바이스의 상부에 적층된 RF 디바이스를 갖는 상이한 네스트일 수도 있다.

일 실시예에서, 장치는 복수의 랙을 포함하는 테스터를 포함하며, 각각의 랙은 복수의 슬롯을 포함하고, 각각의 슬롯은, a) 랙의 슬롯에 부착된 인터페이스 보드로서, 인터페이스 보드는 테스트 회로 및 복수의 소켓을 포함하고, 복수의 소켓의 각 소켓은 테스트 대상 디바이스(DUT)를 수용하도록 작동가능한, 상기 인터페이스 보드; b) DUT 어레이를 포함하는 캐리어로서, 캐리어는 랙의 슬롯 내에 위치하도록 작동가능하고, DUT 어레이의 각 DUT는 인터페이스 보드 상의 복수의 소켓의 각 소켓과 정렬되는, 상기 캐리어; 및 c) POP 메모리 디바이스 어레이로서, 각각의 POP 메모리 디바이스는 DUT 어레이의 각 DUT에 인접하게 배치되는, 상기 POP 메모리 디바이스 어레이를 포함한다. 상기 장치는 또한 DUT 어레이를 캐리어 내로 로딩하기 위한 픽-앤-플레이스 메커니즘과, 캐리어를 랙의 슬롯으로 이송하기 위한 엘리베이터를 포함한다.

각각의 제한 없이 설명된 시스템의 유익한 양태를 사용하여, 본 발명의 실시예는 상기에 언급된 단점을 해결하기 위한 신규한 솔루션을 제공한다.

첨부 도면과 함께 하기의 상세한 설명은 본 발명의 특성 및 이점에 대한 보다 양호한 이해를 제공할 것이다.

본 발명의 실시예는 첨부된 도면의 도면에서 제한으로서가 아닌 예로서 도시되어 있으며, 유사한 참조 번호는 유사한 요소를 지칭한다.
도 1은 본 발명의 실시예에 따른, 슬롯 기반 테스트 아키텍처와 캐리어 기반 DUT 전달 메커니즘을 조합하는 테스터 시스템의 사시도를 도시한다.
도 2a는 기존 테스터의 슬롯에 배치된 TIB의 도시이다.
도 2b는 본 발명의 실시예에 따른, DUT를 테스터 랙 내로 이동시키기 위해 수동 캐리어 트레이(상기에서 논의됨)가 슬롯 내로 슬라이딩하는 동안에 테스터 랙의 슬롯에 고정된 상태로 유지되는 TIB의 도시이다.
도 2c는 본 발명의 실시예에 따른, 캐리어가 슬롯 내로 슬라이딩하는 방식의 평면도를 제공한다.
도 3a는 기존 테스터(302)의 측면도를 도시한다.
도 3b는 본 발명의 실시예에 따른, 캐리어가 슬롯 내외로 이동되는 동안에 TIB가 슬롯에 고정된 상태로 유지될 수 있게 하는 테스터의 측면도를 도시한다.
도 4는 본 발명의 실시예에 따른 대안적인 슬롯 기반 시스템을 도시한다.
도 5는 본 발명의 실시예에 따른, 소켓, 캐리어 및 소켓 커버가 DUT별 차폐를 형성하도록 조합되는 방식을 도시한다.
도 6은 본 발명의 실시예에 따른, 국부적인 힘 상쇄를 위해 소켓 그리퍼가 사용되는 캐리어 내의 DUT의 단일 사이트 분해도를 도시한다.
도 7은 본 발명의 실시예에 따른, POP 네스트가 DUT 캐리어의 상부에 정렬되는 단일 테스트 사이트를 도시한다.
도 8은 본 발명의 실시예에 따른, DUT를 테스트하는 예시적인 프로세스의 흐름도를 도시한다.

이제, 그 예들이 첨부 도면에 도시되어 있는 실시예에 대해 상세하게 참조될 것이다. 실시예는 도면과 관련하여 설명되지만, 이들 도면은 실시예를 제한하는 것으로 의도되지 않는다는 것이 이해될 것이다. 반대로, 실시예는 대안예, 변형예 및 등가물을 커버하도록 의도된다. 또한, 하기의 상세한 설명에서는, 철저한 이해를 제공하기 위해 다수의 특정 세부사항이 기술되어 있다. 그러나, 실시예는 이러한 특정 세부사항 없이 실시될 수 있다는 것이 당업자에 의해 인식될 것이다. 다른 예들에서, 실시예의 양태를 불필요하게 모호하게 하지 않도록, 잘 알려진 방법, 절차, 구성요소 및 회로는 상세하게 설명되지 않았다.

표기법 및 명명법 섹션

하기의 상세한 설명의 일부 부분은 컴퓨터 메모리 내의 데이터 비트에 대한 작동의 절차, 논리 블록, 처리 및 다른 기호 표현의 측면에서 제시된다. 이러한 설명 및 표현은 데이터 처리 기술의 숙련자가 자신의 작업의 핵심을 당업자에게 가장 효과적으로 전달하는 데 사용되는 수단이다. 본 출원에서, 절차, 논리 블록, 프로세스 등은 원하는 결과로 이어지는 단계 또는 명령의 자기 부합적인 시퀀스인 것으로 고려된다. 단계는 물리량의 물리적 조작을 필요로 하는 것이다. 통상적으로, 반드시 그런 것은 아니지만, 이러한 양은 컴퓨터 시스템에서 저장, 전송, 조합, 비교 및 다른 방식으로 조작할 수 있는 전기적 또는 자기적 신호의 형태를 취한다.

그러나, 이러한 용어 및 유사한 용어 모두는 적절한 물리량과 연관되어야 하며 이러한 양에 적용되는 편리한 라벨일 뿐이라는 점을 명심해야 한다. 하기의 논의에서 명백한 바와 같이 달리 구체적으로 언급되지 않는 한, 본 발명 전체에 걸쳐, "테스트", "부착", "결합", "삽입", "작동" 등과 같은 용어를 이용하는 논의는 컴퓨터 시스템의 레지스터 및 메모리 내에서 물리량(전자량)으로 표현된 데이터를, 컴퓨터 시스템 메모리 또는 레지스터, 또는 다른 그러한 정보 저장, 전송 또는 디스플레이 디바이스 내에서 물리량으로 유사하게 표현된 다른 데이터로 조작 및 변환하는 컴퓨터 시스템 또는 유사한 전자 컴퓨팅 디바이스의 동작 및 프로세스를 지칭하는 것으로 이해된다.

하기의 설명은 하나 이상의 모듈을 포함할 수 있는 컴퓨터 및 다른 디바이스에 대한 논의를 제공한다. 본원에 사용된 바와 같이, 용어 "모듈" 또는 "블록"은 소프트웨어, 펌웨어, 하드웨어 및/또는 이들의 다양한 조합을 지칭하는 것으로 이해될 수 있다. 블록 및 모듈은 예시적이라는 점이 주목된다. 블록 또는 모듈은 다양한 애플리케이션을 지원하도록 조합, 통합, 분리 및/또는 복제될 수 있다. 또한, 특정 모듈 또는 블록에서 수행되는 것으로 본원에서 설명된 기능은 설명된 특정 모듈 또는 블록에서 수행되는 기능 대신에 또는 그에 부가하여 하나 이상의 다른 모듈 또는 블록에서 그리고/또는 하나 이상의 다른 디바이스에 의해 수행될 수 있다. 또한, 모듈 또는 블록은 다수의 디바이스 및/또는 다른 구성요소에 걸쳐 서로 로컬 또는 원격으로 구현될 수 있다. 추가적으로, 모듈 또는 블록은 하나의 디바이스로부터 이동되어 다른 디바이스에 추가될 수 있고, 그리고/또는 양 디바이스 모두에 포함될 수 있다. 본 발명의 임의의 소프트웨어 구현예는, 예를 들어 메모리 디바이스, 플로피 디스크, 콤팩트 디스크(CD), 디지털 다목적 디스크(DVD), 또는 컴퓨터 코드를 저장할 수 있는 다른 디바이스와 같은 하나 이상의 저장 매체에 유형적으로 구현될 수 있다.

본원에서 사용된 전문용어는 단지 특정한 실시예를 설명하기 위한 것이며, 본 발명의 범위를 한정하는 것으로 의도되지 않는다. 본 개시 전체에 걸쳐 사용된 바와 같이, 단수 형태("a", "an" 및 "the")는 문맥상 명백하게 달리 지시하지 않는 한 복수의 언급대상을 포함한다. 따라서, 예를 들어, "모듈"에 대한 언급은 단일 모듈뿐만 아니라 복수의 그러한 모듈, 및 당업자에게 알려진 그의 등가물을 포함한다.

슬롯 기반 대용량 반도체 테스트 시스템을 위한 수동 캐리어 기반 디바이스 전달

상기에서 언급된 바와 같이, 몇 가지 상이한 유형의 ATE 시스템이 시장에 현재 존재하고 있으며, 각각은 그 자체의 강점 및 약점을 갖고 있다. 많은 시스템에서, 소켓 테스트 회로와 테스트 랙 내의 테스트 장비 사이의 고주파 신호 경로는 정상적인 테스트 작동 동안에 반복적으로 분리되어, 신호 충실도의 유지 및 고속 신호 경로 교정을 어렵게 한다. 다른 유형의 ATE 시스템은 이러한 ATE 시스템의 병렬처리가 심각하게 제한되기 때문에 대용량 제조 응용에 적합하지 않다. 또 다른 ATE 시스템에서는, 테스트 시스템의 고가의 구성요소, 예를 들어 픽-앤-플레이스 조립체의 낮은 활용도가 문제가 된다.

본 발명의 실시예는 로딩/언로딩 스테이션으로부터 테스트 슬롯으로 반도체 디바이스를 이송하기 위해 다중-디바이스 수동 캐리어를 사용하여 슬롯 기반 아키텍처에 있어서의 대규모 병렬 대용량 테스트 능력을 제공함으로써 기존의 ATE 시스템의 단점을 해결한다. 이것은 테스트 소켓 및/또는 테스트 회로를 디바이스와 함께 이동하는 요구사항을 제거한다. 이러한 요구사항의 제거는 시스템의 설계를 단순화시키고, 향상된 성능(특히, RF 및 다른 고주파 응용의 경우), 향상된 신뢰성 및 비용 절감을 제공한다.

본 발명의 실시예에 따르면, 슬롯 기반 테스터 시스템은, a) 테스터(전력 전달 보드 및 제어부를 포함함); b) ATE 로드-보드, 또는 복수의 소켓 인터페이스 보드(SIB)를 포함하는 테스트 인터페이스 보드(TIB), 또는 복수의 DUT 인터페이스 보드(DIB)를 포함하는 번인 보드(BIB)와 같은 테스터 보드; c) 하나 이상의 DUT(Device Under Test)를 유지하기 위한 개방형 소켓; d) 다수의 DUT를 유지하는 수동 캐리어/테스트 트레이(시스템에 다수의 캐리어 또는 테스트 트레이가 존재할 수 있다는 점에 주목); e) 캐리어 내의 DUT의 상부에 소켓 커버(또는 선택적인 RF 실드)를 배치하기 위한 선택적인 병렬 커버 조립체 시스템(PCA); f) DUT를 캐리어 내에 배치하고 캐리어 내의 DUT를 소켓의 상부에 추가로 배치하는 메모리 테스트 핸들러와 유사한 핸들러 및 이동 시스템; 및 g) 소켓 커버(및/또는 선택적인 RF 실드) 및 DUT를 소켓 내로 아래로 가압하기 위한 플런저를 포함한다.

본원에 개시된 테스터 시스템의 전형적인 사용자는, 테스트 동안에 개별 DUT 사이의 간섭을 감소시키기 위한 전기 차폐 및 테스트 장비와 DUT 사이의 신호 충실도의 세심한 유지를 필요로 하는 주파수 범위에서 작동하는 디바이스의 대용량 제조 및 테스트에 관여된 집적 디바이스 제조업체, 팹리스 반도체 제조업체 및 아웃소싱 반도체 조립 및 테스트 회사이다. 예시적인 DUT는 셀 기지국과의 통신을 위해 휴대폰에 사용되는 RF 모듈이다. 본 발명의 실시예는 ATE(자동 테스트 장비) 또는 SLT(시스템 레벨 테스트) 시스템의 일부로서 포함되는 핸들링 및 인터페이싱 솔루션에 통합된다.

본 발명의 실시예는 슬롯 기반 대용량 반도체 테스트 시스템 아키텍처와 캐리어 기반 DUT 전달 메커니즘을 조합한다. 도 1은 본 발명의 실시예에 따른, 슬롯 기반 테스트 아키텍처와 캐리어 기반 DUT 전달 메커니즘을 조합하는 테스터 시스템의 사시도를 도시한다. 테스터 시스템은 수직으로 적층될 수 있는 복수의 슬롯(예를 들어, 우측 랙의 슬롯(102) 및 좌측 랙의 슬롯(103))을 갖는 다수의 랙(예를 들어, 좌측 랙 및 우측 랙)을 가지는 챔버(104)를 포함한다. 슬롯을 수직으로 적층함으로써, 보다 많은 DUT가 병렬로 테스트될 수 있다. 예를 들어, 챔버(104)는 30개 이상의 슬롯을 포함할 수 있다. 상이한 실시예에서, 테스터 내의 슬롯은 수직이 아닌 수평으로 배열될 수 있다.

이전에 언급된 바와 같이, 테스터 시스템은 캐리어 기반 디바이스 전달 메커니즘과 슬롯 기반 아키텍처를 조합한다. 테스터 시스템은 캐리어(들)(106)를 로딩하는 픽-앤-플레이스 메커니즘(예를 들어, 핸들러(128) 내에 통합됨)을 포함하고, 또한 캐리어를 특정의 원하는 스폿으로 수직으로 이동시키는 엘리베이터 시스템(114)을 더 포함한다. 수동 캐리어 또는 테스트 트레이를 사용하는 이점은 캐리어가 테스터 내외로 이동될 수 있는 동안에 모든 테스트 전자 회로가 테스트 랙에서 제자리에 유지될 수 있다는 것이다. 결과적으로, TIB 및/또는 SIB는 유리하게는 테스터 시스템으로부터 분리될 필요가 없다. 이것은 테스터가 안정적이고 높은 정확도의 신호 경로를 유지할 필요가 있는 고속 응용에 대해 이점을 갖는다.

그에 비해 기존의 테스터 시스템은 새로운 DUT가 테스트 랙 내로 삽입되어야 할 때마다 테스트 전자기기를 소켓과 연결 및 분리해야 했다. 이것은 신호의 강력한 연결성, 반복성 및 정확도를 요구하는 고속 신호 경로에 이상적이지 않다. 본 발명의 실시예는 유리하게는 테스트 동안에 테스트 회로를 제자리에 둔다. 이것은 고속 신호 경로에 대해 이점을 가지며, 신호의 신뢰성있는 연결성, 반복성 및 정확도를 제공한다.

본 발명의 실시예에 의해 제공되는 높은 병렬처리 아키텍처는 테스트 소켓 및 테스트 회로가 정상 테스트 작동 동안에 테스트 계측 및 지원 리소스에 대한 연속적인 연결과 함께 고정 위치에서 제자리에 유지되기 때문에 유리하다. 예시적인 응용은 RF 또는 다른 고주파 테스트이다. DUT의 반복적인 삽입에 대해 신호 충실도를 유지하기 위해, 소켓 및 대응하는 DUT별 테스트 회로를 갖는 TIB(Tester Interface Board)는 시스템의 테스트 랙에 고정된 상태로 유지되고, 서비스를 위해서만 제거 및 분리된다. 고주파 테스트는 전문적이고 값비싼 계측을 필요로 하기 때문에, 이러한 장비를 TIB 내에 구축하는 것은 기술적 또는 재정적으로 실현가능하지 않으며, 그래서 고주파 신호가 TIB와 테스트 랙 내의 테스트 장비 사이의 커넥터를 통과한다. 따라서, 새로운 세트의 DUT가 테스트될 필요가 있을 때마다 커넥터가 변위되지 않는 것이 중요하다.

기존의 높은 병렬처리 SLT 시스템에서, TIB는 DUT의 로딩/언로딩을 위한 픽-앤-플레이스 조립체와 테스트를 위한 테스트 랙 사이를 전후로 이동하므로, 테스트 랙과 DUT 사이의 신호 경로를 반복적으로 분리/재연결할 필요가 있다. 다시 말해서, TIB는 DUT의 새로운 배치(batch)를 로딩하기 위해 정기적으로 슬롯으로부터 분리되어 빼낼 필요가 있다.

본 발명의 테스터 조립체에서, TIB는 슬롯 내외로 제거될 필요가 없다. TIB는 연결된 상태로 제자리에 유지되고, DUT의 새로운 배치를 로딩하기 위해 분리될 필요가 없다. 본 발명의 실시예에 따라 TIB가 테스트 랙에 고정된 상태로 유지된 상태에서, 테스터 시스템은 수동 캐리어 또는 테스트 트레이(106)(도 1에 도시됨)를 사용하여 DUT를 픽-앤-플레이스 조립체와 테스트 랙 사이에서 이동시킨다. 이것은 신호 경로를 반복적으로 분리할 필요 없이 높은 병렬처리 및 높은 UPH(unit per hour)를 유지한다. 테스트 동안, 다수의 DUT를 갖는 전체 수동 캐리어(106)가 테스트 랙의 슬롯 내로 삽입되고, 고정된 TIB 상으로 하강된다. 테스트 랙의 DUT별 소켓 커버가 전기적 연결을 완성하기 위해 DUT와 소켓 사이에 필요한 힘을 제공하도록 적용되는 동안에 DUT는 캐리어 내에 유지된다. 랙에 TIB를 고정하는 것은 또한 외부 장비 및 와이어를 테스트 랙 내에 추가하는 추가적인 유연성을 제공한다는 점에 주목해야 한다.

일 실시예에서, 소켓 커버는 플런저가 DUT를 작동시키는 데 사용되기 전에 캐리어 내의 모든 DUT 상에 소켓 커버를 배치하는 병렬 소켓 커버 조립체 시스템의 일부일 수 있다. DUT를 작동시키는 것은 소켓 전자기기와 전기적으로 접촉하도록 DUT를 아래로 가압하기 위해 DUT의 상부에 접촉력을 인가하는 것을 의미한다. 다시 말해서, 소켓 커버는 병렬 커버 조립체 시스템에 의해 DUT 상에 배치된다. 병렬 커버 조립체 시스템은 2020년 8월 5일자로 출원되고 명칭이 "병렬 소켓 작동과 함께 능동 열 인터포저(ATI)를 사용하는 통합 테스트 셀(Integrated Test Cell Using Active Thermal Interposer (ATI) With Parallel Socket Actuation)"인 미국 특허 출원 제 16/986,027 호에 개시된 것과 유사할 수 있으며, 이 문헌은 모든 목적을 위해 그 전체가 본원에 인용에 의해 포함된다. 그러나, 병렬 커버 조립체 시스템이 사용되지 않는 상이한 실시예에서, 각각의 소켓과 접촉하도록 캐리어 내의 DUT를 아래로 가압하기 위해 소켓 커버가 내장된 플런저가 사용될 수 있다.

본 발명의 실시예는 기존의 테스터 시스템의 주요 단점을 제거한다. 기존 HVM(High-Volume Manufacturing; 대용량 제조) SLT 시스템의 높은 병렬처리 아키텍처는 필요한 테스트 장비, 차폐 및 고속 신호 경로(케이블류, 커넥터, 보드 트레이스(board trace) 등)를 통합함으로써 고주파 테스트 응용에 적합화된다. 반복적인 삽입에 대해 신호 충실도를 유지하기 위해, 소켓 및 대응하는 DUT별 테스트 회로를 갖는 TIB(Tester Interface Board)는 시스템의 테스트 랙에 고정된 상태로 유지되고, 서비스를 위해서만 제거 및 분리된다.

TIB가 테스트 랙에 고정된 상태로 유지된 상태에서, 본 발명의 실시예는 수동 캐리어(106)(도 1에 도시됨) 또는 테스트 트레이를 사용하여 DUT를 픽-앤-플레이스 조립체와 테스트 랙(또는 테스트 챔버(104)) 사이에서 이동시킨다. 이것은 고주파 신호 경로를 반복적으로 분리할 필요 없이 높은 병렬처리 및 높은 UPH(unit per hour)를 유지한다.

일 실시예에서, 테스트 동안, 다수의 DUT를 갖는 전체 캐리어가 테스트 랙의 슬롯 내로 삽입되고 고정된 TIB 상으로 하강된다. 테스트 랙의 DUT별 소켓 커버가 전기적 연결을 완성하기 위해 DUT와 소켓 사이에 필요한 힘을 제공하도록 적용되는 동안에 DUT는 캐리어 내에 유지된다. 일 실시예에서, 소켓 커버는 전형적으로 디바이스 또는 소켓의 상부에 있는 포고 핀(pogo pin)과 정렬되어, 소켓 커버가 캐리어 및 소켓과 협력하여 RF 실드를 형성할 수 있게 한다. 상기에서 언급된 바와 같이, 소켓 커버를 DUT 상에 배치하기 위해 병렬 커버 조립체 시스템이 사용될 수 있다. 그러나, 상이한 실시예에서, 각각의 소켓과 접촉하도록 캐리어 내의 각 DUT를 아래로 가압하기 위해, 소켓 커버가 통합된 플런저가 사용될 수 있다.

일 실시예에서, 캐리어 트레이(106) 상의 DUT는 서로 상당히 근접하여 이격될 수 있고, 예를 들어 RF DUT의 경우에 차폐될 필요가 있을 수 있다. DUT 사이의 근접성 때문에, 디바이스 사이에 크로스토크(cross-talk)가 발생할 가능성이 높다. 또한, 소켓별로 차폐를 도입할 수 있는 공간이 적다. 따라서, 일 실시예에서, 캐리어가 제자리에 유지되기 때문에, 캐리어 구조물 자체도 차폐에 통합된다. 고주파 응용의 경우, 소켓 커버는, 소켓과 함께, 전형적으로 DUT 사이에 필요한 전기 차폐를 제공할 뿐만 아니라, 필요에 따라 상부측 접촉 수단을 제공한다. 제안된 구현예에서, DUT는 테스트 동안에 캐리어에 유지되기 때문에, 캐리어는 차폐 설계의 필수적인 부분이 될 필요가 있다. 이러한 문제를 해결하기 위해, 소켓, 캐리어 및 소켓 커버가 DUT별 차폐를 형성하도록 조합되는 새로운 "샌드위치(sandwich)" 접근법이 사용된다.

도 2a는 기존 테스터의 슬롯(200)에 배치된 TIB의 도시이다. 도 2a에 도시된 바와 같이, 기존 테스터의 TIB(202)는 DUT의 새로운 배치가 로딩될 필요가 있을 때마다 슬롯 내외로 슬라이딩하도록 구성되어 있다. RF 보드(212)는 TIB(202)에 부착된 SIB(213)에 부착될 수 있다. 기존 테스터에서, 전체 TIB(202) 및 모든 부착된 구성요소는 테스터로부터 분리될 필요가 있을 수 있다. TIB가 슬롯 외부로 슬라이딩하고 새로운 DUT가 로딩된 후에, TIB는 추가 테스트를 위한 새로운 DUT와 함께 슬롯 내로 다시 슬라이딩한다. 블라인드-결합 어댑터(274)는 TIB를 테스터 랙에 연결한다. 도 2a에 도시된 바와 같이, RF 보드(212)가 부착된 전체 TIB(202)는 외부로 슬라이딩된 후에 DUT의 새로운 배치와 함께 다시 내부로 슬라이딩되며, 블라인드-결합 어댑터(274)와 접촉하여 TIB를 테스터 랙에 연결한다.

도 2b는 본 발명의 실시예에 따른, DUT를 테스터 랙 내로 이동시키기 위해 수동 캐리어 트레이(204)(상기에서 논의됨)가 슬롯 내로 슬라이딩하는 동안에 테스터 랙의 슬롯(206)에 고정된 상태로 유지되는 TIB의 도시이다. 캐리어 트레이는 소켓(205)의 상부로 슬라이딩하고, 소켓 커버(209)는 접촉하도록 DUT(281)를 소켓 내로 아래로 가압하기 위해, 예를 들어 플런저(도시되지 않음)를 사용하여 하강된다. 도 2b는 단일 소켓만을 도시하고 있지만, 수동 캐리어는 소켓 어레이와 정렬되고 소켓 어레이 상으로 하강된 DUT 어레이를 운반할 수 있다는 점에 주목하자. 유사하게, 소켓 액추에이터 어레이는 TIB 상의 소켓 어레이 및 DUT 어레이에 대응하는 소켓 커버(예를 들어, 소켓 커버(209)) 어레이를 포함할 수 있다. 일 실시예에서, 소켓 액추에이터 어레이가 소켓 커버를 DUT 상에 가압하기 전에 소켓 커버를 DUT 상에 위치시키기 위해 병렬 커버 조립체 시스템이 사용될 수 있다. 상이한 실시예에서, 소켓 액추에이터 어레이는 DUT를 작동시키는 데 사용되고 소켓 커버가 통합된 플런저를 포함할 수 있다.

일 실시예에서, 캐리어 트레이(204)는 소켓 커버와 소켓을 포함하는 TIB 사이에 샌드위치된다. 소켓 커버(액추에이터 어레이의 일부일 수 있음)는 DUT를 소켓 내로 아래로 가압한다. 캐리어 상의 DUT는 캐리어의 각 포켓에 얇은 멤브레인 상에 위치된다. DUT는 멤브레인 상에 안착되고, 소켓 내로 가압된다. DUT의 하부는 볼-그리드 어레이(ball-grid array)를 포함하며, 볼-그리드 어레이의 솔더 볼(solder ball)이 소켓과 접촉하도록 멤브레인을 통해 가압된다. 일 실시예에서, 소켓 커버는 전형적으로 디바이스 또는 소켓의 상부에 있는 포고 핀(282)과 정렬되어, 소켓 커버 어레이의 소켓 커버(209)가 캐리어(204) 및 각각의 소켓(205)과 협력하여 RF 실드를 형성할 수 있게 한다. DUT의 테스트가 실행된 후에, 액추에이터 어레이는 다시 위로 상승하고, 캐리어는 그 위의 DUT와 함께 슬롯 외부로 다시 슬라이딩한다. 따라서, 테스터에서, 모든 TIB는 테스트 중에 캐리어가 다양한 슬롯 내외로 이동하는 동안에 슬롯에 유지될 수 있다.

상기에서 언급된 바와 같이, 테스트 랙의 소켓 커버(예를 들어, 소켓 커버(209))는 전기적 연결을 완성하기 위해 DUT와 소켓 사이에 필요한 힘을 제공하도록 적용된다. 고주파 응용의 경우, 이러한 커버(209)는, 소켓(205) 및 캐리어(204)와 함께, 전형적으로 DUT 사이에 필요한 전기 차폐를 제공할 뿐만 아니라, 필요에 따라 상부측 접촉 수단을 제공한다. 본 발명의 실시예는 소켓 커버(209)와 소켓(205) 사이에 캐리어(204)를 샌드위치하여 DUT별 차폐를 제공한다. 소켓 커버(209), 캐리어(204) 및 소켓(205)은 함께 RF 실드를 생성한다. 각각의 캐리어(예를 들어, 캐리어(204))는 그 위에 DUT 어레이(예를 들어, DUT의 x-y 매트릭스)를 포함한다는 점에 주목하자. 캐리어는 소켓(예를 들어, 소켓(205))을 갖는 TIB(284) 상으로 가압된다. 또한, 소켓 커버, 캐리어 및 소켓이 함께 RF 실드를 형성하도록 캐리어 및 소켓 상으로 가압되는 소켓 커버(예를 들어, 소켓 커버(209)) 어레이가 캐리어 위에 있다. 소켓, 캐리어 및 소켓 커버의 각 조합은 각각의 밀폐된 DUT를 캐리어 상의 다른 DUT로부터 격리시키는 별도의 RF 실드를 생성한다.

도 2c는 본 발명의 일 실시예에 따른, 캐리어가 슬롯 내로 슬라이딩하는 방식의 평면도를 제공한다. 도 2c에 도시된 바와 같이, DUT 캐리어(291)는 DUT(296) 어레이를 포함한다. DUT 캐리어(291)는 캐리어 트레이 상의 DUT가 TIB(292) 상에 배치된 소켓과 정렬되도록 슬롯 내로 슬라이딩한다. 액추에이터 어레이(293)는 상기에서 논의된 바와 같이 DUT를 소켓 상으로 작동시키는 데 사용된다.

도 3a는 기존 테스터(302)의 측면도를 도시한다. 도 3a에 도시된 바와 같이, 기존 테스터에서, 엘리베이터(307)는 TIB를 수직으로 이동시키고 TIB(308)를 (소켓 및 테스트 회로와 함께) 테스터 랙(309) 내의 테스트 슬롯 내로 슬라이딩시킨다. 기존 테스터는 픽-앤-플레이스 조립체와 엘리베이터 및 마지막으로 테스트 랙(슬롯을 가짐) 사이에서 TIB를 이동시킨다. 도 3a에 도시된 것과 같은 기존 테스터에서, TIB는 슬롯 내외로 정기적으로 제거될 필요가 있으며, 이는 상기에서 설명된 이유로 문제가 된다.

도 3b는 본 발명의 실시예에 따른, 캐리어가 슬롯 내외로 이동되는 동안에 TIB가 슬롯에 고정된 상태로 유지될 수 있게 하는 테스터(303)의 측면도를 도시한다. 일 실시예에서, DUT를 포함하는 캐리어(325)는 엘리베이터(317)에 의해 수직으로 변위되고 테스터 랙(335)의 슬롯 내로 슬라이딩한다. TIB(326) 및 배전 보드(power distribution board; PDB)는 랙(335) 내에서 제자리에 유지된다. 플런저(345)는 캐리어 상의 DUT를 소켓 내로 가압할 수 있다. 수동 캐리어(325)는 전형적으로 랙(335) 내외로 이동하는 이동 구성요소인 반면, 나머지 구성요소, 예를 들어 TIB, PDB 및 플런저는 랙 내에 유지된다. 일 실시예에서, 테스터 시스템에서는 테스터(303)와 연관된 테스터 랙의 수직 슬롯 내외로 DUT를 이송하기 위해 다수의 캐리어가 이용된다.

일 실시예에서, 이중 엘리베이터(또는 "이중 슬롯 엘리베이터")가 사용되며, 예를 들어 도 1의 엘리베이터(114) 또는 도 3b의 엘리베이터(317)는 이중 슬롯 엘리베이터일 수 있다. 이중 슬롯 엘리베이터는 수직으로 배열된 2개의 슬롯, 예를 들어 도 3b의 슬롯(327 및 328)을 갖는다. 하나의 엘리베이터 슬롯은 DUT를 갖는 캐리어를 픽-앤-플레이스(PnP)로부터 테스트 슬롯으로 가져오는 데 사용된다. 그러나, 통상적으로 테스트 후에 제거될 필요가 있는 기존 캐리어가 테스트 슬롯에 이미 있으므로, PnP로부터 새로운 캐리어를 삽입하기 전에 테스트 슬롯으로부터 해당 캐리어를 제거하기 위해 다른 엘리베이터 슬롯이 사용된다. 작동이 완료되면, 방금 제거한 테스트된 캐리어를 언로딩 및 로딩을 위해 PnP로 다시 가져간다. 이에 의해, 엘리베이터 조립체가 전후로 2회 이동해야 할 필요가 없어진다.

일 실시예에서, 이중 슬롯 엘리베이터는 하기와 같이 작동한다: a) 2개의 엘리베이터 슬롯 중 하나를 사용하여, 테스트되지 않은 DUT를 갖는 캐리어를 로더/언로더(loader/unloader)로부터 테스트 슬롯으로 이송하고; b) 테스트된 DUT를 갖는 캐리어를 다른(빈) 엘리베이터 슬롯 내로 로딩함으로써 테스트 슬롯으로부터 제거하고; c) 수직으로 이동하여, 테스트된 DUT를 갖는 캐리어가 방금 언로딩된 동일한 테스트 슬롯과 테스트되지 않은 DUT를 갖는 캐리어를 정렬시키고 테스트되지 않은 DUT를 갖는 캐리어를 해당 테스트 슬롯 내로 로딩하며; d) 테스트된 DUT를 갖는 캐리어를 로더/언로더로 다시 이송한다.

일 실시예에서, 시스템에 존재하는 버퍼 캐리어(buffer carrier)는 다수의 캐리어의 파이프라이닝(pipelining)을 허용한다. 버퍼 캐리어는 DUT가 현재 테스트중인 캐리어로 모든 테스트 슬롯이 채워진 경우에도 DUT가 로딩될 수 있는 추가적인 캐리어이다. 예를 들어, 슬롯(327 및 328)은 일 실시예에서 버퍼 캐리어도 이송가능할 수 있다. 버퍼 캐리어를 사용하면, 이전 테스트 사이클이 완료되자마자 테스트 슬롯 내로 즉시 교체하기 위해 로딩된 버퍼 캐리어가 줄지어 대기하기 때문에 전체 시스템 스루풋(throughput)이 촉진된다. 버퍼 캐리어가 없으면, 언로딩/로딩을 위해 캐리어가 다시 PnP로 순환된 후에 테스트 슬롯으로 다시 순환되는 동안에 테스트 슬롯은 유휴 상태로 있다. 이것은 실제로 고가의 소켓 및 회로를 가지며 따라서 버퍼 TIB 비용 대 UPH 향상의 신중한 트레이드오프(tradeoff)를 수반하는 버퍼 TIB 또는 번인 보드 또는 로드 보드와는 상이하다는 점에 주목하자. 이러한 경우에, 버퍼 캐리어는 순전히 기계적이고 소켓 비용을 수반하지 않으며, 따라서 필요한 만큼 많은 버퍼 캐리어가 추가될 수 있다. 일 실시예에서, 도 1에 도시된 엘리베이터 아키텍처는 엘리베이터 조립체당 하나 초과의 버퍼 캐리어를 지원하기 위해 순방향 및 역방향 아키텍처로부터 파이프라이닝 아키텍처로 변경될 필요가 있을 수 있다.

도 4는 본 발명의 실시예에 따른 대안적인 슬롯 기반 시스템을 도시한다. 대안적인 슬롯 기반 시스템은, 트롤리(trolley)(416), 엘리베이터(418) 및 슬롯(420) 조합으로 구성된 다수의 테스트 스테이션(예를 들어, 스테이션(410))에 서비스를 제공하는 중앙집중식 로딩/언로딩 픽-앤-플레이스(PnP) 스테이션으로서, 핸들러(402), 엘리베이터(404) 및 트롤리(406) 조합을 포함하는 반자동 시스템을 포함한다. 오퍼레이터 또는 로봇은 중앙집중식 PnP 스테이션(450)과 테스트 스테이션(예를 들어, 테스트 스테이션(410)) 사이에서 로딩된 캐리어의 트롤리를 이동시키는 데 사용된다. 이것은 테스트 시간이 긴 경우에 사용되어, 단일 PnP가 테스트 스루풋에 미치는 영향을 최소화하면서 1개 또는 2개 이상의 테스트 랙에 서비스를 제공할 수 있게 한다. 이러한 경우에, UPH를 최대화하기 위해, 최적의 UPH는 확실히 버퍼 BIB, TIB 또는 캐리어뿐만 아니라, 버퍼 트롤리의 사용을 필요로 한다. 소켓을 갖는 BIB/TIB와 달리 캐리어(소켓/전자기기를 갖지 않음)를 사용하는 것은 캐리어의 비용이 상당히 낮기 때문에 이러한 시나리오에서 확실한 이점이 된다.

도 5는 본 발명의 실시예에 따른, 소켓, 캐리어 및 소켓 커버가 DUT별 차폐를 형성하도록 조합되는 방식을 도시한다. 일 실시예에서, DUT(511)는 캐리어 베이스 프레임(513) 내의 플로팅 구성(floating configuration)(507)에서 제자리에 래칭된다. 캐리어 베이스 프레임(513)은 개별 플로팅의 DUT별 캐리어 요소를 유지한다. 해당 캐리어 베이스 프레임(513)은 금속 구성요소(562)와, DUT(511)를 제자리에 유지하는 수지 구성요소(561)를 포함한다. 플로팅 구성은 x, y 및 z 방향에서의 컴플라이언스(compliance)를 보장한다. 캐리어 상의 DUT는 캐리어의 각 포켓에서 얇은 멤브레인(550) 상에 위치된다.

도 5의 실시예는 소켓 커버가 통합된 플런저(508)를 포함할 수 있다. DUT(예를 들어, 디바이스(511))는 멤브레인 상에 안착되며, DUT의 솔더 볼은 멤브레인(550)을 통해 가압하고, 플런저(508)가 DUT(511)를 아래로 가압할 때 소켓(510)과 접촉한다. 다시 말해서, 플런저(508)는 DUT(511)를 소켓(510) 내로 가압하고 힘을 인가하여 솔더 볼이 소켓(510)과 전기적으로 접촉하게 한다.

일 실시예에서, DUT별 RF 실드는 복수의 소켓 커버, 복수의 플로팅 DUT별 캐리어 요소를 포함하는 캐리어, 및 복수의 소켓의 신규한 조합을 통해 형성된다. DUT별 캐리어 요소의 플로팅 설계는 테스트 슬롯에 수용된 TIB의 전체 구조에 걸친 허용오차 변동을 보상하기 위한 기계적 컴플라이언스뿐만 아니라, DUT별 캐리어 요소 사이의 전기적 절연을 제공한다. 캐리어가 테스트 슬롯 내로 삽입된 후에, 소켓 커버가 작동되어, DUT별 커버, 캐리어 요소 및 소켓의 압축을 야기한다. DUT별 커버, 캐리어 요소 및 소켓의 각 샌드위치의 층들 사이에 기밀 시일을 제공하기 위해, 플랜지 또는 기계적으로 유연하고 전기 전도성인 유사한 수단이 캐리어 요소의 상부 및 하부에 사용된다. 소켓 커버 및 소켓은 상부 및 하부에 전기 차폐를 제공하도록 이미 설계되어 있으며, 그래서 기밀 밀봉된 샌드위치는 필요한 DUT별 전기 절연을 제공한다.

본 발명의 실시예는 각각의 플런저 메커니즘의 힘이 그와 동반되는 소켓에 의해 직접 상쇄되는 DUT별 힘 상쇄 접근법을 사용한다는 점에 주목하자. 전통적인 메모리 핸들러에서, 소켓은 매우 강성의 기판 상에 직접 장착된다. 전형적으로 DUT와 소켓 사이의 적절한 접촉을 보장하는 힘을 제공하는 개별 플런저가 있지만, 이러한 힘은 DUT별로 상쇄되지 않고 대신에 모든 플런저의 전체 힘이 전체 다중-플런저 조립체를 갖는 전체 다중-DUT 소켓 기판의 레벨에서 상쇄된다. 이것은 대용량 시스템 레벨 테스트 시스템에 대한 다수의 단점을 갖는다. TIB 상의 각 소켓을 동반하는 필요한 테스트 회로를 제공하기 위해, 전형적으로 상당히 얇은 다수의 카드 상에 회로가 적층되는(각각의 도터 카드 적층체(daughter card stack)가 예를 들어 하나의 소켓을 지지할 수 있는) 도터 카드 아키텍처가 종종 요구된다. 소켓별 대신에 전체 기판 구조 레벨에서 힘이 상쇄되면, 이러한 보드는 적절한 접촉을 보장하는 데 필요한 상당한 압축력을 견디지 못할 수도 있을 것이다. 또한 많은 소켓을 갖는 대형 TIB의 경우, TIB에 걸친 작은 허용오차 변동이라도, 전체 구조의 레벨에서 힘을 상쇄시킬 때 전체 구조에 걸쳐 균일하게 힘을 제어하는 것을 어렵게 할 수 있다.

이러한 문제를 해결하기 위해, 본 발명의 실시예는 각각의 플런저 메커니즘(또는 액추에이터 메커니즘)의 힘이 그와 동반되는 소켓에 의해 직접 상쇄되는 DUT별 힘 제거 접근법을 사용한다. 예를 들어, 플런저(508)에는 소켓에 내장된 날개(wing) 상에 래칭되는 메커니즘이 구비될 수 있다. 캐리어 구조를 설계할 때, 소켓에 접근(예를 들어, 파지)하기 위해 캐리어를 통해 각각의 DUT 위치에 도달하는 요구가 해결될 필요가 있다.

도 6은 본 발명의 실시예에 따른, 국부적인 힘 상쇄를 위해 소켓 그리퍼가 사용되는 캐리어 내의 DUT의 단일 사이트 분해도를 도시한다. 도시된 바와 같이, DUT 캐리어(608)는 소켓 액추에이터(602)를 사용하여 SIB(610)에 부착된 소켓(609)과 연결되는 DUT를 수용한다. 소켓 그리퍼(607)와 함께 소켓 액추에이터(602)는 DUT별 힘 상쇄를 제공한다.

POP 구조물을 갖는 디바이스에 대한 캐리어 기반 대용량 시스템 레벨 테스트

상기에서 언급된 바와 같이, 슬롯 기반 아키텍처의 필요성과 함께, 디바이스의 대용량 제조 및 테스트에 관여된 집적 디바이스 제조업체, 팹리스 반도체 제조업체 및 아웃소싱 반도체 조립 및 테스트 회사에, 디바이스의 시스템 레벨 테스트 동안에 POP(package on package) 구조물을 사용할 수 있는 방법을 제공할 필요성이 존재한다. 예를 들어, 애플리케이션 프로세서를 제조하는 소비자는 프로세서의 시스템 레벨 테스트 동안에 애플리케이션 프로세서에, 예를 들어 POP 구조물 내의 메모리를 일시적으로 추가할 필요가 있을 것이다. 테스트 목적을 위해, 소비자는, 전형적으로 적층된 구성에서, 프로세서에 인접하게 메모리를 일시적으로 위치시키는 편리한 방법을 필요로 한다. 따라서, 디바이스의 시스템 레벨 테스트를 수행할 수 있는 POP 구조물을 사용할 수 있는 슬롯 기반 아키텍처에 대한 필요성이 존재한다.

본 발명의 실시예는 메모리 칩이 테스트 동안에 애플리케이션 프로세서에 인접하게 위치될 수 있는 디바이스에 대한 시스템 레벨 테스트를 수행하기 위해 POP 구조물을 사용하는 슬롯 기반 아키텍처를 제공한다. 일 실시예에서, 슬롯 기반 테스터 시스템은, a) 테스터(전력 전달 보드 및 제어부를 포함함); b) ATE 로드-보드, 또는 소켓 인터페이스 보드(SIB)를 갖는 테스트 인터페이스 보드(TIB), 또는 번인 보드(BIB)와 같은 테스터 보드; c) 하나 이상의 DUT(Device Under Test)를 유지하기 위한 개방형 소켓; d) 다수의 DUT를 유지하는 수동 캐리어/테스트 트레이(시스템에 다수의 캐리어 또는 테스트 트레이가 존재할 수 있다는 점에 주목); e) 캐리어 내의 DUT의 상부에 POP 메모리 네스트를 배치하기 위한 선택적인 병렬 커버 조립체 시스템(PCA)(여기서, 각각의 DUT는 자체 POP 메모리 네스트를 수용함); f) DUT를 캐리어 내에 배치하고 캐리어 내의 DUT를 소켓의 상부에 추가로 배치하는 메모리 테스트 핸들러와 유사한 핸들러 및 이동 시스템으로서, 소켓은 POP 메모리 네스트를 소켓 내로 안내하기 위한 정렬 특징부(예를 들어, 전형적으로 대체적 정렬 핀 및 미세 정렬 핀이 있음)를 포함하는, 상기 핸들러 및 이동 시스템; 및 g) 소켓 커버(선택적인 POP 메모리 네스트를 가짐) 및 DUT를 소켓 내로 아래로 가압하기 위한 플런저를 포함한다.

POP 메모리 네스트는 수직으로 적층된 POP(Package-on-Package) 구성에서 DUT(Device Under Test)와 메모리 칩의 일시적인 전기적 접촉을 가능하게 하는 구조물을 포함한다. 상기 구조물은 또한 열 헤드로부터 메모리를 통해 DUT까지의 열 전도 경로를 제공할 수 있다. POP 메모리 네스트는 전형적으로 메모리 칩과, 반복적인 접촉 사이클 동안에 메모리 칩을 손상으로부터 보호하면서 DUT와 메모리 칩 상의 접점들 사이에 전기 전도성을 제공하는 인터포저 층과, 메모리 칩 및 인터포저 층을 수용하고, 테스트 동안에 DUT를 수용하는 소켓과의 정확한 정렬을 위한 특징부를 갖는 프레임 구조물로 구성된다. 상기 구조물은 전형적으로 메모리 디바이스를 프로세서 디바이스와 인터페이싱하지만, 디지털 디바이스의 상부에 적층된 RF 디바이스를 갖는 상이한 네스트일 수도 있다.

일 실시예에서, 전술한 것과 유사한 병렬 소켓 커버 조립체 시스템은 캐리어 내의 DUT의 상부에 POP 메모리 네스트를 배치하는 데 사용될 수 있다(여기서, 각각의 DUT는 자체 POP 메모리 네스트를 수용함). 그 후에, 메모리 네스트 및 관련 DUT를 작동시키기 위해 플런저가 사용될 수 있다. POP 메모리 네스트 및 DUT를 작동시키는 것은 소켓 전자기기와 전기적으로 접촉하도록 메모리 네스트 및 DUT를 아래로 가압하기 위해 DUT의 상부에 접촉력을 인가하는 것을 의미한다. 병렬 커버 조립체 시스템은 2020년 8월 5일자로 출원되고 명칭이 "병렬 소켓 작동과 함께 능동 열 인터포저(ATI)를 사용하는 통합 테스트 셀(Integrated Test Cell Using Active Thermal Interposer (ATI) With Parallel Socket Actuation)"인 미국 특허 출원 제 16/986,027 호에 개시된 것과 유사할 수 있으며, 이 문헌은 모든 목적을 위해 그 전체가 본원에 인용에 의해 포함된다. 그러나, 병렬 커버 조립체 시스템이 사용되지 않는 상이한 실시예에서, 각각의 소켓과 접촉하도록 캐리어 내의 DUT를 아래로 가압하기 위해 소켓 커버 및 POP 메모리가 통합된 플런저가 사용될 수 있다.

일 실시예에서, 메모리 네스트 또는 POP 디바이스의 어레이는 소켓을 위한 정렬 특징부에 의해 TIB 보드의 상부에 정렬된다. 예를 들어, 병렬 커버 조립체 시스템(PCA)은 캐리어 내의 DUT의 상부에 POP 메모리 네스트를 배치할 수 있다(여기서 각각의 DUT는 자체 POP 메모리 네스트를 수용함). 일 실시예에서, POP 메모리 네스트는 DUT 상에 있는 각각의 패드와 개별적으로 정렬하기 위해 XY 방향으로 조정할 수 있는 플로팅 네스트를 포함하는 POP 어레이 내에 포함될 수 있다. 플로팅 네스트는 또한 각각의 POP 메모리 네스트에 고정되는 기계적으로 고정된 PCB를 포함할 수 있으며, 메모리와 같은 부착되지 않은 POP 디바이스를 수용할 수 있는 메모리 접촉기 어레이에 결합하거나 상이한 POP 요구사항을 수용하기 위해 부착된 메모리를 포함할 수 있다. 방법에서, 메모리가 로딩된 다수의 플로팅 네스트를 포함하는 POP 어레이는 조합된 DUT 및 POP 메모리 조립체를 테스트하기 직전에 대응하는 DUT에 정렬 및 제공된다. 테스트될 필요가 있는 애플리케이션 프로세서는 전형적으로 메모리 칩이 접촉할 수 있는 상부에 패드를 가질 것이다. 소비자는 전형적으로 메모리(예를 들어, POP 구조물 내부의 메모리 칩)와 함께 프로세서(예를 들어, 소켓 내의 DUT)의 시스템 레벨 테스트를 수행할 필요가 있을 것이다.

본 발명의 실시예는 프로세서 DUT가 DUT의 상부에 배치된 POP 구조물 또는 네스트 내부에 배치된 메모리와 함께 테스트될 수 있게 한다. POP 구조물은 반드시 메모리 칩만을 포함하는 것은 아니며, 고객의 요구사항에 기초하여 상이한 유형의 디바이스를 포함하도록 맞춤화될 수 있다는 점에 주목해야 한다. 예를 들어, POP 구조물 내부에 배치될 수 있는 다른 유형의 디바이스는 다른 프로세서, RF 디바이스 등을 포함한다. POP 구조물은 예를 들어 임의의 2개의 유형의 디바이스를 서로의 상부에 적층하는 데 사용될 수 있으며, 예컨대 RF 디바이스를 디지털 디바이스의 상부에 적층하거나, 메모리 디바이스를 프로세서의 상부에 적층하거나, 심지어 프로세서 디바이스를 메모리 디바이스의 상부에 적층하는 데 사용될 수 있다.

도 7은 본 발명의 실시예에 따른, POP 네스트가 DUT 캐리어의 상부에 정렬되는 단일 테스트 사이트를 도시한다. 도 7에 도시된 바와 같이, 소켓 액추에이터(710)(PCA 시스템의 일부일 수 있음)는 DUT 캐리어(730) 내의 DUT의 상부로 POP 구조물(720)을 작동시킨다. 핸들러 및 이동 시스템(도시되지 않음)은 DUT를 캐리어(730) 내에 배치하고, 캐리어(730) 내의 DUT를 소켓(740) 내에 추가로 배치하며, 소켓(740)은 POP 메모리 네스트(720)를 소켓 내로 안내하기 위한 정렬 특징부를 포함한다.

도 8은 본 발명의 일 실시예에 따른, DUT를 테스트하는 예시적인 프로세스의 흐름도를 도시한다. 그러나, 본 발명의 실시예는 흐름도(800)에 의해 제공된 설명에 제한되지는 않는다. 오히려, 다른 기능적 흐름이 본 발명의 범위 및 사상 내에 있다는 것이 본원에 제공된 교시로부터 관련 기술(들)의 당업자에게 명백할 것이다.

블록(802)에서, DUT 어레이는 핸들러 및 이동 시스템을 사용하여 캐리어 상에 배치된다.

블록(804)에서, 캐리어는 테스터와 연관된 테스터 랙의 슬롯 내로 삽입되며, 테스터는 복수의 랙을 포함하고, 각각의 랙은 복수의 슬롯을 포함한다. 일 실시예에서, 슬롯은 수직으로 적층된다. 다른 실시예에서, 슬롯은 또한 수평으로 배열될 수 있다.

블록(806)에서, 테스터 인터페이스 보드(TIB)가 테스터 랙의 슬롯에 부착된다. 일 실시예에서, TIB는 복수의 소켓을 포함하고, 각각의 소켓은 테스트 대상 디바이스(DUT)를 수용하도록 작동가능하고, DUT 어레이의 각 DUT는 테스터 인터페이스 보드 상의 각각의 소켓과 정렬된다.

블록(808)에서, POP 메모리 네스트 또는 POP 메모리 디바이스의 어레이를 포함하는 POP 메모리 어레이는 어레이의 각 POP 메모리 디바이스 또는 네스트가 각각의 DUT의 상부에 그리고 그에 인접하게 위치되도록 DUT 어레이에 인접하게 위치된다. 일 실시예에서, 각각의 POP 메모리 디바이스는 병렬 커버 조립체 시스템을 사용하여 각각의 DUT의 상부에 위치된다.

블록(810)에서, 각각의 소켓과 접촉하도록 각각의 DUT를 아래로 가압하기 위해, 각각의 POP 메모리 디바이스 및 각각의 DUT 위로 소켓 커버가 작동된다.

블록(812)에서, DUT 어레이의 각 DUT가 테스트된다.

전술한 설명은, 설명의 목적으로, 특정 실시예를 참조하여 설명되었다. 그러나, 상기의 예시적인 논의는 총망라한 것이거나 본 발명을 개시된 정확한 형태에 제한하는 것으로 의도되지 않는다. 상기의 교시를 고려하여 많은 변형 및 변경이 가능하다. 실시예는 본 발명의 원리 및 그 실제 응용을 가장 잘 설명하기 위해 선택 및 설명된 것이며, 이에 의해 당업자가 고려되는 특정 용도에 적합할 수 있는 다양한 변형을 갖는 다양한 실시예 및 본 발명을 가장 잘 이용할 수 있게 한다.

Claims

테스트 장치에 있어서,
복수의 랙을 포함하는 테스터로서, 각각의 랙은 복수의 슬롯을 포함하고, 각각의 슬롯은,
랙의 슬롯에 부착된 인터페이스 보드로서, 상기 인터페이스 보드는 테스트 회로 및 복수의 소켓을 포함하고, 상기 복수의 소켓의 각 소켓은 테스트 대상 디바이스(DUT)를 수용하도록 작동가능한, 상기 인터페이스 보드;
DUT 어레이를 포함하는 캐리어로서, 상기 캐리어는 상기 랙의 슬롯 내에 위치하도록 작동가능하고, 상기 DUT 어레이의 각 DUT는 상기 인터페이스 보드 상의 복수의 소켓의 각 소켓과 정렬되는, 상기 캐리어; 및
POP 메모리 디바이스 어레이로서, 각각의 POP 메모리 디바이스는 상기 DUT 어레이의 각 DUT에 인접하게 배치되는, 상기 POP 메모리 디바이스 어레이를 포함하는, 상기 테스터와,
상기 DUT 어레이를 상기 캐리어 내로 로딩하기 위한 픽-앤-플레이스 메커니즘과,
상기 캐리어를 상기 랙의 슬롯으로 이송하기 위한 엘리베이터를 포함하는
테스트 장치.
제 1 항에 있어서,
상기 복수의 슬롯은 수직으로 배향되는
테스트 장치.
제 1 항에 있어서,
상기 복수의 슬롯은 수평으로 배향되는
테스트 장치.
제 1 항에 있어서,
상기 POP 메모리 디바이스 어레이는 병렬 커버 조립체 시스템을 사용하여 제위치에 배치되는
테스트 장치.
제 1 항에 있어서,
각각의 슬롯은 액추에이터 어레이를 더 포함하며, 상기 액추에이터 어레이의 각 액추에이터는 상기 POP 메모리 디바이스 및 대응하는 DUT를 상기 복수의 소켓의 각 소켓과 접촉하게 하기 위해 각각의 POP 메모리 디바이스 및 대응하는 DUT 위로 소켓 커버를 작동시키도록 작동가능한
테스트 장치.
제 1 항에 있어서,
상기 복수의 슬롯의 서브세트는 수평으로 배향되고, 상기 복수의 슬롯의 상이한 서브세트는 수직으로 배향되는
테스트 장치.
제 1 항에 있어서,
상기 DUT 어레이의 각 DUT는 각각의 POP 메모리 디바이스가 접촉할 수 있는 상부 표면 상에 패드를 포함하는
테스트 장치.
제 1 항에 있어서,
상기 DUT 어레이의 각 DUT는 애플리케이션 프로세서이며, 각각의 POP 메모리 디바이스는 메모리를 포함하고, 상기 메모리는 상기 메모리와 함께 상기 애플리케이션 프로세서의 시스템 레벨 테스트를 수행하도록 작동가능한
테스트 장치.
제 1 항에 있어서,
상기 엘리베이터는 이중 슬롯 엘리베이터를 포함하며, 상기 이중 슬롯 엘리베이터는 2개의 슬롯을 포함하고, 제 1 슬롯은 상기 캐리어를 상기 랙의 슬롯으로 이송하도록 작동가능하고, 제 2 슬롯은 상기 랙의 슬롯 내에 이전에 로딩된 상이한 캐리어를 이송하도록 작동가능한
테스트 장치.
DUT를 테스트하는 방법에 있어서,
핸들러 및 이송 시스템을 사용하여 DUT 어레이를 캐리어 상에 배치하는 것과,
엘리베이터를 사용하여 테스터와 연관된 랙의 슬롯으로 상기 캐리어를 이송하는 것으로서, 상기 테스터는 복수의 랙을 포함하고, 상기 복수의 랙의 각 랙은 복수의 슬롯을 포함하는, 이송하는 것과,
상기 캐리어를 상기 랙의 슬롯 내로 삽입하는 것과,
상기 랙의 슬롯에 인터페이스 보드를 부착하는 것으로서, 상기 인터페이스 보드는 복수의 소켓을 포함하고, 상기 복수의 소켓의 각 소켓은 각각의 테스트 대상 디바이스(DUT)를 수용하도록 작동가능하고, 상기 DUT 어레이의 각 DUT는 상기 인터페이스 보드 상의 복수의 소켓의 각 소켓과 정렬되는, 부착하는 것과,
상기 DUT 어레이에 인접하게 POP 메모리 어레이를 위치시키는 것으로서, 상기 POP 메모리 어레이는 메모리 디바이스 어레이를 포함하고, 상기 메모리 디바이스 어레이의 각 메모리 디바이스는 상기 DUT 어레이의 DUT에 대응하는, 위치시키는 것과,
상기 복수의 소켓의 각 소켓과 물리적 및 전기적으로 접촉하도록 복수의 소켓 커버 중 소정 소켓 커버를 상기 메모리 디바이스 어레이의 각 메모리 디바이스 및 대응하는 DUT 상으로 작동시키는 것을 포함하는
DUT 테스트 방법.
제 10 항에 있어서,
상기 DUT 어레이의 각 DUT는 각각의 메모리 디바이스가 접촉할 수 있는 상부 표면 상에 패드를 포함하는
DUT 테스트 방법.
제 10 항에 있어서,
상기 메모리 디바이스 어레이는 병렬 커버 조립체 시스템을 사용하여 제위치에 배치되는
DUT 테스트 방법.
제 10 항에 있어서,
상기 엘리베이터는 이중 슬롯 엘리베이터를 포함하며, 상기 이중 슬롯 엘리베이터는 2개의 슬롯을 포함하고, 제 1 슬롯은 상기 캐리어를 상기 랙의 슬롯으로 이송하도록 작동가능하고, 제 2 슬롯은 상기 랙의 슬롯 내에 이전에 로딩된 상이한 캐리어를 이송하도록 작동가능한
DUT 테스트 방법.
제 10 항에 있어서,
상기 작동시키는 것은 복수의 플런저에 의해 수행되고, 상기 복수의 소켓 커버 및 상기 POP 메모리 어레이는 상기 복수의 플런저 내에 통합되는
DUT 테스트 방법.
테스트 시스템에 있어서,
복수의 캐리어로부터 테스트 대상 디바이스(DUT)를 로딩 및 언로딩하도록 작동가능한 스테이션으로서, 상기 스테이션은 상기 스테이션과 적어도 하나의 테스터 사이에서 상기 복수의 캐리어를 이송하도록 작동가능한 트롤리 및 픽-앤-플레이스 메커니즘을 포함하며,
상기 적어도 하나의 테스터는 복수의 랙을 포함하고, 각각의 랙은 복수의 슬롯을 포함하고, 각각의 슬롯은,
랙의 슬롯에 부착된 인터페이스 보드로서, 상기 인터페이스 보드는 테스트 회로 및 복수의 소켓을 포함하고, 각각의 소켓은 테스트 대상 디바이스(DUT)를 수용하도록 작동가능한, 상기 인터페이스 보드;
DUT 어레이를 포함하는 캐리어로서, 상기 캐리어는 상기 랙의 슬롯 내에 위치하도록 작동가능하고, 상기 DUT 어레이의 각 DUT는 상기 인터페이스 보드 상의 복수의 소켓의 각 소켓과 정렬되는, 상기 캐리어; 및
POP 메모리 네스트 어레이로서, 각각의 POP 메모리 네스트는 POP 메모리 디바이스를 포함하고, 상기 DUT 어레이의 각 DUT에 인접하게 배치되는, 상기 POP 메모리 네스트 어레이를 포함하는, 상기 스테이션과,
상기 캐리어를 상기 트롤리로부터 상기 랙의 슬롯으로 이송하기 위한 엘리베이터를 포함하는
테스트 시스템.
제 15 항에 있어서,
상기 DUT 어레이의 각 DUT는 각각의 POP 메모리 디바이스가 접촉할 수 있는 상부 표면 상에 패드를 포함하는
테스트 시스템.
제 15 항에 있어서,
각각의 POP 메모리 네스트는 대응하는 DUT의 표면 상의 패드와 상기 POP 메모리 네스트를 정렬하기 위해 X-Y 방향으로 조정하도록 작동가능한 플로팅 네스트와 연관되는
테스트 시스템.
제 15 항에 있어서,
상기 적어도 하나의 테스터와 연관된 복수의 슬롯은 수직으로 배향되는
테스트 시스템.
제 15 항에 있어서,
상기 적어도 하나의 테스터와 연관된 복수의 슬롯은 수평으로 배향되는
테스트 시스템.
제 15 항에 있어서,
상기 DUT 어레이의 각 DUT는 애플리케이션 프로세서이며, 상기 POP 메모리 네스트 어레이의 각 POP 메모리 네스트는 메모리 디바이스를 포함하고, 상기 메모리 디바이스는 상기 메모리 디바이스와 함께 상기 애플리케이션 프로세서의 시스템 레벨 테스트를 수행하도록 작동가능한
테스트 시스템.