JP2863352B2 - 半導体集積回路試験装置 - Google Patents
半導体集積回路試験装置Info
- Publication number
- JP2863352B2 JP2863352B2 JP3218743A JP21874391A JP2863352B2 JP 2863352 B2 JP2863352 B2 JP 2863352B2 JP 3218743 A JP3218743 A JP 3218743A JP 21874391 A JP21874391 A JP 21874391A JP 2863352 B2 JP2863352 B2 JP 2863352B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- burn
- substrate
- substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
Landscapes
- Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路の高温
通電試験装置に関する。
通電試験装置に関する。
【０００２】
【従来の技術】従来より、半導体集積回路の品質及び信
頼性を保証し、初期故障を除去するために、出荷時にバ
ーンインとよばれる高温状態での通電試験を実施するこ
とが必要不可欠となっている。バーンインは、試験中の
半導体集積回路の動作状態により、以下の３種類に分類
される。
頼性を保証し、初期故障を除去するために、出荷時にバ
ーンインとよばれる高温状態での通電試験を実施するこ
とが必要不可欠となっている。バーンインは、試験中の
半導体集積回路の動作状態により、以下の３種類に分類
される。
【０００３】ａ．スタティックバーンイン：半導体集積
回路に一定電圧を印加する。 ｂ．ダイナミックバーンイン：半導体集積回路に一定電
圧及び実際の動作状態に近い信号を入力する。 ｃ．モニタバーンイン ：ダイナミックバーンイン
中、更に半導体集積回路の動作の良否判定を行う。
回路に一定電圧を印加する。 ｂ．ダイナミックバーンイン：半導体集積回路に一定電
圧及び実際の動作状態に近い信号を入力する。 ｃ．モニタバーンイン ：ダイナミックバーンイン
中、更に半導体集積回路の動作の良否判定を行う。
【０００４】図４に示すように、一般に、バーンイン設
備は、コネクタ１３を有しており半導体集積回路１０が
差し込まれるソケット１１を実装する専用のバーンイン
基板１２と、バーンイン基板１２を収納し、所定の温度
環境条件を設定するための不図示の恒温槽から構成され
る。ダイナミック及びモニタバーンインを実施する場合
には、更に各種の入力信号発生装置、良否判定を行うた
めの比較判定試験装置が必要となる。
備は、コネクタ１３を有しており半導体集積回路１０が
差し込まれるソケット１１を実装する専用のバーンイン
基板１２と、バーンイン基板１２を収納し、所定の温度
環境条件を設定するための不図示の恒温槽から構成され
る。ダイナミック及びモニタバーンインを実施する場合
には、更に各種の入力信号発生装置、良否判定を行うた
めの比較判定試験装置が必要となる。
【０００５】半導体集積回路のピン数の増加、大規模
化、及び高機能化に伴い、より複雑、高機能、大規模な
バーンイン設備が用いられるようになってきており、バ
ーンイン工程に要する設備投資は増加の一途をたどって
いる。また、近年、他品種少量生産の傾向が強まってき
ており、多様な機種に対応するために多数のバーンイン
設備を用意する必要がある。特に、機種毎に異なる設定
条件に対応するため大型の恒温槽を多数用意しなければ
ならず、恒温槽の保管スペース及び費用の点で大きな問
題となっている。
化、及び高機能化に伴い、より複雑、高機能、大規模な
バーンイン設備が用いられるようになってきており、バ
ーンイン工程に要する設備投資は増加の一途をたどって
いる。また、近年、他品種少量生産の傾向が強まってき
ており、多様な機種に対応するために多数のバーンイン
設備を用意する必要がある。特に、機種毎に異なる設定
条件に対応するため大型の恒温槽を多数用意しなければ
ならず、恒温槽の保管スペース及び費用の点で大きな問
題となっている。
【０００６】
【発明が解決しようとする課題】本発明は上記問題を解
消し、従来、設定条件毎に備えられ、多大なスペースを
占有していた大型の恒温槽を不要とする半導体集積回路
試験装置を提供することにある。
消し、従来、設定条件毎に備えられ、多大なスペースを
占有していた大型の恒温槽を不要とする半導体集積回路
試験装置を提供することにある。
【０００７】
【課題を解決するための手段】本発明の半導体集積回路
試験装置は、前記目的を達成するために、半導体集積回
路装着用のソケットを備えた一対の基板と、前記基板そ
れぞれに一体化されて前記基板を囲む恒温槽とを含み、
前記基板と前記恒温槽とは互いに分離可能であり、前記
一対の基板のうち一方の基板のソケットに半導体集積回
路を装着し、前記一対の基板および恒温槽を互いに重ね
合わせて固定することを特徴とする。
試験装置は、前記目的を達成するために、半導体集積回
路装着用のソケットを備えた一対の基板と、前記基板そ
れぞれに一体化されて前記基板を囲む恒温槽とを含み、
前記基板と前記恒温槽とは互いに分離可能であり、前記
一対の基板のうち一方の基板のソケットに半導体集積回
路を装着し、前記一対の基板および恒温槽を互いに重ね
合わせて固定することを特徴とする。
【０００８】
【作用】バーンイン試験を実施する際には、バーンイン
専用の一対の基板のうち一方の基板に試験すべき半導体
集積回路を装着し、一対の基板を互いに重ね合わせ、そ
れぞれの基板に恒温槽を取り付けて一体化する。更にこ
れにコネクタを取り付け、このコネクタを介し半導体集
積回路に電源電圧や入力信号を供給し、また、恒温槽に
内蔵されたヒータに電圧を供給する。これにより、従来
の大型の恒温槽が不要となり、試験設備の保管スペース
及び設備投資を低減することができる。
専用の一対の基板のうち一方の基板に試験すべき半導体
集積回路を装着し、一対の基板を互いに重ね合わせ、そ
れぞれの基板に恒温槽を取り付けて一体化する。更にこ
れにコネクタを取り付け、このコネクタを介し半導体集
積回路に電源電圧や入力信号を供給し、また、恒温槽に
内蔵されたヒータに電圧を供給する。これにより、従来
の大型の恒温槽が不要となり、試験設備の保管スペース
及び設備投資を低減することができる。
【０００９】
【実施例】図１に本発明の半導体集積回路試験装置の一
実施例を示す。この装置は、図４の従来の試験装置にお
けるバーンイン基板と恒温槽（オーブン）とを一体化し
たものである。図１において、２０は試験すべきデバイ
ス（半導体集積回路）、２１は半導体集積回路２０が差
し込まれるソケット、２２はこれらのソケット２１を実
装したバーンイン基板、２４はヒータ２５を内蔵した恒
温槽である。
実施例を示す。この装置は、図４の従来の試験装置にお
けるバーンイン基板と恒温槽（オーブン）とを一体化し
たものである。図１において、２０は試験すべきデバイ
ス（半導体集積回路）、２１は半導体集積回路２０が差
し込まれるソケット、２２はこれらのソケット２１を実
装したバーンイン基板、２４はヒータ２５を内蔵した恒
温槽である。
【００１０】図２はバーンイン基板２２の上面図であ
る。本実施例の試験装置は、ソケットと基板とが一体に
なっており、更にその周囲を着脱自在の恒温槽で覆うよ
うに構成されている。
る。本実施例の試験装置は、ソケットと基板とが一体に
なっており、更にその周囲を着脱自在の恒温槽で覆うよ
うに構成されている。
【００１１】図３に示すように、バーンインの実施され
るデバイスイを装着後、試験装置の上下部分が互いに重
ね合わされて固定され、更にコネクタ２３が取り付けら
れる。
るデバイスイを装着後、試験装置の上下部分が互いに重
ね合わされて固定され、更にコネクタ２３が取り付けら
れる。
【００１２】なお、基板２２をデバイスのトレイとして
使用できるので、バーンイン終了後、恒温槽２４を取り
外せば、デバイスを他のトレイに移し変えることなく基
板２２をそのまま次のテスト工程のトレイして使用でき
る。
使用できるので、バーンイン終了後、恒温槽２４を取り
外せば、デバイスを他のトレイに移し変えることなく基
板２２をそのまま次のテスト工程のトレイして使用でき
る。
【００１３】次に上記試験装置を用いたバーンイン工程
の概略手順について説明する。先ず、機種専用のバーン
イン基板２２のソケット２１にバーンインを実施すべき
デバイスを装着し、上下部分を互いに重ね合わせて固定
し、ヒータ内蔵の恒温槽２４と一体化する。
の概略手順について説明する。先ず、機種専用のバーン
イン基板２２のソケット２１にバーンインを実施すべき
デバイスを装着し、上下部分を互いに重ね合わせて固定
し、ヒータ内蔵の恒温槽２４と一体化する。
【００１４】この状態で、テバイス電源、ヒータ用の電
源、必要に応じてデバイスの入力信号をコネクタ２３を
介して供給し、スタティックバーンイン、ダイナミック
バーンイン、あるいはモニタバーンインを実施する。バ
ーンイン工程終了後、恒温槽２４を取り外し、基板２２
をデバイスのトレイとしてそのまま次のテスト工程に搬
送する。
源、必要に応じてデバイスの入力信号をコネクタ２３を
介して供給し、スタティックバーンイン、ダイナミック
バーンイン、あるいはモニタバーンインを実施する。バ
ーンイン工程終了後、恒温槽２４を取り外し、基板２２
をデバイスのトレイとしてそのまま次のテスト工程に搬
送する。
【００１５】
【発明の効果】本発明の半導体集積回路試験装置は、半
導体集積回路装着用のソケットを備えた一対の基板と、
前記基板それぞれに一体化されて前記基板を囲む恒温槽
とを含み、前記基板と前記恒温槽とは互いに分離可能で
あり、前記一対の基板のうち一方の基板のソケットに半
導体集積回路を装着し、前記一対の基板および恒温槽を
互いに重ね合わせて固定するので、従来の大型の恒温槽
が不要となり、試験設備の保管スペース及び設備投資が
低減される。更に上記基板を次のテスト工程のトレイと
して使用できるので、半導体集積回路を他のトレイに移
し変える手間を省くことができる。
導体集積回路装着用のソケットを備えた一対の基板と、
前記基板それぞれに一体化されて前記基板を囲む恒温槽
とを含み、前記基板と前記恒温槽とは互いに分離可能で
あり、前記一対の基板のうち一方の基板のソケットに半
導体集積回路を装着し、前記一対の基板および恒温槽を
互いに重ね合わせて固定するので、従来の大型の恒温槽
が不要となり、試験設備の保管スペース及び設備投資が
低減される。更に上記基板を次のテスト工程のトレイと
して使用できるので、半導体集積回路を他のトレイに移
し変える手間を省くことができる。
【図１】本発明の半導体集積回路試験装置の略断面図で
ある。
ある。
【図２】図１の半導体集積回路試験装置の基板の略平面
図である。
図である。
【図３】図１の半導体集積回路試験装置にコネクタを取
り付けた状態を示す図である。
り付けた状態を示す図である。
【図４】従来のバーンイン試験装置に用いられるバーン
イン基板の略平面図である。
イン基板の略平面図である。
１０、２０ 半導体集積回路 １１、２１ ソケット １２、２２ バーンイン基板 １３、２３ コネクタ ２４ 恒温槽 ２５ ヒータ
Claims (1)
- 【請求項１】 半導体集積回路に高温通電試験を実施す
るための装置であって、半導体集積回路装着用のソケッ
トを備えた一対の基板と、前記基板それぞれに一体化さ
れて前記基板を囲む恒温槽とを含み、前記基板と前記恒
温槽とは互いに分離可能であり、前記一対の基板のうち
一方の基板のソケットに半導体集積回路を装着し、前記
一対の基板および恒温槽を互いに重ね合わせて固定する
ことを特徴とする半導体集積回路試験装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3218743A JP2863352B2 (ja) | 1991-08-29 | 1991-08-29 | 半導体集積回路試験装置 |
| US07/911,687 US5329093A (en) | 1991-08-29 | 1992-07-13 | Burn-in apparatus for semiconductor integrated device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3218743A JP2863352B2 (ja) | 1991-08-29 | 1991-08-29 | 半導体集積回路試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0552903A JPH0552903A (ja) | 1993-03-02 |
| JP2863352B2 true JP2863352B2 (ja) | 1999-03-03 |
Family
ID=16724729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3218743A Expired - Fee Related JP2863352B2 (ja) | 1991-08-29 | 1991-08-29 | 半導体集積回路試験装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5329093A (ja) |
| JP (1) | JP2863352B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5951893A (en) * | 1995-12-05 | 1999-09-14 | Motorola, Inc. | Integrated circuit pad structure with high temperature heating element and method therefor |
| FI956194A0 (fi) * | 1995-12-21 | 1995-12-21 | Icl Personal Systems Oy | Anordning foer att funktionellt testa en elektronisk modul |
| US6097200A (en) * | 1996-10-07 | 2000-08-01 | Aetrium Incorporated | Modular, semiconductor reliability test system |
| US5911897A (en) * | 1997-01-13 | 1999-06-15 | Micro Control Company | Temperature control for high power burn-in for integrated circuits |
| US5862040A (en) * | 1997-02-03 | 1999-01-19 | A.I.M., Inc. | Smart pallet for burn-in testing of computers |
| WO2000013072A2 (en) * | 1998-08-31 | 2000-03-09 | Bios Group Lp | A method for optimal search on a technology landscape |
| US6476629B1 (en) * | 2000-02-23 | 2002-11-05 | Micron Technology, Inc. | In-tray burn-in board for testing integrated circuit devices in situ on processing trays |
| WO2003001859A1 (en) * | 2001-06-20 | 2003-01-03 | Heatron, Inc. | Method and device for testing electronic devices |
| US6815966B1 (en) * | 2002-06-27 | 2004-11-09 | Aehr Test Systems | System for burn-in testing of electronic devices |
| US7683649B2 (en) * | 2006-11-20 | 2010-03-23 | Analog Devices, Inc. | Testing system contactor |
| US11493551B2 (en) * | 2020-06-22 | 2022-11-08 | Advantest Test Solutions, Inc. | Integrated test cell using active thermal interposer (ATI) with parallel socket actuation |
| US11549981B2 (en) | 2020-10-01 | 2023-01-10 | Advantest Test Solutions, Inc. | Thermal solution for massively parallel testing |
| US11821913B2 (en) | 2020-11-02 | 2023-11-21 | Advantest Test Solutions, Inc. | Shielded socket and carrier for high-volume test of semiconductor devices |
| US11609266B2 (en) | 2020-12-04 | 2023-03-21 | Advantest Test Solutions, Inc. | Active thermal interposer device |
| US11587640B2 (en) | 2021-03-08 | 2023-02-21 | Advantest Test Solutions, Inc. | Carrier based high volume system level testing of devices with pop structures |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4777434A (en) * | 1985-10-03 | 1988-10-11 | Amp Incorporated | Microelectronic burn-in system |
| MY103847A (en) * | 1988-03-15 | 1993-09-30 | Yamaichi Electric Mfg | Laminated board for testing electronic components |
| US4926117A (en) * | 1988-05-02 | 1990-05-15 | Micron Technology, Inc. | Burn-in board having discrete test capability |
| JPH03188383A (ja) * | 1989-12-19 | 1991-08-16 | Fujitsu Ltd | 半導体素子の加熱試験装置 |
| US5200885A (en) * | 1990-04-26 | 1993-04-06 | Micro Control Company | Double burn-in board assembly |
| US5126656A (en) * | 1991-05-31 | 1992-06-30 | Ej Systems, Inc. | Burn-in tower |
| US5180974A (en) * | 1992-05-26 | 1993-01-19 | Micron Technology, Inc. | Semiconductor testing and shipping system |
-
1991
- 1991-08-29 JP JP3218743A patent/JP2863352B2/ja not_active Expired - Fee Related
-
1992
- 1992-07-13 US US07/911,687 patent/US5329093A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5329093A (en) | 1994-07-12 |
| JPH0552903A (ja) | 1993-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2863352B2 (ja) | 半導体集積回路試験装置 | |
| US5489852A (en) | System for interfacing wafer sort prober apparatus and packaged IC handler apparatus to a common test computer | |
| TWI418792B (zh) | 便利待測裝置之電氣或電子測試的設備 | |
| US6562636B1 (en) | Wafer level burn-in and electrical test system and method | |
| US4968931A (en) | Apparatus and method for burning in integrated circuit wafers | |
| US7075325B2 (en) | Method and apparatus for testing semiconductor devices using an actual board-type product | |
| US20040022428A1 (en) | Automatic system-level test apparatus and method | |
| US5270641A (en) | Dual side access test fixture | |
| KR20020038597A (ko) | 반도체 병렬 테스터 | |
| US7378862B2 (en) | Method and apparatus for eliminating automated testing equipment index time | |
| JPH1064963A (ja) | 半導体ウェハ上の複数の集積回路を試験する方法 | |
| US20050060612A1 (en) | System and method for testing a device | |
| US6163866A (en) | System level IC testing arrangement and method | |
| JP2008008895A (ja) | 半導体デバイスの検査装置および半導体デバイスの検査方法 | |
| WO2001004641A2 (en) | Wafer level burn-in and electrical test system and method | |
| JPH01129432A (ja) | 集積回路 | |
| GB2405945A (en) | Printed circuit board test apparatus | |
| JPS6210388B2 (ja) | ||
| JPH04177740A (ja) | ウェハバーンイン装置 | |
| JP2000121704A (ja) | Ｉｃ試験装置 | |
| JPH0519012A (ja) | バーンインテスト装置 | |
| US7821254B2 (en) | Method and apparatus for improving load time for automated test equipment | |
| JP2004138527A (ja) | 半導体集積回路試験装置及び試験方法 | |
| JPH04273461A (ja) | バーイン試験方法 | |
| JPS5834375A (ja) | 集積回路デバイスのバ−ン・イン試験方法および装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071211 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081211 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |