JPH1064963A - 半導体ウェハ上の複数の集積回路を試験する方法 - Google Patents

半導体ウェハ上の複数の集積回路を試験する方法

Info

Publication number
JPH1064963A
JPH1064963A JP9150431A JP15043197A JPH1064963A JP H1064963 A JPH1064963 A JP H1064963A JP 9150431 A JP9150431 A JP 9150431A JP 15043197 A JP15043197 A JP 15043197A JP H1064963 A JPH1064963 A JP H1064963A
Authority
JP
Japan
Prior art keywords
test head
test
semiconductor wafer
prober
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9150431A
Other languages
English (en)
Inventor
W Oconnel Richard
リチャード・ダブリュ・オコーネル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH1064963A publication Critical patent/JPH1064963A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations

Abstract

(57)【要約】 【課題】 半導体ウェハをウェハ精査するための改善さ
れた装置を提供する。 【解決手段】 精査装置は、プローバ210と試験ヘッ
ド母板132を含む試験ヘッド130を備える。負荷板
218およびプローブ・カード216は互いに、また試
験ヘッド母板132に、導電性バンプ219を用いて接
続される。プローバ210のテーブル・トップとクラン
プ・リングの必要性が基本的に排除される。試験ヘッド
母板132をプローブ・カードおよび負荷板アセンブリ
に直接合体することにより、より確実でより短い接続部
を形成することができる。傾斜コントローラ324およ
びシータ・コントローラ624により、精密な調整を行
うことができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、一般に半導体回路の製
造に関し、さらに詳しくは、ウェハ・プローブ技術を用
いる集積回路の試験に関する。
【0002】
【従来の技術および発明が解決しようとする課題】集積
回路産業においては、1つの集積回路ウェハ上に多くの
集積回路が同時に作成される。これらの集積回路を、ウ
ェハから個別に切り出す前に集積回路を個々に試験精査
するための機構を設けることが必要になる。図1は、半
導体ウェハ上に位置する集積回路を精査するために用い
られる従来技術による装置を示す。図1は、一般に、ウ
ェハ精査を実行するために共に用いられる大型装置の2
つの部分を示す。図1は、プローバ110(図1の下
部)部分と、試験ヘッド130(図1の上部)の両方を
示す。試験ヘッド130は、複数のプリント回路板13
4を備える。プリント回路板134は、図1のチャック
111上に搭載されたウェハ上に位置する集積回路を試
験するために必要なすべての電気回路構成を備える。図
1は、試験ヘッド母板132を示すが、これは個々の回
路板134のすべての電気接続を配線し、個々の回路板
134を物理的に支持する大型のプリント回路板であ
る。母板132は、プリント回路板134からポゴ・ピ
ン(pogopin)119を介して電気試験信号を電
気的に送るために用いられる。
【0003】図1に示される上方のポゴ・ピン群119
は、図1内の負荷板118と母板132との間に結合さ
れる。負荷板118は、回路板134からの電気試験信
号を、プローブ・カード116への直接インターフェー
スを可能にする物理的構造に実際に送るために用いられ
る。状況によっては、負荷板118は、キャパシタまた
はその他の集積回路などの、試験手順を助ける、あるい
は補う回路構成を備えることもある。プローブ・カード
116は、図1に示される第2群のポゴ・ピン119を
介して、負荷板118に結合される。別の形態では、負
荷板をプローブ・カードに結合する下方の電気接続部群
119を、ポゴ・ピンではなく、雄コネクタおよび雌コ
ネクタとすることもできる。
【0004】プローブ・カード116は、負荷板からプ
ローブ針117へ電気試験信号を送る導電トレースを備
える。当産業で用いられるプローブ接触体の最も一般的
な形をカンチレバー・プローブ針と呼ぶ。ウェハ・チャ
ック111は、試験中に集積回路ウェハを支持するため
に用いられ、半導体ウェハを、縦(Z )軸運動を介して
プローブ針117に接触させるために用いられる。プロ
ーブ針117とチャック111上のウェハとの間に電気
的接触がなされると、チャック111上に位置する半導
体ウェハ上の装置の電気試験を、プリント回路板134
から伝送された信号を用いて実行することができる。
【0005】試験ヘッド130は、以下に述べるいくつ
かの素子を介してプローバ110に機械的に結合され
る。図1では、プローバ・ステーション110に直接的
に接続されたテーブル・トップ112が図示される。テ
ーブル112は、通常は1インチ厚であり、鋳鉄製であ
る。リング・キャリヤ114が、図1に示されるように
テーブル・トップ112に装着される。リング・キャリ
ヤ114は、前述のように図1の電気相互接続システム
にも結合される。リング・キャリヤ114は、図1に示
されるようにさらに接続機構120に接触される。ある
形態では、この接続機構120はJリングまたは同様の
構造である。すべての形態において、接続機構120の
第1部分がリング・キャリヤ114に接続され、接続機
構120の第2部分が試験ヘッド130に接続される。
接続機構120のこれら2つの部分が接触して、当技術
で周知の方法で、試験ヘッド130とプローバ110と
の間の機械的接続部を形成する。
【0006】図1の装置にはいくつかの欠点がある。図
1においては、多数のポゴ・ピンまたは同様の電気接触
機構が直列に接続され、試験回路構成と被験ウェハとの
間に制御信号を送る。これらのポゴ・ピンは、電気信号
の統合性に大きく影響を与え、被送信電気信号に余分な
遅延を加えることが実験上わかっている。さらに、ポゴ
・ピンは動作が機械的であるために、時間の経過につれ
て不良となる傾向が高くなり、試験手順が不良に終わっ
て、後で繰り返さねばならなくなる。
【0007】また、より厚みのあるポゴ・ピンを用い
て、接続機構120,リング・キャリヤ114およびテ
ーブル・トップ112を用いると、ウェハおよびチャッ
ク111とプリント回路板134との間に大きな距離が
形成されることになる。図1に示されるように、ウェハ
111から試験ヘッド130までのこの距離は、ほぼ
3.5インチになる。被験装置(チャック111)と試
験条件を与える試験回路構成との間にこのように大きな
3.5インチという距離があるために、100メガヘル
ツ(MHz )以上で動作する現在の多くの半導体装置に関
しては、高速の試験周波数が得られない。また、試験ヘ
ッド130は、400〜500ポンドもの重さになり、
テーブル・トップ112とリング・キャリヤ114に応
力の問題を与える。新世代の試験ヘッドは、400〜5
00ポンドよりはるかに重くなることが予想され、試験
システムにおける応力の問題を悪化させるだけになる。
試験ヘッド130などの大質量を、接続機構120を用
いてシステムに結合すると、図1の電気システムには大
きな応力が起こる。図1のシステムにこのような高い応
力が起こると、歩留まりが下がり、試験の反復性が失わ
れ、摩耗が過重になる。さらに、接続機構120とテー
ブル・トップ112が、試験ヘッド130をウェハ・プ
ローバ110に接続するために利用されるので、図1の
システムにおいては、種々の電気接続部と整合するため
に後で試験ヘッド130を移動させることが不可能にな
る。図1に示されるように、試験ヘッド130をプロー
バ110に合体させるために、複雑で高価なマニピュレ
ータが試験ヘッド130に接続される。当産業における
典型的なマニピュレータには、5ないし8回の調整があ
り、図1の正しい電気接続を行うには、この調整をかな
り精密に行う必要がある。マニピュレータには数回の調
整が必要になるので、図1の装置が機能するまでの準備
に多くの時間が必要になる。
【0008】また、図1のシステムにおいては、プリン
ト回路板134,プローブ・カード116,負荷板11
8またはその他の、プローバまたは試験ヘッド130内
にある装置に対するアクセスを得るために、試験ヘッド
130を取り外すことが必要になる。試験ヘッド130
をこのように外すことで、余分な時間がかかるだけでな
く、試験ヘッドを外すと後で再結合が必要になり、この
ためには整合をすべてもう一度やり直さねばならない。
さらに、試験ヘッド130とプローバ110との間のイ
ンターフェースは、各プローバおよび各試験ヘッド毎に
高度にカストマイズされている。従って、試験ヘッド間
の交換およびプローバ間の交換は、集積回路産業におい
ては容易な作業ではなく、コストも上がる。
【0009】従って、半導体ウェハをウェハ精査するた
めの改善された装置が必要である。
【0010】
【実施例】図面を簡単明瞭にするために、図面内に示さ
れる要素は必ずしも同尺で描かれているわけではないこ
とを理解頂きたい。たとえば、わかりやすくするため
に、いくつかの要素の寸法が他の要素に対して誇張され
ている。さらに、適切と考えられる場合には、図面間で
参照番号が繰り返し使用され、対応する、あるいは同様
の要素を示す。
【0011】一般に、図2は、従来技術による図1に図
示された装置よりも改善された装置を示す。図2は、試
験ヘッド130の過重な質量をリング・キャリヤおよび
テーブル・トップの任意の部分から切り離して、試験の
非反復性をなくし、応力を軽減し、図2に示される試験
部品の寿命を長くするシステムを図示する。また、図2
の装置は、ウェハ111とプリント回路板134との間
の電気相互接続部の機械的部分が大幅に簡略になってい
る。このように簡略化された相互接続法は、回路板13
4とウェハ111との間の距離が短くなり、そのために
より高い動作信号周波数が可能になり、信号反射が削減
されるので、電気的にも機械的にも利点を有する。その
結果、図2に示されるテスタは、従来のプローバおよび
試験ヘッドに現在可能な速度をはるかに上回る速度で集
積回路ウェハを試験することができる。
【0012】プローブ・カードと負荷板とが直接的に試
験ヘッドに合体されているために、図2の試験ヘッド,
負荷板およびプローブ・カードの位置を変更するために
コンピュータ制御を用いることができ、図2の下方の接
触群219をウェハおよびチャック111により良く整
合することができる。図2のシステムにおいて電気接触
に自己整準を実行することができるこの能力によって、
図2の種々の要素を接続するためにバンプ技術を用いる
ことができる。バンプ技術を用いることにより、試験シ
ステムの性能が電気的にも機械的にもさらに向上する。
また、図2に図示される装置の価格および保守費用は、
図1に図示される従来の構造に比べて大幅に削減され
る。一般に、直接的に合体させる方法および装置によ
り、試験費用と試験性能とが大幅に改善される。
【0013】本発明は、図2ないし図9を参照して、さ
らに良く理解頂けよう。図2は、図1に図示される試験
ヘッド130と実質的は同様の試験ヘッド131であ
る。異なるのは、試験ヘッド131が負荷板218と母
板132との間のバンプ接続技術に対応するように変更
されていることである。試験ヘッド131は、図1に説
明された回路板と同様の複数のプリント回路板134を
備える。図2は、試験ヘッド母板132も備え、これ
は、バンプ接続用に改良した図1に図示された母板と同
様の母板である。図2は、設計と、電気相互接続システ
ムおよび機械的合体システムの面とにおいて、図1とは
大きく異なる。試験ヘッド母板132は、第1群の導電
性バンプ219に直接的に結合される。この第1群のバ
ンプ領域219は、負荷板218に接続される。図2に
はクランプ機構が図示され、これにより負荷板218は
母板132にしっかりと接続される。
【0014】交換器または交換システムがプローバ21
0に結合される。この交換器により、負荷板218とプ
ローブ・カード216の両方を、単体(共に負荷板およ
びプローブ・カード・アセンブリ218,216と呼ば
れる)として変更することができる。負荷板およびプロ
ーブ・カード・アセンブリ216,218の取出は、ク
ランプ機構220の操作を介して実行される。通常、ク
ランプ機構220は、交換器とインターフェースするコ
ンピュータ制御に基づいて起動または停止される空気圧
システムである。プローブ・カード216は、ネジ(図
2に図示)またはリング・キャリヤ(図2には図示せ
ず)を介して負荷板218に締め付けられ、一体型の負
荷板およびプローブ・カード・アセンブリ216,21
8となる。負荷板218とプローブ・カード216との
間に、図2の導電性バンプ219を介して図示されるバ
ンプ技術により電気的接触がなされる。素子217は、
ウェハおよびチャック・システム111の上に直接ある
第3群/最下群の導電性バンプ(これもバンプ219と
して図示)を支持するポリイミド薄膜である。部分11
1は、プローバ210の一部で、被験半導体ウェハを支
持するために用いられる。
【0015】図2の装置は、いくつかの理由により図1
の装置に比べ改善されている。第1に、試験ヘッド13
1と被験ウェハ111との間隔が、図1の従来技術に示
される3.5インチよりも実質的に小さい。試験ヘッド
131とウェハ111との間隔を2.5インチ未満にす
ることは容易であり、試験システムのほぼすべての構造
について、試験ヘッド対被験装置の間隔を1.25イン
チ未満にすることが容易に可能である。場合によって
は、試験ヘッド対被験装置の間隔が0.75インチ未満
(0.5インチ未満にも最適に到達することもできる)
である試験システムを図2に示されるように設計するこ
とも珍しくない。図2の装置は、交換器(図3参照)に
より試験システム内に挿入され、コンピュータ制御を介
して試験ヘッド131に直接結合される負荷板およびプ
ローブ・カード・アセンブリ218,216を有する。
この特徴により、試験ヘッド131を、コンピュータ制
御モータ・システムまたは空気圧システムを介して操作
し、ウェハ/チャック111に接触するボール・ボンド
219の下端面をコンピュータにより整準することがで
きる。
【0016】図2の設計は簡略化されて、図1の設計よ
り優れており、動作中に可動部分を少なくすることがで
きるので、稼働時間を長くすることができる。多重軸運
動を可能にする高価な注文設計によるマニピュレータを
使用することは、図2のシステムでは必要ない。一般
に、図2の試験ヘッド131を制御するために必要なマ
ニピュレータは、試験ヘッド131に取り付けられ、試
験ヘッドをZ 方向(上下方向)にプローバから遠ざける
単純な機械でありさえすればよい。図2のシステムによ
り、多くのテスタおよびプローバの設計を一般的なもの
とすることができ、異なる試験ヘッドおよび異なるプロ
ーバを、より容易に互いにインターフェースすることが
可能になる。
【0017】図1と図2とを比較することによりわかる
ように、接続機構120,リング・キャリヤ114およ
びテーブル・トップ112が、図2の設計から全面的に
削除されている。機械的部品をなくすることにより、プ
リント回路板134は、被験装置(DUT :device under
test )により近づけて配置することができ、技術の進
歩に従いほぼ100MHz ないし400MHz の範囲内の速
度で回路構成を試験することが可能になる。この能力に
より、ウェハ・プローブにおける個別ダイの速度選別が
可能になるので、価格が下がりサイクル時間が増大す
る。特に、高性能マイクロプロセッサの速度選別は、図
1のシステムを用いては可能でなかった。図2のシステ
ムでは、適切な電気接続を行うためにあまり調整が必要
とされないので、より効率的な準備が可能になる。従っ
て、一般に図2の装置は、図1の従来技術による装置に
比べて優れている。
【0018】図3は、試験ヘッド131と合体させたプ
ローバ210を示す。試験ヘッド131は、3つの力学
的結合機構322を備える。一般に、力学的結合機構3
22は、試験ヘッド131をプローバ210と1ミクロ
ン精度で整合するために用いられる。3つの力学機構3
22のそれぞれのZ 軸方向は、傾斜コントローラ・コン
ピュータ324により制御される。傾斜コントローラ3
24の動作は、図7の流れ図でより詳細に説明される。
試験ヘッド131がプローバ210と合体された後で、
交換器312を有する交換器システム310を用いて、
複数の負荷板およびプローブ・カード・アセンブリ31
6を含むマガジン314から、負荷板およびプローブ・
カード・アセンブリを選択する。別の形態では、マガジ
ン314は、1つの負荷板および装置試験アセンブリを
備えて、これをプローブ210および試験ヘッド131
装置内にアサートして、試験ヘッド131の動作を検証
することもできる。交換器312がプローブ・カードお
よび負荷板アセンブリを選択し、負荷板およびプローブ
・カード・アセンブリを試験ヘッド131と接触させる
と、ウェハがプローバ210に供給される。これらのウ
ェハは、試験ヘッド131に装着されている負荷板およ
びプローブ・カード・アセンブリのプローブ・カードと
順次接触する。その後で、半導体ウェハの集積回路の試
験が開始され、電気回路が適切な動作をしているかが確
認される。
【0019】図4および図5は、力学機構322のZ 軸
位置を制御するために用いられる2つの機構を示す。図
4は、空気圧機構322を示す。空気圧機構322は、
ガス孔46,エア領域44およびピストン42によって
構成される。チャンバ44内に注入されたガスは、試験
ヘッド131の部分を上下させるために用いることがで
き、プローバ210内でプローブ・カードと被験装置と
の間の適切な電気接触を行うことができる。別の形態で
は、コンピュータ制御モータを図5に示されるように用
いて、図3の3つの力学機構322すべてのZ 軸運動を
制御することができる。図5は、傾斜コントローラ32
4を介するコンピュータ制御により、試験ヘッド131
の部分を上下させることのできるネジ付き機械的機構5
2,54を図示する。一般に、素子322または試験ヘ
ッド131をその円周の任意の部分に沿って上下させる
ことのできる装置により、プローブ・カードと下にある
半導体ウェハとの、適切な整準および電気接触が可能に
なる。
【0020】図6は、図3に示されるシステムの上面等
角図である。図6は、試験ヘッド131を図示する。試
験ヘッド131は、図4および図5に図示される3つの
力学Z 軸制御機構322に結合される。Z 軸力学制御部
322は、試験ヘッド131のシータ整合および回転を
可能にするシータ・コントローラ624を介して制御さ
れる。従って、シータ・コントローラ624と傾斜コン
トローラ324との間で、試験ヘッド131の精密なコ
ンピュータ整合を行うことができる。ある形態において
は、傾斜コントローラ324およびシータ・コントロー
ラ624は、同じ装置とすることもできる。シータ運動
は、力学装置322のそれぞれの下に位置する停止部を
有する軌道622を介して可能である。軌道622は、
1つの力学システムがシータ・コントローラにより制御
されるよう設定される。3つの力学システムのうち、他
の1つは、シータ・コントローラ624に電気的に結合
される必要はないが、1つの力学システム322に結合
されたシータ・コントローラ624からの指示に応答し
て移動する。図6には、交換器312,マガジン314
および複数の負荷板およびプローブ・カード・アセンブ
リ316も図示される。
【0021】図7は、本発明の実施例を用いてウェハを
精査する方法の工程流れ図である。ステップ810で、
マニピュレータと第1試験ヘッドとが互いに接続され
る。次に、図7のステップ812に示されるように、マ
ニピュレータを用いて、第1試験ヘッドがプローバに整
合される。第1試験ヘッドとプローバが、ステップ81
4に示されるように、互いに合体される。次に、ステッ
プ816に示されるように、マニピュレータが第1試験
ヘッドから取り出される。この時点で、第1試験ヘッド
がある種の認定を必要とするか否かがステップ818で
判断される。認定が必要な場合には、ステップ820
で、試験負荷板がプローバに結合された交換器上に配置
される。次に、試験負荷板は、ステップ822で交換器
を用いて第1試験ヘッドに接続される。試験負荷板が、
ステップ826で試験に合格しない場合は、第1試験ヘ
ッドは修理の必要があり、試験ヘッド・アセンブリ全体
は保守に回される。試験に合格すると、ステップ828
で交換器を用いて試験負荷板が第1試験ヘッドから取り
出される。
【0022】ステップ830で生産負荷板およびプロー
ブ・カード・アセンブリが交換器上に配置され、その後
ステップ832で交換器を用いて第1試験ヘッドに接続
される。ステップ834でウェハがプローバ内のチャッ
ク上に配置される。この時点では、ステップ836で第
1試験ヘッド,チャックまたはその両方に対して1回以
上の最終調整が必要になる。これらの調整を用いて、プ
ローブ・カード上のプローブ接触をウェハに電気的に結
合する。装置の説明で前述したように、傾斜コントロー
ラを用いて傾斜を制御し、あるいはシータ・コントロー
ラを用いて試験ヘッド自身の回転位置を調整することが
できる。その他の位置決め機構を用いることもできる
が、本仕様書では説明しない。
【0023】最終調整を行った後で、N 個のウェハまた
はダイが精査される。N とは、本仕様書内では、1以上
の任意の整数である。N 個のウェハまたはダイを精査し
た後で、ステップ838で、結果が仕様値を満足してい
るか否かの判断がなされる。この仕様値とは、開路が多
すぎる、短絡路が多すぎる、あるいは精査される通常の
装置に関して異常と思われる規範である。たとえば、あ
る種の装置からのウェハ歩留まりが、約90%であり、
N 個のウェハを精査した後でウェハ歩留まりがわずか5
0%であるとすると、精査動作は中止され、ウェハに欠
陥があるのか、あるいはプローバまたは試験ヘッド・ア
センブリで何かが悪いのかが判断される。仕様値が満足
されると、別の確認点に達するまで、あるいはステップ
840でウェハのロットが終了するまで精査が続けられ
る。この時点で、別のロットのウェハを開始することが
でき、これは同じ装置でも新しい装置でもよい。新しい
装置がステップ842で精査される場合は、工程はステ
ップ818として示されるC 点で開始される。
【0024】ステップ844を参照して、仕様値が満足
されないのが1回であるのか、2回以上であるのかによ
り、動作の工程が決まる。仕様値が満足されないのが1
回だけの場合は、工程は工程内の点B でもう一度初めか
らやり直される。仕様値が満足されないことが2回以上
ある場合は、ステップ846が実行される。次に必要な
判断は、ステップ846における、第1試験ヘッドがプ
ローバ上にある間に第1ヘッド・アセンブリを修理する
ことができるかという判断である。イエスの場合は、試
験ヘッドが固定され、他の修理を行うことができる。そ
れができない場合は、ステップ850で、マニピュレー
タを第1試験ヘッドにもう一度接続する。ステップ85
2で、第1試験ヘッドが取り出されて修理が行われる。
【0025】前述のように、実行可能な最終調整の1つ
は、傾斜アセンブリに対するものである。傾斜コントロ
ーラを用いる1つの方法の説明を、図8および図9に行
う。図8に示されるように、プローブ接触217は、半
導体ウェハ82の表面に平行な面に沿っていない端部を
有する。図8の最も左側のプローブ接触217は、他の
接触がなされる前にウェハ111に接触する。テスタが
この接触を検知するとすぐに、傾斜コントローラはヘッ
ドの位置を調整し、それによって、図9に示されるよう
にプローブ接触219のすべてが半導体ウェハ82に接
触するよう、試験ヘッドを回転させる。装置に関して前
述されたように、この種の調整は、空気圧シリンダ(図
4),ウォーム歯車アセンブリ(図5)などを用いて行
うことができる。
【0026】本発明で用いられるシステムは、試験ヘッ
ドそのものの間でかなりの融通性を持つ。たとえば、試
験ヘッドが異なるモデルであったり、異なるプローバ上
で用いられても、プローブ・エリア内の異なるすべての
試験ヘッドに関して、1つのマニピュレータを用いるこ
とができる。マニピュレータを取り外すことのできる機
能により、試験ヘッドだけを外して保守を行うことがで
きるので、空間ならびに装置のコストの節約になる。シ
ステムの認定または異なる種類の被験装置のための切換
の間に、プローブ・カードおよび負荷板アセンブリが交
換されるときは外す必要がない。
【0027】本発明は、特定の実施例および材料を参照
して図示および説明されたが、更なる改良および改善が
当業者には可能であろう。従って、本発明は図示された
特定の形態に限定されず、添付される請求項は、本発明
の精神および範囲から逸脱しないすべての改良を包含す
るものであることを理解頂きたい。
【図面の簡単な説明】
【図1】プローブおよび試験アセンブリ(従来技術)の
一部の断面図である。
【図2】本発明の実施例を備えるプローブおよび試験装
置の一部の断面図である。
【図3】本発明の実施例による、プローバ,試験ヘッ
ド,交換機構および傾斜コントローラを備える試験アセ
ンブリの一部の図である。
【図4】本発明の実施例による空気圧型傾斜調整システ
ムを示す試験ヘッド・アセンブリの一部の断面図であ
る。
【図5】本発明の代替の実施例によるネジ付き開口部お
よびウォーム歯車を備える傾斜アセンブリ機構の一部の
断面図である。
【図6】回転(θ)コントローラ調整を行う交換器機構
およびレールを備えるプローブおよび試験機構の上面図
である。
【図7】本発明のある実施例のための工程流れ図であ
る。
【図8】基板に不均一に接触するプローブ・チップの図
である。
【図9】傾斜調整を行った後の図8のプローバである。
【符号の説明】
130 試験ヘッド 132 母板 111 チャック 134 プリント回路板 210 プローバ 216 プローブ・カード 217 プローブ接触 218 負荷板 219 導電性バンプ 220 クランプ機構

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 半導体ウェハ上の複数の集積回路を試験
    する方法であって:試験ヘッドを、テーブル・トップを
    持たないウェハ・プローバに近接させる段階;前記ウェ
    ハ・プローバに結合された交換器内に負荷板およびプロ
    ーブ・カード・アセンブリを配置する段階;(ステップ
    830) 前記交換器を移動させて、前記負荷板およびプローブ・
    カード・アセンブリを前記試験ヘッドと直接接触させ、
    前記試験ヘッドと前記負荷板との間に電気接触を行う段
    階;(ステップ832) 前記ウェハ・プローバに結合されたウェハ・チャック上
    に前記半導体ウェハを配置する段階;および(ステップ
    834) 前記半導体ウェハを前記負荷板およびプローブ・カード
    ・アセンブリの前記プローブ・カードに接触させて、前
    記半導体ウェハ上の前記複数の集積回路の試験を可能に
    する段階;(ステップ840) によって構成されることを特徴とする方法。
  2. 【請求項2】 半導体ウェハを試験する方法であって:
    交換器を用いて第1負荷板および(ステップ830)プ
    ローブ・カード・アセンブリを、プローバと接触する試
    験ヘッドに接触させる段階;第1半導体ウェハを、前記
    プローバ内にある前記第1負荷板およびプローブ・カー
    ド・アセンブリ内に位置する前記プローブ・カードと接
    触させる段階;(ステップ840) 前記交換器を用いて、前記第1負荷板およびプローブ・
    カード・アセンブリを前記試験ヘッドとの接触状態から
    取り出す段階;および(ステップ828) 前記交換器を用いて、第2負荷板およびプローブ・カー
    ド・アセンブリを、前記プローバと接触する前記試験ヘ
    ッドと接触させる段階(ステップ830);によって構
    成されることを特徴とする方法。
  3. 【請求項3】 半導体ウェハを試験する方法であって:
    テスタに電気的に結合された試験ヘッドを設ける段階;
    負荷板を前記試験ヘッドに電気的に結合する段階;ウェ
    ハ接続点を備えるプローブ・カードを前記負荷板に電気
    的に結合する段階;および前記半導体ウェハを前記プロ
    ーブ・カード上の前記ウェハ接続点に接触させる段階で
    あって、このとき前記半導体ウェハが前記試験ヘッドか
    ら2.5インチ未満だけ隔てられる段階;によって構成
    されることを特徴とする方法。
  4. 【請求項4】 半導体ウェハをプローブする方法であっ
    て:集積回路を備える半導体ウェハであって、前記半導
    体ウェハ上の各集積回路が125MHz 超の動作周波数で
    動作するよう設計され、各集積回路は少なくとも20個
    の外部端子接続点を有する半導体ウェハを設ける段階;
    および試験コントローラからの試験プローブを前記半導
    体ウェハ上の選択された集積回路の前記少なくとも20
    個の端子のそれぞれに結合して、前記試験コントローラ
    が試験信号を前記半導体ウェハ上の前記被選択集積回路
    に対して、125MHz以上の速度で通信することができ
    るようにする段階;によって構成されることを特徴とす
    る方法。
  5. 【請求項5】 基板上の半導体装置を試験する方法であ
    って:試験ヘッドをプローバ上に配置する段階;前記基
    板をチャック上に配置する段階;および前記基板が前記
    チャック上にあり、前記試験ヘッドが前記プローバ上に
    ある間に、前記試験ヘッドの位置を調整する段階;によ
    って構成されることを特徴とする方法。
JP9150431A 1996-06-10 1997-05-23 半導体ウェハ上の複数の集積回路を試験する方法 Pending JPH1064963A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/662,739 US6166552A (en) 1996-06-10 1996-06-10 Method and apparatus for testing a semiconductor wafer
US662739 1996-06-10

Publications (1)

Publication Number Publication Date
JPH1064963A true JPH1064963A (ja) 1998-03-06

Family

ID=24658999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9150431A Pending JPH1064963A (ja) 1996-06-10 1997-05-23 半導体ウェハ上の複数の集積回路を試験する方法

Country Status (5)

Country Link
US (1) US6166552A (ja)
JP (1) JPH1064963A (ja)
KR (1) KR100486396B1 (ja)
IE (1) IE80524B1 (ja)
TW (1) TW333678B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004140241A (ja) * 2002-10-18 2004-05-13 Tokyo Electron Ltd プローブ装置

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020053734A1 (en) 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
US6483328B1 (en) 1995-11-09 2002-11-19 Formfactor, Inc. Probe card for probing wafers with raised contact elements
US6732053B1 (en) * 1998-09-30 2004-05-04 Intel Corporation Method and apparatus for controlling a test cell
US7262611B2 (en) 2000-03-17 2007-08-28 Formfactor, Inc. Apparatuses and methods for planarizing a semiconductor contactor
DE10039336C2 (de) * 2000-08-04 2003-12-11 Infineon Technologies Ag Verfahren zum Testen von Halbleiterschaltungen und Testvorrichtung zur Durchführung des Verfahrens
US6741072B2 (en) * 2000-09-15 2004-05-25 James E. Orsillo Docking system for connecting a tester to a probe station using an A-type docking configuration
US6838868B1 (en) * 2000-11-07 2005-01-04 Teradyne, Inc. Test head actuation system with positioning and compliant modes
US6441607B1 (en) * 2000-12-01 2002-08-27 N&K Technology, Inc. Apparatus for docking a floating test stage in a terrestrial base
US6856150B2 (en) * 2001-04-10 2005-02-15 Formfactor, Inc. Probe card with coplanar daughter card
US6766996B1 (en) 2001-07-16 2004-07-27 Reid-Ashman Manufacturing, Inc. Manipulator
US6570397B2 (en) 2001-08-07 2003-05-27 Agilent Technologies, Inc. Timing calibration and timing calibration verification of electronic circuit testers
US7119566B2 (en) 2002-03-22 2006-10-10 Electro Scientific Industries, Inc. Test probe alignment apparatus
US6972571B2 (en) * 2004-03-22 2005-12-06 Freescale Semiconductor, Inc. Load board with embedded relay tracker
US7148716B2 (en) * 2004-06-10 2006-12-12 Texas Instruments Incorporated System and method for the probing of a wafer
US7598725B2 (en) * 2005-12-30 2009-10-06 Teradyne, Inc. Alignment receptacle of a sensor adapted to interact with a pin to generate position data along at least two transverse axes for docking a test head
US7737708B2 (en) * 2006-05-11 2010-06-15 Johnstech International Corporation Contact for use in testing integrated circuits
US7750657B2 (en) * 2007-03-15 2010-07-06 Applied Materials Inc. Polishing head testing with movable pedestal
DE102009005182A1 (de) * 2009-01-15 2010-07-29 Suss Microtec Test Systems Gmbh Chuck und Verfahren zur Aufnahme und Halterung dünner Testsubstrate
US8872532B2 (en) * 2009-12-31 2014-10-28 Formfactor, Inc. Wafer test cassette system
TWI771805B (zh) * 2020-11-18 2022-07-21 致茂電子股份有限公司 探針頭連接方法
US11662366B2 (en) * 2021-09-21 2023-05-30 International Business Machines Corporation Wafer probe with elastomer support
US11675010B1 (en) 2021-11-30 2023-06-13 International Business Machines Corporation Compliant wafer probe assembly

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4665360A (en) * 1985-03-11 1987-05-12 Eaton Corporation Docking apparatus
DE3524348A1 (de) * 1985-07-08 1987-01-29 Heigl Helmuth Vorrichtung zum positionieren von testkoepfen
JPH0746693B2 (ja) * 1986-08-20 1995-05-17 東京エレクトロン株式会社 プロ−バ装置
US4943020A (en) * 1987-09-17 1990-07-24 Schlumberger Technologies, Inc. Manipulator apparatus
US4994735A (en) * 1988-05-16 1991-02-19 Leedy Glenn J Flexible tester surface for testing integrated circuits
US5091693A (en) * 1990-07-13 1992-02-25 Schlumberger Technologies, Inc. Dual-sided test head having floating contact surfaces
JP3208734B2 (ja) * 1990-08-20 2001-09-17 東京エレクトロン株式会社 プローブ装置
EP0547251A1 (en) * 1991-12-14 1993-06-23 International Business Machines Corporation A method for testing a micro circuit
JP2963603B2 (ja) * 1993-05-31 1999-10-18 東京エレクトロン株式会社 プローブ装置のアライメント方法
US5471148A (en) * 1993-06-24 1995-11-28 Xandex, Inc. Probe card changer system and method
US5600258A (en) * 1993-09-15 1997-02-04 Intest Corporation Method and apparatus for automated docking of a test head to a device handler
US5528158A (en) * 1994-04-11 1996-06-18 Xandex, Inc. Probe card changer system and method
US5546012A (en) * 1994-04-15 1996-08-13 International Business Machines Corporation Probe card assembly having a ceramic probe card
US5534784A (en) * 1994-05-02 1996-07-09 Motorola, Inc. Method for probing a semiconductor wafer
TW273635B (ja) * 1994-09-01 1996-04-01 Aesop
US5982182A (en) * 1994-09-01 1999-11-09 Chiu; Michael A. Interface apparatus for automatic test equipment with positioning modules incorporating kinematic surfaces
US5606262A (en) * 1995-06-07 1997-02-25 Teradyne, Inc. Manipulator for automatic test equipment test head

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004140241A (ja) * 2002-10-18 2004-05-13 Tokyo Electron Ltd プローブ装置
JP4548817B2 (ja) * 2002-10-18 2010-09-22 東京エレクトロン株式会社 プローブ装置

Also Published As

Publication number Publication date
US6166552A (en) 2000-12-26
IE970253A1 (en) 1997-12-17
KR980005984A (ko) 1998-03-30
TW333678B (en) 1998-06-11
KR100486396B1 (ko) 2005-08-11
IE80524B1 (en) 1998-08-26

Similar Documents

Publication Publication Date Title
JPH1064963A (ja) 半導体ウェハ上の複数の集積回路を試験する方法
US6265888B1 (en) Wafer probe card
TWI420613B (zh) 積體電路之測試裝置
US5747994A (en) Board exchange mechanism for semiconductor test system
US5172053A (en) Prober apparatus
US6252415B1 (en) Pin block structure for mounting contact pins
KR20060082198A (ko) 전압공급유닛 분할을 통한 반도체 소자의 병렬검사 방법
US6756800B2 (en) Semiconductor test system with easily changed interface unit
KR101181639B1 (ko) 프로브 카드를 평탄화하는 장치 및 상기 장치를 사용하는방법
US6836130B2 (en) Method and apparatus for wafer scale testing
US20070103179A1 (en) Socket base adaptable to a load board for testing ic
US6734688B1 (en) Low compliance tester interface
JP4548817B2 (ja) プローブ装置
US6741072B2 (en) Docking system for connecting a tester to a probe station using an A-type docking configuration
US7292059B2 (en) Power supply assembly for a semiconductor circuit tester
US6037788A (en) Docking station for automated test fixture
JPH0669296A (ja) 試験装置
TWI399560B (zh) 積體電路之測試用測試晶片
JP3169900B2 (ja) プローバ
JP2965174B2 (ja) 半導体素子検査装置
WO2000057196A1 (en) Wafer probe card
JP4137082B2 (ja) 半導体装置の試験装置
KR100864416B1 (ko) 반도체의 전기적 특성과 신뢰성 검사장치
JPH0992754A (ja) 半導体パッケージ基板、半導体パッケージ基板の検査装置及び検査方法
JPH0669293A (ja) 半導体検査装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040521

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040521

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041217

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061003

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070104

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070403

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070529