KR101499573B1 - 테스트핸들러에서의 반도체소자 언로딩방법 - Google Patents

테스트핸들러에서의 반도체소자 언로딩방법 Download PDF

Info

Publication number
KR101499573B1
KR101499573B1 KR1020100056914A KR20100056914A KR101499573B1 KR 101499573 B1 KR101499573 B1 KR 101499573B1 KR 1020100056914 A KR1020100056914 A KR 1020100056914A KR 20100056914 A KR20100056914 A KR 20100056914A KR 101499573 B1 KR101499573 B1 KR 101499573B1
Authority
KR
South Korea
Prior art keywords
insert
semiconductor element
unloading
pad
opening
Prior art date
Application number
KR1020100056914A
Other languages
English (en)
Other versions
KR20110136973A (ko
Inventor
전인구
김창래
김봉수
Original Assignee
(주)테크윙
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)테크윙 filed Critical (주)테크윙
Priority to KR1020100056914A priority Critical patent/KR101499573B1/ko
Publication of KR20110136973A publication Critical patent/KR20110136973A/ko
Application granted granted Critical
Publication of KR101499573B1 publication Critical patent/KR101499573B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867Handlers or transport devices, e.g. loaders, carriers, trays

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 테스트핸들러에서의 반도체소자 언로딩방법에 관한 것으로, 본 발명에 따르면, 픽커들을 하강시켜 픽커의 하부에 있는 패드의 하측 부분을 인서트의 적재홈에 먼저 삽입시켜 놓은 상태로 인서트를 개방시키는 동작을 함으로써 안정적인 언로딩작업이 이루어질 수 있도록 하는 기술이 개시된다.

Description

테스트핸들러에서의 반도체소자 언로딩방법{METHOD FOR UNLOADING SEMICONDUCTOR DEVICE IN TESTHANDLER}
본 발명은 테스트핸들러에서의 반도체소자 언로딩방법에 관한 것이다.
반도체소자의 테스트를 위해서는 전기적으로 접속된 반도체소자를 테스트하는 테스터(TESTER)와 테스터에 반도체소자를 전기적으로 연결시키기 위한 장비인 테스트핸들러(TEST HANDLER)가 필요하다.
테스트핸들러에서는 처리 용량을 늘리기 위해 다수의 반도체를 한꺼번에 운반하기 위한 캐리어보드(종래 '테스트트레이'라고 명명되어 짐)가 사용된다.
일반적으로 캐리어보드는 보드 프레임과 보드 프레임에 행렬 형태로 설치되는 다수의 인서트로 구성된다.
인서트는 인서트에 적재된 반도체소자의 이탈을 방지하기 위한 래치장치를 가지는 데, 반도체소자를 인서트로 로딩하거나 반도체소자를 인서트로부터 언로딩하기 위해서는 래치장치를 조작하여 인서트의 폐쇄 상태를 해제함으로써 인서트가 개방('개방'이라 함은 반도체소자를 인서트에 로딩시키거나 반도체소자를 인서트로부터 언로딩시키는 것이 가능하도록 인서트의 폐쇄 상태를 해제시키는 것으로 정의 함)되도록 하여야 한다.
따라서 테스트핸들러에는 인서트를 개방하기 위한 기술이 구성되어야만 한다.
인서트를 개방하기 위한 기술과 관련하여 대한민국 특허 공개번호 10-2006-0003893호(발명의 명칭 : 전자부품 핸들링 장치용 인서트, 트레이, 및 전자부품핸들링 장치)로 제시된 선행기술(이하 '선행기술1'이라 함)이 있다.
선행기술1에 의하면, 인서트의 폐쇄 상태를 해제하기 위한 구동부재가 인서트의 상단에 위치하기 때문에, 구동부재를 작동시키기 위한 기능을 픽앤플레이스장치에 구성시켜야만 한다.
픽앤플레이스장치는 흡착 파지한 반도체소자를 캐리어보드로 로딩하거나 반도체소자를 캐리어보드로부터 흡착 파지하여 언로딩하기 위한 것으로 로딩 또는 언로딩 속도를 향상시키고 정확한 파지점 또는 파지 해제점으로 이동시키기 위해서는 기동성과 정확한 동작 제어가 필요하다.
그런데, 선행기술1에 따라 인서트를 개방하기 위해서는 픽앤플레이스장치에 개방기능이 탑재되어 있어야 하므로 그 만큼 부품수를 증가시킴으로 인하여 픽앤플레이스장치의 자체 중량을 증가시켜 관성력을 키우기 때문에 픽앤플레이스장치의 기동성과 정확한 동작 제어를 어렵게 한다.
인서트를 개방하기 위한 다른 예로는 대한민국 특허 공개번호 10-2008-0008661호(발명의 명칭 : 테스트핸들러)로 제시된 선행기술(이하 '선행기술2'라 함)이 있다. 선행기술2에 따르면 캐리어보드의 하방에 개방장치를 위치시키고, 개방장치에 구비된 인서트를 개방시키기 위한 개방핀들의 상승에 따라 인서트의 래치장치가 개방핀들에 의해 직접 조작되도록 하고 있다.
그러한 선행기술2에 의하면 인서트를 개방하기 위한 개방장치가 캐리어보드의 하방에 위치하고 있어서 캐리어보드의 상방에 있는 픽앤플레이스장치와 무관하게 구성된다. 따라서 선행기술2에 따르는 경우 선행기술1에 비하여 픽앤플레이스장치의 기동성과 정확한 동작 제어를 담보하기가 쉬운 이점이 있다.
따라서 근래에는 선행기술2에 따른 개방장치의 적용이 보편화되고 있다.
그런데, 선행기술2에 따르는 경우 개방핀들이 상승하면서 다수의 인서트들의 래치장치를 조작할 시에 발생하는 충격으로 인해 반도체소자의 적재 상태가 불량해질 가능성이 있으며, 이러한 경우 픽앤플레이스장치에 의한 반도체소자의 파지가 곤란하거나 파지하더라도 캐리어보드로부터 언로딩된 반도체소자를 타 적재요소에 적재시킬 때 올바른 적재가 이루어지지 않을 가능성이 있다. 이러한 점들에 대하여 관계되는 구성들에 대한 도면을 참조하여 더 자세히 설명한다.
도1은 픽앤플에이스장치(10)에 대한 개략적인 개념도이다. 픽앤플레이스장치(10)는, 도1에서 참조되는 바와 같이, 반도체소자를 진공 흡착 방식으로 파지할 수 있는 다수의 픽커(11)를 행렬 형태로 구비한다. 픽커(11)는 그 하단에 연질의 패드(11a)를 구비하고 있는 데, 이는 반도체소자를 부드럽게 파지함으로써 파지 충격에 의해 반도체소자에 가해질 수 있는 손상을 방지하기 위함과 패드(11a)와 반도체소자 사이로 진공압이 세지 않도록 패드(11a)로 반도체소자의 상면을 부드럽게 가압하는 것이 가능할 수 있게 하기 위함이다.
도2는 캐리어보드에 행렬형태로 설치되는 인서트(20)에 대한 단면도이다. 인서트(20)는, 도2에서 참조되는 바와 같이, 반도체소자가 적재될 수 있는 적재홈(21)을 가지며, 적재홈(21)에 적재된 반도체소자를 홀딩시키기 위한 한 쌍의 래치장치(22a, 22b)를 대칭적으로 가진다.
도3은 개방장치(30)에 대한 단면도이다. 개방장치(30)는 두 개가 한 조를 이루는 다수의 개방핀(31a, 31b)들이 형성된 개방판(31)과 개방판(31)을 상승시키기 위한 실린더(32)를 포함하여 구성된다.
도1 내지 도3과 같은 픽앤플레이스장치(10), 인서트(20)를 가지는 캐리어보드, 개방장치(30)에 의해 인서트(20)에 적재된 반도체소자를 언로딩하기 위해, 도4에서 참조되는 바와 같이 개방판(31)이 상승하면서 개방판(31)이 인서트(20)의 래치장치(22a, 22b)를 조작하여 홀딩편(H)을 회전시키는 동작에 의해 인서트(20)를 개방시킬 때, 개방판(31)과 캐리어보드 간의 접촉 충격이나 개방판(31)과 인서트(20) 간의 접촉 충격, 개방핀(31a, 31b)에 의한 래치장치(22a, 22b)의 조작 충격 등이 발생할 수 있다. 그리고 그러한 다양한 유형의 충격은 인서트(20)의 적재홈(21)에 적재된 반도체소자(D)로 전달되어 반도체소자(D)가 위로 튀어 오르면서 도5에서 참조되는 바와 같은 반도체소자(D)의 적재불량을 일으킬 수 있게 되는 것이다.
본 발명의 목적은 인서트의 개방작동 시에 발생될 수 있는 충격이 반도체소자에 전달되더라도 반도체소자의 안정적인 적재상태를 유지할 수 있도록 하는 기술을 제공하는 것이다.
위와 같은 목적을 달성하기 위한 본 발명에 따른 테스트핸들러에서의 반도체소자 언로딩방법은, 픽앤플레이스장치에 구비된 픽커를 하강시켜 픽커의 하부에 있는 패드의 하측 부분을 인서트의 적재홈에 삽입시키는 삽입단계; 개방장치를 작동시켜 인서트를 개방시키는 개방단계; 픽커들에 의해 적재홈에 적재된 반도체소자를 흡착 파지하는 파지단계; 픽커들에 의해 파지된 반도체소자를 언로딩시키는 언로딩단계; 및 언로딩이 완료된 후 개방장치를 역으로 작동시켜 인서트를 폐쇄시키는 폐쇄단계; 를 포함한다.
상기 삽입단계에서 적재홈에 하측 부분이 삽입된 패드의 하단은 적재홈에 적재된 반도체소자의 상면과 소정 간격을 유지하도록 하는 범위에서 픽커를 하강시키는 것이 바람직하다.
위와 같은 본 발명에 따르면, 인서트를 개방할 시에 발생될 수 있는 충격이 인서트의 적재홈에 적재된 반도체소자에 가해지더라도, 패드가 반도체소자의 불량적재상태를 방지함으로써 언로딩작업의 신뢰성을 향상시킬 수 있는 효과가 있다.
도1은 일반적인 픽앤플레이스장치에 대한 개략도이다.
도2는 일반적인 인서트에 대한 개략적인 단면도이다.
도3은 일반적인 개방장치에 대한 개략도이다.
도4 및 도5는 종래의 언로딩방법의 문제점을 설명하기 위한 참조도이다.
도6은 본 발명의 실시예에 따른 반도체소자 언로딩방법에 대한 흐름도이다.
도7 내지 도14는 도6에 따른 언로딩방법을 설명하는데 참조하기 위한 참조도이다.
이하 상기한 바와 같은 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 설명하되, 설명의 간결함을 위해 중복되는 설명은 가급적 생략하거나 압축한다.
도6은 본 발명의 실시예에 따른 반도체소자 언로딩방법에 대한 흐름도로서 이를 참조하여 설명한다.
1. 삽입<S61>
현재 도7에서 참조되는 바와 같이 픽커(11)가 인서트(20)의 상방에 위치한 상태에서 픽커(11)를 하강시켜, 도8에서 참조되는 바와 같이 픽커(11)의 하부에 있는 패드(11a)의 하측 부분을 인서트(20)의 적재홈(21)에 삽입시킨다.
2. 개방<S62>
단계S61 후에, 도9에서 참조되는 바와 같이, 개방장치(30)를 작동시켜 개방판(31)을 상승시킴으로써 개방핀(31a, 31b)이 래치장치(22a, 22b)를 조작하여 래치장치(22a, 22b)의 홀딩편(H)을 회전시킨다. 이에 따라 인서트(20)는 적재홈(21)에 적재되어 있는 반도체소자(D)를 언로딩할 수 있도록 개방되어진다. 이 때, 개방판(31) 및 개방핀(31a, 31b)에 의한 접촉 및 조작 충격이 반도체소자(D)로 전달되어 적재홈(21)으로부터 이탈되려고 하는 이탈력이 반도체소자(D)에 발생할 수 있으나 상측에 인접하게 위치해 있는 연질의 패드(11a)에 의해 반도체소자(D)의 이탈이 방지된다.
3. 파지<S63>
단계 S62에 의해 인서트(20)가 개방되면, 도10에서 참조되는 바와 같이, 픽커(11)를 좀 더 하강시킨 후 반도체소자(D)를 진공 흡착시킨다.
4. 언로딩<S64>
단계 S63에 의해 반도체소자(D)가 픽커(11)에 의해 진공 흡착되면, 도11에서 참조되는 바와 같이 픽커(11)를 상승시킴으로써 인서트(20)로부터 반도체소자(D)를 언로딩시킨다. 그리고 언로딩된 반도체소자(D)는 소팅테이블(미도시)이나 고객트레이(미도시) 등과 같은 다른 적재요소로 옮겨지게 된다.
5. 폐쇄<S62>
단계 S64에 의해 인서트(20)로부터 반도체소자(D)가 언로딩되면, 개방장치(30)가 역작동하여 개방판(31)을 하강시킴으로써 인서트(20)를 폐쇄상태로 되돌린다.
한편, 도13에서 참조되는 바와 같이, 언로딩위치에 있는 캐리어보드(CB)는 안내레일(51, 52)에 의하여 지지되고 있는 데, 캐리어보드(CB)의 상면과 안내레일(51, 52)의 상측 걸림면 간에 1mm 정도의 간격이 존재한다. 따라서 개방판(31)이 상승하면서 캐리어보드(CB)에 접촉하게 되면, 캐리어보드(CB)가 1mm 정도 상승할 수 있다. 또한, 인서트(20)는 여러 가지 원인으로 인하여 캐리어보드(CB)에 상하방향으로 약간의 움직임이 가능하도록 설치된다. 따라서 개방판(31)이 상승하면서 캐리어보드(CB)를 상승시키는 데 더하여 인서트(20)를 약간 더 상승시킬 수 있다.
또한, 패드(11a)를 수작업에 의해 픽커(11) 본체에 조립하기 때문에 여러 픽커(11)들의 패드(11a)의 하단 높이가 약간씩 다를 수 있다.
따라서 단계 61에서 패드(11a)의 하단이 반도체소자(D)의 상면에 접하거나 너무 가깝게 하강시키면, 패드(11a)의 하단이 낮은 픽커(11)의 경우에는 캐리어보드(CB) 및 인서트(20)의 상승분과 패드(11a)의 낮은 위치로 인하여 필요 이상으로 패드(11a)가 압축될 수 있으며, 이러한 경우 패드(11a)의 성능(진공압이 새지 않도록 하는 성능 등)을 저하시킬 수 있다.
그렇다고 패드(11a)의 하단과 반도체소자(D)의 상면 간의 간격이 크게 유지될 정도로 픽커(11)를 조금만 하강시키면, 개방충격에 의해 반도체소자(D)가 튀는 것을 막을 수 없게 되고 만다.
따라서 패드(11a)의 하단과 반도체소자(D)의 상면 간의 간격이 적정한 정도로 유지될 수 있는 범위 내에서 픽커(11)를 하강시키는 것이 중요하다.
단계 S61에서 픽커(11)를 하강시킬 때, 캐리어보드(CB)와 안내레일(51, 52) 간의 관계를 고려하여 패드(11a)의 하단과 반도체소자(D)의 상면 간의 간격은, 적어도 캐리어보드(CB)의 상승분에 소요되는 1mm 이상은 유지되는 것이 바람직하지만, 전술한 상황에 더하여 반도체소자(D)의 크기, 패드(11a)의 크기 등과 같은 여러 가지 상황들을 더 고려하여 볼 때 실험상 2mm ~ 3mm 일 때 최적의 결과를 얻을 수 있었다.
한편, 패드(11a)의 하단면의 직경은, 도14a 및 도14b에서 참조되는 바와 같이, 인서트(20) 양측의 래치장치(22a, 22b)의 홀딩편(H) 간의 최단 거리 이하여야만 하는데, 이는 사용되는 패드(11a)가 홀딩편(H)의 동작을 방해하지 않아야 하므로 당연히 요구되는 것이다.
위에서 설명한 바와 같이 본 발명에 대한 구체적인 설명은 첨부된 도면을 참조한 실시예에 의해서 이루어졌지만, 상술한 실시예는 본 발명의 바람직한 예를 들어 설명하였을 뿐이기 때문에, 본 발명이 상기의 실시예에만 국한되는 것으로 이해되어져서는 아니 되며, 본 발명의 권리범위는 후술하는 청구범위 및 그 등가개념으로 이해되어져야 할 것이다.

Claims (2)

  1. 픽앤플레이스장치에 구비된 픽커를 하강시켜 픽커의 하부에 있는 패드의 하측 부분을 인서트의 적재홈에 삽입시키는 삽입단계;
    개방장치를 작동시켜 인서트를 개방시키는 개방단계;
    픽커들에 의해 적재홈에 적재된 반도체소자를 흡착 파지하는 파지단계;
    픽커들에 의해 파지된 반도체소자를 언로딩시키는 언로딩단계; 및
    언로딩이 완료된 후 개방장치를 역으로 작동시켜 인서트를 폐쇄시키는 폐쇄단계; 를 포함하는 것을 특징으로 하는
    테스트핸들러에서의 반도체소자 언로딩방법.
  2. 제1항에 있어서,
    상기 삽입단계에서 적재홈에 하측 부분이 삽입된 패드의 하단은 적재홈에 적재된 반도체소자의 상면과 소정 간격을 유지하도록 하는 범위에서 픽커를 하강시키는 것을 특징으로 하는
    테스트핸들러에서의 반도체소자 언로딩방법.
KR1020100056914A 2010-06-16 2010-06-16 테스트핸들러에서의 반도체소자 언로딩방법 KR101499573B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100056914A KR101499573B1 (ko) 2010-06-16 2010-06-16 테스트핸들러에서의 반도체소자 언로딩방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100056914A KR101499573B1 (ko) 2010-06-16 2010-06-16 테스트핸들러에서의 반도체소자 언로딩방법

Publications (2)

Publication Number Publication Date
KR20110136973A KR20110136973A (ko) 2011-12-22
KR101499573B1 true KR101499573B1 (ko) 2015-03-10

Family

ID=45503407

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100056914A KR101499573B1 (ko) 2010-06-16 2010-06-16 테스트핸들러에서의 반도체소자 언로딩방법

Country Status (1)

Country Link
KR (1) KR101499573B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080026972A (ko) * 2006-09-22 2008-03-26 미래산업 주식회사 핸들러용 전자부품 고정해제 장치 및 이를 구비한 핸들러
KR20080057206A (ko) * 2006-10-04 2008-06-24 가부시키가이샤 아드반테스트 전자부품 시험장치
KR20080097757A (ko) * 2007-05-03 2008-11-06 (주)테크윙 테스트핸들러
KR20100053839A (ko) * 2008-11-13 2010-05-24 미래산업 주식회사 테스트 트레이 랫치 해제 유닛

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080026972A (ko) * 2006-09-22 2008-03-26 미래산업 주식회사 핸들러용 전자부품 고정해제 장치 및 이를 구비한 핸들러
KR20080057206A (ko) * 2006-10-04 2008-06-24 가부시키가이샤 아드반테스트 전자부품 시험장치
KR20080097757A (ko) * 2007-05-03 2008-11-06 (주)테크윙 테스트핸들러
KR20100053839A (ko) * 2008-11-13 2010-05-24 미래산업 주식회사 테스트 트레이 랫치 해제 유닛

Also Published As

Publication number Publication date
KR20110136973A (ko) 2011-12-22

Similar Documents

Publication Publication Date Title
JP5379685B2 (ja) 試験装置
KR100942527B1 (ko) 전자부품 시험장치
JP2854276B2 (ja) 半導体素子テスト用のトレーユニット
KR19990083190A (ko) 트레이 이송 암 및 이를 사용한 트레이의 이재(移載) 장치, 집적 회로 시험 장치 및 트레이의 처리 방법
KR100351052B1 (ko) 패키지 가이더가 있는 반도체 패키지 가공용 로더 및 그사용방법
TWI448703B (zh) 電子部件測試設備用分選機及向裝載機構裝載電子部件之方法
KR102637464B1 (ko) 인서트 조립체들의 래치들을 개방하기 위한 장치
KR101515168B1 (ko) 테스트핸들러용 개방장치
US6686657B1 (en) Interposer for improved handling of semiconductor wafers and method of use of same
KR102490589B1 (ko) 전자 부품을 수납하기 위한 인서트 조립체, 인서트 조립체를 포함하는 테스트 트레이 및 인서트 조립체의 래치를 개방하기 위한 장치
KR101532952B1 (ko) 테스트핸들러용 인서트 및 조작장치
KR101499573B1 (ko) 테스트핸들러에서의 반도체소자 언로딩방법
KR100297393B1 (ko) 번인 테스터 소팅 핸들러용 로딩 및 언로딩 픽커의 얼라인 장치
JP5137965B2 (ja) 搬送装置および電子部品ハンドリング装置
KR101362524B1 (ko) 전자 부품 수납 장치
KR100194325B1 (ko) 수평식핸들러의 소자이송방법
KR20070080893A (ko) 가이드 레치를 갖는 반도체 패키지용 인서트
KR20220030017A (ko) 디바이스 테스트용 핸들러
KR20160136526A (ko) 전자 부품을 수납하기 위한 인서트 조립체, 인서트 조립체를 포함하는 테스트 트레이 및 인서트 조립체의 래치를 개방하기 위한 장치
US11894256B2 (en) Substrate holding mechanism, substrate mounting method, and substrate detaching method
KR20190056840A (ko) 메가진의 개구부개폐장치
KR20090012808A (ko) 칩 분리 장치 및 방법
KR100262267B1 (ko) 반도체 소자 테스트용 테스트 트레이의 캐리어 모듈
KR101228461B1 (ko) 적재 테이블
KR101559396B1 (ko) 테스트핸들러용 인서트 및 조작장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180212

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190207

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 6