KR101559396B1 - 테스트핸들러용 인서트 및 조작장치 - Google Patents

테스트핸들러용 인서트 및 조작장치 Download PDF

Info

Publication number
KR101559396B1
KR101559396B1 KR1020150012740A KR20150012740A KR101559396B1 KR 101559396 B1 KR101559396 B1 KR 101559396B1 KR 1020150012740 A KR1020150012740 A KR 1020150012740A KR 20150012740 A KR20150012740 A KR 20150012740A KR 101559396 B1 KR101559396 B1 KR 101559396B1
Authority
KR
South Korea
Prior art keywords
insert
picker
semiconductor element
pick
semiconductor
Prior art date
Application number
KR1020150012740A
Other languages
English (en)
Other versions
KR20150021094A (ko
Inventor
나윤성
구태흥
유현준
황정우
Original Assignee
(주)테크윙
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)테크윙 filed Critical (주)테크윙
Priority to KR1020150012740A priority Critical patent/KR101559396B1/ko
Publication of KR20150021094A publication Critical patent/KR20150021094A/ko
Application granted granted Critical
Publication of KR101559396B1 publication Critical patent/KR101559396B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2644Adaptations of individual semiconductor devices to facilitate the testing thereof

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 테스트핸들러용 인서트 및 조작장치에 관한 것으로, 본 발명에 따르면 조작장치에 반도체소자의 적재를 유도하기 위한 유도핀들을 구비시킴으로써 자원을 재활용률 및 테스트핸들러의 가동률을 높일뿐더러 다양한 규격의 반도체소자를 인서트에 정확하게 적재시킬 수 있는 기술이 개시된다.

Description

테스트핸들러용 인서트 및 조작장치{METHOD FOR UNLOADING SEMICONDUCTOR DEVICE IN TESTHANDLER}
본 발명은 테스트핸들러에서 반도체소자를 적재하여 운반하기 위해 사용되는 인서트와 해당 인서트에 반도체소자를 적재시킬 수 있는 상태로 인서트를 조작하기 위한 조작장치에 관한 것이다.
반도체소자의 테스트를 위해서는, 전기적으로 접속된 반도체소자를 테스트하는 테스터(TESTER)와, 테스터에 반도체소자를 전기적으로 연결시키기 위한 장비인 테스트핸들러(TEST HANDLER)가 필요하다.
테스트핸들러는 처리 용량을 늘리기 위해 다수의 반도체소자를 한꺼번에 운반하기 위한 캐리어보드('테스트트레이'라고도 명명되어 짐)를 사용하며, 이러한 캐리어보드에 반도체소자를 적재시키기 위하여 조작장치 및 픽앤플레이스장치 등이 구성된다.
캐리어보드는 보드 프레임과 보드 프레임에 행렬 형태로 설치되는 다수의 인서트로 구성된다.
인서트는, 도1의 개략적인 측단면도에서 보여 지는 바와 같이, 인서트(100)의 적재홈(111)에 적재된 반도체소자의 이탈을 방지하기 위한 한 쌍의 래치장치(121, 122)를 가진다.
조작장치(200)는, 도2a의 개략도에서 보여 지는 바와 같이, 조작판(210)이 실린더(220)에 의해 승강 가능하도록 구성된다.
조작판(210)에는 2개가 한 조를 이루는 다수의 조작핀(211, 212)들이 형성되어 있어서, 조작판(210)이 상승함에 따라 2개가 한 조를 이루는 조작핀(211, 212)들이 인서트(100)에 구비된 한 쌍의 래치장치(121, 122)들을 조작하여, 도2b에서 참조되는 바와 같이, 인서트(100)의 폐쇄 상태를 해제함으로써 인서트(100)가 개방('개방'이라 함은 반도체소자를 인서트에 적재시키는 것이 가능하도록 인서트의 폐쇄 상태를 해제시키는 것으로 정의 함)되도록 한다.
그리고 도3에서 참조되는 바와 같이, 반도체소자를 이동시키는 픽앤플레이스장치(300)는 반도체소자를 흡착 파지할 수 있는 다수의 픽커(310)들을 행렬 형태로 가진다.
즉, 인서트(100)에 반도체소자를 적재시키는 작업은, 픽앤플레이스장치(300)로 타 적재요소(고객트레이 등)에 적재되어 있는 반도체소자를 흡착 파지한 후 픽앤플레이스장치(300)를 인서트(100)의 상측으로 이동시킴과 함께 조작장치(200)가 작동하여 인서트(100)를 개방시킨 다음, 픽앤플레이스장치(300)에 의한 반도체소자의 흡착을 해제하는 방식으로 이루어진다.
한편, 512개의 반도체소자를 동시에 테스트할 수 있는 테스트핸들러에서는 보통 10장 내지 15장의 캐리어보드가 사용되며, 대개의 경우 하나의 인서트에는 하나의 반도체소자가 적재되기 때문에 요구되는 인서트의 개수는 대략 2560개 내지 3840개이다.
그런데, 반도체소자의 크기는 다양할 수 있기 때문에 테스트될 반도체소자가 바뀌는 경우에는 그에 따라 캐리어보드 및 조작장치가 교체되어야 한다. 그리고 이러한 점은 자원 및 교체 시간의 낭비를 초래한다. 따라서 동일한 인서트에 규격이 다른 반도체소자를 적재시킬 수 있는 기술이 요구된다. 이러한 요구에 따라 개발된 기술들 중 하나로 대한민국 공개특허 10-2009-0084007호(발명의 명칭 : 테스트핸들러의 캐리어보드용 인서트)에 제시된 기술(이하 '선행기술1'이라 함)이 있다.
선행기술1은 인서트의 본체(선행기술1에는 '인서트바디'로 정의 됨)는 재활용 하고, 인서트포켓만을 교체함으로써 자원의 재활용률을 높일 수 있도록 하고 있다.
그러나 선행기술1은 인서트의 본체를 재활용한다는 측면에서는 경제적인 이득이지만, 인서트포켓이 본체에 잘 결합되었는지를 테스트하여야만 하고, 인서트 포켓을 교체하는 데에도 많은 시간이 소요되게 한다.
다른 한편으로, 반도체소자가 인서트에 불량한 상태로 적재되는 경우 캐리어보드의 이송 경로 상에서 반도체소자가 낙하하거나 손상 되어질 수 있으며, 테스터와의 기구적 또는 전기적인 접촉의 불량 등으로 인해 테스터의 손상을 초래할 수 있기 때문에 반도체소자를 인서트에 올바르게 적재시키기 위한 기술이 지속적으로 연구되고 있다.
대한민국 공개특허 10-2009-0102167호(발명의 명칭 : 테스트트레이용 인서트 개방유닛 및 이를 이용한 반도체소자의 장착방법)에 제시된 기술(이하 '선행기술2'라 함)은 반도체소자를 인서트의 적재홈에 적절하게 적재시킬 수 있도록 하기 위한 기술의 일예이다.
본 발명의 목적은 인서트와 조작장치 간의 관계를 활용하여 동일한 인서트에 다양한 규격의 반도체소자를 정확하게 적재시킬 수 있는 기술을 제공하는 것이다.
위와 같은 목적을 달성하기 위한 본 발명에 따른 테스트핸들러용 인서트는, 반도체소자가 적재될 수 있는 적재홈을 가지는 본체; 및 상기 적재홈에 적재된 반도체소자의 양 단을 홀딩(holding)하기 위한 한 쌍의 래치장치; 를 포함하고, 상기 적재홈의 바닥면에는 적재된 반도체소자의 단자를 하방으로 노출시키기 위한 노출구멍과, 반도체소자의 적절한 안착을 유도하기 위해 상기 한 쌍의 래치장치를 조작하는 조작장치에 있는 복수의 유도핀이 출입할 수 있는 복수의 출입구멍이 형성되어 있다.
상기한 복수의 출입구멍 중 적어도 하나 이상은 상기 적재홈의 중심을 지나면서 적재홈을 이등분하는 이등분선상에서 외측으로 향하는 방향으로 긴 형태인 것이 바람직하다.
상기한 복수의 출입구멍 중 적어도 하나 이상의 출입구멍과 상기 노출구멍 사이에는 보강살이 있는 것이 더 바람직하다.
또한, 위와 같은 목적을 달성하기 위한 본 발명에 따른 테스트핸들러용 조작장치는, 2개가 한 조를 이뤄 인서트에 있는 한 쌍의 래치장치를 조작하는 다수의 조작핀과, 2개 이상이 한 조를 이뤄 인서트에 적재되는 반도체소자의 적절한 적재를 유도하는 복수의 유도핀을 가지는 조작판; 및 상기 조작판을 승강시키는 승강원; 을 포함한다.
상기한 유도핀들은 상단에서 하단으로 갈수록 직경이 커지며, 상기한 한 조를 이루는 유도핀들에서 인서트에 적재되는 반도체소자를 사이에 두고 서로 대칭되게 마주보며 쌍을 이루는 유도핀의 상단 간의 폭은 반도체소자의 폭보다 크고 하단 간의 폭은 반도체소자의 폭과 동일하되, 상기한 쌍을 이루는 유도핀의 하단 간의 폭은 반도체소자를 수용할 수 있도록 플러스(plus) 공차를 가지는 것이 더 바람직하다.
위와 같은 본 발명에 따르면 다음과 같은 효과가 있다.
첫째, 인서트가 다양한 규격의 반도체소자를 적재시키는 것이 가능하므로 자원의 재활용율을 향상시킨다.
둘째, 테스트될 반도체소자가 바뀌는 경우에도 조작장치의 조작판만을 교체하면 되므로 교체 시간의 낭비를 둘여 테스트핸들러의 가동률을 상승시킬 수 있다.
셋째, 인서트의 적재홈에 삽입될 수 있는 어떠한 반도체소자라도 정확한 위치상에 적재시킬 수 있다.
도1은 일반적인 인서트에 대한 개략적인 측단면도이다.
도2a는 일반적인 조작장치에 대한 개략적인 사시도이다.
도2b는 도2a의 조작장치가 도1의 인서트를 개방시키는 동작을 설명하기 위한 참조도이다.
도3은 일반적인 픽앤플레이스장치에 대한 개략도이다.
도4는 본 발명의 실시예에 따른 인서트에 대한 개략적인 평면도이다.
도5는 도3의 인서트를 설명하기 위한 참조도이다.
도6은 본 발명의 실시에에 따른 조작장치에 대한 개략적인 사시도이다.
도7 및 도8은 도6의 조작장치를 설명하기 위한 참조도이다.
도9는 도4의 인서트에 적합한 픽앤플레이스장치의 일부에 대한 개략적인 사시도이다.
도10 내지 도14는 도4의 인서트, 도6의 조작장치 및 도9의 픽앤플레이스장치에 의한 반도체소자의 적재과정을 설명하기 위한 참조도이다.
도15는 반도체소자의 규격이 달라진 경우에 대한 설명에서 참조하기 위한 참조도이다.
이하 상기한 바와 같은 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 설명하되, 설명의 간결함을 위해 중복되는 설명은 가급적 생략하거나 압축한다.
<인스트에 관한 예>
도4는 본 발명의 실시예에 따른 인서트(400)에 관한 평면도이다.
인서트(400)는, 캐리어보드(미도시)에 다수가 행렬형태로 설치되는 것으로서 도4에서 참조되는 바와 같이, 본체(410) 및 한 쌍의 래치장치(421, 422) 등을 포함하여 구성된다.
본체(410)는 반도체소자가 적재될 수 있는 적재홈(411)을 가지는 데, 이 적재홈(411)의 바닥면에는 노출구멍(412)과 6개의 출입구멍(413a 내지 413f)들이 형성되어 있다.
노출구멍(412)은 적재된 반도체소자의 전기적 접촉 단자를 하방으로 노출시키기 위해 형성되는 것으로서, 도4에서는 전기적 접촉 단자가 볼타입인 BGA형 반도체소자가 적재되기에 적합한 형태로 형성되어 있는 예를 보여 주고 있다.
6개의 출입구멍(413a 내지 413f)들은 조작장치와 관련하여 후술되는 부분에서 다루어지는 유도핀이 출입 가능할 수 있도록 하기 위해서 형성된다.
6개의 출입구멍(413a 내지 413f)들은, 도5의 (a) 및 (b)에서 참조되는 바와 같이, 적재된 반도체소자(D1, D2)의 폭(S1, S2, S1 < S2)에 관계없이 적재된 반도체소자(D1, D1)의 측방에 바닥면이 상하로 뚫리는 부분이 존재할 수 있도록 적재홈(411)의 중심(C)을 지나면서 적재홈(411)을 이등분하는 이등분선(L1, L2)상에서 외측으로 향하는 방향으로 길게 형성되어 있다.
6개의 출입구멍(413a 내지 413f)들 중, 부호 413a 내지 143d의 4개의 출입구멍들은 이등분선(L1, L2)상에서 외측으로 향하는 방향으로 긴 장공형태이며, 이 4개의 출입구멍(413a 내지 143d)과 노출구멍(412) 사이에는 도4에서 참조되는 바와 같이 바닥면의 견고함을 보강하기 위한 보강살(414)이 존재한다. 물론, 실시하기에 따라서는 보강살(414)없이 4개의 출입구멍(413a 내지 143d)과 노출구멍(412)이 서로 연통되어도 무방하다.
또한, 본체(410)의 상측 모서리 부분에는 서로 대각방향으로 대칭되게 형성된 한 쌍의 위치결정홈(415a, 415b)이 형성되어 있다. 이러한 한 쌍의 위치결정홈(415a, 415b)은 픽앤플레이스장치의 픽커와의 상호 관계를 정확하게 설정하기 위해 형성된 것이다.
한 쌍의 래치장치(421, 422)는, 적재홈(411)에 적재된 반도체소자의 양 단을 홀딩(holding)하기 위해 마련되는 것으로, 회전 가능한 래치부재(421a, 422a) 및 래치부재(421a, 422a)에 탄성복원력을 가하는 스프링(421b, 422b) 등을 포함하여 구성된다. 이러한 래치장치(421, 422)에 관한 기술은 주지된 기술이므로 더 자세한 설명은 생략한다.
<조작장치에 관한 예>
도6은 본 발명의 실시예에 따른 조작장치(600)에 관한 개략적인 사시도이다.
조작장치(600)는, 도6에서 참조되는 바와 같이, 조작판(610) 및 승강원(620) 등을 포함하여 구성된다.
조작판(610)은, 넓은 사각 판 형상으로서, 조작핀(611a, 611b)들과 유도핀(612a 내지 612f)들을 가진다.
조작핀(611a, 611b)들은 2개가 한 조를 이뤄 인서트(400)에 있는 한 쌍의 래치장치(421, 422)를 조작하기 위해 마련된다.
유도핀(612a 내지 612f)들은 6개가 한 조를 이루어 한 조를 이루는 조작핀(611a, 611b) 사이에 마련되며, 조작판(610)이 상승하게 되면 한 조를 이루는 6개의 유도핀(612a 내지 612f)이 각각 상기한 6개의 출입구멍(413a 내지 143f)을 각각 삽입 통과하여 상승함으로써 인서트(400)에 적재되는 반도체소자의 적절한 적재를 유도할 수 있는 상태로 된다.
한 조의 유도핀(612a 내지 612f)들은 서로 마주보는 3쌍으로 배치되는 데, 그 중 한 쌍은 양 측으로 대칭되게 존재하는 한 쌍의 조작핀(611a, 611b)과 나란히 배치되고, 나머지 두 쌍은 한 조의 조작핀(611a, 611b)이 마주보는 방향과 수평면상에서 수직한 방향(P1, P2)으로 서로 마주보도록 배치된다. 이러한 유도핀(612a 내지 612f)들 간의 간격은, 도7에서 참조되는 바와 같이, 유도핀(612a 내지 612f)들이 설정하는 내측 사각 면적에 반도체소자(D)가 수용될 수 있도록 설정된다.
또한, 유도핀(612a 내지 612f)들은, 도8에서 참조되는 바와 같이, 상측 부분이 하측으로 갈수록 직경이 커지도록 되어 있어서 반도체소자(D)의 적절한 적재를 유도할 수 있도록 되어 있다. 즉, 서로 마주보는 한 쌍의 유도핀(612a 내지 612f)들 간의 뾰족한 상단 간은 폭(T)은 반도체소자(D)의 폭(S)보다 크고 하단 간의 폭(S)은 반도체소자의 폭(S)과 동일하되, 유도핀(612a 내지 612f)들이 설정하는 내측 사각 면적에 반도체소자가 부드럽게 미끄러지면서 하방으로 내려갈 수 있도록 쌍을 이루며 서로 마주보는 유도핀(612a 내지 612f)들의 하단 간의 폭은 플러스(plus) 공차를 가지는 것이 바람직하다.
승강원(620)은, 조작판(610)을 승강시키기 위한 것으로, 실린더 등으로 구성될 수 있다.
<픽앤플레이스장치에 관한 예>
도9는 픽앤플레이스장치(900)의 일부에 대한 개략적인 사시도이다.
픽앤플레이스장치(900)는 다수의 픽커(910), 다수의 픽커(910)가 설치되는 본체(920), 고정바(930), 스프링(940) 등을 포함하여 구성된다.
하나의 픽커(910)는 반도체소자를 흡착 파지하기 위한 흡착패드(911), 흡착패드(911)가 인서트(400)의 적재홈(411)에 삽입되는 깊이를 한정하는 스토퍼(913) 및 이 스토퍼(912)의 하단에 서로 대각선 방향으로 대칭되게 구비되는 한 쌍의 위치결정핀(912a, 912b)을 가진다.
스토퍼(913)는, 픽앤플레이스장치(900)의 하강에 따라 픽커(910)가 하강할 때, 그 하면이 인서트(400)의 상면에 접촉하여 픽커(910)의 하강을 제지함으로써 픽커(910)가 요구된 한도를 넘어서는 하강을 하지 못하도록 한다.
한 쌍을 이루는 위치결정핀(912a, 912b)들은 각각 인서트(400)의 위치결정홈에 대응되어, 픽커(910)의 하강 시에, 위치결정홈(415a, 415b)에 삽입됨으로써 픽커(910)와 인서트(400)의 위치를 정확히 설정시킨다. 이를 위해 한 쌍의 위치결정핀(912a, 912b)들의 중심 간의 간격은 상기한 한 쌍을 이루는 위치결정홈(415a, 415b)들의 중심 간의 간격과 동일하다.
고정바(930)는 픽커(910)와 픽커(910)를 연결하며, 픽커(910)가 회전하지 못하도록 고정시키는 역할을 하게 된다.
스프링(940)은, 본체(920)와 픽커(910) 사이에서 양 측을 탄성 지지함으로써, 픽앤플레이스장치(900)의 하강 시에 스토퍼(913)의 작용에 의해 픽커(910)의 하강이 멈춘 후 본체(920)가 요구되는 하강 정도보다 더 하강하는 경우를 무리 없이 보완하기 위해 구비된다.
<동작에 대한 예>
계속하여 상기한 인서트(400), 조작장치(600) 및 픽앤플레이스장치(900)에 의한 반도체소자의 적재동작에 대하여 설명한다.
픽앤플레이스장치(900)가 타 적재요소로부터 반도체소자를 흡착파지한 후 캐리어보드의 상측으로 이동되어 와서 도10에서 참조되는 바와 같이 하나의 픽커(910)가 하나의 인서트(400)에 대응되는 위치에 정지한다.
한편, 조작장치(600)가 작동하여 조작판(610)이 상승하면서, 도11에서 참조되는 바와 같이, 조작핀(611a, 611b)들이 래치장치(421, 422)들을 조작하여 인서트(400)를 개방시킴과 함께 유도핀(612a 내지 612f)들도 각각 6개의 출입구멍(413a 내지 413f)들을 통과하여 상측으로 상승하게 된다. 이러한 조작장치(600)의 동작 과정은 앞선 설명에서 이루어진 픽앤플레이스장치의 반도체소자 파지 및 이동에 따른 동작과정과 동일한 시점에 이루어지거나 먼저 또는 나중에 이루어질 수도 있다.
도11과 같은 상태에서 픽커(910)를 하강시킴으로써 도12에서 참조되는 바와 같이 위치결정핀(912a, 912b)이 위치결정홈(415a, 415b)에 삽입되면서 픽커(910)와 인서트(400) 간의 정확한 위치가 설정된다.
도12의 상태에서 픽앤플레이스장치(900)가 반도체소자(D)의 흡착을 해제하면 반도체소자(D)가 낙하하면서 그 측단들이 한 조를 이루는 유도핀(612a 내지 612f)들의 내측면에 접하면서 유도되어 적절히 낙하하면서, 도13에서 참조되는 바와 같이, 반도체소자(D)가 정확히 적재홈(411)의 바닥면에 놓일 수 있게 된다. 이 때, 유도핀(612a 내지 612f)들의 상측 부분은 하측으로 갈수록 직경이 커지는 경사를 가지기 때문에 반도체소자(D)의 최초 낙하 위치가 정교하지 않더라도 해당 경사에 의해 적절한 위치로 보정되면서 적절한 적재위치로 낙하되어질 수 있다. 따라서 도7에서 참조되는 바와 같이 반도체소자(D)의 낙하가 완료되었을 시에 한 조를 이루는 유도핀(612a 내지 612f)들의 내측 지점들이 설정하는 사각면 상에 반도체소자(D)가 정확히 적재되게 된다.
물론, 도12는 유도핀(612a 내지 612f) 위에서 반도체소자(D)를 낙하시키는 것으로 도시하고 있으나, 실시하기에 따라서는 유도핀(612a 내지 612f)의 상측부분(더 구체적으로는 하방으로 갈수록 직경이 넓어지는 부분)에서 반도체소자(D)를 낙하시키는 것도 가능하다. 즉, 낙하위치는 장비의 구조와 유도핀(612a 내지 612f)의 높이 등을 고려하여 적절하게 선택되어 질 수 있다.
도13에서와 같은 상태에서 조작장치(600)가 역으로 작동하여 조작판(610)을 하강시키게 되고, 이에 따라 조작판(610)이 하강하게 되면서 조작핀(611a, 611b)에 의한 래치장치(421, 422)의 조작상태가 해제되어 래치장치(421, 422)에 의해 도14에서 참조되는 바와 같이 반도체소자(D)가 홀딩되는 상태로 됨으로써 반도체소자(D)의 적절한 적재가 이루어진다.
한편, 테스트될 반도체소자의 규격이 달라진 경우, 예를 들어, 반도체소자의 규격이 커진 경우에는 조작장치(600)의 조작판(610)만을 테스트될 반도체소자의 규격에 따르는 것으로 교체한다.
도15의 (a)는 도7과 동일하고 도15의 (b)는 테스트될 반도체소자(D1, D2)의 규격이 커진 경우로서 도15의 (a)와 (b)를 비교해 보면, 도15의 (b)에서와 같이 반도체소자(D2)의 규격이 커진 경우에는 교체된 조작판의 유도핀(612a' 내지 612f')들 간의 간격만이 규격이 커진 반도체소자(D2)의 크기가 맞게 설정되어 있음을 알 수 있다. 이 때, 인서트(400)의 출입구멍(413a 내지 413f)들은 이등분선상에서 외측 방향으로 길게 형성되어 있기 때문에 쌍을 이루며 서로 마주보는 유도핀(612a 내지 612f 또는 612a' 내지 612f')들 간의 간격이 넓어지더라도 해당 유도핀(612a 내지 612f 또는 612a' 내지 612f')들이 충분히 삽입 통과될 수 있게 된다.
따라서 노출구멍(412)을 통해 노출되는 반도체소자의 단자들의 규격만 통일이 되어 있다면, 인서트(400)를 교체하지 않고 조작판(610)만을 교체함에 의해서도 새로운 규격의 반도체소자에 대한 테스트를 지원할 수 있게 되는 것이다. 여기서 반도체소자의 단자들의 규격이 통일되어 있다는 것은 최외각에 위치하는 단자들이 노즐구멍(412)의 외곽(여기에는 반도체소자들의 최외각에 위치하는 단자들과 대응되게 해당 최외각 단자들이 일정 정도 삽입될 수 있는 많은 홈들이 형성되어 있다)에 안착될 수 있다는 것을 의미하는 것일 뿐, 전체 단자들의 개수가 꼭 동일해야 한다는 것은 아니다.
위에서 설명한 바와 같이 본 발명에 대한 구체적인 설명은 첨부된 도면을 참조한 실시예에 의해서 이루어졌지만, 상술한 실시예는 본 발명의 바람직한 예를 들어 설명하였을 뿐이기 때문에, 본 발명이 상기의 실시예에만 국한되는 것으로 이해되어져서는 아니 되며, 본 발명의 권리범위는 후술하는 청구범위 및 그 등가개념으로 이해되어져야 할 것이다.
400 : 인서트
410 : 본체
411 : 적재홈 412 : 노출홈
413a 내지 413f : 출입구멍 414 : 보강살
415a, 415b : 위치결정홈
421, 422 : 래치장치
600 : 조작판
610 : 조작판
611a, 611b : 조작핀
612a 내지 612f : 유도핀

Claims (4)

  1. 삭제
  2. 반도체소자를 파지하기 위한 픽커;
    상기 픽커가 설치되는 본체; 및
    상기 픽커와 상기 본체 사이에서 양 측을 탄성 지지함으로써, 상기 픽커 및 상기 본체의 하강 시에 상기 픽커의 하강이 멈춘 후 상기 본체가 요구되는 하강 정도보다 더 하강할 수 있도록 하는 스프링; 을 포함하며,
    상기 픽커는,
    반도체소자를 흡착 파지하기 위한 흡착패드; 및
    상기 흡착패드가 인서트의 적재홈에 삽입되는 깊이를 한정하기 위해 상기 픽커의 하강을 제지함으로써, 상기 픽커가 요구되는 한도를 넘어서는 하강을 하지 못하도록 하는 스토퍼; 를 포함하는 것을 특징으로 하는
    테스트핸들러용 픽앤플레이스장치.
  3. 제2항에 있어서,
    상기 스토퍼는 상기 흡착패드가 인서트의 적재홈에 삽입되는 깊이를 한정함으로써, 상기 픽커가 파지한 반도체소자의 파지를 해제할 시에 반도체소자가 낙하하면서 인서트의 적재홈에 적재될 수 있도록 하는 것을 특징으로 하는
    테스트핸들러용 픽앤플레이스장치.
  4. 제2항에 있어서,
    상기 픽커는,
    상기 스토퍼의 하단에 구비되며, 인서트의 위치결정홈에 삽입됨으로써 상기 픽커와 인서트의 위치를 정확히 설정시키는 위지결정핀; 을 더 포함하는 것을 특징으로 하는
    테스트핸들러용 픽앤플레잉스장치.
KR1020150012740A 2015-01-27 2015-01-27 테스트핸들러용 인서트 및 조작장치 KR101559396B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150012740A KR101559396B1 (ko) 2015-01-27 2015-01-27 테스트핸들러용 인서트 및 조작장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150012740A KR101559396B1 (ko) 2015-01-27 2015-01-27 테스트핸들러용 인서트 및 조작장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020100059349A Division KR101532952B1 (ko) 2010-06-23 2010-06-23 테스트핸들러용 인서트 및 조작장치

Publications (2)

Publication Number Publication Date
KR20150021094A KR20150021094A (ko) 2015-02-27
KR101559396B1 true KR101559396B1 (ko) 2015-10-13

Family

ID=52579519

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150012740A KR101559396B1 (ko) 2015-01-27 2015-01-27 테스트핸들러용 인서트 및 조작장치

Country Status (1)

Country Link
KR (1) KR101559396B1 (ko)

Also Published As

Publication number Publication date
KR20150021094A (ko) 2015-02-27

Similar Documents

Publication Publication Date Title
US10290526B2 (en) Device and method for aligning and holding a plurality of singulated semiconductor components in receiving pockets of a terminal carrier
KR100799896B1 (ko) 캐리어 상에 디바이스를 정렬하기 위한 장치 및 방법
US8277162B2 (en) Unit for opening insert for test tray and method of mounting semiconductor device using the same
KR101532952B1 (ko) 테스트핸들러용 인서트 및 조작장치
JP3412114B2 (ja) Ic試験装置
KR100942527B1 (ko) 전자부품 시험장치
KR20110006226A (ko) 전자부품 검사장비용 픽앤플레이스장치 및 픽킹장치와 전자부품을 적재요소에 적재시키는 방법
US8558569B2 (en) Opener for test handler
US20080252317A1 (en) Apparatus for testing system-in-package devices
US6873169B1 (en) Carrier module for semiconductor device test handler
KR101559396B1 (ko) 테스트핸들러용 인서트 및 조작장치
KR100946335B1 (ko) 커스터머 트레이 이송 유닛, 커스터머 트레이 이송 방법 및커스터머 트레이 이송 유닛을 포함하는 테스트 핸들러
KR20090086956A (ko) 트레이 반송장치 및 이를 구비한 전자부품 시험장치
KR100739475B1 (ko) 반도체 소자 테스트 핸들러용 캐리어 모듈
KR100958278B1 (ko) 에스에스디(ssd) 언로딩장치
KR102658477B1 (ko) 반도체 패키지 테스트 장치
KR102312864B1 (ko) 커스터머 트레이 언로딩 유닛
KR20140043235A (ko) 테스트핸들러용 인서트
US20080252319A1 (en) Apparatus for testing system-in-package devices
KR101228461B1 (ko) 적재 테이블
KR20090132224A (ko) 테스트핸들러용 적재요소
TW202129821A (zh) 晶圓搬送單元及晶圓搬送方法
KR20150041682A (ko) 테스트핸들러
KR20190082173A (ko) 테스트핸들러
KR20200121192A (ko) 테스트 핸들러용 인서트, 테스트 핸들러 및 테스트 핸들러의 피검체 배출방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 5