JP2018028526A - トレー交換式バーンイン試験ユニット - Google Patents

Abstract

【課題】半導体デバイスの品種交換時であっても、エアー配管の取付け・取外し作業が発生しない手段を提供する。
【解決手段】テストトレー３００を交換可能に搭載したバーンインボードユニット２００と、該バーンインボードユニット２００を搭載するボードラック１１０とを備え、前記ボードラック１１０は、減圧用試験空間を構成する押圧板１２０と、該押圧板１２０を上下に駆動する複数のエアーシリンダー１３０とを備え、前記バーンインボードユニット２００は、バーンインボードと、コンタクト基板と、減圧用試験空間を構成する真空チャンバー枠と、前記テストトレー３００を搭載するトレー搭載ステージとを備え、前記テストトレー３００は、半導体デバイスを収容するソケットと、トレーフレームとを備えている。
【選択図】図１

Description

本発明は、半導体デバイスのバーンイン試験装置やエージング装置等に使用されるバーンインボードユニットに、半導体デバイスが搭載されたテストトレーを搭載して試験を実施する、トレー交換式バーンイン試験ユニットに関する。

半導体デバイスは、高温或いは低温の環境下で、ストレステストや機能テスト等の電気的特性試験が行われている。
これらの試験の際には、一般に、テストソケットを基板上に実装したバーンインボードが用いられている。

これに対して、一般的なテストソケットではなく、テストトレーを搭載したバーンインボードを用いて試験を行うことを特徴とする発明が、特許文献１に開示されている。

すなわち、特許文献１には、ＪＥＤＥＣ規格トレーと同配列をしたテストトレーに、半導体デバイスの端子を下面にして半導体デバイス１個を搭載するソケットが搭載され、該ソケットはバーンインボード上に搭載されるコンタクト基板との位置合せを行う位置合わせ用ピンを有し、さらにテストトレー上でフローティングする機構を備え、前記半導体デバイスの個々の端子と電気的接続を行う端子を有し、且つフローティング機構を備えるコンタクト基板に設けられた位置合わせ用の孔と嵌合することで、相互の位置決めを行う発明が開示されている。

特許文献１に係る発明は、半導体デバイスのパッケージ表面を押圧する押圧板と、該押圧板を上下に駆動するエアーシリンダーとをバーンインボードユニットに搭載しているため、半導体デバイスの品種交換時は、エアー配管の取付け・取外し作業が発生し、且つすべての構成部材が品種交換の対象になるという課題があった。
また、ＪＥＤＥＣ規格トレーからの移し替えが可能なテストトレーの配列に限定したテストトレーを使用した検査装置であるので、トレーフレームへの挿抜、フローティング及びコンタクト基板との位置合せを行う複数のピンの設置スペースと、半導体デバイスを収容するスペースの確保が必要であった。
そのため、狭ピッチ化・多ピン化及び小型化が進む現在、テストトレーをＪＥＤＥＣ規格トレーと同じサイズ・同じ配列で構成することは、スペース不足で対応できない場合があるという課題があった。
さらに、トレー搬送中の半導体デバイスの落下防止に関する技術が開示されなく、搬送中の振動等で半導体デバイスがトレーから落下するという課題があった。

本発明の課題を解決するための手段は、下記のとおりである。

第1に、
テストトレーを交換可能に搭載したバーンインボードユニットと、
該バーンインボードユニットを搭載するボードラックとを備えたトレー交換式バーンイン試験ユニットであり、
前記ボードラックは、
減圧用試験空間を構成する押圧板と、
該押圧板を上下に駆動する複数のエアーシリンダーとを備え、
前記バーンインボードユニットは、
回路部品等を実装するバーンインボードと、
前記半導体デバイスとの電気的接続を行うコンタクト基板と、
減圧用試験空間を構成する真空チャンバー枠と、
前記テストトレーを搭載するトレー搭載ステージとを備え、
前記テストトレーは、半導体デバイスを収容する複数のソケットと、
トレーフレームとを備え、
前記トレー搭載ステージに搭載される際、前記バーンインボードユニットと位置合せを行う機能を有することを特徴とする、トレー交換式バーンイン試験ユニット。
ここで、本発明に係るトレー交換式バーンイン試験ユニットは、半導体デバイスのバーンイン試験装置やエージング装置等に使用されるものであり、半導体デバイスが搭載されたテストトレーを交換できるように搭載し、前記半導体デバイスの端子と前記バーンインボードユニットに搭載されたコンタクト基板の端子間の電気的接続に真空圧を利用して試験を行うものである。

第２に、
前記テストトレーのソケットは、
前記半導体デバイスを１個或は複数個収容する半導体デバイス収容孔が形成されたＩＣホルダーと、
該ＩＣホルダーの下側に設置され、該ＩＣホルダーに収容された前記半導体デバイスの端子をガイドする端子位置決めシートと、
半導体デバイス収容孔に収容された前記半導体デバイスを閉じ込めるソケット蓋と、
それらを組込む上下に分割されたソケットフレームとを備え、
半導体デバイスの端子との位置決めを行い、さらに前記テストトレー上で所定の範囲にフローティングし、前記コンタクト基板との位置合せを行う機能を有することを特徴とする、前記第１に記載のトレー交換式バーンイン試験ユニット。
前記ＩＣホルダーは、前記半導体デバイスを収容する孔の４辺の上部に傾斜を設けることができる。
このように傾斜を設けることで、半導体デバイスの挿入性を高めることが可能となる。
また、前記端子位置決めシートは、耐熱性の高い、加工性の良いポリイミド樹脂等の材質で製作することで、レーザー加工により０．２ｍｍ、或は０．３ｍｍピッチ等の狭ピッチ・小径の穴明加工が可能になる。
さらに、前記端子位置決めシートは、前記ＩＣホルダーに設けられた半導体デバイス収容孔と相対する位置に、前記半導体デバイスの端子をガイドして位置決めを行う端子位置決め孔を形成することができる。
前記ソケット蓋は、前記ＩＣホルダーの上面に接し、該ソケット蓋の片端に水平方向の回転軸を持って開閉するように前記ソケットフレームに取り付けられている。

第３に、
前記ソケット蓋は、半導体デバイスの上部空間を閉鎖する凸部を形成したことを特徴とする、前記第２に記載のトレー交換式バーンイン試験ユニット。
該ソケット蓋の凸部は、前記ＩＣホルダーと前記端子位置決めシートで構成される半導体デバイス収容孔に収容された前記半導体デバイスの上面を、押圧しない程度に接触し、或は微小隙間をもって閉鎖可能とするために、その凸部分の寸法が決定されるものである。
また、該凸部は、前記ソケット蓋の下面に、半導体デバイスの大きさに対応して形成するものであり、ソケットに１個の半導体デバイスを収納するタイプでは、１個の凸部を形成し、例えば、ソケットに９個の半導体デバイスを収納するタイプでは、各半導体デバイスの収納位置に合致して、９個の凸部を形成することができる。
また、前記ソケット蓋は、熱伝導性の高いアルミニューム等の材質で製作することができる。
このように構成することで、前記押圧板が、前記エアーシリンダーの押圧力により降下し、該ソケット蓋を押圧することで前記テストトレーが押し下げられ、さらに前記減圧用試験空間を減圧することで該テストトレーがさらに押下げられ、該テストトレーに収容された前記半導体デバイスの端子と前記コンタクト基板の端子との接続が行われる。
第４に、
前記ソケット蓋に形成した凸部が、前記半導体デバイス収容孔が複数個あるＩＣホルダーに収容する半導体デバイスに対応して、複数個あることを特徴とする、前記第３に記載のトレー交換式バーンイン試験ユニット。

本発明によれば以下の効果を奏することができる。

第１の発明によれば、減圧用試験空間を構成する押圧板と、該押圧板を上下に駆動する複数のエアーシリンダーとをボードラック側に備えることで、バーンインボードユニットには押圧板、エアーシリンダー及びエアー配管などが取り付けられていない為、品種交換はバーンインボードユニットとテストトレーだけの交換で良く、簡単な挿抜操作で実施できる。
また、ソケットには半導体デバイスが１個、或は複数個を収容することができ、ＷＬＣＳＰやＣＳＰ等の狭ピッチ・多ピン・薄型・小型パッケージ等のテストトレーへの搭載が可能である。
さらに、テストトレーの大きさもＪＥＤＥＣ規格トレーによる制約がなく、バーンインボードサイズに合わせて、１トレーでも複数のトレーでも構成することが可能である。
よって、ＷＬＣＳＰやＣＳＰ等の狭ピッチ・多ピン・薄型・小型パッケージ等のソケットへの半導体デバイスの挿入性が高められ、且つ１個或は複数個の半導体デバイスをソケット内で精度良く位置決めすることができる。

第２の発明によれば、個々の半導体デバイスに対応するソケット蓋を設けたので、テストトレー搬送中の半導体デバイスの飛び出し・落下等を防止することができる。
また、半導体デバイスに加わる外部からの力はコンタクトピンの接触圧だけであり、この接触圧を個々の半導体デバイスに対応するソケット蓋の底面で均等に受けることができるため、０．１ｍｍ或は０．２ｍｍ等の薄いパッケージ厚で、外形サイズが大きい半導体デバイスのクラック等の破損を防止できる。
この際、テストトレーへの半導体デバイスの搭載・取出し作業は、前記ソケット蓋を開閉することで、且つ従来のクラムセルソケットのハンドリングと同じ技術で、従来のボードハンドラーを利用することができる。
さらに、ソケット蓋を設けることで、ソケット蓋の上面を押圧する押圧板の底面側を平板化することができ、ボードラック側に押圧板を設けることが可能となる。
さらにまた、押圧板とソケット蓋の材質としてアルミニューム等の熱伝導性の良い材料を使用することで、押圧板から伝わる熱を効率よく半導体デバイスへ伝導することができる。

本発明に係るトレー交換式バーンイン試験ユニットの斜視図である。 本発明に係るトレー交換式バーンイン試験ユニットの要部における縦断面図である。 本発明に係るバーンインボードユニットとテストトレーとの組み合わせを説明するための斜視図であり、テストトレーを浮かした状態で示したものである。 本発明に係るトレー交換式バーンイン試験ユニットのテストトレー上の一つのソケット、及び該ソケットと相対する位置に搭載されるコンタクト基板の関係を示す斜視図である。 本発明に係るトレー交換式バーンイン試験ユニットのバーンインボードユニットの構成を示す斜視図である。 本発明に係るトレー交換式バーンイン試験ユニットのテストトレーの構成を示す斜視図である。 本発明に係るトレー交換式バーンイン試験ユニットのテストトレーに搭載されるソケットの外観を示す斜視図である。 本発明に係るトレー交換式バーンイン試験ユニットの半導体デバイスを１個収容するタイプのソケットの構成を示す斜視図である。 図８に示すソケットを分解して示す斜視図である。 図９に示すＩＣホルダーと端子位置決めシートの構成を示す斜視図である。 本発明に係るトレー交換式バーンイン試験ユニットの半導体デバイスを９個収容するタイプのソケットの構成を示す斜視図である。 図１１に示すソケットを分解して示す斜視図である。 図１２に示すＩＣホルダーと端子位置決めシートの構成を示す斜視図である。 本発明に係るトレー交換式バーンイン試験ユニットを搭載したバーンイン試験装置の斜視図である。

以下、本発明を実施するための形態を、ＢＧＡ及びＣＳＰ等の狭ピッチパッケージを引用し、図面を参照しつつさらに具体的に説明する。
ここで、添付図面において同一の部材には同一符号を付しており、また重複した説明は省略されている。
なお、ここでの説明は本発明が実施される一形態であることから、本発明は該当形態に限定されるものではない。

図１に示される本発明に係るトレー交換式バーンイン試験ユニット１００は、フレーム部材で構成されるボードラック１１０、該ボードラック１１０に挿入するバーンインボードユニット２００、該ボードユニット２００に組み合わせるテストトレー３００から構成されている。
複数の半導体デバイスＤを搭載するテストトレー３００は、バーンインボードユニット２００に搭載し、また、取出しができる機構になっている。

また、ボードラック１１０には、バーンインボードユニット２００に搭載したテストトレー３００を下方へ押下げる長方形状の押圧板１２０が、各テストトレー３００に対応する位置に各々設けられている。
さらに、ボードラック１１０には、該押圧板１２０を上下動させるエアーシリンダー１３０が、１枚の押圧板１２０の各角部に対応して４個ずつ取り付けられている。

各押圧板１２０には、図示は省略する減圧用真空ポンプからの配管を接続する真空吸引口１４０が１個設けられている。

図２に示すように、トレー交換式バーンイン試験ユニットの要部は、テストトレー３００をトレー搭載ステージ２５０に搭載した直後の試験開始前には、減圧用真空ポンプ（図示は省略）が停止し、ボードラック１１０に取付けられたエアーシリンダー１３０のロッド１３１の端部が上方に移動することで、該ロッド１３１と接続する押圧板１２０が上方に移動している。
図２中、２００はバーンインボードユニット、２１０はバーンインボード、２２０は真空チャンバー枠、２３０はボードフレーム、２４０はコンタクト基板、１２１は下降位置で真空チャンバー枠２２０に接触する真空シール、１５０は真空チャンバー枠２２０及び真空シール１２１によって構成される減圧用試験空間、３００はテストトレーを示している。

図３に示すように、バーンインボードユニット２００のトレー搭載ステージ２５０に、テストトレー３００が搭載されている。
なお、図を理解するため、テストトレー３００は、トレー搭載ステージ２５０から浮かした状態で図示している。
ここで、テストトレー３００が押圧板１２０（図２参照）で押し下げられる時には、バーンインボードユニット２００上に設けられた位置決めピン２６０とテストトレー３００に設けられた位置合わせ用孔３３０の嵌合により、位置合せが行われる。

図４に示すように、半導体デバイスＤを搭載するソケット３１０と、該ソケット３１０が搭載されるトレーフレーム３２０とがあり、該トレーフレーム３２０の下方側に、半導体デバイスＤの端子と接続するコンタクト基板２４０及びバーンインボード２１０が組み合わせられている。
ソケット３１０とコンタクト基板２４０の位置合せは、ソケット３１０に設けられた位置合わせ用孔３１６とコンタクト基板２４０に設けられた位置合せピン２４１の嵌合により行われる。
図示は省略するが、ソケット３１０は、トレーフレーム３２０に対し所定の範囲でフローティングする機構を有している。
なお、ソケット３１０に搭載される半導体デバイスＤの端子とソケット３１０との位置合せは、後述の図９、図１０、図１２、図１３で説明する。

図５に示すように、バーンインボードユニット２００は、一端側に接続端子を有する長方形状のバーンインボード２１０、四角状の真空チャンバー枠２２０、ボードフレーム２３０、コンタクト基板２４０、トレー搭載ステージ２５０、トレー位置合せピン２６０により構成されている。
前記真空チャンバー枠２２０は、減圧用試験空間１５０（図２参照）を構成するためにバーンインボード２１０の上面の周囲を囲むように設置されている。

前記ボードフレーム２３０は、バーンインボード２１０を補強するために、該バーンインボード２１０の裏面に設置されている。
前記コンタクト基板２４０は、半導体デバイスＤ（図４参照）の端子と電気的接続を行うようにバーンインボード２１０の上面に形成されている。
前記トレー位置合せピン２６０は、テストトレー３００（図３参照）との位置合せを行うことができるように構成されている。

図６に示すように、テストトレー３００は、各々半導体デバイスＤ（図４参照）を収容するために縦横に複数個が配置されたソケット３１０、該ソケット３１０を搭載するためのトレーフレーム３２０、及びバーンインボードユニット２００（図３参照）との位置合せを行うトレー位置合せ用孔３３０により構成されている。
図７は、半導体デバイスＤ（図４参照）を１個或は複数個収容するソケット３１０の単体の外観について、ソケット蓋３１３が閉じられた状態を示している。

図８から図１０に示すように、半導体デバイスＤを１個収容するタイプのソケット３１０は、開閉可能なソケット蓋３１３、ＩＣホルダー３１４、端子位置決めシート３１５、上部ソケットフレーム３１１及び下部ソケットフレーム３１２とで構成されている。
ソケット蓋３１３は、前記ＩＣホルダー３１４の上面に接し、片端側に位置する水平方向の回転軸を持って開閉するように、前記上部ソケットフレーム３１１に取り付けられている。
このようにソケット蓋３１３を設けることで、テストトレー３００搬送中の半導体デバイスＤの飛び出し・落下等を防止できる。

また、ソケット蓋３１３の下面には、半導体収容孔３１７に収容された半導体デバイスＤの上面を押圧しない程度に接触し、或は微小隙間をもって閉鎖可能となるように凸部３１３ａが設けられている。
これにより、半導体デバイスＤに加わる外部からの力は、コンタクト基板２４０の接触圧だけとなるので、この接触圧をソケット蓋３１３で均等に受けることが可能となり、その結果、０．１ｍｍ或は０．２ｍｍ等の薄いパッケージ厚で、外形サイズが大きい半導体デバイスＤのクラック等の破損を防止できる。

また、該ソケット蓋３１３を熱伝導性の高いアルミニューム等の材質で製作することにより、押圧板１２０がエアーシリンダー１３０の推力により降下し、ソケット蓋３１３を押圧することにより、押圧板１２０から伝わる熱を半導体デバイスＤへ効率よく伝導することができる。

図８〜図１０に示すＩＣホルダー３１４は、半導体デバイスＤを１個収容する半導体収容孔３１７を有している。
前記端子位置決めシート３１５は、半導体デバイス収容孔３１７に収容された半導体デバイスＤの端子をガイドする端子位置決め孔３１８を有している。
該端子位置決めシート３１５は、ＩＣホルダー３１４の下側に設置されている。

ここで、図９に示すように、コンタクト基板２４０（図４参照）との位置合せを行う位置合わせ用孔３１６が、半導体デバイスＤの位置に対応して４箇所ずつ、上部ソケットフレーム３１１、ＩＣホルダー３１４、端子位置決めシート３１５、下部ソケットフレーム３１２に各々形成されている。
また、図９に示すように、位置合わせ用孔３１６より外側の四隅に、組立時の各部品の位置ずれを防止するための位置合わせ用孔３１９ａが、上部ソケットフレーム３１１、ＩＣホルダー３１４、端子位置決めシート３１５に各々形成されている。

前記下部ソケットフレーム３１２には、前記位置合わせ用孔３１９ａに対応する位置決めピン３１９が上面側の四隅に形成されている。
前記位置決めピン３１９に、前記各位置合わせ用孔３１９ａを組み合わせることにより、組立時の位置ずれを防止することができる。
なお、図示は省略するが、ソケット３１０は、トレーフレーム３２０上で所定の範囲にフローティングする。

半導体デバイス収容孔３１７は、半導体デバイスＤの形状に合致するように、四角形状に形成され、その４辺の上部には特に図１０に示すように傾斜が付けられている。
このように、上部に傾斜を設けることで、半導体デバイスＤの半導体デバイス収容穴３１７への収容を容易にしている。

端子位置決めシート３１５は、ＩＣホルダー３１４に設けられた半導体デバイス収容孔３１７と相対する位置に、半導体デバイスＤの端子をガイドし位置決めを行う複数の端子位置決め孔３１８を有している。
このように、端子位置決め孔３１８を設け、半導体デバイスＤのボール状の端子が落とし込むように構成することで、ソケット３１０に収容される半導体デバイスＤの端子の位置決めを可能としている。

ここで、端子位置決めシート３１５を耐熱性の高い、加工性の良いポリイミド樹脂等の材質で製作することにより、０．２ｍｍピッチ或は０．３ｍｍピッチ等狭ピッチのＢＣＡ或はＣＳＰパッケージ等の端子を位置決めする多数の孔を高精度に加工することが可能になり、半導体デバイスＤを高精度に位置決めすることが可能となる。

なお、ＩＣホルダー３１４と端子位置決めシート３１５は接着剤により張り合わせて、下部ソケットフレーム３１２に組込んでも良い。
また、ソケット３１０の位置合わせ用孔３１６は、テストトレー３００に搭載された半導体デバイスＤをボードハンドラーで取り出す時、或は該テストトレー３００に搭載する時、ボードハンドラーのヘッドとの位置合せ用孔としても使用することができる。

図１１から図１３に示すように、半導体デバイスＤを９個収容するタイプのソケット３１０について、基本構成は半導体デバイスＤを一個収容するソケット３１０と同じであるが、１個のソケット３１０に９個の半導体デバイスＤを収納するために、各半導体デバイスＤの収納位置に合致して、９個の凸部３１３ａがソケット蓋３１３の裏面に形成されている。

次に本発明に係るトレー交換式バーンイン試験ユニットの使用例について説明する。
図１４に示すように、トレー交換式バーンイン試験ユニット１００は、バーンイン試験装置４００に搭載されるものであり、詳細には、ボードラック１１０に搭載されるバーンインボードユニット２００に、テストトレー３００が搭載されている。

なお、ボードラック１１０に取り付けられる押圧板１２０の下面は平板化しているので、品種に対応したテストトレー３００を準備することで、すべての半導体デバイスＤの品種に対応することができる。

半導体デバイスＤが搭載されたテストトレー３００は、図１に概略を示すように、バーンインボードユニット２００の上側に、挿入して搭載する。
試験開始時は、図２に示すエアーシリンダー１３０で押圧板１２０を下方へ押下げることで、該押圧板１２０がテストトレー３００と接触し、その後、テストトレー３００が押下げられることになる。
そして、押圧板１２０に取付けられている真空シール１２１が、真空チャンバー枠２２０に接触するまで押し下げられる。
これにより、押圧板１２０とバーンインボードユニット２００のバーンインボード２１０と真空チャンバー枠２２０とで減圧用試験空間１５０が構成される。

次に、図示は省略する減圧用真空ポンプを稼働することで、減圧用試験空間１５０は減圧され、押圧板１２０がテストトレー３００をさらに押し下げ、テストトレー３００に搭載された半導体デバイスＤの端子とバーンインボードユニット２００のコンタクト基板２４０の端子が接続し、半導体デバイスＤの試験が行われる。
試験終了時は減圧用真空ポンプを停止し、エアーシリンダー１３０で押圧板１２０を上方へ押し上げる。
この時テストトレー３００は、トレー搭載ステージ２５０と共に試験開始前の位置に復帰する機構により、バーンインボードユニット２００から取外し可能な位置に復帰する。

本発明は以上のように構成するので、具体的には、次の課題に対応が可能となる。
近年狭ピッチ化する半導体デバイスのバーンインボードの価格は、従来の数倍或はそれ以上に高価格になってきている。
一例ではあるが、０．４ｍｍ〜０．３５ｍｍピッチのＢＧＡパッケージを１２０個前後搭載するメモリー用バーンインボードの価格は１５０万円、或はそれ以上の高額になっているとも言われている。

またＩＯＴデバイスが注目されている現在、半導体デバイスのパッケージもＢＧＡ，ＦＢＧＡ，ＣＳＰ、さらにＷＬＣＳＰと広がり、狭ピッチ化・多ピン化・薄型化・小型化が進展してきている。
現在、０．３ｍｍ〜０．２ｍｍピッチの狭ピッチパッケージのバーンインボードの開発では、部品コストや製作コストが増大するだけでなく、従来のテストソケット方式やソケットの半田ディップ方式では製作が困難な領域になってきている。

本発明のトレー交換式バーンイン試験ユニットは、前記説明以外にも、次の作用効果を有する。
トレー交換方式によりバーンインボードを装置内に常駐させることで、高額化するバーンインボードの投資数を半減することができる。
トレー交換時以外は実稼働することで試験装置の稼働率を改善することができる。

バーンインボードのソケット搭載数を増加し、ボード投資数を削減することができる。
コンタクト基板等の基板への実装に半田付けは不要で製造コストを削減できる。

上記の作用効果により、今後進展すると考えられる狭ピッチパッケージや小パッケージへの対応ができるだけでなく、バーンインボードの投資コストを１／２〜１／３に削減できる効果が期待できる。
また、本発明はバーンイン試験だけでなく、高同測数を必要とする後工程試験にも適用可能である。

Ｄ 半導体デバイス
１００ トレー交換式バーンイン試験ユニット
１１０ ボードラック
１２０ 押圧板
１２１ 真空シール
１３０ エアーシリンダー
１３１ ロッド
１４０ 真空吸引口
１５０ 減圧用試験空間
２００ バーンインボードユニット
２１０ バーンインボード
２２０ 真空チャンバー枠
２３０ ボードフレーム
２４０ コンタクト基板
２４１ 位置決めピン
２５０ トレー搭載ステージ
２６０ トレー位置合せピン
３００ テストトレー
３１０ ソケット
３１１ 上部ソケットフレーム
３１２ 下部ソケットフレーム
３１３ ソケット蓋
３１３ａ 凸部
３１４ ICホルダー
３１５ 端子位置決めシート
３１６ ソケット位置合わせ用孔
３１７ 半導体デバイス収容孔
３１８ 端子位置決め孔
３１９ 位置決めピン
３１９ａ 位置決めピン
３２０ トレーフレーム
３３０ トレー位置合わせ用孔
４００ バーンイン試験装置

特開２０１５−０５５５１１

Claims (2)

1. テストトレーを交換可能に搭載したバーンインボードユニットと、
   該バーンインボードユニットを搭載するボードラックとを備えたトレー交換式バーンイン試験ユニットであり、
   前記ボードラックは、
   減圧用試験空間を構成する下面が平板化されている押圧板と、
   該押圧板を上下に駆動する複数のエアーシリンダーとを備え、
   前記バーンインボードユニットは、
   バーンインボードと、
   コンタクト基板と、
   減圧用試験空間を構成する真空チャンバー枠と、
   前記テストトレーを搭載するトレー搭載ステージとを備え、
   前記テストトレーは、
   半導体デバイスを収容するソケットと、トレーフレームとを備えたことを特徴とする、トレー交換式バーンイン試験ユニット。
2. 前記テストトレーのソケットは、
   前記半導体デバイスを収容する半導体デバイス収容孔が形成されたＩＣホルダーと、
   該ＩＣホルダーの下側に設置され、該ＩＣホルダーに収容された前記半導体デバイスの端子をガイドする端子位置決めシートと、
   半導体デバイス収容孔に収容された前記半導体デバイスを閉じ込めるソケット蓋とを備え、
   前記ソケット蓋は、半導体デバイスの上部空間を閉鎖する凸部を形成したことを特徴とする、前記請求項１に記載のトレー交換式バーンイン試験ユニット。