JPH1126243A

JPH1126243A - 複合電子部品

Info

Publication number: JPH1126243A
Application number: JP9195116A
Authority: JP
Inventors: Katsuhisa Imada; 勝久今田; Motoi Nishii; 基西井; Hiroyuki Takeuchi; 宏幸竹内; Naomasa Ooiwa; 直応大岩; Yoshihiro Nishinaga; 良博西永
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1997-07-04
Filing date: 1997-07-04
Publication date: 1999-01-29
Anticipated expiration: 2017-07-04
Also published as: KR100309158B1; JP3650949B2; US20010030593A1; US6462638B2; US6294976B1; TW381277B; KR19990013544A

Abstract

(57)【要約】【課題】内部電極のマイグレーションや、絶縁抵抗の
低下を防止することが可能で、各素子間の絶縁信頼性に
優れた複合電子部品を提供する。【解決手段】磁性体セラミック（積層体）１中に、複
数の素子（インダクタンス素子）２が並列に配設された
構造を有する複合電子部品において、隣り合う素子２
（２ａ，２ｂ）間に絶縁体４を配設する。また、複数の
素子２のうち、隣り合う素子２（２ａ，２ｂ）を積層体
内部の異なる平面上に配設するとともに、隣り合う素子
２（２ａ，２ｂ）の、積層方向について中間に位置する
層（中間層）の少なくとも一部に、隣り合う素子２（２
ａ，２ｂ）間の絶縁性を向上させるための絶縁体４を配
設する。また、隣り合う素子間に壁状の絶縁体を配設す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本願発明は、電子部品に関
し、詳しくは、セラミック中に、インダクタンス素子、
抵抗素子、コンデンサ素子などの素子が複数配設された
構造を有する複合電子部品に関する。

【０００２】

【従来の技術】従来、コンピュータなどのＯＡ機器のイ
ンターフェースラインに使用されるノイズ除去インター
フェース（ノイズ除去フィルタ素子）として、例えば、
図７に示すような複合インダクタ部品（複合電子部品）
が使用されている。この複合インダクタ部品は、実装面
積を小さくして、高密度実装を行うことができるよう
に、内部電極層１２をコイル状に形成してなる複数個
（この実施形態では４個）のインダクタンス素子２を、
磁性体セラミック（フェライト）層を積層してなる積層
体１の内部の、同一平面上に一列に配設するとともに、
積層体１の外側に、引出し電極部１３を介して上記の各
インダクタンス素子２と導通する複数の外部電極３を配
設することにより形成された一体焼成型の複合インダク
タ部品である。

【０００３】

【発明が解決しようとする課題】しかし、上記従来の複
合インダクタ部品においては、各インダクタンス素子の距離が近いこと、各インダクタンス素子が同一の磁性体セラミック（フ
ェライト）層上に形成されていること、磁性体セラミック（フェライト）の絶縁抵抗値が１０
⁹〜１０¹⁰Ω・cm程度と絶縁性能がそれほど高くないこ
となどの理由から、各インダクタンス素子間に高い電圧が
印加されると、積層面に沿って内部電極のマイグレーシ
ョンが発生したり、絶縁抵抗の低下が発生したりすると
いう問題点がある。

【０００４】本願発明は、上記問題点を解決するもので
あり、内部電極のマイグレーションや、絶縁抵抗の低下
を防止することが可能で、各素子間の絶縁信頼性に優れ
た複合電子部品を提供することを目的とする。

【０００５】

【課題を解決するための手段】上記目的を達成するため
に、本願発明（請求項１）の複合電子部品は、磁性体セ
ラミック中に、複数の素子が並列に配設された構造を有
しており、隣り合う素子間の絶縁性を向上させるため
に、隣り合う素子間に絶縁体を配設したことを特徴とし
ている。

【０００６】隣り合う素子間に絶縁体を配設することに
より、素子間の絶縁性を向上させ、内部電極のマイグレ
ーションや、絶縁抵抗の低下を防止して、素子間の絶縁
信頼性を向上させることが可能になる。

【０００７】また、本願発明（請求項２）の複合電子部
品は、磁性体セラミック層と、素子を構成する内部電極
とを積層することにより形成された積層体中に複数の素
子が並列に配設されており、かつ、前記複数の素子のう
ち、隣り合う素子が積層体内部の異なる平面上に配設さ
れているとともに、隣り合う素子の、積層方向について
中間に位置する層（中間層）の少なくとも一部に、隣り
合う素子間の絶縁性を向上させるための絶縁体が配設さ
れていることを特徴としている。

【０００８】複数の素子のうちの、隣り合う素子を、積
層体内部の異なる平面上に位置するように配設すること
によって、内部電極のマイグレーションをさらに起こり
にくくすることが可能になるとともに、隣り合う素子
の、積層方向について中間に位置する層（中間層）の少
なくとも一部に絶縁体を配設することにより、素子間の
絶縁信頼性を向上させることが可能になる。

【０００９】また、本願発明（請求項３）の複合電子部
品は、前記絶縁体が、隣り合う素子間に絶縁体を積層す
ることにより形成された、隣り合う素子間を仕切る壁状
の絶縁体であることを特徴としている。

【００１０】絶縁体として、隣り合う素子間に絶縁体を
積層することにより、素子間を仕切る壁状の絶縁体を形
成するようにした場合、内部電極のマイグレーションや
絶縁抵抗の低下を防止することが可能になり、隣り合う
素子間の絶縁性をさらに高めることが可能になる。な
お、壁状の絶縁体は、例えば、素子を形成する際に、絶
縁体パターンを配設したセラミックグリーンシートを積
層することにより容易に形成することが可能である。な
お、本願発明において、壁状の絶縁体とは、セラミック
グリーンシートを介して絶縁体層が複数枚積層されて隙
間のある壁状になっているような場合や、文字通り、隙
間のない一枚の壁状になっている場合などを含む広い概
念であり、具体的な形状や形成方法に特別の制約はな
い。

【００１１】また、本願発明（請求項４）の複合電子部
品は、前記磁性体セラミックが１０⁹〜１０¹⁰Ω・cmの
絶縁抵抗値を有するものであることを特徴としている。

【００１２】種々の電気的特性を考慮すると、磁性体セ
ラミック又は誘電体セラミックとして、必ずしも十分に
絶縁抵抗値の大きくない、１０⁹〜１０¹⁰Ω・cm程度の
絶縁抵抗値を有するものを用いることが必要になる場合
があるが、そのような場合に、本願発明を適用すること
により、内部電極のマイグレーションや絶縁抵抗の低下
を防止して、素子間の絶縁信頼性を向上させることが可
能になる。なお、絶縁抵抗値が１０⁹〜１０¹⁰Ω・cm程
度のセラミックとしては、例えばフェライトが例示され
るが、これ以外の材料を用いた場合にも、本願発明を適
用することが可能である。

【００１３】また、本願発明（請求項５）の複合電子部
品は、前記絶縁体が１０¹²Ω・cm以上の絶縁抵抗値を有
するものであることを特徴としている。

【００１４】絶縁体として、１０¹²Ω・cm以上の絶縁抵
抗値を有するものを用いることにより、素子間の絶縁性
を向上させ、本願発明を実効あらしめることができる。
１０¹²Ω・cm以上の絶縁抵抗値を有する絶縁体として
は、Ｂ，Ｚｎ，Ｃａ，Ａｌ，Ｓｉなどの少なくとも一種
を含むガラスや、アルミナなどが例示されるが、さらに
その他の材料を用いることも可能である。

【００１５】また、本願発明（請求項６）の複合電子部
品は、前記複数の素子がインダクタンス素子、抵抗素
子、及び、コンデンサ素子からなる群より選ばれる少な
くとも１種であることを特徴としている。

【００１６】たとえば、セラミック層として磁性体セラ
ミック層を用い、この磁性体セラミック層と内部電極層
を交互に積層し、各内部電極を導通させることによりコ
イル状のインダクタンス素子を形成することにより、小
型で、内部電極のマイグレーションや絶縁抵抗の低下が
なく、インダクタンス素子間の絶縁信頼性に優れた複合
インダクタ部品を得ることが可能になる。また、セラミ
ック層として磁性体セラミック層を用い、この磁性体セ
ラミック層と内部電極層を交互に積層することにより、
セラミック中にコンデンサ素子を形成するようにした場
合、小型で、内部電極のマイグレーションや絶縁抵抗の
低下がなく、コンデンサ素子間の絶縁信頼性に優れた複
合コンデンサ部品を得ることが可能になる。また、同様
にして、セラミック中に抵抗素子を形成することも可能
である。

【００１７】なお、本願発明の複合電子部品において
は、セラミック中にインダクタンス素子、抵抗素子、及
びコンデンサ素子の２種以上を組み合わせて配設するこ
とも可能である。

【００１８】

【発明の実施の形態】以下、本願発明の実施形態を図に
基づいて説明する。［実施形態１］図１(ａ)は本願発明の一実施形態にかか
る複合電子部品（この実施形態では複合インダクタ部
品）を示す斜視図、図１(ｂ)はその正面断面図である。

【００１９】この実施形態の複合インダクタ部品は、図
１(ａ)及び図１(ｂ)に示すように、内部電極層１２（図
２）をコイル状に形成してなる複数個（この実施形態で
は４個）のインダクタンス素子２（２ａ，２ｂ）を、磁
性体セラミック（フェライト）層１１（図２）を積層し
てなる積層体１の内部に、交互に異なる平面上に位置す
るように並列に配設し、かつ、隣り合うインダクタンス
素子２（２ａ，２ｂ）の、積層方向について中間に位置
する層（中間層）に、複数（３つ）の絶縁体４を配設す
るとともに、積層体１の外側に、引出し電極部１３を介
して上記の各インダクタンス素子２と導通する複数の外
部電極３を配設することにより形成されている。

【００２０】なお、各インダクタンス素子２（２ａ，２
ｂ）は、具体的には、互に隣り合う各インダクタンス素
子２ａ，２ｂが交互に積層体１の内部の２つの異なる平
面（上段層及び下段層）に位置するように配設されてい
る。なお、図１において、インダクタンス素子２ａは一
方の平面（上段層）上に配設されたインダクタンス素子
２を示しており、インダクタンス素子２ｂは他方の平面
（下段層）上に配設されたインダクタンス素子２を示し
ている。

【００２１】また、各絶縁体４は、上段層と下段層の間
の中間層に配設されており、各絶縁体４は、平面的に見
た場合に、各インダクタンス素子２の間に位置するよう
に配設されている。

【００２２】次に、この複合インダクタ部品の製造方法
を、図２に基づいて説明する。まず、所定の位置にスル
ーホール１５が形成された複数の磁性体セラミックシー
ト１１のインダクタンス素子２（２ａ）（図１）を形成
すべき位置に導体パターン（内部電極層）１２を配設す
ることにより、第１の磁性体セラミックシート群１１ａ
を形成する。なお、磁性体セラミックシート群１１ａの
導体パターン１２のうちの最上層及び最下層の導体パタ
ーン１２ａ，１２ｂには、それぞれ引出し電極部１３が
一体に形成されている。

【００２３】そして、同様の方法により、複数の磁性体
セラミックシート２１の、インダクタンス素子２（２
ｂ）（図１）を形成すべき所定の位置に導体パターン
（内部電極層）１２を配設することにより、第２の磁性
体セラミックシート群２１ａを形成する。

【００２４】なお、導体パターン（内部電極層）１２
は、例えば、未焼成の磁性体セラミックシート（グリー
ンシート）に、所定のパターンになるように導電ペース
トを印刷することにより形成することができる。

【００２５】そして、このようにして形成された磁性体
セラミックシート群１１ａ，２１ａの間に、絶縁体パタ
ーン１４が配設された磁性体セラミックシート３１及び
この磁性体セラミックシート３１を挟むようにその両面
側に絶縁体パターンや導体パターンなどが配設されてい
ない磁性体セラミックシート４１を介在させるととも
に、第１の磁性体セラミックシート群１１ａの上面及び
第２の磁性体セラミックシート群２１ａの下面側から導
体パターンが配設されていない磁性体セラミックシート
１６を積層して圧着し、各磁性体セラミックシート１
１，２１に形成された導体パターン１２をスルーホール
１５を介して接続することにより、全体で所定の巻数と
なるようなコイル状のインダクタンス素子２（２ａ，２
ｂ）（図１）を形成する。次に、このようなユニットが
複数個形成されたブロックを所定の位置でカットして焼
成を行う。

【００２６】それから、焼成された積層体１の外側に、
上記引出し電極部１３を介してインダクタンス素子２
（２ａ，２ｂ）と導通する複数の外部電極３（図１）を
形成することにより、図１及び図３に示すような複合イ
ンダクタ部品が形成される。なお、外部電極３は、例え
ば、内部電極層１２を形成するのに用いたものと同一
の、あるいは異なる導電ペーストを印刷して焼き付ける
ことにより形成することが可能であり、またメッキや蒸
着などの他の方法によって形成することも可能である。

【００２７】上記のようにして形成された複合インダク
タ部品は、隣り合う各インダクタンス素子２（２ａ，２
ｂ）が互に異なる平面上に位置するように配設されてお
り、かつ、インダクタンス素子２（２ａ，２ｂ）の間に
絶縁体４が配設されているため、製品を小型化して実装
の高密度化を図ることができるとともに、内部電極のマ
イグレーションや、絶縁抵抗の低下を防止して、インダ
クタンス素子２間の絶縁性を向上させることができる。

【００２８】また、各インダクタンス素子２（２ａ，２
ｂ）がそれぞれコイル状に形成されているため、高イン
ピーダンスを得ることができるとともに、コイルの巻数
を変えることによりインピーダンス特性を調整すること
ができるため、ノイズを効果的に除去することができ
る。

【００２９】また、隣り合う各インダクタンス素子２
（２ａ，２ｂ）が異なる平面上に位置しており、同一平
面上に各インダクタンス素子２（２ａ，２ｂ）を配設す
る場合に比べて、隣り合うインダクタンス素子２（２
ａ，２ｂ）間の距離を大きくとることができるため、磁
気結合や容量結合を抑制してクロストーク特性を向上さ
せ、ノイズや信号が他のインダクタンス素子に飛び移る
ことを防止して信号伝達の信頼性を向上させることがで
きる。

【００３０】［実施形態２］上記実施形態１では、上段
層と下段層の間の中間層に、複数の絶縁体４を、平面的
に見た場合に各インダクタンス素子２ａ，２ｂ間に位置
するような態様で配設した場合について説明したが、図
４(ａ)，(ｂ)に示すように、中間層の全面に絶縁体４を
配設することも可能である。

【００３１】なお、図４(ａ)，(ｂ)において、図１
(ａ)，(ｂ)と同一符号を付した部分は、図１の複合イン
ダクタ部品と同一又は相当する部分を示している。ま
た、この実施形態の複合インダクタ部品は、上記実施形
態１の、３つの絶縁体パターン１４が配設された磁性体
セラミックシート３１（図２）の代わりに、全面に絶縁
体が配設された磁性体セラミックシート（図示せず）を
用いることにより、容易に製造することが可能である。

【００３２】［実施形態３］図５(ａ)は、本願発明のさ
らに他の実施形態にかかる複合電子部品（複合インダク
タ部品）を示す斜視図、図５(ｂ)はその正面断面図であ
る。

【００３３】この実施形態の複合インダクタ部品は、図
５(ａ)及び(ｂ)に示すように、内部電極層１２（図６）
をコイル状に形成してなる複数個（この実施形態では４
個）のインダクタンス素子２を、磁性体セラミック（フ
ェライト）シート５１（図６）を積層してなる積層体１
の内部の同一平面上に所定の間隔をおいて並列に配設
し、かつ、隣り合うインダクタンス素子２の間を仕切る
ように、壁状の絶縁体４ａを配設するとともに、積層体
１の外側に、引出し電極部１３（図６）を介して上記の
各インダクタンス素子２と導通する複数の外部電極３を
配設することにより形成されている。

【００３４】次に、この複合インダクタ部品の製造方法
を、図６に基づいて説明する。まず、所定の位置にスル
ーホール１５が形成された複数の磁性体セラミックシー
ト５１のインダクタンス素子２（図５）を形成すべき位
置に導体パターン（内部電極層）１２を配設するととも
に、壁状の絶縁体４ａを形成すべき位置に絶縁体パター
ン１４を配設することにより、磁性体セラミックシート
群５１ａを形成する。なお、磁性体セラミックシート群
５１ａの導体パターン１２のうちの最上層及び最下層の
導体パターン１２ａ，１２ｂには、それぞれ引出し電極
部１３が一体に形成されている。

【００３５】そして、このようにして形成された磁性体
セラミックシート群５１ａを挟むように磁性体セラミッ
クシート群５１ａの上面及び下面側から導体パターンが
配設されていない磁性体セラミックシート１６を積層し
て圧着し、各磁性体セラミックシート５１に形成された
導体パターン１２をスルーホール１５を介して接続する
ことにより、全体で所定の巻数となるようなコイル状の
インダクタンス素子２を形成する。次に、このようなユ
ニットが複数個形成されたブロックを所定の位置でカッ
トして焼成を行う。

【００３６】それから、焼成された積層体１の外側に、
上記引出し電極部１３を介してインダクタンス素子２と
導通する複数の外部電極３（図５(ａ)）を形成すること
により、図５(ａ)に示すような複合インダクタ部品が形
成される。

【００３７】上記のようにして形成された複合インダク
タ部品は、隣り合うインダクタンス素子２間に絶縁体４
（図５）を積層することにより、インダクタンス素子２
間を仕切る壁状の絶縁体４ａを形成しているので、隣り
合うインダクタンス素子２間をより効率よく絶縁するこ
とが可能になり、内部電極のマイグレーションや、絶縁
抵抗の低下を防止して、インダクタンス素子２間の絶縁
性をさらに向上させることができる。

【００３８】なお、壁状の絶縁体は、上記のように、絶
縁体パターンを配設したセラミックグリーンシートを積
層することにより容易に形成することが可能であるが、
その他の方法で形成することも可能である。

【００３９】なお、上記実施形態１，２においては、４
個のインダクタンス素子を配設した複合インダクタ部品
について説明したが、配設するインダクタンス素子の数
には特に制約はなく、使用条件や用途などに応じてその
数を増減することが可能である。また、上記実施形態で
は、上面からみた場合に、複数のインダクタンス素子が
直線的に一列に並ぶように配設した場合について説明し
たが、インダクタンス素子をジグザグ状に配設すること
も可能であり、その場合、直線状に配設する場合と比べ
て各インダクタンス素子間の距離をより大きくとること
が可能になる。

【００４０】また、本発明の複合電子部品においては、
インダクタンス素子を構成するコイルパターンの形状や
巻数についても特別の制約はなく、使用条件や用途など
を考慮して好ましい形状や巻数を選択することができ
る。

【００４１】また、上記実施形態では、素子がインダク
タンス素子（コイル素子）である場合を例にとって説明
したが、素子の種類には特別の制約はなく、素子が、抵
抗素子やコンデンサ素子などである場合にも本願発明を
適用することが可能である。

【００４２】本願発明は、さらにその他の点においても
上記実施形態に限定されるものではなく、素子や外部電
極などの具体的な形状、構成材料などに関し、発明の要
旨の範囲内において、種々の応用、変形を加えることが
可能である。

【００４３】

【発明の効果】上述のように、本願発明（請求項１）の
複合電子部品は、隣り合う素子間に絶縁体を配設するよ
うにしているので、内部電極のマイグレーションや、絶
縁抵抗の低下を効率よく防止して絶縁信頼性を向上させ
ることができる。

【００４４】また、本願発明（請求項２）の複合電子部
品は、複数の素子のうちの、隣り合う素子を、積層体内
部の異なる平面上に配設するようにしているので、内部
電極のマイグレーションや、絶縁抵抗の低下をより効率
よく防止することが可能になり、絶縁信頼性をさらに向
上させることができる。

【００４５】また、本願発明（請求項３）の複合電子部
品は、隣り合う素子間に絶縁体を積層することにより、
素子間を仕切る壁状の絶縁体を形成するようにしている
ので、隣り合う素子間をさらに効率よく絶縁することが
可能になり、内部電極のマイグレーションや絶縁抵抗の
低下をさらに確実に防止して、絶縁信頼性を大幅に向上
させることができる。

【００４６】また、本願発明によれば、本願の請求項４
の複合電子部品のように、磁性体セラミック又は誘電体
セラミックとして、１０⁹〜１０¹⁰Ω・cmの絶縁抵抗値
を有するものを用いるようにした場合にも、十分な絶縁
信頼性を確保することが可能になり、セラミック材料選
択の自由度を向上させ、所望の特性を有する複合電子部
品を得ることができる。

【００４７】また、本願の請求項５の複合電子部品のよ
うに、絶縁体として、１０¹²Ω・cm以上の絶縁抵抗値を
有するものを用いるようにした場合、素子間の絶縁性を
確実に向上させ、本願発明をより実効あらしめることが
できる。

【００４８】また、本願の請求項６の複合電子部品のよ
うに、素子がインダクタンス素子、抵抗素子、及び、コ
ンデンサ素子のいずれかである場合にも、内部電極のマ
イグレーションや、絶縁抵抗の低下を防止することが可
能で、絶縁信頼性を向上させることができる。

【図面の簡単な説明】

【図１】(ａ)は本願発明の一実施形態にかかる複合電子
部品（複合インダクタ部品）を示す透視斜視図、(ｂ)は
正面断面図である。

【図２】本願発明の一実施形態にかかる複合電子部品
（複合インダクタ部品）の製造方法を示す図である。

【図３】本願発明の一実施形態にかかる複合電子部品
（複合インダクタ部品）の外観構成を示す斜視図であ
る。

【図４】(ａ)は本願発明の他の実施形態にかかる複合電
子部品（複合インダクタ部品）を示す透視斜視図、(ｂ)
はその正面断面図である。

【図５】(ａ)は本願発明のさらに他の実施形態にかかる
複合電子部品（複合インダクタ部品）を示す透視斜視
図、図５(ｂ)はその正面断面図である。

【図６】本願発明のさらに他の実施形態にかかる複合電
子部品の製造方法を示す図である。

【図７】従来の複合電子部品（複合インダクタ部品）を
示す透視斜視図である。

【符号の説明】

１積層体２，２ａ，２ｂ素子（インダクタンス素子）３外部電極４絶縁体４ａ壁状の絶縁体１１，２１，５１磁性体セラミックシート１２導体パターン（内部電極層）１１ａ第１の磁性体セラミックシート群１２ａ最上層の導体パターン１２ｂ最下層の導体パターン１３引出し電極部１４絶縁体パターン１５スルーホール１６，４１導体及び絶縁体パターンが配設されてい
ない磁性体セラミックシート２１ａ第２の磁性体セラミックシート群３１絶縁体パターンが配設された磁性体セラ
ミックシート５１ａ磁性体セラミックシート群

フロントページの続き (72)発明者大岩直応京都府長岡京市天神二丁目26番10号株式会社村田製作所内 (72)発明者西永良博京都府長岡京市天神二丁目26番10号株式会社村田製作所内

Claims

【特許請求の範囲】

【請求項１】磁性体セラミック中に、複数の素子が並列
に配設された構造を有しており、隣り合う素子間の絶縁性を向上させるために、隣り合う
素子間に絶縁体を配設したことを特徴とする複合電子部
品。
【請求項２】磁性体セラミック層と、素子を構成する内
部電極とを積層することにより形成された積層体中に複
数の素子が並列に配設されており、かつ、前記複数の素子のうち、隣り合う素子が積層体内部の異
なる平面上に配設されているとともに、隣り合う素子の、積層方向について中間に位置する層
（中間層）の少なくとも一部に、隣り合う素子間の絶縁
性を向上させるための絶縁体が配設されていることを特
徴とする複合電子部品。
【請求項３】前記絶縁体が、隣り合う素子間に絶縁体を
積層することにより形成された、隣り合う素子間を仕切
る壁状の絶縁体であることを特徴とする請求項１〜２の
いずれかに記載の複合電子部品。
【請求項４】前記磁性体セラミックが１０⁹〜１０¹⁰Ω
・cmの絶縁抵抗値を有するものであることを特徴とする
請求項１〜３のいずれかに記載の複合電子部品。
【請求項５】前記絶縁体が１０¹²Ω・cm以上の絶縁抵抗
値を有するものであることを特徴とする請求項１〜４の
いずれかに記載の複合電子部品。
【請求項６】前記複数の素子がインダクタンス素子、抵
抗素子、及び、コンデンサ素子からなる群より選ばれる
少なくとも１種であることを特徴とする請求項１〜５の
いずれかに記載の複合電子部品。