WO2020035968A1 - 平面アレイコイル及びスイッチング電源装置 - Google Patents

平面アレイコイル及びスイッチング電源装置 Download PDF

Info

Publication number
WO2020035968A1
WO2020035968A1 PCT/JP2019/007492 JP2019007492W WO2020035968A1 WO 2020035968 A1 WO2020035968 A1 WO 2020035968A1 JP 2019007492 W JP2019007492 W JP 2019007492W WO 2020035968 A1 WO2020035968 A1 WO 2020035968A1
Authority
WO
WIPO (PCT)
Prior art keywords
coil
conductor pattern
coils
planar array
multilayer substrate
Prior art date
Application number
PCT/JP2019/007492
Other languages
English (en)
French (fr)
Inventor
達也 細谷
三木　修
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2020537364A priority Critical patent/JP6954478B2/ja
Publication of WO2020035968A1 publication Critical patent/WO2020035968A1/ja
Priority to US17/125,677 priority patent/US20210104350A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/346—Preventing or reducing leakage fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/36—Electric or magnetic shields or screens
    • H01F27/366—Electric or magnetic shields or screens made of ferromagnetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F37/00—Fixed inductances not covered by group H01F17/00
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/24—Magnetic cores
    • H01F27/255—Magnetic cores made from particles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H02M3/1586—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel switched with a phase shift, i.e. interleaved

Definitions

  • the present invention relates to a planar array coil in which a plurality of coils are arranged in a plane, and a switching power supply device including the planar array coil.
  • Patent Literature 1 discloses a stacked body in which a plurality of insulating layers and a conductor pattern are stacked, and a first coil and a second coil including a plurality of conductor patterns are provided in a two-tiered manner in the stacked body.
  • An inductor array is disclosed.
  • an object of the present invention is to provide a planar array coil in which unnecessary magnetic coupling between adjacent coils is suppressed, and a switching power supply device including the planar array coil and performing a stable power conversion operation. .
  • the array coil as an example of the present disclosure includes a multilayer substrate on which a plurality of coils are formed.
  • Each of the plurality of coils is formed of a conductor pattern formed on the multilayer substrate, and is arranged on the surface of the multilayer substrate.
  • Each of the plurality of coils has two coil portions in which current turning directions are opposite to each other. And the plurality of coils are arranged in a state where one of the two coil portions is close to each other.
  • one coil portion of a different coil adjacent to each other hardly generates unnecessary magnetic coupling in a parallel running portion. Therefore, unnecessary magnetic coupling between the coils is suppressed.
  • the coil interval can be narrowed accordingly, so that the size can be reduced.
  • a switching power supply device as an example of the present disclosure includes the planar array coil and a power conversion circuit, wherein the plurality of coils have first ends connected to a switching circuit unit of the power conversion circuit. Two ends are connected to a common output unit, and the switching circuit unit applies current to the plurality of coils in multi-phase, so that currents flowing in parallel portions of the adjacent coil units are in the same direction. .
  • the present invention it is possible to obtain a planar array coil in which unnecessary magnetic coupling between adjacent coils is suppressed, and a switching power supply device including the planar array coil and performing a stable power conversion operation.
  • FIG. 1 is a perspective view of the planar array coil 101 according to the first embodiment.
  • FIG. 2 is an exploded plan view showing the structure of one coil of the planar array coil 101 of the first embodiment.
  • FIG. 3 is a perspective view simply showing a state in which the conductor patterns of the respective layers shown in FIG. 2 are stacked.
  • FIG. 4A is a longitudinal sectional view taken along the line X0-X0 in FIG. 1
  • FIG. 4B is a longitudinal sectional view taken along the line X1-X1 in FIG.
  • FIG. 5A is a perspective view showing a state of a current flowing through the planar array coil 101 and a generated magnetic flux
  • FIG. 5B is a cross-sectional view thereof.
  • FIG. 6 is a perspective view of a planar array coil 101C of a comparative example.
  • FIG. 7A is a perspective view showing a state of a current flowing through the planar array coil 101C and a generated magnetic flux
  • FIG. 7B is a cross-sectional view thereof.
  • FIG. 8 is a diagram showing the relationship between the distance D between adjacent coils and the magnetic coupling coefficient k.
  • FIG. 9 is an exploded plan view showing the structure of one coil of the planar array coil according to the second embodiment.
  • FIG. 10 is an exploded plan view showing one coil structure of the planar array coil according to the third embodiment.
  • FIG. 11 is an exploded plan view showing one coil structure of another planar array coil according to the third embodiment.
  • FIG. 12 is an exploded plan view showing one coil structure of still another planar array coil according to the third embodiment.
  • FIG. 13 is an exploded plan view showing one coil structure of the planar array coil according to the fourth embodiment.
  • FIG. 14 is an exploded plan view showing one coil structure of another planar array coil according to the fourth embodiment.
  • FIG. 15 is an exploded plan view showing one coil structure of still another planar array coil according to the fourth embodiment.
  • FIG. 16 is an exploded plan view showing the structure of one coil of the planar array coil according to the fifth embodiment.
  • FIG. 17 is a sectional view of the planar array coil 106 according to the sixth embodiment.
  • FIG. 18A is a diagram illustrating the frequency characteristics of the inductance (reactance) of one coil of the planar array coil 106, and FIG.
  • FIG. 18B is a diagram illustrating the frequency characteristics of the impedance.
  • FIG. 19A is a diagram illustrating the frequency characteristics of the inductance (reactance) of one of the planar array coils of the comparative example, and FIG. 19B is a diagram illustrating the frequency characteristics of the impedance.
  • FIG. 20 is a circuit diagram of a switching power supply device 111 according to the seventh embodiment.
  • FIG. 21 is a waveform diagram of the voltage and current of each part of the switching power supply device shown in FIG.
  • FIG. 22 is a circuit diagram of a switching power supply device 112 including a planar array coil in which four coils L1, L2, L3, and L4 are formed, and a power conversion circuit 20.
  • FIG. 23 is a diagram illustrating a relationship between an output current and an output voltage when the number of switching circuit units that perform parallel control is changed according to the size of a load.
  • FIG. 24 is a plan view of the switching power supply device formed on the multilayer substrate 10.
  • FIG. 1 is a perspective view of the planar array coil 101 according to the first embodiment.
  • FIG. 2 is an exploded plan view showing the structure of one coil of the planar array coil 101 of the present embodiment.
  • FIG. 3 is a perspective view simply showing a state in which the conductor patterns of the respective layers shown in FIG. 2 are stacked.
  • FIG. 4A is a longitudinal sectional view of the X0-X0 portion in FIG. 1
  • FIG. 4B is a longitudinal sectional view of the X1-X1 portion in FIG.
  • FIG. 5A is a perspective view showing a state of a current flowing through the planar array coil 101 and a generated magnetic flux
  • FIG. 5B is a sectional view thereof.
  • the planar array coil 101 of the present embodiment includes a plurality of coils L1, L2, L3 formed on the multilayer substrate 10.
  • the first ends P1 of the coils L1, L2, L3 are connected to a switching circuit of the power conversion circuit, and the second ends P2 of the coils L1, L2, L3 are connected to a common output.
  • the detailed structure of each coil and the power conversion circuit will be described later.
  • the multilayer substrate 10 has a flat plate shape with the X direction as the longitudinal direction and the Y direction as the lateral direction.
  • a plurality of coils L1, L2, L3 are arranged along the longitudinal direction of the multilayer substrate 10. These coils L1, L2, L3 are constituted by conductor patterns formed on the multilayer substrate 10.
  • the coil L1 has two coil portions L1a and L1b
  • the coil L2 has two coil portions L2a and L2b
  • the coil L3 has two coil portions L3a and L3b.
  • the coil portion L1a is composed of the central conductor pattern 1 and the coil-shaped conductor pattern 2 of the coil L1
  • the coil portion L1b is composed of the central conductor pattern 1 and the coil-shaped conductor pattern 3 of the coil L1.
  • the coil portion L2a is constituted by the center conductor pattern 1 and the coil-shaped conductor pattern 2 of the coil L2
  • the coil portion L2b is constituted by the center conductor pattern 1 and the coil-shaped conductor pattern 3 of the coil L2.
  • the coil portion L3a is constituted by the center conductor pattern 1 and the coil-shaped conductor pattern 2 of the coil L3, and the coil portion L3b is constituted by the center conductor pattern 1 and the coil-shaped conductor pattern 3 of the coil L3.
  • the center conductor pattern 1 is formed of a conductor pattern extending from one end or near one end P11 of the multilayer substrate 10 to the other end P12 in the short direction.
  • the coil-shaped conductor pattern 2 includes a first connecting portion extending in the longitudinal direction of the multilayer substrate 10 from the other end P12 of the central conductor pattern 1 to the bending point P21, and a short side of the multilayer substrate 10 from the bending point P21 to the bending point P22.
  • the conductor pattern includes a second connecting portion extending in the direction, and a third connecting portion extending in the longitudinal direction of the multilayer substrate 10 from the bending point P22 to the bending point P23.
  • the coil-shaped conductor pattern 3 includes a first connecting portion extending in the longitudinal direction of the multilayer substrate 10 from the other end P12 of the center conductor pattern 1 to the bending point P31, and a short connecting portion of the multilayer substrate 10 from the bending point P31 to the bending point P32.
  • the conductor pattern includes a second connecting portion extending in the hand direction and a third connecting portion extending in the longitudinal direction of the multilayer substrate 10 from the bending point P32 to the bending point P33.
  • each of the coil-shaped conductor patterns 2 and 3 forms an annular conductor pattern having less than one turn. Then, the second connecting portion (between points P21 and P22) of the center conductor pattern 1 and the coil-shaped conductor pattern 2 is arranged in parallel, and the second connecting portion (point P31- (Between P32) are arranged in parallel.
  • the first end P1 and the second end P2 of the coils L1, L2, L3 are drawn out to one end side of the multilayer substrate 10 in the short direction, and are arranged along the longitudinal direction of the multilayer substrate 10. Further, the first end P1 and the second end P2 are arranged so as to face each other in the thickness direction of the multilayer substrate 10, that is, to overlap in a plan view.
  • FIG. 2 is an example of a case where a multilayer substrate (the multilayer substrate 10 shown in FIG. 1) is manufactured by a build-up method in order to form the planar array coil 101.
  • FIG. 2 shows only the coil conductor patterns formed on each layer of the multilayer substrate 10.
  • Each of the coils L1, L2, L3 in FIG. 1 has the same configuration.
  • a central conductor pattern 1a and two coil-shaped conductor patterns 2a, 3a are formed on the first layer S1, which is a surface layer.
  • a center conductor pattern 1b and two coiled conductor patterns 2b and 3b are formed on the second layer S2, and a center conductor pattern 1c and two coiled conductor patterns 2c and 3c are formed on the third layer S3.
  • the fourth layer S4 has a central conductor pattern 1d and two coiled conductor patterns 2d and 3d formed thereon
  • the fifth layer S5 has a central conductor pattern 1e and two coiled conductor patterns 2e and 2e. 3e is formed.
  • a central conductor pattern 1f and two coil-shaped conductor patterns 2f, 3f are formed.
  • the center conductor patterns 1a to 1f are all linear (segment-shaped), and the coil-shaped conductor patterns 2a to 2f and 3a to 3f are each a conductor pattern having less than one turn.
  • the ends of the coil-shaped conductor patterns 2d and 3d in S4 and the ends of the central conductor pattern 1e in the fifth layer S5 are connected via vias V in the fourth layer S4.
  • the ends of the coil-shaped conductor patterns 2e and 3e of the fifth layer S5 and the ends of the central conductor pattern 1f of the sixth layer S6 are connected via vias V of the fifth layer S5.
  • the coil conductor pattern of the intermediate layer (the second layer S2 to the fifth layer S5) sandwiched between the lowermost layer and the surface layer is composed of two types of coil conductor patterns.
  • the two types of coil conductor patterns are alternately arranged in the stacking direction of the multilayer substrate.
  • the first type coil conductor pattern is formed on the second layer S2 and the fourth layer S4, and the third layer S3 and the fifth layer A second type coil conductor pattern is formed in S5.
  • the end of the central conductor pattern 1a of the first layer S1 is drawn out as a first end P1, and the ends of the coiled conductor patterns 2f and 3f of the sixth layer S6 are connected and drawn out as a second end P2. I have.
  • the example of the coil including the annular conductor pattern having a rounded rectangular shape is shown, but the overall shape is a rectangle, an ellipse, and an ellipse. It may have a shape, a circular shape, or the like.
  • FIG. 5A The straight arrows in FIG. 5A indicate the direction of the current flowing through each coil unit at a certain phase (timing).
  • a loop indicated by a broken line in FIG. 5B indicates a magnetic flux generated in each coil unit at a certain phase (timing).
  • FIG. 5B is a diagram in which the magnetic flux is entered in FIG. That is, currents whose turning directions are opposite to each other flow through the two coil portions L1a and L1b of the coil L1. Similarly, currents with opposite turning directions flow through the two coil portions L2a and L2b of the coil L2, and currents with opposite turning directions flow through the two coil portions L3a and L3b of the coil L3.
  • the coils L1, L2, and L3 are arranged such that one of the two coil portions is adjacent to each other. Specifically, one coil portion L1b of the coil L1 is adjacent to one coil portion L2a of the coil L2, and one coil portion L2b of the coil L2 is adjacent to one coil portion L3a of the coil L3. ing.
  • the coils L1, L2, and L3 are connected to each other so that currents flowing in parallel running portions of adjacent coil portions are in the same direction by the operation of the switching circuit. In the example shown by the arrow in FIG. 5A, a current in the same direction flows through a portion of the adjacent coil portions that run in the Y-axis direction.
  • FIG. 6 is a perspective view of a planar array coil 101C of a comparative example.
  • FIG. 7A is a perspective view showing a state of a current flowing through the planar array coil 101C and a generated magnetic flux, and
  • FIG. 7B is a cross-sectional view thereof.
  • the planar array coil 101C of the comparative example shown in FIGS. 6 and 7A includes a plurality of coils L11, L12, and L13 formed on the multilayer substrate 10.
  • a first terminal P1 of each of the coils L11, L12, L13 is connected to a switching circuit unit of the power conversion circuit, and a second terminal P2 is connected to a common output unit.
  • the coils L11, L12, L13 are composed of the conductor patterns 4a to 4f formed on the multilayer substrate 10, and are arranged along the surface of the multilayer substrate 10.
  • Each of the coils L11, L12, L13 has one coil opening.
  • the magnetic flux ⁇ m causes the adjacent magnetic flux ⁇ m to generate the two adjacent magnetic fluxes.
  • the currents flowing through the two coil sections are not canceled. That is, even if two adjacent coil portions are magnetically coupled to each other via magnetic flux, there is no adverse effect. Therefore, the interval between adjacent coils can be reduced, and the array coil can be downsized.
  • the interval D between one of the coils L1, L2, and L3 is smaller than the opening width W of the coil in the direction of the interval D.
  • the “spacing D” is the spacing between adjacent ones of the coils adjacent to each other in the coil adjacent direction (the longitudinal direction of the multilayer substrate 10 in the example shown in FIG. 1). For example, it is the distance between the coil part L1b of the coil L1 and the coil part L2a of the coil L2.
  • the “opening width W” is the opening width in the coil adjacent direction (the longitudinal direction of the multilayer substrate 10 in the example shown in FIG. 1) of one adjacent coil portion of the mutually adjacent coils. If the coil opening width of each coil portion in the coil adjacent direction differs according to the position in the direction in which the central conductor pattern 1 extends, that is, if the coil opening width is not constant, the maximum value is set to the coil opening width W.
  • the interval from the edge of one conductor pattern to the edge of the other conductor pattern is defined as “spacing D” or “opening width W”.
  • An interval from the center to the center of the line width of the other conductor pattern may be defined as “interval D” or “opening width W”.
  • the coil-shaped conductor patterns of the adjacent coils are arranged adjacent to each other, so that no other conductor is provided therebetween, and the coil-shaped conductor patterns are arranged to face each other in the plane direction with a dielectric interposed therebetween. Is done.
  • Width AW of entire coil 34mm Coil width CW: 10mm Coil length CL: 10 mm Opening width W: 3.3mm Distance D between coil parts: 2mm Center conductor pattern 1 line width: 1.8mm Line width of coiled conductor patterns 2 and 3: 0.8mm
  • the length in the extending direction of the central conductor pattern 1 (the length CL of the coil portion) is larger than the opening width W of the coil portion.
  • the current flowing through the center conductor pattern 1 is the sum of the current flowing through the coil-shaped conductor pattern 2 and the current flowing through the coil-shaped conductor pattern 3, that is, twice the current flowing through the coil-shaped conductor pattern 2.
  • the current density of the center conductor pattern 1 is set to be equal to or substantially equal to the current density of the coil-shaped conductor patterns 2 and 3.
  • the line width of the center conductor pattern 1 is about twice the line width of the coiled conductor patterns 2 and 3.
  • FIG. 8 is a diagram showing the relationship between the magnetic coupling coefficient k and the distance D between adjacent coils.
  • a characteristic line CL1 is a characteristic of the planar array coil 101 of the present embodiment
  • a characteristic line CL2 is a characteristic of the planar array coil 101C of the comparative example.
  • the planar array coil 101 of the present embodiment has a smaller magnetic coupling coefficient k than the planar array coil 101C of the comparative example.
  • the interval D between the coils needs to be 4 mm or more.
  • the interval D between the coils can be made close to 2 mm.
  • FIG. 9 is an exploded plan view showing the structure of one coil of the planar array coil according to the second embodiment. As in the example shown in FIG. 2, FIG. 9 also shows only the coil conductor patterns formed on each layer of the multilayer substrate 10. The coil shown in FIG. 9 does not have the fourth and fifth layers shown in FIG. That is, the first type coil conductor pattern formed on the second and fourth layers in FIG. 2 and the second type coil conductor pattern formed on the third and fifth layers in FIG. Each layer is provided.
  • the number of stacked conductor patterns is determined appropriately.
  • the second layer and the third layer are the minimum units of the repetition period in the stacking direction. If the number of repetitions of the second layer and the third layer is “0”, that is, the coil is composed of the surface layer and the lowermost layer. If the number of repetitions of the second layer and the third layer is “one time”, the coil is composed of the four layers shown in FIG. 9, and if the number of repetitions of the second layer and the third layer is “two times”. As shown in FIG. 2, the coil is composed of six layers. The number of repetitions of the second layer and the third layer may be “three times” or more.
  • FIGS. 10, 11, and 12 are exploded plan views showing one coil structure of the planar array coil according to the third embodiment. As in the examples shown in FIGS. 2 and 9, only the coil conductor patterns formed on each layer of the multilayer substrate are shown. In the conductor pattern constituting the coil of the planar array coil according to the present embodiment, unlike the examples shown in FIGS. 2 and 9, the bent portion is bent not in a round shape but in a right angle.
  • the coil shown in FIG. 10 corresponds to the structure without the second and third layers shown in FIG. In other words, one coil conductor pattern formed on the first layer (surface layer) and one coil conductor pattern formed on the second layer (lowest layer) in FIG. 9 are provided.
  • the coil shown in FIG. 11 is similar to the coil shown in FIG. 9, but in the example shown in FIG. 11, in the coil conductor pattern of the second layer, the coil-shaped conductor pattern 2 b and the coil-shaped conductor pattern 3 b are continuous. are doing.
  • the via V formed in the second layer conducts to the end of the central conductor pattern 1c in the third layer.
  • the coil illustrated in FIG. 12 is similar to the coil illustrated in FIG. 2, but in the example illustrated in FIG. 12, the coil-shaped conductor pattern 2 b and the coil-shaped conductor pattern 3 b are continuous in the coil conductor pattern of the second layer. are doing. In the coil conductor pattern of the fourth layer, the coil-shaped conductor pattern 2d and the coil-shaped conductor pattern 3d are continuous.
  • FIGS. 13, 14, and 15 are exploded plan views showing one coil structure of the planar array coil according to the fourth embodiment. As in the example shown in FIG. 2 and the like, only the coil conductor patterns formed on each layer of the multilayer substrate are shown.
  • the coil shown in FIG. 13 has a central conductor pattern 1a and two coiled conductor patterns 2a and 3a formed on a first layer which is a surface layer. On the second layer, a central conductor pattern 1f and two coiled conductor patterns 2f and 3f are formed. The ends of the first-layer coiled conductor patterns 2a and 3a and the ends of the second-layer central conductor pattern 1f are connected via vias V.
  • the coil shown in FIG. 14 has a central conductor pattern 1a and two coiled conductor patterns 2a and 3a formed on a first layer which is a surface layer.
  • a central conductor pattern 1b and two coil-shaped conductor patterns 2b and 3b are formed in the second layer.
  • a central conductor pattern 1c and two coiled conductor patterns 2c and 3c are formed on the third layer.
  • a central conductor pattern 1f and two coil-shaped conductor patterns 2f, 3f are formed in the fourth layer.
  • the conductor patterns adjacent to each other in the stacking direction are connected via via vias V, respectively.
  • the coil shown in FIG. 15 has a conductor pattern covering six layers.
  • the configuration from the first layer to the third layer is the same as the configuration from the first layer to the third layer of the coil shown in FIG.
  • the fourth layer has a central conductor pattern 1d and two coiled conductor patterns 2d and 3d formed thereon
  • the fifth layer has a central conductor pattern 1e and two coiled conductor patterns 2e and 3e formed thereon.
  • the sixth layer which is the lowermost layer, a central conductor pattern 1f and two coiled conductor patterns 2f, 3f are formed.
  • the conductor patterns adjacent to each other in the stacking direction are connected via vias V, respectively.
  • the conductor pattern of the fourth layer is the same as the conductor pattern of the second layer
  • the conductor pattern of the third layer is the same as the conductor pattern of the fifth layer.
  • the coil shown in FIG. 14 is a coil in which the number of repetitions of the set of the first type coil conductor pattern formed on the second layer and the second type coil conductor pattern formed on the third layer is one.
  • the coil shown in FIG. 15 is a coil in which the set of the first type coil conductor pattern and the second type coil conductor pattern is repeated twice.
  • the coil shown in FIG. 13 can be said to be a coil whose number of repetitions is zero.
  • the coil-shaped conductor patterns 2 and 3 each constitute a spiral conductor pattern of one or more turns.
  • the conductive pattern having one or more turns may be included.
  • the example of the coil including the spiral conductor pattern whose overall shape is a rectangular shape and the annular conductor pattern whose overall shape is a rectangular shape is shown.
  • the shape may be a rounded rectangle, an ellipse, an ellipse, a circle, or the like.
  • FIG. 16 is an exploded plan view showing one coil structure of another planar array coil of the fifth embodiment. This is an example of a case where a multilayer substrate is manufactured by the through via method. As in the example of the embodiment described above, only the coil conductor pattern formed on each layer of the multilayer substrate is shown.
  • a central conductor pattern 1a and two coil-shaped conductor patterns 2a and 3a are formed on a first layer which is a surface layer.
  • a center conductor pattern 1b and two coiled conductor patterns 2b and 3b are formed on the second layer
  • a center conductor pattern 1c and two coiled conductor patterns 2c and 3c are formed on the third layer.
  • a central conductor pattern 1d and two coiled conductor patterns 2d and 3d are formed
  • a central conductor pattern 1e and two coiled conductor patterns 2e and 3e are formed.
  • a central conductor pattern 1f and two coil-shaped conductor patterns 2f, 3f are formed.
  • a plurality of round patterns in FIG. 16 are through vias.
  • the ends of the first-layer central conductor pattern 1a and the ends of the second-layer coiled conductor patterns 2b and 3b are connected via through vias.
  • the end of the second-layer central conductor pattern 1b is connected to the end of the third-layer coiled conductor patterns 2c, 3c via through vias.
  • the end of the third-layer central conductor pattern 1c and the end of the fourth-layer coiled conductor pattern 2d, 3d are connected via a through via, and the end of the fourth-layer central conductor pattern 1d is connected.
  • the ends of the fifth-layer coiled conductor patterns 2e and 3e are connected via through vias.
  • the ends of the fifth-layer central conductor pattern 1e and the ends of the sixth-layer coiled conductor patterns 2f and 3f are connected via through vias.
  • FIG. 17 is a cross-sectional view of the planar array coil 106 according to the sixth embodiment.
  • the structure of the multilayer substrate 10 shown in FIG. 17 is as shown in FIG. 1 and the like, and a plurality of coils are arranged.
  • Magnetic sheets 11 and 12 are stacked on both sides of the multilayer substrate 10.
  • the planar shape of the magnetic sheets 11 and 12 is the same as that of the multilayer substrate 10, and the magnetic sheets 11 and 12 cover the entire surface of the multilayer substrate 10.
  • the magnetic sheets 11 and 12 are formed, for example, by laminating a plurality of thin sheets of magnetic ferrite on a base film, or by molding silicone rubber or other rubber mixed with magnetic ferrite powder into a sheet. .
  • the magnetic sheets 11 and 12 function as magnetic paths for magnetic flux passing through the coil openings. Also, it acts as a magnetic shield layer.
  • the interval D between one of the coils L1, L2, and L3 is smaller than the opening width W of the coil in the direction of the interval D (see FIG. 1).
  • the provision of the magnetic sheets 11 and 12 increases the mutual inductance due to the magnetic coupling between the adjacent coils. Therefore, the coils can be closely arranged without reducing the inductance of the coil alone. The effect is that the area of the array coil can be reduced while obtaining a sufficient inductance.
  • FIG. 18A is a diagram illustrating the frequency characteristics of the inductance (reactance) of one coil of the planar array coil 106 of the present embodiment
  • FIG. 18B is a diagram illustrating the frequency characteristics of the impedance.
  • FIG. 19A is a diagram illustrating the frequency characteristics of the inductance (reactance) of one of the planar array coils of the comparative example
  • FIG. 19B is a diagram illustrating the frequency characteristics of the impedance.
  • the inductance increases over the frequency band from 10 kHz to 100 MHz.
  • the magnetic sheets 11 and 12 have higher magnetic permeability than air or the like, they act as magnetic paths, and the self-inductance of the coil increases.
  • the impedance of the coil increases with the frequency up to the self-resonant frequency exceeding 100 MHz, and the characteristic that the AC resistance increases according to the frequency can be confirmed.
  • FIG. 20 is a circuit diagram of a switching power supply device 111 according to the seventh embodiment.
  • the switching power supply device 111 includes a planar array coil on which coils L1 and L2 are formed, and a power conversion circuit 20.
  • the switching circuit units 21a and 21b of the power conversion circuit 20 each include a high-side MOS-FET and a low-side MOS-FET.
  • the first end of the coil L1 is connected to the output of the switching circuit 21a, and the second end is connected to the common output Po.
  • the first end of the coil L2 is connected to the output of the switching circuit 21b, and the second end is connected to the common output Po, and a smoothing capacitor Co is connected to the output Po.
  • a drive circuit 22a is connected between the gate and source of the MOS-FET of the switching circuit section 21a, and a drive circuit 22b is connected between the gate and source of the MOS-FET of the switching circuit section 21b.
  • the switching control circuit 23 is connected to the drive circuits 22a and 22b.
  • the switching control circuit 23 outputs two-phase drive signals having a phase difference of 180 degrees to the drive circuits 22a and 22b.
  • FIG. 21 is a waveform diagram of the voltage and current of each part of the switching power supply device shown in FIG.
  • a current i1 is an input current flowing in the switching circuit 21a
  • a current i2 is an input current flowing in the switching circuit 21b.
  • the current iL1 is a current flowing through the coil L1
  • the current iL2 is a current flowing through the coil L2.
  • the voltage Vout is an output voltage of the output unit Po.
  • the phase difference between the current waveforms of the input currents i1 and i2 is 180 degrees, and the phase difference between the waveforms of the currents flowing through the coils L1 and L2 is also 180 degrees.
  • the two-phase switching power supply device uses two coils, two sets of switching operations are performed in one switching cycle, and the waveform of the exciting current in two coil currents Can be confirmed.
  • FIG. 22 is a circuit diagram of a switching power supply device 112 including a planar array coil in which four coils L1, L2, L3, and L4 are formed, and a power conversion circuit 20.
  • the switching circuit units 21a, 21b, 21c, 21d of the power conversion circuit 20 are each composed of a high-side MOS-FET and a low-side MOS-FET.
  • the first terminals of the coils L1, L2, L3, L4 are connected to the output units of the switching circuit units 21a, 21b, 21c, 21d, respectively, and the second terminals are connected to a common output unit Po.
  • Driving circuits are connected to the switching circuit units 21a, 21b, 21c, and 21d, respectively.
  • Output units (PWM1, PWM2, PWM3, and PWM4) are connected to the driving circuits of the switching control circuit 23. ing.
  • the switching control circuit 23 outputs four-phase drive signals having a phase difference of 90 degrees from the output units (PWM1, PWM2, PWM3, and PWM4) to the drive circuit.
  • the phase difference between the input current waveforms flowing through the switching circuit units 21a, 21b, 21c, and 21d is 90 degrees, and the waveform of the current flowing through the coils L1, L2, L3, and L4. Is also 90 degrees. Therefore, four sets of switching operations are performed in one switching cycle.
  • the switching control circuit 23 shown in FIG. 22 is a multi-phase PWM controller, and can control the number of switching circuit units to be used among the plurality of switching circuit units 21a to 21d according to the load. That is, it operates in a single phase at the lightest load, operates in four phases at the heaviest load, and operates in two or three phases at a medium load.
  • FIG. 23 is a diagram illustrating the relationship between the output current and the output voltage when the number of switching circuit units that perform parallel control is changed according to the size of the load.
  • the parallel number under the lightest load is single (single-phase control), and the parallel number under the heaviest load is 20 (20-phase control).
  • the number of parallel circuits is set to the minimum number within a range where the output voltage Vout does not fall below 1.8V.
  • the on-duty ratio is D
  • the input voltage is Vin
  • the number of parallel circuits is N
  • the resistance components of the switching circuit and the coil are r
  • the output current is I
  • Vout D ⁇ Vin- (r / N) I Holds. Therefore, by controlling the number N of parallel circuits according to the load of the load, a substantially constant output voltage Vout can be obtained.
  • FIG. 24 is a plan view of the switching power supply device formed on the multilayer substrate 10.
  • coils L1, L2, L3, L4, L5, L6 are formed on the multilayer substrate 10.
  • These coils L1, L2, L3 constitute one planar array coil
  • the coils L4, L5, L6 constitute another planar array coil.
  • the conductor patterns of these coils L1, L2, L3, L4, L5, L6 are shown in a simplified manner.
  • the configuration of the planar array coil including the plurality of coils is as shown in FIG.
  • a switching circuit section 21 and a drive circuit 22 are provided between the two planar array coils.
  • the configuration of the switching circuit unit 21 is as shown in the switching circuit units 21a to 21d shown in FIGS.
  • the configuration of the drive circuit 22 is as shown in the drive circuits 22a and 22b shown in FIG.
  • a switching control circuit 23 is provided near the switching circuit unit 21 and the drive circuit 22.
  • a switching power supply device having a planar array coil in which a plurality of coils are arranged in a limited space on a multilayer substrate can be configured by reducing the interval between adjacent coils.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Coils Of Transformers For General Uses (AREA)
  • Dc-Dc Converters (AREA)

Abstract

平面アレイコイル（１０１）は、電力変換回路のスイッチング回路部に第１端が接続され、第２端が共通の出力部に接続される複数のコイル（Ｌ１，Ｌ２，Ｌ３）が形成された多層基板（１０）を備える。コイル（Ｌ１，Ｌ２，Ｌ３）は多層基板（１０）の面に配列される。コイル（Ｌ１，Ｌ２，Ｌ３）は、電流の旋回方向が互いに逆の関係にある２つのコイル部（Ｌ１ａ，Ｌ１ｂ），（Ｌ２ａ，Ｌ２ｂ），（Ｌ３ａ，Ｌ３ｂ）を備え、コイル（Ｌ１，Ｌ２，Ｌ３）は、２つのコイル部のうち片方のコイル部同士が隣接する状態で配列され、スイッチング回路の動作により、隣接するコイル部のうち並走する部分に流れる電流が同方向になるように、複数のコイル（Ｌ１，Ｌ２，Ｌ３）が互いに接続される。これにより、隣接するコイル間での不要結合による悪影響が抑制された平面アレイコイル（１０１）と、この平面アレイコイル（１０１）を備えて安定した電力変換動作を行うスイッチング電源装置を構成する。

Description

平面アレイコイル及びスイッチング電源装置
　本発明は、複数のコイルが平面に配列された平面アレイコイルと、この平面アレイコイルを備えるスイッチング電源装置に関する。
　従来、複数のコイルが積み重ねて設けられた積層型のインダクタアレイが知られている（例えば、特許文献１参照）。特許文献１には、複数の絶縁層と導体パターンとが積層された積層体によって構成され、積層体内に、複数の導体パターンからなる第１コイルと第２コイルとが２段積みして設けられたインダクタアレイが開示されている。
特開２０１５－７３０５２号公報
　特許文献１に記載のインダクタアレイのように、ヘリカル状の複数のインダクタを、それらの巻回軸が一致するように積み上げた場合、複数のインダクタ同士に不要な磁気結合が生じやすい。そのため、複数のインダクタを用いたＤＣ－ＤＣコンバータ回路を備えるスイッチング電源装置において、各コンバータ回路の電力変換動作において互いに悪影響を及ぼす場合がある。つまり、本来独立して動作すべき各コンバータ回路の電力変換動作に不具合が生じる。このような状況になると、電力変換動作が適切に行われず、スイッチング電源装置の電力変換効率が低下する虞も生じる。
　そこで、本発明の目的は、隣接するコイル間での不要な磁気結合が抑制された平面アレイコイルと、この平面アレイコイルを備えて安定した電力変換動作を行うスイッチング電源装置を提供することにある。
　本開示の一例としてのアレイコイルは、複数のコイルが形成された多層基板を備える。そして、複数のコイルそれぞれは、多層基板に形成された導体パターンで構成され、かつ多層基板の面に配列され、複数のコイルそれぞれは、電流の旋回方向が互いに逆の関係にある２つのコイル部を備え、複数のコイルは、２つのコイル部のうち片方のコイル部同士が近接する状態で配列されている。
　上記アレイコイルによれば、多層基板の面に配列された複数のコイルのうち、互いに隣接する、異なるコイルの片方のコイル部同士は並走部分での不要な磁気結合が殆ど生じない。そのため、コイル間での不要な磁気結合が抑制される。また、その分、コイル間隔を狭くできるので小形化できる。
　また、本開示の一例としてのスイッチング電源装置は、上記平面アレイコイルと、電力変換回路と、を備え、前記複数のコイルは、第１端が前記電力変換回路のスイッチング回路部に接続され、第２端が共通の出力部に接続され、前記スイッチング回路部が、前記複数のコイルに電流をマルチフェーズで通電することで、前記隣接するコイル部のうち並列する部分に流れる電流が同方向となる。
　上記スイッチング電源装置によれば、コイル間の不要な磁気結合が少ないので、安定した電力変換動作が行われる。
　本発明によれば、隣接するコイル間での不要な磁気結合が抑制された平面アレイコイルと、この平面アレイコイルを備えて安定した電力変換動作を行うスイッチング電源装置が得られる。
図１は、第１の実施形態に係る平面アレイコイル１０１の斜視図である。 図２は、第１の実施形態の平面アレイコイル１０１のうち、１つのコイルの構造を示す分解平面図である。 図３は、図２に示した各層の導体パターンを積層した状態を簡易的に表す斜視図である。 図４（Ａ）は図１におけるＸ０―Ｘ０部分の縦断面図であり、図４（Ｂ）は図１におけるＸ１―Ｘ１部分の縦断面図である。 図５（Ａ）は平面アレイコイル１０１に流れる電流と、生じる磁束の様子を示す斜視図であり、図５（Ｂ）はその断面図である。 図６は、比較例の平面アレイコイル１０１Ｃの斜視図である。 図７（Ａ）は平面アレイコイル１０１Ｃに流れる電流と、生じる磁束の様子を示す斜視図であり、図７（Ｂ）はその断面図である。 図８は、隣接するコイル間の間隔Ｄに対する磁気結合係数ｋの関係を示す図である。 図９は第２の実施形態に係る平面アレイコイルの１つのコイルの構造を示す分解平面図である。 図１０は、第３の実施形態に係る平面アレイコイルの１つのコイル構造を示す分解平面図である。 図１１は、第３の実施形態に係る別の平面アレイコイルの１つのコイル構造を示す分解平面図である。 図１２は、第３の実施形態に係るさらに別の平面アレイコイルの１つのコイル構造を示す分解平面図である。 図１３は、第４の実施形態に係る平面アレイコイルの１つのコイル構造を示す分解平面図である。 図１４は、第４の実施形態に係る別の平面アレイコイルの１つのコイル構造を示す分解平面図である。 図１５は、第４の実施形態に係るさらに別の平面アレイコイルの１つのコイル構造を示す分解平面図である。 図１６は第５の実施形態に係る平面アレイコイルの１つのコイルの構造を示す分解平面図である。 図１７は第６の実施形態に係る平面アレイコイル１０６の断面図である。 図１８（Ａ）は平面アレイコイル１０６の１つのコイルについて、そのインダクタンス（リアクタンス）の周波数特性を示す図であり、図１８（Ｂ）はそのインピーダンスの周波数特性を示す図である。 図１９（Ａ）は比較例の平面アレイコイルの１つのコイルについて、そのインダクタンス（リアクタンス）の周波数特性を示す図であり、図１９（Ｂ）はそのインピーダンスの周波数特性を示す図である。 図２０は第７の実施形態に係るスイッチング電源装置１１１の回路図である。 図２１は図２０に示したスイッチング電源装置の各部の電圧・電流の波形図である。 図２２は４つのコイルＬ１，Ｌ２，Ｌ３，Ｌ４が形成された平面アレイコイルと、電力変換回路２０と、を備えるスイッチング電源装置１１２の回路図である。 図２３は、並列制御を行うスイッチング回路部の数を負荷の大きさに応じて変更した場合の、出力電流に対する出力電圧の関係を示す図である。 図２４は多層基板１０に形成されたスイッチング電源装置の平面図である。
《第１の実施形態》
　図１は、第１の実施形態に係る平面アレイコイル１０１の斜視図である。図２は、本実施形態の平面アレイコイル１０１のうち、１つのコイルの構造を示す分解平面図である。図３は、図２に示した各層の導体パターンを積層した状態を簡易的に表す斜視図である。図４（Ａ）は図１におけるＸ０―Ｘ０部分の縦断面図であり、図４（Ｂ）は図１におけるＸ１―Ｘ１部分の縦断面図である。図５（Ａ）はこの平面アレイコイル１０１に流れる電流と、生じる磁束の様子を示す斜視図であり、図５（Ｂ）はその断面図である。
　本実施形態の平面アレイコイル１０１は、多層基板１０に形成された複数のコイルＬ１，Ｌ２，Ｌ３を備える。これらコイルＬ１，Ｌ２，Ｌ３のそれぞれの第１端Ｐ１は、電力変換回路のスイッチング回路部に接続され、コイルＬ１，Ｌ２，Ｌ３のそれぞれの第２端Ｐ２は共通の出力部に接続される。各コイルの詳細な構造と電力変換回路については後に示す。
　多層基板１０は、Ｘ方向を長手方向とし、Ｙ方向を短手方向とする平板状である。この多層基板１０の長手方向に沿って複数のコイルＬ１，Ｌ２，Ｌ３が配置されている。これらコイルＬ１，Ｌ２，Ｌ３は、多層基板１０に形成された導体パターンで構成されている。
　コイルＬ１は２つのコイル部Ｌ１ａ，Ｌ１ｂを備え、コイルＬ２は２つのコイル部Ｌ２ａ，Ｌ２ｂを備え、コイルＬ３は２つのコイル部Ｌ３ａ，Ｌ３ｂを備える。コイル部Ｌ１ａはコイルＬ１の中央導体パターン１とコイル状導体パターン２とで構成され、コイル部Ｌ１ｂはコイルＬ１の中央導体パターン１とコイル状導体パターン３とで構成される。同様に、コイル部Ｌ２ａはコイルＬ２の中央導体パターン１とコイル状導体パターン２とで構成され、コイル部Ｌ２ｂはコイルＬ２の中央導体パターン１とコイル状導体パターン３とで構成される。さらに、コイル部Ｌ３ａはコイルＬ３の中央導体パターン１とコイル状導体パターン２とで構成され、コイル部Ｌ３ｂはコイルＬ３の中央導体パターン１とコイル状導体パターン３とで構成される。
　具体的には、コイルＬ１を例に挙げると、中央導体パターン１は、多層基板１０の短手方向の一端又は一端付近Ｐ１１から他端Ｐ１２に向かって延びる導体パターンで構成されている。また、コイル状導体パターン２は、中央導体パターン１の他端Ｐ１２から屈曲点Ｐ２１まで多層基板１０の長手方向に延びる第１連接部と、屈曲点Ｐ２１から屈曲点Ｐ２２まで多層基板１０の短手方向に延びる第２連接部と、屈曲点Ｐ２２から屈曲点Ｐ２３まで多層基板１０の長手方向に延びる第３連接部と、を備える導体パターンで構成されている。同様に、コイル状導体パターン３は、中央導体パターン１の他端Ｐ１２から屈曲点Ｐ３１まで多層基板１０の長手方向に延びる第１連接部と、屈曲点Ｐ３１から屈曲点Ｐ３２まで多層基板１０の短手方向に延びる第２連接部と、屈曲点Ｐ３２から屈曲点Ｐ３３まで多層基板１０の長手方向に延びる第３連接部と、を備える導体パターンで構成されている。
　上述の構造により、コイル状導体パターン２，３はそれぞれ１ターン未満の環状導体パターンを構成する。そして、中央導体パターン１とコイル状導体パターン２の第２連接部（点Ｐ２１－Ｐ２２間）とが平行に配置され、中央導体パターン１とコイル状導体パターン３の第２連接部（点Ｐ３１－Ｐ３２間）とが平行に配置される。
　コイルＬ１，Ｌ２，Ｌ３の第１端Ｐ１と第２端Ｐ２は、多層基板１０の短手方向の一方の端部側に引き出されて、多層基板１０の長手方向に沿って配置されている。また、第１端Ｐ１と第２端Ｐ２とは、多層基板１０の厚み方向に対向するように、つまり、平面視で重なるように配置されている。
　図２に示す例は、平面アレイコイル１０１を形成するために、ビルドアップ工法で多層基板（図１に示す多層基板１０）を製造する場合の一例である。図２では、多層基板１０の各層に形成されたコイル導体パターンのみを表している。図１の各コイルＬ１，Ｌ２，Ｌ３のいずれも同じ構成である。
　図２、図４（Ａ）、図４（Ｂ）に表れているように、表層である第１層Ｓ１には中央導体パターン１ａと２つのコイル状導体パターン２ａ，３ａが形成されている。同様に、第２層Ｓ２には中央導体パターン１ｂと２つのコイル状導体パターン２ｂ，３ｂが形成されていて、第３層Ｓ３には中央導体パターン１ｃと２つのコイル状導体パターン２ｃ，３ｃが形成されていて、第４層Ｓ４には中央導体パターン１ｄと２つのコイル状導体パターン２ｄ，３ｄが形成されていて、第５層Ｓ５には中央導体パターン１ｅと２つのコイル状導体パターン２ｅ，３ｅが形成されている。そして、最下層である第６層Ｓ６には中央導体パターン１ｆと２つのコイル状導体パターン２ｆ，３ｆが形成されている。中央導体パターン１ａ～１ｆはいずれも直線状（線分状）であり、コイル状導体パターン２ａ～２ｆ，３ａ～３ｆはいずれも単体では１ターン未満の導体パターンである。
　第１層Ｓ１のコイル状導体パターン２ａ，３ａの端部と第２層Ｓ２の中央導体パターン１ｂの端部は第１層Ｓ１のビアＶを介して接続されている。また、第２層Ｓ２のコイル状導体パターン２ｂ，３ｂの端部と第３層Ｓ３の中央導体パターン１ｃの端部は第２層Ｓ２のビアＶを介して接続されている。同様に、第３層Ｓ３のコイル状導体パターン２ｃ，３ｃの端部と第４層Ｓ４の中央導体パターン１ｄの端部は第３層Ｓ３のビアＶを介して接続されていて、第４層Ｓ４のコイル状導体パターン２ｄ，３ｄの端部と第５層Ｓ５の中央導体パターン１ｅの端部は第４層Ｓ４のビアＶを介して接続されている。そして、第５層Ｓ５のコイル状導体パターン２ｅ，３ｅの端部と第６層Ｓ６の中央導体パターン１ｆの端部は第５層Ｓ５のビアＶを介して接続されている。
　コイル導体パターンが形成された複数の基材層のうち、最下層と表層とで挟まれる中間層（第２層Ｓ２から第５層Ｓ５）のコイル導体パターンは、２種のコイル導体パターンで構成され、この２種のコイル導体パターンが多層基板の積層方向に交互に配置されている。図２、図４（Ａ）、図４（Ｂ）に示す例では、第２層Ｓ２と第４層Ｓ４に第１種のコイル導体パターンが形成されていて、第３層Ｓ３と第５層Ｓ５に第２種のコイル導体パターンが形成されている。
　第１層Ｓ１の中央導体パターン１ａの端部は第１端Ｐ１として引き出されていて、第６層Ｓ６のコイル状導体パターン２ｆ，３ｆの端部は接続されて第２端Ｐ２として引き出されている。
　図３、図４（Ａ）、図４（Ｂ）に表れているように、各層の中央導体パターン１ａ～１ｆの大部分は平面視で重なる。また、各層の一方のコイル状導体パターン２ａ～２ｆの大部分は平面視で重なり、各層の他方のコイル状導体パターン３ａ～３ｆの大部分は平面視で重なる。さらに、この例では既に述べたとおり、第１端Ｐ１と第２端Ｐ２も平面視で重なる。
　なお、図１、図２等に示した例では、全体の概形が角丸の矩形の環状導体パターンを含むコイルの例を示したが、全体の概形が矩形状、長円形状、楕円形状、円形状などであってもよい。
　図２、図３に示した導体パターンでコイルが構成されていることにより、第１端Ｐ１－第２端Ｐ２間に電圧が印加されることで、図５（Ａ）、図５（Ｂ）に示した方向に電流が流れ、磁束が生じる。
　図５（Ａ）中の直線の矢印は或る位相（タイミング）における各コイル部に流れる電流の方向を示している。図５（Ｂ）中の破線のループは、或る位相（タイミング）における各コイル部に生じる磁束を示している。この図５（Ｂ）は図４（Ａ）に磁束を記入したものである。つまり、コイルＬ１の２つのコイル部Ｌ１ａ，Ｌ１ｂには、旋回方向が互いに逆の電流が流れる。同様に、コイルＬ２の２つのコイル部Ｌ２ａ，Ｌ２ｂには、旋回方向が互いに逆の電流が流れ、コイルＬ３の２つのコイル部Ｌ３ａ，Ｌ３ｂには、旋回方向が互いに逆の電流が流れる。
　また、コイルＬ１，Ｌ２，Ｌ３は、上記２つのコイル部のうち片方のコイル部同士が隣接する状態で配列されている。具体的には、コイルＬ１の片方のコイル部Ｌ１ｂとコイルＬ２の片方のコイル部Ｌ２ａとが隣接していて、コイルＬ２の片方のコイル部Ｌ２ｂとコイルＬ３の片方のコイル部Ｌ３ａとが隣接している。
　そして、スイッチング回路の動作により、隣接するコイル部のうち並走する部分に流れる電流が同方向になるように、コイルＬ１，Ｌ２，Ｌ３が互いに接続されている。図５（Ａ）に矢印で示す例では、隣接するコイル部のうちＹ軸方向に並走する部分に同方向の電流が流れる。
　図６は、比較例の平面アレイコイル１０１Ｃの斜視図である。図７（Ａ）はこの平面アレイコイル１０１Ｃに流れる電流と、生じる磁束の様子を示す斜視図であり、図７（Ｂ）はその断面図である。
　図６、図７（Ａ）に示す比較例の平面アレイコイル１０１Ｃは、多層基板１０に形成された複数のコイルＬ１１，Ｌ１２，Ｌ１３を備える。これらコイルＬ１１，Ｌ１２，Ｌ１３のそれぞれの第１端Ｐ１は、電力変換回路のスイッチング回路部に接続され、第２端Ｐ２は共通の出力部に接続される。コイルＬ１１，Ｌ１２，Ｌ１３は、多層基板１０に形成された導体パターン４ａ～４ｆで構成され、かつ多層基板１０の面に沿って配列されている。コイルＬ１１，Ｌ１２，Ｌ１３はそれぞれ１つのコイル開口を有する。
　そして、スイッチング回路の動作により、コイルＬ１１，Ｌ１２，Ｌ１３には同方向に旋回する電流が流れる。そのため、隣接するコイルのうち並走する部分に互いに逆方向に電流が流れる。
　図７（Ａ）に示す比較例の平面アレイコイル１０１Ｃでは、隣接するコイルを共に鎖交する磁束φｍが生じると、その磁束φｍによって、上記隣接する２つのコイルに流れる電流が互いに相殺される。つまり、隣接する２つのコイル同士が磁界を介して不要結合する。このような不要結合を抑制するためには、隣接するコイル同士の間隔を大きくする必要があり、小形化できない。
　これに対し、図１、図５（Ａ）に示した本実施形態の平面アレイコイル１０１では、隣接するコイル部を共に鎖交する磁束φｍが生じても、その磁束φｍによって、上記隣接する２つのコイル部に流れる電流は相殺されない。つまり、隣接する２つのコイル部同士が磁束を介して磁気結合をしても悪影響を及ぼさない。そのため、隣接するコイル同士の間隔を小さくでき、そのことでアレイコイルを小形化できる。図１に示した例では、コイルＬ１，Ｌ２，Ｌ３のうち、片方のコイル部同士の間隔Ｄは、当該間隔Ｄの方向でのコイル部の開口幅Ｗより小さい。ここで、「間隔Ｄ」とは、互いに隣接するコイルのうち隣接する片方のコイル部同士の、コイル隣接方向（図１に示した例では多層基板１０の長手方向）の間隔である。例えば、コイルＬ１のコイル部Ｌ１ｂとコイルＬ２のコイル部Ｌ２ａとの間隔である。また、上記「開口幅Ｗ」とは、互いに隣接するコイルのうち隣接する片方のコイル部同士の、コイル隣接方向（図１に示した例では多層基板１０の長手方向）の開口幅である。上記コイル隣接方向での各コイル部のコイル開口幅が、中央導体パターン１の延びる方向における位置に応じて異なる場合は、つまり、コイル開口幅が一定でない場合は、その最大値をコイル開口幅Ｗの代表値とする。
　なお、図１に示した例では、一方の導体パターンの縁から他方の導体パターンの縁までの間隔を「間隔Ｄ」や「開口幅Ｗ」として定義したが、一方の導体パターンの線幅の中央から他方の導体パターンの線幅の中央までの間隔を「間隔Ｄ」や「開口幅Ｗ」として定義してもよい。
　上述の構造により、隣接するコイルのコイル状導体パターン同士が隣接配置されるので、両者の間には他の導体が設けられず、コイル状導体パターン同士は面方向に誘電体を介して対向配置される。
　図１、図６に示す各部の寸法の一例を次に示す。
　コイル全体の幅AW：34mm
　コイルの幅ＣＷ：10mm
　コイル部の長さCL：10 mm
　開口幅Ｗ：3.3mm
　コイル部同士の間隔Ｄ：2mm
　中央導体パターン１の線幅：1.8mm
　コイル状導体パターン２，３の線幅：0.8mm
　このように、本実施形態においては、中央導体パターン１の延びる方向の長さ（コイル部の長さCL）はコイル部の開口幅Ｗよりも大きい。また、中央導体パターン１の電流は、コイル状導体パターン２に流れる電流とコイル状導体パターン３に流れる電流との和、すなわちコイル状導体パターン２に流れる電流の２倍の電流が流れる。このため中央導体パターン１の電流密度は、コイル状導体パターン２，３の電流密度と等しくなるように、又はほぼ等しくなるように設定している。各導体パターンの厚みが同じ場合、中央導体パターン１の線幅はコイル状導体パターン２，３の線幅の２倍程度である。中央導体パターン１に流れる電流をコイル状導体パターン２とコイル状導体パターン３とに均等に分流させる構造により、導体パターンの有するインピーダンスが各部で均一になって、全体のインピーダンスが小さくなり、コイルの面積を最小化できる。すなわち、導体パターンが有するインピーダンスとコイル面積との間でのトレードオフの関係を最適化することができ、高効率かつ小型軽量なコイルを構成できる。
　図８は、隣接するコイル間の間隔Ｄに対する磁気結合係数ｋの関係を示す図である。図８において、特性ラインＣＬ１は本実施形態の平面アレイコイル１０１の特性であり、特性ラインＣＬ２は比較例の平面アレイコイル１０１Ｃの特性を表している。このように、同じコイル間の間隔Ｄで比較すると、本実施形態の平面アレイコイル１０１は比較例の平面アレイコイル１０１Ｃに対して磁気結合係数ｋは小さい。
　ここで、例えば磁気結合係数ｋの目標値を最大０．０４とすれば、比較例の平面アレイコイル１０１Ｃではコイル間の間隔Ｄを４ｍｍ以上にする必要がある。これに対し、本実施形態の平面アレイコイル１０１では、コイル間の間隔Ｄを２ｍｍまで近接させることができる。
《第２の実施形態》
　第２の実施形態では、複数のコイルを構成する導体パターンの形状が第１の実施形態で示したものと異なる、幾つかのコイルについて示す。
　図９は第２の実施形態に係る平面アレイコイルの１つのコイルの構造を示す分解平面図である。図２に示した例と同様に、図９も多層基板１０の各層に形成されたコイル導体パターンのみを表している。この図９に示すコイルは、図２に示した第４層及び第５層が無い。つまり、図２の第２層及び第４層に形成された第１種のコイル導体パターンと、図２の第３層及び第５層に形成された第２種のコイル導体パターンとをそれぞれ１層ずつ備えている。
　このように、導体パターンの積層数は適宜定められる。
　図２、図９において、第２層と第３層は積層方向への繰り返し周期の最小単位である。第２層と第３層の繰り返し回数が「０回」であれば、つまり、表層と最下層の２層でコイルが構成される。第２層と第３層の繰り返し回数が「１回」であれば、図９に示した４層でコイルが構成され、第２層と第３層の繰り返し回数が「２回」であれば、図２に示したように６層でコイルが構成される。第２層と第３層の繰り返し回数は「３回」以上であってもよい。
《第３の実施形態》
　第３の実施形態では、複数のコイルを構成する導体パターンの形状が第１の実施形態及び第２の実施形態で示したものと異なる、幾つかのコイルについて示す。
　図１０、図１１、図１２は、第３の実施形態に係る平面アレイコイルの１つのコイル構造を示す分解平面図である。図２、図９に示した例と同様に、多層基板の各層に形成されたコイル導体パターンのみを表している。本実施形態に係る平面アレイコイルのコイルを構成する導体パターンは、図２，図９等に示した例とは異なり、屈曲部がラウンド形状ではなく、直角状に屈折している。
　図１０に示すコイルは、図９に示した第２層及び第３層が無い構造に相当する。つまり、図９の第１層（表層）に形成されたコイル導体パターンと、第２層（最下層）に形成されたコイル導体パターンとをそれぞれ１層ずつ備えている。
　図１１に示すコイルは、図９に示したコイルと類似しているが、図１１に示す例では、第２層のコイル導体パターンにおいて、コイル状導体パターン２ｂとコイル状導体パターン３ｂとが連続している。図１１において、第２層に形成されたビアＶは第３層の中央導体パターン１ｃの端部に導通する。
　図１２に示すコイルは、図２に示したコイルと類似しているが、図１２に示す例では、第２層のコイル導体パターンにおいて、コイル状導体パターン２ｂとコイル状導体パターン３ｂとが連続している。また、第４層のコイル導体パターンにおいて、コイル状導体パターン２ｄとコイル状導体パターン３ｄとが連続している。
《第４の実施形態》
　第４の実施形態では、複数のコイルを構成する導体パターンの形状が、これまでに示した実施形態とは異なる、幾つかのコイルについて示す。
　図１３、図１４、図１５は、第４の実施形態に係る平面アレイコイルの１つのコイル構造を示す分解平面図である。図２等に示した例と同様に、多層基板の各層に形成されたコイル導体パターンのみを表している。
　図１３に示すコイルは、表層である第１層に中央導体パターン１ａと２つのコイル状導体パターン２ａ，３ａが形成されている。第２層には中央導体パターン１ｆと２つのコイル状導体パターン２ｆ，３ｆが形成されている。第１層のコイル状導体パターン２ａ，３ａの端部と第２層の中央導体パターン１ｆの端部とはビアＶを介して接続されている。
　図１４に示すコイルは、表層である第１層に中央導体パターン１ａと２つのコイル状導体パターン２ａ，３ａが形成されている。第２層には中央導体パターン１ｂと２つのコイル状導体パターン２ｂ，３ｂが形成されている。第３層には中央導体パターン１ｃと２つのコイル状導体パターン２ｃ，３ｃが形成されている。最下層である第４層には中央導体パターン１ｆと２つのコイル状導体パターン２ｆ，３ｆが形成されている。積層方向に隣接する導体パターン同士はビアＶを介してそれぞれ接続されている。
　図１５に示すコイルは、６層に亘る導体パターンを備える。第１層から第３層までの構成は、図１４に示したコイルの第１層から第３層までの構成と同じである。第４層には中央導体パターン１ｄと２つのコイル状導体パターン２ｄ，３ｄが形成されていて、第５層には中央導体パターン１ｅと２つのコイル状導体パターン２ｅ，３ｅが形成されている。最下層である第６層には中央導体パターン１ｆと２つのコイル状導体パターン２ｆ，３ｆが形成されている。積層方向に隣接する導体パターン同士はビアＶを介してそれぞれ接続されている。
　図１５において、第４層の導体パターンは第２層の導体パターンと同じであり、第３層の導体パターンは第５層の導体パターンと同じである。言い換えると、図１４に示したコイルは、第２層に形成された第１種のコイル導体パターンと第３層に形成された第２種のコイル導体パターンの組の繰り返し回数が１回のコイルであり、図１５に示したコイルは、上記第１種のコイル導体パターンと上記第２種のコイル導体パターンとの組の繰り返し回数が２回のコイルである。図１３に示したコイルは、上記繰り返し回数が０回のコイルと言える。
　上述の構造により、コイル状導体パターン２，３はそれぞれ１ターン以上の渦巻状導体パターンを構成する。このように、ターン数が１ターン以上の導体パターンを含んでいてもよい。
　なお、図１３～図１５に示した例では、全体の概形が矩形の渦巻状導体パターンと、全体の概形が矩形の環状導体パターンとを含むコイルの例を示したが、全体の概形が角丸の矩形状、長円形状、楕円形状、円形状などであってもよい。
《第５の実施形態》
　図１６は、第５の実施形態の別の平面アレイコイルの１つのコイル構造を示す分解平面図である。これは貫通ビア工法で多層基板を製造する場合の１例である。これまでに示した実施形態の例と同様に、多層基板の各層に形成されたコイル導体パターンのみを表している。
　図１６に表れているように、表層である第１層には中央導体パターン１ａと２つのコイル状導体パターン２ａ，３ａが形成されている。同様に、第２層には中央導体パターン１ｂと２つのコイル状導体パターン２ｂ，３ｂが形成されていて、第３層には中央導体パターン１ｃと２つのコイル状導体パターン２ｃ，３ｃが形成されていて、第４層には中央導体パターン１ｄと２つのコイル状導体パターン２ｄ，３ｄが形成されていて、第５層には中央導体パターン１ｅと２つのコイル状導体パターン２ｅ，３ｅが形成されている。そして、最下層である第６層には中央導体パターン１ｆと２つのコイル状導体パターン２ｆ，３ｆが形成されている。
　図１６中の複数の丸いパターンはそれぞれ貫通ビアである。第１層の中央導体パターン１ａの端部と第２層のコイル状導体パターン２ｂ，３ｂの端部は貫通ビアを介して接続されている。また、第２層の中央導体パターン１ｂの端部と第３層のコイル状導体パターン２ｃ，３ｃの端部は貫通ビアを介して接続されている。同様に、第３層の中央導体パターン１ｃの端部と第４層のコイル状導体パターン２ｄ，３ｄの端部は貫通ビアを介して接続されていて、第４層の中央導体パターン１ｄの端部と第５層のコイル状導体パターン２ｅ，３ｅの端部は貫通ビアを介して接続されている。そして、第５層の中央導体パターン１ｅの端部と第６層のコイル状導体パターン２ｆ，３ｆの端部は貫通ビアを介して接続されている。
　第１層のコイル状導体パターン２ａ，３ａは接続されて第１端Ｐ１として引き出されていて、第６層の中央導体パターン１ｆの端部は第２端Ｐ２として引き出されている。
《第６の実施形態》
　第６の実施形態では磁性体シートを備える平面アレイコイルの例を示す。
　図１７は第６の実施形態に係る平面アレイコイル１０６の断面図である。図１７に示す多層基板１０の構造は図１等に示したとおりであり、複数のコイルが配列されている。この多層基板１０の両面に磁性体シート１１，１２が重ねられている。磁性体シート１１，１２の平面形状は多層基板１０と同形状であり、磁性体シート１１，１２は多層基板１０の全面を覆う。
　磁性体シート１１，１２は例えば、複数の磁性体フェライトの薄板がベースフィルムに貼付されたもの、又は磁性体フェライト粉が混練されたシリコーンゴムやその他のゴムがシート状に成形されたものである。この磁性体シート１１，１２はコイル開口を抜ける磁束の磁路として作用する。また、磁気シールド層として作用する。
　なお、既に述べたとおり、コイルＬ１，Ｌ２，Ｌ３のうち、片方のコイル部同士の間隔Ｄは、当該間隔Ｄの方向でのコイル部の開口幅Ｗより小さい（図１参照）という条件の下で、磁性体シート１１，１２を備えることにより、隣接するコイル間の磁気結合による相互インダクタンスが増大する。そのため、コイル単独でのインダクタンスを減少させることなくコイルを密接して配置することができる。十分なインダクタンスを得ながら、アレイコイルの面積を小さくできる、という作用効果を奏する。
　図１８（Ａ）は本実施形態の平面アレイコイル１０６の１つのコイルについて、そのインダクタンス（リアクタンス）の周波数特性を示す図であり、図１８（Ｂ）はそのインピーダンスの周波数特性を示す図である。図１９（Ａ）は比較例の平面アレイコイルの１つのコイルについて、そのインダクタンス（リアクタンス）の周波数特性を示す図であり、図１９（Ｂ）はそのインピーダンスの周波数特性を示す図である。
　図１８（Ａ）と図１９（Ａ）より明らかなように、10kHzから100MHzの周波数帯に亘ってインダクタンスは大きくなっている。このように、磁性体シート１１，１２は空気などよりも高い透磁率を有するため磁路として作用し、コイルの自己インダクタンスが大きくなる。
　また、図１８（Ｂ）と１９（Ｂ）より、コイルのインピーダンスは、100MHzを超える自己共振周波数までは周波数と共に増加しており、周波数に応じて交流抵抗が増加する特性が確認できる。
《第７の実施形態》
　第７の実施形態では、以上に示した平面アレイコイルを備えるスイッチング電源装置の例を示す。
　図２０は第７の実施形態に係るスイッチング電源装置１１１の回路図である。このスイッチング電源装置１１１は、コイルＬ１，Ｌ２が形成された平面アレイコイルと、電力変換回路２０と、を備える。電力変換回路２０のスイッチング回路部２１ａ，２１ｂは、それぞれハイサイドのMOS-FETとローサイドのMOS-FETとで構成されている。コイルＬ１の第１端はスイッチング回路部２１ａの出力部に接続されていて、第２端は共通の出力部Ｐｏに接続されている。コイルＬ２の第１端はスイッチング回路部２１ｂの出力部に接続されていて、第２端は共通の出力部Ｐｏに接続されている出力部Ｐｏには平滑コンデンサＣｏが接続されている。
　前記スイッチング回路部２１ａのＭＯＳ－ＦＥＴのゲート・ソース間には駆動回路２２ａが接続されていて、前記スイッチング回路部２１ｂのＭＯＳ－ＦＥＴのゲート・ソース間には駆動回路２２ｂが接続されている。
　駆動回路２２ａ，２２ｂにはスイッチング制御回路２３が接続されている。このスイッチング制御回路２３は駆動回路２２ａ，２２ｂに対して、位相差１８０度の２相の駆動信号を出力する。
　図２１は図２０に示したスイッチング電源装置の各部の電圧・電流の波形図である。図２１において、電流ｉ１はスイッチング回路部２１ａに流れる入力電流であり、電流ｉ２はスイッチング回路部２１ｂに流れる入力電流である。また、電流ｉＬ１はコイルＬ１に流れる電流であり、電流ｉＬ２はコイルＬ２に流れる電流である。電圧Voutは出力部Ｐｏの出力電圧である。
　入力電流ｉ１，ｉ２の電流波形の位相差は１８０度であり、コイルＬ１，Ｌ２に流れる電流の波形の位相差も１８０度である。図２０、図２１に示した例では、２つのコイルを用いた２相のスイッチング電源装置であるので、１スイッチング周期に２組のスイッチング動作が行われ、２回のコイル電流における励磁電流の波形が確認できる。
　図２２は４つのコイルＬ１，Ｌ２，Ｌ３，Ｌ４が形成された平面アレイコイルと、電力変換回路２０と、を備えるスイッチング電源装置１１２の回路図である。電力変換回路２０のスイッチング回路部２１ａ，２１ｂ，２１ｃ，２１ｄは、それぞれハイサイドのMOS-FETとローサイドのMOS-FETとで構成されている。コイルＬ１，Ｌ２，Ｌ３，Ｌ４のそれぞれの第１端はスイッチング回路部２１ａ，２１ｂ，２１ｃ，２１ｄの出力部にそれぞれ接続されていて、第２端は共通の出力部Ｐｏに接続されている。
　スイッチング回路部２１ａ，２１ｂ，２１ｃ，２１ｄには図外の駆動回路がそれぞれ接続されていて、各駆動回路にスイッチング制御回路２３の駆動回路に出力部（PWM1，PWM2，PWM3，PWM4）が接続されている。このスイッチング制御回路２３は駆動回路に対して、位相差９０度の４相の駆動信号を出力部（PWM1，PWM2，PWM3，PWM4）から出力する。
　このように４相のスイッチング電源装置であれば、スイッチング回路部２１ａ，２１ｂ，２１ｃ，２１ｄに流れる入力電流波形の位相差は９０度であり、コイルＬ１，Ｌ２，Ｌ３，Ｌ４に流れる電流の波形の位相差も９０度である。したがって、１スイッチング周期に４組のスイッチング動作が行われる。
　図２２に示したスイッチング制御回路２３は、マルチフェーズのＰＷＭコントローラであり、負荷の軽重に応じて、複数のスイッチング回路部２１ａ～２１ｄのうち、用いるスイッチング回路部の数を制御することもできる。つまり、最軽負荷時には単相で動作し、最重負荷時には４相で動作し、その中程度の負荷時には２相又は３相で動作する。
　図２３は、並列制御を行うスイッチング回路部の数を負荷の大きさに応じて変更した場合の、出力電流に対する出力電圧の関係を示す図である。この例では、最も軽負荷時の並列数は単一（単相制御）であり、最も重負荷時の並列数は２０（２０相制御）である。
　図２３の例では、出力電圧Voutが1.8Vを下回らない範囲で並列数を最小数としている。ここで、オンデューティ比をD、入力電圧をVin、並列数をN、スイッチング回路部及びコイルの抵抗成分をr 、出力電流をI で表すと、
　Vout＝D・Vin－( r / N ) I
　の関係が成り立つ。したがって、負荷の軽重に応じて並列数Nを制御することで、ほぼ一定の出力電圧Voutが得られる。
　次に、本実施形態のスイッチング電源装置の回路基板上の構成の例について示す。図２４は多層基板１０に形成されたスイッチング電源装置の平面図である。多層基板１０にはコイルＬ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５，Ｌ６が形成されている。これらコイルＬ１，Ｌ２，Ｌ３で１つの平面アレイコイルが構成されていて、コイルＬ４，Ｌ５，Ｌ６でもう１つの平面アレイコイルが構成されている。これらコイルＬ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５，Ｌ６の導体パターンは簡略化して図示している。これら複数のコイルを備える平面アレイコイルの構成は図１等に示したとおりである。２つの平面アレイコイルの間にはスイッチング回路部２１及び駆動回路２２が設けられている。スイッチング回路部２１の構成は、図２０、図２２に示したスイッチング回路部２１ａ～２１ｄに示したとおりである。駆動回路２２の構成は図２０に示した駆動回路２２ａ，２２ｂに示したとおりである。スイッチング回路部２１及び駆動回路２２の近傍にはスイッチング制御回路２３が設けられている。
　このように、隣接するコイル間の間隔を小さくして、多層基板上の限られたスペースに複数のコイルが配列された平面アレイコイルを備えるスイッチング電源装置を構成できる。
　最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形及び変更が適宜可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲内と均等の範囲内での実施形態からの変更が含まれる。
Ｃｏ…平滑コンデンサ
Ｌ１～Ｌ６…コイル
Ｌ１１～Ｌ１３…コイル
Ｌ１ａ，Ｌ１ｂ…コイル部
Ｌ２ａ，Ｌ２ｂ…コイル部
Ｌ３ａ，Ｌ３ｂ…コイル部
Ｐ１…第１端
Ｐ２…第２端
Ｐｏ…出力部
Ｖ…ビア
１，１ａ～１ｆ…中央導体パターン
２，２ａ～２ｆ…コイル状導体パターン
３，３ａ～３ｆ…コイル状導体パターン
４ａ～４ｆ…導体パターン
１０…多層基板
１１，１２…磁性体シート
２０…電力変換回路
２１，２１ａ～２１ｄ…スイッチング回路部
２２，２２ａ，２２ｂ…駆動回路
２３…スイッチング制御回路
１０１，１０６…平面アレイコイル
１０１Ｃ…比較例の平面アレイコイル
１１１，１１２…スイッチング電源装置

Claims (9)

  1. 　複数のコイルが形成された多層基板を備え、
    　前記複数のコイルそれぞれは、前記多層基板に形成された導体パターンで構成され、かつ前記多層基板の面に配列され、
    　前記複数のコイルそれぞれは、電流の旋回方向が互いに逆の関係にある２つのコイル部を備え、
    　前記複数のコイルは、前記２つのコイル部のうち片方のコイル部同士が隣接する状態で配列された、
    　平面アレイコイル。
  2. 　前記複数のコイルのうち、前記片方のコイル部同士の間隔は、当該間隔の方向での前記コイル部の開口幅以下である、請求項１に記載の平面アレイコイル。
  3. 　前記多層基板に積層するように設けられ、前記多層基板の平面視で前記複数のコイルを覆う磁性体シートを備えた、
    　請求項１又は２に記載の平面アレイコイル。
  4. 　前記導体パターンは、前記多層基板が備える複数の基材層に形成されたコイル導体パターンと、当該コイル導体パターン同士を層間で接続する層間接続導体とで構成され、
    　前記複数の基材層に形成されたコイル導体パターンそれぞれは、直線状の中央導体パターンと、当該中央導体パターンを間に挟む両側にそれぞれ形成されたコイル状導体パターンとを含み、
    　電流経路として連続した、前記中央導体パターン及び前記コイル状導体パターンによって前記２つのコイル部が構成される、
    　請求項１から３のいずれかに記載の平面アレイコイル。
  5. 　複数のコイルが形成された多層基板を備え、
    　前記複数のコイルそれぞれは、前記多層基板に形成された導体パターンで構成され、かつ前記多層基板の面に配列され、
    　前記複数のコイルそれぞれは、２つのコイル部を備え、
    　前記複数のコイルは、前記２つのコイル部のうち片方のコイル部同士が隣接する状態で配列され、
    　前記複数のコイルのうち、前記片方のコイル部同士の間隔は、当該間隔の方向での前記コイル部の開口幅以下であり、
    　前記多層基板に積層するように設けられ、前記多層基板の平面視で前記複数のコイルを覆う磁性体シートを備え、
    　前記導体パターンは、前記多層基板が備える複数の基材層に形成されたコイル導体パターンと、当該コイル導体パターン同士を層間で接続する層間接続導体とで構成され、
    　前記複数の基材層に形成されたコイル導体パターンそれぞれは、直線状の中央導体パターンと、当該中央導体パターンを間に挟む両側にそれぞれ形成されたコイル状導体パターンとを含み、
    　電流経路として連続した、前記中央導体パターン及び前記コイル状導体パターンによって前記２つのコイル部が構成される、
    　平面アレイコイル。
  6. 　前記コイル状導体パターンは、１ターン未満の環状導体パターンである、請求項４又は５に記載の平面アレイコイル。
  7. 　前記コイル状導体パターンは、１ターン以上の渦巻状導体パターンである、請求項４又は５に記載の平面アレイコイル。
  8. 　前記コイル導体パターンが形成された複数の基材層のうち、最下層と表層とで挟まれる中間層に形成されるコイル導体パターンは、２種のコイル導体パターンで構成され、
    　前記２種のコイル導体パターンは前記多層基板の積層方向に交互に配置される、
    　請求項４から７のいずれかに記載の平面アレイコイル。
  9. 　請求項１から８のいずれかに記載の平面アレイコイルと、電力変換回路と、を備え、
    　前記複数のコイルは、第１端が前記電力変換回路のスイッチング回路部にそれぞれ接続され、第２端が共通の出力部に接続され、
    　前記スイッチング回路部が、前記複数のコイルに電流をマルチフェーズで通電することで、前記隣接するコイル部のうち並列する部分に流れる電流が同方向となる、
    　スイッチング電源装置。
PCT/JP2019/007492 2018-08-17 2019-02-27 平面アレイコイル及びスイッチング電源装置 WO2020035968A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020537364A JP6954478B2 (ja) 2018-08-17 2019-02-27 平面アレイコイル及びスイッチング電源装置
US17/125,677 US20210104350A1 (en) 2018-08-17 2020-12-17 Planar array coil and switching power supply device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018153374 2018-08-17
JP2018-153374 2018-08-17

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/125,677 Continuation US20210104350A1 (en) 2018-08-17 2020-12-17 Planar array coil and switching power supply device

Publications (1)

Publication Number Publication Date
WO2020035968A1 true WO2020035968A1 (ja) 2020-02-20

Family

ID=69525349

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/007492 WO2020035968A1 (ja) 2018-08-17 2019-02-27 平面アレイコイル及びスイッチング電源装置

Country Status (3)

Country Link
US (1) US20210104350A1 (ja)
JP (1) JP6954478B2 (ja)
WO (1) WO2020035968A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61173166U (ja) * 1985-04-16 1986-10-28
JPH08181018A (ja) * 1994-12-26 1996-07-12 Murata Mfg Co Ltd コイル装置
JP2001358493A (ja) * 2000-04-10 2001-12-26 Hitachi Ltd 電磁波吸収材とその製造法及びそれを用いた各種用途
JP2006024739A (ja) * 2004-07-08 2006-01-26 Sumida Corporation 磁性素子およびその製造方法
JP2015231311A (ja) * 2014-06-06 2015-12-21 株式会社村田製作所 マルチフェイズ型ｄｃ／ｄｃコンバータ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2601666Y2 (ja) * 1992-05-08 1999-11-29 株式会社村田製作所 積層型コイル
US6189202B1 (en) * 1994-10-19 2001-02-20 Taiyo Yuden Kabushiki Kaisha Method of manufacturing chip inductors and chip inductor arrays
JP3650949B2 (ja) * 1997-07-04 2005-05-25 株式会社村田製作所 複合電子部品
JP3250503B2 (ja) * 1997-11-11 2002-01-28 株式会社村田製作所 可変インダクタ素子
US6820320B2 (en) * 1998-07-06 2004-11-23 Tdk Corporation Process of making an inductor device
JP2000106312A (ja) * 1998-09-29 2000-04-11 Murata Mfg Co Ltd 複合インダクタ素子
JP3435636B2 (ja) * 2000-04-06 2003-08-11 株式会社村田製作所 可変インダクタンス素子
US7535330B2 (en) * 2006-09-22 2009-05-19 Lsi Logic Corporation Low mutual inductance matched inductors
EP2281292B1 (en) * 2008-05-29 2016-08-10 ST-Ericsson SA Radio frequency eight-shaped balun
EP2293309A1 (fr) * 2009-09-08 2011-03-09 STmicroelectronics SA Dispositif inductif intégré.
KR102463331B1 (ko) * 2017-10-16 2022-11-04 삼성전기주식회사 인덕터 어레이
JP6954477B2 (ja) * 2018-08-17 2021-10-27 株式会社村田製作所 スイッチング電源装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61173166U (ja) * 1985-04-16 1986-10-28
JPH08181018A (ja) * 1994-12-26 1996-07-12 Murata Mfg Co Ltd コイル装置
JP2001358493A (ja) * 2000-04-10 2001-12-26 Hitachi Ltd 電磁波吸収材とその製造法及びそれを用いた各種用途
JP2006024739A (ja) * 2004-07-08 2006-01-26 Sumida Corporation 磁性素子およびその製造方法
JP2015231311A (ja) * 2014-06-06 2015-12-21 株式会社村田製作所 マルチフェイズ型ｄｃ／ｄｃコンバータ

Also Published As

Publication number Publication date
JPWO2020035968A1 (ja) 2021-04-08
JP6954478B2 (ja) 2021-10-27
US20210104350A1 (en) 2021-04-08

Similar Documents

Publication Publication Date Title
US11121633B2 (en) Low common mode noise transformers and switch-mode DC-DC power converters
US10283261B2 (en) Power conversion device
CN108364761B (zh) 集成磁性组件和切换模式功率转换器
US7199693B2 (en) Choke coil and electronic device using the same
US9570535B2 (en) Integrated magnetics component
US20060214760A1 (en) Air core inductive element on printed circuit board for use in switching power conversion circuitries
JP6954477B2 (ja) スイッチング電源装置
JP2015073052A (ja) インダクタアレイおよび電源装置
US10347410B2 (en) Composite smoothing inductor and smoothing circuit
JP2014063856A (ja) 複合磁性部品及びスイッチング電源装置
US20160233017A1 (en) Inductor array chip and dc-to-dc converter module using the same
JP2017147321A (ja) コイル部品、コイル部品を内蔵した回路基板、並びに、コイル部品を備える電源回路
WO2020035968A1 (ja) 平面アレイコイル及びスイッチング電源装置
JP5644298B2 (ja) Ｄｃ−ｄｃコンバータモジュール
JP5920392B2 (ja) Ｄｃ−ｄｃコンバータモジュール
US10270344B2 (en) Multiphase voltage converter with coupled inductors of reduced winding loss and core loss
JP6168189B2 (ja) Ｄｃ−ｄｃコンバータモジュール
US20230396180A1 (en) Integrated transformers for high current converters
JPH09182432A (ja) スイッチング電源装置
JP2005129589A (ja) 磁気結合素子
JP2019079955A (ja) 複合平滑インダクタおよび平滑化回路
JPH03171710A (ja) Ｄｃ―ｄｃコンバータ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19850571

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020537364

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19850571

Country of ref document: EP

Kind code of ref document: A1