JP2005129589A - 磁気結合素子 - Google Patents

Abstract

【課題】 結合係数が高く、漏れインダクタンスの小さい磁気結合素子を提供すること。
【解決手段】 磁気結合素子ＭＣ１は、第１の導電体１、第２の導電体１１及び磁性体２１を備える。第１の導電体１及び第２の導電体１１は、基部３，１３と、基部３から伸びる端子５，１５とを有する。磁性体２１は、第１の導電体１及び第２の導電体１１を包囲するように配置されている。電気的に絶縁された状態で重ねられた第１の導電体１及び第２の導電体１１の基部３，１３は、その両端が磁性体２１の異なる２面から突出し、磁性体２１の外側に導出されている。互いに重ねられた基部３，１３の磁性体２１から導出された部分は、磁性体２１における導出された面と略平行で且つ同一方向に曲げられている。第１の導電体１の端子５と第２の導電体１１の端子１５とは、互いに隣り合った状態で下側磁性体２５の下面に沿うように同一方向に曲げられている。
【選択図】 図２

Description

本発明は、磁気結合素子に関する。

近年、ＦＥＴ等の半導体スイッチング素子の進歩や、ソフトスイッチング等の回路技術の進歩により、スイッチング電源の駆動周波数はますます高周波化されている。このように駆動周波数が高周波化すると、トランスやチョークコイル等に必要とされるインダクタンス値を小さくできる。このため、インダクタとして、線状の導電体（金属導体）を上下の磁性体により挟んだ構造のものも使用可能となる（例えば、特許文献１参照）。
特開２０００−３２３３３６号公報

本発明は、導電体の結合係数が高く、漏れインダクタンスの小さい磁気結合素子を提供することを目的とする。

本発明者等は、導電体の結合係数を高く、漏れインダクタンスを小さくし得る構成の磁気結合素子として、複数の導電体を重ねて磁性体で囲んだ構成のものに着目した。そして、鋭意研究を重ねた結果、以下のような事実を新たに見出した。

磁気結合素子を複数の導電体を重ねて磁性体で囲む構成、すなわち複数の金属導体が磁気的に結合する構成とする場合、インダクタンス値が小さくなると、漏れインダクタンスの影響が相対的に大きくなる。このため、下記（１）式に示される結合係数Ｋが小さくなり、伝送効率が低下するという問題点がある。
Ｋ＝Ｍ／（Ｌ_１・Ｌ_２）^１／２ … （１）
但し、Ｍは相互インダクタンス値であり、Ｌ_１、Ｌ_２はそれぞれ対応する導電体（コイル）の自己インダクタンス値である。

また、磁気結合素子を、例えばスイッチング電源用のコンバータ等のように、スイッチング素子と組み合わせて用いる場合、以下の問題点が生じてしまう。磁気結合素子の漏れインダクタンスが大きいと、漏れインダクタンスによるエネルギーが原因となってスイッチング素子に発生するサージ電圧が大きくなる。このため、スイッチング素子として高耐圧のものを用いたり、サージ電圧を吸収するための回路を別途設けたりする必要が生じてしまう。

かかる研究結果に鑑み、本発明に係る磁気結合素子は、板状をなし、電気的に絶縁された状態で重ねられる第１の導電体及び第２の導電体と、第１の導電体及び第２の導電体を包囲するように配置される磁性体と、を備えており、第１の導電体と第２の導電体とは、重ねられた状態で磁性体から導出されて同一方向に曲げられていることを特徴とする。

本発明に係る磁気結合素子では、第１の導電体と第２の導電体とが電気的に絶縁された状態で重ねられ、この重ねられた状態で磁性体から導出されて同一方向に曲げられているので、第１の導電体と第２の導電体との磁気的結合が極めて良好となる。この結果、第１の導電体と第２の導電体との結合係数を高くして、漏れインダクタンスを小さくすることができる。また、第１の導電体及び第２の導電体は、比較的幅広に形成することができることから、抵抗値が小さく、大電流化の要求に対応することが可能となる。

また、第１の導電体及び第２の導電体は、磁性体から導出された端部に端子を有することが好ましい。このように構成した場合、外部基板への表面実装が可能となる。

また、第１の導電体及び第２の導電体の端子の幅は、第１の導電体及び第２の導電体における互いに重ねられた部分の幅よりも短く設定されており、第１の導電体の端子と第２の導電体の端子とは、互いに隣り合わせて配置されると共に同一方向に曲げられていることが好ましい。このように構成した場合、外部基板への表面実装を容易に行うことができる。

また、第１の導電体の端子と第２の導電体の端子とは、異なる方向に曲げられていることが好ましい。このように構成した場合、外部基板への表面実装を容易に行うことができる。

本発明によれば、結合係数が高く、漏れインダクタンスの小さい磁気結合素子を提供することができる。

本発明の実施形態に係る磁気結合素子について図面を参照して説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。

（第１実施形態）
図１及び図２は第１実施形態に係る磁気結合素子を示す全体斜視図であり、図３は図１におけるIII−III線に沿った断面図であり、図４は第１実施形態に係る磁気結合素子を示す分解斜視図である。また、説明中、「上」及び「下」なる語を使用することがあるが、これは図１の上下方向に対応したものである。

磁気結合素子ＭＣ１は、図１〜図４に示されるように、第１の導電体１、第２の導電体１１及び磁性体２１を備えている。

第１の導電体１は、板状をなし、四角形状を呈した基部３と、基部３の対向する２辺からそれぞれ伸びる端子５とを有している。端子５の幅（図１における左右方向での長さ）は、基部３の幅（図１における左右方向での長さ）より狭い値（基部３の幅の２分の１未満）に設定されている。第１の導電体１は、導電性の高い金属（例えば、銅、アルミニウム等）からなる。

第２の導電体１１は、板状をなし、四角形状を呈した基部１３と、基部１３の対向する２辺からそれぞれ伸びる端子１５とを有している。端子１５の幅（図１における左右方向での長さ）は、基部１３の幅（図１における左右方向での長さ）より狭い値（基部１３の幅の２分の１未満）に設定されている。第２の導電体１１は、第１の導電体１と同じく、導電性の高い金属（例えば、銅、アルミニウム等）からなる。

第１の導電体１と第２の導電体１１とは、基部３と基部１３とが電気絶縁材３１を介して互いに重ね合わされることにより、電気的に絶縁された状態で重ねられている。

なお、電気絶縁材３１を用いる代わりに、基部３及び基部１３の少なくとも一方に電気絶縁材料を層状に塗布するようにしてもよい。この場合、基部３，１３の全体に塗布してもよく、また、基部３，１３の対向面にのみ塗布するようにしてもよい。

磁性体２１は、外形が略直方体形状を呈しており、中空部が形成されることにより筒状をなしている。磁性体２１は、Ｕ型コア形状とされた上側磁性体２３と、Ｉ型コア形状とされた下側磁性体２５とを含んでいる。上側磁性体２３と下側磁性体２５とは、接着等により一体化されている。上記中空部は、上側磁性体２３と下側磁性体２５とにより画成される。上側磁性体２３及び下側磁性体２５は、金属磁性体粉の圧粉成形体、表面を絶縁処理した金属磁性体、フェライト等を用いることができる。上側磁性体２３と下側磁性体２５との接着には、エポキシ樹脂等の樹脂材料にフェライト粉を混合して作製したペースト状の複合フェライトを用いることができる。また、上側磁性体２３と下側磁性体２５との接着面間にプラスチックフィルム等のギャップ材料を挿入するなどの方法でインダクタンス調整を行ってもよい。

磁性体２１は第１の導電体１及び第２の導電体１１を包囲するように配置されており、第１の導電体１及び第２の導電体１１は磁性体２１の中空部を通っている。電気的に絶縁された状態で重ねられた第１の導電体１及び第２の導電体１１の基部３，１３は、その両端が磁性体２１の異なる２面（本実施形態においては、対向する２面）から突出し、磁性体２１の外側に導出されている。第１の導電体１及び前記第２の導電体１１は、磁性体２１から導出された端部に端子５，１５を有することとなる。

互いに重ねられた基部３，１３の磁性体２１から導出された部分は、磁性体２１（下側磁性体２５）における導出された面と略平行で且つ同一方向（本実施形態においては、下方）に曲げられている。第１の導電体１の端子５と第２の導電体１１の端子１５とは、互いに隣り合った状態で下側磁性体２５の下面に沿うように同一方向に曲げられている。端子５，１５は、外部基板（図示せず）のランド部にそれぞれ載置され、当該ランド部に半田付けされる。

以上のように、本第１実施形態においては、第１の導電体１と第２の導電体１１とが電気的に絶縁された状態で重ねられ、この重ねられた状態で磁性体２１から導出されて同一方向に曲げられているので、第１の導電体１と第２の導電体１１との磁気的結合が極めて良好となる。この結果、第１の導電体１と第２の導電体１１との結合係数を高くして、漏れインダクタンスを小さくすることができる。

また、本第１実施形態においては、第１の導電体１及び第２の導電体１１は比較的幅広に形成することが可能となる。これにより、第１の導電体１及び第２の導電体１１の抵抗値を小さくすることができ、磁気結合素子ＭＣ１は大電流化の要求に対応することができる。

また、本第１実施形態においては、第１の導電体１及び第２の導電体１１は、磁性体２１から導出された端部（基部３，１３の端部）に端子５，１５を有する。これにより、外部基板への表面実装が可能となる。

また、本第１実施形態においては、第１の導電体１及び第２の導電体１１の端子５，１５の幅は、互いに重ねられる第１の導電体１及び第２の導電体１１の基部３，１３の幅よりも短く設定されている。また、第１の導電体１の端子５と第２の導電体１１の端子１５とは、互いに隣り合わせて配置されると共に同一方向に曲げられている。これにより、外部基板への表面実装を容易に行うことができる。

（第２実施形態）
図５及び図６は第２実施形態に係る磁気結合素子を示す全体斜視図であり、図７は図５におけるVII−VII線に沿った断面図であり、図８は第２実施形態に係る磁気結合素子を示す分解斜視図である。また、説明中、「上」及び「下」なる語を使用することがあるが、これは図５の上下方向に対応したものである。

磁気結合素子ＭＣ２は、図５〜図８に示されるように、第１の導電体４１、第２の導電体５１及び磁性体２１を備えている。

第１の導電体４１及び第２の導電体５１は、板状をなし、四角形状を呈している。第１の導電体４１及び第２の導電体５１は、導電性の高い金属（例えば、銅、アルミニウム等）からなる。

第１の導電体４１及び第２の導電体５１は磁性体２１の中空部を通っている。電気的に絶縁された状態で重ねられた第１の導電体４１及び第２の導電体５１は、その両端が磁性体２１の異なる２面（本実施形態においては、対向する２面）から突出し、磁性体２１の外側に導出されている。

第１の導電体４１及び第２の導電体５１における少なくとも磁性体２１の中空部に位置する部分４３，５３は、電気絶縁材３１を介して互いに重ね合わされることにより、電気的に絶縁された状態で重ねられている。

なお、電気絶縁材３１を用いる代わりに、第１の導電体４１及び第２の導電体５１における磁性体２１の中空部に位置する部分４３，５３の少なくとも一方に電気絶縁材料を層状に塗布するようにしてもよい。この場合、第１の導電体４１あるいは第２の導電体５１における磁性体２１の中空部に位置する部分４３，５３の両面に塗布してもよく、また、第１の導電体４１あるいは第２の導電体５１における磁性体２１の中空部に位置する部分４３，５３の対向面にのみ塗布するようにしてもよい。

重ねられた第１の導電体４１及び第２の導電体５１の磁性体２１から導出された部分は、磁性体２１（下側磁性体２５）における導出された面と略平行で且つ同一方向（本実施形態においては、下方）に曲げられている。第２の導電体５１の先端部分５５は、下側磁性体２５の下面に沿うように曲げられている。第１の導電体４１の先端部分４５は、下側磁性体２５の下面から離れるように、第２の導電体５１の先端部分５５とは反対の方向に曲げられている。本実施形態においては、第１の導電体４１の先端部分４５と第２の導電体５１の先端部分５５とは略１８０°反対方向に伸びている。

第１の導電体４１及び第２の導電体５１の先端部分４５，５５は、それぞれが端子として機能し、外部基板（図示せず）のランド部にそれぞれ載置され、当該ランド部に半田付けされる。

以上のように、本第２実施形態においては、第１の導電体４１と第２の導電体５１とが電気的に絶縁された状態で重ねられ、この重ねられた状態で磁性体２１から導出されて同一方向に曲げられているので、第１の導電体４１と第２の導電体５１との磁気的結合が極めて良好となる。この結果、第１の導電体４１と第２の導電体５１との結合係数を高くして、漏れインダクタンスを小さくすることができる。

また、本第２実施形態においては、第１の導電体４１及び第２の導電体５１は比較的幅広に形成することが可能となる。これにより、第１の導電体４１及び第２の導電体５１の抵抗値を小さくすることができ、磁気結合素子ＭＣ２は大電流化の要求に対応することができる。

また、本第２実施形態においては、第１の導電体４１及び第２の導電体５１の先端部分４５，５５は、それぞれが端子として機能する。これにより、外部基板への表面実装が可能となる。

また、本第２実施形態においては、第１の導電体４１の先端部分４５と第２の導電体５１の先端部分５５とは、異なる方向に曲げられている。これにより、外部基板への表面実装を容易に行うことができる。

ここで、本実施形態によって、第１の導電体と第２の導電体との結合係数を高くして、漏れインダクタンスを小さくすることができることを、実施例及び比較例を参照して、具体的に示す。以下の実施例及び比較例では、１ＭＨｚにおけるシミュレーション演算（有限要素法による磁場解析）によりインダクタンス値、結合係数及び漏れインダクタンスを求めた。

（実施例１）
実施例１に係る磁気結合素子として、第１実施形態の磁気結合素子ＭＣ１を採用した。

第１の導電体１及び第２の導電体１１を、厚みが０．３ｍｍである銅板とした。各導電体１，１１の基部３，１３の幅（図１における左右方向の長さ）を７．６ｍｍとした。

磁性体２１の幅（図１における左右方向の長さ）を１２ｍｍとし、磁性体２１の奥行き（図２における左右方向の長さ）を１１ｍｍとし、磁性体２１の厚み（図１及び図２における上下方向の長さ）を５ｍｍとした。磁性体２１の中空部の上下幅を１ｍｍとした。下側磁性体２５の厚みと、上側磁性体２３における各導電体１，１１の基部３，１３に平行な部分の厚みとを２ｍｍとした。磁性体２１の透磁率を３０とした。

シミュレーション演算の結果、図１２に示されるように、インダクタンス値は４０．７ｎＨとなり、結合係数は０．９７１となり、漏れインダクタンスは２．３５ｎＨとなった。

（実施例２）
実施例２に係る磁気結合素子として、第２実施形態の磁気結合素子ＭＣ２を採用した。

第１の導電体４１及び第２の導電体５１を、厚みが０．３ｍｍである銅板とした。各導電体４１，５１の幅（図５における左右方向の長さ）を７．６ｍｍとした。磁性体２１については、実施例１と同条件とした。

シミュレーション演算の結果、図１２に示されるように、インダクタンス値は４０．１ｎＨとなり、結合係数は０．９９４となり、漏れインダクタンスは０．５０ｎＨとなった。

（比較例１）
比較例１として、図９〜図１１に示された磁気結合素子ＭＣ１００を採用した。図９及び図１０は比較例１の磁気結合素子を示す全体斜視図であり、図１１は比較例１の磁気結合素子を示す断面図である。

磁気結合素子ＭＣ１００は、第１の導電体１０１、第２の導電体１１１及び磁性体２１を備えている。第１の導電体１０１及び第２の導電体１１１は、基部１０３，１１３と当該基部１０３から伸びる端子１０５，１１５とを有し、電気的に絶縁された状態で重ねられている。第１の導電体１０１及び第２の導電体１１１の基部１０３，１１３は、磁性体２１の中空部内に位置する。第１の導電体１０１及び第２の導電体１１１の端子１０５，１１５は、磁性体２１の外側に位置する。第１の導電体１０１及び第２の導電体１１１の端子１０５，１１５は、導出された面に沿うように同一方向に曲げられている。また、端子１０５，１１５の先端部分は、下側磁性体２５の下面に沿うように曲げられている。

第１の導電体１０１及び第２の導電体１１１を、厚みが０．３ｍｍである銅板とした。各導電体１０１，１１１の基部１０３，１１３の幅（図９における左右方向の長さ）を７．６ｍｍとした。磁性体２１については、実施例１及び２と同条件とした。

シミュレーション演算の結果、図１２に示されるように、インダクタンス値は４１．８ｎＨとなり、結合係数は０．９２０となり、漏れインダクタンスは６．４３ｎＨとなった。

図１９から分かるように、実施例１及び２では、比較例１に比して結合係数が高く、漏れインダクタンスが小さくなっている。以上のことから、本実施形態の有効性が確認された。

なお、実施例１は、実施例２に比して結合係数が低く、漏れインダクタンスが大きくなっている。これは、実施例１（第１実施形態）の構成では、第１の導電体１及び第２の導電体１１の端子５，１５の間の間隙領域近傍に磁性体２１（下側磁性体２５）が存在するため、端子５，１５間の間隙領域近傍での漏れ磁束が大きくなり、漏れインダクタンスが大きくなることによるものであると考えられる。

次に、図１３及び図１４に基づいて、本実施形態に係る磁気結合素子が適用される回路について説明する。図１３は、本実施形態に係る磁気結合素子が適用される回路の一例を示す回路図である。図１４は、図１３に示された回路の動作波形図である。

図１３に示された回路は、スイッチング電源に用いられるタップドインダクタ方式の降圧型ＤＣ−ＤＣコンバータ（Tapped-Inductor Buck Converter）８１を構成している。このＤＣ−ＤＣコンバータ８１は、例えばＤＣ１２ＶからＤＣ１Ｖ前後の出力電圧を得るものであり、直流電源Ｅ及び負荷Ｒが接続されている。

ＤＣ−ＤＣコンバータ８１は、ＭＯＳＦＥＴ等で構成されるスイッチング素子Ｓ１，Ｓ２と、タップドインダクタＴＩと、コンデンサＣとを備えている。タップドインダクタＴＩは、互いに電磁結合されるコイルＬ１，Ｌ２を含んでいる。タップドインダクタＴＩに上記実施形態の磁気結合素子ＭＣ１，ＭＣ２が適用され、第１の導電体１，４１及び第２の導電体１１，５１のいずれか一方がコイルＬ１を構成し、他方がコイルＬ２を構成することとなる。

図１４に示されるように、スイッチング素子Ｓ１，Ｓ２は、交互にオン状態とされる。スイッチング素子Ｓ１がオン状態となると、タップドインダクタＴＩを通してコンデンサＣと負荷Ｒへの電流ｉ１が流れる。スイッチング素子Ｓ１がオフ状態となり、スイッチング素子Ｓ２がオン状態となると、タップドインダクタＴＩに蓄えられたエネルギーにより、コイルＬ２からコンデンサＣと負荷Ｒへの電流ｉ２が流れる。

このタップドインダクタＴＩを用いたＤＣ−ＤＣコンバータ８１は、スイッチング素子Ｓ１がオン状態である時にはコイルＬ１，Ｌ２を通して電流ｉ１が流れるので、コイルＬ２のみからなる従来のＤＣ−ＤＣコンバータに比較して、この電流ｉ１は小さくなる。また、コイルＬ１，Ｌ２の巻数比を調整することにより、従来の降圧型コンバータに比較し、大きな時比率で低電圧出力を得ることができる。

このように、ＤＣ−ＤＣコンバータ８１は、タップドインダクタＴＩが１つの素子で出力フィルタと電圧変換の２つの機能を有することとなる。また、ＤＣ−ＤＣコンバータ８１は、スイッチング素子Ｓ１に流れる電流ｉ１が小さいため、スイッチング素子Ｓ１のスイッチング損失および導通損が小さくなり、効率が向上することとなる。

また、上記従来のＤＣ−ＤＣコンバータでは、スイッチング素子Ｓ２には入力電圧がそのまま印加されるため、耐圧の比較的高いものを用いる必要がある。しかしながら、ＤＣ−ＤＣコンバータ８１では、スイッチング素子Ｓ２には出力電圧に近い電圧が印加することとなり、低耐圧、低オン抵抗のＭＯＳＦＥＴを用いることができる。

ＤＣ−ＤＣコンバータ８１において伝送効率を高めるためには、コイルＬ１，Ｌ２間の結合係数を大きくする必要があり、タップドインダクタＴＩとして本実施形態の磁気結合素子ＭＣ１，ＭＣ２が好適である。タップドインダクタＴＩとして本実施形態の磁気結合素子ＭＣ１，ＭＣ２を用いた場合、漏れインダクタンスが小さいので、漏れインダクタンスによるエネルギーが原因となってスイッチング素子に発生するサージ電圧が低くなり、より一層耐圧の低いスイッチング素子を用いることが可能となる。もちろん、サージ電圧を吸収するための回路を別途設ける必要もない。

本発明は、上述した実施形態に限定されるものではない。例えば、上側磁性体２３をＵ型コア形状とすると共に下側磁性体２５をＩ型コア形状とする代わりに、両磁性体２３，２５をＵ型コア形状としてもよい。また、両磁性体２３，２５をＩ型コア形状として、コアの両側を接着する等の方法により磁性体２１を形成するようにしてもよい。また、磁性体２１を筒状に一体形成してもよい。更に、金属圧粉材料等を用いて、重ねられた導電体１，１１，４１，５１をインサート成形してもよい。

また、第１実施形態の磁気結合素子ＭＣ１において、磁性体２１の同じ面から導出される第１の導電体１及び第２の導電体１１の端子５，１５の数を少なくとも一方の導電体については複数とし、磁性体２１の同じ面から導出された第１の導電体１の端子５と第２の導電体１１の端子１５とを交互に隣り合わせて配置するようにしてもよい。

また、本発明は、タップドインダクタ方式のＤＣ−ＤＣコンバータに用いられるタップドインダクタだけではなく、絶縁型ＤＣ／ＤＣコンバータなどに用いられるトランスに適用することができる。

第１実施形態に係る磁気結合素子を示す全体斜視図である。 第１実施形態に係る磁気結合素子を示す全体斜視図である。 図１におけるIII−III線に沿った断面図である。 第１実施形態に係る磁気結合素子を示す分解斜視図である。 第２実施形態に係る磁気結合素子を示す全体斜視図である。 第２実施形態に係る磁気結合素子を示す全体斜視図である。 図５におけるVII−VII線に沿った断面図である。 第２実施形態に係る磁気結合素子を示す分解斜視図である。 比較例１の磁気結合素子を示す全体斜視図である。 比較例１の磁気結合素子を示す全体斜視図である。 比較例１の磁気結合素子を示す断面図である。 実施例１及び２と比較例１とにおけるシミュレーション演算の結果を示す図表である。 本実施形態に係る磁気結合素子が適用される回路の一例を示す回路図である。 図１３に示された回路の動作波形図である。

符号の説明

１，４１…第１の導電体、３，１３…基部、５，１５…端子、１１，５１…第２の導電体、２１…磁性体、２３…上側磁性体、２５…下側磁性体、３１…電気絶縁材、４５，５５…先端部分（端子）、ＭＣ１，ＭＣ２…磁気結合素子。

Claims (4)

1. 板状をなし、電気的に絶縁された状態で重ねられる第１の導電体及び第２の導電体と、
   前記第１の導電体及び前記第２の導電体を包囲するように配置される磁性体と、を備えており、
   前記第１の導電体と前記第２の導電体とは、重ねられた状態で前記磁性体から導出されて同一方向に曲げられていることを特徴とする磁気結合素子。
2. 前記第１の導電体及び前記第２の導電体は、前記磁性体から導出された端部に端子を有することを特徴とする請求項１に記載の磁気結合素子。
3. 前記第１の導電体及び前記第２の導電体の前記端子の幅は、前記第１の導電体及び前記第２の導電体における互いに重ねられた部分の幅よりも短く設定されており、
   前記第１の導電体の前記端子と前記第２の導電体の前記端子とは、互いに隣り合わせて配置されると共に同一方向に曲げられていることを特徴とする請求項２に記載の磁気結合素子。
4. 前記第１の導電体の前記端子と前記第２の導電体の前記端子とは、異なる方向に曲げられていることを特徴とする請求項２に記載の磁気結合素子。
   

Images