JP4854923B2 - 磁気結合素子 - Google Patents

磁気結合素子 Download PDF

Info

Publication number
JP4854923B2
JP4854923B2 JP2003361053A JP2003361053A JP4854923B2 JP 4854923 B2 JP4854923 B2 JP 4854923B2 JP 2003361053 A JP2003361053 A JP 2003361053A JP 2003361053 A JP2003361053 A JP 2003361053A JP 4854923 B2 JP4854923 B2 JP 4854923B2
Authority
JP
Japan
Prior art keywords
conductor
terminals
magnetic body
magnetic
coupling element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003361053A
Other languages
English (en)
Other versions
JP2005129588A (ja
Inventor
正浩 蒲生
透 本間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2003361053A priority Critical patent/JP4854923B2/ja
Publication of JP2005129588A publication Critical patent/JP2005129588A/ja
Application granted granted Critical
Publication of JP4854923B2 publication Critical patent/JP4854923B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Coils Of Transformers For General Uses (AREA)

Description

本発明は、磁気結合素子に関する。
近年、FET等の半導体スイッチング素子の進歩や、ソフトスイッチング等の回路技術の進歩により、スイッチング電源の駆動周波数はますます高周波化されている。このように駆動周波数が高周波化すると、トランスやチョークコイル等に必要とされるインダクタンス値を小さくできる。このため、インダクタとして、線状の導電体(金属導体)を上下の磁性体により挟んだ構造のものも使用可能となる(例えば、特許文献1参照)。
特開2000−323336号公報
本発明は、導電体の結合係数が高く、漏れインダクタンスの小さい磁気結合素子を提供することを目的とする。
本発明者等は、導電体の結合係数を高く、漏れインダクタンスを小さくし得る構成の磁気結合素子として、複数の導電体を重ねて磁性体で囲んだ構成のものに着目した。そして、鋭意研究を重ねた結果、以下のような事実を新たに見出した。
磁気結合素子を複数の導電体を重ねて磁性体で囲む構成、すなわち複数の金属導体が磁気的に結合する構成とする場合、インダクタンス値が小さくなると、漏れインダクタンスの影響が相対的に大きくなる。このため、下記(1)式に示される結合係数Kが小さくなり、伝送効率が低下するという問題点がある。
K=M/(L・L1/2 … (1)
但し、Mは相互インダクタンス値であり、L、Lはそれぞれ対応する導電体(コイル)の自己インダクタンス値である。
また、磁気結合素子を、例えばスイッチング電源用のコンバータ等のように、スイッチング素子と組み合わせて用いる場合、以下の問題点が生じてしまう。磁気結合素子の漏れインダクタンスが大きいと、漏れインダクタンスによるエネルギーが原因となってスイッチング素子に発生するサージ電圧が大きくなる。このため、スイッチング素子として高耐圧のものを用いたり、サージ電圧を吸収するための回路を別途設けたりする必要が生じてしまう。
かかる研究結果に鑑み、本発明に係る磁気結合素子は、板状をなし、電気的に絶縁された状態で重ねられる第1の導電体及び第2の導電体と、第1の導電体及び第2の導電体を包囲するように配置される磁性体と、を備え、第1の導電体は、磁性体の一面から外側に導出する2つの端子を有し、第2の導電体は、第1の導電体の端子が導出される磁性体の面とは異なる一面から外側に導出する2つの端子を有しており、端子が導出された磁性体の面における少なくとも一部分が端子間の間隙領域から離れていることを特徴とする。
本発明に係る磁気結合素子では、第1の導電体と第2の導電体とが電気的に絶縁された状態で重ねられているので、第1の導電体と第2の導電体との磁気的結合が良好となる。
ところで、第1の導電体の2つの端子に電流が流れると、当該端子の間には強い磁界が生じる。同じく、第2の導電体の2つの端子に電流が流れると、当該端子の間にも強い磁界が生じる。強い磁界が生じている端子間の間隙領域近傍に磁性体等の比透磁率が大きな媒質が存在すると、当該媒質が存在する領域での磁束密度が大きくなってしまう。この結果、端子間の間隙領域近傍での漏れ磁束が大きくなり、漏れインダクタンスが大きくなる。
しかしながら、本発明では、端子が導出された磁性体の面における少なくとも一部分が端子間の間隙領域から離されているので、端子の間に強い磁界が生じたとしても、端子間の間隙領域近傍の磁束密度が大きくなるようなことはない。この結果、端子間の間隙領域近傍での漏れ磁束が減少し、漏れインダクタンスが減少することとなる。
以上のことから、第1の導電体と第2の導電体との結合係数を高くして、漏れインダクタンスを小さくすることができる。
また、端子が導出された磁性体の面における端子間の間隙領域に対応する部分が当該端子間の間隙領域から離れるように切り欠かれていることが好ましい。このように構成した場合、極めて簡素な構成にて、端子が導出された磁性体の面における端子間の間隙領域に対応する部分を当該端子間の間隙領域から確実に離すことができる。また、磁性体の実効断面積の減少が低く抑えられ、インダクタンス値が小さくなるのを抑制すると共に、磁束密度が高くなるのを抑制することができる。
また、端子が導出された磁性体の面に段差が形成され、当該段差によって低くされた側が端子間の間隙領域から離れていることが好ましい。このように構成した場合、極めて簡素な構成にて、端子が導出された磁性体の面における端子間の間隙領域に対応する部分を当該端子間の間隙領域から確実に離すことができる。
また、一対の端子同士は同一方向に曲げられていることが好ましい。このように構成した場合、外部基板への表面実装を容易に行うことができる。
また、端子が導出された磁性体の面における端子が曲げられた側の端子間の間隙領域に対応する部分が当該端子間の間隙領域から離れるように切り欠かれていることが好ましい。このように構成した場合、極めて簡素な構成にて、端子が導出された磁性体の面における端子が曲げられた側の端子間の間隙領域に対応する部分を当該端子間の間隙領域から確実に離すことができる。また、磁性体の実効断面積の減少が低く抑えられ、インダクタンス値が小さくなるのを抑制すると共に、磁束密度が高くなるのを抑制することができる。
また、端子が導出された磁性体の面には当該面の端子が曲げられた側が低くなるように段差が形成され、当該段差によって端子が導出された磁性体の面における端子が曲げられた側が端子間の間隙領域から離れていることが好ましい。このように構成した場合、極めて簡素な構成にて、端子が導出された磁性体の面における端子が曲げられた側の端子間の間隙領域に対応する部分を当該端子間の間隙領域から確実に離すことができる。
また、第1の導電体と第2の導電体とが重ねられた状態で磁性体から突出することにより、端子が導出された磁性体の面が端子間の間隙領域から離れることが好ましい。このように構成した場合、極めて簡素な構成にて、端子が導出された磁性体の面における端子間の間隙領域に対応する部分を当該端子間の間隙領域から確実に離すことができる。
また、第1の導電体及び第2の導電体には、略中央に開口が形成されると共に、一対の端子間の領域に開口に通じるスリットが形成されており、第1の導電体及び第2の導電体の開口内に磁性体が更に配置されていることが好ましい。このように構成した場合、磁性体の厚みを小さくしても実効断面積を確保することができるので、薄型化を図ることができる。
また、端子が導出された磁性体の面における端子間の間隙領域に対応する部分が当該端子間の間隙領域から離れ且つスリットが露出するように切り欠かれていることが好ましい。このように構成した場合、極めて簡素な構成にて、端子が導出された磁性体の面における端子間の間隙領域に対応する部分を当該端子間の間隙領域から確実に離すことができる。また、磁性体の実効断面積の減少が低く抑えられ、インダクタンス値が小さくなるのを抑制すると共に、磁束密度が高くなるのを抑制することができる。また、スリット内に磁性体が位置しないため、第1の導電体と第2の導電体との結合係数をより一層高くして、漏れインダクタンスを更に小さくすることができる。
本発明によれば、結合係数が高く、漏れインダクタンスの小さい磁気結合素子を提供することができる。
本発明の実施形態に係る磁気結合素子について図面を参照して説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
(第1実施形態)
図1は第1実施形態に係る磁気結合素子を示す全体斜視図であり、図2は第1実施形態に係る磁気結合素子を示す断面図であり、図3は第1実施形態に係る磁気結合素子を示す分解斜視図である。また、説明中、「上」及び「下」なる語を使用することがあるが、これは図1の上下方向に対応したものである。
磁気結合素子MC1は、図1〜図3に示されるように、第1の導電体1、第2の導電体11及び磁性体21を備えている。
第1の導電体1は、板状をなし、外形が略四角形状を呈した基部3と、基部3の一辺から伸びる2つの端子5とを有している。第1の導電体1は、導電性の高い金属(例えば、銅、アルミニウム等)からなる。
第1の導電体1の基部3の略中央には、開口7が形成されている。また、基部3の端子5間に対応する領域には、開口7に通じるスリット9が形成されている。これにより、第1の導電体1は、湾曲形状を有した金属平板コイルを構成することとなる。
第2の導電体11は、板状をなし、外形が四角形状を呈した基部13と、基部13の一辺から伸びる2つの端子15とを有している。第2の導電体11は、第1の導電体1と同じく、導電性の高い金属(例えば、銅、アルミニウム等)からなる。
第2の導電体11の基部13の略中央には、開口17が形成されている。また、基部13の端子15間に対応する領域には、開口17に通じるスリット19が形成されている。これにより、第2の導電体11は、湾曲形状を有した金属平板コイルを構成することとなる。
第1の導電体1と第2の導電体11とは、基部3と基部13とが電気絶縁材31を介して互いに重ね合わされることにより、電気的に絶縁された状態で重ねられている。
なお、電気絶縁材31を用いる代わりに、基部3及び基部13の少なくとも一方に電気絶縁材料を層状に塗布するようにしてもよい。この場合、基部3,13の全体に塗布してもよく、また、基部3,13の対向面にのみ塗布するようにしてもよい。
磁性体21は、外形が略直方体形状を呈しており、中空部が形成されることにより筒状をなしている。磁性体21は、E型コア形状とされた上側磁性体23と、I型コア形状とされた下側磁性体25とを含んでいる。上側磁性体23と下側磁性体25とは、接着等により一体化されている。上記中空部は、上側磁性体23と下側磁性体25とにより画成される。上側磁性体23及び下側磁性体25は、金属磁性体粉の圧粉成形体、表面を絶縁処理した金属磁性体、フェライト等を用いることができる。上側磁性体23と下側磁性体25との接着には、エポキシ樹脂等の樹脂材料にフェライト粉を混合して作製したペースト状の複合フェライトを用いることができる。また、上側磁性体23の中脚部分24bを少し短くする等の方法でエアギャップを設け、インダクタンス調整を行ってもよい。
磁性体21は第1の導電体1及び第2の導電体11を包囲するように配置されており、第1の導電体1及び第2の導電体11は磁性体21の中空部を通っている。電気的に絶縁された状態で重ねられた第1の導電体1及び第2の導電体11の基部3,13は、磁性体21の中空部内に位置する。第1の導電体1及び第2の導電体11の端子5,15は、磁性体21の外側に位置する。
第1の導電体1の端子5は、それぞれが磁性体21の一面から外側に導出される。第2の導電体11の端子15は、それぞれが第1の導電体1の端子5が導出された磁性体21の面とは異なる面から外側に導出される。これにより、第1の導電体1の端子5と第2の導電体11の端子15とは、それぞれが磁性体21の対向する2面から外側に導出されることとなる。
上側磁性体23は、両側に位置する外脚部分24aと、略中央に位置する中脚部分24bとを含んでいる。上側磁性体23の外脚部分24aは、第1の導電体1及び第2の導電体11が導出されない面を構成する。上側磁性体23の中脚部分24bは、第1の導電体1及び第2の導電体11の基部3,13に形成された開口7,17内を通っている。上側磁性体23の外脚部分24a及び中脚部分24bは、下側磁性体25に接続される。
第1の導電体1及び第2の導電体11の端子5,15は、導出された面に沿うように同一方向(本実施形態においては、下方)に曲げられている。また、端子5,15の先端部分は、下側磁性体25の下面に沿うように曲げられている。端子5,15の先端部分は、外部基板(図示せず)のランド部にそれぞれ載置され、当該ランド部に半田付けされる。下側磁性体25の下面には、磁気結合素子MC1の薄型化を図るために、端子5,15の先端部分の一部分(上側部分)が位置する窪み部27が形成されている。
磁性体21(上側磁性体23及び下側磁性体25)の端子5,15が導出された面における端子5,15間の間隙領域に対応する部分は、当該端子5,15間の間隙領域から離れるようにVの字状に切り欠かれて、窪み部23a,25aが形成されている。これにより、上側磁性体23及び下側磁性体25における端子5,15が導出された面の一部分は、端子5,15間の間隙領域から離れることとなる。本実施形態においては、第1の導電体1及び第2の導電体11の基部3,13に形成されたスリット9,19が露出するように窪み部23a,25aが形成されている。なお、窪み部25aの深さは、端子5,15間の間隙の幅の値と同等以上であることが好ましい。また、窪み部25aの幅は、端子5,15間の間隙の幅よりも大きいことが好ましい。
以上のように、本第1実施形態においては、第1の導電体1の基部3と第2の導電体11の基部13とが電気的に絶縁された状態で重ねられているので、第1の導電体1と第2の導電体11との磁気的結合が良好となる。
ところで、第1の導電体1の2つの端子5に電流が流れると、当該端子5の間には強い磁界が生じる。同じく、第2の導電体11の2つの端子15に電流が流れると、当該端子15の間にも強い磁界が生じる。強い磁界が生じている端子5間及び端子15間の間隙領域近傍に磁性体等の比透磁率が大きな媒質が存在すると、当該媒質が存在する領域での磁束密度が大きくなってしまう。この結果、端子5間及び端子15間の間隙領域近傍での漏れ磁束が大きくなり、漏れインダクタンスが大きくなる。
しかしながら、本発明では、端子5,15が導出された磁性体21の面における少なくとも一部分が第1の導電体1の端子5間及び第2の導電体11の端子15間の間隙領域から離されているので、端子5,15の間に強い磁界が生じたとしても、端子5,15間の間隙領域近傍の磁束密度が大きくなるようなことはない。この結果、端子5,15間の間隙領域近傍での漏れ磁束が減少し、漏れインダクタンスが減少することとなる。
以上のことから、第1の導電体1と第2の導電体11との結合係数を高くして、漏れインダクタンスを小さくすることができる。
また、本第1実施形態においては、磁性体21(上側磁性体23及び下側磁性体25)の端子5,15が導出された面における端子5,15間の間隙領域に対応する部分が、当該端子5,15間の間隙領域から離れるように切り欠かれている。これにより、極めて簡素な構成にて、端子5,15が導出された磁性体21の面における端子5,15間の間隙領域に対応する部分を当該端子5,15間の間隙領域から確実に離すことができる。また、磁性体21の実効断面積の減少が低く抑えられ、インダクタンス値が小さくなるのを抑制すると共に、磁束密度が高くなるのを抑制することができる。
また、本第1実施形態においては、第1の導電体1及び第2の導電体11の端子5,15は同一方向に曲げられている。これにより、外部基板への表面実装を容易に行うことができる。
また、本第1実施形態においては、第1の導電体1及び第2の導電体11の基部3,13には、略中央に開口7,17が形成されると共に、一対の端子5,15間の領域に開口7,17に通じるスリット9,19が形成されており、第1の導電体1及び第2の導電体11の開口7,17内に磁性体21(上側磁性体23の中脚部分24b)が配置されている。これにより、磁性体21の厚みを小さくしても実効断面積を確保することができるので、磁気結合素子MC1の薄型化を図ることができる。
また、本第1実施形態においては、第1の導電体1及び第2の導電体11の基部3,13に形成されたスリット9,19が露出するように窪み部23a,25aが形成されているので、スリット9,19内に磁性体が位置しなくなる。これにより、第1の導電体1と第2の導電体11との結合係数をより一層高くして、漏れインダクタンスを更に小さくすることができる。
また、本第1実施形態においては、第1の導電体1及び第2の導電体11(基部3,13)が幅広であると共に、平板状に伸びているので、電気抵抗値が極めて低く、大電流を流すことができる。これにより、磁気結合素子MC1は、低電圧大電流化の要求に応えることが可能となる。
(第2実施形態)
図4は第2実施形態に係る磁気結合素子を示す全体斜視図であり、図5は第2実施形態に係る磁気結合素子を示す断面図であり、図6は第2実施形態に係る磁気結合素子を示す分解斜視図である。また、説明中、「上」及び「下」なる語を使用することがあるが、これは図4の上下方向に対応したものである。
磁気結合素子MC2は、図4〜図6に示されるように、第1の導電体1、第2の導電体11及び磁性体41を備えている。
磁性体41は、外形が略直方体形状を呈しており、中空部が形成されることにより筒状をなしている。磁性体41は、E型コア形状とされた上側磁性体43と、I型コア形状とされた下側磁性体45とを含んでいる。上側磁性体43と下側磁性体45とは、接着等により一体化されている。上記中空部は、上側磁性体43と下側磁性体45とにより画成される。上側磁性体43及び下側磁性体45は、金属磁性体粉の圧粉成形体、表面を絶縁処理した金属磁性体、フェライト等を用いることができる。上側磁性体43と下側磁性体45との接着には、エポキシ樹脂等の樹脂材料にフェライト粉を混合して作製したペースト状の複合フェライトを用いることができる。また、上側磁性体43の中脚部分44bを少し短くする等の方法でエアギャップを設け、インダクタンス調整を行ってもよい。
磁性体41は第1の導電体1及び第2の導電体11を包囲するように配置されており、第1の導電体1及び第2の導電体11は磁性体41の中空部を通っている。電気的に絶縁された状態で重ねられた第1の導電体1及び第2の導電体11の基部3,13は、両端が磁性体41から突出している。これにより、磁性体41(上側磁性体43及び下側磁性体45)における端子5,15が導出された面は、端子5,15間の間隙領域から離れることとなる。なお、第1の導電体1及び第2の導電体11の基部3,13の突出量は、端子5,15間の間隙の幅の値と同等以上であることが好ましい。
第1の導電体1の端子5は、それぞれが磁性体41の一面から外側に導出される。第2の導電体11の端子15は、それぞれが第1の導電体1の端子5が導出された磁性体41の面とは異なる面から外側に導出される。これにより、第1の導電体1の端子5と第2の導電体11の端子15とは、それぞれが磁性体41の対向する2面から外側に導出されることとなる。
上側磁性体43は、両側に位置する外脚部分44aと、略中央に位置する中脚部分44bとを含んでいる。上側磁性体43の外脚部分44aは、第1の導電体1及び第2の導電体11が導出されない面を構成する。上側磁性体43の中脚部分44bは、第1の導電体1及び第2の導電体11の基部3,13に形成された開口7,17内を通っている。上側磁性体43の外脚部分44a及び中脚部分44bは、下側磁性体45に接続される。
第1の導電体1及び第2の導電体11の端子5,15は、下側磁性体45における導出された面と略平行で且つ同一方向(本実施形態においては、下方)に曲げられている。また、端子5,15の先端部分は、下側磁性体45の下面に沿うように曲げられている。下側磁性体45の下面には、磁気結合素子MC2の薄型化を図るために、端子5,15の先端部分の一部分(上側部分)が位置する窪み部47が形成されている。
以上のように、本第2実施形態では、端子5,15が導出された磁性体41における端子5,15が導出された面が第1の導電体1及び第2の導電体11の端子5,15間の間隙領域から離されているので、端子5の間及び端子15の間に強い磁界が生じたとしても、端子5,15間の間隙領域近傍の磁束密度が大きくなるようなことはない。この結果、端子5,15間の間隙領域近傍での漏れ磁束が減少し、漏れインダクタンスが減少することとなる。
したがって、本第2実施形態においても、第1の導電体1と第2の導電体11との結合係数を高くして、漏れインダクタンスを小さくすることができる。
また、本第2実施形態においては、第1の導電体1と第2の導電体11とが互いに重ねられた状態で磁性体41から突出することにより、端子5,15が導出された磁性体41の面が端子5,15間の間隙領域から離れている。これにより、極めて簡素な構成にて、端子5,15が導出された磁性体41の面における端子5,15間の間隙領域に対応する部分を当該端子5,15間の間隙領域から確実に離すことができる。
また、本第2実施形態において、磁気結合素子MC2は、第1実施形態の磁気結合素子MC1と同じく、低電圧大電流化の要求に応えることが可能となる。
(第3実施形態)
図7は第3実施形態に係る磁気結合素子を示す全体斜視図であり、図8は第3実施形態に係る磁気結合素子を示す断面図であり、図9は第3実施形態に係る磁気結合素子を示す分解斜視図である。また、説明中、「上」及び「下」なる語を使用することがあるが、これは図7の上下方向に対応したものである。
磁気結合素子MC3は、図7〜図9に示されるように、第1の導電体1、第2の導電体11及び磁性体51を備えている。
磁性体51は、中空部が形成されることにより筒状をなしている。磁性体51は、E型コア形状とされた上側磁性体53と、I型コア形状とされた下側磁性体55とを含んでいる。上側磁性体53と下側磁性体55とは、接着等により一体化されている。上記中空部は、上側磁性体53と下側磁性体55とにより画成される。上側磁性体53及び下側磁性体55は、金属磁性体粉の圧粉成形体、表面を絶縁処理した金属磁性体、フェライト等を用いることができる。上側磁性体53と下側磁性体55との接着には、エポキシ樹脂等の樹脂材料にフェライト粉を混合して作製したペースト状の複合フェライトを用いることができる。また、上側磁性体53の中脚部分54bを少し短くする等の方法でエアギャップを設け、インダクタンス調整を行ってもよい。
磁性体51における中空部が伸びる方向(奥行き方向:図8における左右方向)での下側磁性体55の長さは、磁性体51における中空部が伸びる方向での上側磁性体53の長さよりも短く設定されており、磁性体51における中空部が伸びる方向に直交する2面には段差が形成される。
磁性体51は第1の導電体1及び第2の導電体11を包囲するように配置されており、第1の導電体1及び第2の導電体11は磁性体21の中空部を通っている。電気的に絶縁された状態で重ねられた第1の導電体1及び第2の導電体11の基部3,13は、上記中空部に位置する。第1の導電体1及び第2の導電体11の端子5,15は、磁性体51の外側に位置する。磁性体51に段差が形成されていることから、下側に位置する第2の導電体11の基部13の一部は露出することとなる。
第1の導電体1の端子5は、それぞれが磁性体51の一面から外側に導出される。第2の導電体11の端子5は、それぞれが第1の導電体1の端子5が導出された磁性体51の面とは異なる面から外側に導出される。これにより、第1の導電体1の端子5と第2の導電体11の端子15とは、それぞれが磁性体51の対向する2面から外側に導出されることとなる。
上側磁性体53は、両側に位置する外脚部分54aと、略中央に位置する中脚部分54bとを含んでいる。上側磁性体53の外脚部分54aは、第1の導電体1及び第2の導電体11が導出されない面を構成する。上側磁性体53の中脚部分54bは、第1の導電体1及び第2の導電体11の基部3,13に形成された開口7,17内を通っている。上側磁性体53の外脚部分54a及び中脚部分54bは、下側磁性体55に接続される。
第1の導電体1及び第2の導電体11の端子5,15は、下側磁性体55における導出された面と略平行で且つ同一方向(本実施形態においては、下方)に曲げられている。また、端子5,15の先端部分は、下側磁性体55の下面に沿うように曲げられている。下側磁性体55の下面には、磁気結合素子MC3の薄型化を図るために、端子5,15の先端部分の一部分(上側部分)が位置する窪み部57が形成されている。
磁気結合素子MC3では、上述した構成により、端子5,15が導出された磁性体51の面には当該面の端子5,15が曲げられた側が低くなるように段差が形成され、当該段差によって端子5,15が導出された磁性体51の面における端子5,15が曲げられた側が端子5,15間の間隙領域から離れることとなる。なお、上記段差の高さは、端子5,15間の間隙の幅の値と同等以上であることが好ましい。
以上のように、本第2実施形態では、端子5,15が導出された磁性体41における端子5,15が導出された面の一部分が第1の導電体1及び第2の導電体11の端子5,15間の間隙領域から離されているので、端子5の間及び端子15の間に強い磁界が生じたとしても、端子5,15間の間隙領域近傍の磁束密度が大きくなるようなことはない。この結果、端子5,15間の間隙領域近傍での漏れ磁束が減少し、漏れインダクタンスが減少することとなる。
したがって、本第3実施形態においても、第1の導電体1と第2の導電体11との結合係数を高くして、漏れインダクタンスを小さくすることができる。
また、本第3実施形態においては、端子5,15が導出された磁性体51の面には当該面の端子5,15が曲げられた側が低くなるように段差が形成され、当該段差によって端子5,15が導出された磁性体51の面における端子5,15が曲げられた側(下側磁性体55における中空部が伸びる方向に直交する側面)が端子5,15間の間隙領域から離れている。これにより、極めて簡素な構成にて、端子5,15が導出された磁性体51の面における端子5,15が曲げられた側の端子5,15間の間隙領域に対応する部分を当該端子5,15間の間隙領域から確実に離すことができる。
また、本第3実施形態において、磁気結合素子MC3は、第1実施形態の磁気結合素子MC1と同じく、低電圧大電流化の要求に応えることが可能となる。
続いて、図10〜図13に基づいて、本実施形態に係る磁気結合素子の更なる変形例を説明する。図10〜図12は、本実施形態に係る磁気結合素子の変形例を示す全体斜視図である。図13は、本実施形態に係る磁気結合素子の変形例を示す分解斜視図である。
図10に示された磁気結合素子MC4は、第1の導電体1及び第2の導電体11の端子5,15の形状の点で第1実施形態に係る磁気結合素子MC1と相違する。磁気結合素子MC6では、端子5,15が曲げられることなく、基部3,13と同一平面上で伸びている。
図11に示された磁気結合素子MC5は、第1の導電体1及び第2の導電体11の端子5,15の形状の点で第2実施形態に係る磁気結合素子MC2と相違する。磁気結合素子MC6では、端子5,15が曲げられることなく、基部3,13と同一平面上で伸びている。
図12に示された磁気結合素子MC6は、第1の導電体1及び第2の導電体11の端子5,15の形状の点で第3実施形態に係る磁気結合素子MC3と相違する。磁気結合素子MC6では、端子5,15が曲げられることなく、基部3,13と同一平面上で伸びている。
図13に示された磁気結合素子MC7は、上側磁性体23の形状の点で第1実施形態の磁気結合素子MC1と相違する。磁気結合素子MC7では、上側磁性体23に窪み部23aが形成されることなく、下側磁性体25のみに窪み部25aが形成されている。
上記磁気結合素子MC4〜MC7においても、上述した実施形態と同じく、第1の導電体1と第2の導電体11との結合係数を高くして、漏れインダクタンスを小さくすることができる。
また、磁気結合素子MC4〜MC7は、第1実施形態の磁気結合素子MC1と同じく、低電圧大電流化の要求に応えることが可能となる。
また、磁気結合素子MC7では、磁性体21(下側磁性体25)の端子5,15が導出された面における端子5,15が曲げられた側の端子5,15間の間隙領域に対応する部分が、当該端子5,15間の間隙領域から離れるように切り欠かれることとなる。これにより、極めて簡素な構成にて、端子5,15が導出された磁性体21の面における端子5,15間の間隙領域に対応する部分を当該端子5,15間の間隙領域から確実に離すことができる。また、磁性体21の実効断面積の減少が低く抑えられ、インダクタンス値が小さくなるのを抑制すると共に、磁束密度が高くなるのを抑制することができる。
ここで、本実施形態によって、第1の導電体と第2の導電体との結合係数を高くして、漏れインダクタンスを小さくすることができることを、実施例及び比較例を参照して、具体的に示す。以下の実施例及び比較例では、1MHzにおけるシミュレーション演算(有限要素法による磁場解析)によりインダクタンス値、結合係数及び漏れインダクタンスを求めた。
(実施例1)
実施例1に係る磁気結合素子として、第1実施形態の磁気結合素子MC1を採用した。
第1の導電体1及び第2の導電体11を、厚みが0.4mmである銅板とした。各導電体1,11の基部3,13の幅(図1における左右方向の長さ)を9.8mmとした。第1の導電体1の端子5と第2の導電体11の端子15と間の間隙領域の幅(図1における左右方向の長さ)を1.5mmとした。スリット9,19の長さを2.3mmとし、幅を0.5mmとした。開口7,17の面積を19mmとした。
磁性体21の幅(図1における左右方向の長さ)を12mmとし、磁性体21の奥行き(図2における左右方向の長さ)を11mmとし、磁性体21の厚み(図1及び図2における上下方向の長さ)を3mmとした。磁性体21の中空部の上下幅を1mmとした。下側磁性体25の厚みと、上側磁性体23における各導電体1,11の基部3,13に平行な部分の厚みとを1mmとした。磁性体21の透磁率を30とした。窪み部25aの深さを2.3mmとした。
シミュレーション演算の結果、図16に示されるように、インダクタンス値は64.2nHとなり、結合係数は0.969となり、漏れインダクタンスは3.97nHとなった。
(実施例2)
実施例2に係る磁気結合素子として、第2実施形態の磁気結合素子MC2を採用した。第1の導電体1及び第2の導電体11については、実施例1と同条件とした。
磁性体41の幅(図4における左右方向の長さ)を12mmとし、磁性体41の奥行き(図5における左右方向の長さ)を9mmとし、磁性体41の厚み(図4及び図5における上下方向の長さ)を3mmとした。磁性体41の中空部の上下幅を1mmとした。下側磁性体45の厚みと、上側磁性体43における各導電体1,11の基部3,13に平行な部分の厚みとを1mmとした。磁性体41の透磁率を30とした。第1の導電体1及び第2の導電体11の基部3,13の磁性体41の側面(磁性体41における端子5,15が導出された面)からの突出量は、1mm程度である。
シミュレーション演算の結果、図16に示されるように、インダクタンス値は60.5nHとなり、結合係数は0.964となり、漏れインダクタンスは4.26nHとなった。
(比較例1)
比較例1として、図14及び図15に示された磁気結合素子MC101を採用した。図14は比較例1の磁気結合素子を示す分解斜視図であり、図15は比較例1の磁気結合素子を示す断面図である。
磁気結合素子MC101は、第1の導電体1、第2の導電体11及び磁性体121を備えている。磁性体121は、E型コア形状とされた上側磁性体123とI型コア形状とされた下側磁性体125とを含み、第1の導電体1及び第2の導電体11を包囲するように配置されている。磁性体121の端子5,15が導出された面における端子5,15間の間隙領域に対応する部分には窪み部が形成されておらず、上側磁性体123の面と下側磁性体125の面とが同一面上に位置している。
第1の導電体1及び第2の導電体11については、実施例1と同条件とした。
磁性体121の幅(図14における左右方向の長さ)を12mmとし、磁性体21の奥行きを11mmとし、磁性体121の厚み(図14における上下方向の長さ)を3mmとした。磁性体121の中空部の上下幅を1mmとした。下側磁性体125の厚みと、上側磁性体123における各導電体1,11の基部3,13に平行な部分の厚みとを1mmとした。磁性体121の透磁率を30とした。
シミュレーション演算の結果、図16に示されるように、インダクタンス値は67.05nHとなり、結合係数は0.950となり、漏れインダクタンスは6.64nHとなった。
図16から分かるように、実施例1及び2では、比較例1に比して結合係数が高く、漏れインダクタンスが小さくなっている。また、実施例3及び4では、比較例2に比して結合係数が高く、漏れインダクタンスが小さくなっている。以上のことから、本実施形態の有効性が確認された。
なお、実施例1は、実施例2に比して結合係数が高く、漏れインダクタンスが小さくなっている。これは、実施例1(第1実施形態)の構成では、第1の導電体1及び第2の導電体11の基部3,13に形成されたスリット9,19が露出するように窪み部23a,25aが形成されているため、スリット9,19内に磁性体が位置しなくなり、第1の導電体1と第2の導電体11との結合係数がより一層高く、漏れインダクタンスが更に小さくなることによるものであると考えられる。
次に、図17及び図18に基づいて、本実施形態に係る磁気結合素子が適用される回路について説明する。図17は、本実施形態に係る磁気結合素子が適用される回路の一例を示す回路図である。図18は、図17に示された回路の動作波形図である。
図17に示された回路は、スイッチング電源に用いられるタップドインダクタ方式の降圧型DC−DCコンバータ(Tapped-Inductor Buck Converter)81を構成している。このDC−DCコンバータ81は、例えばDC12VからDC1V前後の出力電圧を得るものであり、直流電源E及び負荷Rが接続されている。
DC−DCコンバータ81は、MOSFET等で構成されるスイッチング素子S1,S2と、タップドインダクタTIと、コンデンサCとを備えている。タップドインダクタTIは、互いに電磁結合されるコイルL1,L2を含んでいる。タップドインダクタTIに上記実施形態の磁気結合素子MC1〜MC7が適用され、第1の導電体1及び第2の導電体11のいずれか一方がコイルL1を構成し、他方がコイルL2を構成することとなる。
図18に示されるように、スイッチング素子S1,S2は、交互にオン状態とされる。スイッチング素子S1がオン状態となると、タップドインダクタTIを通してコンデンサCと負荷Rへの電流i1が流れる。スイッチング素子S1がオフ状態となり、スイッチング素子S2がオン状態となると、タップドインダクタTIに蓄えられたエネルギーにより、コイルL2からコンデンサCと負荷Rへの電流i2が流れる。
このタップドインダクタTIを用いたDC−DCコンバータ81は、スイッチング素子S1がオン状態である時にはコイルL1,L2を通して電流i1が流れるので、コイルL2のみからなる従来のDC−DCコンバータに比較して、この電流i1は小さくなる。また、コイルL1,L2の巻数比を調整することにより、従来の降圧型コンバータに比較し、大きな時比率で低電圧出力を得ることができる。
このように、DC−DCコンバータ81は、タップドインダクタTIが1つの素子で出力フィルタと電圧変換の2つの機能を有することとなる。また、DC−DCコンバータ81は、スイッチング素子S1に流れる電流i1が小さいため、スイッチング素子S1のスイッチング損失および導通損が小さくなり、効率が向上することとなる。
また、上記従来のDC−DCコンバータでは、スイッチング素子S2には入力電圧がそのまま印加されるため、耐圧の比較的高いものを用いる必要がある。しかしながら、DC−DCコンバータ81では、スイッチング素子S2には出力電圧に近い電圧が印加することとなり、低耐圧、低オン抵抗のMOSFETを用いることができる。
DC−DCコンバータ81において伝送効率を高めるためには、コイルL1,L2間の結合係数を大きくする必要があり、タップドインダクタTIとして本実施形態の磁気結合素子MC1〜MC7が好適である。タップドインダクタTIとして本実施形態の磁気結合素子MC1〜MC7を用いた場合、漏れインダクタンスが小さいので、漏れインダクタンスによるエネルギーが原因となってスイッチング素子に発生するサージ電圧が低くなり、より一層耐圧の低いスイッチング素子を用いることが可能となる。もちろん、サージ電圧を吸収するための回路を別途設ける必要もない。
本発明は、上述した実施形態に限定されるものではない。例えば、上側磁性体23,43,53をE型コア形状とすると共に下側磁性体25,45,55をI型コア形状とする代わりに、両磁性体23,25,43,45,53,55をE型コア形状としてもよい。また、磁性体21,41,51を筒状に一体形成してもよい。更に、金属圧粉材料等を用いて、重ねられた導電体1,11をインサート成形してもよい。
また、本発明は、タップドインダクタ方式のDC−DCコンバータに用いられるタップドインダクタだけではなく、絶縁型DC/DCコンバータなどに用いられるトランスに適用することができる。
第1実施形態に係る磁気結合素子を示す全体斜視図である。 第1実施形態に係る磁気結合素子を示す断面図である。 第1実施形態に係る磁気結合素子を示す分解斜視図である。 第2実施形態に係る磁気結合素子を示す全体斜視図である。 第2実施形態に係る磁気結合素子を示す断面図である。 第2実施形態に係る磁気結合素子を示す分解斜視図である。 第3実施形態に係る磁気結合素子を示す全体斜視図である。 第3実施形態に係る磁気結合素子を示す断面図である。 第3実施形態に係る磁気結合素子を示す分解斜視図である。 第1実施形態に係る磁気結合素子の変形例を示す全体斜視図である。 第2実施形態に係る磁気結合素子の変形例を示す全体斜視図である。 第3実施形態に係る磁気結合素子の変形例を示す全体斜視図である。 第1実施形態に係る磁気結合素子の変形例を示す分解斜視図である。 比較例1の磁気結合素子を示す分解斜視図である。 比較例1の磁気結合素子を示す断面図である。 実施例1及び2と比較例1とにおけるシミュレーション演算の結果を示す図表である。 本実施形態に係る磁気結合素子が適用される回路の一例を示す回路図である。 図17に示された回路の動作波形図である。
符号の説明
1…第1の導電体、3,13…基部、5,15…端子、7,17…開口、9,19…スリット、11…第2の導電体、21,41,51…磁性体、23,43,53…上側磁性体、24a,44a,54a…外脚部分、24b,44b,54b…中脚部分、23a,25a…窪み部、25,45,55…下側磁性体、31…電気絶縁材、MC1〜MC7…磁気結合素子。

Claims (6)

  1. 一枚の板状をそれぞれがなし、電気的に絶縁された状態で重ねられる第1の導電体及び第2の導電体と、
    前記第1の導電体及び前記第2の導電体を包囲するように配置される磁性体と、を備え、
    前記第1の導電体は、基部と、前記基部から伸び且つ前記磁性体の一面から外側に導出する2つの端子と、を有し、
    前記第2の導電体は、基部と、前記基部から伸び且つ前記第1の導電体の前記端子が導出される前記磁性体の面とは異なる一面から外側に導出する2つの端子と、を有しており、
    前記端子が導出された前記磁性体の前記面における少なくとも一部分が前記端子間の間隙領域から離れており、
    前記端子が導出された前記磁性体の前記面における前記端子間の間隙領域に対応する部分が当該端子間の間隙領域から離れるように切り欠かれ、
    前記一対の端子同士は同一方向に曲げられ、
    前記第1の導電体及び前記第2の導電体の各前記基部には、前記端子間の領域に前記端子側から延びるスリットが形成されており、
    前記スリットの幅は、前記端子間の間隙の幅よりも狭いことを特徴とする磁気結合素子。
  2. 一枚の板状をそれぞれがなし、電気的に絶縁された状態で重ねられる第1の導電体及び第2の導電体と、
    前記第1の導電体及び前記第2の導電体を包囲するように配置される磁性体と、を備え、
    前記第1の導電体は、基部と、前記基部から伸び且つ前記磁性体の一面から外側に導出する2つの端子と、を有し、
    前記第2の導電体は、基部と、前記基部から伸び且つ前記第1の導電体の前記端子が導出される前記磁性体の面とは異なる一面から外側に導出する2つの端子と、を有しており、
    前記端子が導出された前記磁性体の前記面における少なくとも一部分が前記端子間の間隙領域から離れており、
    前記端子が導出された前記磁性体の前記面に段差が形成され、当該段差によって低くされた側が前記端子間の間隙領域から離れ
    前記一対の端子同士は同一方向に曲げられ、
    前記第1の導電体及び前記第2の導電体の各前記基部には、前記端子間の領域に前記端子側から延びるスリットが形成されており、
    前記スリットの幅は、前記端子間の間隙の幅よりも狭いことを特徴とする磁気結合素子。
  3. 前記端子が導出された前記磁性体の前記面における前記端子が曲げられた側の前記端子間の間隙領域に対応する部分が当該端子間の間隙領域から離れるように切り欠かれていることを特徴とする請求項1に記載の磁気結合素子。
  4. 前記端子が導出された前記磁性体の前記面には当該面の前記端子が曲げられた側が低くなるように段差が形成され、当該段差によって前記端子が導出された前記磁性体の前記面における前記端子が曲げられた側が前記端子間の間隙領域から離れていることを特徴とする請求項に記載の磁気結合素子。
  5. 前記第1の導電体及び前記第2の導電体には、略中央に開口が形成され、該開口に通じるように前記スリットが形成されており、
    前記第1の導電体及び前記第2の導電体の前記開口内に前記磁性体が更に配置されていることを特徴とする請求項1に記載の磁気結合素子。
  6. 前記端子が導出された前記磁性体の前記面における前記端子間の間隙領域に対応する部分が当該端子間の間隙領域から離れ且つ前記スリットが露出するように切り欠かれていることを特徴とする請求項に記載の磁気結合素子。
JP2003361053A 2003-10-21 2003-10-21 磁気結合素子 Expired - Lifetime JP4854923B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003361053A JP4854923B2 (ja) 2003-10-21 2003-10-21 磁気結合素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003361053A JP4854923B2 (ja) 2003-10-21 2003-10-21 磁気結合素子

Publications (2)

Publication Number Publication Date
JP2005129588A JP2005129588A (ja) 2005-05-19
JP4854923B2 true JP4854923B2 (ja) 2012-01-18

Family

ID=34641169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003361053A Expired - Lifetime JP4854923B2 (ja) 2003-10-21 2003-10-21 磁気結合素子

Country Status (1)

Country Link
JP (1) JP4854923B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4873534B2 (ja) * 2005-12-09 2012-02-08 Necトーキン株式会社 インダクター
US8174348B2 (en) * 2009-12-21 2012-05-08 Volterra Semiconductor Corporation Two-phase coupled inductors which promote improved printed circuit board layout
US10128035B2 (en) 2011-11-22 2018-11-13 Volterra Semiconductor LLC Coupled inductor arrays and associated methods

Also Published As

Publication number Publication date
JP2005129588A (ja) 2005-05-19

Similar Documents

Publication Publication Date Title
US8416043B2 (en) Powder core material coupled inductors and associated methods
US7821375B2 (en) Multiphase voltage regulator having coupled inductors with reduced winding resistance
US9991043B2 (en) Integrated magnetic assemblies and methods of assembling same
JPWO2006070544A1 (ja) 磁性素子
JP6533342B2 (ja) 複合平滑インダクタおよび平滑化回路
US20040160298A1 (en) Inductor module including inductor windings wound on a common inductor core
US9171665B2 (en) Integrated inductor assemblies and methods of assembling same
JP3818465B2 (ja) インダクタンス素子
WO2016143149A1 (ja) ノイズフィルタ
JP2951324B1 (ja) コイル装置
JPH1140426A (ja) インダクタンス素子
KR20180025592A (ko) 코일 부품
JP4854923B2 (ja) 磁気結合素子
JP4547889B2 (ja) 磁気結合素子
JP6344540B2 (ja) 電力変換モジュール
US20210287848A1 (en) Coupled inductor and power module
JP2019102696A (ja) インダクタ
JP2015060850A (ja) インダクタンスユニット
JP2005129589A (ja) 磁気結合素子
CN114783742A (zh) 功率转换模块及其磁性组件
WO2019181473A1 (ja) インダクタおよびそれを用いた電圧変換器
JP2000269035A (ja) 平面磁気素子
JP2005064321A (ja) コイル部品およびそれを搭載した電子機器
WO2016143207A1 (ja) ノイズフィルタ
US20240212921A1 (en) Inductor and dc-dc converter using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081020

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090114

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090126

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110926

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111026

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4854923

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

EXPY Cancellation because of completion of term