JP4873534B2 - インダクター - Google Patents

Description

本発明は、インダクターに関し、特に、ＤＣ−ＤＣコンバータ等の電子機器のボード上に構成される電源に好適なインダクターに関する。

複数のコイル部品を使用して構成されるＤＣ−ＤＣコンバータは、小型でありながら２０Ａ、３０Ａといった大電流を供給できるものが、コンピュータを高性能化するＣＰＵの電源としてボード上に設置することが要求されている。

近年、ＬＳＩ等は、消費電力低減を目的に駆動電圧を下げている。駆動電圧の低下に伴い、所要電流が数十Ａにまで達するようになり、ＤＣ−ＤＣコンバータの出力端子からＣＰＵ、ＬＳＩの電源端子までの区間での電圧降下が問題視されるようになった。この問題点を解決するために、ＤＣ−ＤＣコンバータは、できる限りＣＰＵやＬＳＩの直近に設置されるようになった。その結果、ＤＣ−ＤＣコンバータを構成する部品は、小型で低背のものが求められている。

一方、ボード上に構成されるＤＣ−ＤＣコンバータは、出力電流の増大に伴い、一つのＦＥＴと一つのチョークコイルではまかない切れない電流量が必要になっている。この問題点の解決にマルチフェイズ方式が、採用されている。

ここでは、出力３０Ａの２フェイズのコンバータを用いた場合のマルチフェイズ方式について説明する。２個のＤＣ−ＤＣコンバータは、各々実効値で１５Ａの出力容量をもつＦＥＴとチョークコイルで構成され、１個の平滑コンデンサーを共用する構成になっている。各々のＦＥＴにおけるｏｎ−ｏｆｆのタイミングが重ならないようにｏｎ−ｏｆｆのタイミングを半周期ずらすことで、一個のコンデンサーで直流電圧−電流を作る動作原理である。

マルチフェイズ方式の問題点は、ＦＥＴ、チョークコイルなどの部品点数が倍増することである。各々の部品は、電流容量を半減するために小さくはなるが、部品点数が増えることで実質的な実装面積が増大する。その結果、本来小型化が求められるボード上の部品として、適切でないという問題点があった。

この問題点を解決すべく提案された新たな回路方式のカップリングインダクターを使うＤＣ−ＤＣコンバータが、非特許文献１に開示されている。ここで開示されているインダクターは、２個のインダクターを一つのＥＩ型コアで構成したもので、コアの中足部と外足部のエアーギャップ量を調整することで、２つのコイルの自己インダクタンスと相互インダクタンスの大きさを調整している。このＤＣ−ＤＣコンバータの所望の動作確認はされている。しかし、ここで使われているインダクターは、巻線を外足部に巻回す構造のために、巻線がコア外部にはみ出し、インダクターの外形寸法が大きくなるという問題点があった。また、巻線を脚部の外足部に巻回す構造では、巻線の直流抵抗値を小さくするのに制約があるという問題点があった。なお、巻線を巻きまわす構造は、特許文献１および特許文献２に開示されている。

特開平７−２４０３１９号公報 特開平１１−１９５５３６号公報 IEEE TRANSACTIONS ON POWER ELECTRONICS,VOL.16, NO.4,JULY 2001 Performance Improvements of Interleaving VRMs with Coupling Inductor.

本発明は、上述した問題点を解決すべくなされたもので、その技術課題は、最新のＤＣ−ＤＣコンバータの小型化技術に適合するように、小型で低背の、電源効率の高いインダクターを提供することである。

上記目的を達成するための第１の発明は、１つの胴部と２つの外足部と２つ以上の中足部とからなる脚部を有する磁性体コアを一対に突き合わせて一体化したコア又は突き合わせたコアと２つの電流を通電する２本の導体からなるインダクターにおいて、前記２本の導体は、互いに１回以上交差するように、前記２つ以上の中足部の間に形成された長手方向の空隙及び前記外足部と前記中足部との間に形成された空隙に配設され、前記外足部と前記中足部との間に形成された空隙から外部へ１本ずつ導出され、前記導体のインダクタンス値と導体間の相互インダクタンスを調整したインダクターである。

上記目的を達成するための第２の発明は、３つ以上の中足部を有し、前記コアの長手方向の端部に形成された中足部と中央に形成された中足部における長手方向の長さが異なることインダクターである。

上記目的を達成するための第３の発明は、前記磁性体コアが、フェライト材で形成されたインダクターである。

上記目的を達成するための第４の発明は、前記磁性体コアが、金属粉末を成形して形成されたインダクターである。

上記目的を達成するための第５の発明は、前記導体と前記磁性体コアとを一体成形したインダクターである。

上記目的を達成するための第６の発明は、前記フェライト材で形成された磁性体コアと前記金属粉末を成形してなる磁性体コアとを組み合わせて、一体化したインダクターである。

本発明によれば、１つの胴部と２つの外足部と１つ以上の中足部とからなる脚部を有する磁性体コアを一対に突き合わせて一体化したコアまたは突きあわせたコアと２つの電流を通電する導体からなるインダクターにおいて、導体は、前記一体化したコアの中足部に巻回するか又は巻回しないで１回以上交差し、前記２つの外足部と１つ以上の中足部とからなる脚部を有する磁性体コアを一対に突き合わせてできる、前記外足部と前記中足部との間にできる空隙に前記導体が配設され、前記一体化したコアの中足部の中間に間隙を設け、導体の電流路方向に沿って、各導体の自己インダクタンスと導体間の相互インダクタンスを決定する磁気回路長を順次変える構成をインダクターの外形寸法を変えずに小型化を実現できる。

また、導体を１回以上交差させることで導体の入力端子と出力端子の位置を逆転でき、インダクター外部の配線長を短縮できる。その結果、ＤＣ−ＤＣコンバータの電源効率の低下につながる配線の抵抗による損失を最小限に抑制できる。

更に、１つの胴部と２つの外足部と１つ以上の中足部とからなる脚部を有する磁性体コアを一対に突き合わせて一体化したコアまたは突きあわせたコアと２つの電流を通電する導体からなるインダクターにおいて、導体は、前記一体化したコアの中足部に巻回するか又は巻回しないで１回以上交差し、前記２つの外足部と１つ以上の中足部とからなる脚部を有する磁性体コアを一対に突き合わせてできる、前記外足部と前記中足部との間にできる空隙に前記導体が配設され、前記一体化したコアの対向する外足部と内足部との距離又は前記一体化したコアの対向する外足部と外足部との距離を変えることで、２本の導体間の間隔が交差することで導体に沿って異なるか、もしくはコアと必要に応じて設置されるギャップにより構成される磁気回路長が異なるようになる。

その結果、導体の長さ方向に沿って磁気抵抗が異なるようになり、磁気的結合の割合が異なる部分を構成できるようになる。また、導体を１回以上交差させることで導体の入力端子と出力端子の位置を逆転させることで、インダクター外部の配線長を短縮でき、ＤＣ−ＤＣコンバータの電源効率の低下につながる配線の抵抗による損失を最小限に抑制できる。

また、フェライト材でその磁性体コアを形成することで、所定の電流を通電しても磁気飽和しないように磁気回路の一部に磁気的間隙を必要に応じて設置した構成を実現できる。

更に、金属粉末を成形してなる磁性体コアで形成することで、所定の電流を通電しても磁気飽和しないように磁気回路の一部に磁気的間隙を必要に応じて設置した構成を実現できる。

また、導体と磁性体粉末からなる磁性体コアとを一体成形してなるインダクターを形成することで、インダクターの外形寸法を変えずにインダクターの小型化を実現でき、所定の電流を通電しても磁気飽和しないように磁気回路の一部に磁気的間隙を必要に応じて設置した構成を実現できる。

更に、異なる磁性体からなる磁性体コアを組み合わせて、一体化したインダクタを形成することで、磁気回路長の異なる部位ごとに別個に製造された磁性体部材からなる組み合わせで、必要な特性を有する小型の一つのインダクターを実現できる。

本発明を実施するための最良の形態に係るインダクターを以下に図面を参照して詳細に説明する。

図１は、本発明における解決手段の検証のためのＤＣ−ＤＣコンバータ動作解析に用いた回路図である。図２、図３、図４、図５は、本発明のインダクターの内部構造と配線パターンを示す断面図である。図２は、中足部がコア上下２箇所に分割された構造で、コア中央部で導体が１回交差する構造のインダクターの内部構造と配線パターンを示す断面図である。図３は、中足部が上下と中央部の３ヶ所に分割された構造で、導体が中央の中足部に３／４回巻回され、中央中足部の上下で導体が２回交差する構造のインダクターの内部構造と配線パターンを示す断面図である。図４は、図３の構造のコアに導体を中央の中足部に３／４回巻回し、導体の入力側に戻した構造である。図５は、中足部が上下と中央部の３ヶ所に分割された構造で、導体が中央の中足部に１／２回巻回され、中央中足部の上部で導体が１回交差する構造のインダクターの内部構造と配線パターンを示す断面図である。

図６は、本発明のインダクターの組立てた正面図である。図７は、本発明におけるインダクターの内部構造の一例で、配線間の磁気的結合を弱める構造の部分を半分に分割した断面図である。図８は、本発明におけるインダクターの内部構造の一例で、配線間の磁気的結合を強める構造の部分を半分に分割した断面図である。図９は、本発明のインダクターの外観を示す斜視図（導線なし）である。図１０は、本発明のインダクターの配線を組み合わせた外観を示す斜視図である。図１１は、本発明のインダクターで中足部がコア内部に１箇所設置された構造の斜視図である。

カップリングインダクターを使う２フェイズのＤＣ−ＤＣコンバータの場合は、カップリングインダクターに２回路の巻線が設置される。この２回路の巻線は、それぞれ所望の自己インダクタンス（Ｌｓ）と相互インダクタンス（Ｌｍ）を有する。それぞれのインダクタンスの大きさを見極めるために、ＳＰＩＣＥシミュレーションによって、必要なＬｓ及びＬｍを算出する。なお、計算に用いた回路図は、図１に示されている。

なお、計算に用いた定数は、スイッチング周波数が１２５ｋＨｚ、ＯＮ時間が０．４μｓｅｃ、抵抗０．２ｍΩ、入力電圧が１０Ｖ、出力電圧が１Ｖ、負荷電流が５ＡでＬｓが１．０μＨである。図１の回路において、インダクターにおける２つの導線の結合係数を変えることで、インダクターに流れる電流のリップル電流とコンデンサーに流れるリップル電流を求める。インダクターに流れる電流のリップル電流とコンデンサーに流れるリップル電流の計算結果の一覧が、表１に示されている。

表１から、Ｌｍ：０は、相互インダクタンス＝０を示し、２つのコイルが磁気的に結合していない場合である。これが、従来のマルチフェイズ回路に相当した値である。なお、インダクターのリップル電流ｒｉｐｐｌｅ／Ｌは３．６Ａで、コンデンサーのリップル電流ｒｉｐｐｌｅ／Ｃが３．２１Ａである。また、Ｌｍを大きくして、磁気的に結合させると、平滑コンデンサーに流れるリップル電流が低減していくことがわかる。

一方、インダクターに流れるリップル電流は、顕著に上昇し、結合係数０．９の場合には、ｒｉｐｐｌｅ／Ｌは２１．７６Ａにまで上昇する。この値は、従来の回路方式の場合の６倍に相当するので、インダクターのコイルの発熱が著しくなり、使用に耐えないものと考えられるが、リップル電流ｒｉｐｐｌｅ／Ｃは従来の回路方式の場合の約１／２に低減しているので、コンデンサーにとっては非常に好ましい結果になっている。

以上の結果から、本発明のインダクターを使用したＤＣ−ＤＣコンバータでの許容される結合係数の上限は約０．９である。但し、Ｌｓが大きい場合は、０．９以上の結合係数も許容できるようになる。この理由は、図１に示すＤＣ−ＤＣコンバータにおいては、ＦＥＴの見ているインダクタンスは各コイルのＬｓではなく、漏洩インダクタンスであるからである。よって、結合係数が高くても、Ｌｓが高ければ漏洩インダクタンスも大きくなり、インダクタンスに流れるリップル電流は抑制されるので、激増しない。このため、結合係数、Ｌｍの適切な大きさはＤＣ−ＤＣコンバータの回路設計によって、適宜設定されるべきである。本発明では、ＬｓとＬｍを併せ持つ構造のインダクターを一体化した構成で実現するものである。

ＤＣ−ＤＣコンバータに必要な本発明のインダクターは、ＬｓとＬｍを併せる構造を実現することなので、コイル部品のノーマルチョークコイルとコモンチョークコイル、もしくはトランスを結合する構造になる。しかし、既存のこれらの部品を結線しただけでは、電源の小型化は実現しないので、本発明は、これらのノーマルチョークコイルとコモンチョークコイルを一つのコアで構成する構造になる。

本発明では、このような構造を実現するために導体の電流路方向に沿って磁気回路長を順次変える構成にし、インダクターの小型化のために外形寸法は変えないで、コアの内部の寸法を順次かえる。

２本の導体でそれぞれノーマルチョークコイルに構成する場合は、それぞれの導体を磁性体で覆うと導体間の磁気的な結合が小さくなり、実質的にそれぞれの導体がノーマルチョークコイルとして動作する。

また、２本の導体でそれぞれコモンチョークコイルに構成する場合は、導体間に磁性体を配置しないか、周囲の磁性体よりも透磁率が小さな磁性体を配置することで、導体間の磁気的結合が大きくなり、実質的にそれぞれの導体がコモンチョークコイルとしての動作に近づく。

このように実質的にノーマルチョークとして動作する箇所と実質的にコモンチョークコイルとして動作する箇所を導体の長手方向に配置する。

図２に示すように、図２の巻回しない構造のインダクターでは、磁性体コアを一対に突き合わせてできる空隙に導線１０、１１がコア中央部で１回交差して配置された内部構造になっている。磁性体コアは、インダクターの外足部２０、２１とインダクターの中足部３１、３２とインダクターのヨーク部４０とインダクターの胴部からなり、ＮｉＺｎフェライト材を用いて作製している。なお、図２中の破線Ａ、Ｂは、本発明のインダクターのコアが導線の長手方向に磁気回路長が異なる部分から構成されることを示すための切断面を示す線である。図２中の破線Ａ位置での断面は、図７で、図２中の破線Ｂ位置での断面が図８に相当する。

図２に示される磁性体コアを上下に突き合わせて一体化した構造のインダクターの側面が図６に示されている。図６に示されるように、磁性体コアは、インダクターの外足部２０、２１とインダクターの中足部３１、３２とインダクターのヨーク部４０とインダクターの胴部からなるＮｉＺｎフェライト材を用いて作製され、上下に突き合わせて一体化した構造になっている。

図７に示される断面で構成される部分は、２本の導線の間にインダクターの中足部３１が配置しているので、導線同士の磁気的な結合が弱められて、実質的に各導線はノーマルチョークとして動作する部分になる。

図８に示される断面で構成される部分は、２本の導線の間に磁性体は存在しないので、ほとんどの磁束は２本の導体の周囲をともに周回し、２本の導体の磁気的結合が強くなり、実質的にコモンチョークコイルとして動作する部分になる。

図７、図８により、図２に示される導体の電流路方向に沿って磁気回路長の異なる構成を持つインダクターのインダクタンス成分は、ノーマルチョークの部分における結合係数がほぼ０の部分で、コモンチョークコイルの部分における結合係数がほぼ１の部分となる。また、導線からみた結合係数は、ノーマルチョークの部分における結合係数とコモンチョークコイルの部分における結合係数との足し合わせになるので、磁性体コアであるコイルの結合係数は、０から１の間で任意の値に調整できる。

同様に、コア断面構造が図２中のＡ部とＢ部の組み合わせである磁性体コアを用いること（一体化したコアの中足部は、一体化したコアの外足部と中足部との間にできる空隙に導体である導線１０、１１を備え、中足部を１箇所もしくは２箇所以上に分割する構造）で、結合係数を任意に設定できる。

なお、結合係数は組み合わせるそれぞれの磁気回路部における結合係数の総和で決定され、製造、組立てのしやすさでその順序を決めて構わない。また、インダクターとしての性能は、磁性体コア材の磁気抵抗で決定されるので、所望の磁気抵抗になるように磁性体コアを複数の材料の組合せで調整できる。

本発明では、磁性体コアとして、フェライト材、金属粉末を成形してなるダストコア、導体と磁性体粉末を一体成形してなる構造にしたインダクターや上述した磁性体コアを組み合わせて、一体化したインダクターを構成することで、所望の磁気抵抗になるように調整している。

図２の導線が挿入される磁性体コア内部に磁性体粉末を含有するペースト状のものを充填し、磁気抵抗を小さめに調整し、結合係数は変えずに全体としてのインダクタンスを大きくとることで、回路定数であるインダクタンスを所望の値に調整できる。

なお、１つの胴部と２つの外足部と１つ以上の中足部とからなる脚部を有する磁性体コアを一対に突き合わせて一体化したコアと２つの電流を通電する導体からなるインダクターにおいて、導体である導線１０、１１を、前記一体化したコアの中足部に巻回するか又は巻回しないのは、導体の電流路方向に沿って磁気回路長を順次変える構成を、外形寸法を変えずにインダクターの小型化を実現できる効果がある。

また、１つの胴部と２つの外足部と１つの中足部とからなる脚部を有する磁性体コアを一対に突き合わせて一体化したコアと２つの電流を通電する導体からなるインダクターにおいても、同様の効果を奏する。

本発明では、２本の導体をそれぞれノーマルチョークコイルに構成するために、それぞれの導体を磁性体で覆うことで、導体間の磁気的な結合を小さくすることで、実質的にそれぞれの導体がノーマルチョークコイルとして動作する構造を実現し、２本の導体をコモンチョークコイルに構成するために、導体間に磁性体を配置しないか、透磁率が周囲の磁性体よりも小さな磁性体を配置する構造を実現することで、導体間の磁気的結合が強まり、実質的にコモンチョークコイルとして動作する構造に近づく。このように実質的にノーマルチョークとして動作する箇所と実質的にコモンチョークコイルとして動作する箇所を導体の長手方向に配置する構造にすることで、最新のＤＣ−ＤＣコンバータの小型化技術に適合するように、小型で低背の、電源効率の高いインダクターを実現している。また、導体を少なくとも１回交差させることで、導体の入力端子と出力端子位置を逆転させることでインダクターの外部配線を短縮することができるため、配線パターンの抵抗による損失を低減できる。

本発明の実施例について、実施例により詳細に説明する。

（実施例１）
透磁率が２２００のＭｎＺｎフェライトを用いて磁性体コアを作製し、内部構造が図２で概観が図１０の磁性体コアを、以下の寸法で作製した。外形寸法は、幅１２ｍｍ、長さ１２ｍｍ、高さ３．６ｍｍであった。また、インダクターの中足部３１、３２は、幅１．０ｍｍで、長さ４．０ｍｍであった。導線の出入り口は、１．４ｍｍ×１．４ｍｍであった。なお、突き合わせた磁性体コアのエアーギャップは、上下コアの接合面全面に５０μｍとして組立てした。この磁性体コアに長さ２０ｍｍで線径０．６ｍｍの丸線の導線を挿入し、コア内部の中央で１回交差させて外部に導出した。

インダクターの磁性体コアの電気特性は、各導線のＬｓが０．３２μＨ、２本の導線間のＬｍが０．２６μＨ、導線間の結合係数が０．８０となった。なお、ＤＣ−ＤＣコンバータの動作に必要な一方の導線から見たリーケイジインダクタンスは、０．１３μＨであった。

ここで示したリーケイジインダクタンスの算出法は、２・Ｌｓ・（１−Ｋ）で、本発明のインダクターに接続されているＦＥＴが常に導通状態にある場合に対応し、マルチフェイズ方式のコンバータの動作状態に対応する。よって、電源の動作状態で必要とされる出力電流（平滑化された電流）に対するリーケイジインダクタンスの確認が重要で、これが所要電流を出力した状態でも低下しなければチョークコイルとして使用できる。表２に実施例１におけるインダクターの電気的性能の一覧が示されている。

表２の結果から、Ｌｓは出力電流の増大に伴って２０Ａにて約３０％低下しているが、リーケイジインダクタンスは約７％の低下におさまっており、良好な出力電流依存性を示し、ＤＣ−ＤＣコンバータが十分に動作するのに必要な特性が得られた。

（実施例２）
実施例１と同様に透磁率が２２００のＭｎＺｎフェライトを用いて磁性体コアを作製し、コア内部構造が図３に示された概観の図１０の磁性体コアを、以下の寸法で作製した。外形寸法は、幅１２ｍｍ、長さ１４ｍｍ、高さ３．６ｍｍであった。また、インダクターの中足部３１、３２は、幅１．０ｍｍで、長さは上端部から４ｍｍ、２ｍｍ、４ｍｍであった。導線の出入り口は、１．４ｍｍ×１．４ｍｍであった。なお、突き合わせた磁性体コアのエアーギャップは、上下コアの接合面全面に５０μｍとして組立てした。

インダクターの磁性体コアの電気特性は、各導線のＬｓが０．３７μＨ、２本の導線間のＬｍが０．２９μＨ、導線間の結合係数が０．７８となった。なお、ＤＣ−ＤＣコンバータの動作に必要な一方の導線から見たリーケイジインダクタンスは、０．１６μＨであった。出力電流を変えた場合の結果を表３に示す。よって、ＤＣ−ＤＣコンバータが動作する十分なリーケイジインダクタンスが得られることがわかる。

表３から、実施例２は実施例１に比べて、大電流域で結合係数が若干低下する傾向があるが、実施例１に比べてリーケイジインダクタンスを大きくとることができる利点がある。

（実施例３）
透磁率が６００のＮｉＺｎフェライトを用いて磁性体コアを作製し、コア内部構造が図４で概観が図１０の磁性体コアを、以下の寸法で作製した。外形寸法は、幅８ｍｍ、長さ１２ｍｍ、高さ３．６ｍｍであった。また、インダクターの中足部は、幅１．０ｍｍで、長さは上端部から１．０ｍｍ、８．０ｍｍ、１．０ｍｍであった。導線の出入り口は、１．４ｍｍ×１．４ｍｍであった。なお、突き合わせた磁性体コアのエアーギャップは、上下コアの接合面全面に２０μｍとして組立てした。表４に、実施例３におけるインダクターの電気的性能の一覧が示されている。

表４から、実施例１、実施例２にくらべ、実施例３では、より大きな出力電流でもリーケイジインダクタンスが低下せずに良好な特性となることがわかる。

（実施例４）
実施例３と同様に、透磁率が６００のＮｉＺｎフェライトを用いて磁性体コアを作製し、コア内部構造が図４の概観で示された図１０の磁性体コアを、以下の寸法で作製した。外形寸法は、幅８ｍｍ、長さ１２ｍｍ、高さ３．６ｍｍであった。次に、インダクタンスの調整のため、３箇所に分割した中足部の寸法を種々変えることで、インダクタンスの変化を調べた。中足部の寸法は、上下端部中足は、幅１．０ｍｍ、長さ１．０ｍｍとし、中央部中足の寸法を、幅１．０ｍｍで長さを２．０ｍｍ、４．０ｍｍ、８．０ｍｍの三種類を作製した。この時の特性を表５に示す。

表５から、中央部中足の寸法を種々変更することで、各導体の自己インダクタンスが０．１６μＨから０．４μＨまで変化するが、リーケイジインダクタンスは０．１６５μＨから０．１９μＨと変化が小さく、リーケイジインダクタンスを大きく変えることなく、自己インダクタンスを種々調整可能であることが分かり、ＤＣ−ＤＣコンバータの動作に必要なインダクタンスの設計の自由度を上げるもので、非常に有効であることがわかった。

以上に示したように、本発明によればカップリングインダクターを使うＤＣ−ＤＣコンバータのインダクターにおけるリーケイジインダクタンスを回路に必要な大きさに自在に調整できる構造を有するインダクターを提供できる。

その結果、最新のＤＣ−ＤＣコンバータの小型化技術に適合するように、小型で低背の、電源効率の高いインダクターの提供が可能になる。

本発明における解決手段の検証のためのＤＣ−ＤＣコンバータ動作解析に用いた回路図。 本発明のインダクターの内部構造と配線パターンを示す断面図。 本発明のインダクターの内部構造と配線パターンを示す断面図。 本発明のインダクターの内部構造と配線パターンを示す断面図。 本発明のインダクターの内部構造と配線パターンを示す断面図。 本発明のインダクターの組立てた正面図を示す断面図。 本発明におけるインダクターの内部構造の一例で、配線間の磁気的結合を弱める構造の部分を半分に分割した断面図。 本発明におけるインダクターの内部構造の二例で、配線間の磁気的結合を強める構造の部分を半分に分割した断面図。 本発明のインダクターの外観を示す斜視図（導線なし）。 本発明のインダクターの配線を組み合わせた外観を示す斜視図。 本発明のインダクターで中足部がコア内部に１箇所設置された構造の斜視図。

符号の説明

１０，１１ 導線
２０，２１ インダクターの外足部
３１，３２，３３ インダクターの中足部
４０ インダクターのヨーク部
５０ インダクターの胴部
Ａ インダクターの中足部が設置された部分の断面図４の切断線
Ｂ インダクターの中足部が設置されていない部分の断面図５の切断線

Claims (6)

1. １つの胴部と２つの外足部と２つ以上の中足部とからなる脚部を有する磁性体コアを一対に突き合わせて一体化したコア又は突き合わせたコアと２つの電流を通電する２本の導体からなるインダクターにおいて、前記２本の導体は、互いに１回以上交差するように、前記２つ以上の中足部の間に形成された長手方向の空隙及び前記外足部と前記中足部との間に形成された空隙に配設され、前記外足部と前記中足部との間に形成された空隙から外部へ１本ずつ導出され、前記導体のインダクタンス値と導体間の相互インダクタンスを調整したことを特徴とするインダクター。
2. ３つ以上の中足部を有し、前記コアの長手方向の端部に形成された中足部と中央に形成された中足部における長手方向の長さが異なることを特徴とする請求項１記載のインダクター。
3. 前記磁性体コアが、フェライト材で形成されたことを特徴とする請求項１又は請求項２記載のインダクター。
4. 前記磁性体コアが、金属粉末を成形して形成されたことを特徴とする請求項１又は請求項２記載のインダクター。
5. 前記導体と前記磁性体コアとを一体成形したことを特徴とする請求項１又は請求項２記載のインダクター。
6. 前記フェライト材で形成された磁性体コアと前記金属粉末を成形してなる磁性体コアとを組み合わせて、一体化したことを特徴とする請求項１又は請求項２記載のインダクター。

Images