JP2023129039A - 結合インダクタおよび回路 - Google Patents

Abstract

【課題】小型化可能な結合インダクタを提供すること。【解決手段】結合インダクタは、コアと、第１巻線と、第２巻線とを備える。コアは、コア本体を含む。コア本体は、第１コア窓、第２コア窓、第１脚部、第２脚部および第３脚部を有する。第１コア窓および第２コア窓は、第１方向に間隔を空けて位置し、コア本体を第２方向にそれぞれ貫通する。第１脚部は、第１コア窓および第２コア窓の間に位置する。第２脚部は、第１方向における第１脚部の一方側に位置する。第２脚部は、第１方向における第１脚部の他方側に位置する。第１巻線は、第１脚部に巻回され、巻回端が第１コア窓に位置する。第２巻線は、第１脚部に巻回され、巻回端が第２コア窓に位置する。第１脚部、第２脚部および第３脚部の各々は、少なくとも１つの第３方向のギャップを有している。【選択図】図３

Description

本開示は、結合インダクタおよび結合インダクタを備える回路に関する。

特許文献１には、複数相コンバータ用リアクトルが開示されている。このリアクトルは、中央脚部と、中央脚部の両側にそれぞれ位置する端脚部とを含むコアを備えている。

特開２０１２－６５４５３号公報

特許文献１のリアクトルでは、コアの端脚部にコンバータコイルが巻装されているため、コンバータコイルの巻厚方向において小型化するのが難しい場合がある。

本開示は、小型化可能な結合インダクタ、および、この結合インダクタを備えた回路を提供することを目的とする。

本開示の一態様の結合インダクタは、
コア本体を含み、前記コア本体が、第１方向に間隔を空けて位置し前記コア本体を前記第１方向に交差する第２方向にそれぞれ貫通する第１コア窓および第２コア窓と、前記第１コア窓および前記第２コア窓の間に位置する第１脚部と、前記第１方向における前記第１脚部の一方側に位置し前記第１脚部との間に前記第１コア窓が位置する第２脚部と、前記第１方向における前記第１脚部の他方側に位置し前記第１脚部との間に前記第２コア窓が位置する第３脚部とを有する、コアと、
前記第１脚部に巻回され、巻回端が前記第１コア窓に位置する第１巻線と、
前記第１脚部に巻回され、巻回端が前記第２コア窓に位置する第２巻線と
を備え、
前記第１脚部、前記第２脚部および前記第３脚部の各々が、少なくとも１つの前記第１方向および前記第２方向に交差する第３方向のギャップを有している。

本開示の一態様の回路は、
前記態様の結合インダクタを備える。

前記態様の結合インダクタによれば、小型化可能な結合インダクタを実現できる。

前記態様の回路によれば、前記結合インダクタにより、小型化可能な回路を実現できる。

本開示の一実施形態の結合インダクタを備えた回路を示す構成図。 図１の結合インダクタの斜視図。 図１の結合インダクタの正面模式図 図１の結合インダクタの第１の変形例を示す正面模式図。 図１の結合インダクタの第２の変形例を示す正面模式図。 図１の結合インダクタの第３の変形例を示す正面模式図。 第１脚部のギャップに対する第２脚部および第２脚部のギャップの比と結合係数との関係を示すグラフ。 図１の回路の第１の変形例を示す構成図。 図１の回路の第２の変形例を示す構成図。

以下、本開示の一例を添付図面に従って説明する。以下の説明は、本質的に例示に過ぎず、本開示、その適用物、あるいは、その用途を制限することを意図するものではない。添付図面は模式的なものであり、各寸法の比率等は現実のものとは必ずしも合致していない。

本開示の一実施形態の結合インダクタ１０は、図１に示すように、回路１の一部を構成している。本実施形態では、回路１は、直流電源２が接続された非絶縁昇圧コンバータである。

結合インダクタ１０は、図２および図３に示すように、コア１１と、第１巻線１３と、第２巻線１４とを備える。コア１１、第１巻線１３および第２巻線１４は、相互に絶縁されている。本実施形態では、結合インダクタ１０は、後述するコア１１の第１脚部２３を覆うボビン１２（図３に示す）を備えている。

コア１１は、図３に示すように、コア本体２０を含む。コア本体２０は、第１コア窓２１および第２コア窓２２と、３つの脚部（以下、第１脚部２３、第２脚部２４および第３脚部２５という。）とを有している。

第１コア窓２１および第２コア窓２２は、第１方向（例えば、Ｘ方向）に間隔を空けて位置している。第１コア窓２１および第２コア窓２２の各々は、コア本体２０を第１方向Ｘに交差する第２方向（例えば、Ｙ方向）にそれぞれ貫通している。

第１脚部２３は、第１コア窓２１および第２コア窓２２の間に位置している。第２脚部２４は、第１方向Ｘにおける第１脚部２３の一方側に位置し、第１脚部２３との間に第１コア窓２１が位置している。第３脚部２５は、第１方向Ｘにおける第１脚部２３の他方側に位置し、第１脚部２３との間に第２コア窓２２が位置している。第１脚部２３、第２脚部２４および第３脚部２５の各々は、第１方向Ｘおよび第２方向Ｙに交差する第３方向（例えば、Ｚ方向）に沿って延びており、その中間に１つのギャップ２３１、２４１、２５１を有している。本実施形態では、各脚部のギャップ２３１、２４１、２５１は、隙間（言い換えると、ギャップ空間）で構成している。

本実施形態では、コア本体２０は、全体として略直方体形状を有し、２つの部材２０１、２０２で構成されている。各部材２０１、２０２は、例えば、フェライトで構成され、第２方向Ｙに沿って見た場合に、略Ｅ字形状を有している。各部材２０１、２０２は、第３方向Ｚにおいて間隔を空けて、コア本体２０の第３方向Ｚの中心を通る仮想線Ｌに対して対称に位置している。

第１巻線１３は、第１脚部２３に巻回され、巻回端１３１、１３２が第１コア窓２１に位置する。言い換えると、第１巻線１３は、第１脚部２３に対して、第１コア窓２１から巻始め、第１コア窓２１で巻き終わるように巻回されている。

第２巻線１４は、第１脚部２３に巻回され、巻回端１４１、１４２が第２コア窓２２に位置する。言い換えると、第２巻線１４は、第１脚部２３に対して、第２コア窓２２から巻始め、第２コア窓２２で巻き終わるように巻回されている。

第１巻線１３および第２巻線１４の各々は、第１脚部２３に対してＮ．５ターン（Ｎは自然数）巻回されている（言い換えると、第１脚部２３に対して端数巻されている。）。本実施形態では、第１巻線１３および第２巻線１４の各々は、第１脚部２３に対して１．５ターン巻回されている。

結合インダクタ１０および回路１は、次のような効果を発揮できる。

結合インダクタ１０は、コア１１と、第１巻線１３と、第２巻線１４とを備える。コア１１は、コア本体２０を含む。コア本体２０は、第１コア窓２１、第２コア窓２２、第１脚部２３、第２脚部２４および第３脚部２５を有する。第１コア窓２１および第２コア窓２２は、第１方向Ｘに間隔を空けて位置し、コア本体２０を第２方向Ｙにそれぞれ貫通する。第１脚部２３は、第１コア窓２１および第２コア窓２２の間に位置する。第２脚部２４は、第１方向Ｘにおける第１脚部２３の一方側に位置し、第１脚部２３との間に第１コア窓２１が位置する。第２脚部２４は、第１方向Ｘにおける第１脚部２３の他方側に位置し、第１脚部２３との間に第２コア窓２２が位置する。第１巻線１３は、第１脚部２３に巻回され、巻回端１３１、１３２が第１コア窓２１に位置する。第２巻線１４は、第１脚部２３に巻回され、巻回端１４１、１４２が第２コア窓２２に位置する。第１脚部２３、第２脚部２４および第３脚部２５の各々は、少なくとも１つの第３方向Ｚのギャップ２３１、２４１、２５１を有している。このような構成により、第１脚部２３の第１方向Ｘの外側に位置する第２脚部２４および第３脚部２５に巻線が巻回されないので、第１巻線１３および第２巻線１４の巻厚方向（つまり、第１方向Ｘ）において結合インダクタ１０を小型化できる。

一般に、第２脚部２４および第３脚部２５に巻線を巻回する場合、第２脚部２４および第３脚部２５を覆う特殊なボビンが必要になり、製造コストが高くなる。結合インダクタ１０では、第１脚部２３にのみ巻線が巻回されるので、特殊なボビンは必要なく、製造コストの増加を抑制できる。

回路１は、結合インダクタ１０により、小型化可能な回路を実現できる。

結合インダクタ１０および回路１は、次のように構成することもできる。

図４に示すように、第１脚部２３、第２脚部２４および第３脚部２５の各々が、複数の第３方向Ｚのギャップ２３１、２４１、２５１を有していてもよい。このように構成することで、コア本体２０の２つの部材２０１、２０２間におけるフリンジング効果を抑制できる。図４の結合インダクタ１０では、一例として、絶縁性のシート（言い換えると、スペーサ）と磁性体の部材２３２、２４２、２５２とが、第３方向Ｚに沿って交互に並んでおり、スペーサにより、各脚部のギャップ２３１、２４１、２５１が構成されている。各脚部のギャップ２３１、２４１、２５１は、全て同じ大きさのギャップで構成されてもよいし、異なる大きさのギャップを含むように構成されてもよい。

第１巻線１３および第２巻線１４は、単線、リッツ線、エッジワイズ線およびＰＣＢ巻線を含む任意の巻線で構成することができる。例えば、第１巻線１３および第２巻線１４をエッジワイズ巻線またはＰＣＢ巻線で構成することで、高周波における損失を低減できる。第１巻線１３および第２巻線１４の規格は、例えば、結合インダクタ１０の設計、アプリケーション等に応じて設定される。

図５に示すように、第１巻線１３および第２巻線１４は、相互に撚られた状態で第１脚部２３に巻回されていてもよい。このように構成することで、磁気結合度を高めることができる。

図６に示すように、第１脚部２３のギャップ２３１の幅Ｗ１が、第２脚部２４および第３脚部２５のギャップ２４１、２５１の幅Ｗ２、Ｗ３よりも大きくなるように、コア１１を構成してもよい。図６の結合インダクタ１０では、第２脚部２４のギャップ２４１の幅Ｗ２は、第３脚部２５のギャップ２５１の幅Ｗ３と同じ大きさを有している。

幅Ｗ１に対する幅Ｗ２および幅Ｗ３の比と結合係数との関係を図７に示す。図７において、横軸が幅Ｗ１に対する幅Ｗ２および幅Ｗ３の比であり、縦軸が結合係数である。第１巻線１３および第２巻線１４を第１脚部２３に対して６．５ターン巻回した結合インダクタ１０（以下、第１の結合インダクタ１０という。）を用いた場合の幅Ｗ１に対する幅Ｗ２および幅Ｗ３の比と結合係数との関係を実線で示す。第１巻線１３および第２巻線１４を第１脚部２３に対して３．５ターン巻回した結合インダクタ１０（以下、第２の結合インダクタ１０という。）を用いた場合の幅Ｗ１に対する幅Ｗ２および幅Ｗ３の比と結合係数との関係を点線で示す。

図７に示すように、幅Ｗ１に対する幅Ｗ２および幅Ｗ３の比が１よりも小さい場合、いずれの結合インダクタ１０でも結合係数が０．９以上になることが分かった。幅Ｗ１に対する幅Ｗ２および幅Ｗ３の比が１よりも大きい場合、幅Ｗ１に対する幅Ｗ２および幅Ｗ３の比が１よりも小さい場合よりも結合係数が小さくなることが分かった。第２の結合インダクタ１０の方が、第１の結合インダクタ１０よりも幅Ｗ１に対する幅Ｗ２および幅Ｗ３の比の変動による影響を受け易いことが分かった。

つまり、第１脚部２３のギャップ２３１の幅Ｗ１が、第２脚部２４および第３脚部２５のギャップ２４１、２５１の幅Ｗ２、Ｗ３よりも大きくなるように、コア１１を構成することで、磁気結合度を高めることができる。また、幅Ｗ１に対する幅Ｗ２および幅Ｗ３の比を調整することで、結合係数を調整することができる。

結合インダクタ１０は、２相に限らず、３相以上のインダクタとして使用することもできる。例えば、結合インダクタ１０を３相インダクタとして使用する場合、第１巻線１３および第２巻線１４に加えて、第３巻線を第１脚部２３に対してＮ．５ターン巻回する。第３巻線の巻回端は、第１コア窓２１に位置していてもよいし、第２コア窓２２に位置していてもよい。

コア本体２０を構成する２つの部材２０１、２０２は、第２方向Ｙに沿って見た場合に、その両方が略Ｅ字形状である場合に限らない。例えば、２つの部材２０１、２０２の一方は、第２方向Ｙに沿って見た場合に、略Ｉ字形状であってもよい。

ボビン１２は、省略することができる。この場合、例えば、各巻線を絶縁性の被膜で覆うことで、コア１１と各巻線との間を絶縁できる。各脚部のギャップ２３１、２４１、２５１は、例えば、スペーサにより構成できる。

回路１は、非絶縁昇圧コンバータに限らない。回路１は、例えば、図８に示すように、直流電源２が接続された非絶縁降圧コンバータであってもよいし、図９に示すように、交流電源３が接続されたＰＦＣ（力率改善）コンバータであってもよい。

以上、図面を参照して本開示における種々の実施形態を詳細に説明したが、最後に、本開示の種々の態様について説明する。なお、以下の説明では、一例として、参照符号も添えて記載する。

本開示の第１態様の結合インダクタ１０は、
コア本体２０を含み、前記コア本体２０が、第１方向に間隔を空けて位置し前記コア本体２０を前記第１方向に交差する第２方向にそれぞれ貫通する第１コア窓２１および第２コア窓２２と、前記第１コア窓２１および前記第２コア窓２２の間に位置する第１脚部２３と、前記第１方向における前記第１脚部２３の一方側に位置し前記第１脚部２３との間に前記第１コア窓２１が位置する第２脚部２４と、前記第１方向における前記第１脚部２３の他方側に位置し前記第１脚部２３との間に前記第２コア窓２２が位置する第３脚部２５とを有する、コア１１と、
前記第１脚部２３に巻回され、巻回端１３１、１３２が前記第１コア窓２１に位置する第１巻線１３と、
前記第１脚部２３に巻回され、巻回端１４１、１４２が前記第２コア窓２２に位置する第２巻線１４と
を備え、
前記第１脚部２３、前記第２脚部２４および前記第３脚部２５の各々が、少なくとも１つの前記第１方向および前記第２方向に交差する第３方向のギャップ２３１、２４１、２５１を有している。

本開示の第２態様の結合インダクタ１０は、
前記第１脚部２３、前記第２脚部２４および前記第３脚部２５の各々が、複数の前記第３方向のギャップ２３１、２４１、２５１を有している。

本開示の第３態様の結合インダクタ１０は、
前記第１巻線１３および前記第２巻線１４が、エッジワイズ巻線またはＰＣＢ巻線である。

本開示の第４態様の結合インダクタ１０は、
前記第１巻線１３および前記第２巻線１４が、相互に撚られた状態で前記第１脚部２３に巻回されている。

本開示の第５態様の結合インダクタ１０は、
前記第１脚部２３の前記ギャップ２３１が、前記第２脚部２４および前記第３脚部２５の前記ギャップ２４１、２５１よりも大きい。

本開示の第６態様の回路１は、
前記態様の結合インダクタ１０を備える。

前記様々な実施形態または変形例のうちの任意の実施形態または変形例を適宜組み合わせることにより、それぞれの有する効果を奏するようにすることができる。また、実施形態同士の組み合わせまたは実施例同士の組み合わせまたは実施形態と実施例との組み合わせが可能であると共に、異なる実施形態または実施例の中の特徴同士の組み合わせも可能である。

本開示は、添付図面を参照しながら好ましい実施形態に関連して充分に記載されているが、この技術の熟練した人々にとっては種々の変形や修正は明白である。そのような変形や修正は、添付した請求の範囲による本開示の範囲から外れない限りにおいて、その中に含まれると理解されるべきである。

本開示の結合インダクタは、例えば、非絶縁昇圧コンバータに適用できる。

本開示の回路は、例えば、汎用電源および電気自動車に適用できる。

１ 回路
２ 直流電源
３ 交流電源
１０ 結合インダクタ
１１ コア
１２ ボビン
１３ 第１巻線
１３１、１３２ 巻回端
１４ 第２巻線
１４１、１４２ 巻回端
２０ コア本体
２０１、２０２ 部材
２１ 第１コア窓
２２ 第２コア窓
２３ 第１脚部
２３１ ギャップ
２３２ 部材
２４ 第２脚部
２４１ ギャップ
２４２ 部材
２５ 第３脚部
２５１ ギャップ
２５２ 部材

Claims (6)

1. コア本体を含み、前記コア本体が、第１方向に間隔を空けて位置し前記コア本体を前記第１方向に交差する第２方向にそれぞれ貫通する第１コア窓および第２コア窓と、前記第１コア窓および前記第２コア窓の間に位置する第１脚部と、前記第１方向における前記第１脚部の一方側に位置し前記第１脚部との間に前記第１コア窓が位置する第２脚部と、前記第１方向における前記第１脚部の他方側に位置し前記第１脚部との間に前記第２コア窓が位置する第３脚部とを有する、コアと、
   前記第１脚部に巻回され、巻回端が前記第１コア窓に位置する第１巻線と、
   前記第１脚部に巻回され、巻回端が前記第２コア窓に位置する第２巻線と
   を備え、
   前記第１脚部、前記第２脚部および前記第３脚部の各々が、少なくとも１つの前記第１方向および前記第２方向に交差する第３方向のギャップを有している、結合インダクタ。
2. 前記第１脚部、前記第２脚部および前記第３脚部の各々が、複数の前記第３方向のギャップを有している、請求項１の結合インダクタ。
3. 前記第１巻線および前記第２巻線が、エッジワイズ巻線またはＰＣＢ巻線である、請求項１または２の結合インダクタ。
4. 前記第１巻線および前記第２巻線が、相互に撚られた状態で前記第１脚部に巻回されている、請求項１から３のいずれか１つの結合インダクタ。
5. 前記第１脚部の前記ギャップが、前記第２脚部および前記第３脚部の前記ギャップよりも大きい、請求項１から４のいずれか１つの結合インダクタ。
6. 請求項１から５のいずれか１つの結合インダクタを備える回路。

Images