JP2015231311A - マルチフェイズ型ｄｃ／ｄｃコンバータ - Google Patents

Abstract

【課題】 デューティ比が大きく変動しても、インダクタ内のリップル電流をインダクタ間に結合が無い場合に比べて小さく抑えることができるマルチフェイズ型ＤＣ／ＤＣコンバータを提供する。
【解決手段】 ２フェイズ型ＤＣ／ＤＣコンバータ２１は、スイッチング素子ＳＷ１，ＳＷ２のスイッチングが切り替え制御されて１８０度の位相差で直流入力電圧Ｖin が印加されるインダクタ対Ｌ１，Ｌ２をインダクタアレイとして備え、デューティ比が５％乃至４０％の範囲にあり、結合係数ｋが−０．４を超え−０．１以下の範囲にある。本構成によれば、デューティ比が大きく変動しても、インダクタＬ１，Ｌ２内のリップル電流をインダクタＬ１，Ｌ２間に結合が無い場合に比べて小さく抑えることができる。
【選択図】 図３

Description

本発明は、インダクタアレイを備えて構成されるマルチフェイズ型ＤＣ／ＤＣコンバータに関するものである。

従来、この種のマルチフェイズ型ＤＣ／ＤＣコンバータとしては、例えば、特許文献１に開示された図１に示される２フェイズ型ＤＣ／ＤＣコンバータ１０がある。

この２フェイズ型ＤＣ／ＤＣコンバータ１０は入力電圧Ｖａ，Ｖｂを２つのスイッチングデバイス１２で切り替えて出力電圧Ｖｃに変換する。出力電圧Ｖｃの入力電圧Ｖａ，Ｖｂに対する比であるデューティ比は５０％、または５％〜９０％に設定される。出力電圧Ｖｃは、巻線１４Ａ，１４Ｂによってインダクタアレイとして形成される２個のインダクタと、コンデンサ１７とによって平滑化される。巻線１４Ａ，１４Ｂはコア１６の横さん１６Ａ，１６Ｂに巻き付けられ、横さん１６Ａ，１６Ｂはライザー１６Ｃ，１６Ｄと共に四角形のコア１６を形成する。スイッチングデバイス１２の１８０度位相差をもったスイッチングの切り替えにより、巻線１４Ａ，１４Ｂに入力電圧Ｖａがかかると、磁束１８Ａは磁束１８Ｃと衝突する。また、巻線１４Ａ，１４Ｂに入力電圧Ｖｂがかかると、磁束１８Ｂは磁束１８Ｄと衝突する。したがって、入力電圧Ｖａ，Ｖｂがかかるとコア１６における磁束流れが少なくなり、巻線１４Ａ，１４Ｂによって形成されるインダクタ間には負の結合が生じる。

コア１６に磁束が鎖交して形成される磁気インダクタンスはコア１６から磁束が漏れて形成される漏れインダクタンスの３倍以上に設定される。つまり、巻線１４Ａ，１４Ｂによって形成されるインダクタ間の結合係数ｋは−０．７５以下（ｋ≦−０．７５）に設定される。デューティ比が５０％である場合、図２のグラフにおける実線の特性線１９に示されるように、結合係数ｋがこの負値よりも小さく（ｋ≦−０．７５）、負の結合が強いほど、インダクタ内のリップル電流は小さくなり、２フェイズ型ＤＣ／ＤＣコンバータ１０の直流電圧変換効率は向上する。なお、同グラフの横軸は結合係数ｋ(Coupling factor)、縦軸はインダクタ内のリップル電流(Ripple Current)[Ａ]を示す。

米国特許第６３６２９８６号明細書

しかしながら、上記従来の特許文献１に開示されたマルチフェイズ型ＤＣ／ＤＣコンバータにおいて、デューティ比が５０％である場合は、上記のように各インダクタ間の結合係数ｋが負方向に小さいほどリップル電流は小さくなるが、デューティ比が２５％である場合は、同グラフの点線の特性線２０に示されるように、結合係数ｋが負方向に小さくなりすぎると、リップル電流は大きくなる。つまり、上記従来のマルチフェイズ型ＤＣ／ＤＣコンバータにおいては、デューティ比が５０％から大きくはずれると、−０．７５以下の結合係数ｋではリップル電流が大きくなるという課題があった。

本発明はこのような課題を解決するためになされたもので、
インダクタアレイを備えて構成されるマルチフェイズ型ＤＣ／ＤＣコンバータにおいて、
インダクタアレイが、スイッチング素子のスイッチングが切り替え制御されて１８０度の位相差で直流入力電圧が印加されるインダクタ対を有し、
直流出力電圧の直流入力電圧に対するデューティ比が５％乃至４０％の範囲にあり、インダクタ間の結合係数が−０．４を超え−０．１以下の範囲にあることを特徴とする。

本構成によれば、デューティ比が５％乃至４０％、結合係数が−０．４を超え−０．１以下の範囲にあれば、デューティ比が大きく変動しても、インダクタ内のリップル電流をインダクタ間に結合が無い場合に比べて小さく抑えることができる。

また、本発明は、インダクタアレイが、２の整数倍の個数の前記インダクタから構成されることを特徴とする。

本構成によれば、インダクタアレイが、２の整数倍の個数のインダクタから構成される場合においても、１８０度の位相差で直流入力電圧が印加されるインダクタ対の間で、デューティ比が５％乃至４０％、結合係数が−０．４を超え−０．１以下の範囲にあれば、デューティ比が大きく変動しても、各インダクタ内のリップル電流をインダクタ間に結合が無い場合に比べて小さく抑えることができる。

本発明によれば、デューティ比が大きく変動しても、インダクタ内のリップル電流をインダクタ間に結合が無い場合に比べて小さく抑えることができるマルチフェイズ型ＤＣ／ＤＣコンバータを提供することができる。

従来の２フェイズ型ＤＣ／ＤＣコンバータの構成を示す回路図である。 従来の２フェイズ型ＤＣ／ＤＣコンバータを構成するインダクタアレイにおけるインダクタ間の結合係数とインダクタ内リップル電流との関係を示すグラフである。 本発明の一実施の形態による２フェイズ型ＤＣ／ＤＣコンバータの構成を示す回路図である。 一実施の形態による２フェイズ型ＤＣ／ＤＣコンバータの回路各部の波形を示すタイミングチャート図である。 一実施の形態による２フェイズ型ＤＣ／ＤＣコンバータを構成するインダクタアレイにおけるデューティ比５％のときのインダクタ間の結合係数とインダクタ内リップル電流との関係を示すグラフである。 一実施の形態による２フェイズ型ＤＣ／ＤＣコンバータを構成するインダクタアレイにおけるデューティ比１０％のときのインダクタ間の結合係数とインダクタ内リップル電流との関係を示すグラフである。 一実施の形態による２フェイズ型ＤＣ／ＤＣコンバータを構成するインダクタアレイにおけるデューティ比１５％のときのインダクタ間の結合係数とインダクタ内リップル電流との関係を示すグラフである。 一実施の形態による２フェイズ型ＤＣ／ＤＣコンバータを構成するインダクタアレイにおけるデューティ比２０％のときのインダクタ間の結合係数とインダクタ内リップル電流との関係を示すグラフである。 一実施の形態による２フェイズ型ＤＣ／ＤＣコンバータを構成するインダクタアレイにおけるデューティ比２５％のときのインダクタ間の結合係数とインダクタ内リップル電流との関係を示すグラフである。 一実施の形態による２フェイズ型ＤＣ／ＤＣコンバータを構成するインダクタアレイにおけるデューティ比３０％のときのインダクタ間の結合係数とインダクタ内リップル電流との関係を示すグラフである。 一実施の形態による２フェイズ型ＤＣ／ＤＣコンバータを構成するインダクタアレイにおけるデューティ比３５％のときのインダクタ間の結合係数とインダクタ内リップル電流との関係を示すグラフである。 一実施の形態による２フェイズ型ＤＣ／ＤＣコンバータを構成するインダクタアレイにおけるデューティ比４０％のときのインダクタ間の結合係数とインダクタ内リップル電流との関係を示すグラフである。 一実施の形態による２フェイズ型ＤＣ／ＤＣコンバータを構成するインダクタアレイにおけるデューティ比４５％のときのインダクタ間の結合係数とインダクタ内リップル電流との関係を示すグラフである。 一実施の形態による２フェイズ型ＤＣ／ＤＣコンバータを構成するインダクタアレイにおけるデューティ比２５％のときのインダクタ間の結合係数とインダクタ内リップル電流との関係を回路各素子の影響を考慮して示すグラフである。

次に、本発明のマルチフェイズ型ＤＣ／ＤＣコンバータを実施するための形態について、説明する。

図３は、本発明の一実施の形態による２フェイズ型ＤＣ／ＤＣコンバータ２１の構成を示す回路図である。

２フェイズ型ＤＣ／ＤＣコンバータ２１は、直流電圧源２２から入力される直流入力電圧Ｖinを定電圧化する定電圧用コンデンサＣinを入力部に備え、この定電圧用コンデンサＣinの後段に第１のＤＣ／ＤＣコンバータ部およびこれに並列接続された第２のＤＣ／ＤＣコンバータ部を備える。第１のＤＣ／ＤＣコンバータ部はトランジスタからなるスイッチング素子ＳＷ１、還流ダイオードＤ１、インダクタＬ１、および平滑用コンデンサＣoutから構成され、第２のＤＣ／ＤＣコンバータ部はトランジスタからなるスイッチング素子ＳＷ２、還流ダイオードＤ２、インダクタＬ２、および平滑用コンデンサＣoutから構成される。インダクタＬ１および平滑用コンデンサＣout、並びにインダクタＬ２および平滑用コンデンサＣoutは、直流出力電圧Ｖoutを平滑化する。また、インダクタＬ１およびインダクタＬ２は結合係数ｋのインダクタアレイとして形成され、ＩＣとして構成される他の回路素子に接続されている。

各スイッチング素子ＳＷ１，ＳＷ２は、図示しないＰＷＭ制御器により、図４（ａ），（ｃ）のタイミングチャートに示すように１８０度の位相差をもってスイッチング制御され、各インダクタＬ１，Ｌ２には１８０度の位相差をもった矩形波状の直流入力電圧Ｖinが印加される。同図（ｂ）に示すように、スイッチング素子ＳＷ１がオンのときにはインダクタＬ１に漸増する電流ｉL1が流れ、スイッチング素子ＳＷ１がオフのときには還流ダイオードＤ１によってインダクタＬ１に漸減する電流ｉL1が流れる。同様に、同図（ｄ）に示すように、スイッチング素子ＳＷ２がオンのときにはインダクタＬ２に漸増する電流ｉL2が流れ、スイッチング素子ＳＷ２がオフのときには還流ダイオードＤ２によってインダクタＬ２に漸減する電流ｉL2が流れる。したがって、電流ｉL1と電流ｉL2を足した同図（ｅ）に示す電流i0が出力電流として流れ、負荷ＩＣ２３には平滑化された同図（ｆ）に示す直流電圧Ｖoutが印加される。ここで、デューティ比をαとすると、Ｖout＝α×Ｖinとなる。

図５〜図１３は、このデューティ比を５％乃至４５％の範囲で５％ずつ変化させた各場合における、上記のインダクタアレイにおけるインダクタＬ１およびインダクタＬ２間の結合係数ｋとインダクタ内リップル電流との関係をシミュレーションした結果を示すグラフである。なお、このシミュレーションはインダクタアレイを上記の回路から単独に取り出した状態で行い、他の回路素子の影響は考慮していない。また、各グラフの横軸は結合係数ｋ、縦軸はインダクタＬ１，Ｌ２内のリップル電流[Ａ]を示す。また、実線の特性線３１，３２，３３，３４，３５，３６，３７，３８，３９は、デューティ比が５％，１０％，１５％，２０％，２５％，３０％，３５％，４０％，４５％のときにおける、インダクタＬ１およびインダクタＬ２間の結合係数ｋとインダクタ内リップル電流との各関係を表す。また、点線の特性線４１〜４９はこれら各デューティ比で結合係数ｋ＝０のときのインダクタ内リップル電流を表している。

図５に示すデューティ比が５％のグラフでは、特性線４１より下方に位置する特性線３１の矢印で示す結合係数ｋの範囲において、特性線３１で示すリップル電流は、特性線４１で示す結合係数ｋ＝０のときのリップル電流より小さい。この結合係数ｋの範囲は−０．４＜ｋ＜０．０になっている。図６に示すデューティ比が１０％のグラフでは、特性線４２より下方に位置する特性線３２の矢印で示す結合係数ｋの範囲において、特性線３２で示すリップル電流は、特性線４２で示す結合係数ｋ＝０のときのリップル電流より小さい。この結合係数ｋの範囲も−０．４＜ｋ＜０．０になっている。図７に示すデューティ比が１５％のグラフでは、特性線４３より下方に位置する特性線３３の矢印で示す結合係数ｋの範囲において、特性線３３で示すリップル電流は、特性線４３で示す結合係数ｋ＝０のときのリップル電流より小さい。この結合係数ｋの範囲は−０．５＜ｋ＜０．０になっている。図８に示すデューティ比が２０％のグラフでは、特性線４４より下方に位置する特性線３４の矢印で示す結合係数ｋの範囲において、特性線３４で示すリップル電流は、特性線４４で示す結合係数ｋ＝０のときのリップル電流より小さい。この結合係数ｋの範囲は−０．５５＜ｋ＜０．０になっている。

図９に示すデューティ比が２５％のグラフでは、特性線４５より下方に位置する特性線３５の矢印で示す結合係数ｋの範囲において、特性線３５で示すリップル電流は、特性線４５で示す結合係数ｋ＝０のときのリップル電流より小さい。この結合係数ｋの範囲は−０．６＜ｋ＜０．０になっている。図１０に示すデューティ比が３０％のグラフでは、特性線４６より下方に位置する特性線３６の矢印で示す結合係数ｋの範囲において、特性線３６で示すリップル電流は、特性線４６で示す結合係数ｋ＝０のときのリップル電流より小さい。この結合係数ｋの範囲は−０．６５＜ｋ＜０．０になっている。図１１に示すデューティ比が３５％のグラフでは、特性線４７より下方に位置する特性線３７の矢印で示す結合係数ｋの範囲において、特性線３７で示すリップル電流は、特性線４７で示す結合係数ｋ＝０のときのリップル電流より小さい。この結合係数ｋの範囲は−０．７＜ｋ＜０．０になっている。図１２に示すデューティ比が４０％のグラフでは、特性線４８より下方に位置する特性線３８の矢印で示す結合係数ｋの範囲において、特性線３８で示すリップル電流は、特性線４８で示す結合係数ｋ＝０のときのリップル電流より小さい。この結合係数ｋの範囲は−０．７５＜ｋ＜０．０になっている。

図１３に示すデューティ比が４５％のグラフでは、特性線４９より下方に位置する特性線３９の矢印で示す結合係数ｋの範囲において、特性線３９で示すリップル電流は、特性線４９で示す結合係数ｋ＝０のときのリップル電流より小さい。しかし、図１２に示すデューティ比が４０％のグラフでは、結合係数ｋ＝−０．７５で特性線４８と特性線３８とが交わっていたが、図１３に示すデューティ比が４５％のこのグラフでは、結合係数ｋ＝−０．７５で結合係数ｋ＝０のときのリップル電流より小さい状態になっており、結合係数ｋ＝０のときのリップル電流より小さくなる結合係数ｋの範囲は確定されない

このため、図１３に示すデューティ比が４５％の場合は除外し、図５乃至図１２に示すデューティ比が５％乃至４０％の範囲で、かつ、結合係数ｋの範囲の一番狭い図５および図６に示す範囲−０．４＜ｋ＜０．０の下限である−０．４を超え、０．０よりも僅かに低い−０．１以下の範囲に結合係数ｋがあれば、インダクタ内リップル電流は結合係数ｋ＝０のときのリップル電流よりも小さく抑えられる。

図１４は、上記のシミュレーションとは異なり、インダクタアレイ単独でなく、図３の回路に示す各回路素子の全体を考慮して、インダクタＬ１，Ｌ２間の結合係数ｋとインダクタ内リップル電流との関係をシミュレーションした結果を示すグラフである。このシミュレーションでは、直流入力電圧Ｖin＝４[Ｖ]、直流出力電圧Ｖout＝１[Ｖ]でデューティ比を２５｛＝（１／４）×１００｝％とし、結合係数ｋを−０．５〜０．５まで０．１刻みに変化させた。図１４に示すグラフでも、横軸は結合係数ｋ、縦軸はインダクタ内のリップル電流[Ａ]を示す。また、実線の特性線５１は、デューティ比が２５％のときにおける、インダクタＬ１，Ｌ２間の結合係数ｋとインダクタ内リップル電流との関係を表す。また、点線の特性線６１はこのデューティ比２５％で結合係数ｋ＝０のときのリップル電流を表している。

このシミュレーションの結果、同グラフに示されるように、上述した結合係数ｋが−０．４を超え−０．１以下の範囲において、インダクタ内リップル電流は結合係数ｋ＝０のときのリップル電流よりも小さく抑えられることが確認された。

すなわち、スイッチング素子ＳＷ１，ＳＷ２のスイッチングが切り替え制御されて１８０度の位相差で直流入力電圧Ｖin が印加されるインダクタ対Ｌ１，Ｌ２をインダクタアレイとして備え、デューティ比が５％乃至４０％の範囲にあり、結合係数ｋが−０．４を超え−０．１以下の範囲にある本実施形態の２フェイズ型ＤＣ／ＤＣコンバータ２１によれば、デューティ比が大きく変動しても、インダクタＬ１，Ｌ２内のリップル電流をインダクタＬ１，Ｌ２間に結合が無い場合に比べて小さく抑えることができる。

上記実施形態では、本発明のマルチフェイズ型ＤＣ／ＤＣコンバータを２フェイズ型ＤＣ／ＤＣコンバータとし、２個のインダクタＬ１，Ｌ２から構成されるインダクタアレイを備える場合について、説明した。しかし、インダクタアレイは、１８０度の位相差で直流入力電圧Ｖinが印加されるインダクタを２の整数倍の個数備えて構成されるようにしてもよい。

このようにインダクタアレイが２の整数倍の個数のインダクタを備えて構成される場合においても、１８０度の位相差で直流入力電圧Ｖinが印加されるインダクタ対の間で、デューティ比が５％乃至４０％、結合係数が−０．４を超え−０．１以下の範囲にあれば、デューティ比が大きく変動しても、各インダクタ内のリップル電流をインダクタ間に結合が無い場合に比べて小さく抑えることができる。

２１…２フェイズ型ＤＣ／ＤＣコンバータ
２２…直流電圧源
２３…負荷ＩＣ
ｋ…結合係数
Ｖin…直流入力電圧
Ｃin…定電圧用コンデンサ
ＳＷ１，ＳＷ２…スイッチング素子
Ｄ１,Ｄ２…還流ダイオード
Ｌ１，Ｌ２…インダクタ
Ｃout…平滑用コンデンサ
Ｖout…直流出力電圧

Claims (2)

1. インダクタアレイを備えて構成されるマルチフェイズ型ＤＣ／ＤＣコンバータにおいて、
   前記インダクタアレイは、スイッチング素子のスイッチングが切り替え制御されて１８０度の位相差で直流入力電圧が印加されるインダクタ対を有し、
   直流出力電圧の直流入力電圧に対するデューティ比が５％乃至４０％の範囲にあり、前記インダクタ間の結合係数が−０．４を超え−０．１以下の範囲にあることを特徴とするマルチフェイズ型ＤＣ／ＤＣコンバータ。
2. 前記インダクタアレイは、２の整数倍の個数の前記インダクタから構成されることを特徴とする請求項１に記載のマルチフェイズ型ＤＣ／ＤＣコンバータ。

Images