WO2017212954A1 - 電圧変換装置及び漏れインダクタンス決定方法 - Google Patents

電圧変換装置及び漏れインダクタンス決定方法 Download PDF

Info

Publication number
WO2017212954A1
WO2017212954A1 PCT/JP2017/019827 JP2017019827W WO2017212954A1 WO 2017212954 A1 WO2017212954 A1 WO 2017212954A1 JP 2017019827 W JP2017019827 W JP 2017019827W WO 2017212954 A1 WO2017212954 A1 WO 2017212954A1
Authority
WO
WIPO (PCT)
Prior art keywords
inductors
ripple current
inductor
leakage inductance
voltage conversion
Prior art date
Application number
PCT/JP2017/019827
Other languages
English (en)
French (fr)
Inventor
圭司 田代
暁光 鄭
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Priority to EP17810133.3A priority Critical patent/EP3471250A4/en
Priority to US16/308,736 priority patent/US10483851B2/en
Priority to CN201780035996.1A priority patent/CN109314462B/zh
Publication of WO2017212954A1 publication Critical patent/WO2017212954A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H02M3/1586—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel switched with a phase shift, i.e. interleaved
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • the present invention relates to a voltage converter and a leakage inductance determination method.
  • This application claims priority based on Japanese Patent Application No. 2016-116530 filed on June 10, 2016, and incorporates all the description items described in the above Japanese application.
  • DC / DC converters (hereinafter simply referred to as converters) that convert DC voltage to a desired DC voltage by increasing or decreasing DC voltage are used in various fields.
  • the converter outputs a required voltage by switching the current flowing through the inductor.
  • a multi-phase converter in which a plurality of converters are operated in different phases and connected in parallel is used. Yes.
  • an exciting current is alternately supplied to the first and second coils using a first and second coils wound in opposite directions on the same core and a pair of switches.
  • a step-up DC / DC converter that generates current in the direction in which the magnetic flux of the core is canceled in the second and first coils, and outputs the current from the second and first coils by adding the diodes.
  • Patent Document 2 discloses a coupling coefficient between inductors when the currents flowing through two inductors corresponding to the first and second coils are switched at a duty ratio in the range of 5% to 40%.
  • a technique is disclosed in which the ripple current is reduced more than when k is 0 by making k in the range of ⁇ 0.4 ⁇ k ⁇ ⁇ 0.1.
  • a voltage conversion device includes two inductors that are wound around a core and magnetically cancel each other, a voltage conversion circuit that includes a switching element that switches a current flowing through each inductor, and each switching element that is turned on alternately.
  • a voltage conversion apparatus including a control unit that turns off / off, wherein a coupling coefficient of the two inductors is in a range of ⁇ 0.99 or more and ⁇ 0.78 or less.
  • a method for determining a leakage inductance wherein the current flowing in each of two inductors wound around a core and magnetically canceled is switched by a switching element that is turned on / off by a control unit.
  • This is a method for determining the leakage inductance of two inductors, including two first inductors having a coupling coefficient of 0, a leakage inductance having the same magnitude as the self-inductance of the first inductor, and a coupling coefficient of ⁇ 1.
  • Two second inductors close to each other are prepared, the two first inductors are connected instead of the two inductors, and the control unit turns on each switching element for a ripple current flowing through the first inductor.
  • a first change characteristic with respect to a duty ratio within a predetermined range is acquired and replaced with the two first inductors. Based on the result of connecting the two second inductors, obtaining a second change characteristic with respect to the duty ratio in the predetermined range for the ripple current flowing through the second inductor, and comparing the obtained first and second change characteristics
  • the reduction rate of the ripple current is calculated, and the reduction rate of the leakage inductance of the second inductor is set to a reduction rate equal to or less than the calculated reduction rate of the ripple current, and the two inductors are set so as to be the reduction rate.
  • the coupling coefficient of the two second inductors is made the coupling coefficient of the two inductors.
  • the present application can be realized not only as a voltage conversion device and a leakage inductance determination method each having such characteristic processing units and steps, but also as a semiconductor integrated circuit in which part or all of the voltage conversion device is realized. Or other system including a voltage converter.
  • FIG. 1 is a block diagram illustrating a configuration example of a voltage conversion device according to a first embodiment.
  • 3 is a timing chart illustrating a timing relationship between a drive signal of an FET and a current flowing through an inductor in the voltage conversion device according to the first embodiment. It is a graph which shows the relationship between a duty ratio in case leakage inductance is 2 microH, and a ripple current. It is a graph which shows the relationship between a duty ratio in case leakage inductance is 4 microH, and a ripple current. It is explanatory drawing for demonstrating the magnetic flux which links with an inductor through the inside of a core. It is a circuit diagram which shows the equivalent circuit of an inductor.
  • 6 is a block diagram illustrating a configuration example of a voltage conversion device according to a second embodiment. 6 is a timing chart illustrating a timing relationship between a drive signal of an FET and a current flowing through each part in the voltage conversion device according to the second embodiment. It is a front view which shows typically the EE type
  • Patent Document 1 describes that the inductor is short-circuited when the duty ratio for switching the current flowing through the inductor exceeds 50%.
  • an inductor in which k is substantially ⁇ 1 is assumed, and there is a great restriction on the variable range of the duty ratio.
  • Patent Document 2 when two inductors having a constant self-inductance are wound around a core of a certain size (which is understood from the description), the coupling coefficient k is The range of k in which the ripple current of the inductor is reduced as compared with the case of 0 is disclosed, and it is not intended to reduce the core size. For this reason, Patent Document 2 does not disclose or suggest a technique for reducing the core size within a range in which the inductor ripple current does not increase compared to when the coupling coefficient k is zero.
  • the present invention has been made in view of such circumstances, and an object of the present invention is to provide a voltage conversion device in which the size of a core around which two inductors for magnetic cancellation are wound is reduced, and the size of the core.
  • An object of the present invention is to provide a leakage inductance determination method that can be reduced.
  • a voltage conversion device includes a voltage conversion circuit having two inductors wound around a core to magnetically cancel each other, a switching element that switches a current flowing through each inductor, and each switching element.
  • the voltage conversion device includes a controller that alternately turns on / off, and a coupling coefficient of the two inductors is in a range of ⁇ 0.99 or more and ⁇ 0.78 or less.
  • the control unit alternately turns on / off the two switching elements of the voltage conversion circuit, and switches the currents flowing through the two inductors wound around the core and canceling the magnetism to each other.
  • the voltage input to the voltage conversion circuit is converted and output.
  • the two inductors have a coupling coefficient k closely related to the leakage inductance in the range of ⁇ 0.99 ⁇ k ⁇ ⁇ 0.78. That is, in the range in which the ripple current of the inductor is not increased more than when the coupling coefficient k between the two inductors is 0, k is larger than the conventional ( ⁇ 0.4 ⁇ k ⁇ ⁇ 0.1 described in Patent Document 2). Can be made closer to ⁇ 1, and an inductor having a leakage inductance smaller than the self-inductance when k is 0 can be applied as k is made closer to ⁇ 1.
  • the magnitude of the leakage inductance of the two inductors is required to reduce the ripple current flowing through the two inductors at a predetermined reduction rate when the coupling coefficient of the two inductors is zero.
  • the self-inductance is preferably less than one time and 0.45 times or more.
  • the magnitude of the leakage inductance of the two inductors is set to be less than 1 times the magnitude of the self-inductance required when the coupling coefficient is 0 and 0.45 times or more. .
  • the size of the core is reduced as the magnitude of the leakage inductance approaches 0.45 times the magnitude of the self-inductance.
  • the duty ratio for turning on each switching element by the control unit is in a range of 0.1 or more and 0.7 or less.
  • the current flowing through each of the two inductors is switched at a duty ratio D in the range of 0.1 ⁇ D ⁇ 0.7.
  • D a duty ratio higher than conventional (D ⁇ 0.5 described in Patent Document 1 or 0.05 ⁇ D ⁇ 0.40 described in Patent Document 2), and the same input voltage.
  • a high output voltage can be obtained.
  • N is a natural number of 2 or more
  • the control unit sets the switching elements of each voltage conversion circuit to ⁇ It is preferable to turn on / off at a phase different by / N.
  • control unit alternately turns on / off the two switching elements included in each of the N voltage conversion circuits with a phase difference of ⁇ , and the two switching elements differ by ⁇ / N. Turn on / off in phase. As a result, the switching loss is evenly distributed to the N voltage conversion circuits, and the ripple current included in the output is reduced to 1 / N.
  • a method for determining a leakage inductance includes a voltage converter that switches a current flowing through each of two inductors wound around a core and magnetically offset by a switching element that is turned on / off by a control unit. And determining a leakage inductance of the two inductors, the first inductor having a coupling coefficient of 0, a leakage inductance having the same magnitude as the self-inductance of the first inductor, and a coupling coefficient And two second inductors that are close to ⁇ 1, the two first inductors are connected in place of the two inductors, and the control unit controls each switching element with respect to a ripple current flowing through the first inductor.
  • the first change characteristic with respect to the duty ratio in a predetermined range is turned on, and the two first inductors are As a result of connecting the two second inductors, obtaining a second change characteristic with respect to the duty ratio in the predetermined range for a ripple current flowing through the second inductor, and comparing the obtained first and second change characteristics.
  • the reduction rate of the ripple current is calculated based on this, and the reduction rate of the leakage inductance of the second inductor is set to a reduction rate equal to or less than the calculated reduction rate of the ripple current, and the two reduction rates are set so as to be the reduction rate.
  • the magnitude of the leakage inductance of the inductor is determined, and the coupling coefficient of the two second inductors is made the coupling coefficient of the two inductors.
  • the second change characteristic of the ripple current with respect to the duty ratio in the predetermined range obtained by using two second inductors having a leakage inductance of k and close to ⁇ 1 is sequentially compared over the duty ratio in the predetermined range.
  • the leakage inductance of each of the two inductors is determined by the ripple current reduction rate calculated based on the result. This cancels out the ripple current reduction rate by bringing k closer to ⁇ 1 and the ripple current increase rate by reducing leakage inductance, so the core size is reduced as leakage inductance is reduced.
  • the reduction rate is calculated by calculating a ripple current reduction rate at a duty ratio at which the ripple current is reduced at the lowest rate in the second change characteristic with respect to the first change characteristic,
  • the reduction rate of the magnitude of the leakage inductance of the second inductor is set to the same reduction rate as the calculated reduction rate of the ripple current, and the magnitude of the leakage inductance of the two inductors is determined so as to be the reduction rate. preferable.
  • the first and second change characteristics are sequentially compared over a predetermined range of duty ratios, and the lowest reduction rate is calculated for the ripple current in the second change characteristic with respect to the ripple current in the first change characteristic.
  • the magnitude of the leakage inductance of the second inductor is reduced at the reduced rate, and the leakage inductance with the reduced magnitude is determined as the leakage inductance of each of the two inductors.
  • the reduction rate of the ripple current guaranteed in the worst case for the duty ratio within the predetermined range is calculated, and therefore the leakage inductance of the two inductors is reduced by reducing the magnitude of the leakage inductance of the second inductor with the same reduction rate.
  • the ripple current with respect to the duty ratio in the predetermined range does not exceed the ripple current when the two first inductors are used.
  • FIG. 1 is a block diagram illustrating a configuration example of the voltage conversion apparatus according to the first embodiment.
  • the voltage conversion device includes a voltage conversion circuit 1a that steps down a voltage supplied from an external power supply 2 and supplies the voltage to an external load 3, and a control unit 50a that controls voltage conversion by the voltage conversion circuit 1a.
  • Capacitors 31 and 32 are connected in parallel to the power supply 2 and the load 3, respectively.
  • the voltage conversion circuit 1 a is an N-channel type that is a switching element that switches currents flowing from the power source 2 to the inductors 21 and 22, and inductors 21 and 22 that are wound around the core 20 and cancel the magnetism caused by the current from the power source 2.
  • MOSFETs Metal Oxide Semiconductor Field Effect Transistor: hereinafter referred to as FET
  • FETs 11 and 12 have drains connected to the positive side of the power supply 2 and gates connected to the control unit 50a.
  • the sources of the FETs 11 and 12 are connected to one ends of the inductors 21 and 22, respectively.
  • the other ends of the inductors 21 and 22 are connected to one end of the load 3.
  • the connection point between the inductors 21 and 22 and the FETs 11 and 12 is connected to the drains of the FETs 13 and 14 for synchronous rectification.
  • the gates of the FETs 13 and 14 are connected to the control unit 50a.
  • the negative side of the power source 2, the sources of the FETs 13 and 14, and the other end of the load 3 are connected to a common ground potential.
  • the control unit 50a alternately turns on / off the FETs 11 and 12 by giving drive signals whose phases are different by ⁇ to the gates of the FETs 11 and 12, respectively. Further, the control unit 50a provides the gates of the FETs 13 and 14 with drive signals whose on / off phases are inverted with respect to the drive signals of the FETs 11 and 12, so that the inductors 21 and 12 are turned off while the FETs 11 and 12 are off. The current is refluxed to 22.
  • FIG. 2 is a timing chart illustrating a timing relationship between the drive signals of the FETs 11 and 12 and the current flowing through the inductors 21 and 21 in the voltage conversion device according to the first embodiment.
  • the four timing charts shown in FIG. 2 all have the same time axis (t) as the horizontal axis, and in order from the top of the figure, the drive signal of the FET 11, the drive signal of the FET 12, the current flowing through the inductor 21, and the inductor The current flowing through 22 is shown.
  • the fluctuation component of the current flowing through each of the inductors 21 and 22 is a ripple current.
  • the duty ratio at which the control unit 50a turns on the FETs 11, 12, and 22 (hereinafter simply referred to as the duty ratio unless otherwise confused) is approximately 30% as an example.
  • the period of each signal and each current is T.
  • the times when the drive signals of the FETs 11 and 12 rise in the first one cycle are t0 and t2, and the times when the drive signals fall are t1 and t3.
  • a time one cycle after the time t0 is defined as t4.
  • the drive signals of the FETs 11 and 12 are out of phase with each other by ⁇ . That is, the time from time t0 to time t2 corresponds to T / 2.
  • the drive signal (not shown) of the FET 13 is inverted in on / off phase compared to the drive signal of the FET 11. That is, when the drive signal of the FET 13 is on, the drive signal of the FET 11 is off.
  • the drive signal of the FET 13 When the drive signal of the FET 13 is off, the drive signal of the FET 11 is on except for the so-called dead time. Similarly, the drive signal (not shown) of the FET 14 is inverted in on / off phase compared to the drive signal of the FET 12.
  • the FET 11 is turned on, and a current flows from the power source 2 to the capacitor 32 and the load 3 via the inductor 21. During this time, energy is injected from the power source 2 to the inductor 21, so that the current of the inductor 21 increases. Although one FET 12 is off, a current is induced in the inductor 22 so as to cancel the current flowing through the inductor 21, so that the current in the inductor 22 increases with time. This current flows back from the capacitor 32 and the load 3 through the FET 14.
  • the FET 11 is turned off, and the current flowing through the inductor 21 circulates through the FET 13.
  • the current flowing through the inductor 22 still flows back through the FET 14.
  • energy is not injected from the power source 2 into the inductors 21 and 22, so that the currents in the inductors 21 and 22 both decrease.
  • the FET 12 is turned on, and current flows from the power source 2 to the capacitor 32 and the load 3 via the inductor 22.
  • the increase in the current flowing in the inductor 22 is equivalent to the increase in the current in the inductor 21 from time t0 to time t1.
  • one FET 11 is off, a current is induced in the inductor 21 so as to cancel the current flowing through the inductor 22, so that the current in the inductor 21 increases with time. This current flows back from the capacitor 32 and the load 3 through the FET 13.
  • the amount of decrease in the current flowing through the inductor 21 between time t1 and time t4 has the same absolute value as that of the equation (1) but has a different sign.
  • ⁇ iL ⁇ (Vin ⁇ Vout) / L1 ⁇ D ⁇ T (1)
  • Vout output voltage of the voltage conversion circuit 1a
  • L1 self-inductance of the inductor 21
  • D duty ratio at which the control unit 50a turns on the FET 11
  • T period of the drive signal of the FET 11
  • Vout D ⁇ Vin (2)
  • ⁇ iL ⁇ Vin (1-D) / L1 ⁇ D ⁇ T (3)
  • Equation (3) shows that the ripple current of the inductor 21 is inversely proportional to the self-inductance L1. According to Expression (3), ⁇ iL becomes 0 when the duty ratio is 0 and 1, whereas ⁇ iL becomes maximum when the duty ratio is 0.5.
  • the inductance component of the inductor 21 is replaced with the self-inductance L1 in Equation (1) and functions as a choke coil.
  • the leakage inductance relating to the inductors 21 and 22 or two inductors instead thereof is simply referred to as leakage inductance.
  • FIG. 3 is a graph showing the relationship between the duty ratio and the ripple current when the leakage inductance is 2 ⁇ H
  • FIG. 4 is a graph showing the relationship between the duty ratio and the ripple current when the leakage inductance is 4 ⁇ H.
  • the horizontal axis represents the duty ratio
  • the vertical axis represents the ripple current (App: Ampere peak-to-peak).
  • each of the solid line and the broken line indicates a change characteristic of the ripple current with respect to the duty ratio when the coupling coefficient k is 0 and 0.99.
  • the leakage inductance should be called self-inductance, but here, the leakage inductance is unified.
  • FIG. 5 is an explanatory diagram for explaining a magnetic flux interlinking with the inductors 21 and / or 22 through the core 20, and
  • FIG. 6 is a circuit diagram showing an equivalent circuit of the inductors 21 and 22.
  • the core 20 shown in FIG. 5 is a so-called EI core, and a gap is formed between a part of the core 20 having an E shape and another part of the core 20 having an I shape at a central leg portion 20b. Is formed.
  • the core 20 is not limited to the EI core.
  • the inductors 21 and 22 are wound around one side leg 20a and the other side leg 20c of the core 20, respectively.
  • the self-inductances of the inductors 21 and 22 are L1 and L2, respectively, and the coupling coefficient between the inductors 21 and 22 is k.
  • the inductors 21 and 22 are represented by a three-terminal circuit in which one end of the inductors 23 and 24 corresponding to the leakage inductances Le1 and Le2 and one end of the inductor 25 corresponding to the mutual inductance M are connected. Is done.
  • Le1 and Le2 is represented by the following formulas (4) and (5).
  • Le1 (1-k) L1 (4)
  • Le2 (1-k) L2 (5)
  • the coupling coefficient k and the mutual inductance M are defined by the same sign, and the difference between whether k and M are positive or negative depends on the direction of magnetic coupling between the inductors 21 and 22.
  • the sign of k is often defined as positive regardless of the direction of magnetic coupling. Therefore, the following description will be made assuming that k is represented by 0 or a positive number.
  • the fact that k should be represented by 0 or a negative number indicates that the directions of magnetic coupling with each other are reversed by the dot symbol given to one end of each of the inductors 21 and 22. It becomes clear by doing.
  • the exciting current im flows through the inductor 21, and the main magnetic flux ⁇ m is generated in the core 20 by the exciting inductance corresponding to the mutual inductance M.
  • This main magnetic flux ⁇ m is linked to the inductor 22 and a load current i2 flows by electromagnetic induction, and the load current i1 flows to the inductor 21 according to the load current i2.
  • a leakage flux ⁇ 1 not linked to the inductor 22 is generated by the winding current (i1 + im) of the inductor 21, and a leakage flux ⁇ 2 not linked to the inductor 21 is generated by the winding current (i2) of the inductor 22.
  • Leakage magnetic fluxes ⁇ 1 and ⁇ 2 pass through the central leg 20b of the core 20.
  • the leakage magnetic fluxes ⁇ 1 and ⁇ 2 are expressed by the following equations (6) and (7).
  • the main magnetic flux ⁇ m is not increased by the load currents i1 and i2, whereas the leakage magnetic fluxes ⁇ 1 and ⁇ 2 are increased in proportion to the load currents i1 and i2. Therefore, when the load currents i1 and i2 are constant, the equations (6) and (7) indicate that the magnetic flux (magnetic flux amount) ⁇ in the core 20 is proportional to the leakage inductances Le1 and Le2.
  • the load currents i1 and i2 are constant and compared.
  • the magnetic flux ⁇ is represented by the product of the magnetic flux density B in the core 20 and the effective sectional area Ae of the core 20, when the magnetic flux density B in the core 20 is constant, the effective sectional area Ae and the leakage inductance Le1. And Le2 are in a proportional relationship.
  • the magnetic flux density in the core cannot exceed the maximum magnetic flux density Bmax.
  • the effective disconnection is based on the above proportional relationship. What is necessary is just to reduce a leakage inductance by the ratio which reduces an area.
  • the ripple current and the leakage inductance are in an inversely proportional relationship, there is a dilemma that if the leakage inductance is reduced in order to reduce the size of the core, the ripple current increases.
  • FIGS. 14 to 20 are graphs showing the relationship between the coupling coefficient and the ripple current when the leakage inductance is 1 ⁇ H
  • FIGS. 14 to 20 are the relationship between the coupling coefficient and the ripple current when the leakage inductance is 2 ⁇ H. It is a graph which shows. In each figure, the horizontal axis represents the coupling coefficient, and the vertical axis represents the ripple current (App). 7, 8, 9, 10, 11, 12, and 13 and FIGS. 14, 15, 16, 17, 18, 19, and 20, the duty ratios are 0.1, 0.2, 0,. For the cases of 3, 0.4, 0.5, 0.6, and 0.7, the ripple current changes according to the coupling coefficient. In this case, the voltage of the power supply 2 is 48V, and the period T is 10 ⁇ s (frequency is 100 kHz).
  • FIG. 21 is a graph showing the relationship between the duty ratio and the ripple current when the leakage inductance is 2 ⁇ H.
  • the horizontal axis represents the duty ratio
  • the vertical axis represents the ripple current (App).
  • Each of the solid line, the broken line, and the alternate long and short dash line in the figure indicates a change characteristic of the ripple current with respect to the duty ratio when the coupling coefficient k is 0.0, 0.9, and 0.99.
  • the ripple current tends to decrease as the coupling coefficient k increases, no drawing is performed when the coupling coefficient k is in the range of more than 0.0 and less than 0.9.
  • the solid line shown in FIG. 21 is obtained from two first inductors having a leakage inductance (actually equivalent to a self-inductance) of 2 ⁇ H and a coupling coefficient k of 0 to 1. It is the 1st change characteristic of the ripple current with respect to the duty ratio of the range. Further, the broken line or the alternate long and short dash line shown in FIG. 21 is obtained by using two second inductors having a leakage inductance of the same magnitude as the self-inductance of the first inductor and having k close to ⁇ 1. This is a second variation characteristic of the ripple current with respect to the duty ratio in the range. These change characteristics are sequentially compared over a certain range of duty ratios, and the lowest reduction rate of the ripple current in the second change characteristic with respect to the ripple current in the first change characteristic can be calculated based on the value read from FIG. .
  • the ripple current and the leakage inductance are in an inversely proportional relationship, and the effective cross-sectional area of the core is reduced by the reduced ratio when the magnetic flux density in the core is constant and the leakage inductance is reduced. It has been found to be reduced. From these facts, the ripple current is increased by reducing the leakage inductance of the second inductor by the reduction rate calculated by reading from FIG. 21, and the ripple current is reduced by changing k from 0 to 0.99. Can be offset. In this way, the core size can be reduced without changing the magnetic flux density in the core in a range where the ripple current of the inductor is not increased compared to when the coupling coefficient k is 0.
  • the ratio that the ripple current is reduced when the coupling coefficient k approaches 0 to 0.99 is the smallest.
  • the reduction rate at this time is 0.55.
  • the ripple current is reduced only to 0.45 times by changing k from 0 to 0.99, and the ripple current is greatly reduced at other duty ratios. Less than 0.45 times. Therefore, by reducing the leakage inductance to 0.9 ⁇ H, which is 0.45 times 2 ⁇ H, and setting the coupling coefficient k to 0.99, for a duty ratio in the range of 0.1 to 0.7, k
  • the ripple current can be prevented from increasing compared to when 0 is zero.
  • the core size (effective cross-sectional area) can be increased to 0.45 times without changing the magnetic flux density in the core. .
  • FIG. 22 is a graph showing the relationship between the duty ratio and the ripple current before and after the leakage inductance is reduced.
  • the horizontal axis represents the duty ratio
  • the vertical axis represents the ripple current (App).
  • the ripple current indicated by the broken line draws a curve having a minimum of about 0 when the duty ratio is 0.5, and a maximum between 0 and 0.5 and between 0.5 and 1.
  • the ripple is at least over a duty ratio range from 0.1 to 0.7. The increase in current is suppressed.
  • FIG. 23 is a chart showing the core volume actually measured for the coupling coil when the leakage inductance is 0.9 ⁇ H.
  • the coupling coefficients are 0.78, 0.86, 0. Trials were made to be 96 and 0.98, and the volume of the core was measured to actually confirm the effect of reducing the core size.
  • the volumes of the cores of the coupling coils A, B, C, and D were 22 cm 3 , 24 cm 3 , 23 cm 3, and 21 cm 3 , respectively.
  • the core volume was 38 cm 3 . From these results, it can be said that the core size is sufficiently reduced over a wide range of k from 0.78 to 0.98.
  • FIG. 24 is a graph showing the ripple current waveform when the reference coupling coil is used, and FIGS. 25, 26, 27 and 28 show the ripple current when the coupling coils A, B, C and D are used. It is a graph which shows the waveform.
  • the horizontal axis of each figure represents time (t), and the vertical axis represents the current (A) of the inductor 21 or 22.
  • 24 to 28 a time scale of 5 ⁇ s serving as a reference for the horizontal axis and a current scale of 20 A serving as a reference for the vertical axis are shown at appropriate positions in the respective drawings.
  • the measurement conditions are an input voltage of 24 V, an output current of approximately 70 A, a frequency of 80 kHz, and a duty ratio of 0.6.
  • the reduction rate of ripple current when k is approximated from 0 to 0.99 is calculated using FIG. It is not necessary to get close to 99. From the above description, it is clear that the rate of reduction of the ripple current increases as k is made closer to 1 (actually ⁇ 1), and the size of the core 20 is increased as the rate of reduction of the ripple current increases. The ratio that can be reduced increases.
  • the control unit 50a alternately turns on and off the FETs 11 and 12 of the voltage conversion circuit 1a, and turns on the inductors 21 and 22 that are wound around the core 20 and cancel each other's magnetism.
  • the voltage input to the voltage conversion circuit 1a is converted and output.
  • the inductors 21 and 22 have a coupling coefficient k closely related to the leakage inductances Le1 and Le2 in the range of 0.99 ⁇ k ⁇ 0.78 (actually ⁇ 0.99 ⁇ k ⁇ ⁇ 0.78). .
  • the inductors 21 and 22 having leakage inductances Le1 and Le2 smaller than the self-inductance when k is 0 can be applied as k is closer to ⁇ 1. Accordingly, the size of the core 20 around which the inductors 21 and 22 for magnetic cancellation are wound can be reduced together with the reduction of the size of the core 20 in accordance with the reduction of the leakage inductances Le1 and Le2.
  • the currents flowing through the inductors 21 and 22 are switched with the duty ratio D in the range of 0.1 ⁇ D ⁇ 0.7. Therefore, it is possible to cope with a duty ratio higher than conventional (D ⁇ 0.5 described in Patent Document 1 or 0.05 ⁇ D ⁇ 0.40 described in Patent Document 2), and the same input voltage. On the other hand, a high output voltage can be obtained.
  • the first change characteristic of the ripple current with respect to the duty ratio in the range from 0 to 1 obtained by using the two first inductors having the coupling coefficient k of 0, the first inductor
  • the second variation characteristic of the ripple current with respect to the duty ratio in the range from 0 to 1, obtained using two second inductors having a leakage inductance of the same magnitude as the self-inductance and having k close to ⁇ 1 Sequential comparison is performed over a duty ratio ranging from 0.1 to 0.7, and the leakage inductances Le1 and Le2 of the inductors 21 and 22 are determined based on the ripple current reduction rate calculated based on the comparison result.
  • the ripple current reduction rate by bringing k closer to ⁇ 1 cancels out the ripple current increase rate by reducing the leakage inductances Le1 and Le2, so that the core is reduced according to the reduction of the leakage inductances Le1 and Le2.
  • the size of 20 can be reduced.
  • the first and second change characteristics are sequentially compared over a duty ratio ranging from 0.1 to 0.7, and the ripple in the second change characteristic with respect to the ripple current in the first change characteristic.
  • the magnitude of the leakage inductance of the second inductor is reduced by the calculated reduction rate
  • the reduced leakage inductance is set to the leakage of each of the inductors 21 and 22.
  • Inductance Le1 and Le2 are determined. Therefore, since the reduction rate of the ripple current guaranteed in the worst case is calculated for the duty ratio in the range from 0.1 to 0.7, the magnitude of the leakage inductance of the second inductor is reduced with the same reduction rate.
  • the ripple current for the duty ratio in the range of 0.1 to 0.7 does not exceed the ripple current when the two first inductors are used. It becomes possible to do so.
  • FIG. 29 is a block diagram illustrating a configuration example of the voltage conversion device according to the second embodiment.
  • the voltage conversion device includes a voltage conversion circuit 1b that boosts a voltage supplied from an external power supply 2 and supplies the boosted voltage to an external load 3, and a control unit 50b that controls voltage conversion by the voltage conversion circuit 1b.
  • Capacitors 31 and 32 are connected in parallel to the power supply 2 and the load 3, respectively.
  • the voltage conversion circuit 1b includes inductors 21 and 22 that are wound around the core 20 and cancel the magnetism caused by the current from the power source 2, and FETs 11 and 12 that switch currents flowing from the power source 2 to the inductors 21 and 22, respectively.
  • One ends of the inductors 21 and 22 are connected to the positive side of the power source 2.
  • the other end of the inductor 21 is connected to the drain of the FET 11 and the anode of the diode 41.
  • the other end of the inductor 22 is connected to the drain of the FET 12 and the anode of the diode 42.
  • the gates of the FETs 11 and 12 are connected to the control unit 50b.
  • the cathodes of the diodes 41 and 42 are connected to one end of the load 3.
  • the negative side of the power source 2, the sources of the FETs 11 and 12, and the other end of the load 3 are connected to a common ground potential.
  • the control unit 50b alternately turns on / off the FETs 11 and 12 by giving drive signals whose phases are different by ⁇ to the gates of the FETs 11 and 12, respectively.
  • symbol is attached
  • FIG. 30 is a timing chart showing a timing relationship between the drive signals of the FETs 11 and 12 and the current flowing through each part in the voltage conversion device according to the second embodiment.
  • the six timing charts shown in FIG. 6 all have the same time axis (t) as the horizontal axis, and in order from the top of the figure, the drive signal of the FET 11, the drive signal of the FET 12, the current flowing through the inductor 21, the inductor 22
  • the forward current of the diode 41, the forward current of the diode 41, and the forward current of the diode 42 are shown.
  • the fluctuation component of the current flowing through each of the inductors 21 and 22 is a ripple current.
  • the duty ratio at which the control unit 50b turns on the FETs 11, 12, and 22 (hereinafter simply referred to as the duty ratio unless otherwise confused) is approximately 30% as an example.
  • the period of each signal and each current is T.
  • the times when the drive signals of the FETs 11 and 12 rise in the first one cycle are t0 and t2, and the times when the drive signals fall are t1 and t3.
  • a time one cycle after the time t0 is defined as t4.
  • the drive signals of the FETs 11 and 12 are out of phase with each other by ⁇ . That is, the time from time t0 to time t2 corresponds to T / 2.
  • the FET 11 is turned on and a current flows from the power source 2 to the inductor 21. During this time, energy is injected from the power source 2 to the inductor 21, so that the current of the inductor 21 increases. Although one FET 12 is off, a current is induced in the inductor 22 so as to cancel the current flowing through the inductor 21, so that the current in the inductor 22 increases with time. This current flows through the diode 42 to the capacitor 32 and the load 3.
  • the FET 11 is turned off, and the current flowing through the inductor 21 flows back through the diode 41, the capacitor 32, and the load 3. Further, the current flowing through the inductor 22 still flows to the capacitor 32 and the load 3 via the diode 42. During this time, energy is not injected from the power source 2 into the inductors 21 and 22, so that the currents in the inductors 21 and 22 both decrease.
  • the FET 12 is turned on and a current flows from the power source 2 to the inductor 22.
  • the increase in the current flowing in the inductor 22 is equivalent to the increase in the current in the inductor 21 from time t0 to time t1.
  • one FET 11 is off, a current is induced in the inductor 21 so as to cancel the current flowing through the inductor 22, so that the current in the inductor 21 increases with time. This current flows to the capacitor 32 and the load 3 through the diode 41.
  • ⁇ iL (Vin / L1) D ⁇ T (8)
  • L1 Self-inductance of inductor 21
  • D Duty ratio at which control unit 50b turns on FET 11
  • T Period of drive signal for FET 11
  • Equation (8) shows that the ripple current of the inductor 21 is inversely proportional to the self-inductance L1 and proportional to the duty ratio.
  • the inductance component of the inductor 21 is replaced with the self-inductance L1 in Expression (8) and functions as a choke coil.
  • the ripple current and the leakage inductance are in an inversely proportional relationship.
  • the effective cross-sectional area of the core is proportional to the leakage inductance when the magnetic flux density in the core is constant.
  • illustration is omitted, the ripple current is reduced as the coupling coefficient k approaches 1 while keeping the leakage inductance constant, as in the case of the first embodiment.
  • the ripple current reduction rate by bringing k closer to ⁇ 1 cancels out the ripple current increase rate by reducing the leakage inductances Le1 and Le2, so that the core is reduced according to the reduction of the leakage inductances Le1 and Le2.
  • the size of 20 can be reduced.
  • the controller 50a alternately turns on / off the FETs 11 and 12 included in each of the N voltage conversion circuits 1a (or 1b) with a phase difference ⁇ . In addition to turning off, both FETs 11 and 12 are turned on / off at different phases by ⁇ / N.
  • FIG. 31 is a front view schematically showing an EE type core 600 of a voltage converter according to a modification
  • FIG. 32 is a plan view schematically showing an E type core 60 into which inductors 21 and 22 are fitted. is there.
  • FIG. 33 is an explanatory view showing a method of assembling the EE type core 600 by fitting the inductors 21 and 22.
  • the EE type core 600 includes two E type cores 60 having a rhombus-shaped flat plate portion 60d and outer leg portions 60a and 60c and a central leg portion 60b that protrude in a vertical direction from one surface of the flat plate portion 60d.
  • the outer leg portions 60 a and 60 c of one E-type core 60 are butted against the outer leg portions 60 a and 60 c of the other E-type core 60.
  • the length of the central leg portion 60b of each E-type core 60 is shorter than the length of the outer leg portions 60a and 60c.
  • each E-shaped core 60 has a columnar shape, and the diameter in the direction that is in tolerance with the axial direction is slightly smaller than the inner diameter of the winding diameter of the inductors 21 and 22.
  • the center leg portion 60b has a wide I shape in plan view and has a constriction at a portion facing the outer peripheral side of the inductors 21 and 22.
  • each of inductors 21 and 22 is formed by winding a rectangular wire having high rigidity in the same direction for about 2.5 turns with the thickness direction as an axis, and is indicated by a dashed arrow. It fits in the outer leg parts 60a and 60c of one E type core 60 along the direction of a winding axis. Thereafter, the other E-shaped core 60 whose vertical direction is reversed is overlaid on the one E-shaped core. At this time, as described above, the outer leg portions 60a and the outer leg portions 60c are abutted with each other.
  • a winding current flows through the inductors 21 and 22 in a direction indicated by a solid arrow, for example.
  • the EE type core 600 is divided into the two E type cores 60 and manufactured, so that one mold can be completed. Further, the outer leg portions 60a and 60c are formed in a columnar shape, and further, the constriction is provided in the central leg portion 60b, so that the inductors 21 and 22 are disposed between the inner peripheral side and the outer leg portions 60a and 60c, and the inductors 21 and 22 are provided. A useless gap between each outer peripheral side and the center leg 60b can be reduced. As described above, since the porosity of the entire EE core 600 in which the inductors 21 and 22 are fitted can be reduced, the core size (volume) of the EE core 600 can be reduced while keeping the effective area constant. It becomes possible to reduce.
  • the porosity referred to here is a rectangular parallelepiped determined by the product of the height of the EE type core 600 shown in FIG. 31 and the width and depth of the EE type core 600 including the inductors 21 and 22 shown by broken lines in FIG. Represents the ratio of the gap to the volume.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

電圧変換装置は、コアに巻回されて磁気相殺する２つのインダクタ及び夫々のインダクタに流れる電流をスイッチングするスイッチング素子を有する電圧変換回路と、各スイッチング素子を交互にオン／オフする制御部とを備える電圧変換装置であって、前記２つのインダクタの結合係数は、－０．９９以上、且つ－０．７８以下の範囲内にある。

Description

電圧変換装置及び漏れインダクタンス決定方法
　本発明は、電圧変換装置及び漏れインダクタンス決定方法に関する。
　本出願は、２０１６年６月１０日出願の日本出願第２０１６－１１６５３０号に基づく優先権を主張し、前記日本出願に記載された全ての記載事項を援用するものである。
　直流電圧を昇圧又は降圧して所望の直流電圧に変換するＤＣ／ＤＣコンバータ（以下、単にコンバータという）が様々な分野で使用されている。コンバータは、インダクタに流れる電流をスイッチングすることによって所要の電圧を出力する。出力電流を大きくすると共に出力電流のリップルを小さくし、且つ装置の小型化を図るために、複数のコンバータを互いに異なる位相で作動させて並列に接続したマルチフェーズ（多相）コンバータが利用されている。
　例えば特許文献１には、同一のコア上に互いに逆方向に巻回された第１及び第２のコイルと一対のスイッチとを用いて第１及び第２夫々のコイルに交互に励磁電流を流すことにより、第２及び第１のコイルにコアの磁束を相殺する方向に電流を発生させ、第２及び第１のコイルからの電流をダイオードで足し合わせて出力する昇圧型のＤＣ／ＤＣコンバータが記載されている。このＤＣ／ＤＣコンバータは、第１及び第２のコイルによるコアの磁化が相殺されるため、コアの磁気飽和が抑制されてコアの小型化が可能になるものである。
　特許文献１に記載された技術を用いた所謂インターリーブ型のＤＣ／ＤＣコンバータでは、第１及び第２のコイル間の結合係数と、第１及び第２のコイル内のリップル電流とが密接に関連することが知られている。この点に着目して、特許文献２では、第１及び第２のコイルに相当する２つのインダクタに流れる電流を５％乃至４０％の範囲のデューティ比でスイッチングする場合に、インダクタ間の結合係数ｋが－０．４＜ｋ≦－０．１の範囲内にあるようにすることにより、ｋが０のときよりもリップル電流を低減する技術が開示されている。
特開２００５－２２４０５８号公報 特開２０１５－２３１３１１号公報
　本発明の一態様に係る電圧変換装置は、コアに巻回されて磁気相殺する２つのインダクタ及び夫々のインダクタに流れる電流をスイッチングするスイッチング素子を有する電圧変換回路と、各スイッチング素子を交互にオン／オフする制御部とを備える電圧変換装置であって、前記２つのインダクタの結合係数は、－０．９９以上、且つ－０．７８以下の範囲内にある。
　本発明の一態様に係る漏れインダクタンスの決定方法は、コアに巻回されて磁気相殺する２つのインダクタ夫々に流れる電流を、制御部がオン／オフするスイッチング素子でスイッチングする電圧変換装置における前記２つのインダクタの漏れインダクタンスを決定する方法であって、結合係数が０である２つの第１インダクタと、該第１インダクタの自己インダクタンスと同じ大きさの漏れインダクタンスを有しており結合係数を－１に近づけた２つの第２インダクタとを用意し、前記２つのインダクタに代えて前記２つの第１インダクタを接続し、該第１インダクタに流れるリップル電流について、前記制御部が各スイッチング素子をオンする所定範囲のデューティ比に対する第１変化特性を取得し、前記２つの第１インダクタに代えて前記２つの第２インダクタを接続し、該第２インダクタに流れるリップル電流について、前記所定範囲のデューティ比に対する第２変化特性を取得し、取得した第１及び第２変化特性を比較した結果に基づいてリップル電流の低減率を算出し、前記第２インダクタの漏れインダクタンスの大きさの低減率を、前記算出したリップル電流の低減率以下の低減率とし、該低減率となるように前記２つのインダクタの漏れインダクタンスの大きさを決定し、前記２つの第２インダクタの結合係数を前記２つのインダクタの結合係数にする。
　なお、本願は、このような特徴的な処理部及びステップを夫々備える電圧変換装置及び漏れインダクタンスの決定方法として実現することができるだけでなく、電圧変換装置の一部又は全部を半導体集積回路として実現したり、電圧変換装置を含むその他のシステムとして実現したりすることができる。
実施形態１に係る電圧変換装置の構成例を示すブロック図である。 実施形態１に係る電圧変換装置におけるＦＥＴの駆動信号とインダクタに流れる電流とのタイミング関係を示すタイミングチャートである。 漏れインダクタンスが２μＨの場合のデューティ比とリップル電流との関係を示すグラフである。 漏れインダクタンスが４μＨの場合のデューティ比とリップル電流との関係を示すグラフである。 コア内を通ってインダクタと鎖交する磁束を説明するための説明図である。 インダクタの等価回路を示す回路図である。 漏れインダクタンスが１μＨの場合の結合係数とリップル電流との関係を示すグラフである。 漏れインダクタンスが１μＨの場合の結合係数とリップル電流との関係を示すグラフである。 漏れインダクタンスが１μＨの場合の結合係数とリップル電流との関係を示すグラフである。 漏れインダクタンスが１μＨの場合の結合係数とリップル電流との関係を示すグラフである。 漏れインダクタンスが１μＨの場合の結合係数とリップル電流との関係を示すグラフである。 漏れインダクタンスが１μＨの場合の結合係数とリップル電流との関係を示すグラフである。 漏れインダクタンスが１μＨの場合の結合係数とリップル電流との関係を示すグラフである。 漏れインダクタンスが２μＨの場合の結合係数とリップル電流との関係を示すグラフである。 漏れインダクタンスが２μＨの場合の結合係数とリップル電流との関係を示すグラフである。 漏れインダクタンスが２μＨの場合の結合係数とリップル電流との関係を示すグラフである。 漏れインダクタンスが２μＨの場合の結合係数とリップル電流との関係を示すグラフである。 漏れインダクタンスが２μＨの場合の結合係数とリップル電流との関係を示すグラフである。 漏れインダクタンスが２μＨの場合の結合係数とリップル電流との関係を示すグラフである。 漏れインダクタンスが２μＨの場合の結合係数とリップル電流との関係を示すグラフである。 漏れインダクタンスが２μＨの場合のデューティ比とリップル電流との関係を示すグラフである。 漏れインダクタンスの低減前後におけるデューティ比とリップル電流との関係を示すグラフである。 漏れインダクタンスが０．９μＨの場合の結合コイルについて実測したコアの体積を示す図表である。 基準結合コイルを用いた場合のリップル電流の波形を示すグラフである。 結合コイルＡを用いた場合のリップル電流の波形を示すグラフである。 結合コイルＢを用いた場合のリップル電流の波形を示すグラフである。 結合コイルＣを用いた場合のリップル電流の波形を示すグラフである。 結合コイルＤを用いた場合のリップル電流の波形を示すグラフである。 実施形態２に係る電圧変換装置の構成例を示すブロック図である。 実施形態２に係る電圧変換装置におけるＦＥＴの駆動信号と各部に流れる電流とのタイミング関係を示すタイミングチャートである。 変形例に係る電圧変換装置のＥＥ型コアを模式的に示す正面図である。 インダクタが嵌め込まれたＥ型コアを模式的に示す平面図である。 インダクタを嵌め込んでＥＥ型コアを組み立てる方法を示す説明図である。
［本発明が開示しようとする課題］
　しかしながら、特許文献１に開示された技術は、インダクタに流れる電流をスイッチングするデューティ比が５０％を超えるとインダクタが短絡状態になるとの記載があることから、漏れインダクタンスが限りなく０に近いインダクタ、換言すればｋが実質的に－１であるインダクタが想定されており、デューティ比の可変範囲に大きな制約がある。
　また、特許文献２に開示された技術は、自己インダクタンスが一定である２つのインダクタが一定サイズのコアに巻回されている（記載内容からそのように解される）場合に、結合係数ｋが０のときよりもインダクタのリップル電流が低減されるｋの範囲を開示するものであって、コアのサイズを小さくすることを課題とするものではなかった。このため、特許文献２には、結合係数ｋが０のときと比較してインダクタのリップル電流が増加しない範囲でコアのサイズを小さくする技術は開示も示唆もされていない。
　本発明は、斯かる事情に鑑みてなされたものであり、その目的とするところは、磁気相殺する２つのインダクタが巻回されたコアのサイズを低減した電圧変換装置、及び前記コアのサイズを低減することが可能な漏れインダクタンス決定方法を提供することにある。
［本発明の効果］
　本願の開示によれば、磁気相殺する２つのインダクタが巻回されたコアのサイズを低減することが可能となる。
［本発明の実施形態の説明］
　最初に本発明の実施態様を列記して説明する。また、以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。
（１）本発明の一態様に係る電圧変換装置は、コアに巻回されて磁気相殺する２つのインダクタ及び夫々のインダクタに流れる電流をスイッチングするスイッチング素子を有する電圧変換回路と、各スイッチング素子を交互にオン／オフする制御部とを備える電圧変換装置であって、前記２つのインダクタの結合係数は、－０．９９以上、且つ－０．７８以下の範囲内にある。
　本態様にあっては、制御部が電圧変換回路の２つのスイッチング素子を交互にオン／オフし、コアに巻回されて互いに磁気を打ち消し合う２つのインダクタに流れる電流を夫々のスイッチング素子でスイッチングすることにより、電圧変換回路に入力された電圧が変換されて出力される。２つのインダクタは、漏れインダクタンスと密接に関係する結合係数ｋが－０．９９≦ｋ≦－０．７８の範囲内にある。
　つまり、２つのインダクタ間の結合係数ｋが０のときよりもインダクタのリップル電流を増加させない範囲で、従来（特許文献２に記載された－０．４＜ｋ≦－０．１）よりもｋを－１に近づけることができ、ｋを－１に近づけるほど、ｋが０のときの自己インダクタンスより小さい漏れインダクタンスを有するインダクタが適用できる。
（２）前記２つのインダクタの漏れインダクタンスの大きさは、前記２つのインダクタの結合係数が０である場合に、前記２つのインダクタに流れるリップル電流を所定の低減率で低減するために必要とされる自己インダクタンスの大きさの１倍未満、且つ０．４５倍以上の大きさであることが好ましい。
　本態様にあっては、２つのインダクタの漏れインダクタンスの大きさを、結合係数が０である場合に必要とされる自己インダクタンスの大きさの１倍未満、且つ０．４５倍以上の大きさとする。
　これにより、漏れインダクタンスの大きさを上記自己インダクタンスの大きさの０．４５倍に近づけるほど、コアのサイズが低減される。
（３）前記制御部が各スイッチング素子をオンするデューティ比は、０．１以上、且つ０．７以下の範囲内にあることが好ましい。
　本態様にあっては、２つのインダクタ夫々に流れる電流を０．１≦Ｄ≦０．７の範囲のデューティ比Ｄでスイッチングする。
　これにより、従来（特許文献１に記載されたＤ＜０．５、又は特許文献２に記載された０．０５≦Ｄ≦０．４０）よりも高いデューティ比に対応可能であり、同じ入力電圧に対して高い出力電圧が得られる。
（４）前記電圧変換回路をＮ個（Ｎは２以上の自然数）備え、該Ｎ個の電圧変換回路同士を並列に接続してあり、前記制御部は、各電圧変換回路のスイッチング素子をπ／Ｎずつ異なる位相でオン／オフすることが好ましい。
　本態様にあっては、制御部がＮ個の電圧変換回路夫々に含まれる２つのスイッチング素子を位相差πで交互にオン／オフすると共に、２つのスイッチング素子の何れについてもπ／Ｎずつ異なる位相でオン／オフする。
　これにより、スイッチング損失がＮ個の電圧変換回路に均等に分散されると共に、出力に含まれるリップル電流が１／Ｎに低減される。
（５）本発明の一態様に係る漏れインダクタンスの決定方法は、コアに巻回されて磁気相殺する２つのインダクタ夫々に流れる電流を、制御部がオン／オフするスイッチング素子でスイッチングする電圧変換装置における前記２つのインダクタの漏れインダクタンスを決定する方法であって、結合係数が０である２つの第１インダクタと、該第１インダクタの自己インダクタンスと同じ大きさの漏れインダクタンスを有しており結合係数を－１に近づけた２つの第２インダクタとを用意し、前記２つのインダクタに代えて前記２つの第１インダクタを接続し、該第１インダクタに流れるリップル電流について、前記制御部が各スイッチング素子をオンする所定範囲のデューティ比に対する第１変化特性を取得し、前記２つの第１インダクタに代えて前記２つの第２インダクタを接続し、該第２インダクタに流れるリップル電流について、前記所定範囲のデューティ比に対する第２変化特性を取得し、取得した第１及び第２変化特性を比較した結果に基づいてリップル電流の低減率を算出し、前記第２インダクタの漏れインダクタンスの大きさの低減率を、前記算出したリップル電流の低減率以下の低減率とし、該低減率となるように前記２つのインダクタの漏れインダクタンスの大きさを決定し、前記２つの第２インダクタの結合係数を前記２つのインダクタの結合係数にする。
　本態様にあっては、結合係数ｋが０である２つの第１インダクタを用いて取得した、所定範囲のデューティ比に対するリップル電流の第１変化特性と、第１インダクタの自己インダクタンスと同じ大きさの漏れインダクタンスを有しｋを－１に近づけた２つの第２インダクタを用いて取得した、所定範囲のデューティ比に対するリップル電流の第２変化特性とを所定範囲のデューティ比にわたって逐次比較し、比較結果に基づいて算出したリップル電流の低減率によって、２つのインダクタ夫々の漏れインダクタンスを決定する。
　これにより、ｋを－１に近づけることによるリップル電流の低減率と、漏れインダクタンスを低減することによるリップル電流の増加率とが相殺されるため、漏れインダクタンスの低減に応じてコアのサイズが低減される。
（６）前記低減率の算出は、前記第１変化特性に対し、前記第２変化特性にて最も低い割合でリップル電流が低減される一のデューティ比におけるリップル電流の低減率を算出し、前記第２インダクタの漏れインダクタンスの大きさの低減率を、前記算出したリップル電流の低減率と同じ低減率とし、該低減率となるように前記２つのインダクタの漏れインダクタンスの大きさを決定することが好ましい。
　本態様にあっては、第１及び第２変化特性を所定範囲のデューティ比にわたって逐次比較し、第１変化特性におけるリップル電流に対する第２変化特性におけるリップル電流について最も低い低減率を算出し、算出した低減率で第２インダクタの漏れインダクタンスの大きさを低減し、大きさを低減した漏れインダクタンスを、２つのインダクタ夫々の漏れインダクタンスと決定する。
　これにより、所定範囲のデューティ比についてワーストケースで保証されるリップル電流の低減率が算出されるため、同じ低減率で第２インダクタの漏れインダクタンスの大きさを低減して２つのインダクタの漏れインダクタンスと決定した場合に、所定範囲のデューティ比に対するリップル電流が、２つの第１インダクタを用いたときのリップル電流を超えることがない。
［本発明の実施形態の詳細］
　本発明の実施形態に係る電圧変換装置の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。また、各実施形態で記載されている技術的特徴は、お互いに組み合わせることが可能である。
（実施形態１）
　図１は、実施形態１に係る電圧変換装置の構成例を示すブロック図である。電圧変換装置は、外部の電源２から供給された電圧を降圧して外部の負荷３に供給する電圧変換回路１ａと、該電圧変換回路１ａによる電圧の変換を制御する制御部５０ａとを備える。電源２及び負荷３夫々には、コンデンサ３１及び３２が並列に接続されている。
　電圧変換回路１ａは、コア２０に巻回されて電源２からの電流による磁気を打ち消し合うインダクタ２１及び２２と、電源２からインダクタ２１及び２２夫々に流れる電流をスイッチングするスイッチング素子であるＮチャネル型のＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ：以下、ＦＥＴという）１１及び１２とを有する。
　ＦＥＴ１１及び１２は、ドレインが電源２のプラス側に接続されており、ゲートが制御部５０ａに接続されている。ＦＥＴ１１及び１２夫々のソースは、インダクタ２１及び２２の一端に接続されている。インダクタ２１及び２２の他端は、負荷３の一端に接続されている。インダクタ２１及び２２夫々とＦＥＴ１１及び１２との接続点は、同期整流用のＦＥＴ１３及び１４のドレインに接続されている。ＦＥＴ１３及び１４のゲートは、制御部５０ａに接続されている。電源２のマイナス側と、ＦＥＴ１３及び１４のソースと、負荷３の他端とは、共通の接地電位に接続されている。
　制御部５０ａは、ＦＥＴ１１及び１２夫々のゲートに位相がπだけ異なる駆動信号を与えることにより、ＦＥＴ１１及び１２を交互にオン／オフする。制御部５０ａは、また、ＦＥＴ１３及び１４夫々のゲートに、ＦＥＴ１１及び１２の駆動信号とはオン／オフの位相が反転した駆動信号を与えることにより、ＦＥＴ１１及び１２夫々がオフの間にインダクタ２１及び２２に電流を還流させる。
　上述の構成にてインダクタ２１及び２２に流れるリップル電流（以下、混乱のない限り単にリップル電流という）について説明する。
　図２は、実施形態１に係る電圧変換装置におけるＦＥＴ１１及び１２の駆動信号とインダクタ２１及び２１に流れる電流とのタイミング関係を示すタイミングチャートである。図２に示す４つのタイミングチャートは、何れも同一の時間軸（ｔ）を横軸にしてあり、図の上段から順に、ＦＥＴ１１の駆動信号、ＦＥＴ１２の駆動信号、インダクタ２１に流れる電流、及びインダクタ２２に流れる電流を示してある。インダクタ２１及び２２夫々に流れる電流の変動成分がリップル電流である。制御部５０ａがＦＥＴ１１及び１２及び２２夫々をオンするデューティ比（以下、混乱のない限り単にデューティ比と言う）は、例として略３０％である。
　各信号及び各電流の周期はＴである。最初の１周期にてＦＥＴ１１及び１２夫々の駆動信号が立ち上がる時刻をｔ０及びｔ２とし、夫々の駆動信号が立ち下がる時刻をｔ１及びｔ３とする。時刻ｔ０から１周期後の時刻をｔ４とする。ＦＥＴ１１及び１２の駆動信号は互いに位相がπだけずれている。即ち、時刻ｔ０から時刻ｔ２までの時間はＴ／２に相当する。ＦＥＴ１３の不図示の駆動信号は、ＦＥＴ１１の駆動信号と比較してオン／オフの位相が反転している。即ち、ＦＥＴ１３の駆動信号がオンの場合、ＦＥＴ１１の駆動信号はオフしており、ＦＥＴ１３の駆動信号がオフの場合、所謂デッドタイムを除いてＦＥＴ１１の駆動信号はオンしている。同様にＦＥＴ１４の不図示の駆動信号は、ＦＥＴ１２の駆動信号と比較してオン／オフの位相が反転している。
　時刻ｔ０からｔ１までの間では、ＦＥＴ１１がオンし、電源２からインダクタ２１を介してコンデンサ３２及び負荷３に電流が流れる。この間、電源２からインダクタ２１にエネルギーが注入されるため、インダクタ２１の電流が増加する。一方のＦＥＴ１２はオフしているが、インダクタ２１に流れる電流を打ち消すようにインダクタ２２に電流が誘起されるため、インダクタ２２の電流が時間の経過と共に増加する。この電流は、コンデンサ３２及び負荷３からＦＥＴ１４を介して還流する。
　時刻ｔ１からｔ２までの間では、ＦＥＴ１１がオフし、インダクタ２１に流れる電流がＦＥＴ１３を介して還流する。また、インダクタ２２に流れる電流は、依然としてＦＥＴ１４を介して還流する。この間、電源２からインダクタ２１及び２２にエネルギーが注入されないため、インダクタ２１及び２２の電流が共に減少する。
　時刻ｔ２からｔ３までの間では、ＦＥＴ１２がオンして電源２からインダクタ２２を介してコンデンサ３２及び負荷３に電流が流れる。この間にインダクタ２２に流れる電流の増加分は、時刻ｔ０からｔ１までの間におけるインダクタ２１の電流の増加分と同等である。一方のＦＥＴ１１はオフしているが、インダクタ２２に流れる電流を打ち消すようにインダクタ２１に電流が誘起されるため、インダクタ２１の電流が時間の経過と共に増加する。この電流は、コンデンサ３２及び負荷３からＦＥＴ１３を介して還流する。
　時刻ｔ３からｔ４までの間では、ＦＥＴ１２がオフし、インダクタ２２に流れる電流がＦＥＴ１４を介して還流する。また、インダクタ２１に流れる電流は、依然としてＦＥＴ１３を介して還流する。この間、電源２からインダクタ２１及び２２にエネルギーが注入されないため、インダクタ２１及び２２の電流が共に減少する。時刻ｔ４以降の周期における各信号及び各電流の変化は、時刻ｔ０からｔ４までの周期におけるものと同様である。
　ここで、インダクタ２１及び２２間の磁気結合がない場合、即ちインダクタ２１及び２２間の結合係数ｋが０の場合を想定すると、時刻ｔ０からｔ１までの間にインダクタ２１に流れる電流の増加分ΔｉＬは、以下の式（１）で表される。時刻ｔ１からｔ４までの間にインダクタ２１に流れる電流の減少分は、式（１）と絶対値が同じで符号が異なっている。
ΔｉＬ＝｛（Ｖｉｎ－Ｖｏｕｔ）／Ｌ１｝Ｄ・Ｔ・・・・・・・・・・・（１）
但し、Ｖｉｎ　：電圧変換回路１ａの入力電圧（＝電源２の電圧）
　　　Ｖｏｕｔ：電圧変換回路１ａの出力電圧
　　　Ｌ１　　：インダクタ２１の自己インダクタンス
　　　Ｄ　　　：制御部５０ａがＦＥＴ１１をオンするデューティ比
　　　Ｔ　　　：ＦＥＴ１１の駆動信号の周期
　電圧変換回路１ａの入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの関係が以下の式（２）で表されるから、式（２）の左辺を式（１）の右辺に代入して、式（１）が以下の式（３）のとおり変形される。
Ｖｏｕｔ＝Ｄ・Ｖｉｎ・・・・・・・・・・・・・・・・・・・・・・・（２）
ΔｉＬ＝｛Ｖｉｎ（１－Ｄ）／Ｌ１｝Ｄ・Ｔ・・・・・・・・・・・・・（３）
　式（３）により、インダクタ２１のリップル電流が自己インダクタンスＬ１に反比例することが示される。式（３）によれば、デューティ比が０及び１の場合にΔｉＬが０になるのに対し、デューティ比が０．５の場合にΔｉＬが極大となる。
　一方、インダクタ２１及び２２間の結合係数ｋが０＜ｋ＜１の範囲内にある場合、インダクタ２１のインダクタンス成分のうち、式（１）における自己インダクタンスＬ１と置き換えられてチョークコイルとして機能する成分は、後述する漏れインダクタンスＬｅ１（図６参照）である。以下、インダクタ２１，２２又はこれに代わる２つのインダクタに係る漏れインダクタンスを、単に漏れインダクタンスという。式（１）の自己インダクタンスＬ１を同じ大きさの漏れインダクタンスＬｅ１に置き換えた場合におけるインダクタ２１のリップル電流は、図２に示すように、ｋ＝０の場合よりも小刻みに増減を繰り返すため、ｋ＝０の場合よりも小さくなる。
　特にｋを限りなく１に近付けた場合、デューティ比が０．５のときに、ＦＥＴ１１がオンの期間中にインダクタ２１に流れる電流と、ＦＥＴ１１がオフの期間中にＦＥＴ１２によってインダクタ２１に誘起する電流とが一致するようになるため、インダクタ２１のリップル電流が限りなく小さくなる。デューティ比が０及び１のときは、ｋ＝０の場合と同様に、インダクタ２１のリップル電流が０となることが明らかである。
　以上の考察を踏まえて、デューティ比とリップル電流との関係をシミュレーションした結果について説明する。
　図３は、漏れインダクタンスが２μＨの場合のデューティ比とリップル電流との関係を示すグラフであり、図４は、漏れインダクタンスが４μＨの場合のデューティ比とリップル電流との関係を示すグラフである。図３及び４の横軸はデューティ比を表し、縦軸はリップル電流（Ａｐｐ：Ａｍｐｅｒｅ　ｐｅａｋ－ｔｏ－ｐｅａｋ）を表す。
　図３及び４で、実線及び破線の夫々は、結合係数ｋが０及び０．９９の場合のデューティ比に対するリップル電流の変化特性を示している。ｋ＝０の場合は漏れインダクタンスを自己インダクタンスというべきであるが、ここでは漏れインダクタンスで統一する。上記で考察したように、ｋ＝０の場合のリップル電流は、デューティ比が０．５のときに極大となって上に凸の曲線を描く。また、ｋ＝０．９９の場合のリップル電流は、デューティ比が０．５のときに略０の極小となり、０及び０．５の間と、０．５及び１の間とで極大となる曲線を描く。
　図３及び図４に実線で示された場合を比較すると、ｋ＝０の場合は漏れインダクタンスが２μＨから４μＨに倍増されたときに、デューティ比の全範囲にわたってリップル電流が半減することが把握される。同様に破線で示された場合を比較すると、ｋ＝０．９９の場合は漏れインダクタンスが２μＨから４μＨに倍増されたときに、デューティ比の全範囲にわたってリップル電流が半減することが把握される。つまり、リップル電流と漏れインダクタンスとが反比例の関係にあると言える。
　次に、コア２０と、インダクタ２１及び２２との関係について詳細に説明する。
　図５は、コア２０内を通ってインダクタ２１及び／又は２２と鎖交する磁束を説明するための説明図であり、図６はインダクタ２１及び２２の等価回路を示す回路図である。図５に示すコア２０は所謂ＥＩコアであり、Ｅ型形状を有するコア２０の一部とＩ型形状を有するコア２０の他の一部との間には、中央の脚部２０ｂにてギャップが形成されている。コア２０はＥＩコアに限定されない。インダクタ２１及び２２夫々は、コア２０の一側方の脚部２０ａ及び他側方の脚部２０ｃに巻回されている。
　図６に移って、インダクタ２１及び２２夫々の自己インダクタンスはＬ１及びＬ２であり、インダクタ２１及び２２間の結合係数はｋである。これを等価回路に展開すると、インダクタ２１及び２２は、漏れインダクタンスＬｅ１及Ｌｅ２に対応するインダクタ２３及び２４の一端と、相互インダクタンスＭに対応するインダクタ２５の一端とが接続された三端子回路で表される。Ｌｅ１及びＬｅ２の夫々は以下の式（４）及び（５）で表される。
Ｌｅ１＝（１－ｋ）Ｌ１・・・・・・・・・・・・・・・・・・・・・・（４）
Ｌｅ２＝（１－ｋ）Ｌ２・・・・・・・・・・・・・・・・・・・・・・（５）
　結合係数ｋと、相互インダクタンスＭとは同符号で定義され、ｋ及びＭが正であるか負であるかの違いは、インダクタ２１及び２２間の磁気結合の方向に依存する。一般的には磁気結合の方向性に関わらず、ｋの符号を正として定義することが多いため、以下ではｋが０又は正の数で表されるものと仮に定めて説明する。実際にはｋが０又は負の数で表されるべきものであることが、インダクタ２１及び２２夫々の一端に付与されたドット記号により、互いの磁気結合の方向が逆であることが示されていることによって明らかとなる。
　より具体的に言えば、互いに結合する２つのインダクタにてドット記号が付与された夫々の一端に電流が流入する場合に、互いに磁束を強め合う（又は弱め合う）ときは、相互インダクタンスＭの符号が正（又は負）であると定義される。よって、図１に示すインダクタ２１及び２２間の結合係数ｋ及び相互インダクタンスＭの符号が正であると定めた場合、ＦＥＴ１１及び１２夫々のソースからインダクタ２１及び２２の一端に電流が流入したときに互いの磁束を弱め合うことが図から把握されるため、インダクタ２１及び２２における互いの磁気結合の方向が逆であることが明らかとなる。
　なお、結合係数ｋ及び相互インダクタンスＭの符号が負であると定義して厳密に図１を記載する場合は、ＦＥＴ１１及び１２夫々のソースと接続されたインダクタ２１及び２２の一端にドット記号を付与することとなり、互いの磁気結合の方向が逆であることが却って把握され難くなるため、ここではそのような記載方法を用いない。
　図５に戻って、ＦＥＴ１１からインダクタ２１の一端に電圧を印加した場合、インダクタ２１に励磁電流ｉｍが流れ、相互インダクタンスＭに相当する励磁インダクタンスによってコア２０に主磁束φｍが発生する。この主磁束φｍがインダクタ２２に鎖交して電磁誘導により負荷電流ｉ２が流れ、負荷電流ｉ２に応じてインダクタ２１に負荷電流ｉ１が流れる。
　この場合、インダクタ２１の巻線電流（ｉ１＋ｉｍ）により、インダクタ２２に鎖交しない漏れ磁束φ１が発生し、インダクタ２２の巻線電流（ｉ２）により、インダクタ２１に鎖交しない漏れ磁束φ２が発生する。漏れ磁束φ１及びφ２は、コア２０の中央の脚部２０ｂを通る。上述の漏れインダクタンスＬｅ１及びＬｅ２を用いると、漏れ磁束φ１及びφ２の夫々が以下の式（６）及び（７）で表される。
φ１＝Ｌｅ１（ｉ１＋ｉｍ）・・・・・・・・・・・・・・・・・・・・（６）
φ２＝Ｌｅ２・ｉ２・・・・・・・・・・・・・・・・・・・・・・・・（７）
　主磁束φｍは負荷電流ｉ１及びｉ２によって増加することがないのに対し、漏れ磁束φ１及びφ２の夫々は、負荷電流ｉ１及びｉ２に比例して増加する。よって、負荷電流ｉ１及びｉ２が一定の場合、式（６）及び（７）は、コア２０内の磁束（磁束量）Φが漏れインダクタンスＬｅ１及びＬｅ２に比例することを示している。以下、負荷電流ｉ１及びｉ２を一定にして比較することを想定する。磁束Φは、コア２０内の磁束密度Ｂとコア２０の有効断面積Ａｅとの積で表されるから、コア２０内の磁束密度Ｂが一定である場合は、有効断面積Ａｅと漏れインダクタンスＬｅ１及びＬｅ２とが比例関係にあると言える。
　ところで一般的に、コア内の磁束密度は、最大磁束密度Ｂｍａｘを超えることができない。この点を考慮し、例えばコアの形状を変えずにサイズを小さくする場合、コア内の磁束密度を変えずにコアの有効断面積を低減するには、上記の比例関係に基づいて、有効断面積を低減する割合だけ漏れインダクタンスを低減すればよい。但し、上述したように、リップル電流と漏れインダクタンスとが反比例の関係にあるため、コアの大きさを小さくするために漏れインダクタンスを低減するとリップル電流が増大するというジレンマがある。
　そこで、結合係数ｋが０のときよりもインダクタのリップル電流を増加させない範囲でコアの大きさを小さくする方策を探るため、漏れインダクタンスを一定にして結合係数を変化させた２つのインダクタを用いた場合に、リップル電流がどのように変化するかを示すグラフを作図した。
　図７から１３までは、漏れインダクタンスが１μＨの場合の結合係数とリップル電流との関係を示すグラフであり、図１４から２０までは、漏れインダクタンスが２μＨの場合の結合係数とリップル電流との関係を示すグラフである。各図の横軸は結合係数を表し、縦軸はリップル電流（Ａｐｐ）を表す。図７、８、９、１０、１１、１２及び１３の夫々と、図１４、１５、１６、１７、１８、１９及び２０の夫々とでは、デューティ比が０．１、０．２、０．３、０．４、０．５、０．６及び０．７の場合について、リップル電流が結合係数に応じて変化する様子が示されている。この場合の電源２の電圧は４８Ｖであり、周期Ｔは１０μｓ（周波数が１００ｋＨｚ）である。
　図７から２０の何れにあっても、結合係数が大きいほどリップル電流が小さくなることが把握される。この点に着目し、漏れインダクタンスが２μＨの場合を取り上げて、デューティ比を変化させたときにリップル電流がどのように変化するかを評価するため、図１４から２０までに記載のグラフに基づいて１つのグラフを作図した。
　図２１は、漏れインダクタンスが２μＨの場合のデューティ比とリップル電流との関係を示すグラフである。図の横軸はデューティ比を表し、縦軸はリップル電流（Ａｐｐ）を表す。図中の実線、破線及び一点鎖線の夫々は、結合係数ｋが０．０、０．９及び０．９９のときのデューティ比に対するリップル電流の変化特性を示している。上述したように、結合係数ｋが大きいほどリップル電流が小さくなる傾向が明らかであるため、結合係数ｋが０．０より大きく０．９より小さい範囲内にあるときの作図は行っていない。
　別の見方をすれば、図２１に示す実線は、漏れインダクタンス（実際には自己インダクタンスに相当）が２μＨで結合係数ｋが０である２つの第１インダクタを用いて取得した、０から１までの範囲のデューティ比に対するリップル電流の第１変化特性である。また、図２１に示す破線又は一点鎖線は、第１インダクタの自己インダクタンスと同じ大きさの漏れインダクタンスを有しｋを－１に近づけた２つの第２インダクタを用いて取得した、０から１までの範囲のデューティ比に対するリップル電流の第２変化特性である。これらの変化特性を一定範囲のデューティ比にわたって逐次比較し、第１変化特性におけるリップル電流に対する第２変化特性におけるリップル電流について最も低い低減率を図２１から読み取った値に基づいて算出することができる。
　この場合、上述したように、リップル電流と漏れインダクタンスとが反比例の関係にあること、及び、コア内の磁束密度を一定にして漏れインダクタンスを低減した場合に低減した割合だけコアの有効断面積が低減されることが分かっている。これらのことから、図２１から読み取って算出した低減率だけ第２インダクタの漏れインダクタンスを低減することによってリップル電流が増大する割合と、ｋを０から０．９９にすることによってリップル電流が低減される割合とを相殺させることができる。このようにして、結合係数ｋが０のときよりもインダクタのリップル電流を増加させない範囲でコア内の磁束密度を変えずにコアのサイズを低減することができる。
　より具体的に、例えば図２１でデューティ比が０．１から０．７まで変化する場合、結合係数ｋを０から０．９９に近づけたときにリップル電流が低減される割合が最も小さいのは、デューティ比が０．１のときであり、このときの低減率は０．５５である。換言すれば、デューティ比が０．１のときは、ｋを０から０．９９にすることによってリップル電流が０．４５倍にしか低減されず、その他のデューティ比ではリップル電流がより大きく低減されて０．４５倍より小さくなる。よって、漏れインダクタンスを、２μＨの０．４５倍である０．９μＨに低減し、且つ結合係数ｋを０．９９にすることにより、０．１から０．７までの範囲のデューティ比について、ｋが０のときよりもリップル電流を増加させないようにできる。そして、漏れインダクタンスを０．４５倍（低減率は０．５５）に低減することによって、コア内の磁束密度を変えずにコアのサイズ（有効断面積）を０．４５倍にすることができる。
　次に、漏れインダクタンスを低減し、且つｋを０から０．９９にしたことによるリップル電流への影響について説明する。
　図２２は、漏れインダクタンスの低減前後におけるデューティ比とリップル電流との関係を示すグラフである。図の横軸はデューティ比を表し、縦軸はリップル電流（Ａｐｐ）を表す。図中の実線は、漏れインダクタンス（漏れＬ）が２μＨ、且つｋ＝０のときのデューティ比に対するリップル電流の変化特性を示している。この実線は、図２１における実線と全く同じものである。また、破線は、漏れインダクタンスが０．９μＨ、且つｋ＝０．９９のときのデューティ比に対するリップル電流の変化特性を示している。
　破線で示されるリップル電流が、デューティ比が０．５のときに略０の極小となり、０及び０．５の間と、０．５及び１の間とで極大となる曲線を描くのは、図３及び４の場合と同様である。図２２によれば、漏れインダクタンスを２μＨから０．９μＨに低減し、且つｋを０から０．９９にした場合であっても、少なくとも０．１から０．７までのデューティ比の範囲にわたってリップル電流の増大が抑制されている。
　次に、コアのサイズが低減される効果の確認結果について説明する。
　図２３は、漏れインダクタンスが０．９μＨの場合の結合コイルについて実測したコアの体積を示す図表である。ここでは、コアを介して２つのインダクタを結合させて漏れインダクタンスを０．９μＨにした結合コイルＡ、Ｂ、Ｃ及びＤの４種類について、結合係数が夫々０．７８、０．８６、０．９６及び０．９８となるように試作し、コアの体積を測定してコアのサイズの低減効果を実際に確認した。
　実測の結果、結合コイルＡ、Ｂ、Ｃ及びＤ夫々のコアの体積が、２２ｃｍ3 、２４ｃｍ3 、２３ｃｍ3 及び２１ｃｍ3 であった。一方、比較の基準となる漏れインダクタンスが２．０μＨでｋ＝０の基準結合コイルについては、コアの体積が３８ｃｍ3 であった。これらの結果より、ｋが０．７８から０．９８までの広い範囲にわたって、コアのサイズが十分に低減される効果があると言える。
　最後に、結合コイルＡ、Ｂ、Ｃ及びＤ夫々を用いた場合のリップル電流について説明する。
　図２４は、基準結合コイルを用いた場合のリップル電流の波形を示すグラフであり、図２５、２６、２７及び２８の夫々は、結合コイルＡ、Ｂ、Ｃ及びＤを用いた場合のリップル電流の波形を示すグラフである。各図の横軸は時間（ｔ）を表し、縦軸はインダクタ２１又は２２の電流（Ａ）を表す。図２４から２８までの夫々で横軸の基準となる５μｓの時間スケールと、縦軸の基準となる２０Ａの電流スケールとを夫々の図中の適当な箇所に示す。測定条件は、入力電圧が２４Ｖ、出力電流が概ね７０Ａ、周波数が８０ｋＨｚ、デューティ比が０．６である。
　ここでは電流振幅の大きさに意味があるため、図２４から２８までの夫々では、各結合コイルに含まれる２つのインダクタのリップル電流の波形を区別せずに示してある。これらの図では、２つのリップル電流の波形の位相が、互いにπだけずれていることが把握される。そして、図２５から２８までの夫々に示すリップル電流が、図２４に示すリップル電流と同等以下に抑制されていることが確認できる。
　なお、本実施形態１にあっては、図２１を用いてｋを０から０．９９（実際は－０．９９）に近づけたときのリップル電流の低減率を算出したが、必ずしもｋを０．９９まで近づける必要はない。上述の説明より、ｋを１に（実際には－１に）近づけるほどリップル電流が低減される割合が大きくなることが明らかであり、リップル電流が低減される割合が大きいほどコア２０のサイズを低減できる割合が大きくなる。
　以上のように本実施形態１によれば、制御部５０ａが電圧変換回路１ａのＦＥＴ１１及び１２を交互にオン／オフし、コア２０に巻回されて互いに磁気を打ち消し合うインダクタ２１及び２２夫々に流れる電流をＦＥＴ１１及び１２でスイッチングすることにより、電圧変換回路１ａに入力された電圧が変換されて出力される。インダクタ２１及び２２は、漏れインダクタンスＬｅ１及びＬｅ２と密接に関係する結合係数ｋが０．９９≧ｋ≧０．７８（実際には－０．９９≦ｋ≦－０．７８）の範囲内にある。
　つまり、２つのインダクタ間の結合係数ｋが０のときよりもインダクタ２１及び２２のリップル電流を増加させない範囲で、従来（特許文献２に記載された－０．４＜ｋ≦－０．１）よりもｋを－１に近づけることができ、ｋを－１に近づけるほど、ｋが０のときの自己インダクタンスより小さい漏れインダクタンスＬｅ１及びＬｅ２夫々を有するインダクタ２１及び２２が適用できる。
　従って、漏れインダクタンスＬｅ１及びＬｅ２の低減に応じてコア２０のサイズが低減されることと併せて、磁気相殺するインダクタ２１及び２２が巻回されたコア２０のサイズを低減することが可能となる。
　また、実施形態１によれば、インダクタ２１及び２２夫々に流れる電流を０．１≦Ｄ≦０．７の範囲のデューティ比Ｄでスイッチングする。
　従って、従来（特許文献１に記載されたＤ＜０．５、又は特許文献２に記載された０．０５≦Ｄ≦０．４０）よりも高いデューティ比に対応可能であり、同じ入力電圧に対して高い出力電圧を得ることが可能となる。
　更に、実施形態１によれば、結合係数ｋが０である２つの第１インダクタを用いて取得した、０から１までの範囲のデューティ比に対するリップル電流の第１変化特性と、第１インダクタの自己インダクタンスと同じ大きさの漏れインダクタンスを有しｋを－１に近づけた２つの第２インダクタを用いて取得した、０から１までの範囲のデューティ比に対するリップル電流の第２変化特性とを、０．１から０．７までの範囲のデューティ比にわたって逐次比較し、比較結果に基づいて算出したリップル電流の低減率によって、インダクタ２１及び２２夫々の漏れインダクタンスＬｅ１及びＬｅ２を決定する。
　従って、ｋを－１に近づけることによるリップル電流の低減率と、漏れインダクタンスＬｅ１及びＬｅ２を低減することによるリップル電流の増加率とが相殺されるため、漏れインダクタンスＬｅ１及びＬｅ２の低減に応じてコア２０のサイズを低減することが可能となる。
　更にまた、実施形態１によれば、第１及び第２変化特性を０．１から０．７までの範囲のデューティ比にわたって逐次比較し、第１変化特性におけるリップル電流に対する第２変化特性におけるリップル電流について最も低い低減率（＝０．４５）を算出し、算出した低減率で第２インダクタの漏れインダクタンスの大きさを低減し、大きさを低減した漏れインダクタンスを、インダクタ２１及び２２夫々の漏れインダクタンスＬｅ１及びＬｅ２と決定する。
　従って、０．１から０．７までの範囲のデューティ比についてワーストケースで保証されるリップル電流の低減率が算出されるため、同じ低減率で第２インダクタの漏れインダクタンスの大きさを低減してインダクタ２１及び２２夫々の漏れインダクタンスＬｅ１及びＬｅ２と決定した場合に、０．１から０．７までの範囲のデューティ比に対するリップル電流が、２つの第１インダクタを用いたときのリップル電流を超えないようにすることが可能となる。
（実施形態２）
　実施形態１が、電圧変換回路１ａで電源２の電圧を降圧する形態であるのに対し、実施形態２は、電圧変換回路で電源２の電圧を昇圧する形態である。
　図２９は、実施形態２に係る電圧変換装置の構成例を示すブロック図である。電圧変換装置は、外部の電源２から供給された電圧を昇圧して外部の負荷３に供給する電圧変換回路１ｂと、該電圧変換回路１ｂによる電圧の変換を制御する制御部５０ｂとを備える。電源２及び負荷３夫々には、コンデンサ３１及び３２が並列に接続されている。
　電圧変換回路１ｂは、コア２０に巻回されて電源２からの電流による磁気を打ち消し合うインダクタ２１及び２２と、電源２からインダクタ２１及び２２夫々に流れる電流をスイッチングするＦＥＴ１１及び１２とを有する。インダクタ２１及び２２の一端は、電源２のプラス側に接続されている。インダクタ２１の他端は、ＦＥＴ１１のドレイン及びダイオード４１のアノードに接続されている。インダクタ２２の他端は、ＦＥＴ１２のドレイン及びダイオード４２のアノードに接続されている。ＦＥＴ１１及び１２のゲートは、制御部５０ｂに接続されている。ダイオード４１及び４２のカソードは、負荷３の一端に接続されている。電源２のマイナス側と、ＦＥＴ１１及び１２のソースと、負荷３の他端とは、共通の接地電位に接続されている。
　制御部５０ｂは、ＦＥＴ１１及び１２夫々のゲートに位相がπだけ異なる駆動信号を与えることにより、ＦＥＴ１１及び１２を交互にオン／オフする。その他、実施形態１に対応する箇所には同様の符号を付してその説明を省略する。
　上述の構成にてインダクタ２１及び２２に流れるリップル電流（以下、混乱のない限り単にリップル電流という）について説明する。
　図３０は、実施形態２に係る電圧変換装置におけるＦＥＴ１１及び１２の駆動信号と各部に流れる電流とのタイミング関係を示すタイミングチャートである。図６に示す６つのタイミングチャートは、何れも同一の時間軸（ｔ）を横軸にしてあり、図の上段から順に、ＦＥＴ１１の駆動信号、ＦＥＴ１２の駆動信号、インダクタ２１に流れる電流、インダクタ２２に流れる電流、ダイオード４１の順電流、及びダイオード４２の順電流を示してある。インダクタ２１及び２２夫々に流れる電流の変動成分がリップル電流である。制御部５０ｂがＦＥＴ１１及び１２及び２２夫々をオンするデューティ比（以下、混乱のない限り単にデューティ比と言う）は、例として略３０％である。
　各信号及び各電流の周期はＴである。最初の１周期にてＦＥＴ１１及び１２夫々の駆動信号が立ち上がる時刻をｔ０及びｔ２とし、夫々の駆動信号が立ち下がる時刻をｔ１及びｔ３とする。時刻ｔ０から１周期後の時刻をｔ４とする。ＦＥＴ１１及び１２の駆動信号は互いに位相がπだけずれている。即ち、時刻ｔ０から時刻ｔ２までの時間はＴ／２に相当する。
　時刻ｔ０からｔ１までの間では、ＦＥＴ１１がオンして電源２からインダクタ２１に電流が流れる。この間、電源２からインダクタ２１にエネルギーが注入されるため、インダクタ２１の電流が増加する。一方のＦＥＴ１２はオフしているが、インダクタ２１に流れる電流を打ち消すようにインダクタ２２に電流が誘起されるため、インダクタ２２の電流が時間の経過と共に増加する。この電流は、ダイオード４２を介してコンデンサ３２及び負荷３に流れる。
　時刻ｔ１からｔ２までの間では、ＦＥＴ１１がオフし、インダクタ２１に流れる電流がダイオード４１とコンデンサ３２及び負荷３とを介して還流する。また、インダクタ２２に流れる電流は、依然としてダイオード４２を介してコンデンサ３２及び負荷３に流れる。この間、電源２からインダクタ２１及び２２にエネルギーが注入されないため、インダクタ２１及び２２の電流が共に減少する。
　時刻ｔ２からｔ３までの間では、ＦＥＴ１２がオンして電源２からインダクタ２２に電流が流れる。この間にインダクタ２２に流れる電流の増加分は、時刻ｔ０からｔ１までの間におけるインダクタ２１の電流の増加分と同等である。一方のＦＥＴ１１はオフしているが、インダクタ２２に流れる電流を打ち消すようにインダクタ２１に電流が誘起されるため、インダクタ２１の電流が時間の経過と共に増加する。この電流は、ダイオード４１を介してコンデンサ３２及び負荷３に流れる。
　時刻ｔ３からｔ４までの間では、ＦＥＴ１２がオフし、インダクタ２２に流れる電流がダイオード４２とコンデンサ３２及び負荷３とを介して還流する。また、インダクタ２１に流れる電流は、依然としてダイオード４１を介してコンデンサ３２及び負荷３に流れる。この間、電源２からインダクタ２１及び２２にエネルギーが注入されないため、インダクタ２１及び２２の電流が共に減少する。時刻ｔ４以降の周期における各信号及び各電流の変化は、時刻ｔ０からｔ４までの周期におけるものと同様である。
　ここで、インダクタ２１及び２２間の磁気結合がない場合、即ちインダクタ２１及び２２間の結合係数ｋが０の場合を想定すると、時刻ｔ０からｔ１までの間にインダクタ２１に流れる電流の増加分ΔｉＬは、以下の式（８）で表される。時刻ｔ１からｔ４までの間にインダクタ２１に流れる電流の減少分は、式（８）と絶対値が同じで符号が異なっている。
ΔｉＬ＝（Ｖｉｎ／Ｌ１）Ｄ・Ｔ・・・・・・・・・・・・・・・・・・（８）
但し、Ｖｉｎ　：電圧変換回路１ｂの入力電圧（＝電源２の電圧）
　　　Ｌ１　　：インダクタ２１の自己インダクタンス
　　　Ｄ　　　：制御部５０ｂがＦＥＴ１１をオンするデューティ比
　　　Ｔ　　　：ＦＥＴ１１の駆動信号の周期
　式（８）により、インダクタ２１のリップル電流が、自己インダクタンスＬ１に反比例し、且つ、デューティ比に比例することが示される。
　一方、インダクタ２１及び２２間の結合係数ｋが０＜ｋ＜１の範囲内にある場合、インダクタ２１のインダクタンス成分のうち、式（８）における自己インダクタンスＬ１と置き換えられてチョークコイルとして機能する成分は、漏れインダクタンスＬｅ１（図６参照）である。以下、インダクタ２１，２２又はこれに代わる２つのインダクタに係る漏れインダクタンスを、単に漏れインダクタンスという。式（８）の自己インダクタンスＬ１を同じ大きさの漏れインダクタンスＬｅ１に置き換えた場合におけるインダクタ２１のリップル電流は、図３０に示すように、ｋ＝０の場合よりも小刻みに増減を繰り返すため、ｋ＝０の場合よりも小さくなることが容易に推察される。
　特にｋを限りなく１に近付けた場合、デューティ比が０．５のときに、ＦＥＴ１１がオンの期間中にインダクタ２１に流れる電流と、ＦＥＴ１１がオフの期間中にＦＥＴ１２によってインダクタ２１に誘起する電流とが一致するようになるため、インダクタ２１のリップル電流が限りなく小さくなる。
　本実施形態２では、実施形態１の場合と同様に、リップル電流と漏れインダクタンスとが反比例の関係にあることが明らかである。また、コア内の磁束密度が一定である場合に、コアの有効断面積と漏れインダクタンスとが比例関係にあるこことも同様である。図示は省略するが、漏れインダクタンスを一定にして結合係数ｋを１に近づけるほどリップル電流が低減されるのも、実施形態１の場合と同様である。
　そこで、実施形態１の図２１と同様に、漏れインダクタンスが一定で結合係数ｋが０及び０．９９夫々の場合について、０から１までの範囲のデューティ比に対するリップル電流の第１及び第２変化特性を示すグラフを作図する。作図した第１及び第２変化特性のグラフを０．１から０．７までの範囲のデューティ比にわたって逐次比較し、比較結果に基づいて算出したリップル電流の低減率によって、インダクタ２１及び２２夫々の漏れインダクタンスＬｅ１及びＬｅ２を決定することができる。
　従って、ｋを－１に近づけることによるリップル電流の低減率と、漏れインダクタンスＬｅ１及びＬｅ２を低減することによるリップル電流の増加率とが相殺されるため、漏れインダクタンスＬｅ１及びＬｅ２の低減に応じてコア２０のサイズを低減することが可能となる。
　なお、実施形態１（又は２）にあっては、電圧変換回路１ａ（又は１ｂ）を１つだけ備えていたが、電圧変換回路１ａ（又は１ｂ）の数は１つに限定されず、Ｎ個（Ｎは２以上の自然数）を備えて並列に接続するようにしてもよい。
　電圧変換回路１ａ（又は１ｂ）をＮ個備える場合、制御部５０ａ（又は５０ｂ）が、Ｎ個の電圧変換回路１ａ（又は１ｂ）夫々に含まれるＦＥＴ１１及び１２を位相差πで交互にオン／オフすると共に、ＦＥＴ１１及び１２の何れについてもπ／Ｎずつ異なる位相でオン／オフする。
　つまり、Ｎ個の電圧変換回路１ａ（又は１ｂ）に含まれるＦＥＴ１１及び１２の全てが２π／Ｎずつ異なる位相でオン／オフされる。
　従って、スイッチング損失をＮ個の電圧変換回路１ａ（又は１ｂ）に均等に分散することができると共に、出力に含まれるリップル電流を１／Ｎに低減することが可能となる。
（変形例）
　実施形態１及び２が、ＥＩ型のコア２０を用いる形態であるのに対し、変形例はＥＥ型のコアを用いる形態である。図３１は、変形例に係る電圧変換装置のＥＥ型コア６００を模式的に示す正面図であり、図３２は、インダクタ２１，２２が嵌め込まれたＥ型コア６０を模式的に示す平面図である。また、図３３は、インダクタ２１，２２を嵌め込んでＥＥ型コア６００を組み立てる方法を示す説明図である。
　ＥＥ型コア６００は、菱形状の平板部６０ｄと、該平板部６０ｄの一面から垂直方向に突出する外脚部６０ａ，６０ｃ及び中央脚部６０ｂとを有する２つのＥ型コア６０を備える。一方のＥ型コア６０の外脚部６０ａ，６０ｃ夫々は、他方のＥ型コア６０の外脚部６０ａ，６０ｃに突き合わされている。各Ｅ型コア６０の中央脚部６０ｂの長さは、外脚部６０ａ，６０ｃの長さよりも短い。これにより、組み立てられたＥＥ型コア６００では、２つのＥ型コア６０，６０夫々の中央脚部６０ｂ，６０ｂがギャップ６０１を介して対向する。
　各Ｅ型コア６０の外脚部６０ａ，６０ｃは円柱状をなし、軸方向と公差する方向の直径がインダクタ２１，２２の巻き径の内径よりも少し小さくなっている。中央脚部６０ｂは平面視が幅広のＩ字状をなし、インダクタ２１，２２の外周側と対向する部位にくびれを有している。
　図３３を参照して、インダクタ２１，２２の夫々は、剛性の高い平角線が厚み方向を軸にして約２．５ターンだけ同方向に巻回されて形成されており、破線の矢印で示す巻回軸の方向に沿って一方のＥ型コア６０の外脚部６０ａ，６０ｃに嵌め込まれる。この後、上下方向を逆にした他方のＥ型コア６０が、上記一方のＥ型コアの上に重ねられる。このとき、上述したように、外脚部６０ａ同士及び外脚部６０ｃ同士が突き合わされる。このようにして組み立てられたＥＥ型コア６００が電圧変換装置に適用された場合、インダクタ２１，２２には、例えば実線の矢印で示す方向に巻線電流が流れる。
　以上のように本変形例によれば、ＥＥ型コア６００を２つのＥ型コア６０に分けて製造することにより、金型を１つで済ませることができる。また、外脚部６０ａ，６０ｃを円柱状とし、更に中央脚部６０ｂにくびれを設けることにより、インダクタ２１，２２夫々の内周側と外脚部６０ａ，６０ｃとの間、及びインダクタ２１，２２夫々の外周側と中央脚部６０ｂとの間の無駄な隙間を小さくすることができる。このように、インダクタ２１，２２が嵌め込まれたＥＥ型コア６００全体の空隙率を低減することができるため、有効断面積を一定に保った状態で、ＥＥ型コア６００のコアサイズ（体積）を低減することが可能となる。なお、ここで言う空隙率とは、図３１に示すＥＥ型コア６００の高さと、図３２に破線で示すインダクタ２１，２２を含めたＥＥ型コア６００の幅及び奥行きとの積で決まる直方体の体積に占める隙間の割合を表す。
　１ａ、１ｂ　電圧変換回路
　１１、１２、１３、１４　ＦＥＴ
　２０　コア
　２０ａ、２０ｂ、２０ｃ　脚部
　２１、２２　インダクタ
　３１、３２　コンデンサ
　４１、４２　ダイオード
　５０ａ、５０ｂ　制御部
　６００　ＥＥ型コア
　６０１　ギャップ
　６０　Ｅ型コア
　６０ａ、６０ｃ　外脚部
　６０ｂ　中央脚部
　６０ｄ　平板部
　２　電源
　３　負荷

Claims (6)

  1. 　コアに巻回されて磁気相殺する２つのインダクタ及び夫々のインダクタに流れる電流をスイッチングするスイッチング素子を有する電圧変換回路と、各スイッチング素子を交互にオン／オフする制御部とを備える電圧変換装置であって、
    　前記２つのインダクタの結合係数は、－０．９９以上、且つ－０．７８以下の範囲内にある電圧変換装置。
  2. 　前記２つのインダクタの漏れインダクタンスの大きさは、前記２つのインダクタの結合係数が０である場合に、前記２つのインダクタに流れるリップル電流を所定の低減率で低減するために必要とされる自己インダクタンスの大きさの１倍未満、且つ０．４５倍以上の大きさである請求項１に記載の電圧変換装置。
  3. 　前記制御部が各スイッチング素子をオンするデューティ比は、０．１以上、且つ０．７以下の範囲内にある請求項１又は２に記載の電圧変換装置。
  4. 　前記電圧変換回路をＮ個（Ｎは２以上の自然数）備え、
    　該Ｎ個の電圧変換回路同士を並列に接続してあり、
    　前記制御部は、各電圧変換回路のスイッチング素子をπ／Ｎずつ異なる位相でオン／オフする
    　請求項１から３の何れか１項に記載の電圧変換装置。
  5. 　コアに巻回されて磁気相殺する２つのインダクタ夫々に流れる電流を、制御部がオン／オフするスイッチング素子でスイッチングする電圧変換装置における前記２つのインダクタの漏れインダクタンスを決定する方法であって、
    　結合係数が０である２つの第１インダクタと、
    　該第１インダクタの自己インダクタンスと同じ大きさの漏れインダクタンスを有しており結合係数を－１に近づけた２つの第２インダクタとを用意し、
    　前記２つのインダクタに代えて前記２つの第１インダクタを接続し、
    　該第１インダクタに流れるリップル電流について、前記制御部が各スイッチング素子をオンする所定範囲のデューティ比に対する第１変化特性を取得し、
    　前記２つの第１インダクタに代えて前記２つの第２インダクタを接続し、
    　該第２インダクタに流れるリップル電流について、前記所定範囲のデューティ比に対する第２変化特性を取得し、
    　取得した第１及び第２変化特性を比較した結果に基づいてリップル電流の低減率を算出し、
    　前記第２インダクタの漏れインダクタンスの大きさの低減率を、前記算出したリップル電流の低減率以下の低減率とし、
    　該低減率となるように前記２つのインダクタの漏れインダクタンスの大きさを決定し、
    　前記２つの第２インダクタの結合係数を前記２つのインダクタの結合係数にする
    　漏れインダクタンス決定方法。
  6. 　前記低減率の算出は、前記第１変化特性に対し、前記第２変化特性にて最も低い割合でリップル電流が低減される一のデューティ比におけるリップル電流の低減率を算出し、
    　前記第２インダクタの漏れインダクタンスの大きさの低減率を、前記算出したリップル電流の低減率と同じ低減率とし、
    　該低減率となるように前記２つのインダクタの漏れインダクタンスの大きさを決定する
    　請求項５に記載の漏れインダクタンス決定方法。
PCT/JP2017/019827 2016-06-10 2017-05-29 電圧変換装置及び漏れインダクタンス決定方法 WO2017212954A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP17810133.3A EP3471250A4 (en) 2016-06-10 2017-05-29 VOLTAGE CONVERSION DEVICE AND LEAKAGE INDUCTANCE DETERMINATION METHOD
US16/308,736 US10483851B2 (en) 2016-06-10 2017-05-29 Voltage conversion device and method of deciding leakage inductance
CN201780035996.1A CN109314462B (zh) 2016-06-10 2017-05-29 电压变换装置及漏电感决定方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-116530 2016-06-10
JP2016116530A JP6149977B1 (ja) 2016-06-10 2016-06-10 電圧変換装置及び漏れインダクタンス決定方法

Publications (1)

Publication Number Publication Date
WO2017212954A1 true WO2017212954A1 (ja) 2017-12-14

Family

ID=59081958

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/019827 WO2017212954A1 (ja) 2016-06-10 2017-05-29 電圧変換装置及び漏れインダクタンス決定方法

Country Status (5)

Country Link
US (1) US10483851B2 (ja)
EP (1) EP3471250A4 (ja)
JP (1) JP6149977B1 (ja)
CN (1) CN109314462B (ja)
WO (1) WO2017212954A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11695337B2 (en) 2018-12-21 2023-07-04 Cirrus Logic, Inc. Current control for a boost converter with dual anti-wound inductor
CN113472176B (zh) 2020-03-30 2023-03-14 台达电子工业股份有限公司 功率转换系统
JP7279694B2 (ja) 2020-08-25 2023-05-23 トヨタ自動車株式会社 制御装置
JP7230890B2 (ja) * 2020-08-25 2023-03-01 トヨタ自動車株式会社 電力変換装置
CN113315376A (zh) * 2021-06-21 2021-08-27 哈尔滨工业大学 基于电流纹波优化的可变重数dcdc变换器
CN118251829A (zh) * 2021-11-12 2024-06-25 思睿逻辑国际半导体有限公司 具有双反绕电感器的升压转换器的电流控制

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362986B1 (en) * 2001-03-22 2002-03-26 Volterra, Inc. Voltage converter with coupled inductive windings, and associated methods
JP2005224058A (ja) 2004-02-06 2005-08-18 Honda Motor Co Ltd Ｄｃ／ｄｃコンバータ、及びプログラム
JP2009170620A (ja) * 2008-01-16 2009-07-30 Honda Motor Co Ltd 多並列磁気相殺型変圧器及び電力変換回路
JP2010104074A (ja) * 2008-10-21 2010-05-06 Toyota Central R&D Labs Inc 車両搭載用マルチフェーズコンバータおよびその設計方法
JP2012029549A (ja) * 2010-06-23 2012-02-09 Toyota Central R&D Labs Inc 多相コンバータおよび多相コンバータの設計方法
US20120319478A1 (en) * 2011-06-20 2012-12-20 Volterra Semiconductor Corporation Dc to dc converter with ripple cancellation
JP2015231311A (ja) 2014-06-06 2015-12-21 株式会社村田製作所 マルチフェイズ型ｄｃ／ｄｃコンバータ
JP2016116530A (ja) 2007-01-05 2016-06-30 ユニバーシティ・オブ・チューリッヒＵｎｉｖｅｒｓｉｔｙ Ｏｆ Ｚｕｒｉｃｈ 疾病に特異的な結合分子および標的を提供する方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7199695B1 (en) * 2005-10-25 2007-04-03 Virginia Tech Intellectual Properties, Inc. Multiphase voltage regulator having coupled inductors with reduced winding resistance
EP1835604A1 (en) * 2006-03-16 2007-09-19 STMicroelectronics S.r.l. Magnetic core for a coupled multi coil filter inductor
JP2015056940A (ja) * 2013-09-11 2015-03-23 株式会社デンソー 多相電力変換装置のフィルタ回路および多相電力変換装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362986B1 (en) * 2001-03-22 2002-03-26 Volterra, Inc. Voltage converter with coupled inductive windings, and associated methods
JP2005224058A (ja) 2004-02-06 2005-08-18 Honda Motor Co Ltd Ｄｃ／ｄｃコンバータ、及びプログラム
JP2016116530A (ja) 2007-01-05 2016-06-30 ユニバーシティ・オブ・チューリッヒＵｎｉｖｅｒｓｉｔｙ Ｏｆ Ｚｕｒｉｃｈ 疾病に特異的な結合分子および標的を提供する方法
JP2009170620A (ja) * 2008-01-16 2009-07-30 Honda Motor Co Ltd 多並列磁気相殺型変圧器及び電力変換回路
JP2010104074A (ja) * 2008-10-21 2010-05-06 Toyota Central R&D Labs Inc 車両搭載用マルチフェーズコンバータおよびその設計方法
JP2012029549A (ja) * 2010-06-23 2012-02-09 Toyota Central R&D Labs Inc 多相コンバータおよび多相コンバータの設計方法
US20120319478A1 (en) * 2011-06-20 2012-12-20 Volterra Semiconductor Corporation Dc to dc converter with ripple cancellation
JP2015231311A (ja) 2014-06-06 2015-12-21 株式会社村田製作所 マルチフェイズ型ｄｃ／ｄｃコンバータ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3471250A4 *

Also Published As

Publication number Publication date
JP2017221088A (ja) 2017-12-14
EP3471250A4 (en) 2020-01-22
CN109314462B (zh) 2021-01-05
JP6149977B1 (ja) 2017-06-21
US10483851B2 (en) 2019-11-19
US20190149049A1 (en) 2019-05-16
EP3471250A1 (en) 2019-04-17
CN109314462A (zh) 2019-02-05

Similar Documents

Publication Publication Date Title
WO2017212954A1 (ja) 電圧変換装置及び漏れインダクタンス決定方法
US10211745B2 (en) Resonant LLC converter with a multi-leg transformer with gapped center leg
US10742123B1 (en) Low common mode noise transformers and switch-mode DC-DC power converters
US7839255B2 (en) Composite transformer and power converter using same
US7209024B2 (en) Filter circuit and power supply unit
US8988064B2 (en) Current detection circuit and transformer current measuring system
US7183754B2 (en) DC/DC converter
JP5830915B2 (ja) 電力変換回路
US7138787B2 (en) DC/DC converter
KR100597697B1 (ko) 능동 공통 모드 이엠아이 필터
US9722499B2 (en) Energy transfer element with capacitor compensated cancellation and balance shield windings
US20020089863A1 (en) Switching power supply circuit
CN111492568A (zh) 交错式llc谐振变换器
JPWO2005015725A1 (ja) スイッチング電源装置
JP6350753B2 (ja) 電源回路
US6198644B1 (en) Rectifying/smoothing circuit and double-ended converter
EP3739601B1 (en) Interleaved llc converter
WO2019181082A1 (ja) 直流電圧変換回路および電源装置
JP2018014841A (ja) 電圧変換装置、電圧変換回路の降圧制御方法、電圧変換回路の昇圧制御方法及びコンピュータプログラム
JP2003088118A (ja) 共振型ｄｃ−ｄｃコンバータ
JPH0333177Y2 (ja)
JP5919748B2 (ja) インターリーブ型力率改善回路用インダクタ
JP2020137320A (ja) 降圧コンバータ
JPH0682836U (ja) インバータ用トランスおよびインバータ回路
JPH073291U (ja) 電圧調整回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17810133

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2017810133

Country of ref document: EP

Effective date: 20190110