KR100309158B1 - 복합전자부품 - Google Patents

복합전자부품 Download PDF

Info

Publication number
KR100309158B1
KR100309158B1 KR1019980026609A KR19980026609A KR100309158B1 KR 100309158 B1 KR100309158 B1 KR 100309158B1 KR 1019980026609 A KR1019980026609 A KR 1019980026609A KR 19980026609 A KR19980026609 A KR 19980026609A KR 100309158 B1 KR100309158 B1 KR 100309158B1
Authority
KR
South Korea
Prior art keywords
electronic component
insulator
composite electronic
elements
plane
Prior art date
Application number
KR1019980026609A
Other languages
English (en)
Other versions
KR19990013544A (ko
Inventor
가츠히사 이마다
모토이 니시이
히로유키 다케우치
나오타카 오이와
요시히로 니시나가
Original Assignee
무라타 야스타카
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 무라타 야스타카, 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 무라타 야스타카
Publication of KR19990013544A publication Critical patent/KR19990013544A/ko
Application granted granted Critical
Publication of KR100309158B1 publication Critical patent/KR100309158B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Coils Of Transformers For General Uses (AREA)
  • Insulating Of Coils (AREA)

Abstract

본 발명은 복합전자부품(본 발명에서는 '복합인덕터부품'이라한다)에 관한 것으로, 본 발명의 복합전자부품에서는, 자성체 세라믹 적층체 중에 다수개의 소자들이 병렬로 배치됨으로써 복합전자부품을 형성한 경우, 절연체는 서로 인접한 소자들 사이에 배치된다. 다수개의 소자들 중에서 서로 인접한 소자들이 자성체 세라믹 적층체의 다른 평면 위에 배치되어 복합전자부품을 형성한 경우, 인접 소자들의, 적층방향에 있어서, 중간에 위치하는 중간층의 적어도 일부에 절연체를 배치한다.

Description

복합전자부품{Complex electronic component}
본 발명은 복합전자부품에 관한 것으로, 더욱 상세하게는, 세라믹 중에, 예를 들어 인덕터, 저항기, 및 커패시터와 같은 소자가 다수개 배치된 구조를 갖는 복합전자부품에 관한 것이다.
종래, 컴퓨터와 같은 OA기기(office automation unit)의 인터페이스 라인(interface line)에 사용된 노이즈 제거 인터페이스(노이즈 제거 필터소자)로서, 예를 들어, 도7에 나타낸 복합인덕터부품(복합전자부품)이 사용된다. 이 복합인덕터부품은, 실장면적을 작게 하여, 고밀도 실장을 수행할 수 있도록, 내부전극층12를 코일상으로 형성하여 이루어진 다수개의 인덕터2를, 자성체 세라믹(페라이트)층을 적층하여 이루어진 적층체1의 내부의 동일평면상에 일렬로 배치함과 함께, 적층체1의 외측에 리드전극13을 통해서 상기 인덕터2에 전기적으로 접속되는 다수개의 외부전극3을 배치함으로써 형성된 일체 소성형의 복합인덕터부품이다.
그러나, 상기 종래의 복합인덕터부품에 있어서,
1. 각 인덕터들간의 거리가 가까운 것
2. 각 인덕터가 동일한 자성체 세라믹(페라이트)층 위에 배열되는 것
3. 예를 들어, 자성체 세라믹(페라이트)의 절연저항치가 109~1010Ω·㎝ 정도로, 절연성능(insulating capability)이 그다지 높지 않은 것
적어도 이와 같은 이유로, 종래 복합인덕터부품의 각 인덕터에 고압이 인가된 경우, 적층면을 따라서 내부전극의 마이그레이션(migration)이 발생할 수 있으며, 또는 절연저항이 저하될 수 있다.
본 발명의 목적은, 내부전극의 마이그레이션을 방지할 수 있고, 절연저항의 저하를 제공할 수 있으며, 또한 소자들간의 절연 신뢰성이 우수한 복합전자부품을 제공하는 것이다.
도1a는 본 발명의 제1구현예에 따른 복합전자부품(복합인덕터부품)의 투시 사시도이다.
도1b는 상기 복합전자부품의 정면 단면도이다.
도2는 본 발명의 제1구현예에 따른 복합전자부품(복합인덕터부품)의 제조방법을 나타내는 도면이다.
도3은 본 발명의 제1구현예에 따른 복합전자부품(복합인덕터부품)의 사시도이다.
도4a는 본 발명의 제2구현예에 따른 복합전자부품(복합인덕터부품)의 투시 사시도이다.
도4b는 상기 복합전자부품의 정면 단면도이다.
도5a는 본 발명의 제3구현예에 따른 복합전자부품(복합인덕터부품)의 투시 사시도이다.
도5b는 상기 복합전자부품의 정면 단면도이다.
도6은 본 발명의 제3구현예에 따른 복합전자부품(복합인덕터부품)의 제조방법을 나타내는 도면이다.
도7은 종래의 복합전자부품(복합인덕터부품)의 투시 사시도이다.
(도면의 주요 부분에 대한 부호의 설명)
1: 적층체
2, 2a, 2b: 소자(인덕터)
3: 외부전극
4: 절연체
4a: 벽(壁)상의 절연체
11, 21, 51: 자성체 세라믹 시트
12: 도체패턴(내부전극층)
11a: 제1 자성체 세라믹 시트군
12a: 최상층의 도체패턴
12b: 최하층의 도체패턴
13: 리드전극
14: 절연체 패턴
15: 스루홀
16, 41: 도체 및 절연체 패턴을 갖지 않는 자성체 세라믹 시트
21a: 제2 자성체 세라믹 시트군
31: 절연체 패턴이 배치된 자성체 세라믹 시트
51a: 자성체 세라믹 시트군
본 발명의 제1측면에 따르면, 전술한 목적과 그 외 다른 목적은,
자성체 세라믹중에 병렬로 배치된 다수개의 소자들; 및
인접 소자들간의 절연성을 향상시키기 위해, 인접 소자들간에 배치된 절연체를 포함하는 것을 특징으로 하는 복합전자부품의 제공을 통하여 달성된다.
인접 소자들 사이에 절연체가 배치되기 때문에, 소자들간의 절연성이 향상되며, 내부전극의 마이그레이션이나 절연저항의 저하가 방지된다. 또한, 소자들간의 절연 신뢰성이 향상된다.
또한, 본 발명의 다른 측면에 따르면, 전술한 목적과 그외 다른 목적은,
자성체 세라믹층과, 소자를 구성하는 내부전극을 적층함으로써 형성된 적층체중에, 다수개의 소자가 병렬로 배치되어 있고, 또한
상기 다수개의 소자들중에서, 서로 인접한 소자들은 적층체 내부의 다른 평면 위에 배치됨과 함께,
인접 소자들의, 적층방향에 있어서 중간에 위치하는 중간층의 적어도 일부에, 인접 소자들간의 절연성을 향상시키기 위해 절연체를 배치하는 것을 특징으로하는 복합전자부품의 제공을 통하여 달성된다.
상기 다수개의 소자들 중에서, 서로 인접한 소자들은 적층체 내부의 다른 평면 위에 배치되기 때문에, 내부전극의 마이그레이션이 더 발생하지 않으며, 절연저항의 저하가 더욱 효과적으로 방지될 수 있다. 적층방향에 있어서 인접 소자들 사이에 위치된, 중간층의 적어도 일부에 절연체를 배치하기 때문에, 소자들간의 절연 신뢰성이 향상된다.
상기 복합전자부품에 있어서, 절연체는, 인접소자들간에 절연요소(insulating elements)를 적층함으로써 형성된 벽(壁)상의 절연체일 수 있다. 벽상의 절연체는, 또한 인접소자들이 형성되어 있는 부분을 분할한다.
인접 소자들 사이에 절연요소들이 적층됨으로써, 인접 소자들이 형성되어 있는 부분을 분할하는 벽(壁)상의 절연체를 형성하기 때문에, 내부전극의 마이그레이션 및 절연저항의 저하가 방지된다. 인접 소자들간의 절연성이 더 향상된다. 절연 신뢰성이 실질적으로 향상된다.
또한, 벽(壁)상의 절연체는, 예를 들어, 소자를 형성할 때에, 절연체 패턴을 배치한 세라믹 그린시트를 적층함으로써 용이하게 형성될 수 있다.
본 발명에 있어서, 벽(壁)상의 절연체는, 세라믹 그린시트를 사이에 두고 다수개의 절연층을 적층하여 형성된 틈(gap)이 있는 것과, 틈이 없는 벽(壁)을 갖는 것을 포함하는 광범위한 개념의 문자이다. 벽(壁)상의 절연체의 형상이나 제조방법에 특별한 제약은 없다.
복합전자부품에 있어서, 자성체 세라믹은 대략 109~1010Ω·㎝의 절연저항치를 가질 수 있다.
대략 109~1010Ω·㎝의 절연저항치를 갖는 자성체 세라믹 또는 유전체 세라믹이 사용된 경우, 충분한 절연 신뢰성이 확보된다. 세라믹 재료는 광범위한 종류의 재료로부터 선택될 수 있으며, 원하는 특성을 갖는 복합전자부품이 얻어질 수 있다.
다양한 전기적 특성을 고려하면, 몇몇 경우에, 자성체 세라믹 또는 유전체 세라믹으로서, 절연저항치가 충분히 크지 않은 대략 109~1010Ω·㎝의 절연저항치를 갖는 것을 이용하는 것이 바람직하다. 이런 경우, 본 발명이 적용됨으로써, 내부전극의 마이그레이션 및 절연저항의 저하가 방지된다. 소자들간의 절연 신뢰성이 향상된다.
대략 109~1010Ω·㎝의 절연저항치를 갖는 세라믹으로서는, 예를 들어, 페라이트가 사용될 수 있다. 본 발명은, 상기 이외의 다른 재료가 사용된 경우에도 적용될 수 있다.
상기 복합전자부품에 있어서, 절연체는 대략 1012Ω·㎝의 절연저항치를 가질 수 있다.
대략 1012Ω·㎝ 이상의 절연저항치를 갖는 절연체가 사용된 경우, 소자들간의 절연성이 향상된다.
1012Ω·㎝ 이상의 절연저항치를 갖는 절연체로서는, B, Zn, Ca, Al, 및 Si로 이루어진 군에서 선택된 적어도 1종을 포함하는 유리, 또는 알루미나가 사용될 수 있다. 또한, 다른 재료가 사용될 수 있다.
상기 복합전자부품에 있어서, 다수개의 소자들은 예를 들어, 인덕터, 저항기, 및 커패시터로 이루어진 군에서 선택된 적어도 한 개의 소자를 포함할 수 있다.
이 경우, 내부전극의 마이그레이션이나 절연저항의 저하가 방지되어, 절연 신뢰성이 향상된다.
자성체 세라믹층이 세라믹층으로서 사용되고, 자성체 세라믹층 및 내부전극층이 교대로 적층되며, 각각의 내부전극이 서로 전기적으로 접속됨으로써 코일형상의 인덕터를 형성한 경우, 내부전극의 마이그레이션이나 또는 절연저항의 저하 없이, 인덕터들 사이에 절연 신뢰성이 우수한 소형의 복합인덕터부품을 얻는다.
자성체 세라믹층이 세라믹층으로서 사용되며, 자성체 세라믹층 및 내부전극층이 교대로 적층되어, 세라믹중에 커패시터를 형성한 경우, 내부전극의 마이그레이션이나 또는 절연저항의 저하 없이, 커패시터들간에 절연 신뢰성이 우수한 소형의 복합커패시터부품이 얻어진다.
동일한 방법으로, 저항기는 세라믹중에 형성될 수 있다.
복합전자부품에 있어서, 인덕터, 저항기, 및 커패시터로 구성된 군에서 선택된 2개 이상의 소자들이, 또한 세라믹중에 조합하여 배치될 수 있다.
이하, 본 발명의 다양한 특징 및 구현예들을 도면을 참조하여 하기에 설명한다.
본 발명의 전술한 특징이나 그 외 다른 특징과, 목적, 및 이점(利點)은, 첨부한 도면과 관련하여 하기의 설명을 읽음으로써 더 잘 이해될 것이다.
(제1구현예)
도1a는 본 발명의 제1구현예에 따른 복합전자부품(본 구현예에서는 '복합인덕터부품'이라한다)의 사시도이다. 도1b는 상기 복합전자부품의 정면 단면도이다.
제1구현예의 복합인덕터부품은, 도1a 및 도1b에 나타낸 바와 같이, 내부전극층들12(도2에 도시한다)를 코일상으로 형성하여 이루어진 다수개(예를 들어, 본 구현예에서는 4개이다)의 인덕터2(2a, 2b)를, 자성체 세라믹(페라이트)층11을 적층하여 이루어진 적층체1의 내부에, 서로 다른 평면상에 위치하도록 병렬로 배치함으로써 형성된다. 서로 인접한 인덕터2(2a, 2b)가 배치된 면들의, 적층방향에 있어서, 중간에 위치한 층(중간층)에, 다수개(예를 들어, 본 구현예에서는 3개이다)의 절연체(insulating member)4를 배치한다. 적층체1의 외측에, 리드전극13을 통하여 인덕터2에 전기적으로 접속되는 다수개의 외부전극3을 배치함으로써 형성된다.
특히, 인접 인덕터들2a, 2b이 적층체1의 내부의 2개의 다른 평면들(상층 및 하층)에 서로 엇갈려 배치된다. 도1에 있어서, 인덕터2a는 한 평면(상층) 위에 배치된 인덕터2를 나타내며, 인덕터2b는 다른 평면(하층) 위에 배치된 인덕터2를 나타낸다.
각 절연체4는, 상층과 하층 사이의 중간층에 배치된다. 윗쪽에서 바라볼 때, 각 절연체4는 인덕터들2 사이에 배치된다.
이하, 이 복합인덕터부품의 제조방법을 도2를 참조하여 설명한다. 소정의 위치에 스루홀15가 형성되어 있는 다수개의 자성체 세라믹 시트11에 있어서, 여기에 인덕터2(2a)(도1에 도시한다)를 형성하려고 하는 위치에 도체패턴(내부전극층)12를 배치함으로써, 제1자성체 세라믹 시트군11a를 형성한다. 자성체 세라믹 시트군11a의 도체패턴12 중에서, 최상층 및 최하층의 도체패턴12a, 12b에는, 리드전극13이 일체적으로 형성된다.
동일한 방법에 의해, 다수개의 자성체 세라믹 시트21에, 인덕터2(2b)(도1에 도시한다)를 형성하려고 하는 위치에 도체패턴(내부전극층)12를 배치함으로써, 제2 자성체 세라믹 시트군21a를 형성한다.
도체패턴(내부전극층)12는, 예를 들어, 소성되지 않은 자성체 세라믹 시트(예를 들어, 그린시트)에, 임의의 패턴을 형성하도록 도전성 페이스트를 인쇄함으로써 형성될 수 있다.
상술한 바와 같이 형성된 자성체 세라믹 시트군11a와 자성체 세라믹 시트군21a 사이에, 절연패턴14가 배치된 자성체 세라믹 시트31이 설치된다. 또한, 절연체 패턴이나 또는 도체패턴과 같은 것이 어느 측면에도 배치되지 않은 자성체 세라믹 시트41이 자성체 세라믹 시트31을 사이에 삽입하도록 배치된다. 제1 자성체 세라믹 시트군11a의 상면 및 제2 자성체 세라믹 시트군21a의 하면에는, 도체패턴을갖지 않는 자성체 세라믹 시트16이 적층된다. 모든 층들에 압력이 가해지며, 자성체 세라믹 시트11, 21에 형성된 도체패턴12가 스루홀15를 통하여 접속됨으로써, 소정의 권회수를 갖는 코일형상의 인덕터2(2a, 2b)(도1에 도시한다)를 전체로서 형성한다. 다수개의 이런 단위(unit)를 포함하는 블록(block)이 소정의 위치에서 분할된 후, 소성된다.
리드전극13을 통하여 인덕터2(2a, 2b)에 전기적으로 접속된 다수개의 외부전극3(도1에 도시한다)은 소성된 적층체1의 외면에 형성됨으로써, 도1 및 도3에 나타낸 복합인덕터부품을 완성한다. 외부전극3은, 내부전극층12나 또는 다른 도전성 페이스트를 형성하는데 사용된 것과 동일한 도전성 페이스트를 인쇄한 후, 소성함으로써 형성될 수 있다. 외부전극3은, 도금법(plating) 또는 증착법(deposition)과 같은 다른 방법에 의해서도 형성될 수 있다.
상술한 바와 같이 형성된 복합인덕터부품은, 인접 인덕터2(2a, 2b)가 서로 다른 평면 위에 위치하도록 배치되며, 또한 인덕터2(2a, 2b)간에 절연체4가 배치되기 때문에, 제품을 소형화하여 실장의 고밀도화를 얻을 수 있다. 게다가, 내부전극의 마이그레이션 및 절연저항의 저하를 방지하여, 인덕터들2간의 절연성을 향상시킬 수 있다.
인덕터들2(2a, 2b)가 코일상으로 형성되기 때문에, 고(高)임피던스가 얻어질 수 있다. 게다가, 코일의 권회수를 변화시킴으로써 임피던스 특성이 조정될 수 있기 때문에, 노이즈가 효과적으로 제거될 수 있다.
인접 인덕터2(2a, 2b)는 서로 다른 평면상에 배치되는데, 이는 인덕터2(2a,2b)가 동일 평면상에 형성된 경우에 비하여 인접 인덕터2(2a, 2b)간의 거리를 크게하므로, 자기결합이나 용량결합을 제어하여 누화특성(cross-talk characteristics)을 향상시키며, 노이즈 및 신호가 인덕터에 악영향을 미치는 것을 방지하여 신호운송의 신뢰성을 향상시킨다.
(구현예2)
상기 제1구현예에서는, 상층과 하층 사이의 소정의 위치의 중간층에, 다수개의 절연체4를 배치하는데, 즉, 도1b에 나타낸 바와 같이 윗쪽에서 바라볼 때, 다수개의 절연체4가 인덕터2a와 인덕터2b 사이에 배치된다. 도4a 및 도4b에 나타낸 바와 같이, 중간층의 전면에 절연체4를 배치할 수 있다.
도4a 및 도4b에 있어서, 도1a 및 도1b와 동일한 참조부호는, 도1a 및 도1b에 나타낸 복합인덕터부품과 동일한 부분 또는 상등한 부분을 나타낸다.
상기 제1구현예에서는 3개의 절연체 패턴14가 배치되어 있는 자성체 세라믹 시트31(도2에 도시한다)이 사용되었지만, 대신에, 제2구현예에서는, 절연체가 전면에 배치되어 있는 자성체 세라믹 시트(도시하지 않았음)가 사용되기 때문에, 제2구현예에 속하는 복합인덕터부품은 더욱 용이하게 제작될 수 있다.
(구현예3)
도5a는, 본 발명의 제3구현예에 따른 복합전자부품(복합인덕터부품)의 사시도이다. 도5b는 상기 부품의 정면 단면도이다.
제3구현예의 복합인덕터부품은, 도5a 및 도5b에 나타낸 바와 같이, 내부전극층12(도6에 도시한다)를 코일상으로 형성하여 이루어진 다수개(예를 들어, 본 구현예에서는 4개이다)의 인덕터2를, 자성체 세라믹(페라이트) 시트51(도6에 도시한다)을 적층하여 이루어진 적층체1의 내부의 동일평면상에 소정의 간격을 두고 병렬로 배치하고, 또한, 인접한 인덕터들2 사이에 벽(壁)상의 절연체4a를 배치함과 함께, 적층체1의 외측에, 리드전극13(도6에 도시한다)을 통하여 인덕터2에 전기적으로 접속된 다수개의 외부전극3을 설치함으로써 형성된다.
이하, 이 복합인덕터부품의 제조방법을, 도6을 참조하여 설명한다. 소정의 위치에 스루홀15가 형성되어 있는 다수개의 자성체 세라믹 시트51에 도체패턴(내부전극층)을 형성함에 있어서, 도체패턴은 인덕터2(도5에 도시한다)의 형성위치에 오도록 배치된다. 더욱이, 인접 인덕터들2의 형성부분을 분할하는 벽 모양의 절연체4a를 형성하려고 하는 위치에 절연체 패턴14를 배치함으로써, 자성체 세라믹 시트군51a가 형성된다. 자성체 세라믹 시트군51a의 도체패턴들12 중에서, 최상층 및 최하층의 도체패턴12a, 12b는, 리드전극13을 일체적으로 구비한다.
상술한 바와 같이 형성된 자성체 세라믹 시트군51a가 가운데에 삽입되도록 구성하기 위해, 자성체 세라믹 시트군51a의 상면 및 하면에, 도체패턴을 갖지 않는 자성체 세라믹 시트16을 적층한 후, 압착한다. 자성체 세라믹 시트51에 형성된 도체패턴들12가 스루홀15를 통해서 접속됨으로써, 전체적으로 소정의 권회수를 갖는 코일상의 인덕터2를 형성한다. 다수개의 이런 유닛(unit)을 포함하는 블록(block)은 소정의 위치에서 분할된 후, 소성된다.
소성된 적층체1의 외면에, 리드전극13을 통해서 인덕터2에 전기적으로 접속되는 다수개의 외부전극3(도5a에 도시한다)을 형성함으로써, 도5a에 나타낸 복합인덕터부품을 완성한다.
상술한 바와 같이 형성된 복합인덕터부품에 있어서, 인접 인덕터들2 사이에 절연체4(도5에 도시한다)를 적층하여, 인덕터들2의 형성부분을 분할하는 벽 모양의 절연체4a를 형성하기 때문에, 인접 인덕터들2가 보다 효과적으로 절연된다. 내부전극의 마이그레이션 및 절연저항의 저하를 방지하여, 인덕터들2간의 절연성을 더욱 향상시킨다.
벽 모양의 절연체는, 절연체 패턴을 배치한 세라믹 그린시트를 적층함으로써 용이하게 형성될 수 있다. 벽 모양의 절연체는, 다른 방법에 의해서도 형성될 수 있다.
상기 제1 및 제2구현예에서는, 복합인덕터부품에 4개의 인덕터가 배치된다. 배치된 인덕터의 개수에는 제약이 없으며, 특별한 응용(application)에 맞춰서 이것의 개수를 증감(增減)할 수 있다. 상기 구현예에서는, 윗쪽에서 바라볼 때, 다수개의 인덕터가 직선적으로 일렬로 배치된다. 상기 인덕터는, 또한 예를 들어, 지그재그 방법으로 배치될 수 있다. 이 경우, 인덕터들을 직선적으로 배치하는 경우에 비하여, 인덕터들간의 거리를 크게 할 수 있다.
본 발명에 따른 복합전자부품에 있어서, 인덕터를 구성하는 코일패턴의 형상이나 권회수에는 제약이 없다. 특수한 응용에 맞춰서 바람직한 형상 및 바람직한 권회수를 선택할 수 있다.
상기 구현예들에서는, 상기 "소자"는 예를 들어, 인덕터(코일소자)를 포함한다. 그러나, 소자의 유형이 인덕터로 제약되지 않는다. 예를 들어, 저항기, 커패시터 또는 다른 유형의 소자가 또한 본 발명에 적용될 수 있다.
상술한 다른 특징들이 본 발명을 한정하는 것으로서 또한 구성되지 않는다. 소자 및 외부전극의 형상이나 구성재료가 본 발명의 요지와 범위 내에서, 다양한 방법으로 변경, 및 변형될 수 있다.
본 구현예는 그저 예증에 불과하며, 어떤 방법으로든 한정적으로 여겨지지 않는다. 본 발명의 범위는 상술한 설명보다는 오히려 첨부한 청구항에 의해 판단되며, 청구항의 범위 이내에 있는 모든 변경들 및 동등한 것들이 거기에 포함될 것이다.
상술한 바와 같이, 본 발명의 복합전자부품은, 인접 소자들 사이에 절연체가 배치되기 때문에, 소자들간의 절연성이 향상되며, 내부전극의 마이그레이션이나 절연저항의 저하가 방지된다. 또한, 소자들간의 절연 신뢰성이 향상된다.
또한, 본 발명의 복합전자부품은, 상기 다수개의 소자들 중에서, 서로 인접한 소자들은 적층체 내부의 다른 평면 위에 배치되기 때문에, 내부전극의 마이그레이션이 더 발생하지 않으며, 절연저항의 저하가 더욱 효과적으로 방지될 수 있다. 적층방향에 있어서 인접 소자들 사이에 위치된, 중간층의 적어도 일부에 절연체를 배치하기 때문에, 소자들간의 절연 신뢰성이 향상된다.
또한, 본 발명의 복합전자부품은, 인접 소자들 사이에 절연요소들이 적층됨으로써, 인접 소자들이 형성되어 있는 부분을 분할하는 벽 모양의 절연체를 형성하기 때문에, 내부전극의 마이그레이션 및 절연저항의 저하가 방지된다. 인접 소자들간의 절연성이 더 향상된다. 절연 신뢰성이 실질적으로 향상된다.
또한, 본 발명에 속하는 복합전자부품에 있어서, 대략 109~1010Ω·㎝의 절연저항치를 갖는 자성체 세라믹 또는 유전체 세라믹이 사용된 경우, 충분한 절연 신뢰성이 확보된다. 세라믹 재료는 광범위한 종류의 재료로부터 선택될 수 있으며, 원하는 특성을 갖는 복합전자부품이 얻어질 수 있다.
또한, 본 발명의 복합전자부품에 있어서, 대략 1012Ω·㎝ 이상의 절연저항치를 갖는 절연체가 사용된 경우, 소자들간의 절연성이 향상된다.
또한, 본 발명의 복합전자부품에 있어서, 다수개의 소자들은 예를 들어, 인덕터, 저항기, 및 커패시터로 이루어진 군에서 선택된 적어도 한 개의 소자를 포함할 수 있다. 이 경우, 내부전극의 마이그레이션이나 절연저항의 저하가 방지되어, 절연 신뢰성이 향상된다.

Claims (26)

  1. 세라믹재(材) 중에 병렬로 나란히 배치된 적어도 두 개의 소자들; 및
    두 개의 인접 소자들 사이의 절연성을 향상시키기 위해, 적어도 두 개의 인접 소자들 사이에 배치된 절연체를 포함하는 것을 특징으로 하는 복합전자부품.
  2. 세라믹재(材) 중에 병렬로 배치된 적어도 두 개의 소자들; 및
    두 개의 인접 소자들 사이의 절연성을 향상시키기 위해, 적어도 두 개의 인접 소자들 사이에 배치된 절연체를 포함하고,
    상기 세라믹재 중에 적어도 3개의 소자들이 모두 동일평면상에 위치되어 있는 것을 특징으로 하는 복합전자부품.
  3. 제1항에 있어서, 세라믹재 중에 동일평면을 공유하지 않은 적어도 3개의 소자들이 있는 것을 특징으로 하는 복합전자부품.
  4. 제1항에 있어서, 상기 인접 소자들 각각을 분리하는 다수개의 절연체들이 있는 것을 특징으로 하는 복합전자부품.
  5. 제1항에 있어서, 절연체의 한측에 위치된 제1의 다수개의 소자들과, 절연체의 다른 측에 위치된 제2의 다수개의 소자들을 분리하는 단일의 절연체가 있는 것을 특징으로 하는 복합전자부품.
  6. 제1항에 있어서, 상기 세라믹재는, 일제히 적층된 다수개의 세라믹 시트를 포함하고, 상기 시트들은 상기 세라믹재중에 다른 평면들을 형성하며,
    상기 개개의 소자들은, 상기 시트상에 설치된 전극들에 의해 형성되고,
    상기 소자는 나란히 형성되고, 상기 시트에 의하여 구획되는 상기 다른 평면에 수직인 방향으로 중첩되지 않는 것을 특징으로 하는 복합전자부품.
  7. 제6항에 있어서, 상기 적어도 두 개의 소자들이 동일평면을 공유하는 것을 특징으로 하는 복합전자부품.
  8. 제6항에 있어서, 상기 적어도 두 개의 소자들이 다른 평면상에 위치되는 것을 특징으로 하는 복합전자부품.
  9. 제6항에 있어서, 상기 절연체가, 상기 다수개의 세라믹 시트중의 적어도 한 개에 형성되는 것을 특징으로 하는 복합전자부품.
  10. 제6항에 있어서, 제1소자는 제1열의 평면에 형성되고, 제2소자는 제2열의 평면에 형성되며, 절연체는 제1열의 평면과 제2열의 평면과의 사이에 형성되는 것을 특징으로 하는 복합전자부품.
  11. 제10항에 있어서, 상기 제1소자가 제2소자와 횡적으로 위치변경되는 것을 특징으로 하는 복합전자부품.
  12. 제10항에 있어서, 제3소자도 제1열의 평면상에 형성되며, 제4소자도 제2열의 평면상에 형성되는 것을 특징으로 하며,
    상기 동일한 절연체가 제2소자와 제4소자로부터 제1소자와 제3소자를 분리하는 것을 특징으로 하는 복합전자부품.
  13. 제10항에 있어서, 제3소자도 제1열의 평면상에 형성되며, 제4소자도 제2열의 평면상에 형성되는 것을 특징으로 하며,
    상기 절연체는, 제1소자와 제2소자를 분리하는 제1절연체, 및 제3소자와 제4소자를 분리하는 제2절연체를 포함하는 것을 특징으로 하는 복합전자부품.
  14. 제6항에 있어서, 상기 동일한 세라믹 시트상에 제1소자 및 제2소자가 형성되는 것을 특징으로 하며,
    상기 절연체가 상기 제1소자와 상기 제2소자를 분리하는 벽(壁)을 포함하는 것을 특징으로 하는 복합전자부품.
  15. 제1항에 있어서, 상기 세라믹재가 대략 109~1010Ω·㎝의 절연저항치를 갖는 것을 특징으로 하는 복합전자부품.
  16. 제1항에 있어서, 상기 절연체가 대략 1012Ω·㎝ 이상(or more)의 절연저항치를 갖는 것을 특징으로 하는 복합전자부품.
  17. 제1항에 있어서, 상기 적어도 두 개의 소자들은, 인덕터와 저항기 및 커패시터로 이루어진 군에서 선택된 적어도 한 개의 소자를 포함하는 것을 특징으로 하는 복합전자부품.
  18. 제1항에 있어서, 상기 적어도 두 개의 소자들은, 다수개의 세라믹 시트들상에 설치된 도체패턴에 의해 형성된 코일을 포함하는 적어도 한 개의 인덕터로 이루어지는 것을 특징으로 하는 복합전자부품.
  19. 제1항에 있어서, 상기 세라믹재는 자성체 세라믹재임을 특징으로 하는 복합전자부품.
  20. 제1항에 있어서, 상기 절연체는 B, Zn, Ca, Al 및 Si로 이루어진 군에서 선택된 적어도 1종을 포함하는 유리임을 특징으로 하는 복합전자부품.
  21. 제13항에 있어서, 상기 제2소자와 상기 제3소자를 분리하는 제3절연체를 더 포함하는 것을 특징으로 하는 복합전자부품.
  22. 제 1항에 있어서, 상기 적어도 두 개의 소자들은 큰 표면적을 갖는 상기 절연체에 의하여 구획되는 평면에 수직인 방향에서 중첩되지 않는 것을 특징으로 하는 복합전자부품.
  23. 제 1항에 있어서, 상기 절연체는 상기 세라믹체의 절연저항보다 Ω 단위로 측정했을 때 적어도 100배 이상 큰 절연저항을 갖는 것을 특징을 하는 복합전자부품.
  24. 청구항 1항에 있어서, 상기 절연부재는 B, Zn, Ca, Al, Si 및 알루미나 중의 적어도 하나를 포함하는 재료에서 선택된 것을 특징으로 하는 복합전자부품.
  25. 함께 적층된 다수개의 세라믹 시트를 포함하고, 상기 세라믹 시트에 의하여 다른 평면으로 구획되는 세라믹체;
    상기 세라믹체 중에 나란히 배열된 적어도 두 개의 소자; 및
    상기 적어도 두 개의 소자의 사이에 배치된 적어도 하나의 절연부재를 포함하고,
    상기 적어도 하나의 절연 부재는 유리 또는 알루미나로 형성되는 것을 특징으로 하는 복합전자부품.
  26. 적층체를 구획하기 위하여 함께 적층된 다수개의 자성 세라믹 층;
    코일 형상을 갖고 병렬로 배치되며, 적층체 안에서 다른 평면에 배치되는 다수개의 인덕턴스 소자; 및
    상기 다수개의 인덕턴스 소자의 적어도 서로 인접한 두 개 사이에 다수개의 자성 세라믹 층의 한 층에 배치되는 대수개의 절연체를 포함하는 것을 특징으로 하는 복합전자부품.
KR1019980026609A 1997-07-04 1998-07-02 복합전자부품 KR100309158B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9-195116 1997-07-04
JP19511697A JP3650949B2 (ja) 1997-07-04 1997-07-04 複合電子部品

Publications (2)

Publication Number Publication Date
KR19990013544A KR19990013544A (ko) 1999-02-25
KR100309158B1 true KR100309158B1 (ko) 2002-01-15

Family

ID=16335769

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980026609A KR100309158B1 (ko) 1997-07-04 1998-07-02 복합전자부품

Country Status (4)

Country Link
US (2) US6294976B1 (ko)
JP (1) JP3650949B2 (ko)
KR (1) KR100309158B1 (ko)
TW (1) TW381277B (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001067470A1 (fr) * 2000-03-08 2001-09-13 Matsushita Electric Industrial Co., Ltd. Filtre de bruit et dispositif electronique utilisant un tel filtre
JP2001307360A (ja) * 2000-04-21 2001-11-02 Murata Mfg Co Ltd 重畳デバイス
JP3791406B2 (ja) * 2001-01-19 2006-06-28 株式会社村田製作所 積層型インピーダンス素子
JP4378956B2 (ja) * 2003-01-17 2009-12-09 パナソニック株式会社 チョークコイルおよびそれを用いた電子機器
KR100455931B1 (ko) * 2003-07-23 2004-11-06 (주)매트론 임피던스 소자 일체형 트랜스포머와 그것의 구조 및제조방법
US7135415B2 (en) * 2004-07-23 2006-11-14 Inpaq Technology Co., Ltd. Insulated structure of a chip array component and fabrication method of the same
US20080266041A1 (en) * 2007-04-30 2008-10-30 Laird Technologies, Inc. High current low-profile current chokes suitable for use in dc to dc converters
WO2012036134A1 (ja) * 2010-09-14 2012-03-22 日立金属株式会社 フィルタ及びバランを備えた積層体型電子部品
KR20130031581A (ko) * 2011-09-21 2013-03-29 삼성전기주식회사 적층형 인덕터
JP6303440B2 (ja) * 2013-11-27 2018-04-04 株式会社村田製作所 インダクタ素子
KR20150114799A (ko) * 2014-04-02 2015-10-13 삼성전기주식회사 적층 어레이 전자부품 및 그 제조방법
US9773588B2 (en) * 2014-05-16 2017-09-26 Rohm Co., Ltd. Chip parts
KR102211330B1 (ko) * 2014-10-30 2021-02-04 삼성전자주식회사 인덕터 장치
KR102105393B1 (ko) * 2015-01-27 2020-04-28 삼성전기주식회사 코일 부품 및 그 실장 기판
KR102178531B1 (ko) * 2015-01-28 2020-11-13 삼성전기주식회사 칩 전자부품 및 칩 전자부품의 실장 기판
KR102105396B1 (ko) * 2015-01-28 2020-04-28 삼성전기주식회사 칩 전자부품 및 칩 전자부품의 실장 기판
KR102105392B1 (ko) * 2015-01-28 2020-04-28 삼성전기주식회사 칩 전자부품 및 칩 전자부품의 실장 기판
KR102105394B1 (ko) * 2015-03-09 2020-04-28 삼성전기주식회사 코일 부품 및 그 실장 기판
JP6578719B2 (ja) * 2015-04-14 2019-09-25 Tdk株式会社 コイルとコンデンサを含む積層複合電子部品
KR102163414B1 (ko) * 2015-12-30 2020-10-08 삼성전기주식회사 코일 전자부품
KR102463331B1 (ko) * 2017-10-16 2022-11-04 삼성전기주식회사 인덕터 어레이
CN111937101B (zh) * 2018-03-23 2022-05-03 株式会社村田制作所 电感器和使用电感器的电压转换器
KR102584956B1 (ko) * 2018-05-24 2023-10-05 삼성전기주식회사 코일 부품
WO2020035968A1 (ja) * 2018-08-17 2020-02-20 株式会社村田製作所 平面アレイコイル及びスイッチング電源装置
EP3770930B1 (en) * 2019-07-25 2023-03-08 Würth Elektronik Eisos Gmbh & CO. KG Electronic component and method for manufacturing an electronic component

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06176928A (ja) * 1992-12-10 1994-06-24 Tdk Corp 積層電子部品
JPH0888126A (ja) * 1994-09-16 1996-04-02 Taiyo Yuden Co Ltd 積層トランス

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3456215A (en) * 1964-09-02 1969-07-15 Peter A Denes High frequency low pass filter
JPH01179413A (ja) 1988-01-08 1989-07-17 Mitsubishi Electric Corp 拡散炉ウエハハンドラ装置
JPH0729610Y2 (ja) 1988-06-09 1995-07-05 株式会社村田製作所 複合インダクタ
JPH0258813A (ja) * 1988-08-24 1990-02-28 Murata Mfg Co Ltd 積層型インダクタ
JPH0693589B2 (ja) * 1989-03-23 1994-11-16 株式会社村田製作所 Ｌｃフィルター
JPH05152137A (ja) 1991-11-29 1993-06-18 Matsushita Electric Ind Co Ltd チツプ型インピーダンス素子及びその製造方法
JP3114323B2 (ja) * 1992-01-10 2000-12-04 株式会社村田製作所 積層チップコモンモードチョークコイル
JP3089832B2 (ja) 1992-05-25 2000-09-18 株式会社村田製作所 複合インダクタ部品
JPH06325979A (ja) * 1993-05-11 1994-11-25 Murata Mfg Co Ltd 複合電子部品
JPH0710914A (ja) 1993-06-24 1995-01-13 Nippon Kayaku Co Ltd 光重合開始剤、これを含有するエネルギー線硬化性組成物及びその硬化物
JPH0737744A (ja) 1993-07-16 1995-02-07 Murata Mfg Co Ltd 電子部品およびその製造方法
JPH07106131A (ja) 1993-09-30 1995-04-21 Taiyo Yuden Co Ltd 積層電子部品
TW293955B (ko) * 1994-02-09 1996-12-21 Mitsubishi Materials Corp
JPH08273979A (ja) 1995-03-31 1996-10-18 Sumitomo Metal Ind Ltd セラミックスコンデンサアレイ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06176928A (ja) * 1992-12-10 1994-06-24 Tdk Corp 積層電子部品
JPH0888126A (ja) * 1994-09-16 1996-04-02 Taiyo Yuden Co Ltd 積層トランス

Also Published As

Publication number Publication date
KR19990013544A (ko) 1999-02-25
US6294976B1 (en) 2001-09-25
TW381277B (en) 2000-02-01
JPH1126243A (ja) 1999-01-29
JP3650949B2 (ja) 2005-05-25
US20010030593A1 (en) 2001-10-18
US6462638B2 (en) 2002-10-08

Similar Documents

Publication Publication Date Title
KR100309158B1 (ko) 복합전자부품
US5602517A (en) Laminate type LC composite device having coils with opposing directions and adjacent leads
US8730645B2 (en) Multilayer electrical component
US20030001711A1 (en) Multilayer inductor
JP2009016746A (ja) 積層コンデンサ
WO2008050657A1 (fr) Condensateur de stratifié
CN102299003A (zh) 多层陶瓷电容器
JP2004516676A (ja) 電気的な多層半導体および該素子を備えている障害防止回路
US5610569A (en) Staggered horizontal inductor for use with multilayer substrate
JPH1197291A (ja) 積層型電子部品
JP2003051729A (ja) 積層型フィルタアレイ
JP3019616B2 (ja) 積層貫通型コンデンサアレイ
JP3319449B2 (ja) 積層インダクタ及びその製造方法
US20070035363A1 (en) Electromagnetic delay line inductance element
JP3444226B2 (ja) 積層インダクタ
JP3126244B2 (ja) 高周波ｌｃ複合部品
JPH0993069A (ja) 多連ノイズフィルタ
JP3089832B2 (ja) 複合インダクタ部品
JP4412386B2 (ja) 貫通型積層コンデンサ
JP3329487B2 (ja) 複合インダクタ部品
JP2000049015A (ja) インダクタアレイ
JP2996233B1 (ja) 積層型コイル部品
JP3427007B2 (ja) 積層チップコイル
JPH08330138A (ja) 多連ノイズフィルタ
JPH03225905A (ja) 積層複合部品とその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130819

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140826

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150828

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160829

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170825

Year of fee payment: 17

EXPY Expiration of term