JPH11122047A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】 【課題】 処理性能を劣化させることなく消費電流を低
減する。 【解決手段】 内部回路（１）に含まれるＭＯＳトラン
ジスタ（Ｐ１，Ｐ２，Ｎ１，Ｎ２）のバックゲートへ与
えられるバックゲート電圧（ＶＧＰ，ＶＧＮ）の電圧レ
ベルを、モード検出回路（１０）からの動作モードに応
じた選択信号（ＳＥＬｐ，ＳＥＬｎ）に応じて、複数の
異なる電圧レベルの電圧を発生する電圧発生回路（２
ａ，２ｂ，４ａ，４ｂ）のうちの選択信号が指定する電
圧を選択する。動作モードに応じてＭＯＳトランジスタ
のしきい値電圧および駆動電流量が調整され、低消費電
流で高速動作する半導体集積回路装置を実現することが
できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＭＯＳトランジ
スタ（絶縁ゲート型電界効果トランジスタ）を構成要素
として含む半導体集積回路装置に関し、特に、複数の動
作モードで動作可能であるＭＯＳ半導体集積回路装置の
低消費電力および高速動作を実現するための構成に関す
る。

【０００２】

【従来の技術】図１９は、従来の半導体集積回路装置の
構成の一例を示す図であり、たとえば、特開平６−２９
１２６７号公報に示されている。

【０００３】図１９において、従来の半導体集積回路装
置は、入力ノード１０１と出力ノード１０２の間に縦続
接続される４段のＣＭＯＳインバータＩＶａ、ＩＶｂ、
ＩＶｃ、およびＩＶｄを含む。ＣＭＯＳインバータＩＶ
ａ〜ＩＶｄの各々は、電源ノード上に与えられる電源電
圧ＶＤＤおよび接地ノード上に与えられる接地電圧ＧＮ
Ｄを両動作電源電圧として動作し、それぞれ、与えられ
た信号を反転して出力する。

【０００４】ＣＭＯＳインバータＩＶａ〜ＩＶｄは、そ
れぞれ、Ｈレベルの信号を出力するためのｐチャネルＭ
ＯＳトランジスタＰａ〜ＰｄおよびＬレベルの信号を出
力するためのｎチャネルＭＯＳトランジスタＮａ〜Ｎｄ
を含む。

【０００５】この半導体集積回路装置は、さらに、ｐチ
ャネルＭＯＳトランジスタＰａ〜Ｐｄの基板領域（バッ
クゲート）に共通に結合され、制御回路１１２ａからの
制御信号に従ってバックゲート電圧Ｖｐｓを出力する第
１の電圧発生回路１１０ａと、ｎチャネルＭＯＳトラン
ジスタＮａ〜Ｎｄの基板領域（バックゲート）に共通に
結合され、制御回路１１２ｂからの制御信号に従ってこ
れらのバックゲート電圧Ｖｎｓを出力する第２の電圧発
生回路１１０ｂを含む。次に動作について簡単に説明す
る。

【０００６】今、制御回路１１２ａからの制御信号に従
って、第１の電圧発生回路１１０ａの出力電圧Ｖｐｓが
電源電圧ＶＤＤよりもやや低い電圧に設定され、また制
御回路１１２ｂの出力する制御信号に従って、第２の電
圧発生回路１１０ｂの出力電圧Ｖｎｓが接地電圧ＧＮＤ
よりも少し高い電圧レベルに設定されている場合を考え
る。

【０００７】この状態において、入力ノード１０１に与
えられる入力信号がＬレベルからＨレベルに変化した場
合、４段のＣＭＯＳインバータＩＶａ〜ＩＶｄを介して
出力ノード１０２に与えられる出力信号は、Ｌレベルか
らＨレベルに変化する。ＰチャネルＭＯＳトランジスタ
Ｐａ〜Ｐｄのバックゲート電圧Ｖｐｓが電源電圧ＶＤＤ
よりも低い場合には、これらのｐチャネルＭＯＳトラン
ジスタＰａ〜Ｐｄのチャネル形成領域における空乏層が
広がる。また、同様、ｎチャネルＭＯＳトランジスタＮ
ａ〜Ｎｄにおいても、バックゲート電圧Ｖｎｓが接地電
圧ＧＮＤよりも高い場合には、この空乏層が接地電圧Ｇ
ＮＤがバックゲートに印加されるときよりも広くなる。
したがって、これらのＰチャネルＭＯＳトランジスタＰ
ａ〜ＰｄおよびｎチャネルＭＯＳトランジスタＮａ〜Ｎ
ｄがスイッチング動作して導通するチャネル形成時にお
いては、この広くされた空乏層により、チャネル断面積
が広くなり、キャリアの移動量が増加し、応じてこれら
のＭＯＳトランジスタＰａ〜ＰｄおよびＮａ〜Ｎｄの高
速スイッチング動作が行なわれ、また、駆動電流量が増
加し、応じて応答速度が速くなる。また、入力ノード１
０１へ与えられる入力信号がＨレベルからＬレベルめに
変化する場合においても、同様、バックゲート電圧Ｖｐ
ｓおよびＶｎｓにより、ＭＯＳトランジスタＰａ〜Ｐｄ
〜Ｎａ〜Ｎｄが高速で動作し、出力ノード１０２上の信
号がＨレベルからＬレベルに変化する。

【０００８】次に、制御回路１１２ａからの制御信号に
従って、第１の電圧発生回路１１０ａからのバックゲー
ト電圧Ｖｐｓが電源電圧Ｖｄｄよりも高い電圧レベルに
設定され、第２の電圧発生回路１１０ｂからのバックゲ
ート電圧Ｖｎｓが制御回路１１２ｂの制御信号に従って
接地電圧ＧＮＤよりも低い電圧レベルに設定されている
場合を考える。

【０００９】この状態において、ＭＯＳトランジスタＰ
ａ〜ＰｄおよびＮａ〜Ｎｄの空乏層はバックゲート電圧
が電源電圧Ｖｄｄおよび接地電圧ＧＮＤの場合よりも狭
くなり、チャネルが形成されにくくなる。この状態にお
いて、入力ノード１０１に与えられる信号がＬレベルか
らＨレベルに変化した場合、ＣＭＯＳインバータＩＶａ
〜ＩＶｄにより、出力ノード１０２上の出力信号もＬレ
ベルからＨレベルに変化する。しかしながら、空乏層が
狭く、応じてチャネル断面積も狭くなるため、キャリア
の移動量が減少し、電流量が減少しかつ応答速度が遅く
なる。

【００１０】したがって、この電圧発生回路１１０ａお
よび１１０ｂから出力されるバックゲート電圧Ｖｐｓお
よびＶｎｓの電圧レベルを調整することにより、この半
導体回路の駆動電流量および応答速度を適用用途に応じ
て調整することができる。

【００１１】

【発明が解決しようとする課題】図２０に示すように、
この図１９に示す半導体集積回路装置においては、応答
時間を短くして、高速動作させるためには、ｐチャネル
ＭＯＳトランジスタＰａ〜Ｐｄのバックゲートへ与えら
れる電圧Ｖｐｓは、電源電圧Ｖｄｄよりも少し低い電圧
Ｖｐｓ１の電圧レベルに設定され、またｎチャネルＭＯ
ＳトランジスタＮａ〜Ｎｄのバックゲートへ与えられる
電圧Ｖｎｓは、接地電圧ＧＮＤよりも少し高い電圧Ｖｎ
ｓ１の電圧レベルに設定される。これにより、ＭＯＳト
ランジスタＰａ〜ＰｄおよびＮａ〜Ｎｄのバックゲート
バイアスを少し浅くして、チャネル直下に形成される空
乏層を少し広げている。一方、低速動作させる場合に
は、このバックゲート電圧Ｖｐｓを、電源電圧ＶＤＤよ
りも少し高い電圧Ｖｐｓ２の電圧レベルに設定し、また
ｎチャネルＭＯＳトランジスタＮａ〜Ｎｄのバックゲー
ト電圧Ｖｎｓを、接地電圧ＧＮＤよりも少し低い電圧レ
ベルに設定し、これらのＭＯＳトランジスタＰａ〜Ｐｄ
およびＮａ〜Ｎｄのバックゲートバイアスを深くして、
空乏層を狭くして、駆動電流量を小さくしている。

【００１２】バックゲート電圧ＶｐｓおよびＶｎｓは、
ＭＯＳトランジスタのしきい値電圧を決定しており、バ
ックゲート電圧ＶｐｓおよびＶｎｓの値に応じて、ＭＯ
ＳトランジスタのＰａ〜ＰｄおよびＮａ〜Ｎｄのしきい
値電圧も変化する。一方、ＭＯＳトランジスタにおいて
は、サブスレッショルドリーク電流と呼ばれる電流が知
られている。

【００１３】図２１は、ｎチャネルＭＯＳトランジスタ
のサブスレッショルド領域のゲート−ソース電圧Ｖｇｓ
とドレイン電流Ｉｄｓの関係を示す図である。図２１に
おいて、縦軸に、対数目盛でドレイン電流Ｉｄｓを示
し、横軸にゲート−ソース間電圧Ｖｇｓを示す。ＭＯＳ
トランジスタのしきい値電圧は、予め定められたゲート
幅を有するＭＯＳトランジスタにおいて一定のドレイン
電流が流れるときのゲート−ソース間電圧として定義さ
れる。図２１において、直線Ｉは、しきい値電圧Ｖｔｈ
１のドレイン電流Ｉｄｓのゲート−ソース間電圧Ｖｇｓ
を示し、曲線ＩＩは、しきい値電圧Ｖｔｈ２を有するＭ
ＯＳトランジスタのドレイン電流Ｉｄｓとゲート−ソー
ス間電圧Ｖｇｓの関係を示す。この曲線ＩおよびＩＩの
２２において直線的に変化する領域は、ドレイン電流Ｉ
ｄｓが指数関数的に減少する領域であり、サブスレッシ
ョルド領域と呼ばれる。

【００１４】この図２１に示すように、ゲート−ソース
間電圧Ｖｇｓが０Ｖであっても、ＭＯＳトランジスタに
は、ある大きさの電流が流れる。この電流が、通常、サ
ブスレッショルドリーク電流と呼ばれる。しきい値電圧
を大きくすればサブスレッショルドリーク電流は低減さ
れる。しかしながら、しきい値電圧が高くなると、ＭＯ
Ｓトランジスタの動作速度は低下する。ｎチャネルＭＯ
Ｓトランジスタにおいて、バックゲートバイアスを深く
する（バックゲートバイアスを負の方向へ移行させる）
と、そのしきい値電圧は高くなり、図２１に示すように
特性曲線は、曲線Ｉから曲線ＩＩに変化する。ｐチャネ
ルＭＯＳトランジスタのドレイン電流とゲート−ソース
間電圧の関係は、図２１に示すグラフのゲート−ソース
間電圧Ｖｇｓの符号を逆転させれば得られる。

【００１５】したがって、この図２０および図２１に示
すように、図１９に示す半導体集積回路装置において、
バックゲートバイアスを深くし、バックゲート電圧Ｖｎ
ｓ２およびＶｐｓ２を印加した場合、バックゲートバイ
アスＶｎｓ１およびＶｐｓ１が与えられたときよりもし
きい値電圧が高くなり、サブスレッショルドリーク電流
は低下する。しかしながら、この場合、バックゲート電
圧ＶｎｓおよびＶｐｓは単に接地電圧ＧＮＤおよび電源
電圧ＶＤＤから少しその電圧レベルが変化されているだ
けであり、十分にサブスレッショルドリーク電流を低減
することができない。特に、携帯情報端末機器などのよ
うに、電源として電池を利用する場合、スタンバイサイ
クルまたは低速動作時におけるサブスレッショルドリー
ク電流は無視することのできない値となり、電池寿命を
長くすることができなくなるという問題が生じる。

【００１６】この図１９に示す半導体集積回路装置を開
示する先行技術文献（特開平６−２９１２６７号）にお
いては、応答速度および駆動電流量を動作環境に応じて
調整することが示されているだけであり、すなわち半導
体集積回路装置の動作サイクル時における動作速度が考
慮されているだけであり、スタンバイサイクルまたは低
速動作時におけるサブスレッショルドリーク電流の問題
については何ら考慮されていない。

【００１７】上述のような、スタンバイ時におけるリー
ク電流を低減するための構成が、たとえば特開平６−２
１４４３号公報に示されている。この先行技術において
は、ｎチャネルＭＯＳトランジスタのバックゲートに
は、アクティブサイクル時（動作サイクル時）正の電圧
Ｖｂが印加され、スタンバイサイクル時接地電圧ＧＮＤ
が印加される。この先行技術のｎチャネルＭＯＳトラン
ジスタのバックゲート電圧としきい値電圧の関係を図２
２に示す。

【００１８】今、図２２に示すように、バックゲート−
ソース間電圧ＶＢＳ（ソース電圧（接地電圧）を基準と
して測定する電圧）が電圧ＶｂのときのｎチャネルＭＯ
Ｓトランジスタのしきい値電圧Ｖｔｈを０．１Ｖとし、
バックゲート−ソース間電圧ＶＢＳが０Ｖのときのしき
い値電圧Ｖｔｈを０．４Ｖとすることを考える。この場
合、図２２に示すように、電圧Ｖｂは、ＰＮ接合のビル
トイン電圧（拡散ポテンシャル）Ｖｐｎ（〜１Ｖ）を超
えることができないため、この電圧Ｖｂの値は、電圧Ｖ
ｐｎよりも小さい。したがって、この電圧Ｖｂを用いる
場合に要求されるしきい値電圧条件を満たすためには、
図２２に示すようにかなり急峻な勾配を有する特性曲線
を実現する必要がある。この場合、この特性曲線の勾配
は基板効果定数Ｋに比例するため、この基板効果定数Ｋ
を大きくする必要がある。基板効果定数Ｋは、通常、基
板不純物濃度の平方根と、ゲート絶縁膜の膜厚の積に比
例する。したがって、この基板効果定数Ｋを大きくする
ためには、基板領域（バックゲート領域）の不純物濃度
を高くする必要があり、この場合、空乏層が狭くなり、
応じてゲート容量が大きくなり、高速動作をすることが
できなくなるという問題が生じる（電圧Ｖｂは高速動作
させるために印加される電圧であり、その目的を達成す
ることができない）。

【００１９】また、空乏層の幅が狭くなると、ＰＮ接合
における電界強度が空乏層幅に反比例するため、このＰ
Ｎ接合の電界強度が高くなり、接合耐圧が低くなり、素
子の信頼性が損なわれるという問題が生じる。また、基
板領域の不純物濃度を高くした場合、基板領域の不純物
濃度とｎチャネルＭＯＳトランジスタのソース／ドレイ
ン不純物領域の不純物濃度の差に比例して拡散電流が生
じ、応じて逆方向電流（ＰＮ接合に逆バイアス電圧を印
加するとき流れる電流）が増大し、リーク電流が増加し
て、消費電流が増加するという問題が生じる。

【００２０】さらに、この図２２に示す特性曲線の場
合、バックゲート−ソース間電圧ＶＢＳが少し変化した
だけでしきい値電圧Ｖｔｈが大きく変化し、所望のしき
い値電圧を正確に設定するのが困難になるという問題が
生じる。

【００２１】それゆえ、この発明の目的は、処理性能お
よび素子の信頼性を損なうことなく消費電流特にリーク
電流を低減することのできる半導体集積回路装置を提供
することである。

【００２２】

【課題を解決するための手段】請求項１に係る半導体集
積回路装置は、所定電圧を受けるソースとバックゲート
とを有するＭＯＳトランジスタを構成要素として含みか
つ複数の動作モードで動作可能な内部回路と、互いに電
圧レベルが異なりかつＭＯＳトランジスタのソース電圧
を基準として互いに極性が異なる電圧およびソース電圧
と同一電圧レベルの電圧を生成するバイアス電圧発生手
段と、内部回路の動作モードを検出し、該検出した動作
モードに応じた選択信号を発生する動作モード検出手段
と、動作モード検出手段からの選択信号とバイアス電圧
発生手段からの複数のバイアス電圧とを受け、該受けた
選択信号に従って複数のバイアス電圧のうちの１つを選
択してＭＯＳトランジスタのバックゲートへ印加するバ
イアス電圧選択手段を備える。

【００２３】請求項２に係る半導体集積回路装置は、複
数の動作モードがスタンバイモード、音声通信モードお
よびデータ通信モードを含み、バイアス電圧選択手段
が、音声通信モードのとき、複数のバイアス電圧のうち
ＭＯＳトランジスタを第１のバイアス状態におく第１の
バイアス電圧を選択し、データ通信モードのとき、ＭＯ
Ｓトランジスタをこの第１のバイアス状態よりも深い第
２のバイアス状態におく第２のバイアス電圧を選択しか
つスタンバイモードのときＭＯＳトランジスタをこの第
２のバイアス状態よりも深い第３のバイアス状態におく
第３のバイアス電圧を選択する手段を含む。第１のバイ
アス電圧と第３のバイアス電圧はＭＯＳトランジスタの
ソース電圧を基準として極性が異なる。

【００２４】請求項３に係る半導体集積回路装置は、複
数の動作モードは、与えられたデータに演算処理を施す
演算処理モードと、ユーザがデータを入力するインタフ
ェースモードと、演算結果を表示画面に表示する表示モ
ードとを含み、バイアス電圧選択手段は、演算処理モー
ドのとき、複数のバイアス電圧のうちＭＯＳトランジス
タを第１のバイアス状態におく第１のバイアス電圧を選
択し、表示モードのときＭＯＳトランジスタを第１のバ
イアス状態よりも深い第２のバイアス状態におく第２の
バイアス電圧を選択し、かつさらにインタフェースモー
ドのときこの第２のバイアス状態よりも深い第３のバイ
アス状態にＭＯＳトランジスタをおく第３のバイアス電
圧を選択する手段を含む。第１および第３のバイアス電
圧はＭＯＳトランジスタのソース電圧を基準として極性
が異なる。

【００２５】請求項４に係る半導体集積回路装置は、請
求項２または３の装置における第２のバイアス電圧は、
ＭＯＳトランジスタのソース電圧と同じ電圧レベルであ
る。

【００２６】請求項５に係る半導体集積回路装置は、請
求項１から４のいずれかの装置において、ＭＯＳトラン
ジスタが、ｐチャネルＭＯＳトランジスタとｎチャネル
ＭＯＳトランジスタとを有するＣＭＯＳトランジスタを
備え、バイアス電圧発生手段およびバイアス電圧選択手
段は、ｐチャネルＭＯＳトランジスタおよびｎチャネル
ＭＯＳトランジスタそれぞれに対して設けられるバイア
ス電圧発生回路およびバイアス電圧選択回路の組を含
む。

【００２７】請求項６に係る半導体集積回路装置は、請
求項３の複数の動作モードが、さらに、スタンバイモー
ドを含み、動作モードがスタンバイモードのとき、ＭＯ
Ｓトランジスタを、第３のバイアス状態よりも深い第４
のバイアス状態に設定する第４のバイアス電圧を選択し
てＭＯＳトランジスタのバックゲートへ印加する手段を
含む。

【００２８】ＭＯＳトランジスタのソース電圧およびこ
のソース電圧を基準として極性の異なるバイアス電圧を
生成し、動作モードに応じてこれら複数のバイアス電圧
のうちの１つを選択してＭＯＳトランジスタのバックゲ
ートへ印加することにより、動作モードに応じて、最適
速度でＭＯＳトランジスタを動作させることができる。
また、動作モードに応じて、最適なバックゲート電圧が
選択されるため、サブスレッショルドリーク電流などの
不必要な電流を低減することができ、消費電流を低減す
ることができる。また、ソース電圧を基準として、極性
の異なるバイアス電圧を生成し、これらの電圧を利用す
ることにより、バックゲートとＭＯＳトランジスタのゲ
ート電極の間に必要以上の高電圧が印加されるのを防止
することができ、ゲート絶縁膜の信頼性を保証すること
ができる。

【００２９】

【発明の実施の形態】

［実施の形態１］図１は、この発明の実施の形態１に従
う半導体集積回路装置の全体の構成を概略的に示す図で
ある。図１において、半導体集積回路装置は、入力信号
ＩＮに対し所定の処理を行なう内部回路１を含む。この
内部回路１においては、２段の縦続接続されるＣＭＯＳ
インバータＩＶａおよびＩＶｂを代表的に示す。ＣＭＯ
ＳインバータＩＶａは、電源電圧ＶＤＤを供給する電源
ノードＶＤＤ（ノードとその上の電圧を同じ符号で示
す）と接地電圧ＧＮＤを供給する接地ノードの間に接続
されるｐチャネルＭＯＳトランジスタＰ１およびｎチャ
ネルＭＯＳトランジスタＮ１を含む。ＣＭＯＳインバー
タＩＶｂは、電源ノードＶＤＤと接地ノードＧＮＤの間
に接続され、インバータＩＶａの出力信号をゲートに受
けるＰチャネルＭＯＳトランジスタＰ２およびＮチャネ
ルＭＯＳトランジスタＮ２を含む。

【００３０】半導体集積回路装置は、さらに、活性化
時、電源電圧ＶＤＤよりも高い電圧ＶＰ１を発生する電
圧発生回路２ａと、活性化時電源電圧ＶＤＤよりも低い
電圧ＶＰ２を発生する電圧発生回路２ｂと、電圧発生回
路２ａからの電圧ＶＰ１、電源電圧ＶＤＤおよび電圧発
生回路２ｂからの電圧ＶＰ２を入力ノード３ａ、３ｂお
よび３ｃにそれぞれ受け、内部回路１の動作モードを検
出するモード検出回路１０からの選択信号ＳＥＬｐに従
ってこの入力ノード３ａ〜３ｃに与えられた電圧のいず
れかを選択して出力ノード３ｄに伝達する選択回路３を
含む。この選択回路３の出力ノード３ｄからの出力電圧
ＶＧＰは、内部回路１に含まれるｐチャネルＭＯＳトラ
ンジスタＰ１、Ｐ２…のバックゲートに印加される。

【００３１】半導体集積回路装置は、さらに、活性化時
接地電圧ＧＮＤよりも低い負の電圧ＶＮ１を発生する電
圧発生回路４ａと、活性化時接地電圧ＧＮＤよりも高い
正の電圧ＶＮ２を発生する電圧発生回路４ｂと、電圧発
生回路４ａからの電圧ＶＮ１、接地電圧ＧＮＤおよび電
圧発生回路４ｂからの電圧ＶＮ２をそれぞれ入力ノード
５ａ、５ｂおよび５ｃに受け、モード検出回路１０から
の選択信号ＳＥＬｎに従ってこれらの入力ノード５ａ〜
５ｃのいずれかに与える電圧を出力ノード５ｄに伝達す
る選択回路５を含む。この選択回路５の出力電圧ＶＧＮ
は、内部回路１に含まれるｎチャネルＭＯＳトランジス
タＮ１、Ｎ２、…のバックゲートに与えられる。

【００３２】内部回路１に含まれるｐチャネルＭＯＳト
ランジスタＰ１、Ｐ２、…は、そのソースが電源ノード
に結合されており、また、ｎチャネルＭＯＳトランジス
タＮ１、Ｎ２、…は、そのソースが接地ノードに結合さ
れている。電圧発生回路２ａおよび２ｂは、したがっ
て、このｐチャネルＭＯＳトランジスタＰ１、Ｐ２のソ
ース電圧ＶＤＤを基準として互いに極性の異なる電圧Ｖ
Ｐ１およびＶＰ２を発生する。電圧ＶＰ２は、このｐチ
ャネルＭＯＳトランジスタＰ１およびＰ２の基板とソー
スの間のＰＮ接合が順方向にバイアスされないような電
圧レベルに設定される。同様に、この電圧発生４ａおよ
び４ｂが発生する電圧ＶＮ１およびＶＮ２は、内部回路
１に含まれるｎチャネルＭＯＳトランジスタＮ１および
Ｎ２…のソース電圧を基準として互いに極性が異なる。
この電圧発生回路４ｂが発生する正の電圧ＶＮ２、ｎチ
ャネルＭＯＳトランジスタの基板領域（バックゲート）
とソース／ドレインの間のＰＮ接合が順方向にバイアス
されないような電圧レベルに設定される。以下に、この
電圧ＶＰ２およびＶＮ２の電圧レベルについて説明す
る。

【００３３】図２（Ａ）は、図１に示すｐチャネルＭＯ
ＳトランジスタＰ（Ｐ１，Ｐ２）の断面構造を概略的に
示す図である。図２（Ａ）において、ｐチャネルＭＯＳ
トランジスタＰＭは、Ｎ型基板領域（ウェルまたは基
板）Ｐｇ表面上に互いに間をおいて形成される高濃度Ｐ
型不純物領域ＰｓおよびＰｄと、これらの不純物領域Ｐ
ｓおよびＰｄの間の基板領域Ｐｇ上に図示しないゲート
絶縁膜を介して形成されるゲート電極層Ｐｃを含む。不
純物領域ＰｓがソースノードＳｐに電気的に接続され電
源電圧ＶＤＤを受ける。不純物領域Ｐｄが、ドレインノ
ードＤｐに電気的に接続される。ゲート電極層Ｐｃが、
ゲート電極ノードＧｐに電気的に接続される。

【００３４】ｐチャネルＭＯＳトランジスタＰＭにおい
て、この基板領域Ｐｇがバックゲートとして作用し、図
１に示す選択回路３からの電圧ＶＧＰが与えられる。
今、このバックゲート電圧ＶＧＰとして、電源電圧ＶＤ
Ｄよりも低い電圧ＶＰ２が与えられた場合を考える。こ
の状態においては、不純物領域Ｐｓは電源電圧ＶＤＤを
受けており、また不純物領域Ｐｄも、このゲート電極ノ
ードＧｐに与えられる電圧がＬレベルのときには、電源
電圧ＶＤＤレベルとなる。したがって、不純物領域Ｐｓ
およびＰｄと基板領域（バックゲート）Ｐｇの間のＰＮ
接合が順方向バイアスされた場合、これらの不純物領域
ＰｓおよびＰｄから基板領域（バックゲート）Ｐｇに電
流が流れ、消費電流が増大し、また誤動作の原因とな
る。したがって、バック都電圧ＶＰ２は、基板領域Ｐｇ
と不純物領域ＰｓおよびＰｄとの間の、ＰＮ接合により
形成されるビルトイン電圧Ｖｐｎ以下の電圧レベルに設
定する必要がある。したがって、次式が成立する。

【００３５】０＜ＶＤＤ−ＶＰ２＜Ｖｐｎ ＶＤＤ−Ｖｐｎ＜ＶＰ２＜ＶＤＤ 図２（Ｂ）は、図１に示すｎチャネルＭＯＳトランジス
タＮＭ（Ｎ１，Ｎ２）の断面構造を概略的に示す図であ
る。図２（Ｂ）において、ｎチャネルＭＯＳトランジス
タＮＭは、Ｐ型基板領域（バックゲート）Ｎｇ表面上
に、互いに間をおいて形成される高濃度Ｎ型不純物領域
ＮｓおよびＮｄと、これらの不純物領域ＮｓおよびＮｄ
の間の基板領域Ｎｇ表面上に図示しないゲート絶縁膜を
介して形成されるゲート電極層Ｎｃを含む。不純物領域
ＮｓがソースノードＳｎに電気的に接続され、不純物領
域ＮｄがドレインノードＤｎに電気的に接続され、ゲー
ト電極層Ｎｃがゲート電極ノードＧｎに電気的に接続さ
れる。

【００３６】不純物領域Ｎｓは、接地電圧ＧＮＤを受け
る。不純物領域Ｎｄは、接地電圧ＧＮＤと電源電圧ＶＤ
Ｄの間で変化する。基板領域（バックゲート）Ｎｇに
は、図１に示す選択回路５からのバックゲート電圧ＶＧ
Ｎが与えられる。

【００３７】このバックゲート電圧ＶＧＮが、正の電圧
ＶＮ２の場合を考える。この状態においても、基板領域
Ｎｇと不純物領域ＮｓおよびＮｄの間のＰＮ接合が、順
方向にバイアスされると、基板領域（バックゲート）Ｎ
ｇから不純物領域ＮｓおよびＮｄに電流が流れて消費電
流が増加するとともに、誤動作が生じる。したがって、
この場合においても、この基板領域（バックゲート）Ｎ
ｇと不純物領域ＮｓおよびＮｄの間のＰＮ接合は非導通
状態に保持する必要がある。したがって、この正の電圧
ＶＮ２は、次式を満足する。

【００３８】ＧＮＤ＋Ｖｐｎ＞ＶＮ２ すなわち、この正の電圧ＶＮ２は、基板領域Ｎｇと不純
物領域ＮｓおよびＮｄの間のＰＮ接合において生じる拡
散ポテンシャルすなわちビルトイン電圧Ｖｐｎよりも低
い電圧レベルに設定される。次に、この図１に示す半導
体集積回路装置の動作について説明する。

【００３９】この半導体集積回路装置が高速動作を行な
う場合、モード検出回路１０は、高速動作モードを指定
する選択信号ＳＥＬｐおよびＳＥＬｎを生成する。選択
回路３は、この高速動作モードを指示する選択信号ＳＥ
Ｌｐに従って、入力ノード３ｃに与えられた電圧発生回
路２ｂからの電圧ＶＰ２を選択して、内部回路１のｐチ
ャネルＭＯＳトランジスタＰ１、Ｐ２、…のバックゲー
トへこの選択した電圧ＶＰ２をバックゲート電圧ＶＧＰ
として与える。同様に、選択回路５も、モード検出回路
１０からの選択信号ＳＥＬｎに従って、入力ノード５ｃ
に与えられた電圧発生回路４ｂからの電圧ＶＮ２を選択
して、内部回路１に含まれるｎチャネルＭＯＳトランジ
スタＮ１、Ｎ２…に対するバックゲート電圧ＶＧＮを発
生する。

【００４０】この状態において、図３（Ａ）に示すよう
に、内部回路１におけるｐチャネルＭＯＳトランジスタ
ＰＭ（Ｐ１、Ｐ２、…）は、バックゲート電圧ＶＧＰが
電源電圧ＶＤＤよりも低い電圧ＶＰ２であり、またｎチ
ャネルＭＯＳトランジスタＮＭ（Ｎ１，Ｎ２…）は、バ
ックゲート電圧ＶＧＮが、接地電圧ＧＮＤよりも高い電
圧ＶＮ２である。この状態において、ｐチャネルＭＯＳ
トランジスタＰＭおよびｎチャネルＭＯＳトランジスタ
ＮＭのしきい値電圧Ｖｔｈの絶対値は小さくなり、高速
でオン／オフ状態へ移行するとともに、チャネル直下に
形成される空乏層が広がり、電荷が流れる経路が大きく
なり、駆動電流量が大きくなる。これにより、内部回路
１に含まれるｐチャネルＭＯＳトランジスタＰＭ（Ｐ
１，Ｐ２…）およびｎチャネルＭＯＳトランジスタＮＭ
（Ｎ１，Ｎ２…）が高速でスイッチング動作を行ない、
高速動作を実現する。この高速スイッチング動作時にお
いては、ＭＯＳトランジスタＰＭおよびＮＭのオフ状態
の期間は短いため、この期間におけるサブスレッショル
ド電流は、スイッチング時に流れる動作電流に比べて極
めて小さくほぼ無視することができる。

【００４１】この半導体集積回路装置が中速度で動作す
る場合、モード検出回路１０がこの中速動作モードを検
出し、この中速動作モードに応じた選択信号ＳＥＬｐお
よびＳＥＬｎを出力する。選択回路３が、入力ノード３
ｂに与えられた電源電圧ＶＤＤを選択してｐチャネルＭ
ＯＳトランジスタＰ１、Ｐ２に対するバックゲート電圧
ＶＧＰとして出力し、また選択回路５が、その入力ノー
ド５ｂに与えられた接地電圧ＧＮＤを、ｎチャネルＭＯ
ＳトランジスタＮ１、Ｎ２、…に対するバックゲート電
圧ＶＧＮとして出力する。この状態において、図３
（Ｂ）に示すように、ｐチャネルＭＯＳトランジスタＰ
Ｍのバックゲートに電源電圧ＶＤＤが印加され、ｎチャ
ネルＭＯＳトランジスタＮＭのバックゲートに接地電圧
ＧＮＤが印加される。したがって、これらのＭＯＳトラ
ンジスタＰＭおよびＮＭのしきい値電圧Ｖｔｈの絶対値
は、高速モード時のそれよりも大きくなる。したがっ
て、図１に示す内部回路の構成要素であるＭＯＳトラン
ジスタＰＭおよびＮＭの、オン／オフタイミングが高速
動作時よりも少し遅くなり、また駆動電流量も少し小さ
くなる。これにより、内部回路１に含まれるインバータ
ＩＶａおよびＩＶｂが、中速程度で動作する。

【００４２】この中速動作モードにおいても、スイッチ
ング動作完了後、ＭＯＳトランジスタＰＭおよびＮＭが
オフ状態となると、サブスレッショルドリーク電流が生
じる。しかしながら、この場合においても、ＭＯＳトラ
ンジスタＰＭおよびＮＭのスイッチング動作時に流れる
動作電流が、サブスレッショルドリーク電流に比べて十
分大きくまた高速モード時よりも小さく、このサブスレ
ッショルドリーク電流の影響を無視することができる。

【００４３】次に、この半導体集積回路装置が低速モー
ドで動作する場合、モード検出回路１０は、低速モード
が指定されると、この低速動作モードを示す（に応じ
た）選択信号ＳＥＬｐおよびＳＥＬｎを出力する。選択
回路３が、この選択信号ＳＥＬｐに従って、電圧発生回
路２ａから入力ノード３ａに与えられた電圧ＶＰ１を選
択してｐチャネルＭＯＳトランジスタのためのバックゲ
ート電圧ＶＧＰとして出力し、また選択回路５が、その
入力ノード５ａに与えられた電圧発生回路４ａからの電
圧ＶＮ１を選択して、ｎチャネルＭＯＳトランジスタの
ためのバックゲート電圧ＶＧＮとして出力する。

【００４４】この場合、図３（Ｃ）に示すように、ＭＯ
ＳトランジスタＰＭおよびＮＭのバックゲートには、そ
れぞれ電圧ＶＰ１およびＶＮ１が印加され、これらのＭ
ＯＳトランジスタＰおよびＮのバックゲートバイアス
が、図３（Ｂ）に示す電源電圧ＶＤＤおよび接地電圧Ｇ
ＮＤの印加時よりも深くなる。この状態においては、Ｍ
ＯＳトランジスタＰＭおよびＮＭのオン／オフタイミン
グが遅くなり、またその空乏層が狭くなり、その駆動電
流量も小さくなり、ＭＯＳトランジスタＰＭおよびＮＭ
のスイッチング速度が遅くなる。したがって、この場合
においては、ＭＯＳトランジスタＰＭ（Ｐ１，Ｐ２…）
およびＭＯＳトランジスタＮＭ（Ｎ１，Ｎ２…）のスイ
ッチング速度が遅くなり、内部回路１が、低速で動作す
る。この状態において、しきい値電圧Ｖｔｈの絶対値が
大きくなっており、ＭＯＳトランジスタＰＭおよびＮＭ
のサブスレッショルド電流が制限されている。したがっ
て、低速動作であるものの、リーク電流を低減すること
ができる。ここで、この低速動作モードは、その内部回
路１がスタンバイモード時にある状態であってもよい。
このスタンバイ状態時においては、入力信号ＩＮ（図１
参照）の電圧レベルはＨレベルまたはＬレベルに固定さ
れている。この状態においては、ＭＯＳトランジスタＰ
ＭおよびＮＭのいずれかがオフ状態であり、サブスレッ
ショルドリーク電流が流れる。しかしながら、バックゲ
ートバイアスを最も深くした状態であるため、そのリー
ク電流は十分に低減することができ、スタンバイサイク
ル時におけるリーク電流を低減して、低消費電流を実現
することができる。

【００４５】図４（Ａ）は、図１に示す内部回路の１段
のインバータにおいて、Ｈレベルの信号が入力されたと
きの状態を示す図である。図４（Ａ）においては、Ｈレ
ベル（“Ｈ”）の信号が与えられたときの状態を示す。
この状態において、出力信号はＬレベル（“Ｌ”）であ
る。このｎチャネルＭＯＳトランジスタＮＭは、出力ノ
ードを接地電圧ＧＮＤレベルのＬレベルに放電した後、
そのソースおよびドレインの電圧が等しくなり、オフ状
態となる。一方、ｐチャネルＭＯＳトランジスタＰＭ
は、ソース電圧が電源電圧ＶＤＤレベルであり、ドレイ
ン電圧がＬレベルであり、ゲート電圧がＨレベルであ
る。この状態においては、サブスレッショルドリーク電
流Ｉｓｌが流れる。このサブスレッショルドリーク電流
Ｉｓｌの大きさは、ｐチャネルＭＯＳトランジスタＰＭ
のバックゲートに与えられる電圧ＶＧＰの大きさにより
決定される。

【００４６】この図４（Ａ）に示す状態は、ＣＭＯＳイ
ンバータがスイッチング動作を行なった後の定常状態を
示している。図４（Ｂ）に示すように、入力信号がＬレ
ベルがＨレベルに変化するときおよびＨレベルからＬレ
ベルに変化するとき、大きな充放電電流Ｉｏが流れる。
ＭＯＳトランジスタＰＭおよびＮＭの状態が安定する
と、サブスレッショルドリーク電流Ｉｓが流れる状態と
なる。高速動作時においては、この入力信号の変化周期
（パルス幅）は十分小さく、サブスレッショルドリーク
電流Ｉｓｌの生じる期間は、ＭＯＳトランジスタＰＭお
よびＮＭのスイッチング時に流れる電流Ｉｏよりも小さ
くほぼ無視することができる。中速動作モード時、ＭＯ
Ｓトランジスタがオフ状態となる期間が、高速動作モー
ド時よりも長くなり、応じてサブスレッショルドリーク
電流が流れる時間が長くなる。しかしながら、中速動作
モードにおいても、比較的高速で入力信号が変化するた
め、そのＭＯＳトランジスタＰＭおよびＮＭのスイッチ
ング動作時に流れる動作電流Ｉｏの平均値（ＤＣ電流）
は、サブスレッショルドリーク電流よりも十分大きく、
そのサブスレッショルドリーク電流も、動作電流に比べ
て無視することができる。

【００４７】低速動作モード時（スタンバイモードを含
む）においては、入力信号の変化周期は長く、サブスレ
ッショルドリーク電流が流れる期間が長くなる。しかし
ながら、この場合において、ＭＯＳトランジスタＰＭお
よびＮＭのバックゲート電圧ＶＧＰおよびＶＧＮの電圧
レベルが、バイアスが最も深くなる状態に設定されてお
り、これらのＭＯＳトランジスタＰＭおよびＮＭのしき
い値電圧の絶対値が大きくなり、サブスレッショルドリ
ーク電流は十分に抑制される。したがって、低速動作時
において、サブスレッショルドリーク電流は十分に抑制
され、また動作時のピーク電流（電流Ｉｏの最大値）も
低減することができる。

【００４８】図５は、ｎチャネルＭＯＳトランジスタの
バックゲート電圧ＶＧＮとしきい値電圧Ｖｔｈの関係を
示す図である。図５に示すように、ｎチャネルＭＯＳト
ランジスタのバックゲート電圧ＶＧＮとしては、動作モ
ードに応じて、そのソース電圧である接地電圧ＧＮＤお
よびこのソース電圧ＧＮＤを基準として互いに極性の異
なる電圧ＶＮ１およびＶＮ２が用いられる。しきい値電
圧Ｖｔｈは、バックゲート電圧ＶＧＮの絶対値の平方根
に比例して増加する。したがって、バックゲート電圧Ｖ
ＧＮがこの接地電圧ＧＮＤに近い領域においては、しき
い値電圧Ｖｔｈは、バックゲート電圧ＶＧＮに従って他
の領域に比べて大きく変化する。したがって、この電圧
ＶＮ１がバックゲート電圧ＶＧＮとして与えられるとき
のしきい値電圧Ｖｔｈ１と、接地電圧ＧＮＤがバックゲ
ート電圧ＶＧＮとして与えられるときのしきい値電圧Ｖ
ｔｈ２と、電圧ＶＮ２がバックゲート電圧ＶＧＮとして
与えられるときのしきい値電圧Ｖｔｈ３の値を、比較的
小さなバックゲートの電圧範囲内において十分に変化さ
せることができ、動作モードに応じて、ｎチャネルＭＯ
Ｓトランジスタのスイッチング速度を調整することがで
きる。

【００４９】このとき、また、基板領域（バックゲー
ト）の不純物濃度を大きくすることなく、しきい値電圧
Ｖｔｈを、バックゲート電圧ＶＧＮに従って十分に変化
させることができるため、低速動作モード時またはスタ
ンバイモード時において用いられるバックゲート電圧Ｖ
Ｎ１の絶対値を比較的小さくすることができる。これに
より、従来、一般にメモリ装置などにおいて用いられて
いる基板バイアス電圧よりも浅いバックゲートバイアス
電圧により、必要とされるしきい値電圧Ｖｔｈ１を実現
することができ、ｎチャネルＭＯＳトランジスタのゲー
ト電極と基板の間に、大きな電圧が印加されるのを防止
することができ、ｎチャネルＭＯＳトランジスタのゲー
ト絶縁膜の信頼性を確保することができる。

【００５０】また、このしきい値電圧Ｖｔｈ１が、たと
えば０．４Ｖであり、しきい値電圧Ｖｔｈ３がたとえば
０．１Ｖのとき、しきい値電圧Ｖｔｈ２として、０．２
５Ｖ程度のｎチャネルＭＯＳトランジスタを容易に実現
することができる。これにより、ｎチャネルＭＯＳトラ
ンジスタのゲート絶縁膜の信頼性を損なうことなく動作
速度およびサブスレッショルドリーク電流を十分に制御
することのできる半導体集積回路装置を実現することが
できる。

【００５１】この図５においては、ｎチャネルＭＯＳト
ランジスタのしきい値電圧Ｖｔｈとバックゲート電圧Ｖ
ＧＮの関係が示されている。しかしながら、ｐチャネル
ＭＯＳトランジスタに対しても、図５の接地電圧ＧＮＤ
を電源電圧ＶＤＤとして、バックゲート電圧ＶＧＮの符
号を反転すれば、バックゲート電圧ＶＧＰに対するしき
い値電圧Ｖｔｈの関係を得ることができる。なお、図１
においては、半導体集積回路装置の内部回路１として、
２段の縦続接続されるＣＭＯＳインバータを示してい
る。しかしながら、内部回路１は、所望の信号処理を行
なう回路であればよく、ＭＯＳトランジスタを構成要素
とする限り、この内部回路１は、他のバックゲートで構
成されてもよい。

【００５２】［各部の構成］図６は、図１に示す電圧Ｖ
Ｐ２を発生する電圧発生回路２ｂの構成の一例を示す図
である。図６において、電圧発生回路２ｂは、電源ノー
ドＶＤＤと内部ノード２ｂｂの間に接続されかつそのゲ
ートが内部ノード２ｂｂに接続されるｐチャネルＭＯＳ
トランジスタ２ｂａと、内部ノード２ｂｂと接地ノード
ＧＮＤの間に接続される高抵抗の抵抗素子２ｂｃと、内
部ノード２ｂｂ上の電圧Ｖｒｐとノード２ｂｄ上の電圧
ＶＰ２を比較する差動増幅器２ｂｅと、この差動増幅器
２ｂｅの出力信号に従って電源ノードＶＤＤからノード
２ｂｄへ電流を供給するｐチャネルＭＯＳトランジスタ
２ｂｆと、電圧Ｖｒｐと電圧ＶＰ２を比較する差動増幅
器２ｂｇと、ノード２ｂｄと接地ノードＧＮＤの間に接
続され、かつそのゲートに差動増幅器２ｂｇの出力信号
を受けるｎチャネルＭＯＳトランジスタ２ｂｈを含む。
差動増幅器２ｂｅは負入力に電圧Ｖｒｐを受け、正入力
に電圧ＶＰ２を受ける。差動増幅器２ｂｇは、正入力に
電圧ＶＰ２を受け、負入力に電圧Ｖｒｐを受ける。

【００５３】ｐチャネルＭＯＳトランジスタ２ｂａのチ
ャネル抵抗（オン抵抗）は、高抵抗抵抗素子２ｂｃの抵
抗値よりも十分小さな値に設定されており、ｐチャネル
ＭＯＳトランジスタ２ｂａは、ダイオードモードで動作
し、そのしきい値電圧Ｖｔｈｐの絶対値の電圧降下を生
じさせる。したがって、ノード２ｂｂからの電圧Ｖｒｐ
は、ＶＤＤ−｜Ｖｔｈｐ｜の電圧レベルとなる。

【００５４】電圧ＶＰ２が電圧Ｖｒｐよりも高いときに
は、差動増幅器２ｂｅの出力信号がＨレベルとなり、ｐ
チャネルＭＯＳトランジスタ２ｂｆがオフ状態となる。
一方、差動増幅器２ｂｇの出力信号も同様Ｈレベルとな
り、ｎチャネルＭＯＳトランジスタ２ｂｈがオン状態と
なり、このノード２ｂｄから接地ノードＧＮＤへ電流を
放電し、電圧ＶＰ２の電圧レベルを低下させる。一方、
電圧ＶＰ２が、電圧Ｖｒｐよりも低い場合には、差動増
幅器２ｂｅの出力信号がＬレベルとなり、ｐチャネルＭ
ＯＳトランジスタ２ｂｆか導通状態となり、電源ノード
ＶＤＤからノード２ｂｄへ電流を供給し、電圧ＶＰ２の
電圧レベルを上昇させる。このときには、差動増幅器２
ｂｇの出力信号がＬレベルであり、ｎチャネルＭＯＳト
ランジスタ２ｂｈはオフ状態にある。したがって、電圧
ＶＰ２は、ほぼ電圧Ｖｒｐの電圧レベルに保持される。

【００５５】ｐチャネルＭＯＳトランジスタ２ｂａのし
きい値電圧Ｖｔｈｐを、チャネル領域へのイオン注入な
どにより、適当な値に設定することにより、所望の電圧
レベルのバックゲート電圧ＶＰ２を生成することができ
る。また、ＭＯＳトランジスタ２ｂｆおよび２ｂｈを用
いることにより、バックゲート電圧切換時において、高
速で内部回路１（図１参照）に含まれるｐチャネルＭＯ
Ｓトランジスタのバックゲート電圧を切換えることがで
きる。

【００５６】電圧ＶＮ２を発生する電圧発生回路４ｂ
も、図６に示す構成と同様の構成を用いて実現すること
ができるが、図７においては、別の構成を示す。

【００５７】図７は、図１に示す電圧発生回路４ｂの構
成の一例を示す図である。図７において、電圧発生回路
４ｂは、電源ノードＶＤＤと内部ノード４ｂｂの間に接
続される高抵抗の抵抗素子４ｂａと、内部ノード４ｂｂ
と接地ノードＧＮＤの間に互いに直接に接続されるダイ
オード接続されたｎチャネルＭＯＳトランジスタ４ｂｃ
および４ｂｄと、電源ノードＶｄｄとノード４ｂｆの間
に接続されかつそのゲートに内部ノード４ｂｂからの電
圧Ｖｒｎを受けるｎチャネルＭＯＳトランジスタ４ｂｅ
を含む。

【００５８】ｎチャネルＭＯＳトランジスタ４ｂｃおよ
び４ｂｄのそれぞれのチャネル抵抗は、高抵抗抵抗素子
４ｂａの抵抗値よりも十分小さくされており、これらの
ＭＯＳトランジスタ４ｂｃおよび４ｂｄはダイオードモ
ードで動作し、しきい値電圧Ｖｔｈｎの電圧降下を生じ
させる。したがって、内部ノード４ｂｂからの電圧Ｖｒ
ｎは、２・Ｖｔｈｎの電圧レベルとなる。ｎチャネルＭ
ＯＳトランジスタ４ｂｅは、そのゲート電圧がドレイン
に与えられる電源電圧ＶＤＤよりも低いため、ソースフ
ォロアモードで動作し、出力ノード４ｂｆには、そのゲ
ート電圧Ｖｒｎからしきい値電圧Ｖｔｈ低い電圧を伝達
する。したがって、電圧ＶＮ２は、Ｖｔｈｎとなる。こ
こで、ＭＯＳトランジスタ４ｂｃ、４ｂｄおよび４ｂｅ
のしきい値電圧はすべて等しいと仮定している。したが
って、これらのＭＯＳトランジスタ４ｂｃ、４ｂｄおよ
び４ｂｅのしきい値電圧を、チャネル領域へのイオン注
入などにより適当な値に設定することにより、必要な電
圧レベルのバックゲート電圧ＶＮ２を発生することがで
きる。特に、ＭＯＳトランジスタ４ｂｅの電流供給力を
十分大きくする（ゲート幅Ｗを大きくする）ことによ
り、高速で、バックゲート電圧切換時においても、内部
回路１に含まれるｎチャネルＭＯＳトランジスタのバッ
クゲート電圧を高速で切換えることができる。

【００５９】また、この図７に示すソースフォロアモー
ドトランジスタを用いて所定の電圧レベルを発生する回
路構成は、電圧ＶＰ２を発生する電圧発生回路２ｂに対
しても適用することができる。図７の接地ノードと電源
ノードとを入換えかつｎチャネルＭＯＳトランジスタを
すべてｐチャネルＭＯＳトランジスタにすれば、電圧Ｖ
Ｐ２を生成することができる。

【００６０】図８は、図１に示す電圧ＶＮ１を発生する
電圧発生回路４ａの構成の一例を示す図である。図８に
おいて、電圧発生回路４ａは、クロック信号φを受ける
キャパシタ４ａａと、ノード４ａｂと接地ノードＧＮＤ
の間で接続されかつそのゲートがノード４ａｂに接続さ
れるｎチャネルＭＯＳトランジスタ４ａｃと、ノード４
ａｂと出力ノード４ａｆの間に接続されかつそのゲート
が出力ノード４ａｆに接続されるｎチャネルＭＯＳトラ
ンジスタ４ａｄと、出力ノードａｆの電圧レベルを所定
電圧レベルにクランプするクランプ回路４ａｅを含む。
図８において、このクランプ回路４ａｅは、出力ノード
４ａｆと接地ノードＧＮＤの間に接続されかつそのゲー
トが接地ノードＧＮＤに接続される１つのｎチャネルＭ
ＯＳトランジスタ４ａｅａを含むように示される。

【００６１】クロック信号信号φは、電源電圧ＶＤＤと
接地電圧ＧＮＤの間のレベルで変化する。このキャパシ
タ４ａａは、そのチャージポンプ動作により、ノード４
ａｂの電圧レベルを変化させる。ＭＯＳトランジスタ４
ａｃは、ダイオードモードで動作し、このノード４ａｂ
の電圧レベルをＶｔｈｎの電圧レベルでクランプする。
したがって、ノード４ａｂの電圧は、そのキャパシタ４
ａａのチャージポンプ動作により、ＶｔｈｎとＶｔｈｎ
−ＶＤＤの間で変化する。

【００６２】ＭＯＳトランジスタ４ａｄは、出力ノード
ａｆの電圧が、ノード４ａｂの電圧レベルよりも、その
しきい値電圧Ｖｔｈｎ以上高いときに導通し、出力ノー
ド４ａｆからノード４ａｂへ電荷を供給する。したがっ
て、ノード４ａｂの電圧レベルがＶｔｈ−ＶＤＤの電圧
レベルに低下したとき、ＭＯＳトランジスタ４ａｄが導
通し、出力ノード４ａｆの電圧レベルを低下させる。最
終的に、出力ノード４ａｆは、したがって２・Ｖｔｈｎ
−ＶＤＤの電圧レベルに到達する。この出力ノード４ａ
ｆの電圧レベルは、クランプ回路４ａｅにより、−Ｖｔ
ｈｎの電圧レベルにクランプされる。したがって、電圧
ＶＮ１は、−Ｖｔｈｎの電圧レベルとなる。これらのＭ
ＯＳトランジスタ４ａｃ、４ａｄおよび４ａｅａのしき
い値電圧を適当な値に設定することにより、電圧ＶＮ１
を所望の負電圧レベルに設定することができる。

【００６３】図９は、図１に示す電圧ＶＰ１を発生する
電圧発生回路２ａの構成の一例を示す図である。図９に
おいて、電圧発生回路２ａは、クロック信号φを受ける
キャパシタ２ａａと、電源ノードＶＤＤと内部ノード２
ａｂの間に接続されかつそのゲートがノード２ａｂに接
続されるｐチャネルＭＯＳトランジスタ２ａｃと、ノー
ド２ａｂと出力ノード２ａｆの間に接続されかつそのゲ
ートが出力ノード２ａｆに接続されるｐチャネルＭＯＳ
トランジスタ２ａｄと、出力ノード２ａｆの電圧レベル
を所定電圧レベルにクランプするクランプ回路２ａｅを
含む。図９において、このクランプ回路２ａｅは、電源
ノードＶＤＤと出力ノード２ａｆの間に接続されかつそ
のゲートが電源ノードＶＤＤに接続される１つのｐチャ
ネルＭＯＳトランジスタ２ａｅａを含むように示され
る。このクランプ回路２ａｅは、したがって、１つのｐ
チャネルＭＯＳトランジスタ２ａｅａを含むとき、出力
ノード２ａｆを、ＶＤＤ＋｜Ｖｔｈｐ｜の電圧レベルに
クランプする。

【００６４】この図９に示す電圧発生回路２ａは、図８
に示す電圧発生回路４ａのＭＯＳトランジスタの導電型
および接続を切換えているだけである。したがって、こ
の図９に示す電圧発生回路２ａにおいては、内部ノード
２ａｂの電圧が、｜Ｖｔｈｐ｜とＶＤＤ＋｜Ｖｔｈｐ｜
の電圧レベルの間で印加し、ＭＯＳトランジスタ２ａｄ
は、内部ノードａｂの電圧レベルが、出力ノード２ａｆ
の出力レベルより｜２Ｖｔｈｐ｜以上高いときに導通し
て、出力ノード２ａｆに電荷を供給する。したがって、
この電圧発生回路２ａは、出力ノード２ａｆに対し、Ｖ
ＤＤ＋２｜Ｖｔｈｐ｜の電圧を伝達することができる。
クランプ回路２ａｅがこの出力ノード２ａｆの電圧レベ
ルをＶＤＤ＋｜Ｖｔｈｐ｜の電圧レベルへクランプす
る。したがって、電圧ＶＰ１は、ＶＤＤ＋｜Ｖｔｈｐ｜
の電圧レベルとなる。このクランプ回路２ａｅに含まれ
るｐチャネルＭＯＳトランジスタ２ａｅａのしきい値電
圧を適当な値に設定することにより、この電圧ＶＰ１の
電圧レベルを所望の電圧レベルに設定することができ
る。

【００６５】図１０は、図１に示す選択回路３の構成の
一例を示す図である。図１０において、選択回路３は、
モード検出回路からの選択信号ＺＳＥＬｐ１に応答して
選択的に導通し、入力ノード３ａに与えられた電圧ＶＰ
１を出力ノード３ｄに伝達するトランスファゲート３ｅ
と、モード検出回路からの選択信号ＺＳＥＬｐ２に応答
して選択的に導通し、入力ノード３ｂに与えられる電源
電圧ＶＤＤを出力ノード３ｄに伝達するトランスファゲ
ート３ｆと、モード検出回路からの選択信号ＺＳＥＬｐ
３に応答して選択的に導通して、入力ノード３ｃに与え
られた電圧ＶＰ２を出力ノード３ｄに伝達するトランス
ファゲート３ｇを含む。図１０において、トランスファ
ゲートゲート３ｅ、３ｆおよび３ｇの各々は、ｐチャネ
ルＭＯＳトランジスタで構成される場合が一例として示
される。選択信号ＺＳＥＬｐ１は、接地電圧ＧＮＤと高
電圧ＶＰＰの間で変化する。高電圧ＶＰＰは、電圧ＶＰ
１の電圧レベル以上の電圧である。選択信号ＺＳＥＬｐ
２およびＺＳＥＬｐ３は、接地電圧ＧＮＤと電源電位Ｖ
ＤＤの間で変化する。これらの選択信号ＺＳＥＬＰ１、
ＺＳＥＬＰ２およびＺＳＥＬＰ３は、活性状態のときに
接地電圧ＧＮＤレベルとなる。選択信号ＧＳＥＬｐ１の
非活性状態の高電圧ＶＰＰは、通常のレベル変換回路を
用いて容易に実現することができる。高電圧ＶＰＰは、
たとえば図９に示す電圧発生回路の出力電圧ＶＰ１を高
電圧ＶＰＰとして利用することができる。

【００６６】この図１０に示す選択回路３の構成におい
ては、活性状態の選択信号に対して設けられたトランス
ファゲートのみが導通状態となり、残りのトランスファ
ゲートは非導通状態となり、選択信号ＺＥＳＬｐ１〜Ｚ
ＥＳＬｐ３が指定する電圧が選択されて出力ノード３ｄ
へ伝達される。

【００６７】図１１は、図１に示す選択回路５の構成の
一例を示す図である。図１１におい、選択回路５は、モ
ード検出回路からの選択信号ＳＥＬｎ１に従って、入力
ノード５ａに与えられた電圧ＶＮ１を選択して出力ノー
ド５ｄに伝達するトランスファゲート５ｅと、モード検
出回路からの選択信号ＳＥＬｎ２に応答して選択的に導
通し、入力ノード５ｂに与えられた接地電圧ＧＮＤを出
力ノード５ｄに伝達するトランスファゲート５ｆと、モ
ード検出からの選択信号ＳＥＬｎ３に応答して選択的に
導通し、入力ノード５ｃに与えられた電圧ＶＮ２を出力
ノード５ｄに伝達するトランスファゲート５ｇを含む。
図１１において、トランスファゲート５ｅ、５ｆおよび
５ｇは、それぞれｎチャネルＭＯＳトランジスタで構成
される場合が一例として示される。

【００６８】選択信号ＳＥＬｎ１は、負電圧ＶＢＢと電
源電圧ＶＤＤの間で変化し、選択信号ＳＥＬｎ２および
ＳＥＬｎ３は、接地電圧ＧＮＤと電源電圧ＶＤＤの電圧
レベルで変化する。この選択信号ＳＥＬｎ１〜ＳＥＬｎ
３は、活性化時電源電圧ＶＤＤの電圧レベルに設定さ
れ、非活性化時、負電圧または接地電圧レベルに設定さ
れる。選択信号ＳＥＬｎ１は、通常の、レベル変換回路
を用いその接地電圧ＧＮＤの電圧レベルが負電圧ＶＢＢ
レベルに変換される。

【００６９】この図１１に示す選択回路５においても、
選択信号ＳＥＬｎ１〜ＳＥＬｎ３に従って、指定された
動作モードに対応する電圧が選択されてｎチャネルＭＯ
Ｓトランジスタに対するバックゲート電圧ＶＮＧとして
出力される。

【００７０】また、この図１０および図１１に示すトラ
ンスファゲート３ｅ〜３ｇおよび５ｅ〜５ｇは、ＣＭＯ
Ｓトランスミッションゲートで構成されてもよい。

【００７１】図１２は、図１に示すモード検出回路１０
の構成の一例を示す図である。図１２において、モード
検出回路１０はたとえば操作キーの操作により発生され
る動作モード指示信号を受ける入力ノード１０ａａ、１
０ａｂ、…１０ａｃと、この入力ノード１０ａａ〜１０
ａｃに与えられた動作モード指示信号をデコードし、選
択信号ＳＥＬｐ（ＺＳＥＬｐ１〜ＺＳＥＬｐ３）および
ＳＥＬｎ（ＳＥＬｎ１〜ＳＥＬｎ３）を発生するデコー
ダ１０ｂを含む。この図１２に示すモード検出回路の構
成においては、半導体集積回路装置の動作モードを指定
する操作キーの操作により、入力ノード１０ａａ〜１０
ａｃに対し動作モードを指定する制御信号が与えられ
る。デコーダ１０ｂは、この入力ノード１０ａａ〜１０
ａｃに与えられた制御信号をデコードし、この制御信号
が指定する動作モードに応じた電圧を選択するように選
択信号ＳＥＬｐおよびＳＥＬｎを発生する。

【００７２】［モード検出回路の変更例］図１３は、図
１に示すモード検出回路１０の変更例の構成を示す図で
ある。図１３において、モード検出回路１０は、内部回
路１の動作制御を行なうとともにその状態を監視するた
とえばプロセサで構成される制御回路１０ｃと、制御回
路１０ｃからのこの内部回路１の動作モードを指定する
動作モード指示信号φＯＰに従って、選択信号ＳＥＬｐ
およびＳＥＬｎを発生する選択信号発生回路１０ｄを含
む。制御回路１０ｃは、外部から与えられるモード指示
信号または処理内容にしたがって自身が内部で発生する
モード指示信号に従って内部回路１の動作モードを指定
するとともに、この内部回路１の動作を制御し、かつこ
の内部回路１の動作モードを指定する動作モード指定信
号φＯＰを出力する。選択信号発生回路１０ｄは、この
動作モード指示信号φＯＰをデコードして、選択信号Ｓ
ＥＬｐおよびＳＥＬｎを選択的に活性状態へ駆動する。
この選択信号発生回路１０ｄは、図１０および図１１に
示す選択信号ＳＥＬｐ１〜ＳＥＬｐ３およびＳＥＬｎ１
〜ＳＥＬｎ３それぞれに対応して設けられるレジスタを
含み、制御回路１０ｃからの動作モード指示信号φＯＰ
に従って、実行すべき動作モードに対応する選択信号ま
たはフラグをレジスタ内に受取る構成が用いられてもよ
い。

【００７３】なお、電圧発生回路２ａ，２ｂ，４ａおよ
び４ｂは、非選択時電圧発生動作を停止させるように構
成されてもよく、また、これらの電圧は外部から与えら
れてもよい（電圧発生回路はこの場合、電圧パッドに対
応する）。

【００７４】以上のように、この発明の実施の形態１に
従えば、動作モードに応じて、ＭＯＳトランジスタのバ
ックゲートに与えられる電圧レベルを調整しているた
め、動作速度に合せて、ＭＯＳトランジスタのスイッチ
ング速度を調整するとともに、サブスレッショルドリー
ク電流を調整することができ、高速動作および低消費電
流を実現することができる。

【００７５】［実施の形態２］図１４は、この発明の実
施の形態２に従う半導体集積回路装置の全体の構成を概
略的に示す図である。図１４においては、半導体集積回
路装置として、携帯電話システムの構成が示される。図
１４において、半導体集積回路装置は、マイクロホン２
１を介して与えられる音声信号にたとえばＡＤＰＣＭな
どの圧縮処理を施し、かつ受信信号をたとえばＡＤＰＣ
Ｍ復号処理を行なって伸長してスピーカ２２へ再生音声
信号を出力する音声コーデック２０と、音声コーデック
２０から与えられた送信信号を周波数変換してアンテナ
２４を介して送信するとともに、アンテナ２４を介して
受信した受信信号の所定の周波数領域の信号を抽出して
音声コーデック２０へ与える送受信回路２３と、データ
通信時、図示しないパーソナルコンピュータのデータ信
号の変復調を行なって、音声コーデック２０と図示しな
いパーソナルコンピュータとの間でのデータ送受信を行
なうためのモデム２５と、音声コーデック２０および送
受信回路２３の動作を制御するとともに、入力装置２７
から与えられる動作モード指示信号に従ってこれらの音
声コーデック２０および送受信回路２３の動作モードを
制御する制御回路２６と、制御回路２６からの動作モー
ド指示信号（選択信号）に従って、音声コーデック２０
に含まれるＭＯＳトランジスタのバックゲート電圧ＶＧ
ＮおよびＶＧＰの電圧レベルを変換する電圧発生回路２
８を含む。この電圧発生回路２８からのバックゲート電
圧ＶＧＰおよびＶＧＮは、また、送受信回路２３へも与
えられる。

【００７６】送受信回路２３は、デジタル携帯電話シス
テムにおいては、送信信号および受信信号の時分割多重
化、周波数変復調（ＱＰＳＫ変復調）、搬送波への重畳
および搬送波の除去、ならびにバンドパスフィルタ処理
などを行なう。一例として、この送受信回路２３に含ま
れるＭＯＳトランジスタのバックゲートバイアスの切換
えは以下の様に行なわれる。これらの処理は、信号の送
受信時においては、同一速度で行なわれるため、この送
受信回路２３に含まれるＭＯＳトランジスタは、信号の
送受信時においては、高速モードで動作し、バックゲー
トバイアスが浅くされる。一方送受信が行なわれないス
タンバイ状態においては、この送受信回路２３における
ＭＯＳトランジスタのバックゲートバイアスが深くさ
れ、サブスレッショルドリーク電流が低減される。した
がって、この場合には、この送受信回路２３は、構成要
素のＭＯＳトランジスタのバックゲートバイアスが２つ
の状態で切換えられる。

【００７７】一方、音声コーデック２０は、その送受信
すべき信号の内容に応じて、処理速度を変更することが
できるため、電圧発生回路２８からＭＯＳトランジスタ
のバックゲートへ与えられるバックゲート電圧ＶＧＮお
よびＶＧＰは、制御回路２６の制御の下に、各動作モー
ドに応じて切換えられる。

【００７８】図１５は、図１４に示す入力装置２７の構
成の一例を示す図である。図１５において、入力装置２
７は、その半導体集積回路装置に対する電源の投入／遮
断を指令する電源キー２７ａと、送信番号、送信文字な
どを入力するテンキー２７ｂと、通信開始、通信終了な
どの動作モードを指定する操作キー２７ｃを含む。制御
回路２６は、この入力装置２７の各キーの押圧により、
指定された動作モードを検出し、この動作モードに応じ
た選択信号を発生して電圧発生回路２８へ与え、また制
御回路２６は、送受信回路２３において、動作状態が継
続しているか否かをも判定し、その判定結果に従って、
電圧発生回路２８から発生されるバックゲート電圧ＶＧ
ＮおよびＶＧＰの電圧レベルを調整する。次に、この図
１４に示す半導体集積回路装置の動作を図１６に示すフ
ロー図を参照して説明する。

【００７９】入力装置２７の操作キー２７ｃを介して通
信開始指示が与えられたか否かを制御回路２６が監視す
る（ステップＳ１）。通信開始が指示されておらず、ま
た電源キー２７ａが押圧されており、電源が投入されて
いる状態においては、制御回路２６は、電圧発生回路２
８に対し、バイアスが深い状態となるバックゲート電圧
ＶＮ２およびＶＰ２を選択するように指令する（ステッ
プＳ２）。

【００８０】操作キー２７ｃが操作され、通信開始が指
示された場合、まず、制御回路２６は、電圧発生回路２
８に対し、中速モードである接地電圧ＧＮＤおよび電源
電圧ＶＤＤを選択する指令を与える（ステップＳ３）。
音声コーデック２０は、中速モードで動作可能となる。
送受信回路２３は、この状態において、まだ深いバイア
ス状態に設定される。この通信開始の検出は、また受信
信号に含まれるリングトーン信号の検出によっても行な
われる。

【００８１】呼が発生している状態において、中速モー
ドでこの半導体集積回路装置が動作し、発呼側および被
呼側両者が、応答状態となるか否かが検出される（ステ
ップＳ４）。この呼確立は、送信時においては、相手側
から返送されるリングトーン信号の有無により検出され
る。受信側の場合には、操作キー２７ｃによるオフフッ
クキーの押圧を検出することにより行なわれる。

【００８２】次いで、送受信される信号が音声信号であ
るかたとえばパーソナルコンピュータに対するデータ信
号であるかの判定が行なわれる（ステップＳ５）。この
送受信すべき信号が音声信号であるかデータ信号である
かの検出は、通信開始後、受けた信号の周波数などの特
性を検出することにより行なわれる（ステップＳ５）。

【００８３】通信信号が、音声信号の場合、音声コーデ
ック２０は、高速で信号処理をする必要があるため、制
御回路２６は、電圧発生回路２８に対し、バックゲート
を最も浅い状態に設定するため、バックゲート電圧ＶＮ
１およびＶＰ１を選択するように電圧発生回路２８に対
し指令を与える。一方、通信信号がデータ信号の場合、
圧縮伸長処理において、音声に比べてデータの差分値は
小さく、高速処理する必要はなく、この電圧発生回路２
８からのバックゲート電圧は、中速状態の接地電圧ＧＮ
Ｄと電源電圧ＶＤＤに設定される。この状態で通信が実
行される（ステップＳ７）。

【００８４】ついで、制御回路２６は、この通信時にお
いて、送受信回路２３を監視し、無音状態が継続してい
るか否かを判定する（ステップＳ８）。無音状態が一定
時間継続していると判定した場合、音声コーデック２０
においては、無音状態の信号を、中速で伸長処理を行な
うことができるため、電圧発生回路２８に対し、そのバ
ックゲートバイアスを浅くするため、接地電圧ＧＮＤお
よびＶＤＤを選択するように制御回路２６が指令を与え
る（ステップＳ９）。この電源電圧発生回路２８から音
声コーデック２０へバックゲート電圧の中速モードへの
設定は、無音状態が終了するまで継続される。

【００８５】ステップＳ１０において、無音状態が完了
したと判定されると、通信が継続されているか否かの判
定が行なわれる。また、ステップＳ８において、無音状
態が存在しないと判定された場合には、同様、ステップ
Ｓ１１へ移り、通信の完了か否かの判定が行なわれる。
この通信完了の検出は、送信側においては、操作キー２
７ｃの操作（オンフックキー操作）により行なわれる。
通信が継続している場合には、再びステップＳ７へ戻
る。一方、通信が完了すると、ステップＳ２へ移り、電
圧発生回路２８から発生される電圧が、バイアス状態の
深い電圧ＶＮ２およびＶＰ２が選択される。

【００８６】この動作モードに応じてバックゲート電圧
を切換える場合、たとえばバックゲート電圧の切換えに
１０ｍｓ要したとしても、人間の聴感においては、この
ような時間は極めて短時間であり、バイアス切換え時に
おいて、仮にノイズが生じても、何ら問題は生じない。
データ信号送信時においては、このモード切換えの処理
状態は、ほぼ存在せず、また生じても、中速モードで音
声コーデック２０が動作しており、バックゲート電圧の
切換えは行なわれないため、何ら問題は生じない。

【００８７】以上のように、この発明の実施の形態２の
携帯電話システムにおいて、各動作モードに応じて、バ
ックゲート電圧の電圧レベルを切換えることにより、処
理に応じて最適速度で最適の電流駆動力で動作させるこ
とができ、低消費電流で処理性能が改善された携帯電話
システムを実現することができる。

【００８８】［実施の形態３］図１７は、この発明の実
施の形態３に従う半導体集積回路装置の構成の全体を概
略的に示す図である。この図１７に示す半導体集積回路
装置は、ＰＤＡ（パーソナル・デジタル・アシツタン
ツ）などの携帯情報端末である。

【００８９】図１７において、半導体集積回路装置は、
動作指示、および情報などを入力しかつ演算処理結果を
表示する入力／表示装置３０と、この入力／表示装置３
０を介して与えられた指示信号およびデータに従って所
定の処理を行なう処理装置３２と、処理装置３２の情報
処理時における作業領域および保持すべき情報を記憶す
るメモリ３４と、処理装置３２の内部制御信号等を受
け、この処理装置３２の動作モードを検出し、動作モー
ドに対応する選択信号を発生する動作モード検出回路３
６と、この動作モード検出回路３６からの選択信号に従
って、処理装置３２に含まれるＭＯＳトランジスタのバ
ックゲート電圧ＶＧＮおよびＶＧＰの電圧レベルを変更
する電圧発生回路３８を含む。

【００９０】入力／表示装置３０は、アイコンなどによ
る動作モードを選択するためのメニューの表示および手
書き文字の入力などの入力インタフェースを有し、また
操作処理結果を表示する表示画面を有する。処理装置３
２は、この入力／表示装置３０から与えられた動作モー
ド指示および処理情報に従ってメモリ３４を利用して、
処理を行ない、その処理結果を入力／表示装置３０の表
示画面上に表示する。動作モード検出回路３６は、この
処理装置３２の動作モードのモード指示信号に従って実
行される動作モードを検出する。この場合、動作モード
検出回路３６は、たとえば、処理装置３２が、入力／表
示装置３０に対し、情報の入力を要求している場合、そ
の信号を用いて、入力情報を受ける動作モード状態にあ
ることを検出し、必要な情報が入力された場合には、処
理装置３２が、演算処理を行なうため、このとき処理装
置３２は、入力される表示装置３０に対し、演算処理中
であることを示す信号を出力するため、この信号を用い
て、動作モード検出回路３６は、演算処理動作モード中
であることを検出する。

【００９１】また、動作モード検出回路３６は、入力／
表示装置３０に対し、処理装置３２が演算結果データを
表示する場合、処理装置３２から入力／表示装置３０に
対し、情報の表示を出力することを示す信号が出力され
るため、動作モード検出回路３６は、この信号を検出し
て、表示モードであることを検出する。電圧発生回路３
８は、この動作モード検出回路３６からこの処理装置３
２の動作モードに従って発生される選択信号に従ってそ
の発生するバックゲート電圧ＶＧＮおよびＶＧＰを切換
える。

【００９２】図１８は、この電圧発生回路３８が発生す
るバックゲート電圧ＶＧＰおよびＶＧＮの電圧レベルを
示す図である。図１８に示すように、動作モード検出回
路３６は、４つの動作モードに応じて選択信号を発生す
る。この４つの動作モードは、処理装置３２が、演算処
理を行なうモード（高速モード）、処理装置３２が、演
算処理結果を入力／表示装置３０に表示する表示モード
（中速モード）、処理装置３２に対し入力／表示装置３
０から、動作モードおよび処理情報などの入力が行なわ
れる入力モード（ヒューマンインタフェースモード：低
速モード）、および入力／表示装置３０から何ら情報の
入力が行なわれない無入力モード（スタンバイモード）
である。このスタンバイモードについては、入力／表示
装置３０から、所定時間以上何ら情報が入力されない場
合においても、処理装置３２が、スタンバイモードに入
り、低消費電力モードとなる。

【００９３】演算処理モードにおいては、電圧発生回路
３８は、最もバックゲートバイアスが浅くなる電圧ＶＮ
１およびＶＰ１を選択して処理装置３２のＭＯＳトラン
ジスタのバックゲートへ与える。表示を行なう中速モー
ドにおいては、高速動作性は必要とされないため（人間
の目の感度から）、その処理装置３２は中速モードで動
作し、バックゲート電圧は接地電圧ＧＮＤと電源電圧Ｖ
ＤＤに設定される。入力モード（ヒューマンインタフェ
ースモード）においては、操作者が、入力／表示装置３
０を介して情報の入力を行ない、このときたとえば手書
き文字の入力などが行なわれるため、高速処理が必要と
されず、単に、処理装置３２は、この入力／表示装置３
０から操作者により入力される方法を、一旦メモリ３４
に格納する動作を行なうだけであり、低速動作で十分で
あり、そのバックゲートバイアスは深くされ、電圧ＶＮ
２およびＶＰ２が選択されて電圧発生回路３８から発生
される。

【００９４】スタンバイモード時においては、処理装置
３２は何ら処理を行なわず、ＭＯＳトランジスタはスイ
ッチング動作を行なわないため、低消費電力のために、
そのバックゲート電圧は最も深くされ、電圧ＶＮ３およ
びＶＰ３が選択される。この図１８に示すように、各動
作モードに応じて、バックゲート電圧レベルを調整する
ことにより、処理性能を損なうことなく低消費電流を実
現することができる。

【００９５】今、この図１７に示す半導体集積回路装置
において、メモリ３４、情報を保持するデータ保持モー
ドが指定されたとき、電池を電源としてデータの保持が
行なわれるが、この場合、低消費電流により、電池寿命
を長くする必要があり、スタンバイモードが設定され
て、バックゲートバイアスとして、電圧ＶＮ３およびＶ
Ｐ３が選択されてメモリ３４周辺回路へ与えられる。デ
ータ保持モードが指定されないときには、電源が完全に
遮断され、メモリ３４のＲＡＭ（ランダム・アクセス・
メモリ）などの揮発性メモリ情報は消去される。必要情
報を不揮発的に記憶する不揮発性メモリがメモリ３４と
して用いられている場合には、このデータ保持モードは
行なう必要はない。

【００９６】以上のように、この発明の実施の形態３に
従えば、携帯情報端末においても、演算処理モード、表
示モード、ヒューマンインタフェースモードおよびスタ
ンバイモードに応じて、この処理装置３２のＭＯＳトラ
ンジスタのバックゲートへ与えられる電圧レベルを調整
しているため、処理性能を損なうことなくサブスレッシ
ョルドリーク電流による不要な消費電流を低減すること
ができる。

【００９７】

【発明の効果】以上のように、この発明に従えば、複数
の動作モードを有する半導体集積回路装置において、Ｍ
ＯＳトランジスタのソース電圧を基準として、互いに極
性の異なる電圧を発生する電圧発生回路を設け、動作モ
ードに応じてこれらの複数の電圧の１つを選択して、Ｍ
ＯＳトランジスタのバックゲートへ与えるように構成し
ているため、ＭＯＳトランジスタのコントロールゲート
とバックゲートの間に必要以上に大きな電圧が印加され
ることがなく、ＭＯＳトランジスタの信頼性を損なうこ
となく、また動作モードに応じたスイッチング速度およ
び電流駆動量を有するＭＯＳトランジスタを容易に実現
することができる。また、バックゲート電圧として、接
地電圧ＧＮＤおよび電源電圧ＶＤＤを動作モードに応じ
て選択するように構成しているため、このソースおよび
バックゲートが同一電圧のときの動作性能を基準として
各バックゲート電圧レベルを設定することができ、設計
が容易となる。

【００９８】また、半導体集積回路装置の動作モードが
スタンバイモード、音声通信モードおよびデジタル通信
モードを含む場合、音声通信モード、ＭＯＳトランジス
タを最も浅いバイアス状態におくバックゲート電圧を選
択し、データ通信モードにおいては、中間のバックゲー
トバイアス状態におく電圧を選択しかつスタンバイモー
ド時には、最も深いバイアス状態におくバックゲート電
圧を選択することにより、携帯電話システムのような、
電池を電源として動作する半導体集積回路装置におい
て、サブスレッショルドリーク電流のような不必要な消
費電流を生じさせることなく最適な動作速度でＭＯＳト
ランジスタを動作させることができる。中速動作時に、
このＭＯＳトランジスタの必要以上の高速スイッチング
動作による電源電圧の変動などの誤動作を防止すること
ができ、処理性能を劣化させることなく正確に処理動作
を行なうことが可能となる。

【００９９】また、複数の動作モードが、演算処理モー
ド、演算処理結果を表示画面に表示する表示モード、お
よびユーザが処理データおよび動作モードを指定する信
号を入力するインタフェースモードを有するとき、各動
作モードに応じて、このＭＯＳトランジスタのバックゲ
ート電圧レベルを調整することにより、各動作モードに
応じて、最適動作速度でＭＯＳトランジスタを動作させ
ることができるとともに、サブスレッショルドリーク電
流による不要な電流消費を低減することができる。ま
た、複数のバイアス電圧のうち、ＭＯＳトランジスタの
ソース電圧と同じ電圧レベルの電圧を利用することによ
り、バックゲート電圧を発生する回路は、ＭＯＳトラン
ジスタのソース電圧発生部と共用することができ、回路
占有面積を低減できる。また、ソース電圧は、通常一定
電圧であり、このソース電圧とバックゲート電圧が同じ
場合のバックゲート効果が存在しない場合のＭＯＳトラ
ンジスタを基準として、ＭＯＳトランジスタを作成し、
動作モードに応じてそのしきい値電圧が最適値となるよ
うに、バックゲート電圧を容易に決定することができ、
必要とされる動作性能を有するＭＯＳトランジスタを容
易に実現することができる。

【０１００】また、ＣＭＯＳトランジスタのｐおよびｎ
ＭＯＳトランジスタ両者のバックゲート電圧をともに調
整することにより、入力信号のレベル変換などが生じる
ことなくまた信号の立上がりおよび立下がり時間も同様
に変化するため、ＣＭＯＳトランジスタのｐおよびｎＭ
ＯＳトランジスタの動作性能をともに調整して、動作速
度に合せて正確な動作を低消費電力で実現することがで
きる。

【０１０１】また、演算処理モード、表示モードおよび
ヒューマンインタフェースモードを有する動作モードに
おいてさらにスタンバイモード時にもバイアス電圧を調
整した場合、より柔軟に、動作モードに合せて、消費電
流量および動作速度を最適値に設定することができる。

【図面の簡単な説明】

【図１】 この発明の実施の形態１に従う半導体集積回
路装置の全体の構成を概略的に示す図である。

【図２】 （Ａ）は、図１に示すｐチャネルＭＯＳトラ
ンジスタの概略断面構造およびバックゲート電圧を示
し、（Ｂ）は、図１に示すｎチャネルＭＯＳトランジス
タの概略断面構造およびバックゲート電圧を示す図であ
る。

【図３】 （Ａ）は、図１に示す内部回路の高速動作モ
ード時のバックゲート電圧を示し、（Ｂ）は、中速モー
ド時におけるバックゲート電圧を示し、（Ｃ）は、低速
モード時におけるバックゲート電圧の印加態様をそれぞ
れ示す図である。

【図４】 （Ａ）は、図１に示す内部回路のサブスレッ
ショルドリーク電流が流れる経路を概略的に示す図であ
り、（Ｂ）は、図１に示す内部回路の消費電流と入力信
号の関係を概略的に示す図である。

【図５】 図１に示す電圧発生回路の発生するバックゲ
ート電圧としきい値電圧との関係を概略的に示す図であ
る。

【図６】 図１に示すバックゲート電圧ＶＰ２を発生す
る回路構成の一例を示す図である。

【図７】 図１に示すバックゲート電圧ＶＮ２を発生す
る電圧発生回路の構成の一例を図である。

【図８】 図１に示すバックゲート電圧ＶＮ１を発生す
る電圧発生回路の構成の一例を示す図である。

【図９】 図１に示すバックゲート電圧ＶＰ１を発生す
る電圧発生回路の構成の一例を示す図である。

【図１０】 図１に示すバックゲート電圧ＶＧＰを発生
する選択回路の構成の一例を示す図である。

【図１１】 図１に示すバックゲート電圧ＶＧＮを発生
する選択回路の構成の一例を示す図である。

【図１２】 図１に示すモード検出回路の構成を概略的
に示す図である。

【図１３】 図１に示すモード検出回路の他の構成を概
略的に示す図である。

【図１４】 この発明の実施の形態２に従う半導体集積
回路装置の全体の構成を概略的に示す図である。

【図１５】 図１４に示す入力装置の構成を概略的に示
す図である。

【図１６】 図１４に示す半導体集積回路装置の動作を
示すフロー図である。

【図１７】 この発明の実施の形態３に従う半導体集積
回路装置の全体の構成を概略的に示す図である。

【図１８】 図１７に示す電圧発生回路の発生するバッ
クゲート電圧と動作モードとの対応関係を示す図であ
る。

【図１９】 従来の半導体集積回路装置の構成を示す図
である。

【図２０】 図１９に示すバックゲート電圧レベルを示
す図である。

【図２１】 通常のＭＯＳトランジスタのサブスレッシ
ョルド電流特性を概略的に示す図である。

【図２２】 従来のＭＯＳトランジスタのバックゲート
電圧変更時の問題点を説明するための図である。

【符号の説明】

１ 内部回路、２ａ，２ｂ，４ａ，４ｂ 電圧発生回
路、３，５ 選択回路、１０ モード検出回路、Ｐ１，
Ｐ２，ＰＭ ｐチャネルＭＯＳトランジスタ、Ｎ１，Ｎ
２，ＮＭ ｎチャネルＭＯＳトランジスタ、２０ 音声
コーデック、２３送受信回路、２５ モデム、２６ 制
御回路、２７ 入力装置、２８ 電圧発生回路、３０
入力／表示装置，３２ 処理装置、３６ 動作モード検
出回路、３８ 電圧発生回路。

Claims (6)

【特許請求の範囲】
1. 【請求項１】 所定電圧を受けるソースとバックゲート
   とを有する絶縁ゲート型電界効果トランジスタを構成要
   素として含み、かつ複数の動作モードで動作可能な内部
   回路、 互いに電圧レベルが異なりかつ前記絶縁ゲート型電界効
   果トランジスタのソース電圧を基準として互いに極性の
   異なる電圧および前記ソース電圧と同一電圧レベルの電
   圧を含む複数のバイアス電圧を生成するバイアス電圧発
   生手段、 前記内部回路の動作モードを検出し、該検出した動作モ
   ードに応じた選択信号を発生する動作モード検出手段、
   および前記動作モード検出手段からの選択信号と前記バ
   イアス電圧発生手段からの複数のバイアス電圧とを受
   け、該受けた選択信号に従って前記複数のバイアス電圧
   のうちの１つを選択して前記絶縁ゲート型電界効果トラ
   ンジスタのバックゲートへ印加するバイアス電圧選択手
   段を備える、半導体集積回路装置。
2. 【請求項２】 前記複数の動作モードは、スタンバイモ
   ード、音声通信モードおよびデータ通信モードを含み、 前記バイアス電圧選択手段は、 前記検出動作モードが前記音声通信モードを示すとき前
   記複数のバイアス電圧のうち前記絶縁ゲート型電界効果
   トランジスタを第１のバイアス状態におく第１のバイア
   ス電圧を選択し、前記検出動作モードが前記データ通信
   モードを示すとき、前記絶縁ゲート型電界効果トランジ
   スタを前記第１のバイアス状態よりも深い第２のバイア
   ス状態におく第２のバイアス電圧を選択しかつさらに前
   記検出動作モードが前記スタンバイモードを示すとき前
   記絶縁ゲート型電界効果トランジスタを前記第２のバイ
   アス状態よりも深い第３のバイアス状態におく第３のバ
   イアス電圧を選択する手段を含み、前記第１のバイアス
   電圧と前記第３のバイアス電圧は前記絶縁ゲート型電界
   効果トランジスタのソース電圧を基準として極性が異な
   る、請求項１記載の半導体集積回路装置。
3. 【請求項３】 前記複数の動作モードは、与えられたデ
   ータに演算処理を施す演算処理モードと、ユーザがデー
   タを入力するインタフェースモードと、演算結果を表示
   画面に表示する表示モードとを有し、 前記バイアス電圧選択手段は、 前記検出動作モードが前記演算処理モードを示すとき前
   記複数のバイアス電圧のうち前記絶縁ゲート型電界効果
   トランジスタを第１のバイアス状態におく第１のバイア
   ス電圧を選択し、前記表示モードを示すとき前記絶縁ゲ
   ート型電界効果トランジスタを前記第１のバイアス状態
   よりも深い第２のバイアス状態におく第２のバイアス電
   圧を選択し、かつさらに前記インタフェースモードを示
   すとき前記絶縁ゲート型電界効果トランジスタを前記第
   ２のバイアス状態よりも深い第３のバイアス状態におく
   第３のバイアス電圧を選択する手段を含み、前記第１お
   よび第３のバイアス電圧は前記絶縁ゲート型電界効果ト
   ランジスタのソース電圧を基準として極性が異なる、請
   求項１記載の半導体集積回路装置。
4. 【請求項４】 前記第２のバイアス電圧は、前記絶縁ゲ
   ート型電界効果トランジスタのソース電圧と同じ電圧レ
   ベルである、請求項２または３記載の半導体集積回路装
   置。
5. 【請求項５】 前記絶縁ゲート型電界効果トランジスタ
   は、ｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳ
   トランジスタとを有するＣＭＯＳトランジスタを備え、
   前記バイアス電圧発生手段および前記バイアス電圧選択
   手段は、前記ｐチャネルＭＯＳトランジスタおよびｎチ
   ャネルＭＯＳトランジスタそれぞれに対して設けられる
   バイアス電圧発生回路およびバイアス電圧選択回路の組
   を含む、請求項１から４のいずれかに記載の半導体集積
   回路装置。
6. 【請求項６】 前記複数の動作モードはさらにスタンバ
   イモードを含み、前記バイアス電圧選択手段は、前記検
   出動作モードが前記スタンバイモードのとき、前記第３
   のバイアス電圧よりさらに深いバイアス状態を与える第
   ４のバイアス電圧を選択する、請求項３記載の半導体集
   積回路装置。