JP2006172264A - 半導体集積回路装置および信号処理システム - Google Patents
半導体集積回路装置および信号処理システム Download PDFInfo
- Publication number
- JP2006172264A JP2006172264A JP2004365689A JP2004365689A JP2006172264A JP 2006172264 A JP2006172264 A JP 2006172264A JP 2004365689 A JP2004365689 A JP 2004365689A JP 2004365689 A JP2004365689 A JP 2004365689A JP 2006172264 A JP2006172264 A JP 2006172264A
- Authority
- JP
- Japan
- Prior art keywords
- bias voltage
- circuit
- bias
- signal
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Power Sources (AREA)
Abstract
【解決手段】バイアス電圧制御回路103はタイミング設定情報104とカウンタ回路105を使って、バイアス電圧出力回路102が出力するバイアス電圧の放電動作を回路動作が行われる前に実施することで放電時間の隠蔽を行いシステムの応答速度の影響をなくし、低消費電力の半導体集積回路装置を実現する。
【選択図】図1
Description
図1は本発明の実施の形態1における構成図である。図1において、回路ブロック101は、今回ソース線または基板線にバイアス電圧を印加して待機モード時にリーク電流を抑制する対象のブロックである。回路ブロック101には、構成する全MOSトランジスタのソース線、または基板線をまとめたバイアス電圧入力端子102を備える。一般的にリーク電流を抑制するためには、NチャンネルMOSトランジスタの場合は、ソース線は+0.6V程度、基板は−0.6V程度、一方、PチャンネルMOSトランジスタの場合は、ソース線、基板ともに電源電圧となるため供給する電源電圧より低い電圧を、バイアス電圧出力回路107より出力する。このバイアス電圧出力回路107を制御するのが、バイアス電圧制御回路103である。バイアス電圧制御回路103は、回路ブロック101のバイアス電圧の充放電時間の情報を規定したタイミング設定104を入力し、この情報とカウンタ105を用いて外部から入力される動作要求信号106を起点としてバイアス制御信号を生成する。
図3は、本発明の実施の形態2における構成図である。図3の回路ブロック、バイアス出力回路、バイアス制御回路は、図1と同様の回路装置である。図3の特徴としては、バイアス制御信号を生成するタイミングは周期タイマー301で出力したタイマー信号302を使用する。図4に周期タイマーを用いた場合のタイミングチャートを示す。図4中のタイミング信号以外の動作要求信号、バイアス制御信号、バイアス電圧は、図2の仕様と同じとして説明する。図4(a)は、システム起動後、1回目の動作要求信号がアサートされた場合のタイミングチャート図である。図4(b)は、2回目以降の動作要求信号アサートされた場合のタイミングチャート図である。システム起動直後は、バイアス電圧は0Vで通常モードである。1回目の動作要求信号がネゲートされると、動作要求信号の立ち下がりタイミングでタイマーが動作し、タイマー信号がアサートされる。また、同タイミングでバイアス制御信号がHighとなりバイアス電圧が出力され通常モードから待機モードに遷移する。
102 バイアス電圧入力端子
103 バイアス電圧制御回路
105 カウンタ回路
106 動作要求信号
107 バイアス電圧出力回路
301 周期タイマー
Claims (3)
- MOSトランジスタを含んで構成され、構成する全MOSトランジスタのソース端子または基板の端子に対して電圧を印加するバイアス電圧入力端子を備えた回路ブロックと、
前記バイアス電圧入力端子に対して、外部から入力するバイアス選択信号に応じて、バイアス電圧か、または通常電圧を出力するバイアス電圧出力回路と、
バイアス電圧の充放電時間を記した設定値を入力し、バイアス電圧を印加する時間的区間を表すカウンタ出力信号を出力するカウンタ回路と、
前記カウンタ出力信号をもとに前記回路ブロックを使用することを要求する動作要求信号の発生に対してバイアス電圧の充放電動作を完了するように前記バイアス電圧出力回路にバイアス制御信号を出力するバイアス電圧制御回路と、
を備えた半導体集積回路装置。 - 周期的な信号を発生するタイマー回路を更に備え、
前記バイアス電圧制御回路は、前記タイマー回路から出力したタイマー信号に応じてバイアス制御信号を出力することを特徴とする請求項1記載の半導体集積回路装置。 - 請求項1または2のいずれかの半導体集積回路装置を搭載し、
複数の周辺デバイス、または複数のCPUで構成した信号処理システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004365689A JP2006172264A (ja) | 2004-12-17 | 2004-12-17 | 半導体集積回路装置および信号処理システム |
US11/302,372 US7375580B2 (en) | 2004-12-17 | 2005-12-14 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004365689A JP2006172264A (ja) | 2004-12-17 | 2004-12-17 | 半導体集積回路装置および信号処理システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006172264A true JP2006172264A (ja) | 2006-06-29 |
JP2006172264A5 JP2006172264A5 (ja) | 2008-01-17 |
Family
ID=36672934
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004365689A Pending JP2006172264A (ja) | 2004-12-17 | 2004-12-17 | 半導体集積回路装置および信号処理システム |
Country Status (2)
Country | Link |
---|---|
US (1) | US7375580B2 (ja) |
JP (1) | JP2006172264A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11183532A (ja) * | 1997-12-19 | 1999-07-09 | Seiko Epson Corp | 電源電圧監視装置及び方法並びに電源電圧監視処理プログラムを記録した記録媒体 |
WO2002065642A1 (fr) * | 2001-02-15 | 2002-08-22 | Hitachi,Ltd | Circuit integre a semi-conducteurs, systeme de traitement de donnees et appareil de terminal mobile de communication |
JP2002278659A (ja) * | 2001-03-22 | 2002-09-27 | Mitsubishi Electric Corp | 情報処理装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4387122B2 (ja) | 1996-11-21 | 2009-12-16 | 株式会社日立製作所 | 低電力プロセッサ |
JPH10261946A (ja) * | 1997-03-19 | 1998-09-29 | Mitsubishi Electric Corp | 半導体集積回路 |
JP3814385B2 (ja) * | 1997-10-14 | 2006-08-30 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
JP2001186007A (ja) * | 1999-12-24 | 2001-07-06 | Sharp Corp | 金属酸化膜半導体トランジスタ回路およびそれを用いた半導体集積回路 |
JP2003031681A (ja) * | 2001-07-16 | 2003-01-31 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
KR100542398B1 (ko) * | 2001-12-04 | 2006-01-10 | 주식회사 하이닉스반도체 | 전압 공급 회로 |
JP4321678B2 (ja) * | 2003-08-20 | 2009-08-26 | パナソニック株式会社 | 半導体集積回路 |
-
2004
- 2004-12-17 JP JP2004365689A patent/JP2006172264A/ja active Pending
-
2005
- 2005-12-14 US US11/302,372 patent/US7375580B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11183532A (ja) * | 1997-12-19 | 1999-07-09 | Seiko Epson Corp | 電源電圧監視装置及び方法並びに電源電圧監視処理プログラムを記録した記録媒体 |
WO2002065642A1 (fr) * | 2001-02-15 | 2002-08-22 | Hitachi,Ltd | Circuit integre a semi-conducteurs, systeme de traitement de donnees et appareil de terminal mobile de communication |
JP2002278659A (ja) * | 2001-03-22 | 2002-09-27 | Mitsubishi Electric Corp | 情報処理装置 |
Also Published As
Publication number | Publication date |
---|---|
US20060176100A1 (en) | 2006-08-10 |
US7375580B2 (en) | 2008-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8055924B2 (en) | Semiconductor integrated circuit and electric power supply controlling method thereof | |
US6976181B2 (en) | Method and apparatus for enabling a low power mode for a processor | |
US8468373B2 (en) | Modifying performance parameters in multiple circuits according to a performance state table upon receiving a request to change a performance state | |
JP2007148952A (ja) | 半導体集積回路 | |
JP2005141828A (ja) | 半導体記憶装置 | |
TW516214B (en) | Semiconductor device | |
US7263622B2 (en) | Power-saving device for controlling circuit operation, and information processing apparatus | |
US7023757B2 (en) | Semiconductor device | |
EP3189394B1 (en) | Supply voltage node coupling using a switch | |
EP2557479A2 (en) | Adjustable body bias circuit | |
JP2006172264A (ja) | 半導体集積回路装置および信号処理システム | |
JP2006172264A5 (ja) | ||
JP2017138785A (ja) | メモリを制御する制御装置及びその制御方法 | |
JP5697777B2 (ja) | データ処理システム | |
JP2010118133A (ja) | 半導体メモリ装置 | |
JP2003150283A (ja) | 電力制御装置及び電力制御方法 | |
JP5507694B2 (ja) | データ処理装置およびデータ処理システム | |
AU2018295010B2 (en) | System and method for dynamic buffer sizing in a computing device | |
JP2008262360A (ja) | マイクロコンピュータ | |
US6647500B1 (en) | System and method to generate a float voltage potential at output when first and second power supplies fail to supply power at the same time | |
JP2007164433A (ja) | 情報処理装置 | |
JP2007316805A (ja) | 半導体集積回路 | |
WO2020031254A1 (ja) | 画像処理装置 | |
KR20240041971A (ko) | 다양한 전력 상태를 갖는 디바이스에 대한 계층적 상태 저장 및 복원 | |
JP2001318879A (ja) | 集積回路およびその制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071004 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071012 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091216 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100428 |