JP2017138785A - メモリを制御する制御装置及びその制御方法 - Google Patents
メモリを制御する制御装置及びその制御方法 Download PDFInfo
- Publication number
- JP2017138785A JP2017138785A JP2016019033A JP2016019033A JP2017138785A JP 2017138785 A JP2017138785 A JP 2017138785A JP 2016019033 A JP2016019033 A JP 2016019033A JP 2016019033 A JP2016019033 A JP 2016019033A JP 2017138785 A JP2017138785 A JP 2017138785A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- sram
- mode
- control
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 238000012545 processing Methods 0.000 claims abstract description 158
- 230000006870 function Effects 0.000 claims abstract description 24
- 230000007704 transition Effects 0.000 claims description 35
- 230000003111 delayed effect Effects 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 13
- 238000013461 design Methods 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 3
- MHABMANUFPZXEB-UHFFFAOYSA-N O-demethyl-aloesaponarin I Natural products O=C1C2=CC=CC(O)=C2C(=O)C2=C1C=C(O)C(C(O)=O)=C2C MHABMANUFPZXEB-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3275—Power saving in memory, e.g. RAM, cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3243—Power saving in microcontroller unit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Sources (AREA)
- Static Random-Access Memory (AREA)
- Memory System (AREA)
Abstract
Description
以下、本発明を実施するための形態について図面を用いて説明する。以下では、スキャン、プリント、コピーなどの複数の機能を有するMFP(デジタル複合機)を例にしてメモリの省電力制御を説明する。また、以下では、省電力制御されるメモリとしてSRAMを例に挙げて説明する。また、メモリの電力状態を表す際に、第1の電力状態のことを通常モードと呼び、第1の電力状態よりも省電力な第2の電力状態のことを低電力モードと呼ぶ。また、低電力モードのことをRSモード(レジュームスタンバイモード)とも呼ぶ。RSモードは、メモリモジュールにおけるメモリセルアレイを除く周辺回路への電力を遮断することで省電力を実現するモードである。これらの詳細については後述する。
実施形態1は、画像処理モジュールの内部に備えられるSRAM_RS制御部404を用いてRS信号の遅延制御を行う形態を示した。実施形態2では、RS信号の遅延を画像処理モジュールの内部に備えられるSRAM_RS制御部404以外で行う場合について説明する。
これまでの実施形態では、各画像処理モジュールに各々備えられたSRAM_RS制御部404が、画像処理モジュールに設定される動作モードに応じて、SRAMコアをRSモードから通常モードへ遷移させるか否かを決定した。そして、SRAM_RS制御部404が、SRAMコアへのRS信号の供給とクロックの供給タイミングとを制御できることを説明した。本実施形態では、複数の画像処理パイプラインが画像処理部102に存在し、動作モードによりそれらを選択して使い分ける構成を説明する。例えば、カラー画像処理と、モノクロ画像処理とで、それぞれ用いる画像処理モジュール群が分岐するような構成において、ラッシュカレントを緩和するためにデイジーチェーンでRS信号を伝達するような構成を説明する。本実施形態では、画像処理部102内に、動作パス判定部1013を備えることにより、各画像処理モジュールが状態モード判定部406を備えていない場合であっても、前述の実施形態と同様の効果が得られる例を説明する。
上記した実施形態では、本発明の情報処理装置としてMFPについて説明したが、パーソナルコンピュータやサーバなどの情報処理装置であっても良い。また、上記した実施形態では、機能モジュールとして画像処理モジュールを用いる場合の例を挙げて説明したが、これに限られるものではない。所定の機能モジュール内にメモリが含まれているような構成であれば、いずれの形態においても適用することができる。
Claims (12)
- 制御信号に応じて第1の電力状態と前記第1の電力状態より省電力な第2の電力状態との間を移行可能なメモリを有する複数の機能モジュールを有する制御装置であって、
前記複数の機能モジュールのうち、機能モジュールが有する機能を用いた処理が行なわれる機能モジュールのメモリに対して、前記制御信号に基づく前記電力状態の移行を指示する第1の信号を出力するように制御する制御手段を有することを特徴とする制御装置。 - 前記複数の機能モジュールはそれぞれ前記制御手段を有し、
前記制御手段は、前記機能モジュールが有する機能を用いた処理が行なわれるか否かを示す動作モード信号と、前記制御信号とを入力する入力部と、
前記入力部で入力された前記動作モード信号が、前記機能モジュールが有する機能を用いた処理が行なわれることを示す場合、前記入力部に入力された前記制御信号を前記第1の信号として該機能モジュールのメモリに出力する出力部と
をさらに有することを特徴とする請求項1に記載の制御装置。 - 前記出力部は、前記入力部で入力された前記動作モード信号が、前記機能モジュールが有する機能を用いた処理が行なわれることを示さない場合、前記機能モジュールのメモリに対して前記第1の信号を出力しないことを特徴とする請求項2に記載の制御装置。
- 前記出力部は、前記入力部で入力された前記動作モード信号が、前記機能モジュールが有する機能を用いた処理が行なわれることを示さない場合、前記機能モジュールのメモリに対して前記電力状態の移行を指示しない第2の信号を出力することを特徴とする請求項2または3に記載の制御装置。
- 前記出力部は、前記入力部に入力された前記制御信号を、一定の遅延をさせた後に後段の機能モジュールに出力することを特徴とする請求項2から4のいずれか一項に記載の制御装置。
- 前記制御手段は、前記第1の信号を出力する前に前記メモリへのクロック信号の供給を制御することを特徴とする請求項2から5のいずれか一項に記載の制御装置。
- 前記制御信号の伝達経路上において配置される、前記機能モジュールに入力させる制御信号を遅延させる遅延手段をさらに有し、
前記入力部は、前記遅延手段によって遅延された制御信号を入力することを特徴とする請求項2に記載の制御装置。 - 前記機能モジュールは、第1の処理で用いられる第1の機能モジュールと、前記第1の処理とは異なる第2の処理で用いられる第2の機能モジュールとを含み、
前記制御手段は、前記第1の処理が行なわれるか前記第2の処理が行なわれるかを示す動作モード信号に応じて前記第1の信号を前記第1の機能モジュールに出力するか前記第2の機能モジュールに出力するかを切り替えることを特徴とする請求項1に記載の制御装置。 - 前記制御手段は、前記動作モード信号が前記第1の処理が行なわれることを示す場合、前記第1の機能モジュールに前記第1の信号を出力し、前記第2の機能モジュールに前記第2の機能モジュールのメモリに対して前記電力状態の移行を指示しない第2の信号を出力することを特徴とする請求項8に記載の制御装置。
- 前記第1の電力状態は、前記メモリに含まれるメモリセルアレイを除く周辺回路への電力の供給を停止した状態であることを特徴とする請求項1から9のいずれか一項に記載の制御装置。
- 前記機能モジュールは、画像処理モジュールであることを特徴とする請求項1から10のいずれか一項に記載の制御装置。
- 制御信号に応じて第1の電力状態と前記第1の電力状態より省電力な第2の電力状態との間を移行可能なメモリを有する複数の機能モジュールを有する制御装置における制御方法であって、
前記複数の機能モジュールのうち、機能モジュールが有する機能を用いた処理が行なわれる機能モジュールのメモリに対して、前記制御信号に基づく前記電力状態の移行を指示する第1の信号を出力するように制御する制御ステップを有することを特徴とする制御方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016019033A JP6590718B2 (ja) | 2016-02-03 | 2016-02-03 | 情報処理装置及びその制御方法 |
US15/416,333 US10754415B2 (en) | 2016-02-03 | 2017-01-26 | Control apparatus that controls memory and control method thereof |
CN201710063701.3A CN107068177B (zh) | 2016-02-03 | 2017-02-03 | 控制存储器的控制设备及其控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016019033A JP6590718B2 (ja) | 2016-02-03 | 2016-02-03 | 情報処理装置及びその制御方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017138785A true JP2017138785A (ja) | 2017-08-10 |
JP2017138785A5 JP2017138785A5 (ja) | 2019-03-14 |
JP6590718B2 JP6590718B2 (ja) | 2019-10-16 |
Family
ID=59385551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016019033A Active JP6590718B2 (ja) | 2016-02-03 | 2016-02-03 | 情報処理装置及びその制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10754415B2 (ja) |
JP (1) | JP6590718B2 (ja) |
CN (1) | CN107068177B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10529135B2 (en) * | 2016-07-27 | 2020-01-07 | Google Llc | Low-power mode feature identification at a head mounted display |
US10691195B2 (en) | 2018-02-28 | 2020-06-23 | Qualcomm Incorporated | Selective coupling of memory to voltage rails based on operating mode of processor |
US12032839B2 (en) | 2020-07-01 | 2024-07-09 | Meta Platforms Technologies, Llc | Hierarchical power management of memory for artificial reality systems |
FR3145423A1 (fr) * | 2023-01-27 | 2024-08-02 | Stmicroelectronics International N.V. | Procédé de gestion de mémoire pour économiser de l'énergie |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007299355A (ja) * | 2006-05-08 | 2007-11-15 | Oki Electric Ind Co Ltd | マイクロプロセッサ |
JP2009157629A (ja) * | 2007-12-26 | 2009-07-16 | Toshiba Corp | 半導体集積回路装置および半導体集積回路装置のクロック制御方法 |
JP2010198718A (ja) * | 2009-01-29 | 2010-09-09 | Fujitsu Semiconductor Ltd | 半導体記憶装置、半導体装置及び電子機器 |
JP2012150593A (ja) * | 2011-01-18 | 2012-08-09 | Renesas Electronics Corp | 半導体装置 |
JP2013025843A (ja) * | 2011-07-21 | 2013-02-04 | Renesas Electronics Corp | 半導体装置 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5586307A (en) * | 1993-06-30 | 1996-12-17 | Intel Corporation | Method and apparatus supplying synchronous clock signals to circuit components |
US5818743A (en) * | 1995-04-21 | 1998-10-06 | Texas Instruments Incorporated | Low power multiplier |
JPH1132069A (ja) * | 1997-07-08 | 1999-02-02 | Ricoh Co Ltd | 画像記録装置 |
JP2004110961A (ja) * | 2002-09-19 | 2004-04-08 | Renesas Technology Corp | 電流駆動回路および半導体記憶装置 |
JP2007164822A (ja) | 2005-12-09 | 2007-06-28 | Renesas Technology Corp | 半導体集積回路装置 |
US8456515B2 (en) * | 2006-07-25 | 2013-06-04 | Qualcomm Incorporated | Stereo image and video directional mapping of offset |
US20090125640A1 (en) * | 2007-11-13 | 2009-05-14 | Sunwoo John | Ultrasmall portable computer apparatus and computing system using the same |
US8161304B2 (en) * | 2009-01-20 | 2012-04-17 | Microsoft Corporation | Power management for large memory subsystems |
WO2011080773A1 (en) | 2009-12-30 | 2011-07-07 | Daniele Balluchi | Controlling clock input buffers |
US8503264B1 (en) * | 2011-11-18 | 2013-08-06 | Xilinx, Inc. | Reducing power consumption in a segmented memory |
JP5988780B2 (ja) | 2012-08-31 | 2016-09-07 | キヤノン株式会社 | 画像形成システム、及び情報処理装置 |
KR20140038737A (ko) * | 2012-09-21 | 2014-03-31 | 삼성전자주식회사 | 반도체 장치 및 그에 따른 동작 클럭 게이팅 방법 |
JP2014067241A (ja) | 2012-09-26 | 2014-04-17 | Fujitsu Semiconductor Ltd | 半導体記憶装置及び電子装置 |
KR20150098649A (ko) * | 2012-12-22 | 2015-08-28 | 퀄컴 인코포레이티드 | 비-휘발성 메모리의 이용을 통한 휘발성 메모리의 전력 소비 감소 |
US9042196B2 (en) * | 2013-07-19 | 2015-05-26 | Kabushiki Kaisha Toshiba | Memory system and method of controlling memory system |
JP6495698B2 (ja) | 2014-03-20 | 2019-04-03 | 株式会社半導体エネルギー研究所 | 半導体装置、電子部品、及び電子機器 |
JP6381325B2 (ja) | 2014-07-11 | 2018-08-29 | キヤノン株式会社 | 印刷装置と印刷制御装置とを備える印刷システム |
-
2016
- 2016-02-03 JP JP2016019033A patent/JP6590718B2/ja active Active
-
2017
- 2017-01-26 US US15/416,333 patent/US10754415B2/en active Active
- 2017-02-03 CN CN201710063701.3A patent/CN107068177B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007299355A (ja) * | 2006-05-08 | 2007-11-15 | Oki Electric Ind Co Ltd | マイクロプロセッサ |
JP2009157629A (ja) * | 2007-12-26 | 2009-07-16 | Toshiba Corp | 半導体集積回路装置および半導体集積回路装置のクロック制御方法 |
JP2010198718A (ja) * | 2009-01-29 | 2010-09-09 | Fujitsu Semiconductor Ltd | 半導体記憶装置、半導体装置及び電子機器 |
JP2012150593A (ja) * | 2011-01-18 | 2012-08-09 | Renesas Electronics Corp | 半導体装置 |
JP2013025843A (ja) * | 2011-07-21 | 2013-02-04 | Renesas Electronics Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20170220094A1 (en) | 2017-08-03 |
CN107068177B (zh) | 2021-04-16 |
CN107068177A (zh) | 2017-08-18 |
US10754415B2 (en) | 2020-08-25 |
JP6590718B2 (ja) | 2019-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8468373B2 (en) | Modifying performance parameters in multiple circuits according to a performance state table upon receiving a request to change a performance state | |
US7429898B2 (en) | Clock signal generating circuit, semiconductor integrated circuit and method for controlling a frequency division ratio | |
KR100806284B1 (ko) | 동적 전압 스케일링을 적용한 고효율 프로세서 | |
JP6590718B2 (ja) | 情報処理装置及びその制御方法 | |
US7277976B2 (en) | Multilayer system and clock control method | |
US20110292448A1 (en) | Program execution control method | |
JP6711590B2 (ja) | メモリを制御する情報処理装置 | |
JP6590662B2 (ja) | メモリを制御する制御装置及びメモリの省電力制御方法 | |
JP4631385B2 (ja) | コントローラ、画像形成装置、及び電源制御方法 | |
US20190115827A1 (en) | Image forming apparatus, control method of image forming apparatus, and storage medium | |
EP3646162B1 (en) | System and method for dynamic buffer sizing in a computing device | |
JP2019003499A (ja) | 画像処理装置、その制御方法、及びプログラム | |
JP2007207121A (ja) | データ処理装置及びその制御方法 | |
JP2017102623A (ja) | メモリを備える機能モジュールを制御する制御装置及び機能モジュールへのアクセスを制御する制御方法 | |
CN117716331A (zh) | 具有变化的功率状态的设备的分级状态保存和恢复 | |
JP2017126239A (ja) | 情報処理装置、及び、情報処理装置の制御方法 | |
JP2011186731A (ja) | 電子回路、その制御方法及び画像形成装置 | |
JP2017207825A (ja) | 画像処理装置とその制御方法、及びプログラム | |
JP2018180748A (ja) | 画像処理装置の電源制御に用いるfetを動的制御する方法 | |
JPH11328011A (ja) | 記憶制御装置および情報処理機器 | |
JP2006039851A (ja) | プログラマブルコントローラ | |
JP2006262377A (ja) | 電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190131 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190131 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190814 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190820 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190917 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6590718 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |