JP6590662B2 - メモリを制御する制御装置及びメモリの省電力制御方法 - Google Patents

Description

本発明は、制御信号に従って第１の電力状態から第１の電力状態より消費電力が小さい第２の電力状態に移行可能なメモリの省電力制御方法に関するものである。

制御信号により低消費電力モードへの移行と低消費電力モードからの復帰とが可能なメモリがある（特許文献１）。このメモリは、レジュームスタンバイ信号（以下、ＲＳ信号）と呼ばれる制御信号を入力する入力ノードを有し、ＲＳ信号に従ってレジューム状態に移行したりスタンバイ状態に移行したりする。

また、特許文献１では、複数のメモリをデイジーチェーンで接続して、２つのメモリ間に設けられる遅延回路によって後段のメモリモジュールに入力される制御信号を遅延させる。これにより、複数のメモリモジュールが低消費電力モードから復帰する際に、突入電流が発生するのを緩和することができる。

特開２００７−１６４８２２号公報

プリント機能やスキャン機能などの複数の機能モジュールを有するＭＦＰ（Ｍｕｌｔｉｆｕｎｃｔｉｏｎ Ｐｅｒｉｐｈｅｒａｌ）などでは、使用していない機能モジュールでの消費電力を削減するために、機能モジュール毎に電力制御を行うことが好ましい。機能モジュール毎に電力制御を行うことが可能な構成とすれば、例えば、プリント機能を実行する場合には、スキャン機能を使用しないので、スキャン機能を実行する機能モジュールでの消費電力を削減することができる。

複数の機能モジュールを連携して動作させる場合には、複数の機能モジュールを共に省電力状態から復帰させる必要がある。例えば、コピー機能を実行しようとした場合、プリント機能を実行するときに使用されるプリント画像処理モジュールとスキャン機能を実行するときに使用されるスキャン画像処理モジュールとの両方を省電力状態から復帰させる必要がある。

しかしながら、複数の機能モジュールの各々が、独立してメモリに入力される制御信号を制御してしまうと、一の機能モジュールと別の機能モジュールのメモリモジュールが低消費電力モードから復帰するタイミングが重なってしまう。そうすると、複数の機能モジュールが省電力状態から復帰する際に、突入電流が発生してしまう。

そこで、本発明では、制御信号に従って第１の電力状態と第１の電力状態より省電力な第２の電力状態との間を移行可能なメモリを有する複数の機能モジュールを備える装置が省電力状態から復帰する際に、突入電流が発生するのを緩和することを目的とする。

本発明の制御装置は、制御信号を出力する制御部と、前記制御信号に従って第１の電力状態から前記第１の電力状態より省電力な第２の電力状態に移行するメモリと、を有する複数の処理部と、前記複数の処理部の各々に対して、前記メモリの前記第２の電力状態への移行を許可する調停部と、を備え、前記調停部は、前記第２の電力状態への移行を許可したメモリを有する処理部から当該メモリの前記第２の電力状態への移行の完了が通知されたことに従って、別の処理部に対して、前記メモリの前記第２の電力状態への移行を許可する。

本発明によれば、制御信号に従って第１の電力状態と第１の電力状態より省電力な第２の電力状態との間を移行可能なメモリを有する複数の機能モジュールを備える装置が省電力状態から復帰する際に、突入電流が発生するのを緩和する。

システム全体のブロック図である。 スキャン画像処理部のブロック図である。 モジュールＡのブロック図である。 ＳＲＡＭのブロック図を示す。 編集画像処理部のブロック図である。 ＲＳ調停部のブロック図である。 対象選択部がモード移行する画像処理部を決定するための真理表である。 クロック信号及び制御信号を出力するタイミングを示すタイミングチャートである。 ＲＳ調停部がレジューム状態への移行を許可するタイミングを示すタイミングチャートである。 ＲＳ調停部がスタンバイ状態への移行を許可するタイミングを示すタイミングチャートである。 第２実施形態のＲＳ調停部のブロック図である。 第２実施形態の対象選択部がモード移行する画像処理部を決定するための真理表である。 第２実施形態のＲＳ調停部がスタンバイ状態への移行を許可するタイミングを示すタイミングチャートである。

＜第１実施形態＞
以下、本発明を実施するための形態について図面を用いて説明する。以下では、スキャン、プリント、コピーなどの機能モジュールを複数備えるＭＦＰ（デジタル複合機）を例にしてメモリの省電力制御方法を説明する。

図１は、システム全体のブロック図である。ＭＦＰ１は、システム部１００、プリンタ部１０８、スキャナ部１０９、ブートＲＯＭ１１０、ＤＲＡＭ１１１、及び、操作部１１４を有する。

システム部１００は、ＣＰＵ１０１、ＣＧレジスタ部１０２、スキャン画像処理部１０３、プリント画像処理部１０４、及び、編集画像処理部１０５を有する。また、システム部１００は、スキャナＩＦ部１０６、プリンタＩＦ部１０７、ネットワークＩＦ部１１２、操作部ＩＦ部１１３、ＤＲＡＭＩＦ部１１５、及び、ＲＯＭＩＦ部１１６を有する。

プリンタ部１０８は、画像出力デバイスであり、スキャナ部１０９は、画像入力デバイスである。システム部１００とプリンタ部１０８とは、プリンタＩ／Ｆ部１０７を介して接続している。システム部１００とスキャナ部１０９とは、スキャナＩ／Ｆ部１０６を介して接続している。システム部１００は、プリンタ部１０８やスキャナ部１０９を制御することによって、画像データの読み取りや画像データの印刷を実現する。システム部１００内の各ユニットは、ＢＵＳ１１７を介して通信可能に接続されている。

ＣＰＵ１０１は、システム部１００内の各ユニットを制御する。ＣＰＵ１０１は、ＤＲＡＭ１１１に展開されたＯＳやアプリケーションプログラムを実行する。例えば、ＣＰＵ１０１は、スキャナ部１０９から入力される画像データをプリンタ部１０８へ出力するのを制御して、コピー機能を実現する。本実施形態では、ＣＰＵ１０１は、ＣＧレジスタ部１０２の値を設定して、スキャン画像処理部１０３、プリント画像処理部１０４、及び、編集画像処理部１０５で使用されるクロックの供給と停止とを制御する。

ＣＧレジスタ部１０２は、スキャン画像処理部１０３で使用されるクロックの供給と停止とを制御するレジスタ、及び、プリント画像処理部１０４で使用されるクロックの供給と停止とを制御するレジスタを備える。また、ＣＧレジスタ部１０２は、編集画像処理部１０５で使用されるクロックの供給と停止とを制御するレジスタを備える。ＣＧレジスタ部１０２の各レジスタの値は、ＣＰＵ１０１によって書き換えられる。システム部１００は、図示しないＰＬＬなどで逓倍されたクロックによって動作しており、スキャン画像処理部１０３、プリント画像処理部１０４及び編集画像処理部１０５も、そのクロックで動作している。

スキャン画像処理部１０３は、ＣＰＵ１０１による制御に従って各種画像処理を行う。具体的には、スキャン画像処理部１０３は、スキャナ部１０９で読み込まれた画像データに対して補正、加工、白紙判定などの各種処理を実行する回路である。プリント画像処理部１０４は、ＣＰＵ１０１による制御に従って各種画像処理を行う。具体的には、プリント画像処理部１０４は、プリント出力する画像データに対して、プリンタ部１０８に応じた画像処理補正、２値変換などの各種処理を実行する回路である。編集画像処理部１０５は、ＣＰＵ１０１による制御に従って各種画像処理を行う。具体的には、編集画像処理部１０５は、画像データの回転、変倍、色処理、トリミング・マスキング、２値変換、多値変換等の各種画像処理を行う。

ＲＯＭＩＦ部１１６は、ブートＲＯＭ１１０にアクセスするためのインターフェースモジュールである。システム部１００に電力が投入されたときに、ＣＰＵ１０１は、ＲＯＭＩＦ部１１６を介してブートＲＯＭ１１０にアクセスして、ブートＲＯＭ１１０内のブートプログラムを実行する。

ＤＲＡＭＩＦ部１１５は、ＤＲＡＭ１１１にアクセスするためのインターフェースモジュールである。ＤＲＡＭＩＦ部１１５は、ＤＲＡＭ１１１の設定や制御を行うためのレジスタを備えており、このレジスタは、ＣＰＵ１０１からアクセス可能である。

操作部ＩＦ部１１３は、ユーザが操作部１１４で行った操作指示を受け付けたり、操作結果を操作部１１４に表示したりする。

ネットワークＩＦ部１１２は、ＬＡＮカード等であり、不図示のＬＡＮ等のネットワークに接続して外部装置との間でデバイス情報や画像データを通信する。

図２は、スキャン画像処理部１０３のブロック図である。

ＣＰＵ１０１は、ＢＵＳ１１７を介してＣＧレジスタ部１０２にアクセスする。ＣＧレジスタ部１０２は、レジスタＡ＿ＣＧ＿ｒｅｇ２０１を有する。レジスタＡ＿ＣＧ＿ｒｅｇ２０１は、ＣＰＵ１０１によって書き込まれた値に応じて、画像処理回路２０５に入力されるクロック信号（Ａ＿ＣＬＫ）を制御するための信号（Ａ＿ＣＧ＿ＥＮ）を出力する。つまり、画像処理回路２０５に入力されるクロック信号（Ａ＿ＣＬＫ）の供給と停止とは、ＣＰＵ１０１がレジスタＡ＿ＣＧ＿ｒｅｇ２０１に書き込む値によって制御される。

スキャン画像処理部１０３は、ＲＳ制御部２０２と、画像処理回路２０５とを備えている。

ＲＳ制御部２０２は、ＲＳ要求部２０３と、ＣＬＫ＿ＲＳ制御部２０４と、ＣＧ（クロックゲーティングセル）２１４と、を備える。ＲＳ制御部２０２は、画像処理回路２０５に設けられるＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の動作モードを制御する。また、ＲＳ制御部２０２は、ＳＲＡＭへのクロックの供給と停止とを制御する。本実施形態のＳＲＡＭは、スタンバイ状態と、スタンバイ状態より消費電力が小さいレジューム状態と、を有する。

ＲＳ要求部２０３は、Ｓｅｑｕｅｎｃｅｒ２１７を備える。Ｓｅｑｕｅｎｃｅｒ２１７は、ステートマシンであり、レジスタＡ＿ＣＧ＿ｒｅｇ２０１から出力されるＡ＿ＣＧ＿ＥＮ信号に基づいて、Ａ＿ＲＳ＿ＲＥＱ信号の出力を制御する。Ａ＿ＲＳ＿ＲＥＱ信号は、ＲＳ調停部（調停回路）１１８に対して出力される。また、Ｓｅｑｕｅｎｃｅｒ２１７は、ＲＳ調停部１１８から出力されるＡ＿ＲＳ＿ＯＫ信号に基づいて、Ａ＿ＭＯＤＥ信号の出力を制御する。

ＣＬＫ＿ＲＳ制御部２０４は、Ｃｏｕｎｔｅｒ２１５と、レジスタｔ＿ｒｅｇ２１６と、を備える。Ｃｏｕｎｔｅｒ２１５は、カウンター回路である。Ｃｏｕｎｔｅｒ２１５は、ＳＲＡＭをレジューム状態にするためのＡ＿ＲＳ＿ｉｎ信号の出力タイミングを調整するために設けられている。Ｃｏｕｎｔｅｒ２１５は、ＣＬＫ＿ＲＳ制御部２０４からＣＧ＿ＥＮ信号が出力された後、所定時間の経過後に、Ａ＿ＲＳ＿ｉｎ信号が出力されるよう調整する。

レジスタｔ＿ｒｅｇ２１６の値は、ＣＰＵ１０１によって書き換え可能である。レジスタｔ＿ｒｅｇ２１６の値は、ＣＬＫ＿ＲＳ制御部２０４からＣＧ＿ＥＮ信号が出力された後、Ａ＿ＲＳ＿ｉｎ信号が出力されるまでの時間を示している。Ａ＿ＳＴＡＴ信号は、スキャン画像処理部１０３のＳＲＡＭが、レジューム状態かスタンバイ状態かを示す信号である。

ＣＧ２１４は、クロックジェネレータ２１７から出力されたクロック信号（ＣＬＫ）を、画像処理回路２０５の動作クロック（Ａ＿ＣＬＫ）として出力する。このＣＧ２１４は、ＣＧ＿ＥＮ信号に従って、Ａ＿ＣＬＫの供給と停止とを制御する。クロックジェネレータ２１７は、スキャナ画像処理部１０３に供給されるクロック信号（ＣＬＫ）を生成する。

画像処理回路２０５は、画像処理を行う回路であり、モジュールＡ２０６、モジュールＢ２０７、モジュールＣ２０８、及び、モジュールＤ２０９を有する。本実施形態では、４つのモジュールで説明するが、モジュールの数は４つより多くても４つより少なくてもよい。また、本実施形態では、画像処理回路２０５のみ図示して説明するが、画像処理回路２０５のような回路が複数あってもよい。

モジュールＡ、モジュールＢ、モジュールＣ、及びモジュールＤのそれぞれは、ＳＲＡＭブロック２１０、２１１、２１２及び２１３を有している。そして、各ＳＲＡＭブロックは、複数のＳＲＡＭを有する。

プリント画像処理部１０４の構成は、上記しスキャナ画像処理部１０３の構成と同様であるので、その説明を割愛する。

図３は、モジュールＡのブロック図である。モジュールＢ、Ｃ及びＤのそれぞれは、モジュールＡと同様の構成であるので、その説明を割愛する。

モジュールＡは、ＳＲＡＭ１ ３０１、ＳＲＡＭ２ ３０２、ＳＲＡＭ３ ３０３、及び、ＳＲＡＭ４ ３０４を有するＳＲＡＭブロック２１０と、画像処理回路であるＣＯＲＥ３０５と、を備える。ＳＲＡＭ１〜４は、ＣＯＲＥ３０５と接続される。

図３の破線が示すモジュールＡへの入力信号であるＡ＿ＲＳ＿ｉｎ信号は、ＳＲＡＭ１〜４の各々に入力される。Ａ＿ＲＳ＿ｉｎ信号がＨｉｇｈのときに、ＳＲＡＭ１〜４は、レジューム状態に移行する。ＳＲＡＭ１〜４は、Ａ＿ＲＳ＿ｉｎ信号に従ってスタンバイ状態とレジューム状態との間を移行可能である。ＳＲＡＭ１〜４は、レジューム状態に移行することで省電力状態になる。モジュールＡへの入力信号であるＡＭ＿ＣＬＫ信号は、クロック信号であり、ＳＲＡＭ１〜４及びＣＯＲＥ３０５に入力される。

モジュールＡからの出力信号であるＲＳ１信号は、ＳＲＡＭ１に入力されるＡ＿ＲＳ＿ｉｎ信号をバッファセル３０６〜３０８で遅延させた信号である。ＲＳ１信号は、ＳＲＡＭブロックの中で最も記憶容量が大きいＳＲＡＭから生成される。本実施形態では、ＳＲＡＭ１がＳＲＡＭ２〜４より記憶容量が大きいので、ＲＡＭ１からＲＳ１信号が出力される。

ＳＲＡＭの記憶容量の大きさと、レジューム状態への移行やレジューム状態からの復帰にかかる時間とには相関関係があり、記憶容量が大きければ大きいほどＲＳ信号が出力されるまでの時間が長くなるようにバッファセルなどを用いて遅延時間を作り出す。これは、ＳＲＡＭの記憶容量が大きければＳＲＡＭを構成するメモリアレイ部や周辺回路の規模も大きくなるので、それらが動作可能な状態まで内部の電源ノードや信号ノードが安定化するまでに多くの時間を必要とするからである。このように、モジュールＡに入力されたＡ＿ＲＳ＿ｉｎ信号は、電源などが安定化するのを待って、ＲＳ１信号として出力される。

図４は、ＳＲＡＭのブロック図を示す。図４では、ＳＲＡＭ１を例にＳＲＡＭの構成を説明する。ＳＲＡＭ２〜３の構成は、ＳＲＡＭ１の構成と同様であるので、その説明を割愛する。入力信号は、ＣＳ、ＷＥ、ａｄｄｒ、ｄａｔａ＿ｉｎ、ＡＭ＿ＣＬＫ及びＡ＿ＲＳ＿ｉｎであり、出力信号はｄａｔａ＿ｏｕｔ及びＲＳ１である。

制御部４０１は、ＣＳ信号やＷＥ信号からメモリ動作のタイミング信号を生成するタイミング制御回路を備える。また、制御部４０１は、ワードドライバ部４０２とカラム部４０３の電源をＡ＿ＲＳ＿ｉｎ信号に従って制御し、Ａ＿ＲＳ＿ｉｎ信号がＨｉｇｈのときに、ワードドライバ部４０２とカラム部４０３との電力を遮断する回路を備える。さらに、制御部４０１のＡ＿ＲＳ＿ｉｎ信号を制御しない部分についてもＡ＿ＲＳ＿ｉｎ信号がＨｉｇｈのときに電源を遮断することが可能である。先述したように、Ａ＿ＲＳ＿ｉｎ信号は、制御部４０１やバッファセル３０６〜３０８で遅延させてＲＳ１信号として出力される。

ワードドライバ部４０２は、ａｄｄｒ信号をデコードして、メモリアレイ部４０４の中で活性化させる列（ロウ）を決定するブロックである。ワードドライブ４０２は、レジューム状態のときに電力が遮断される。

カラム部４０３は、ａｄｄｒ信号をデコードして、メモリアレイ部４０４のなかで活性化させる行（カラム）を決定するブロックである。カラム部４０３は、レジューム状態のときに電力が遮断される。

本実施形態では、レジューム状態に移行するときにワードドライバ４０２やカラム部４０３の電力遮断とクロック信号の発振とが重ならないようにすることで、メモリアレイ部４０４での電圧揺れを抑えることができる。

メモリアレイ部４０４は、スタティック型のメモリセルがマトリクス状に配置され、ワードドライバ部４０２とカラム部４０３とで決定されるメモリセルにデータを保持する。メモリアレイ部４０４は、レジューム状態ときにも通電されたままであり、これにより、レジューム状態でもデータを保持することができる。

図２において、モジュールＡから出力されたＲＳ１信号は、モジュールＢに入力され、ＳＲＡＭブロック２１１で最も記憶容量が大きいＳＲＡＭからＲＳ２信号として出力される。そのＲＳ２信号は、モジュールＣに入力される。同様に、モジュールＣからＲＳ３信号が出力されてモジュールＤに入力される。モジュールＤに最後に入力されたＲＳ３信号は、Ａ＿ＲＳ＿ｏｕｔ信号として出力されて、ＣＬＫ＿ＲＳ制御部２０２に入力される。このように、モジュールＡ〜Ｄがデイジーチェーンで接続されることによって、ＲＳ信号が、モジュールＡ〜Ｄに順番に入力される。

図５は、編集画像処理部１０５のブロック図である。

ＣＰＵ１０１は、ＢＵＳ１１７を介してＣＧレジスタ部１０２にアクセスする。ＣＧレジスタ部１０２は、レジスタＣ＿ＣＧ＿ｒｅｇ５１９を有する。レジスタＣ＿ＣＧ＿ｒｅｇ５１９は、ＣＰＵ１０１によって書き込まれた値に応じて、画像処理回路５０３に入力されるクロック信号（Ｃ＿ＣＬＫ）を制御するための信号（Ｃ＿ＣＧ＿ＳＷ＿ＥＮ）を出力する。つまり、画像処理回路５０３に入力されるクロック信号（Ｃ＿ＣＬＫ）の供給と停止とは、ＣＰＵ１０１がレジスタＣ＿ＣＧ＿ｒｅｇ５１９に書き込む値によって制御される。

編集画像処理部１０５は、ＣＬＫ供給検出部５０１と、ＲＳ制御部５０２と、画像処理回路５０３と、を備えている。

ＣＬＫ供給検出部５０１は、動作状態監視部５０４を備えている。動作状態監視部５０４は、画像処理回路５０３の動作状態を監視し、図示しない動作開始の信号（例えば、イネーブル信号など）と動作完了の信号（例えば、ステータス信号）に基づいて、画像処理回路５０３が動作中かどうかを判定する。動作中となる場合には、Ｃ＿ＣＧ＿ＨＷ＿ＥＮ信号をＬｏｗにして、スタンバイ状態への移行制御を行い、動作が終了した場合には、Ｃ＿ＣＧ＿ＨＷ＿ＥＮ信号をＨｉｇｈにして、レジューム状態への移行制御を行う。

ＲＳ制御部５０２には、スキャン画像処理部１０３のＲＳ制御部２０２と異なり、レジューム状態への移行のトリガとなる２つの信号（Ｃ＿ＣＧ＿ＳＷ＿ＥＮ信号、Ｃ＿ＣＧ＿ＨＷ＿ＥＮ信号）が入力される。

ＲＳ制御部５０２は、ＲＳ要求部５０５と、ＣＬＫ＿ＲＳ制御部５０７と、ＣＧ（クロックゲーティングセル）５１０と、を備える。ここでは、上記したＲＳ制御部２０２と違う箇所について説明する。

ＲＳ要求部５０５のＳｅｑｕｅｎｃｅｒ５０６は、Ｃ＿ＣＧ＿ＳＷ＿ＥＮ信号又はＣ＿ＣＧ＿ＨＷ＿ＥＮ信号に基づいて、Ｃ＿ＲＳ＿ＲＥＱ信号の出力を制御する。また、Ｓｅｑｕｅｎｃｅｒ５０６がＲＳ調停部１１８に出力するＣ＿ＣＡＵＳＥ信号は、Ｃ＿ＲＳ＿ＲＥＱ信号をＨｉｇｈにするときに出力される信号である。Ｃ＿ＣＡＵＳＥ信号は、レジューム状態への移行のトリガとなる信号がＣ＿ＣＧ＿ＳＷ＿ＥＮ信号であるのかＣ＿ＣＧ＿ＨＷ＿ＥＮ信号であるのかを示す信号である。本実施形態では、レジューム状態への移行のトリガが、Ｃ＿ＣＧ＿ＨＷ＿ＥＮ信号である場合に、Ｃ＿ＣＡＵＳＥ信号がＨｉｇｈになり、Ｃ＿ＣＧ＿ＳＷ＿ＥＮ信号である場合に、Ｃ＿ＣＡＵＳＥ信号がＬｏｗになる。なお、スキャン画像処理部１０３のように、ＣＰＵ１０１によるレジスタの設定に基づくトリガ（Ａ＿ＣＧ＿ＥＮ信号）のみであれば、Ａ＿ＣＡＵＳＥ信号は常にＬｏｗとなる。

図６は、ＲＳ調停部１１８の詳細ブロック図を示す。

ＲＳ調停部１１８は、各画像処理部に備えられるＲＳ要求部（２０３や５０５）からＲＳ＿ＲＥＱを受信し、ＲＳ＿ＯＫを返す。ＲＳ＿ＯＫは、複数の画像処理部のいずれか１つのＲＳ要求部に対して返される。つまり、ＲＳ調停部１１８の制御により、同時刻において、ＲＳ制御部によるレジューム状態への移行は、複数の画像処理部のいずれか１つで実行される。

ＲＳ調停部１１８は、対象選択部６０１と応答部６０２と対象接続部６０３とを備えている。

対象選択部６０１は、各ＲＳ要求部からＲＳ＿ＲＥＱ（Ａ＿ＲＳ＿ＲＥＱやＣ＿ＲＳ＿ＲＥＱ）とＣＡＵＳＥ（Ａ＿ＣＡＵＳＥやＣ＿ＣＡＵＳＥ）を受信し、レジューム状態への移行を実行するＲＳ要求部を決定する。決定されたＲＳ要求部は、ＳＥＬで示される。また、対象選択部６０１は、各ＲＳ要求部からのＲＳ＿ＲＥＱの論理和を取り、いずれかのＲＳ＿ＲＥＱがＨｉｇｈとなっていることを示すＲＥＱを生成する。

応答部６０２は、入力されるＲＥＱを、フリップフロップを介してＯＫを返す。これによりＯＫを生成する。

対象接続部６０３は、ＯＫをＳＥＬに基づいて決定されるＲＳ＿ＯＫに接続する。例えば、ＳＥＬがＡを示すときには、ＯＫはＡ＿ＲＳ＿ＯＫに接続される。接続されていないＢ＿ＲＳ＿ＯＫ及びＣ＿ＲＳ＿ＯＫは、Ｌｏｗとなる。

図７に対象選択部６０１の真理値表を示す。

真理値表において、各ＲＳ＿ＲＥＱ、及び各ＣＡＵＳＥは、対象選択部６０１の入力信号である。ＳＥＬは、入力信号に基づいて決定される対象選択部６０１の出力信号である。上位に記載される条件ほど、優先順位が高い条件である。図７においては、Ａ＿ＲＳ＿ＲＥＱがＨｉｇｈ且つＡ＿ＣＡＵＳＥがＨｉｇｈであると、ＳＥＬはＡを示す。以下同様に、ＳＥＬの値が決定される。なお、真理値表における、「−」は、Ｄｏｎ’ｔ Ｃａｒｅを表す。したがって、ＣＡＵＳＥがＨｉｇｈとなっているＲＳ＿ＲＥＱを優先的に対象として選択されることになる。なお、いずれのＲＳ＿ＲＥＱもＨｉｇｈでない場合にはＳＥＬはＮＯＮＥを示す。

図８は、クロック信号及び制御信号を出力するタイミングを示すタイミングチャートである。

スキャン画像処理部１０３の動作クロックであるＣＬＫは、クロックジェネレータ２１７から出力されるものであり、システム部１００の電源が投入されると常に発振されている。

まずは、ＳＲＡＭブロック２１０〜２１３のレジューム状態への移行シーケンスについて説明する。

時間ｔ０において、ＲＳ要求部２０３は、Ａ＿ＭＯＤＥ信号をレジューム状態への移行を示すＨｉｇｈにする。ＲＳ要求部２０３がＡ＿ＭＯＤＥ信号をＨｉｇｈにするタイミングは、ＲＳ調停部１１８からレジューム状態への移行の許可（Ａ＿ＲＳ＿ＯＫ：Ｈｉｇｈ）を得たときである。

時間ｔ１において、ＣＬＫ＿ＲＳ制御部２０４は、Ａ＿ＭＯＤＥ信号がＨｉｇｈになったことに従って、ＣＧ＿ＥＮ信号をＨｉｇｈにする。ＣＧ＿ＥＮ信号がＨｉｇｈになると、ＣＧ２１４は、Ａ＿ＣＬＫを停止する（クロック停止状態）。これにより、画像処理回路２０３のＡＭ＿ＣＬＫ、ＢＭ＿ＣＬＫ，ＣＭ＿ＣＬＫ，ＤＭ＿ＣＬＫが停止し、画像処理回路２０３内のＳＲＡＭへのクロック供給が停止される。

時間ｔ１でＣＧ＿ＥＮ信号がＨｉｇｈとなりＡ＿ＣＬＫが停止されてからｔ＿ｉｎ時間経過後の時間ｔ２において、ＣＬＫ＿ＲＳ制御部２０４は、Ａ＿ＲＳ＿ｉｎ信号をＨｉｇｈにする。これにより、ＳＲＡＭをレジューム状態に移行する際に、ＳＲＡＭに入力されるクロックが停止されているので、クロックのトグルによって電源電圧が揺れるのを防止することができる。

適切なｔ＿ｉｎ時間は、ＳＲＡＭの記憶保持容量によって変わり、容量が大きいほど時間が長くなる。そこで、ｔ＿ｒｅｇ２１６によってｔ＿ｉｎ時間を調整し、ＳＲＡＭの容量に適した時間を設定することができる。

時間ｔ２において、Ａ＿ＲＳ＿ｉｎ信号がＨｉｇｈとなると、セル・配線遅延によって時間ｔ３でＲＳ１信号がＨｉｇｈとなる。同様に、ＲＳ１信号がＨｉｇｈとなってからセル・配線遅延の後にＲＳ２信号がＨｉｇｈとなる。ＲＳ２信号がＨｉｇｈとなってからセル・配線遅延の後にＲＳ３信号がＨｉｇｈとなる。そして、ＲＳ３信号がＨｉｇｈとなってからセル・配線遅延の後に、時間ｔ４でＡ＿ＲＳ＿ｏｕｔ信号がＨｉｇｈとなり、画像処理回路２０５の全てのＳＲＡＭがレジューム状態となる。

次に、ＳＲＡＭのレジューム状態からの復帰シーケンスを説明する。

時間ｔ５よりも前で、ＲＳ要求部２０３は、Ａ＿ＭＯＤＥ信号がスタンバイ状態を示すＬｏｗにする。Ａ＿ＭＯＤＥ信号をＬｏｗにするタイミングは、後述するＲＳ要求部２０３の制御により、ＲＳ調停部１１８からスタンバイ状態への移行の許可を得たときである。

Ａ＿ＭＯＤＥ信号がＬｏｗになったことに従って、時間ｔ６において、ＣＬＫ＿ＲＳ制御部２０４は、Ａ＿ＲＳ＿ｉｎ信号をＬｏｗにする。すると、レジューム状態への移行と同様に、ＲＳ１信号、ＲＳ２信号、ＲＳ３信号、Ａ＿ＲＳ＿ｏｕｔ信号が順次Ｌｏｗになる。時間ｔ８でＰ＿ＲＳ＿ｏｕｔ信号がＬｏｗとなったときからｔ＿ｏｕｔ時間経過後の時間ｔ９に、ＣＬＫ＿ＲＳ制御部２０４は、ＣＧ＿ＥＮ信号をＬｏｗにする。

適切なｔ＿ｏｕｔ時間は、ＳＲＡＭの記憶保持容量によって変わり、容量が大きいほど時間が長くなる。そこで、ｔ＿ｒｅｇ２１６によってｔ＿ｏｕｔ時間を調整し、ＳＲＡＭの容量に適した時間を設定することができる。

ＣＧ＿ＥＮ信号がＬｏｗになったことに従って、ＣＧ２１４は、Ａ＿ＣＬＫを発振させて、画像処理回路２０３内のＳＲＡＭがレジューム状態からスタンバイ状態に移行する。

次に、図９を用いて、ＲＳ調停部１１８が各画像処理部のレジューム状態への移行を調整する方法について説明する。

時刻ｔ０より前に、ＣＰＵ１０１は、ＢＵＳ１１７を介してＣＧレジスタ部１０２のレジスタＡ＿ＣＧ＿ｒｅｇ２０１にアクセスして、Ａ＿ＣＧ＿ＥＮ信号を、クロック停止を示すＨｉｇｈにする。ＣＰＵ１０１がレジスタＡ＿ＣＧ＿ｒｅｇ２０１にアクセスするタイミングは、画像処理回路２０３が未使用状態であるとソフトウエアが判断したときである。

時刻ｔ１０において、ＲＳ要求部２０３は、Ａ＿ＣＧ＿ＥＮ信号のＨｉｇｈを検知し（Ｓｅｑｕｅｎｃｅｒ２１７はｒｓ＿ｒｅｑステートへ移行）、Ａ＿ＲＳ＿ＲＥＱをＨｉｇｈにして、ＲＳ調停部１１８にレジューム状態への移行の要求を出す。Ａ＿ＲＳ＿ＲＥＱがＨｉｇｈになると、ＲＳ調停部１１８のＲＥＱがＨｉｇｈとなる。

時刻ｔ１において、対象選択部６０１は、ＲＥＱのＨｉｇｈを検知して、図７に示した真理値表に基づいて、ＳＥＬを決定する。Ａ＿ＲＳ＿ＲＥＱのみＨｉｇｈであるため、ＳＥＬはＡを示す。また、応答部６０２は、ＲＥＱのＨｉｇｈにより、ＯＫをＨｉｇｈにする。また、ＳＥＬとＯＫの値により、対象接続部６０３はＡ＿ＲＳ＿ＯＫをＨｉｇｈにする。

時刻ｔ１２において、ＲＳ要求部２０３は、Ａ＿ＲＳ＿ＯＫのＨｉｇｈを検知して（Ｓｅｑｕｅｎｃｅｒ２１７はｒｓ＿ｄｏステートへ移行）、Ａ＿ＭＯＤＥをＨｉｇｈにする。これにより、スキャン画像処理部１０３において、図８で説明したように、レジューム状態への移行が開始する。

時刻ｔ１３において、ＲＳ要求部５０５は、Ｃ＿ＣＧ＿ＨＷ＿ＥＮのＨｉｇｈを検知し（Ｓｅｑｕｅｎｃｅｒ５０６はｒｓ＿ｒｅｑステートへ移行）、Ｃ＿ＲＳ＿ＲＥＱをＨｉｇｈにして、ＲＳ調停部１１８にレジューム状態への移行の要求を出す。Ｃ＿ＣＧ＿ＨＷ＿ＥＮがＨｉｇｈとなるのは、動作状態監視部５０４で画像処理回路５０３の動作完了を検知したためである。また、レジューム状態への移行要因がＣ＿ＣＧ＿ＨＷ＿ＥＮであるため、ＲＳ要求部５０５は、Ｃ＿ＣＡＵＳＥをＨｉｇｈにする。

しかし、スキャン画像処理部１０３において、レジューム状態への移行中であるから、対象接続部６０３は、Ｃ＿ＲＳ＿ＯＫをＨｉｇｈにしない。

時刻ｔ１４において、ＲＳ要求部２０３は、Ａ＿ＳＴＡＴ信号のＨｉｇｈを検知し（Ｓｅｑｕｅｎｃｅｒ２１７はｒｓ＿ｍｏｄｅへ移行）、Ａ＿ＲＳ＿ＲＥＱをＬｏｗにし、ＲＳ調停部１１８にレジューム状態への移行の完了を通知する。

時刻ｔ１５において、対象選択部６０１は、ＳＥＬで決定されたＡ＿ＲＳ＿ＲＥＱがＬｏｗとなることを検知し、再度、図７に示した真理値表に基づいて、ＳＥＬを決定する。Ｃ＿ＲＳ＿ＲＥＱのみＨｉｇｈであるため、ＳＥＬはＣを示す。また、ＳＥＬとＯＫの値により、対象接続部６０３はＡ＿ＲＳ＿ＯＫをＬｏｗにし、Ｃ＿ＲＳ＿ＯＫをＨｉｇｈにする。

時刻ｔ１６において、ＲＳ要求部５０５は、Ｃ＿ＲＳ＿ＯＫのＨｉｇｈを検知して（Ｓｅｑｕｅｎｃｅｒ５０６はｒｓ＿ｄｏステートへ移行）、Ｃ＿ＭＯＤＥをＨｉｇｈにする。これにより、編集画像処理部１０５において、レジューム状態への移行が開始する。

時刻ｔ１７において、ＲＳ要求部５０５は、Ｃ＿ＳＴＡＴ信号のＨｉｇｈを検知して（Ｓｅｑｕｅｎｃｅｒ５０６はｒｓ＿ｍｏｄｅへ移行）、Ｃ＿ＲＳ＿ＲＥＱをＬｏｗにし、ＲＳ調停部１１８にレジューム状態への移行の完了を通知する。

時刻ｔ１８において、対象選択部６０１は、ＳＥＬで決定されたＣ＿ＲＳ＿ＲＥＱがＬｏｗとなることを検知し、再度、ＳＥＬを決定し、ＮＯＮＥとなる。応答部６０２は、ＲＥＱがＬｏｗとなったので、ＯＫをＬｏｗにする。

次に、図１０を用いて、ＲＳ調停部１１８が各ＲＳ要求部のスタンバイ状態への移行を調整する方法について説明する。

時刻ｔ２０より前に、ＣＰＵ１０１は、ＢＵＳ１１７を介してＣＧレジスタ部１０２のレジスタＡ＿ＣＧ＿ｒｅｇ２０１にアクセスして、Ａ＿ＣＧ＿ＥＮ信号を、クロック供給を示すＬｏｗにする。ＣＰＵ１０１がレジスタＡ＿ＣＧ＿ｒｅｇ２０１にアクセスするタイミングは、画像処理回路２０３を使用すると判断したときである。また、同時に、動作状態監視５０４は、画像処理回路５０３の動作開始を検知して、Ｃ＿ＣＧ＿ＨＷ＿ＥＮをＬｏｗにしたとする。

時刻ｔ２０において、ＲＳ要求部２０３は、Ａ＿ＣＧ＿ＥＮのＬｏｗを検知し（Ｓｅｑｕｅｎｃｅｒ２１７はｎｏｒｍａｌ＿ｒｅｑステートへ移行）、Ａ＿ＲＳ＿ＲＥＱをＨｉｇｈにする。また、ＲＳ要求部５０５は、Ｃ＿ＣＧ＿ＨＷ＿ＥＮのＬｏｗを検知し（Ｓｅｑｕｅｎｃｅｒ５０６はｎｏｒｍａｌ＿ｒｅｑステートへ移行）、Ｃ＿ＲＳ＿ＲＥＱをＨｉｇｈにする。また、レジューム状態への移行要因がＣ＿ＣＧ＿ＨＷ＿ＥＮであるため、Ｃ＿ＣＡＵＳＥをＨｉｇｈにする。Ａ＿ＲＳ＿ＲＥＱとＣ＿ＲＳ＿ＲＥＱとがＨｉｇｈになることによって、ＲＥＱがＨｉｇｈとなる。

時刻ｔ２１において、対象選択部６０１は、ＲＥＱのＨｉｇｈを検知して、図７に示した真理値表に基づいて、ＳＥＬを決定する。図１０の例では、Ａ＿ＲＳ＿ＲＥＱとＣ＿ＲＳ＿ＲＥＱの２つが同時にＨｉｇｈとなっているが、Ｃ＿ＣＡＵＳＥがＨｉｇｈであるため、ＳＥＬはＣとなる。また、応答部６０２は、ＲＥＱのＨｉｇｈにより、ＯＫをＨｉｇｈにする。また、ＳＥＬとＯＫの値により、対象接続部６０３はＣ＿ＲＳ＿ＯＫをＨｉｇｈにする。したがって、ＲＳ要求部２０３は、ＲＳ要求部５０５のスタンバイ状態への移行が完了するまで待つことになる。

時刻ｔ２２において、ＲＳ要求部５０５は、Ｃ＿ＲＳ＿ＯＫのＨｉｇｈを検知して（Ｓｅｑｕｅｎｃｅｒ５０６はｎｏｒｍａｌ＿ｄｏステートへ移行）、Ｃ＿ＭＯＤＥをＬｏｗにする。これにより、編集画像処理部１０５において、スタンバイ状態への移行が開始する。

時刻ｔ２３において、ＲＳ要求部５０５は、Ｃ＿ＳＴＡＴ信号のＬｏｗを検知し（Ｓｅｑｕｅｎｃｅｒ５０６はｎｏｒｍａｌ＿ｍｏｄｅステートへ移行）、Ｃ＿ＲＳ＿ＲＥＱをＬｏｗにする。

時刻ｔ２４において、対象選択部６０１は、ＳＥＬで決定されたＣ＿ＲＳ＿ＲＥＱがＬｏｗとなることを検知し、再度、ＳＥＬを決定する。Ａ＿ＲＳ＿ＲＥＱのみＨｉｇｈであるため、ＳＥＬはＡを示す。また、ＳＥＬとＯＫの値により、対象接続部６０３はＣ＿ＲＳ＿ＯＫをＬｏｗにし、Ａ＿ＲＳ＿ＯＫをＨｉｇｈにする。

時刻ｔ２５において、ＲＳ要求部２０３は、Ａ＿ＲＳ＿ＯＫのＨｉｇｈを検知して（Ｓｅｑｕｅｎｃｅｒ２１７はｎｏｒｍａｌ＿ｄｏステートへ移行）、Ａ＿ＭＯＤＥをＬｏｗにする。これにより、スキャン画像処理部１０３において、スタンバイ状態への移行が開始する。

時刻ｔ２６において、ＲＳ要求部２０３は、Ａ＿ＳＴＡＴ信号のＬｏｗを検知して（Ｓｅｑｕｅｎｃｅｒ２１７はｎｏｒｍａｌ＿ｍｏｄｅへ移行）、Ａ＿ＲＳ＿ＲＥＱをＬｏｗにする。

時刻ｔ２７において、対象選択部６０１は、ＳＥＬで決定されたＡ＿ＲＳ＿ＲＥＱがＬｏｗとなることを検知し、再度、ＳＥＬを決定し、ＮＯＮＥとなる。応答部６０２は、ＲＥＱがＬｏｗとなったので、ＯＫをＬｏｗにする。

以上説明したように、各画像処理部に備えられるＲＳ制御部は、ＲＳ調停部に対してレジューム状態への移行の要求を出し、ＲＳ調停部から許可を得たことに基づいて、レジューム状態への移行を制御するようにした。これにより、複数の機能モジュール（複数の画像処理部）が同時にレジューム状態へ移行するのを防止することができる。また、ＲＳ調停部は、レジューム状態への移行の要求を出す際に、レジューム状態への移行の要因（ＣＰＵによるレジスタの設定によるか、ＨＷによる動作監視部の指示によるか）を同時に出すようにした。これにより、ＲＳ調停部は、要求の要因に応じて、優先的に許可を出す相手を制御することが可能である。これにより、レジューム状態からスタンバイ状態への復帰の順番を、復帰要因に基づいて決定することができる。なお、本実施形態では、２つのレジューム状態への移行の要求を調整する例と、２つのスタンバイ状態への移行の要求を調整する例とについて説明したが、これに限るものではない。例えば、スタンバイ状態への移行の要求とレジューム状態への移行の要求とを調整するものであっても良い。この場合、ＲＳ調停部に対して出力する信号（移行先情報）を、スタンバイ状態への移行の要求とレジューム状態への移行の要求とを区別し、ＲＳ調停部は、どちらの移行の要求を優先するかを予め設定しておけばよい。

＜第２実施形態＞
第１実施形態では、複数のモジュール間でスタンバイ状態への移行を調停する方法を説明した。

ＭＦＰには、スキャンやプリントといったリアルタイム性が高いエンジン系画像処理や、ＨＤＤスプール後に行われる編集系画像処理といった、大きく２つの画像処理を実行する。エンジン系画像処理の開始の遅れは、スキャンやプリントの開始時間の遅れにつながり、ユーザの待ち時間に直接的に影響するものである。編集系画像処理の開始の遅れは、エンジン系画像処理の開始の遅れほど、ユーザの待ち時間に直接的に影響しない。第２実施形態では、エンジン系画像処理のスタンバイ状態への移行を優先するケースについて説明する。

図１１に第２実施形態のＲＳ調停部１１８の詳細ブロック図を示す。

第２実施形態のＲＳ調停部１１８は、第１実施形態と異なり、ＰＲＩ＿ＲＥＧ１１０１を更に備える。ＰＲＩ＿ＲＥＧ１１０１以外の構成は、第１実施形態と同じであるので、その説明を割愛する。

ＰＲＩ＿ＲＥＧ１１０１は、ＣＰＵ１０１からアクセス可能で、優先する画像処理部を示す情報を保持するレジスタである。ＰＲＩ＿ＲＥＧ１１０１は、Ａ＿ＰＲＩ、Ｂ＿ＰＲＩ、Ｃ＿ＰＲＩを保持する。本実施形態では、Ａ＿ＰＲＩはスキャン画像処理部１０３の優先度を示し、Ｂ＿ＰＲＩはプリント画像処理部１０４の優先度を示し、Ｃ＿ＰＲＩは編集画像処理部１０５の優先度を示す。第２実施形態では、リアルタイム性が要求されるスキャン画像処理部１０３のＡ＿ＰＲＩと、プリント画像処理部１０４のＢ＿ＰＲＩとが、優先度が高いことを示すＨｉｇｈに設定されている。一方で、編集画像処理部１０５のＣ＿ＰＲＩは、優先度が低いことを示すＬｏｗに設定されている。

対象選択部１１０２は、各ＲＳ要求部からＲＳ＿ＲＥＱ（Ａ＿ＲＳ＿ＲＥＱやＣ＿ＲＳ＿ＲＥＱ）とＣＡＵＳＥ（Ａ＿ＣＡＵＳＥやＣ＿ＣＡＵＳＥ）とを受信する。そして、本実施形態では、対象選択部１１０２は、さらに、ＰＲＩ（Ａ＿ＰＲＩやＢ＿ＰＲＩ、Ｃ＿ＰＲＩ）を受信する。対象選択部１１０２は、ＲＳ＿ＲＥＱ、ＣＡＵＳＥ、及びＰＲＩに基づいて、スタンバイ状態への移行を許可するＲＳ要求部を選択する。応答部１１０３及び対象接続部１１０４は、第１実施形態と同様であるので、その説明を割愛する。

図１２に対象選択部１１０２の真理値表を示す。

真理値表の構成については、第１実施形態と同様である。図１２の真理表には、図７の真理表に、Ａ＿ＰＲＩ、Ｂ＿ＰＲＩ及びＣ＿ＰＲＩがさらに追加されている。図１２では、各ＰＲＩがＨｉｇｈを最優先となり、次に各ＣＡＵＳＥがＨｉｇｈのものを優先する制御が実現できる。本実施形態では、Ａ＿ＰＲＩとＢ＿ＰＲＩがＨｉｇｈであるとしたので、スキャン画像処理部１０３とプリント画像処理部１０４のスタンバイ状態への移行の要求を優先して応答することが実現される。

次に、図１３を用いて、第２実施形態のＲＳ調停部１１８が各ＲＳ要求部のスタンバイ状態への移行を調整する方法について説明する。

時刻ｔ３０より前に、ＣＰＵ１０１は、ＢＵＳ１１７を介してＲＳ調停部１１８のＰＲＩ＿ＲＥＧ１１０１にアクセスして、Ａ＿ＰＲＩとＢ＿ＰＲＩをＨｉｇｈに、Ｃ＿ＰＲＩをＬｏｗに設定する。そして、ＣＰＵ１０１は、ＢＵＳ１１７を介してＣＧレジスタ部１０２のレジスタＡ＿ＣＧ＿ｒｅｇ２０１にアクセスして、Ａ＿ＣＧ＿ＥＮ信号を、クロック供給を示すＬｏｗにする。また、同時に、動作状態監視５０４は、画像処理回路５０３の動作開始を検知して、Ｃ＿ＣＧ＿ＨＷ＿ＥＮをＬｏｗにする。

時刻ｔ３０において、ＲＳ要求部２０３は、Ａ＿ＣＧ＿ＥＮのＬｏｗを検知し（Ｓｅｑｕｅｎｃｅｒ２１７はｎｏｒｍａｌ＿ｒｅｑステートへ移行）、Ａ＿ＲＳ＿ＲＥＱをＨｉｇｈにする。また、ＲＳ要求部５０５は、Ｃ＿ＣＧ＿ＨＷ＿ＥＮのＬｏｗを検知し（Ｓｅｑｕｅｎｃｅｒ５０６はｎｏｒｍａｌ＿ｒｅｑステートへ移行）、Ｃ＿ＲＳ＿ＲＥＱをＨｉｇｈにする。また、スタンバイ状態への移行要因がＣ＿ＣＧ＿ＨＷ＿ＥＮであるため、Ｃ＿ＣＡＵＳＥをＨｉｇｈにする。Ａ＿ＲＳ＿ＲＥＱとＣ＿ＲＳ＿ＲＥＱのＨｉｇｈにより、ＲＥＱがＨｉｇｈとなる。

時刻ｔ３１において、対象選択部１１０２は、ＲＥＱのＨｉｇｈを検知して、図１２に示した真理値表に基づいて、ＳＥＬを決定する。この時、Ａ＿ＲＳ＿ＲＥＱとＣ＿ＲＳ＿ＲＥＱの２つが同時にＨｉｇｈとなっている。第１実施形態では、Ｃ＿ＣＡＵＳＥがＨｉｇｈとなっていたので、ＳＥＬはＣとした。本実施形態では、Ａ＿ＰＲＩがＨｉｇｈに設定されているため、Ａを優先すべきと判断し、ＳＥＬはＡとなる。また、応答部１１０３は、ＲＥＱのＨｉｇｈにより、ＯＫをＨｉｇｈにする。また、ＳＥＬとＯＫの値により、対象接続部１１０４は、Ａ＿ＲＳ＿ＯＫをＨｉｇｈにする。したがって、ＲＳ要求部５０５は、ＲＳ要求部２０３のスタンバイ状態への移行が完了するまで待つことになる。

時刻ｔ３２において、ＲＳ要求部２０３は、Ａ＿ＲＳ＿ＯＫのＨｉｇｈを検知して（Ｓｅｑｕｅｎｃｅｒ２１７はｎｏｒｍａｌ＿ｄｏステートへ移行）、Ａ＿ＭＯＤＥをＬｏｗにする。これにより、スキャン画像処理部１０３において、スタンバイ状態への移行が開始する。

時刻ｔ３３において、ＲＳ要求部２０３は、Ａ＿ＳＴＡＴ信号のＬｏｗを検知し（Ｓｅｑｕｅｎｃｅｒ２１７はｎｏｒｍａｌ＿ｍｏｄｅステートへ移行）、Ａ＿ＲＳ＿ＲＥＱをＬｏｗにする。

時刻ｔ３４において、対象選択部１１０２は、ＳＥＬで決定されたＡ＿ＲＳ＿ＲＥＱがＬｏｗとなることを検知し、再度、ＳＥＬを決定する。Ｃ＿ＲＳ＿ＲＥＱのみＨｉｇｈであるため、ＳＥＬはＣを示す。また、ＳＥＬとＯＫの値により、対象接続部１１０４はＡ＿ＲＳ＿ＯＫをＬｏｗにし、Ｃ＿ＲＳ＿ＯＫをＨｉｇｈにする。

時刻ｔ３５において、ＲＳ要求部５０５は、Ｃ＿ＲＳ＿ＯＫのＨｉｇｈを検知して（Ｓｅｑｕｅｎｃｅｒ５０６はｎｏｒｍａｌ＿ｄｏステートへ移行）、Ｃ＿ＭＯＤＥをＬｏｗにする。これにより、編集画像処理部１０５において、スタンバイ状態への移行が開始する。

時刻ｔ３６において、ＲＳ要求部５０５は、Ｃ＿ＳＴＡＴ信号のＬｏｗを検知して（Ｓｅｑｕｅｎｃｅｒ５０６はｎｏｒｍａｌ＿ｍｏｄｅへ移行）、Ｃ＿ＲＳ＿ＲＥＱをＬｏｗにする。

時刻ｔ３７において、対象選択部１１０２は、ＳＥＬで決定されたＣ＿ＲＳ＿ＲＥＱがＬｏｗとなることを検知し、再度、ＳＥＬを決定し、ＮＯＮＥとなる。応答部１１０３は、ＲＥＱがＬｏｗとなったので、ＯＫをＬｏｗにする。

以上説明したように、第２実施形態では、優先してスタンバイ状態に移行させる画像処理部を示すレジスタ（ＰＲＩ＿ＲＥＧ１１０１）をＲＳ調停部１１８に設けた。この構成によれば、画像処理部の特徴に応じて、スタンバイ状態への移行の優先度を設定することができる。その結果、エンジン系画像処理を実行するスキャナ画像処理部及びプリント画像処理部を優先的にスタンバイ状態へ移行をさせることが可能となり、ユーザの待ち時間の増加を抑制することができる。なお、本実施形態では、ＣＰＵ１０１がレジスタ（ＰＲＩ＿ＲＥＧ１１０１）を設定する例について説明したが、レジスタ（ＰＲＩ＿ＲＥＧ１１０１）の値は予め設定されてあっても良い。

（他の実施形態）
上記した実施形態では、本発明の情報処理装置としてＭＦＰについて説明したが、パーソナルコンピュータやサーバなどの情報処理装置であっても良い。

また、本発明の目的は、前述した実施形態の機能を実現するソフトウエアのプログラムコードを記録した記録媒体を、システムあるいは装置に供給するよう構成することによっても達成される。この場合、そのシステムあるいは装置のコンピュータ（またはＣＰＵやＭＰＵ）が記録媒体に格納されたプログラムコードを読出し実行することにより、上記機能が実現されることとなる。なお、この場合、そのプログラムコードを記憶した記録媒体は本発明を構成することになる。

プログラムコードを供給するための記録媒体としては、例えば、フレキシブルディスク、ハードディスク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、磁気テープ、不揮発性のメモリカード、ＲＯＭなどを用いることができる。

また、コンピュータが読出したプログラムコードを実行することにより、前述した実施形態の機能が実現される場合に限られない。例えば、そのプログラムコードの指示に基づき、コンピュータ上で稼働しているＯＳ（オペレーティングシステム）などが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれる。

さらに、記録媒体から読出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書込まれた後、前述した実施形態の機能が実現される場合も含まれる。つまり、プログラムコードがメモリに書込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部または全部を行い、その処理によって実現される場合も含まれる。

Claims (14)

1. 制御信号を出力する制御部と、前記制御信号に従って第１の電力状態から前記第１の電力状態より省電力な第２の電力状態に移行するメモリと、を有する複数の処理部と、前記複数の処理部の各々に対して、前記メモリの前記第２の電力状態への移行を許可する調停部と、を備え、
   前記調停部は、前記第２の電力状態への移行を許可したメモリを有する処理部から当該メモリの前記第２の電力状態への移行の完了が通知されたことに従って、別の処理部に対して、前記メモリの前記第２の電力状態への移行を許可する、ことを特徴とする制御装置。
2. 前記調停部は、前記第２の電力状態への移行を要求した順番に、前記処理部に前記メモリの前記第２の電力状態への移行を許可する、ことを特徴とする請求項１に記載の制御装置。
3. 前記調停部は、前記第２の電力状態への移行を許可した前記処理部から前記第２の電力状態への移行の完了が通知される前に、別の処理部に前記第２の電力状態の移行を許可しない、ことを特徴とする請求項１又は２に記載の制御装置。
4. 優先して前記第２の電力状態へ移行するべき処理部を示す情報を保持する保持手段をさらに備え、
   前記調停部は、前記複数の処理部から受信した前記第２の電力状態への移行の要求と前記保持手段に保持された情報とに基づいて、前記複数の処理部の何れか１つに前記第２の電力状態への移行を許可する、ことを特徴とする請求項１乃至３の何れか１項に記載の制御装置。
5. 前記複数の処理部の少なくとも１つは、前記調停部に対して電力状態の移行の要因を示す情報を出力し、
   前記調停部は、前記複数の処理部から受信した電力状態の移行の要求と前記電力状態の移行の要因を示す情報とに基づいて、前記複数の処理部の何れか１つに対して前記第２の電力状態への移行を許可する、ことを特徴とする請求項１乃至４の何れか１項に記載の制御装置。
6. 前記複数の処理部の少なくとも１つは、前記調停部に対して、前記第１の電力状態から前記第２の電力状態に移行するのか前記第２の電力状態から前記第１の電力状態に移行するのかを示す移行先情報を出力し、
   前記調停部は、前記複数の処理部から受信した電力状態の移行の要求と前記移行先情報とに基づいて、前記複数の処理部の何れか１つに対して電力状態の移行を許可する、ことを特徴とする請求項１乃至５の何れか１項に記載の制御装置。
7. 制御信号を出力する制御部と、前記制御信号に従って第１の電力状態から前記第１の電力状態より省電力な第２の電力状態に移行するメモリと、を有する複数の処理部と、前記複数の処理部の各々に対して、前記メモリの前記第２の電力状態への移行を許可する調停部と、を備え、
   前記調停部は、前記第２の電力状態への移行を許可した前記処理部から前記第２の電力状態への移行の完了が通知される前には、別の処理部に対して前記メモリの前記第２の電力状態の移行を許可しない、ことを特徴とする制御装置。
8. 前記調停部は、前記第２の電力状態への移行を要求した順番に、前記処理部に前記メモリの前記第２の電力状態への移行を許可する、ことを特徴とする請求項７に記載の制御装置。
9. 前記調停部は、前記第２の電力状態への移行を許可したメモリを有する処理部から、当該メモリの前記第２の電力状態への移行の完了が通知されたことに従って、別の処理部のメモリの前記第２の電力状態への移行を許可する、ことを特徴とする請求項７又は８に記載の制御装置。
10. 優先して前記第２の電力状態へ移行するべき処理部を示す情報を保持する保持手段をさらに備え、
    前記調停部は、前記複数の処理部から受信した前記第２の電力状態への移行の要求と前記保持手段に保持された情報とに基づいて、前記複数の処理部の何れか１つに前記第２の電力状態への移行を許可する、ことを特徴とする請求項７乃至９の何れか１項に記載の制御装置。
11. 前記複数の処理部の少なくとも１つは、前記調停部に対して電力状態の移行の要因を示す情報を出力し、
    前記調停部は、前記複数の処理部から受信した電力状態の移行の要求と前記電力状態の移行の要因を示す情報とに基づいて、前記複数の処理部の何れか１つに対して前記第２の電力状態への移行を許可する、ことを特徴とする請求項７乃至１０の何れか１項に記載の制御装置。
12. 前記複数の処理部の少なくとも１つは、前記調停部に対して、前記第１の電力状態から前記第２の電力状態に移行するのか前記第２の電力状態から前記第１の電力状態に移行するのかを示す移行先情報を出力し、
    前記調停部は、前記複数の処理部から受信した電力状態の移行の要求と前記移行先情報とに基づいて、前記複数の処理部の何れか１つに対して電力状態の移行を許可する、ことを特徴とする請求項７乃至１１の何れか１項に記載の制御装置。
13. 制御信号を出力する制御部と、前記制御信号に従って第１の電力状態から前記第１の電力状態より省電力な第２の電力状態に移行するメモリと、を有する複数の処理部と、前記複数の処理部の各々に対して、前記メモリの前記第２の電力状態への移行を許可する調停部と、を備える装置の省電力制御方法であって、
    前記複数の処理部の各々が、前記調停部に対して、前記メモリの前記第２の電力状態への移行を要求するステップと、
    前記調停部が、前記要求に対して、前記複数の処理部の１つに前記第２の電力状態への移行を許可するステップと、
    前記調停部が、前記第２の電力状態への移行を許可したメモリを有する処理部から、当該メモリの前記第２の電力状態への移行の完了が通知されたことに従って、別の処理部に対して、前記メモリの前記第２の電力状態への移行を許可するステップと、を有することを特徴とする省電力制御方法。
14. 制御信号を出力する制御部と、前記制御信号に従って第１の電力状態から前記第１の電力状態より省電力な第２の電力状態に移行するメモリと、を有する複数の処理部と、前記複数の処理部の各々に対して、前記メモリの前記第２の電力状態への移行を許可する調停部と、を備える装置の省電力制御方法であって、
    前記複数の処理部の各々が、前記調停部に対して、前記メモリの前記第２の電力状態への移行を要求するステップと、
    前記調停部が、前記要求に対して、前記複数の処理部の１つに前記第２の電力状態への移行を許可するステップと、を有し、
    前記調停部が、前記第２の電力状態への移行を許可したメモリを有する処理部から当該メモリの前記第２の電力状態への移行の完了が通知される前には、別の処理部に対して前記メモリの前記第２の電力状態への移行を許可しない、ことを特徴とする省電力制御方法。

Images