JP2019003499A - 画像処理装置、その制御方法、及びプログラム - Google Patents

Abstract

【課題】画像処理対象の画像サイズに応じて、必要なメモリ領域へ電源を供給するとともに、不要なメモリ領域への省電力制御を好適に実施する仕組みを提供する。【解決手段】画像処理装置は、画像処理パイプラインを構成する複数の画像処理回路を備える。各画像処理回路は、複数の領域を有し、各領域への電力供給状態として、第１モードと該第１モードより低電力の第２モードとを個別に切替可能なＳＲＡＭと、ＳＲＡＭに記憶された画像データを処理する画像処理コアと、を備える。各画像処理回路は、制御信号が入力されると、画像処理コアで処理する画像データの属性情報に基づき、各領域の前記電力供給状態を変更する必要があるか否かを判断し、当該判断結果に従って、ＳＲＡＭの各領域への電力供給状態を個別に制御する。【選択図】 図３

Description

本発明は、低消費電力モードを有するメモリモジュールを備える画像処理装置、その制御方法、及びプログラムに関する。

近年、半導体集積回路の微細化が進んでおり、これにより、複数チップに分割されていた論理回路とＳＲＡＭとを１チップに統合することが可能となった。しかし、微細化が進むにつれてデバイスのリーク電流は増加する傾向にある。リーク電流による電力消費を削減するための技術として、チップ内電源分離による電源遮断があるが、ＳＲＡＭなどの半導体メモリは、電源遮断によって保持データが消えてしまう。そのため、電源遮断からの復帰時に一旦退避しておいたメモリ領域からデータをコピーする処理が必要となり、復帰するのに時間を要してしまう。

この課題を解決するために、特許文献１には、ＳＲＡＭのデータを保持した状態でリーク電流を低減する技術が提案されている。この技術では、メモリアレイ部に対して記憶データを保持することが可能な最小限の電圧を与え、周辺回路などの記憶データ保持に必要ではない回路の電源は遮断することで、省電力でデータ保持をすることを可能としている。以下では、このような電力制御モードをＲＳモードと称する。また、メモリアレイ部に対して記憶データを保持しなくてもよい場合は、さらにメモリアレイ部の電源も遮断することで、さらなる省電力状態とすることができる。以下では、このような電力制御モードを電源遮断モードと称する。この技術では、ＳＲＡＭに備えられる制御信号により低消費電力モードの設定とその解除が制御可能となる。このＳＲＡＭは、レジュームスタンバイ信号（以下、ＲＳ信号と略記する。）と呼ばれる制御信号を入力する入力ノードを有し、ＲＳ信号に従って低消費電力状態に移行したり、通常状態に移行したりすることができる。

また、特許文献２では、複数のメモリモジュールをデイジーチェーンで接続して、２つのメモリモジュール間に設けられる調整回路によって後段のメモリモジュールに入力される制御信号を遅延させる。これにより、複数のメモリモジュールでのモードの解除に際して突入電流（ラッシュカレント）の発生を緩和する。

ところで、従来から高まる省電力化への要請に対し、電気機器のシステム全体の消費電力低減のために、様々な低電力制御が提案されてきた。例えば、特許文献３では、２系統のメモリを有する場合において、システム制御用及びプリントバッファ用に必要なデータ量を鑑みて、何れか一方のメモリにデータが収まれば、もう一方のメモリを省電力状態にすることで消費電力の低減を図っている。

近年の複数チップの統合によって、チップ内でＳＲＡＭの容量が増大している。これに伴い、動作中におけるチップ全体の消費電力中において、ＳＲＡＭ消費電力の占める割合は増加傾向にあり、レジュームＳＲＡＭなどのＳＲＡＭ省電力技術を用いてＳＲＡＭ消費電力を可能な限り低減させることが求められている。デジタル複合機（以下、ＭＦＰと称する。）に搭載されるチップでは、スキャンやプリント等の各種画像処理回路を備えている。

ＭＦＰに実装される画像処理回路の中には、副走査方向の情報も加味して画像処理を行う性質のものが用いられている。このような画像処理回路は、画像処理を実行するため必要な副走査方向における複数ライン分の画像データを保持するために、ラインメモリを備えることが一般的である。従来は、画像処理回路毎に必要な分のラインメモリはＳＲＡＭを用いて実装されていた。このような場合において、ある特定の画像処理回路に搭載されるＳＲＡＭのメモリサイズは、一般的に画像処理回路が想定する最大サイズの画像を処理するに足りるメモリサイズとなる。ここでいうメモリサイズとは、１画素のデータを保持するのに必要なビット数×主走査方向を構成するのに必要な画素数×ライン数で得られるビット数のことである。画像処理回路は所望のメモリ領域にアクセスするためにアドレス情報を用いて自身がアクセスするメモリ領域を指定する。

特開２０１６−５７８２８号公報 特開２００７−１６４８２２号公報 特快２００７−１５２５５６号公報

しかしながら、上記従来技術には以下に記載する課題がある。上記従来技術におけるラインメモリは、画像処理回路が想定する最大サイズの画像を処理するのに必要なメモリサイズが実装されるため、画像処理対象の画像サイズ如何によっては、搭載されるラインメモリを全領域使用しない場合がある。例えば、Ａ３画像を処理可能なメモリサイズのメモリモジュールを保有する画像処理回路でＡ４画像やＡ５画像を処理する場合、画像サイズがＡ３に比べて小さい（Ａ３に比べて主走査方向の長さが短い）。このような場合には、画像処理回路に備えられているメモリモジュールの全領域を使用する必要がなく、使用しないメモリ領域へのメモリアクセスは発生しない。

より低い消費電力で画像処理を実行するためには、メモリアクセスが発生しないメモリ領域を省電力状態に設定することが望ましい。しかし、従来は画像サイズ情報に応じて、メモリアクセスが発生しないＳＲＡＭ領域に対して局所的に省電力状態に設定することができなかった。また、上記従来技術において、デイジーチェーン接続によるＲＳ信号の伝達を採用する場合、デイジーチェーン接続される全てのメモリモジュールの電力が一意に決まってしまう。そのため、画像サイズ情報に応じて、メモリアクセスが発生しないＳＲＡＭ領域に対して局所的に省電力状態に設定することができなかった。さらに、上記従来技術では、システムが扱うデータの総容量を鑑みて、異なるバスで接続された複数のメモリの電力状態を制御しているが、ラインメモリのような単一のメモリＩ／Ｆの内部に関して局所的に省電力状態を作り出すことはできなかった。

本発明は、上述の問題の少なくとも一つに鑑みて成されたものであり、画像処理対象の画像サイズに応じて、必要なメモリ領域へ電源を供給するとともに、不要なメモリ領域への省電力制御を好適に実施する仕組みを提供することを目的とする。

本発明は、画像処理パイプラインを構成する複数の画像処理回路を備える画像処理装置であって、各画像処理回路は、複数の領域を有し、各領域への電力供給状態として、第１モードと該第１モードより低電力の第２モードとを個別に切替可能な記憶手段と、前記記憶手段に記憶された画像データを処理する処理手段と、当該画像処理回路に制御信号が入力されると、前記処理手段によって処理する画像データの属性情報に基づき、各領域の前記電力供給状態を変更する必要があるか否かを判断する判断手段と、前記判断手段による判断結果に従って、前記記憶手段の各領域への前記電力供給状態を個別に制御する制御手段とを備えることを特徴とする。

本発明によれば、画像処理対象の画像サイズに応じて、必要なメモリ領域へ電源を供給するとともに、不要なメモリ領域への省電力制御を好適に実施することができる。

一実施形態に係る画像処理装置の構成例を示すブロック図。 一実施形態に係る画像処理部のブロック図。 一実施形態に係る画像処理部におけるＲＳ信号のタイミングチャート。 一実施形態に係る画像処理の内部構成を示すブロック図。 一実施形態に係る画像処理装置のフローチャート。 、 一実施形態に係るＳＲＡＭのＲＳモードの制御を示すタイミングチャート。 一実施形態に係る画像処理装置のフローチャート。 一実施形態に係るＳＲＡＭのＲＳモードの制御を示すタイミングチャート。 一実施形態に係る画像処理部のブロック図。 一実施形態に係る画像処理装置のフローチャート。 一実施形態に係るＳＲＡＭのＲＳモードの制御を示すタイミングチャート。

以下に本発明の一実施形態を示す。以下で説明される個別の実施形態は、本発明の上位概念、中位概念及び下位概念など種々の概念を理解するために役立つであろう。また、本発明の技術的範囲は、特許請求の範囲によって確立されるのであって、以下の個別の実施形態によって限定されるわけではない。

＜画像処理装置の構成＞
以下では、本発明の一実施形態について図面を用いて説明する。図１は、本実施形態に係るシステム制御部１００の構成例について説明する。画像処理装置１０は、システム制御部１００、プリンタ部１０７、スキャナ部１０８、ブートＲＯＭ１０９、ＤＲＡＭ１１０、及び操作部１１３を備える。また、システム制御部１００は、ＣＰＵ１０１、画像処理部１０２、ＲＯＭ ＩＦ部１０３、ＤＲＡＭ ＩＦ部１０４、スキャナＩＦ部１０５、プリンタＩＦ部１０６、ネットワークＩＦ部１１１、及び操作部ＩＦ部１１２を備える。システム制御部１００では、バス１１４によって各構成要素が接続されている。システム制御部１００には、画像入力デバイスであるスキャナ部１０８と画像出力デバイスであるプリンタ部１０７とが、スキャナＩＦ（インタフェース）部１０５とプリンタＩＦ部１０６を介して接続されている。これらデバイスを制御することで、画像データの読み取りやプリント出力を実現することができる。

ＣＰＵ１０１は、画像処理部１０２の設定、スキャナ部１０８から入力される画像データやプリンタ部１０７へ出力する画像データの制御を行う。ＣＰＵ１０１は、ＤＲＡＭ１１０に展開されたＯＳやアプリケーションプログラムを実行する。画像処理部１０２は、各種画像処理を行う回路であり、ＣＰＵ１０１によって設定、制御される。構成の詳細については後述する。画像処理の例としては、画像データの回転や、変倍、色処理、トリミング・マスキング、２値変換、多値変換、白紙判定等の各種画像処理を行う。また、プリント画像処理としては、プリント出力する画像データに対して、プリンタ部１０７に応じた画像処理補正等を行う。スキャン画像処理としては、スキャナ部１０８で読み込まれた画像データに対して、補正、加工、編集等の各種処理を行う。

ＲＯＭＩＦ部１０３は、ブートＲＯＭ１０９にアクセスするためのＩ／Ｆモジュールである。システム制御部１００の電源が投入されたときに、ＣＰＵ１０１がＲＯＭＩＦ部１０３にアクセスすることで、ブートＲＯＭ１０９にアクセスし、ＣＰＵ１０１がブートする。ＤＲＡＭＩＦ部１０４は、ＤＲＡＭ１１０にアクセスするためのＩ／Ｆモジュールである。ＤＲＡＭＩＦ部１０４は、ＤＲＡＭ１１０の設定や制御を行うためのレジスタを備えており、このレジスタは、ＣＰＵ１０１からアクセス可能である。操作部ＩＦ部１１２は、ユーザが操作部１１３を操作した操作指示の受付及び操作結果の表示の制御を行う。ネットワークＩＦ部１１１は、例えばＬＡＮカード等で実現され、ここでは図示しないＬＡＮ等のネットワークに接続して外部装置との間でデバイス情報や画像データの入出力を行う。

＜画像処理部の構成＞
次に、図２を参照して、本実施形態に係る画像処理部１０２の詳細な構成について説明する。ここでは、ＳＲＡＭの低電力モード（ＲＳモード）への移行や通常モードへの復帰制御を行う構成について説明する。なお、本実施形態では特に言及しない限り、以下では、ＳＲＡＭの低電力モード（第２モード）と通常モード（第１モード）をまとめて「ＳＲＡＭの動作モード」と称する。なお、本実施形態ではＳＲＡＭの低電力モードとしてＲＳモードを説明しているが、電源遮断モードのようなデータを保持しないで電力供給を停止する形態でも同様に実施可能である。

画像処理部１０２は、画像処理パイプラインを構成する画像処理回路Ａ２０１、画像処理回路Ｂ２０２、画像処理回路Ｃ２０３と、ＤＲＡＭＩＦ部１０４を介してＤＲＡＭ１１０に保持される画像の読み込みを行うＲｅａｄＤｍａｃとを含んで構成される。さらに、画像処理部１０２は、画像処理部１０２で処理した結果をＤＲＡＭＩＦ部１０４を介してＤＲＡＭ１１０へ書き出すＷｒｉｔｅＤｍａｃと、各画像処理部が持つＳＲＡＭの電力供給状態を制御するＲＳ制御部２０７とを含んで構成される。なお、本実施形態では、画像処理部１０２は、３つの画像処理回路で構成されているが、これより少なくても、多くても本発明を実施する上でなんら問題はなく、画像処理回路の数を限定する意図はない。

各画像処理回路は、その内部に画像処理に用いられる画像処理係数のテーブルを保持したり、ラインバッファ等の一時画像バッファとして用いたりするＳＲＡＭ２０４、ＳＲＡＭ２０５、及びＳＲＡＭ２０６を備える。さらに、各画像処理回路は、画像処理対象となる画像データの画像サイズ情報（属性情報）や各種設定値を保持するＲＥＧ（レジスタ）２０８、ＲＥＧ２０９、及びＲＥＧ２１０を備える。本実施形態では、画像処理部１０２を構成する全ての画像処理回路がＳＲＡＭを保有しているが、１つ以上の画像処理がＳＲＡＭを保持していれば本実施形態は実施できることは言うまでもない。属性情報としては、例えば、処理対象の画像データに対応する画像について、主走査方向の長さ、主走査方向の画素数、画像形成する際の用紙のサイズ、又は解像度が用いられる。

ＲＳ制御部２０７は、Ｐ＿ＲＳ＿ｉｎ２１１に出力する信号を制御し、Ｐ＿ＲＳ＿ｉｎ２１１が接続される画像処理回路Ａ２０１のＳＲＡＭ２０４の電力供給状態を制御する。また、ＳＲＡＭ２０４は、Ｐ＿ＲＳ＿ｉｎ２１１から入力された信号を、ある遅延量を持って、ＲＳ＿Ａ２１２へ出力し、画像処理回路Ｂ２０２のＳＲＡＭ２０５への入力ＲＳ信号とする。ＳＲＡＭ２０５もＳＲＡＭ２０４と同様にして、ＲＳ＿Ａ２１２から入力された信号を、ある遅延量を持って、ＲＳ＿Ｂ２１３へ出力し、画像処理回路Ｃ２０３のＳＲＡＭ２０６への入力ＲＳ信号とする。ＳＲＡＭ２０６もＳＲＡＭ２０４、ＳＲＡＭ２０５と同様にして、ＲＳ＿Ｂ２１３から入力された信号を、ある遅延量を持って、Ｐ＿ＲＳ＿ｏｕｔ２１４へ出力し、ＲＳ制御部２０７へ入力する。このようにＲＳ制御部と各ＳＲＡＭは１つのＲＳ信号をリング状に接続することで、ＳＲＡＭ間で遅延を作り出し、複数ＳＲＡＭが同時に立ち上がることによるラッシュカレントのピークを抑える構成となっている。

＜低電力状態制御＞
次に、図２におけるＲＳ信号の制御方法を図３に示すタイミングチャートを用いて説明する。図３は、ＣＰＵ１０１の操作によって、予めＲＳモードに設定された画像処理部１０２に備えられる各画像処理モジュールのＳＲＡＭをＲＳモードから通常モードへ復帰し、再びＣＰＵ１０１の操作によってＲＳモードへと設定する際のタイミングチャートを示す。なお、本実施形態ではＲＳ信号がＨＩＧＨである期間をＲＳモードとしており、ＲＳ信号がＬＯＷである期間を通常モードとして説明する。しかし、ＲＳ信号がＬＯＷである期間がＲＳモードで、ＲＳ信号がＨＩＧＨである期間が通常モードであるＳＲＡＭでも成り立つことは言うまでもない。

最初に、ＲＳモードであったＳＲＡＭを通常モードへ復帰させるシーケンスを説明する。ＣＰＵ１０１は、図３に示すＣＰＵアクセスＡ３０１のタイミングでバス１１４を介してＲＳ制御部２０７にアクセスし、不図示のＲＳモード設定レジスタであるＲＳ＿ｍｏｄｅ＿Ｒｅｇ３０４にＲＳモードＤＩＳＡＢＬＥ（通常モード）を設定する。すると、ＲＳ制御部２０７は、Ｐ＿ＲＳ＿ｉｎ２１１をＬＯＷにして出力する。ＣＰＵアクセスＡ３０１が発生するタイミングは、ソフトウェアがジョブを受け付け、ジョブの内容に基づき、当該部位を使用すると判断したタイミングである。

ＲＳ制御部２０７から出力された信号は、ＳＲＡＭ２０４に入力された後、ある遅延量３０３を持ってＲＳ＿Ａ２１２へ出力され、ＳＲＡＭ２０５へ入力される。遅延量が必要である理由は、既に述べた通り、同時に通常モードへ遷移するＳＲＡＭのサイズをなるべく小さなブロック単位に分割してラッシュカレントのピーク電流を小さくするためである。各ＳＲＡＭのサイズに応じて、通常モードへの遷移に要する時間が変化するため、各ＳＲＡＭの状態遷移に掛かる所要時間に応じて、遅延量を設計する。なお、遅延量は設定できるようにしてもよいし、ＳＲＡＭのサイズから設計時に適切な遅延量となるようなハード構成にしてもよい。ＳＲＡＭ２０５へ入力された信号は、ある遅延量を持ってＲＳ＿Ｂ２１３へと出力され、ＳＲＡＭ２０６に入力される。ＳＲＡＭ２０６に入力されるＲＳ信号は、ある遅延量を持ってＰ＿ＲＳ＿ｏｕｔ２１４へと出力され、ＲＳ制御部２０７へ入力される。ＲＳ信号が入力された際の各ＳＲＡＭの内部動作や状態遷移（電力供給状態３０５）については、個々の画像処理回路のＲＥＧに設定される画像サイズ情報によって変化する。これについては後ほど詳しく説明する。

続いて、通常モードであったＳＲＡＭをＲＳモードへと遷移させるシーケンスを説明する。ＣＰＵ１０１はタイミングチャート上に示すＣＰＵアクセスＢ３０２のタイミングでバス１１４を介してＲＳ制御部２０７にアクセスし、不図示のＲＳモード設定レジスタであるＲＳ＿ｍｏｄｅ＿Ｒｅｇ３０４にＲＳモードＥＮＡＢＬＥ（ＲＳモード）を設定する。ＣＰＵ１０１がＲＳ＿ｍｏｄｅ＿Ｒｅｇ３０４にＲＳモードＥＮＡＢＬＥと設定するタイミングは、ソフトウェアがジョブ終了を検知し、ソフトウェアが当該ブロックの使用が終了したと判断したタイミングである。ＣＰＵ１０１がＲＳ＿ｍｏｄｅ＿Ｒｅｇ３０４にＲＳモードＥＮＡＢＬＥを設定すると、ＲＳ制御部２０７は、Ｐ＿ＲＳ＿ｉｎ２１１にＲＳモードを示す信号を出力する。ＲＳ制御部２０７から出力された信号は、ＳＲＡＭ２０４に入力された後、ある遅延量３０３を持ってＲＳ＿Ａ２１２へ出力され、ＳＲＡＭ２０５へ入力される。ＳＲＡＭ２０５へ入力された信号は、ある遅延量を持ってＲＳ＿Ｂ２１３へと出力され、ＳＲＡＭ２０６に入力される。ＳＲＡＭ２０６に入力されるＲＳ信号は、ある遅延量を持ってＰ＿ＲＳ＿ｏｕｔ２１４へと出力され、ＲＳ制御部２０７へ入力される。この場合でも、個々の画像処理回路のＲＥＧに設定される画像サイズ情報によって各画像処理のＳＲＡＭの動作モードの状態遷移が発生する。個々の画像処理の内部動作や状態遷移（電力供給状態３０５）については、後に図６を用いて詳しく説明する。

＜画像処理回路の内部構成＞
次に、図４を参照して、画像処理部１０２を構成する画像処理回路Ａ２０１を一例として、その内部ブロックの詳細について説明する。画像処理回路Ａ２０１は、画像処理コア４０１、ＳＲＡＭ２０４、及びＲＥＧ２０８から構成されている。ＲＥＧ２０８は上述した通りである。一方、ＳＲＡＭ２０４は内部の電力状態をさらに細かく制御可能なため、ここでより詳細に説明する。

画像処理コア４０１は、Ｉｍｄａｔａ＿ｉｎから入力される画像データに対して演算等の所定の画像処理操作を施し、Ｉｍｄａｔａ１へ出力するブロックである。画像処理コア４０１は、処理を実行する際にＳＲＡＭ２０４を活用するフィルタ処理等を施す画像処理回路である。画像処理コア４０１は、ＳＲＡＭアクセス用バスによって、後に詳細に説明するＳＲＡＭコア４０９のＡＲＥＡａ４１０とＡＲＥＡｂ４１１とに接続される。ここでは、フィルタ処理を施す画像処理回路を例にして説明する。しかし、本発明はこれに限定されず、拡大・縮小処理やＬＵＴによる線形補間等、フィルタ処理に限らずとも、ＳＲＡＭを活用し、処理する画像サイズによってＳＲＡＭへのアクセス範囲が変化する画像処理であれば本発明を適用することができる。

画像処理コア４０１は、ＲＥＧ２０８が備える画像サイズＲＥＧ４０２に設定される画像のサイズ設定によって、入力されてくる画像の主走査サイズ、副走査サイズ、又はその両方を判別する。また、ＳＲＡＭアクセス用バスで接続されたＳＲＡＭ２０４のアクセス範囲を決定する。本実施形態では、画像サイズＲＥＧ４０２に設定された設定値は、画像サイズ信号４０３によって、画像処理コア４０１や、ＳＲＡＭ２０４に伝達される。本実施形態における画像サイズＲＥＧ４０２に保持される情報は、少なくとも画像の主走査方向のサイズ、又はそれが類推できる情報であればよい。類推できる情報とは、例えばＡ４画像を処理するといった情報である。Ａ４画像を処理するという情報を持っておくことで、その情報を元にＡ４画像の主走査方向の画像サイズへ容易に取得・変換が可能となる。

ＳＲＡＭ２０４は、ＳＲＡＭ＿ＲＳ制御部４０４と、ＣＧ部４１６と、ＳＲＡＭコア４０９とを備える。ＳＲＡＭコア４０９は、ＡＲＥＡａ４１０及びＡＲＥＡｂ４１１と、ＳＲＡＭアクセス用バスの信号をＡＲＥＡａ４１０とＡＲＥＡｂ４１１とへ分配する、不図示のＭＵＸ回路とから構成される。このような構成とすることで画像処理コア４０１から見たときのＳＲＡＭ２０４は、連続したアドレス空間を持つ単一のＳＲＡＭとして扱えるようになる。

ＡＲＥＡａ４１０とＡＲＥＡｂ４１１とは、不図示の以下のブロックから構成されるメモリブロックである。即ち、データを保持するメモリセルアレイや、入力されるメモリ制御信号を受けてメモリの動作タイミング信号を制御するタイミング制御回路、入力されるアドレスから実際にデータを格納するメモリセルを指定するワードドライバ部とカラムドライバ部を備える。また、ＡＲＥＡａ４１０とＡＲＥＡｂ４１１とは、ＲＳ信号を受けてＲＳモードに移行する場合に、領域が保持するメモリセルアレイを除く周辺回路への電力を遮断する、不図示の電源制御回路を備えている。本実施形態では、ＲＳ信号がＨＩＧＨとして入力された場合に電源制御回路がＡＲＥＡ内部の周辺回路への電力を遮断する。また、ＲＳ信号がＬＯＷとして入力された場合に、電源制御回路が領域の周辺回路への電力を供給する。

ＡＲＥＡａ４１０、及びＡＲＥＡｂ４１１がそれぞれ個別に電力供給状態を切替可能な機構を備えている。これにより、連続したアドレス空間を共有し、かつそれぞれを独立に電力制御可能なメモリ構成になっている。ここで、連続したアドレス空間を共有するとは、画像処理コア４０１がＳＲＡＭアクセス用バスを通じてアクセスする場合に指定されるアドレス範囲の一部がそれぞれのＡＲＥＡに割りつけられた状態のことを指す。例えば、画像処理コア４０１が指定するアドレスの０〜２５５までがＡＲＥＡａに存在し、２５６〜５１１までがＡＲＥＡｂに存在するように構成されている。当然、アドレスの区切り方は実装により変化するため、例えば、アドレス４９９９までがＡＲＥＡａ４１０、それよりも後のアドレスはＡＲＥＡｂ４１１という割りつけ方も可能である。

また、ここではＡＲＥＡ（領域）を２つ備えている構成で説明しているが、必要に応じてコアの数は可変的に設計しても本発明を適用することができる。その場合、ＳＲＡＭ＿ＲＳ制御部４０４が制御することになるＲＳ制御信号数とＣＬＫ＿ＥＮ制御信号数はコアの数だけ必要となる。動作モード判断部４０５は、画像サイズによってアクセスが発生するＳＲＡＭアドレス範囲を特定する。ＡＲＥＡｂ４１１の所定のアドレス領域が使われなければ、ＳＲＡＭ＿ＲＳ制御部４０４は、ＲＳ制御信号、ＣＬＫ信号を適切に制御して、アクセスされない領域の電力状態を低消費電力モードの状態に保つ。ＳＲＡＭ＿ＲＳ制御部４０４は、動作モード判断部４０５とＲＳ領域制御部４０６、不図示のカウンタ回路から成っている。

ＲＳ領域制御部４０６は、ＡＲＥＡａ４１０とＡＲＥＡｂ４１１の動作モードを制御するＲＳ信号であるＲＳ＿ｔｏ＿ＡＲＥＡ＿ａ４０７と、ＲＳ＿ｔｏ＿ＡＲＥＡ＿ｂ４０８とを制御する。ＲＳ領域制御部４０６は、ＲＳ制御部２０７が制御するＲＳモードへの移行や通常モードへの復帰を制御するＲＳ信号であるＰ＿ＲＳ＿ｉｎ２１１の入力を受け付ける。そして、ＲＳ領域制御部４０６は、ＡＲＥＡａ４１０とＡＲＥＡｂ４１１へのクロック信号の制御を、ＣＬＫ＿ＥＮ＿ａ４１２とＣＬＫ＿ＥＮ＿ｂ４１３とを制御することにより行う。これらの制御信号の制御は、後に詳しく説明する動作モード判断部４０５の判断結果によって決定される。また、ＲＳ領域制御部４０６は、ＲＳ＿Ａ２１２の出力制御を行う。

ＳＲＡＭ＿ＲＳ制御部４０４は、内部に不図示のカウンタを有する。当該カウンタは、Ｐ＿ＲＳ＿ｉｎ２１１の入力信号と画像サイズ信号４０３を受けて、ＳＲＡＭ２０４のＲＳモードを制御すべく、クロック信号の発振・停止を制御するＣＬＫ＿ＥＮ＿ａ４１２及びＣＬＫ＿ＥＮ＿ｂ４１３の出力タイミングを計時して制御する。また、ＳＲＡＭ＿ＲＳ制御部４０４で受けたＰ＿ＲＳ＿ｉｎ２１１を、後段のモジュールに対して出力するＲＳ＿Ａ２１２信号の出力するタイミングを計時して制御する。また、カウンタは、不図示のカウント設定レジスタを備え、Ｐ＿ＲＳ＿ｉｎ２１１の入力信号と画像サイズ信号４０３を受けて、ＣＬＫ＿ＥＮ＿ａ４１２とＣＬＫ＿ＥＮ＿ｂ４１３が出力されるまでのタイミングを可変調整できるようにしてもよい。また、Ｐ＿ＲＳ＿ｉｎ２１１が入力されてから、ＲＳ＿Ａ２１２を出力するまでのタイミングを可変調整できるようにしてもよい。

動作モード判断部４０５は、ＳＲＡＭ＿ＲＳ制御部４０４に入力されるＰ＿ＲＳ＿ｉｎ２１１と画像サイズ信号４０３を受けて、アドレス領域毎に区切られたＳＲＡＭの動作モードを変更するか否かを決定する。動作モード判断部４０５は、既に説明した図３におけるＰ＿ＲＳ＿ｉｎ２１１がＨＩＧＨからＬＯＷに変化するタイミング、即ち、ＳＲＡＭがＲＳモードから通常モードに遷移する場面で、画像サイズ信号４０３と、予め設定してある画像サイズ閾値とを比較する。さらに、動作モード判断部４０５は、画像サイズ信号４０３から得られる画像サイズ情報が画像サイズ閾値以下である場合に、ＡＲＥＡｂ４１０を復帰させないと判断する。ここで、画像サイズ閾値とは、実装されるＳＲＡＭ２０４のＡＲＥＡと画像サイズによりアクセスされる領域の範囲を鑑みて予め設定される閾値である。画像サイズ信号４０３が、画像サイズ閾値以下である場合、ＡＲＥＡｂ４１１へのアクセスは画像処理中に発生しない。そのため、画像処理部１０２が通常モードに移行する場合でもＡＲＥＡｂ４１１の動作モードを低消費電力状態にしておいて何ら動作に問題は無く、通常モードに移行する場合よりも少ない消費電力で画像処理を実行することができる。

ＣＧ部４１６は、ＣＬＫ＿ＥＮ＿ａ４１２及びＣＬＫ＿ＥＮ＿ｂ４１３に基づき、ＣＬＫ＿ＩＮ信号を、ＣＬＫ＿ＡＲＥＡａ４１４、ＣＬＫ＿ＡＲＥＡｂ４１５又はその両方に載せてＳＲＡＭコア４０９に供給するか否かを制御する。ＣＬＫ＿ＥＮ＿ａ４１２がＤＩＳＡＢＬＥを示す信号であれば、ＣＧ部４１６はＣＬＫ＿ＩＮ信号をＣＬＫ＿ＡＲＥＡａ４１４に載せず、ＡＲＥＡａ４１０へのＣＬＫ信号を止める制御を行う。一方、ＣＬＫ＿ＥＮ＿ａ４１２がＥＮＡＢＬＥを示す信号であれば、ＣＧ部４１６はＣＬＫ＿ＩＮ信号をＣＬＫ＿ＡＲＥＡａ４１４に載せ、ＡＲＥＡａ４１０へのＣＬＫ信号を供給する制御を行う。同様に、ＣＬＫ＿ＥＮ＿ｂ４１３がＤＩＳＡＢＬＥを示す信号であれば、ＣＧ部４１６はＣＬＫ＿ＩＮ信号をＣＬＫ＿ＡＲＥＡｂ４１５に載せず、ＡＲＥＡｂ４１１へのＣＬＫ信号を止める制御を行う。一方、ＣＬＫ＿ＥＮ＿ｂ４１３がＥＮＡＢＬＥを示す信号であれば、ＣＧ部４１６はＣＬＫ＿ＩＮ信号をＣＬＫ＿ＡＲＥＡｂ４１５に載せ、ＡＲＥＡｂ４１１へのＣＬＫ信号を供給する制御を行う。

＜ＳＲＡＭコアの内部電力状態の決定方法＞
次に、図５を参照して、画像サイズＲＥＧ４０２の設定値に基づき、ＳＲＡＭ＿ＲＳ制御部４０４に備えられる動作モード判断部４０５がＡＲＥＡａ４１０及びＡＲＥＡｂ４１１の動作モードを決定する処理手順について説明する。

Ｓ５０１で、動作モード判断部４０５は、ＳＲＡＭ＿ＲＳ制御部４０４に入力されるＰ＿ＲＳ＿ｉｎ２１１と画像サイズ信号４０３を取得する。これらの信号に基づいて、動作モード判断部４０５は、アドレス領域毎に区切られたＳＲＡＭの動作モードを変更するか否かを決定する。

Ｓ５０２で、動作モード判断部４０５は、Ｓ５０１で取得した画像サイズ信号４０３と、予め動作モード判断部４０５が保有する画像サイズ閾値とを比較し、画像サイズ信号４０３から得られる画像サイズ情報が画像サイズ閾値以下であるか否かを判定する。ここでは、画像サイズ閾値としてＡ４サイズが設定されていることとする。画像サイズ情報が画像サイズ閾値以下である場合には、ＡＲＥＡｂ４１１を復帰させないと判断し、Ｓ５０５に進む。一方、画像サイズ情報が画像サイズ閾値より大きい場合には、復帰させると判断し、Ｓ５０３へ進む。

Ｓ５０３で、動作モード判断部４０５は、ＲＳ領域制御部４０６へＡＲＥＡｂ４１１も復帰させるという判断結果を通知する。続いて、Ｓ５０４で、ＲＳ領域制御部４０６は、受信した判断結果に基づき、全てのＳＲＡＭ領域へＰ＿ＲＳ＿ｉｎ２１１から入力されてくるＲＳ信号が供給されるように制御する。具体的には、ＲＳ領域制御部４０６は、ＲＳ信号が供給されるように、ＣＬＫ＿ＥＮ＿ａ４１２、ＣＬＫ＿ＥＮ＿ｂ４１３、ＲＳ＿ｔｏ＿ＡＲＥＡ＿ａ４０７及びＲＳ＿ｔｏ＿ＡＲＥＡ＿ｂ４０８を制御する。

一方、Ｓ５０５で、動作モード判断部４０５は、ＲＳ領域制御部４０６へＡＲＥＡｂ４１１を復帰させないという判断結果を通知する。続いて、Ｓ５０６で、ＲＳ領域制御部４０６は、受信した判断結果に基づき、ＡＲＥＡｂ４１１へＰ＿ＲＳ＿ｉｎ２１１から入力されてくるＲＳ信号が供給されないように制御する。具体的には、ＲＳ領域制御部４０６は、ＲＳ信号が供給されないように、ＣＬＫ＿ＥＮ＿ｂ４１３、及びＲＳ＿ｔｏ＿ＡＲＥＡ＿ｂ４０８を制御する。Ｓ５０７で、ＲＳ領域制御部４０６は、Ｓ５０５で受信した判断結果に基づき、ＡＲＥＡａ４１０へＰ＿ＲＳ＿ｉｎ２１１から入力されてくるＲＳ信号が供給されるように、ＣＬＫ＿ＥＮ＿ａ４１２、ＲＳ＿ｔｏ＿ＡＲＥＡ＿ａ４０７を制御する。

＜ＳＲＡＭコアの内部電力状態＞
次に、図６Ａ及び図６Ｂを参照して、ＳＲＡＭコアの内部電力状態の制御について説明する。図６Ａ及び図６Ｂは、画像サイズＲＥＧ４０２の設定値に基づいて制御される、ＲＳ信号やクロック信号のタイミング制御について説明する。

図６Ａは、画像処理回路Ａ２０１が処理可能な最大画像サイズが画像サイズＲＥＧ４０２に設定された場合のタイミングチャートを示す。この場合、画像処理コア４０１が全てのＳＲＡＭへアクセスを行う動作モードに設定され、入力されるＲＳ信号（制御信号）によってＳＲＡＭの動作モードが通常モードに変化し、その後ＲＳ信号によって再びＲＳモードに変化する。各信号の詳細については、図２及び図４を用いて既に説明しているため、省略する。

まず、ＳＲＡＭ２０４のＲＳモードから通常モードへの移行シーケンスについて説明する。時間ｔ０は、図３におけるＣＰＵアクセスＡ３０１で説明した操作が行われる。即ち、ＣＰＵ１０１はシステムバス１１４を介してＲＳ制御部２０７のＲＳ＿ｍｏｄｅ＿Ｒｅｇ３０４にＤＩＳＡＢＬＥを設定する。これにより、ＲＳ制御部２０７は、ＲＳモード終了を示す信号をＰ＿ＲＳ＿ｉｎ２１１に出力する。なお、ここではＲＳモードでない場合のＲＳ信号をＬＯＷ（０）とし、ＲＳモードである場合のＲＳ信号をＨＩＧＨ（１）としているが、本発明を限定する意図はない。

時間ｔ０において、動作モード判断部４０５は、Ｐ＿ＲＳ＿ｉｎ２１１が入力されると、同時刻に入力されている画像サイズ信号４０３の値を参照し、ＡＲＥＡａ４１０とＡＲＥＡｂ４１１をＲＳモードから復帰させるか否かを判断する。図６Ａでは、画像サイズＲＥＧ４０２に画像処理回路Ａ２０１が処理可能な最大画像サイズが設定されており、画像サイズ信号４０３には、そのことを示す信号が出力されている。本実施形態ではＡ３サイズを画像処理回路が処理できる最大画像サイズとして説明する。本実施形態ではサイズ設定をＡ３として表現しているが、画素数の情報であっても、長さの情報であっても本発明を適用することができる。

動作モード判断部４０５は、画像サイズ信号４０３が入力されていることを確認し、ＡＲＥＡａ４１０が担当するアドレス範囲内で処理が実行されるか否かを判断する。図６Ａでは、画像サイズＲＥＧ４０２に画像処理回路Ａ２０１が処理可能な最大画像サイズが設定されているため、ＡＲＥＡａ４１０及びＡＲＥＡｂ４１１の両方を復帰させる必要があると判断する。即ち、ＲＳ領域制御部４０６へ判断結果を通知し、ＲＳ領域制御部４０６が受信した判断結果に基づき、ＲＳ＿ｔｏ＿ＡＲＥＡ＿ａ４０７とＲＳ＿ｔｏ＿ＡＲＥＡ＿ｂ４０８へＰ＿ＲＳ＿ｉｎ２１１から入力されたＬＯＷ信号を出力する。ＡＲＥＡａ４１０及びＡＲＥＡｂ４１１をＲＳモードから通常モードへの遷移状態とする。このとき、それぞれのＡＲＥＡがある一定以上のサイズである場合、ラッシュカレントを抑制する目的で、それぞれのコアがＲＳモードから通常モードへの遷移タイミング（ｔ０とｔ１）をずらすように制御する必要がある。本実施形態では、ＲＳ領域制御部４０６に設けられる不図示のカウンタによりタイミングを計時し、タイミングの制御を行っており、ＡＲＥＡａ４１０へのＲＳ信号の制御を時間ｔ０で行っている。そして、ＡＲＥＡｂ４１１へのＲＳ信号の制御を時間ｔ１で行っている。また、図６Ａの下部に示すように、ＳＲＡＭの状態が時間ｔ０で遷移状態へ移行する。

時間ｔ２において、ＲＳ領域制御部４０６は、時間ｔ０で入力されたＰ＿ＲＳ＿ｉｎ２１１信号を、ＲＳ＿Ａ２１２へ出力する。時間ｔ０から時間ｔ２までの遅延は設計時に予め定めてもよいし、カウンタで係数してもよい。本実施形態ではカウンタ計時してタイミングを生成している。時間ｔ０から時間ｔ２までの遅延が存在する理由は、ラッシュカレントによるピーク電流削減のため、次段に接続されるＳＲＡＭへのＲＳ信号の到達を必要な時間遅らせる必要があるためである。

時間ｔ３において、ＲＳ領域制御部４０６は、ＣＬＫ＿ＥＮ＿ａ４１２及びＣＬＫ＿ＥＮ＿ａ４１３にＨＩＧＨ信号を画像サイズ信号４０３に従って出力し、ＣＧ部４１６で実施していたクロックゲート（クロックの供給停止）をＤＩＳＡＢＬＥとする。即ち、クロックゲートを解除し、ＣＬＫ＿ＩＮから入力されるクロック信号のＡＲＥＡａ４１０及びＡＲＥＡｂ４１１への供給を開始する。時間ｔ０から時間ｔ３までの遅延時間が必要な理由は、ＲＳ信号を操作し、ＳＲＡＭ２０４への電源供給を再開してから電源が十分に安定するのを待って制御回路の動作を開始する必要があるためである。時間ｔ０から時間ｔ３までの遅延時間は、ハードウェアとしてカウンタを用いて制御してもよいし、予め定めた固定タイミングでもよいし、開始タイミングをソフトウェアにより上記制約を満たした上で任意のタイミングにより出力可能なように構成してもよい。また、ここではＡＲＥＡａ４１０及びＡＲＥＡｂ４１１へのクロック供給の再開を同時タイミングとして説明した。しかし、ＣＬＫ＿ＥＮ＿ａ４１２とＣＬＫ＿ＥＮ＿ｂ４１３を出力するタイミングを制御して、ＲＳ＿ｔｏ＿ＣＯＲＥ４０７とＲＳ＿ｔｏ＿ＣＯＲＥ４０８の制御と同様にタイミングを別としても問題はない。クロックの供給が再開されると、ＳＲＡＭ２０４は通常モードで動作する。

時間ｔ４において、ＲＳ領域制御部４０６は、画像処理対象の画像データサイズに合わせたクロックの供給が完了すると、ＣＬＫ＿ＥＮ＿ａ４１２及びＣＬＫ＿ＥＮ＿ｂ４１３にＬＯＷ信号を出力する。さらに、ＲＳ領域制御部４０６は、ＣＧ部４１６にクロックゲートをＥＮＡＢＬＥとして、ＡＲＥＡａ４１０及びＡＲＥＡｂ４１１へ供給していたＣＬＫ＿ＩＮから入力されるクロック信号の供給を止める制御を行う。時間ｔ４におけるＣＬＫ＿ＥＮ＿ａ４１２及びＣＬＫ＿ＥＮ＿ｂ４１３の操作は、ジョブ実行に必要な時間ｔ３から時間ｔ４までの時間をハードウェアにより割り出して制御してもよいし、ソフトウェアにより制御してもよい。クロックの供給が停止すると、ＳＲＡＭ２０４は再び遷移状態へと移行する。

時間ｔ４からｔｉｎ時間が経過した時間ｔ５において、ＲＳ領域制御部４０６は、Ｐ＿ＲＳ＿ｉｎ２１１から入力されるＲＳモード開始を示すＨＩＧＨ信号を受けて（ＣＰＵアクセスＢ３０２）、ＲＳ＿ｔｏ＿ＡＲＥＡ＿ａ４０７へＨＩＧＨを出力する。これにより、ＡＲＥＡａ４１０をＲＳモードへと遷移させる。そして、時間ｔ６でＲＳ＿ｔｏ＿ＡＲＥＡ＿ｂ４０８へＨＩＧＨを出力し、ＡＲＥＡｂ４１１をＲＳモードへと遷移させる。これにより、ＲＳモードに投入する際に、ＳＲＡＭに入力されるクロックが停止されているので、ＲＳモード投入時の電源揺れを抑えることによってデータ保持を担保することが可能となる。ここで、ｔｉｎ時間は、ＳＲＡＭの記憶保持容量によって変わり、容量が大きいほど時間が長くなる。また、時間ｔ５においては、Ｐ＿ＲＳ＿ｉｎ２１１を制御するために、ＣＰＵ１０１がシステムバス１１４を介してＲＳ制御部２０７のＲＳ＿ｍｏｄｅ＿Ｒｅｇ３０４にＲＳモードＥＮＡＢＬＥを設定する。

時間ｔ７で、ＲＳ領域制御部４０６は、時間ｔ５で入力されたＰ＿ＲＳ＿ｉｎ２１１信号を、ＲＳ＿Ａ２１２へ出力する。時間ｔ５から時間ｔ７までの遅延は設計時に予め定めてもよいし、カウンタで計数してもよい。

以上説明したように、上記操作を行うことで、画像処理回路が全てのＳＲＡＭに対してアクセスを行う場合に、入力されるＲＳ信号によってＳＲＡＭ２０４の動作モードが通常モードに変化し、その後ＲＳ信号によって再びＲＳモードに設定することが可能となる。 次に、画像サイズＲＥＧ４０２に設定された画像サイズ設定により、画像処理コア４０１がＡＲＥＡａ４１０のみアクセスを行う動作モードに制御する場合のタイミング制御について説明する。ここでは、入力されるＲＳ信号によってＡＲＥＡａ４１０が通常モードに変化し、ＡＲＥＡｂ４１１はＲＳモードを維持し、その後ＲＳ信号によって再びＲＳモードに変化する。図６Ｂでは、図６Ａの時間ｔ０から時間ｔ７のタイミングと同様のタイミングとし、ＡＲＥＡｂ４１１がＲＳモードから復帰せずＡＲＥＡａ４１０がＲＳモードから通常モードへ復帰する場合と、両方復帰する場合（図６Ａ）の動作の違いが分かるように示している。

時間ｔ０では、図３におけるＣＰＵアクセスＡ３０１で説明した操作が行われる。即ち、ＣＰＵ１０１はシステムバス１１４を介してＲＳ制御部２０７のＲＳ＿ｍｏｄｅ＿Ｒｅｇ３０４にＤＩＳＡＢＬＥを設定する。これにより、ＲＳ制御部２０７は、ＲＳモードの終了を示す信号をＰ＿ＲＳ＿ｉｎ２１１に出力する。

時間ｔ０において、動作モード判断部４０５は、Ｐ＿ＲＳ＿ｉｎ２１１が入力されると、同時刻に入力されている画像サイズ信号４０３の値を参照し、ＡＲＥＡａ４１０及びＡＲＥＡｂ４１１をＲＳモードから復帰させるか否かを判断する。ここでは、画像サイズＲＥＧ４０２に画像処理回路Ａ２０１がＡＲＥＡａ４１０に割り当てられたアドレス領域のみを使って画像処理を行うことが可能な画像サイズが設定されており、画像サイズ信号４０３には、そのことを示す信号が出力されている。例えば、画像処理回路Ａ２０１がＡＲＥＡａ４１０に割り当てられたアドレス領域のみを使って画像処理を行う画像サイズとしてＡ４という情報が設定されることを示す。しかし、本発明はこれに限定されず、画素数の情報でも長さ情報でもなんら問題はない。

動作モード判断部４０５は、画像サイズ信号４０３が入力されていることを確認し、ＡＲＥＡａ４１０が担当するアドレス範囲内で処理が実行されるか否かを判断する。ここでは、ＡＲＥＡａ４１０に割り当てられたアドレス領域のみを使って画像処理を行う画像サイズが設定されているため、動作モード判断部４０５は、ＡＲＥＡａ４１０のみを復帰させる必要があると判断する。その後、ＲＳ領域制御部４０６へ判断結果が通知され、ＲＳ領域制御部４０６は、受信した判断結果に従って、ＲＳ＿ｔｏ＿ＡＲＥＡ＿ａ４０７へＰ＿ＲＳ＿ｉｎ２１１から入力されたＬＯＷ信号を出力する。これにより、ＡＲＥＡａ４１０は、ＲＳモードから通常モードへの遷移状態となる。一方、ＡＲＥＡｂ４１１は、ＲＳモードの動作状態を維持する。

時間ｔ１において、ＲＳ領域制御部４０６は、時間ｔ０で入力されたＰ＿ＲＳ＿ｉｎ２１１信号を、ＲＳ＿Ａ２１２へ出力する。本実施形態ではＡＲＥＡｂ４１１がＲＳモード状態を維持するため、ｔ１でＲＳ＿ｔｏ＿ＡＲＥＡ＿ｂ４０８をＬＯＷ信号へ遷移させない。従って、このタイミングでＲＳ＿Ａ２１２へＬＯＷ信号を出力することになる。時間ｔ１でＲＳ＿Ａ２１２へ信号を出力したことにより、時間ｔ２では何も発生しない。

時間ｔ３において、ＲＳ領域制御部４０６は、時間ｔ０で動作モード判断部４０５により、ＡＲＥＡａ４１０を通常モードへ遷移させ、ＡＲＥＡｂ４１１をＲＳモードに維持する。そのため、ＣＬＫ＿ＥＮ＿ａ４１２へＨＩＧＨ信号を出力し、ＣＬＫ＿ＥＮ＿ｂ４１３へはＬＯＷ信号を出力したままにし、ＡＲＥＡａ４１０は通常モードへ復帰させ、ＡＲＥＡｂ４１１はＣＧ部４１６で実施していたクロックゲートを継続する。即ち、ＣＬＫ＿ＩＮから入力されるクロック信号のＡＲＥＡｂ４１１への供給を開始しない。当然、図６Ｂの下部に示しているＡＲＥＡｂ４１１の状態はＲＳモードから遷移しない。

時間ｔ４において、ＲＳ領域制御部４０６は、画像処理対象の画像データサイズに合わせたクロックの供給が完了すると、ＣＬＫ＿ＥＮ＿ａ４１２にＬＯＷ信号を出力する。また、ＣＬＫ＿ＥＮ＿ｂ４１３に引き続きＬＯＷ信号を出力する。こうして、ＣＧ部４１６でＡＲＥＡａ４１０へのクロックゲートを開始し、ＡＲＥＡｂ４１１へ実施していたクロックゲートを継続する。当然、図６Ｂの下部に示すように、ＡＲＥＡａ４１０の状態は遷移状態となり、ＡＲＥＡｂの状態はＲＳモードから遷移しない。

また、時間ｔ４において、ＲＳ領域制御部４０６は、Ｐ＿ＲＳ＿ｉｎ２１１から入力されるＲＳモードの開始を示すＨＩＧＨ信号を受ける（ＣＰＵアクセスＢ３０２）。ＲＳ領域制御部４０６は、ＲＳ＿ｔｏ＿ＡＲＥＡ＿ａ４０７へＰ＿ＲＳ＿ｉｎ２１１から入力されたＨＩＧＨ信号を出力し、ＡＲＥＡａ４１０をＲＳモードへ遷移させる。ＡＲＥＡｂ４１１は既にＲＳモードになっているため、ＲＳ＿ｔｏ＿ＡＲＥＡ＿ｂ４０８はＨＩＧＨのまま変化しない。

時間ｔ５におけるＰ＿ＲＳ＿ｉｎ２１１信号の遷移は、図３のＣＰＵアクセスＢ３０２に示すように、ＣＰＵ１０１がシステムバス１１４を介してＲＳ制御部２０７のＲＳ＿ｍｏｄｅ＿Ｒｅｇ３０４にＲＳモードＥＮＡＢＬＥを設定することで行われる。時間ｔ６では、ＲＳ領域制御部４０６は、時間ｔ５で入力されたＰ＿ＲＳ＿ｉｎ２１１信号を、ＲＳ＿Ａ２１２へ出力する。時間ｔ５から時間ｔ６までの遅延は設計時に予め定めてもよいし、カウンタで計数してもよい。時間ｔ７では、既にＳＲＡＭ２０４の状態遷移が全て終了しているため何も起こらない。

以上説明したように、本実施形態に係る画像処理装置は、画像処理パイプラインを構成する複数の画像処理回路を備える。各画像処理回路は、複数の領域を有し、各領域への電力供給状態として、第１モードと該第１モードより低電力の第２モードとを個別に切替可能なＳＲＡＭと、ＳＲＡＭに記憶された画像データを処理する画像処理コアと、を備える。各画像処理回路は、制御信号が入力されると、画像処理コアで処理する画像データの属性情報に基づき、各領域の前記電力供給状態を変更する必要があるか否かを判断し、当該判断結果に従って、ＳＲＡＭの各領域への電力供給状態を個別に制御する。このように、ＳＲＡＭ＿ＲＳ制御部４０４の動作モード判断部４０５が画像サイズによってＲＳモードと通常モードを遷移するＳＲＡＭ領域を決定する。これにより、画像処理の対象の画像サイズ情報に応じて、ＲＳ領域制御部４０６がＳＲＡＭ内部のＲＳモードへの遷移を制御することが可能となる。そのため、ＳＲＡＭアクセスを伴わない場合において、ＳＲＡＭをＲＳモードに保つことが可能となり、不要な電力を使わずに処理を実行する事が可能となる。

＜第２の実施形態＞
以下では、本発明の第２の実施形態について説明する。上記第１の実施形態では、画像サイズＲＥＧ４０２に設定される画像サイズ情報をＳＲＡＭ制御部４０４に備えられる動作モード判断部４０５が参照し、外部から入力されるＲＳ信号が遷移するタイミングで復帰するＳＲＡＭ領域を定めていた。本実施形態では、通常モードで動作している途中で異なる画像サイズが設定され、画像処理コアの動作モードが切り替わる場合についての説明を行う。ここで、通常モードで動作している途中で異なる画像サイズが設定される場合の例として、複数のページを処理する場合に、各ページサイズが異なる場合を例に説明を行う。加えて、本実施形態では、画像処理回路Ａ２０１が処理可能な最大画像サイズから、ＡＲＥＡａ４１０へのアクセスだけで処理が成り立つ画像サイズへの変更を例にして説明する。なお、本実施形態を実施する上で必要な構成は第１の実施形態と同様なため、説明を省略する。

＜処理手順＞
図７を参照して、通常モードで動作している途中で異なる画像サイズが設定された場合に、動作モード判断部４０５がＳＲＡＭ領域ごとの動作モードを決定する処理手順について説明する。なお、図５のフローチャートと同様の処理については同一のステップ番号を付し、説明を省略する。

まず、画像サイズが設定されると、Ｓ５０１で、上述したように画像サイズが取得される。続いて、Ｓ７０１で、動作モード判断部４０５は、現在のＳＲＡＭ領域の動作モードを判断する。１つも通常モードのＳＲＡＭ領域が存在しない場合は、図５に示したＳ５０２以降の処理へと進む。一方、１つでも通常モードであるＳＲＡＭ領域が存在する場合はＳ７０２へ進む。

Ｓ７０２で、動作モード判断部４０５は、Ｓ５０１で取得した画像サイズの設定により、ＳＲＡＭ領域の動作モードの状態を変更するか否かを判断する。ＳＲＡＭ領域の動作モードを変更する必要がある場合はＳ７０３へ進み、必要無い場合は処理を終了する。ここで、ＳＲＡＭ領域の動作モードを変更する必要が無い場合とは、サイズの設定変更に対して、既に必要な領域が通常モードで動作しており、かつ、不要な領域がＲＳモードに遷移している場合が挙げられる。つまり、本実施形態では、ＳＲＡＭ領域として、Ａ４サイズが１つの基準となり、ＡＲＥＡａ４１０とＡＲＥＡｂ４１１の動作モードを決定している。例えば、Ａ４サイズ設定で画像処理を行い、次にＡ５サイズ設定で画像処理を行う場合、何れもＡＲＥＡａ４１０のみが通常モードに設定され、その他の領域はＲＳモードで画像処理が行われるため、各領域の動作モードが変化しない。

Ｓ７０３で、動作モード判断部４０５は、ＳＲＡＭ領域の動作モードを変更する場合、通常モードのＳＲＡＭ領域が増える変更であるか又は減る変更であるかを判断する。増える場合はＳ７０４へ進み、減る場合はＳ７０５へ進む。Ｓ７０４で、ＲＳ領域制御部４０６は、Ｓ７０３でＳＲＡＭ領域が増えると判断した場合の動作モードの変更を行い、処理を終了する。つまり、動作モード判断部４０５の判断結果を受信したＲＳ領域制御部４０６が、必要なＳＲＡＭ領域の動作モードを通常モードにするように、ＣＬＫ信号及びＲＳ信号を制御する。

Ｓ７０５で、ＲＳ領域制御部４０６は、ＳＲＡＭ領域が減ると判断した場合の動作モードの変更を行い、処理を終了する。つまり、動作モード判断部４０５の判断結果を受信したＲＳ領域制御部４０６が、必要なＳＲＡＭ領域の動作モードのみが通常モードになるように、ＣＬＫ信号及びＲＳ信号を制御する。例えば、Ａ３サイズ設定からＡ４サイズ設定へと変更した場合に、当該ステップを実行することになる。

＜タイミングチャート＞
次に、図８を参照して、通常モードで動作している途中で異なる画像サイズが設定され、ＳＲＡＭ領域の動作モードが切り替わる場合について、詳細に説明する。

まず、ｔ０からｔ３までは図６Ａと同様であり、画像処理回路Ａ２０１が処理可能な最大画像サイズが画像サイズＲＥＧ４０２に設定され、ＡＲＥＡａ４１０とＡＲＥＡｂ４１１がＲＳモードから通常モードへ遷移する場合と全く同じため説明は省略する。次に、ｔ３’において、２ページ目に処理する画像のサイズとして、画像処理回路Ａ２０１によってＡＲＥＡａ４１０に割り当てられたアドレス領域のみを使って画像処理を行うサイズが画像サイズＲＥＧ４０２に設定される。ここでは、Ａ３からＡ４という画像サイズ情報の遷移が発生している。画像サイズＲＥＧ４０２の情報が変更されると、画像サイズ信号４０３を介して、各ブロックに伝わる画像サイズ信号４０３も当然遷移する。ＳＲＡＭ＿ＲＳ制御部４０４に備えられる動作モード判断部４０５は、画像サイズ信号４０３が変化したことを検知し、変化後の画像サイズ情報に従って、ＡＲＥＡａ４１０が担当するアドレス範囲内で処理が実行されるか否かを判断する。図８では、ＡＲＥＡａ４１０に割り当てられたアドレス領域のみを使って画像処理を行う画像サイズ（Ａ４）が設定されているため、ＡＲＥＡａ４１０のみ通常モードを保ち、ＡＲＥＡｂ４１１をＲＳモードへ遷移させるための操作を開始する。まず、ＲＳ領域制御部４０６がＣＬＫ＿ＥＮ＿ｂ４１３をＬＯＷへと遷移させ、ＣＧ部４１６によってＡＲＥＡｂ４１１へ供給していたクロックの供給を停止する。

次に、時間ｔ４’において、ＲＳ領域制御部４０６は、ＲＳ＿ｔｏ＿ＡＲＥＡ＿ａ４０７への出力信号への変化は加えず、ＲＳ＿ｔｏ＿ＡＲＥＡ＿ｂ４０８への出力信号のみをＨＩＧＨにする。ｔ３’からｔ４’までの遅延時間は、第１の実施形態で説明したｔ４からｔ５の遅延時間が必要な理由と同様である。

時間ｔ４から時間ｔ７は、上記第１の実施形態において図６Ｂを用いて説明した、ＡＲＥＡａ４１０のみ通常モードで動作した場合からＲＳモードへ遷移する場合と同様であるため、説明を省略する。

以上説明したように、処理するページサイズが移り変わる場合であっても、画像サイズＲＥＧ４０２に設定された画像サイズの変化に従って、ＳＲＡＭ＿ＲＳ制御部４０４に備えられる動作モード判断部４０５が適切にＳＲＡＭコアの動作モードを判断する。さらに、当該判断結果に従って、ＲＳ領域制御部４０６が動作モードを制御する。これにより、処理中における画像サイズの変更に応じて適切な消費電力で画像処理を実行できるようになる。また、本実施形態では、大きい画像サイズから小さい画像サイズへ変更し、ＲＳモードへ設定されるＳＲＡＭ領域が増加する例を説明した。しかし、本発明はこれに限定されず、小さい画像サイズから大きな画像サイズへ変更し、ＲＳモードから解除されるＳＲＡＭ領域が増加する場合についても適用可能である。また、本実施形態は画像サイズＲＥＧ４０２の情報が変更されたことをトリガとして、ＡＲＥＡｂ４１１の動作モードを切り替えているが、別の方法を用いて動作モードの切り替えを行ってもよい。例えば、動作モード更新レジスタを新たに備え、画像サイズＲＥＧ４０２の情報を変更してから更新レジスタを制御して動作モードを切り替えるようにしても本発明を適用することができる。

＜第３の実施形態＞
以下では、本発明の第３の実施形態について説明する。上記第１及び第２の実施形態では、画像サイズＲＥＧ４０２に設定される画像サイズ情報をＳＲＡＭ制御部４０４の動作モード判断部４０５が参照し、外部から入力されるＲＳ信号又は画像サイズＲＥＧ４０２の情報が変わるタイミングで動作モードを決定した。しかしながら、ＳＲＡＭの動作モードを変更するためには、所定の時間経過が必要となる。そのため、ＳＲＡＭの動作モードの遷移時間に対して異なるページを処理する場合のページ間に設けられる時間が短い場合、動作モードの変更時間により所望の処理速度が得られない場合がある。本実施形態では、このような場合に、複数ページ間で処理される最も大きい画像サイズ情報に従って、適切にＳＲＡＭ領域の動作モードを選択し、省電力な画像処理を実現する方法を説明する。

＜画像処理回路の内部構成＞
まず、図９を参照して、本実施形態に係る画像処理回路の内部構成について説明する。図９には、図４で示した構成に加えて、最大画像サイズＲＥＧ９０１が加わっている。これは、複数ページの画像処理を実行する場合において、処理する画像群の中から最も大きい画像サイズを設定するレジスタである。最大画像サイズＲＥＧ９０１に設定された情報は、画像サイズ信号４０３によって、ＳＲＡＭ＿ＲＳ制御部４０４に備えられる動作モード判断部４０５へと伝えられる。

動作モード判断部４０５は、画像サイズ信号４０３を参照し、最大画像サイズＲＥＧ９０１に指定された画像サイズによって、アドレス領域毎に区切られたＳＲＡＭの動作モードを変更するか否かを決定する。動作モード判断部４０５は、既に説明した図３におけるＰ＿ＲＳ＿ｉｎ２１１がＨＩＧＨからＬＯＷに変化するタイミング、即ち、ＳＲＡＭがＲＳモードから通常モードに遷移する場面で、最大画像サイズＲＥＧ９０１に設定された情報と、所定の閾値とを比較する。ここで、画像サイズ信号４０３から得られる最大画像サイズ情報が上記閾値以下である場合に、ＡＲＥＡｂ４１０を復帰させないと判断する。

また、動作モード判断部４０５は、最大画像サイズＲＥＧ９０１へ特定の値を設定されていた場合、上記第１及び第２の実施形態で示した画像サイズＲＥＧ４０２の設定に応じたＳＲＡＭの動作モード制御が可能となるように構成することができる。例えば、最大画像サイズＲＥＧ９０１へ”０”が設定されていた場合、画像サイズＲＥＧ４０２に設定されている情報を優先して動作モードを決定する。その他の構成は、図４で説明した構成と同様であるため、説明を省略する。

＜処理手順＞
次に、図１０を参照して、最大画像サイズを設定可能な構成において、画像サイズ設定が変更された場合に行われる領域の動作モードを判別する処理手順について説明する。なお、図５又は図７の処理フローと同様の処理については、同一のステップ番号を付し、説明を省略する。

まず、画像サイズを取得するＳ５０１から通常モードのＳＲＡＭ領域の有無を判別するＳ７０１までは、上記第１及び第２の実施形態で既に説明しているため省略する。Ｓ１００１で、動作モード判断部４０５は、最大画像サイズ設定に０以外の値が設定されているか否かを判定する。本実施形態では最大の画像サイズ設定が無効となる設定を、最大画像サイズ設定に０を設定した場合として説明する。そのため、０が設定されている場合は、最大画像サイズ設定が無効と判断して、上記第２の実施形態で説明した通常モードで動作している途中で異なる画像サイズが設定される場合のフローのＳ７０２へと進む。

一方、０以外が設定されている場合は、最大画像サイズの設定に従って動作していると見なし、動作モード判断部４０５は、動作モードを変更せずに処理を終了する。なお、ここでは最大画像サイズの設定に０を設定することで、最大画像サイズの設定を無効にするとしたが、これに限らずともよい。

＜タイミングチャート＞
次に、図１１を参照して、通常モードで動作している途中で異なる画像サイズ設定がされるが、最大画像サイズの設定に従って、ＳＲＡＭ領域の動作モードが切り替わらない場合のタイミングチャートについて説明する。以下では、最大画像サイズＲＥＧ９０１に設定される画像サイズをＡ３として説明する。つまり、画像処理コア４０１が全てのＳＲＡＭ領域へのアクセスを行うことで画像処理の実施が可能な画像サイズが、複数ページ処理する画像群の中で最大サイズであることを前提とする。

図１１では、画像サイズ信号（画像サイズ設定値）４０３が通常モードの途中でＡ３からＡ４へ遷移している。また、最大画像サイズ信号（最大画像サイズ設定値）９０１がＡ３と設定されている。上記第２の実施形態では、画像サイズ信号４０３が通常モードの途中でＡ３からＡ４へ遷移する場合、動作モード判断部４０５が、画像サイズ信号４０３が変化したことを検知し、ＳＲＡＭ領域の動作モードを判定した。そして、Ａ４画像を処理する場合、画像処理コア４０１がＡＲＥＡａ４１０のみアクセスすることを特定し、動作モード判断部４０５の判断結果に基づきＲＳ領域制御部４０６がＡＲＥＡｂ４１１をＲＳモードへ遷移させていた。

一方、本実施形態では、最大画像サイズＲＥＧ９０１がＡ３に設定されていることにより、画像サイズ信号４０３が変化しようとも、ＳＲＡＭの動作モードに変化は発生しない。つまり、タイミングチャートとしては図６Ａに示したものと同様のものとなる。これにより、ＳＲＡＭの動作モードの遷移に必要な時間がページ間で確保可能な時間より短い場合に、処理速度を落とさず処理可能となる。また、処理するページの複数ページ間での最大サイズを設定するため、適切に消費電力を制御できる。

以上説明したように、本実施形態に係る画像処理装置は、最大画像サイズ設定を保持し、最大画像サイズの情報を元に動作モードの制御を行うことで、処理速度を低減させることなく画像処理を実行することが可能となる。また、本実施形態では、ＳＲＡＭ領域が２つの領域のみで構成され、Ａ３とＡ４の画像サイズでコアの動作モードが切り替わることを前提として説明したが、例えば、Ａ３とＡ４とＡ５で画像処理コアが必要とするＳＲＡＭのアドレス範囲毎に領域を備えてもよい。このように、３つの動作モードを備えることにより、さらに細かな省電力制御が可能となる。また、最大画像サイズとしてＡ４を設定し、Ａ４以下の画像を連続して処理する場合、パフォーマンスとともに、より省電力で処理を実行可能なように構成することができる。

＜その他の実施形態＞
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

１０：画像処理装置、１００：システム制御部、１０１：ＣＰＵ、１０２：画像処理部、１０３：ＲＯＭ ＩＦ部、１０４：ＤＲＡＭ ＩＦ部、１０５：スキャナＩＦ部、１０６：プリンタＩＦ部、１０７：プリンタ部、１０８：スキャナ部、１０９：ブートＲＯＭ、１１０：ＤＲＡＭ、１１１：ネットワークＩＦ部、１１２：操作部ＩＦ部

Claims (11)

1. 画像処理パイプラインを構成する複数の画像処理回路を備える画像処理装置であって、
   各画像処理回路は、
   複数の領域を有し、各領域への電力供給状態として、第１モードと該第１モードより低電力の第２モードとを個別に切替可能な記憶手段と、
   前記記憶手段に記憶された画像データを処理する処理手段と、
   当該画像処理回路に制御信号が入力されると、前記処理手段によって処理する画像データの属性情報に基づき、各領域の前記電力供給状態を変更する必要があるか否かを判断する判断手段と、
   前記判断手段による判断結果に従って、前記記憶手段の各領域への前記電力供給状態を個別に制御する制御手段と
   を備えることを特徴とする画像処理装置。
2. 前記判断手段は、前記複数の領域のうち、前記処理手段によって使用される領域を前記第１モードとし、使用されない領域を前記第２モードとして、各領域の前記電力供給状態を変更する必要があるか否かを判断することを特徴とする請求項１に記載の画像処理装置。
3. 前記画像データの属性情報を保持する保持手段をさらに備え、
   前記判断手段は、さらに、前記保持手段に保持されている属性情報が変更されると、各領域の電力供給状態を変更する必要があるか否かを判断することを特徴とする請求項１又は２に記載の画像処理装置。
4. 前記属性情報は、処理対象の画像データに対応する画像のサイズに関する情報であり、
   前記保持手段は、さらに、複数ページを処理する場合に、該複数ページのうち処理対象の画像データに対応する画像の最大サイズを保持し、
   前記判断手段は、前記属性情報に加えて、前記最大サイズの情報に基づき、各領域の前記電力供給状態を変更する必要があるか否かを判断することを特徴とする請求項３に記載の画像処理装置。
5. 前記判断手段は、前記保持手段に前記最大サイズとして、最大サイズを無効とする情報が設定されていれば、前記属性情報に基づき、各領域の前記電力供給状態を変更する必要があるか否かを判断することを特徴とする請求項４に記載の画像処理装置。
6. 前記判断手段は、
   前記属性情報が前記最大サイズより小さいサイズに変更された場合であっても、各領域における現在の電力供給状態を維持するように判断することを特徴とする請求項４又は５に記載の画像処理装置。
7. 前記属性情報は、処理対象の画像データに対応する画像について、主走査方向の長さ、主走査方向の画素数、画像形成する際の用紙のサイズ、又は解像度であることを特徴とする請求項１乃至６の何れか１項に記載の画像処理装置。
8. 前記制御手段は、前記電力供給状態を前記第１モードに変更した後に、前記画像データのサイズに基づき、前記処理手段による処理が完了するタイミングで前記電力供給状態を前記第２モードに変更することを特徴とする請求項１乃至７の何れか１項に記載の画像処理装置。
9. 前記制御信号を所定の画像処理回路に入力する入力手段をさらに備え、
   前記所定の画像処理回路は、後段の画像処理回路に所定の遅延量をもって前記制御信号を入力することを特徴とする請求項１乃至８の何れか１項に記載の画像処理装置。
10. 複数の領域を有し、各領域への電力供給状態として、第１モードと該第１モードより低電力の第２モードとを個別に切替可能な記憶手段と、前記記憶手段に記憶された画像データを処理する処理手段と、をそれぞれが備える、画像処理パイプラインを構成する複数の画像処理回路を有する画像処理装置の制御方法であって、
    各画像処理回路において、
    判断手段が、当該画像処理回路に制御信号が入力されると、前記処理手段によって処理する画像データの属性情報に基づき、各領域の前記電力供給状態を変更する必要があるか否かを判断する判断工程と、
    制御手段が、前記判断工程による判断結果に従って、前記記憶手段の各領域への前記電力供給状態を個別に制御する制御工程と
    を実行することを特徴とする画像処理装置の制御方法。
11. 複数の領域を有し、各領域への電力供給状態として、第１モードと該第１モードより低電力の第２モードとを個別に切替可能な記憶手段と、前記記憶手段に記憶された画像データを処理する処理手段と、をそれぞれが備える、画像処理パイプラインを構成する複数の画像処理回路を有する画像処理装置の制御方法における各工程をコンピュータに実行させるためのプログラムであって、前記制御方法は、
    各画像処理回路において、
    判断手段が、当該画像処理回路に制御信号が入力されると、前記処理手段によって処理する画像データの属性情報に基づき、各領域の前記電力供給状態を変更する必要があるか否かを判断する判断工程と、
    制御手段が、前記判断工程による判断結果に従って、前記記憶手段の各領域への前記電力供給状態を個別に制御する制御工程と
    を実行することを特徴とするプログラム。

Images