CN101552602B - 半导体集成电路装置 - Google Patents

Abstract

本发明提供一种半导体集成电路装置，其中设置：对提供给由晶体管(5、6)构成的被控制电路(4)的电源电压进行控制的电源控制电路(2)；对晶体管(5、6)的基板电压进行控制的基板控制电路(1)；和从其他系统控制电源转变中的基板电压的特殊基板控制电路(3)。在电源转变中由特殊基板控制电路(3)积极地实施基板控制，提早控制为所希望的基板电压，从而缩短移行到所希望的基板电压的时间。再有，为了抑制锁死、耐压劣化，由特殊基板控制电路(3)实施与电源电压和基板电压之间的电位差条件对应的电压供给、电流供给。

Description

半导体集成电路装置

技术领域

本发明涉及提供给晶体管的电源电压及基板电压的控制，还涉及多个电源电压的协同控制。

背景技术

近几年，在半导体集成电路装置中，面向进一步的低耗电化、高速化，正在实施电源电压与基板电压的控制。但是，在实施电源控制、基板控制时，若与各自的电压无关地进行控制，则可能会发生锁死(latch up)或产生因超过晶体管耐压而导致的耐压劣化。因此，以往采取一种在电源转变时不实施基板控制，并在电源转变后实施基板控制的方式(参照专利文献1)。

【专利文献1】日本特开2000-138348号公报

存在有如下课题：要在电源控制后对电源锁对应的希望的基板电压进行控制之际，若移行到所希望的基板电压为止的移行时间变长，则对系统的模式转移时间造成影响。再有，若想与各电压无关地实施电源控制、基板控制，则存在会发生锁死或产生因超过晶体管耐压而导致的耐压劣化的课题。

发明内容

鉴于上述问题，本发明的目的在于，在半导体集成电路装置中，在使电源电压转变时，缩短移行到所希望的基板电压所需的移行时间。再有，其目的在于，在进行电源控制及基板控制时，抑制锁死的产生或耐压劣化。

本发明的半导体集成电路装置具备：对向由晶体管构成的电路提供的电源电压进行控制的电源控制电路；控制晶体管的基板电压的基板控制电路；和特殊基板控制电路，其控制晶体管的基板电压，并且在基板控制电路使基板电压转变的期间的一部分或全部期间进行工作。而且，特征还在于：在电源电压的转变过程中由特殊基板控制电路积极地实施基板控制，提早往所希望的基板电压控制，从而缩短移行到所希望的基板电压所需的时间。

再有，为了抑制锁死、耐压劣化，由特殊基板控制电路实施电源电压与基板电压之间的电位差条件所对应的电压供给、电流供给。

根据本发明，在电源电压的转变过程中，可以加速向对应的所希望的基板电压的移行动作，且可以抑制此时担心会发生的锁死、可靠性劣化。

附图说明

图1是表示本发明第一实施方式涉及的半导体集成电路装置的构成的框图。

图2是表示图1的特殊基板控制电路中的N沟道型晶体管侧的详细构成例的电路图。

图3是表示图1的特殊基板控制电路中的P沟道型晶体管侧的详细构成例的电路图。

图4是表示本发明第二实施方式涉及的半导体集成电路装置的构成的框图。

图5是表示图4中的信息存储装置所存储的锁死抑制条件表的例子的图。

图6是表示图4的半导体集成电路装置中的锁死产生的抑制次序例子的时间图。

图7是表示图4的半导体集成电路装置中的测试用电路的例子的图。

图8是用于说明图7的测试用电路中的寄生双极结构的电路图。

图9是表示图4中的信息存储装置所存储的耐压劣化抑制条件表的例子的图。

图10是表示图4的半导体集成电路装置的P沟道型晶体管侧的耐压劣化的抑制次序例子的时序图。

图11是表示图4的半导体集成电路装置的N沟道型晶体管侧的耐压劣化的抑制次序例子的时序图。

图12是表示本发明第三实施方式涉及的半导体集成电路装置的构成的框图。

图13是表示图12中电位差控制电路的详细构成例的电路图。

图14是表示图12的半导体集成电路装置中的多个电源电压间的电位差控制次序例子的时序图。

图15是表示图12的半导体集成电路装置中接受多个电源电压的电路块的例子的电路图。

图16是表示包括本发明涉及的半导体集成电路装置的通信装置的立体图。

图17是表示包括本发明涉及的半导体集成电路装置的信息再生装置的立体图。

图18是表示包括本发明涉及的半导体集成电路装置的图像显示装置的立体图。

图19是表示包括本发明涉及的半导体集成电路装置的电子装置的立体图。

图20是表示包括本发明涉及的半导体集成电路装置的电子控制装置及具有该电子控制装置的移动体的立体图。

图中：1-基板控制电路，2-电源控制电路，3-特殊基板控制电路，4-被控制电路，23-系统控制电路，34-电阻，35-二极管，37-电流能力可变结构，38-电压值可变结构，61-信息存储装置，131-电位差控制电路，1801-移动电话，1901-光盘装置，2001-电视接收机，2101-数码相机，2201-汽车。

具体实施方式

以下，根据附图详细说明本发明的实施方式。其中，为了避免说明的烦杂，以相同的符号表示各实施方式通用的构成要素。

(第一实施方式)

图1表示本发明第一实施方式涉及的半导体集成电路装置的构成。如图1所示，本实施方式涉及的半导体集成电路装置具备：基板控制电路1、电源控制电路2、特殊基板控制电路3、被控制电路4和系统控制电路23。

被控制电路4，由P沟道型晶体管5和N沟道型晶体管6构成。电源控制电路2输入电源控制信号17，输出内部电源电压VDD。系统控制电路23输入VDD，输出特殊基板控制信号11及基板控制信号16。基板控制电路1输入基板控制信号16，输出P沟道型晶体管用基板控制输出8及N沟道型晶体管用基板控制输出7。特殊基板控制电路3输入特殊基板控制信号11，输出P沟道型晶体管用特殊基板控制输出12及N沟道型晶体管用特殊基板控制输出13。被控制电路4输入内部电源电压VDD、P沟道型晶体管用基板电压VP及N沟道型晶体管用基板电压VN。VP由P沟道型晶体管用基板控制输出8和P沟道型晶体管用特殊基板控制输出12构成。VN由N沟道型晶体管用基板控制输出7和N沟道型晶体管用特殊基板控制输出13构成。特殊基板控制电路3，在基板控制电路1使基板电压转变的期间的一部分或全部期间内动作。

图2及图3表示图1中的特殊基板控制电路3的详细构成例。如图2及图3所示，特殊基板控制电路3由N沟道型晶体管侧结构36和P沟道型晶体管侧结构39构成。

如图2所示，N沟道型晶体管侧结构36由电压值可变结构38和电流能力可变结构37构成，来接受电源电压31。电压值可变结构38构成为：向多个P沟道型晶体管33a的源极提供电源电压31，这些P沟道型晶体管33a的漏极分别与电阻34串联连接，经由这些电阻34的输出被公共连接输出，还有P沟道型晶体管33a的栅极分别被输入信号3RNA、3RNB、3RNC等。电流能力可变结构37构成为：向多个P沟道型晶体管33b的源极提供从电压值可变结构38输出的信号，这些P沟道型晶体管33b的漏极分别向二极管35的阴极串联输入，每个二极管35的阴极被公共连接输出，来输出N沟道型晶体管用特殊基板控制输出13。进而，构成为向P沟道型晶体管33b的栅极分别输入信号3DNA、3DNB、3DNC等。信号3RNA、3RNB、3RNC等能选择多个电阻34，并可以使输出电压值相对于电源电压31的供给变化。再有，信号3DNA、3DNB、3DNC等通过能选择多个二极管35，从而可相对于从电压值可变结构38输出的电压使电流能力变化。

如图3所示，P沟道型晶体管侧结构39，也由电压值可变结构38和电流能力可变结构37构成，来接受电源电压32。其中作为提供给电压值可变结构38内的P沟道型晶体管33a的控制信号，提供与N沟道型晶体管侧结构36不同的信号3RPA、3RPB、3RPC等。再有，作为提供给电流能力可变结构37内的P沟道型晶体管33b的控制信号，提供与N沟道型晶体管侧结构36不同的信号3DPA、3DPB、3DPC等。通过信号3RPA、3RPB、3RPC等的选择可以使输出电压值变化，进而通过信号3DPA、3DPB、3DPC等的选择可以使电流能力变化。

另外，图2及图3中的二极管35，只要是具有二极管的功能即可，任何结构都可以。再有，电阻34只要具有电阻的功能即可，任何结构都可以。

接着，将本实施方式的半导体集成电路装置的动作分为电源控制步骤、基板控制步骤、特殊基板控制步骤进行说明。

首先，在电源控制步骤中，电源控制电路2根据电源控制信号17的输入而工作，向被控制电路4的晶体管5、6提供所希望的VDD。

在基板控制步骤中，基板控制电路1根据基板控制信号16的输入而工作，从P沟道型晶体管用基板控制输出8及N沟道型晶体管用基板控制输出9输出所希望的基板电压，并提供给被控制电路4的晶体管5、6的基板。

在特殊基板控制步骤中，特殊基板控制电路3根据特殊基板控制信号11的输入而工作，从P沟道型晶体管用特殊基板控制输出12及N沟道型晶体管用特殊基板控制输出13输出所希望的基板电压、电流，并提供给被控制电路4的晶体管5、6的基板。

根据本发明，在电源控制步骤中使VDD从第一电源电压值向第二电源电压值转变时，通过基板控制步骤使来自基板控制电路1的基板控制输出也从第一基板电压向第二基板电压转变。再有，进一步还通过利用特殊基板控制步骤实施从特殊基板控制电路3向基板的电压供给，从而可以在电源转变后高速实施向所需的所希望的基板电压的移行，具有可以缩短向所希望的基板电压移行的时间的效果。还有，通过仅在电源转变时执行特殊基板控制步骤，在稳定电源供给、稳定基板电压供给时不工作，从而具有削减耗电的效果。

而且，根据图1的构成，若VDD开始转变，则系统控制电路23感知到处于电源转变中的这一情况，输出特殊基板控制信号11及基板控制信号16。由此能够动态地对VDD的转变进行基板控制。不过，也可以去掉系统控制电路23，从外部提供特殊基板控制信号11及基板控制信号16。

(第二实施方式)

图4表示本发明第二实施方式涉及的半导体集成电路装置的构成。图4的半导体集成电路装置在图1的构成的基础上还具备信息存储装置61。该信息存储装置61中，存储有后述的锁死抑制条件表的数据表格、或耐压劣化抑制条件表的数据表格。而且，从信息存储装置61输出的信息62被输入系统控制电路23，系统控制电路23根据该信息62工作。信息存储装置61由能保持数据的电路、例如易失性或非易失性存储器构成。

图5表示图4中的信息存储装置61所存储的锁死抑制条件表的例子。在此，利用图5对抑制因VDD与VP之间以及VDD与VN之间的电位差条件的不同而产生的锁死进行说明。

图5中示出了产生锁死的VDD与VP及VN的关系。例如，在VDD为1.2V的情况下，即使将VN施加到0.4V、将VP施加到0.8V，也不会发生锁死。不过，若向VP施加低于0.8V的电压、向VN施加超过0.4V的电压，则会产生锁死。通过遵守图5的锁死抑制条件表的电位差，从而能够抑制锁死的发生。

另外，通过抑制锁死发生，并且提供与电源转变后的所希望的基板电压最接近的电压，从而可以抑制锁死的发生，并且能缩短电源转变后向所需的希望的基板电压的移行时间。

图6表示图4的半导体集成电路装置中的锁死发生的抑制次序例。这是在电源转变中的特殊基板控制之际，不使锁死产生，且可以缩短电源转变后向所需的希望基板电压的移行时间的具体作法的一例。即，对被控制电路4，降低电源电压，并且将晶体管5、6的基板控制到正向偏压(Nch晶体管的基板：Vbs＝正偏压，Pch晶体管的基板：Vbs＝负偏压)。

如图6所示，例如在VDD从1.2V向0.7V转变的情况下(A→D步骤)中，设电源转变后所需的基板电压分别为VP＝0.5V、VN＝0.55V。从图5的锁死抑制条件表可知，首先在VDD从1.2V向1.15转变时(A→B步骤)，施加不发生锁死的最大或最小的基板电压、即VP＝0.7V(VDD＝1.15V时)、VN＝0.45V(VDD＝1.15V时)。接着，在VDD从1.15V向1.05V转变时(B→C步骤)，施加VP＝0.5V、VN＝0.55V。接下来，在VDD从1.05V向0.7V转变时(C→D步骤)，施加VP＝0.5V、VN＝0.55V。

在A→B步骤时，用特殊基板控制电路3乃至特殊基板控制电路3及基板控制电路1来控制VP及VN，在B→C步骤时用基板控制电路来控制VP及VN，在步骤C→D时用基板控制电路1控制VP及VN，从而能够实现图6所示的锁死发生的抑制次序。即，至少由特殊基板控制电路3提供相对于电源电压不产生锁死的正向偏压，在晶体管的基板电压达到所希望的值之前，将特殊基板控制电路的动作停止。

通过实施上述A→B、B→C、C→D步骤，从而能够抑制电源转变中的基板控制时的锁死，并且能够缩短向电源转变后往所需的希望基板电压的移行时间。再有，通过仅在电源转变中使特殊基板控制电路3工作，从而能够比使特殊基板控制电路3始终工作的情况进一步削减耗电。另外，虽然图6中示出了VDD电压下降的情况的例子，但在VDD电压上升的情况下也是同样的。

图7表示图4的半导体集成电路装置中的测试用电路的例子。图7的电路可以作为生成图5的表时的锁死测试用电路来使用。

图7的构成为：P沟道型晶体管85的漏极与N沟道型晶体管86的漏极连接，向P沟道型晶体管85的源极提供VDD，在N沟道型晶体管86的源极上连接VSS，向P沟道型晶体管85的基板连接VP，向N沟道型晶体管86的基板连接VN。

图8表示图7的测试用电路中的井周围的寄生双极结构。如图8所示，PNP双极晶体管88及NPN双极晶体管89作为寄生元件而产生，在某条件的VDD与VP及VN的电压条件下，将从VDD经由PNP双极晶体管88或NPN双极晶体管89而流向VSS的电流作为锁死电流。

利用图7及图8的构成，计算在规格条件范围内变更VDD的电压条件和VP及VN的电压条件时的锁死抑制条件。此时，在从VDD经由PNP双极晶体管88或NPN双极晶体管89而流向VSS的锁死电流为预先设定的规定电流值以上的情况下，判断为发生锁死。通过在信息存储装置61中设定通过该测试而得到的锁死抑制条件的各电压状态，从而能够进行基于芯片特性的控制。因此，优选在与图4的半导体集成电路装置相同的芯片上设置图7的测试用电路。

图9表示存储于图4的信息存储装置61中的耐压劣化抑制条件表的例子。在此，利用图9对抑制因VDD与VP之间以及VDD与VN之间的电位差条件的不同而产生的耐压劣化进行说明。

图9中，对于VDD，作为被控制电路4的P沟道型晶体管5及N沟道型晶体管6不会引起耐压劣化的条件，而示出VP及VN的值。例如，在VDD＝1.2V的情况下，若VP小于2.7V、VN小于-0.3V，则可以抑制耐压劣化。

图10及图11表示图4的半导体集成电路装置中的耐压劣化的抑制次序例。这是抑制耐压劣化并且缩短电源转变后向所需的希望基板电压的移行时间的具体作法的-例。即，针对被控制电路4，提高电源电压，或者降低电源电压，且将晶体管5、6的基板控制为反向偏压(Nch晶体管的基板：Vbs＝负偏压，Pch晶体管的基板：Vbs＝正偏压)。

图10表示VDD与VP的关系。例如在VDD从0.7V向1.2V转变时(A→D步骤)，将电源转变后的所需VP设为2.5V。在VDD从0.7V向0.8V转变时(A→B步骤)，根据图9的耐压劣化抑制条件表，在VDD为0.8V时将VP控制为2.3V。接着，在VDD从0.8V向1.0V转变时(B→C步骤)，在VDD为1.0V时将VP控制为2.5V。接着，在VDD从1.0V向1.2V转变时(C→D步骤)，在VDD为1.2V时将VP控制为2.5V。

图11表示VDD与VN的关系。例如在VDD从1.2V向0.8V转变时(A→D步骤)，将电源转变后所需的VN设为-0.5V。在VDD从1.2V向1.1V转变时(A→B步骤)，根据图9的耐压劣化抑制条件表，在VDD为1.1V时将VN控制为-0.4V。接着，在VDD从1.1V向1.0V转变时(B→C步骤)，在VDD为1.0V时将VN控制为-0.5V。接下来，在VDD从1.0V向0.8V转变时(C→D步骤)，在VDD为0.8V时将VN控制为-0.5V。

根据图9、图10及图11所示的内容可知，能够抑制VDD转变时的耐压劣化，且能缩短电源转变后向所需的VP及VN的移行时间。

在A→B步骤时，用特殊基板控制电路3乃至于特殊基板控制电路3及基板控制电路1来控制VP及VN，在B→C步骤时用基板控制电路1来控制VP及VN，在C→D步骤时用基板控制电路1来控制VP及VN，从而能够实现图10及图11所示的耐压劣化的抑制次序。即，至少由特殊基板控制电路3提供对于电源电压不产生耐压劣化的反向偏压，在晶体管的基板电压达到所希望的值之前，将特殊基板控制电路3的动作停止。而且，通过局部使用特殊基板控制电路3，能够削减耗电。另外，可以说对于VDD上升、下降的两种情况而言是同样的。

图7的电路可以作为生成图9的表时的耐压测试用电路来使用。也就是说，使用图7的构成，确认在规格条件范围内变更VDD的电压条件和VP及VN的电压条件时的耐压劣化抑制条件。此时，在以同一条件施加一定时间电压的情况下，对于VDD的电流值，初始电流值和经过一定时间后的电流值的差异超过某个电流阈值的情况下，判断为产生耐压劣化。通过在信息存储装置61中设定通过该测试而得到的耐压劣化抑制条件的各电压状态，从而能够进行基于芯片特性的控制。因此，优选将图7的测试用电路设置在与图4的半导体集成电路装置相同的芯片上。

(第三实施方式)

图12表示本发明第三实施方式涉及的半导体集成电路装置的构成。图12的半导体集成电路装置，在将N设为2以上的整数时，用电位差控制电路131来实现第一电源电压VDD1、第二电源电压VDD2、…、第N电源电压VDDN的协同控制，以便将N个电源块间的电位差保持恒定。

图13示出图12中的电位差控制电路131的详细构成例。如图13所示，运算放大器158的正相输入V+分别经由开关而连接VDD1、VDD2、…、VDDN，各开关能够由输入开关控制信号151任意进行接通断开控制。再有，运算放大器158的反相输入V-，与该运算放大器158的输出短路，其输出经由开关而与VDD1、VDD2、…、VDDN连接，各开关能够由输出开关控制信号152任意进行接通断开控制。

根据图13的构成，例如，在相对于VDD1将VDD2保持为1.0V的低电压的情况下，以相对于V-而言V+高1.0V的方式设定运算放大器158，通过用输入开关控制信号151选择设定VDD1，用输出开关控制信号152选择设定VDD2，从而能够实现，通过输入开关信号、输出开关信号的选择，变更作为对象的电源电压。再有，在对更多的电源电压要将电位差保持恒定的情况下，例如，在要对VDD1将VDDN降低0.5V电压的情况下，以V+相对于V-高0.5V的方式设定运算放大器158a，若通过输入开关控制信号151a选择VDD2，通过输出开关控制信号152a选择VDDN，则还可将VDD2保持为相对于VDDN高0.5V的电压。这样，通过准备数量与要将电位差保持恒定的电源电压的对相同的上述电路结构，从而对于多个电源，能够将电位差保持恒定。

图14表示图12的半导体集成电路装置中的多个电源电压间的电位差控制次序例。如图14所示，例如在VDD1从2.5V起转变的情况下，VDD2相对于VDD1，在保持1.0V的电位差的同时，电压受到控制。再有，在VDD2从1.5V起转变的情况下，VDD2相对于VDDN，在保持0.5V的电位差的同时，电压受到控制。

作为图12的半导体集成电路装置中接受多个电源电压的电路块的例子，图15中示出电平移位电路。在图15的电平移位电路中，输入171被输入到2.5V系统反相器172的栅极，且与后级的P沟道型晶体管174的栅极连接。2.5V系统反相器172的输出被输入到前级的P沟道型晶体管173的栅极。该P沟道型晶体管173的源极连接1.2V的电源，漏极连接N沟道型晶体管175的漏极，并经由该N沟道型晶体管175而连接到VSS。再有，后级的P沟道型晶体管174的源极连接1.2V电源，漏极上连接输出177与N沟道型晶体管176的漏极，该N沟道型晶体管176的源极连接VSS。前级的P沟道型晶体管173的漏极与后级的N沟道型晶体管176的栅极连接，后级的输出177与前级的N沟道型晶体管175的栅极连接。前级、后级的4个晶体管173-176，由1.2V系统晶体管构成。

在这种电路构成中，向现有的P沟道型晶体管173的栅极提供2.5V的电压，向源极提供1.2V的电压，在1.2V系统电源的电压转变到0.7V的情况下，若2.5V系统电源的电压不变，则该P沟道型晶体管173的栅极-源极间电压从1.3V增加到1.8V，存在产生耐压劣化的可能性。

但是，根据本发明，若以将输入电位差保持在1.0V的方式设定图13中的运算放大器158，则即使在1.2V系统电源的电压转变到0.7V的情况下，由于可以将2.5V系统电源的电压控制为1.7V，故也可以将P沟道型晶体管173的栅极-源极间电压降低到1.0V，结果能够缓和耐压劣化。另外，也可以取代图13中的运算放大器158而采用稳压器(regulator)。

以上，对第一～第三实施方式进行了说明。接着，说明具备以上的本发明所涉及的半导体集成电路装置的系统的例子。

图16表示作为具备本发明所涉及的半导体集成电路装置的电子装置的一种的通信装置的基本形态。移动电话1801具备基带LSI1802及应用程序LSI1803。基带LSI1802及应用程序LSI1803，是具有本发明所涉及的半导体集成电路装置的LSI。本发明涉及的半导体集成电路装置与以往相比，由于能更迅速地提供所希望的基板电压，即能迅速地实施各模式转变，从而能以低耗电工作，因此对于基带LSI1802及应用程序LSI1803以及具备这些LSI的移动电话1801而言，能进行低功率工作。进而，对于移动电话1801所具备的、基带LSI1802及应用程序LSI1803以外的LSI来说，通过将该LSI具备的逻辑电路设为本发明涉及的半导体集成电路装置，可以获得与上述同样的效果。

另外，具备本发明涉及的半导体集成电路装置的通信装置不应限于移动电话，除此以外，例如还包括通信系统中的发送机/接收机或进行数据传输的调制解调装置等。即，根据本发明，无论是有线还是无线或是光通信还是电通信，再有，无论是数字方式还是模拟方式，对于一切通信装置来说都可以获得降低耗电的效果。

图17表示作为具备本发明涉及的半导体集成电路装置的电子装置的一种的信息再生装置的基本形态。光盘装置1901具备：对从光盘读取的信号进行处理的媒体信号处理LSI1902；和进行该信号的纠错或光拾器的伺服控制的纠错·伺服处理LSI1903。而且，媒体信号处理LSI1902及纠错·伺服处理LSI0903，是具有本发明涉及的半导体集成电路装置的LSI。由于本发明涉及的半导体集成电路装置能以比以往更少的耗电工作，故媒体信号处理LSI1902及纠错·伺服处理LSI1903以及具备这些LSI的光盘装置也能进行低功率工作。进而，对于光盘装置1901所具备的、媒体信号处理LSI1902及纠错·伺服处理LSI1903以外的LSI来说，通过将该LSI具备的逻辑电路设为本发明涉及的半导体集成电路装置，从而可以获得与上述同样的效果。

另外，具备本发明涉及的半导体集成电路装置的信息再生装置，不应限于光盘装置，除此以外，例如也包含内置有磁盘的图像录像再生装置或以半导体存储器为介质的信息记录再生装置等。即，根据本发明，不管记录信息的媒体的类别是什么，对于所有信息再生装置(也可以包含信息记录功能)来说都可以得到降低耗电的效果。

图18表示作为具备本发明涉及的半导体集成电路装置的电子装置的一种的图像显示装置的基本形态。电视接收机2001具备：对图像信号或声音信号进行处理的图像·声音处理LSI2002、控制显示画面或扬声器等设备的显示器·声源控制LSI2003。而且，图像·声音处理LSI2002及显示器·声源控制LSI2003，是具有本发明涉及的半导体集成电路装置的LSI。由于本发明涉及的半导体集成电路装置能以比以往更少的耗电工作，故图像·声音处理LSI2002及显示器·声源控制LSI2003以及具备这些LSI的电视接收机2001也能进行低功率工作。进而，对于电视接收机2001所具备的、图像·声音处理LSI2002及显示器·声源控制LSI2003以外的LSI来说，通过将该LSI具备的逻辑电路设为本发明涉及的半导体集成电路装置，从而可以获得与上述同样的效果。

另外，具备本发明涉及的半导体集成电路装置的图像显示装置，不应限于电视接收机，除此以外，例如也包含显示通过电气通信线路被配送的流数据(streaming data)的装置。即，根据本发明，不管信息的传输方法是什么，对于所有的图像显示装置来说都可以得到降低耗电的效果。

图19表示具备本发明涉及的半导体集成电路装置的电子装置的基本形态。数码相机2101具备信号处理LSI2102，其是具有本发明涉及的半导体集成电路装置的LSI。由于本发明涉及的半导体集成电路装置能以比以往更少的耗电工作，故信号处理LSI2102以及具备该LSI的数码相机2101也能进行低功率工作。进而，对于数码相机2101所具备的、信号处理LSI2102以外的LSI来说，通过将该LSI具备的逻辑电路设为本发明涉及的半导体集成电路装置，从而可以获得与上述同样的效果。

另外，具备本发明涉及的半导体集成电路装置的电子装置，不应限于数码相机，除此以外，例如也包含各种传感器设备或电子计算机等、甚至包含全部具备LSI的装置。而且，根据本发明，对于所有的电子装置来说都可以得到降低耗电的效果。

图20表示作为具备本发明的半导体集成电路装置的电子装置的一种的电子控制装置、以及具备该电子控制装置的移动体的基本形态。汽车2201具备电子控制装置2202。电子控制装置2202具备引擎·变速器控制LSI2203，其是具有本发明涉及的半导体集成电路装置的LSI，对汽车2201的引擎或变速器等进行控制。再有，汽车2201具备导航装置2204。导航装置2204也与电子控制装置2202同样，具备作为具有本发明涉及的半导体集成电路装置的LSI的导航用LSI2204。

由于本发明涉及的半导体集成电路装置能以比以往更少的耗电工作，故引擎·变速器控制LSI2203及具备该LSI的电子控制装置2202也能进行低功率工作。同样，导航LSI2205及具备其的导航装置2204也能进行低功率工作。进而，对于电子控制装置2202所具备的、引擎·变速器控制LSI2203以外的LSI来说，通过将该LSI具备的逻辑电路设为本发明涉及的半导体集成电路装置，从而可以获得与上述同样的效果。对于导航装置2204来说也同样。而且，通过电子控制装置2202的低耗电化，从而也可以降低汽车2201的耗电。

另外，具备本发明涉及的半导体集成电路装置的电子控制装置，不应限于上述控制引擎或变速器的装置，除此以外，例如也包含发动机控制装置、甚至全部的具备LSI并控制动力源的装置。而且，根据本发明，对于这种电子控制装置来说都可以得到降低耗电的效果。

再有，具备本发明涉及的半导体集成电路装置的移动体不应限于汽车，除此以外，例如也包含列车或飞机等、甚至包含全部的具备控制作为动力源的引擎或电动机等的电子控制装置的移动体。而且，根据本发明，对于这种移动体来说可以得到降低耗电的效果。

(工业上的可利用性)

本发明涉及的半导体集成电路装置，作为基本构成具有电源控制电路、基板控制电路和特殊基板控制电路，在电源电压与基板电压的控制等中是有用的。

再有，也可以应用于通信装置、信息再生装置、图像显示装置、电子装置、电子控制装置、移动体等的用途。

Claims (13)

1.一种半导体集成电路装置，其具备：

电源控制电路，其对向构成被控制电路的晶体管的源极提供的电源电压进行控制；

基板控制电路，其对向所述晶体管的基板提供的基板电压进行控制；和

特殊基板控制电路，其对向所述基板提供的基板电压进行控制，

所述特殊基板控制电路具有：

多个二极管功能电路；

选择所述多个二极管功能电路的其中一个的二极管选择开关；

决定供给电压的多个电压决定用电阻；和

选择所述多个电压决定用电阻的其中一个的电阻选择开关。

2.根据权利要求1所述的半导体集成电路装置，其特征在于，

所述电源控制电路、所述基板控制电路和所述特殊基板控制电路协调工作，以便缩短在电源转变后向所需的希望基板电压的移行时间。

3.根据权利要求1所述的半导体集成电路装置，其特征在于，

还包括系统控制电路，其根据从所述电源控制电路输出的内部电源电压，控制所述基板控制电路及所述特殊基板控制电路的动作。

4.根据权利要求1所述的半导体集成电路装置，其特征在于，

根据所述电源电压与所述基板电压之间的耐压劣化抑制条件，改变所述基板电压的供给方法，以便抑制电源转变中的所述晶体管的耐压劣化。

5.根据权利要求4所述的半导体集成电路装置，其特征在于，

还包括预先设定所述耐压劣化抑制条件的表格。

6.根据权利要求5所述的半导体集成电路装置，其特征在于，

还包括用于存储所述表格的信息存储装置。

7.根据权利要求4所述的半导体集成电路装置，其特征在于，

还包括耐压测试用的电路结构。

8.根据权利要求1所述的半导体集成电路装置，

根据所述电源电压与所述基板电压之间的锁死抑制条件，改变所述基板电压的供给方法，以便抑制电源转变中的所述晶体管中的锁死的产生，

具备预先设定所述锁死抑制条件的表格。

9.根据权利要求8所述的半导体集成电路装置，其特征在于，

包括用于存储所述表格的信息存储装置。

10.根据权利要求8所述的半导体集成电路装置，其特征在于，

还包括锁死测试用的电路结构。

11.根据权利要求1所述的半导体集成电路装置，

所述电源控制电路、所述基板控制电路和所述特殊基板控制电路协调工作，以便缩短在电源转变后向所需的希望基板电压的移行时间，

在对所述晶体管，降低所述电源电压并且控制所述晶体管的基板电压之际，

至少由所述特殊基板控制电路提供对所述电源电压不产生锁死的偏压，在所述晶体管的基板电压达到所希望的值之前，将所述特殊基板控制电路的动作停止。

12.根据权利要求1所述的半导体集成电路装置，其

所述电源控制电路、所述基板控制电路和所述特殊基板控制电路协调工作，以便缩短在电源转变后向所需的希望基板电压的移行时间，

在对所述晶体管，提高所述电源电压或降低所述电源电压，并且控制所述晶体管的基板电压之际，

至少由所述特殊基板控制电路提供对所述电源电压不产生耐压劣化的偏压，在所述晶体管的基板电压达到所希望的值之前，将所述特殊基板控制电路的动作停止。

13.一种电子装置，其中，

具备权利要求1所述的半导体集成电路装置。

Images