JPH10303246A - 半導体装置、およびこれを具備する電子機器 - Google Patents
半導体装置、およびこれを具備する電子機器Info
- Publication number
- JPH10303246A JPH10303246A JP9282169A JP28216997A JPH10303246A JP H10303246 A JPH10303246 A JP H10303246A JP 9282169 A JP9282169 A JP 9282169A JP 28216997 A JP28216997 A JP 28216997A JP H10303246 A JPH10303246 A JP H10303246A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- power supply
- conductor pattern
- semiconductor chip
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【課題】 電源インピーダンスを低下させて電気的ノイ
ズの改善を図る。 【解決手段】 半導体チップ１の能動面には、複数個の
信号用パッド４、複数個の電源用パッド７および複数個
の接地用パッド９が設けられている。フレキシブル絶縁
基板２には絶縁部材を除去したデバイスホール５が設け
られており、電源用導体パターン６と接地用導体パター
ン８がデバイスホール部５を跨いで形成してある。電源
用導体パターン６と接地用導体パターン８には、幅が電
源用パッド７、接地用パッド９より幅の狭い接続用分岐
６０１、８０１を設けてある。
ズの改善を図る。 【解決手段】 半導体チップ１の能動面には、複数個の
信号用パッド４、複数個の電源用パッド７および複数個
の接地用パッド９が設けられている。フレキシブル絶縁
基板２には絶縁部材を除去したデバイスホール５が設け
られており、電源用導体パターン６と接地用導体パター
ン８がデバイスホール部５を跨いで形成してある。電源
用導体パターン６と接地用導体パターン８には、幅が電
源用パッド７、接地用パッド９より幅の狭い接続用分岐
６０１、８０１を設けてある。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップと、
回路基板と、封止部材とによって構成される半導体装置
に関し、さらにこの半導体装置を具備するパーソナルコ
ンピュータ、携帯電話機、プリンタ、カード型電子機器
等の電子機器に関する。
回路基板と、封止部材とによって構成される半導体装置
に関し、さらにこの半導体装置を具備するパーソナルコ
ンピュータ、携帯電話機、プリンタ、カード型電子機器
等の電子機器に関する。
【０００２】
【従来の技術】近年、フレキシブル回路基板に半導体チ
ップを接合し樹脂で封止した半導体装置が用いられてい
る。そしてこうした半導体装置の電源インピーダンスを
下げ、電気的ノイズを低減する方法としては、例えば特
開平５−８２５８５号公報の９欄および同号公報の図２
に記載されているものがある。以下図９を用いて、従来
の半導体装置の構造について説明する。
ップを接合し樹脂で封止した半導体装置が用いられてい
る。そしてこうした半導体装置の電源インピーダンスを
下げ、電気的ノイズを低減する方法としては、例えば特
開平５−８２５８５号公報の９欄および同号公報の図２
に記載されているものがある。以下図９を用いて、従来
の半導体装置の構造について説明する。
【０００３】半導体チップ１の能動面側には複数個の信
号用パッド（信号用電極）４と、電源用パッド（電源用
電極）７および接地用パッド（接地用電極）９が設けら
れている。これらのパッド群にはバンプ加工が為されて
いる。また、ＴＡＢテープ２には、デバイスホール５に
突き出した複数本の信号用リード３と、デバイスホール
５に跨る各１本の電源用共通リード６および接地用共通
リード８が設けられている。信号用リード３は、所定の
信号用パッド４と電気的に直接接続されている。さらに
電源用共通リード６は複数個の電源用パッド７の全てと
電気的に直接接続されており、接地用共通リード８も同
様に複数個の接地用パッド９の全てと電気的に直接接続
されている。前記リード３、６、８と前記パッド４、
７、９を電気的に直接接続するには、熱圧着による一括
接続方式が用いられている。
号用パッド（信号用電極）４と、電源用パッド（電源用
電極）７および接地用パッド（接地用電極）９が設けら
れている。これらのパッド群にはバンプ加工が為されて
いる。また、ＴＡＢテープ２には、デバイスホール５に
突き出した複数本の信号用リード３と、デバイスホール
５に跨る各１本の電源用共通リード６および接地用共通
リード８が設けられている。信号用リード３は、所定の
信号用パッド４と電気的に直接接続されている。さらに
電源用共通リード６は複数個の電源用パッド７の全てと
電気的に直接接続されており、接地用共通リード８も同
様に複数個の接地用パッド９の全てと電気的に直接接続
されている。前記リード３、６、８と前記パッド４、
７、９を電気的に直接接続するには、熱圧着による一括
接続方式が用いられている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置にあっては、電源用共通リードおよび接
地用共通リードが、それぞれ電源用パッドおよび接地用
パッドに形成したバンプより幅が狭くなっていて、電源
インピーダンスを十分低くできないという問題点を有し
ていた。さらに、これら共通リードを熱圧着により対応
するパッド群に電気的に接続する際、共通リードに加え
られる熱および圧力によりストレスがかかるため共通リ
ードにクラックが生じ易く、電子機器に組み込んだ後に
これが成長して断線に至るという問題点を有していた。
来の半導体装置にあっては、電源用共通リードおよび接
地用共通リードが、それぞれ電源用パッドおよび接地用
パッドに形成したバンプより幅が狭くなっていて、電源
インピーダンスを十分低くできないという問題点を有し
ていた。さらに、これら共通リードを熱圧着により対応
するパッド群に電気的に接続する際、共通リードに加え
られる熱および圧力によりストレスがかかるため共通リ
ードにクラックが生じ易く、電子機器に組み込んだ後に
これが成長して断線に至るという問題点を有していた。
【０００５】また、従来の半導体装置を具備する電子機
器にあっては、電源インピーダンスを十分低くできない
ことから、高周波動作または消費電流の大きい電子機器
で電気的ノイズの改善を図ることができないという問題
点を有していた。さらに、電源および接地ラインに断線
故障が起き易いことから、十分な長期信頼性を得ること
が難しいという問題点も有していた。
器にあっては、電源インピーダンスを十分低くできない
ことから、高周波動作または消費電流の大きい電子機器
で電気的ノイズの改善を図ることができないという問題
点を有していた。さらに、電源および接地ラインに断線
故障が起き易いことから、十分な長期信頼性を得ること
が難しいという問題点も有していた。
【０００６】また、前記した従来の半導体装置は、ＴＡ
Ｂテープ２のデバイスホール５に突出した電源用共通リ
ード６と接地用共通リード８を両端部だけで支持してい
るため、これらのリード６、８が自重によってたるみ、
電源用パッド７、接地用パッド９との位置合せが困難と
なる。
Ｂテープ２のデバイスホール５に突出した電源用共通リ
ード６と接地用共通リード８を両端部だけで支持してい
るため、これらのリード６、８が自重によってたるみ、
電源用パッド７、接地用パッド９との位置合せが困難と
なる。
【０００７】そこで本発明は、十分低い電源インピーダ
ンスを持ち、さらに電源用および接地用共通リードの断
線故障のない半導体装置を提供することを目的とする。
ンスを持ち、さらに電源用および接地用共通リードの断
線故障のない半導体装置を提供することを目的とする。
【０００８】さらに、本発明は、電源用共通リードまた
は接地用共通リードと電源用電極または接地用電極との
位置合せを容易に行なえるようにすることを目的として
いる。
は接地用共通リードと電源用電極または接地用電極との
位置合せを容易に行なえるようにすることを目的として
いる。
【０００９】また本発明は、電気的ノイズの改善が図ら
れ、さらに十分な長期信頼性を確保できる電子機器を提
供することを目的とする。
れ、さらに十分な長期信頼性を確保できる電子機器を提
供することを目的とする。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の請求項１の半導体装置は、半導体チップ
と、フレキシブル絶縁基板上に導体パターンが形成され
た回路基板と、封止用樹脂とにより構成され、前記フレ
キシブル絶縁基板に設けられた開口部に突き出した導体
パターンと前記半導体チップを接合し、前記封止用樹脂
によって接合部分を封止する半導体装置において、前記
導体パターンの少なくとも１つは、前記開口部を跨いで
形成され、幅が前記半導体チップと接合するバンプより
広く形成したことを特徴とする。
めに、本発明の請求項１の半導体装置は、半導体チップ
と、フレキシブル絶縁基板上に導体パターンが形成され
た回路基板と、封止用樹脂とにより構成され、前記フレ
キシブル絶縁基板に設けられた開口部に突き出した導体
パターンと前記半導体チップを接合し、前記封止用樹脂
によって接合部分を封止する半導体装置において、前記
導体パターンの少なくとも１つは、前記開口部を跨いで
形成され、幅が前記半導体チップと接合するバンプより
広く形成したことを特徴とする。
【００１１】このように形成した本発明は、開口部を跨
いで形成した共通リードとなる導体パターンの幅が半導
体チップと接続するバンプより広く形成してあるため、
電流容量を大きくでき、電源インピーダンスを充分低く
できるという効果を奏する。本発明の請求項２に記載の
半導体装置は、開口部を跨いで形成した導体パターン
は、少なくとも１カ所に褶曲部を有することを特徴とす
る。
いで形成した共通リードとなる導体パターンの幅が半導
体チップと接続するバンプより広く形成してあるため、
電流容量を大きくでき、電源インピーダンスを充分低く
できるという効果を奏する。本発明の請求項２に記載の
半導体装置は、開口部を跨いで形成した導体パターン
は、少なくとも１カ所に褶曲部を有することを特徴とす
る。
【００１２】この発明によれば、前記導体パターンをこ
れに対応するパッド群と電気的に接続する際に生じるス
トレスを、前記褶曲部で緩和しクラックの発生を防止で
きることから、電子機器に組み込んだ後に前記クラック
が成長して断線に至ることがないという効果を奏する。
れに対応するパッド群と電気的に接続する際に生じるス
トレスを、前記褶曲部で緩和しクラックの発生を防止で
きることから、電子機器に組み込んだ後に前記クラック
が成長して断線に至ることがないという効果を奏する。
【００１３】本発明の請求項３記載の電子機器は、請求
項１または２のいずれかに記載の半導体装置と、該半導
体装置に基づいて駆動される表示装置、印字装置または
演算装置を具備することを特徴とする。
項１または２のいずれかに記載の半導体装置と、該半導
体装置に基づいて駆動される表示装置、印字装置または
演算装置を具備することを特徴とする。
【００１４】この発明によれば、請求項１記載の半導体
装置を具備するため、電源インピーダンスを十分低くで
き電気的ノイズの改善を図ることができるという効果を
奏する。また請求項２記載の半導体装置を具備するた
め、電源ラインの断線故障がなく十分な長期信頼性を確
保できるという効果を奏する。
装置を具備するため、電源インピーダンスを十分低くで
き電気的ノイズの改善を図ることができるという効果を
奏する。また請求項２記載の半導体装置を具備するた
め、電源ラインの断線故障がなく十分な長期信頼性を確
保できるという効果を奏する。
【００１５】本発明の請求項４記載の半導体装置は、半
導体チップと、フレキシブル絶縁基板上に導体パターン
が形成された回路基板と、封止用樹脂とにより構成さ
れ、前記フレキシブル絶縁基板に設けられた開口部に突
き出した導体パターンと前記半導体チップを接合し、前
記封止用樹脂によって接合部分を封止する半導体装置に
おいて、前記導体パターンの少なくとも１つは、前記開
口部を跨いで形成されるとともに、少なくとも１本以上
の接続用分岐を有し、前記接続用分岐は前記半導体チッ
プと接合するバンプより幅が狭く形成してあることを特
徴とする。
導体チップと、フレキシブル絶縁基板上に導体パターン
が形成された回路基板と、封止用樹脂とにより構成さ
れ、前記フレキシブル絶縁基板に設けられた開口部に突
き出した導体パターンと前記半導体チップを接合し、前
記封止用樹脂によって接合部分を封止する半導体装置に
おいて、前記導体パターンの少なくとも１つは、前記開
口部を跨いで形成されるとともに、少なくとも１本以上
の接続用分岐を有し、前記接続用分岐は前記半導体チッ
プと接合するバンプより幅が狭く形成してあることを特
徴とする。
【００１６】この発明によれば、前記半導体チップ上に
設けられたパッド群と前記導体パターンを電気的に接続
する際、前記導体パターンから分岐するバンプより幅の
狭い接続用分岐を用いるため、接続後の検査を困難にす
ることなく前記導体パターンの幅を太くでき、それ故電
源インピーダンスを十分低くできるという効果を奏す
る。
設けられたパッド群と前記導体パターンを電気的に接続
する際、前記導体パターンから分岐するバンプより幅の
狭い接続用分岐を用いるため、接続後の検査を困難にす
ることなく前記導体パターンの幅を太くでき、それ故電
源インピーダンスを十分低くできるという効果を奏す
る。
【００１７】本発明の請求項５記載の半導体装置は、請
求項４に記載の半導体装置において、前記開口部を跨い
で形成された導体パターンが前記バンプより広い幅を有
するようにしたもので、導体パターンの電流容量を大き
くでき、電源インピーダンスを充分低くできるという効
果を奏する。
求項４に記載の半導体装置において、前記開口部を跨い
で形成された導体パターンが前記バンプより広い幅を有
するようにしたもので、導体パターンの電流容量を大き
くでき、電源インピーダンスを充分低くできるという効
果を奏する。
【００１８】本発明の請求項６記載の半導体装置は、請
求項４または５に記載の半導体装置において、前記導体
パターンの少なくとも１カ所に褶曲部を有するようにし
たもので、請求項２の発明と同様の効果を得られる。
求項４または５に記載の半導体装置において、前記導体
パターンの少なくとも１カ所に褶曲部を有するようにし
たもので、請求項２の発明と同様の効果を得られる。
【００１９】本発明の請求項７に記載の電子機器は、請
求項４ないし６のいずれかに記載の半導体装置と、該半
導体装置に基づいて駆動される表示装置、印字装置また
は演算装置を具備することを特徴とする。この発明によ
れば、請求項１の半導体装置を具備するため、接続後の
検査を困難にすることなく電源インピーダンスを充分低
くできて電気的ノイズの改善が図れる。また、請求項５
の半導体装置を具備するため、電源ラインの断線故障が
なく充分な長期信頼性を確保できる。
求項４ないし６のいずれかに記載の半導体装置と、該半
導体装置に基づいて駆動される表示装置、印字装置また
は演算装置を具備することを特徴とする。この発明によ
れば、請求項１の半導体装置を具備するため、接続後の
検査を困難にすることなく電源インピーダンスを充分低
くできて電気的ノイズの改善が図れる。また、請求項５
の半導体装置を具備するため、電源ラインの断線故障が
なく充分な長期信頼性を確保できる。
【００２０】本発明の請求項８の半導体装置は、半導体
チップと、フレキシブル絶縁基板上に導体パターンが形
成された回路基板と、封止用樹脂とにより構成され、前
記フレキシブル絶縁基板に設けられた開口部に突き出し
た導体パターンと前記半導体チップを接合し、前記封止
用樹脂によって接合部分を封止する半導体装置におい
て、前記半導体チップの少なくとも電源用電極または接
地用電極のいずれかを信号用電極より大きく形成したこ
とを特徴とする。
チップと、フレキシブル絶縁基板上に導体パターンが形
成された回路基板と、封止用樹脂とにより構成され、前
記フレキシブル絶縁基板に設けられた開口部に突き出し
た導体パターンと前記半導体チップを接合し、前記封止
用樹脂によって接合部分を封止する半導体装置におい
て、前記半導体チップの少なくとも電源用電極または接
地用電極のいずれかを信号用電極より大きく形成したこ
とを特徴とする。
【００２１】このように構成した本発明は、信号用電極
より大きな電流が流れる半導体チップの電源用電極また
は接地用電極を信号用電極より大きくしたことにより、
電源インピーダンスを低くできて電気的ノイズの改善を
図ることができる。また、半導体チップの電源用電極ま
たは接地用電極の数を少なくすることが可能で、装置の
小型化、簡素化を図ることができる。
より大きな電流が流れる半導体チップの電源用電極また
は接地用電極を信号用電極より大きくしたことにより、
電源インピーダンスを低くできて電気的ノイズの改善を
図ることができる。また、半導体チップの電源用電極ま
たは接地用電極の数を少なくすることが可能で、装置の
小型化、簡素化を図ることができる。
【００２２】請求項８の半導体装置においても、電源用
電極または接地用電極と接続する共通リードとなる導体
パターンは、フレキシブル絶縁基板の開口部を跨いで形
成し、その幅を電源用または接地用の電極より広く形成
してもよいし、導体パターンに電極より幅の狭い接続用
分岐を設けてもよい。また、接続用分岐は、フレキシブ
ル絶縁基板に接続することができる。
電極または接地用電極と接続する共通リードとなる導体
パターンは、フレキシブル絶縁基板の開口部を跨いで形
成し、その幅を電源用または接地用の電極より広く形成
してもよいし、導体パターンに電極より幅の狭い接続用
分岐を設けてもよい。また、接続用分岐は、フレキシブ
ル絶縁基板に接続することができる。
【００２３】本発明の請求項１４の電子機器は、請求項
８ないし１３のいずれかに記載の半導体装置と、該半導
体装置に基づいて駆動される表示装置、印字装置または
演算装置を具備することを特徴とする。このように構成
した本発明の電子機器は、前記したと同様の効果を得る
ことができる。
８ないし１３のいずれかに記載の半導体装置と、該半導
体装置に基づいて駆動される表示装置、印字装置または
演算装置を具備することを特徴とする。このように構成
した本発明の電子機器は、前記したと同様の効果を得る
ことができる。
【００２４】本発明の請求項１５の半導体装置は、半導
体チップと、フレキシブル絶縁基板上に導体パターンが
形成された回路基板と、封止用樹脂とにより構成され、
前記フレキシブル絶縁基板に設けられた開口部に突き出
した導体パターンと前記半導体チップを接合し、前記封
止用樹脂によって接合部分を封止する半導体装置におい
て、前記導体パターンの少なくとも１つは、前記開口部
を跨いで形成されるとともに、少なくとも１本以上の分
岐を有し、該分岐の先端部が前記フレキシブル絶縁基板
に接続してあることを特徴とする。
体チップと、フレキシブル絶縁基板上に導体パターンが
形成された回路基板と、封止用樹脂とにより構成され、
前記フレキシブル絶縁基板に設けられた開口部に突き出
した導体パターンと前記半導体チップを接合し、前記封
止用樹脂によって接合部分を封止する半導体装置におい
て、前記導体パターンの少なくとも１つは、前記開口部
を跨いで形成されるとともに、少なくとも１本以上の分
岐を有し、該分岐の先端部が前記フレキシブル絶縁基板
に接続してあることを特徴とする。
【００２５】このように構成した本発明は、分岐の先端
がフレキシブル絶縁基板に接続してあるため、開口部を
跨いで形成した共通用リードである導体パターンを支持
する支持部材としての作用をなす。このため、共通用リ
ードと半導体チップの電極との位置合せを容易、確実に
行なうことができる。
がフレキシブル絶縁基板に接続してあるため、開口部を
跨いで形成した共通用リードである導体パターンを支持
する支持部材としての作用をなす。このため、共通用リ
ードと半導体チップの電極との位置合せを容易、確実に
行なうことができる。
【００２６】本発明の請求項１６記載の半導体装置は、
分岐を半導体チップに接合する接続用分岐としたもので
ある。このように構成した本発明は、共通用リードと半
導体チップの電極との位置合せを容易、確実に行なうこ
とができるばかりでなく、接続後の検査を困難にするこ
となく導体パターンの幅を太くでき、それ故電源インピ
ーダンスを十分低くできるという効果を奏する。そし
て、開口部を跨いで形成した導体パターンは前記の発明
と同様に褶曲部を設けることができ、接続用分岐はバン
プより幅を狭く形成するとよい。
分岐を半導体チップに接合する接続用分岐としたもので
ある。このように構成した本発明は、共通用リードと半
導体チップの電極との位置合せを容易、確実に行なうこ
とができるばかりでなく、接続後の検査を困難にするこ
となく導体パターンの幅を太くでき、それ故電源インピ
ーダンスを十分低くできるという効果を奏する。そし
て、開口部を跨いで形成した導体パターンは前記の発明
と同様に褶曲部を設けることができ、接続用分岐はバン
プより幅を狭く形成するとよい。
【００２７】本発明の請求項１９に記載の電子機器は、
請求項１５ないし１８のいずれかに記載の半導体装置
と、該半導体装置に基づいて駆動される表示装置、印字
装置または演算装置を具備することを特徴とする。この
ように構成した本発明は、前記したような効果を奏する
ことができる。
請求項１５ないし１８のいずれかに記載の半導体装置
と、該半導体装置に基づいて駆動される表示装置、印字
装置または演算装置を具備することを特徴とする。この
ように構成した本発明は、前記したような効果を奏する
ことができる。
【００２８】本発明の請求項２０の半導体装置は、テー
プキャリアパッケージ型の半導体装置において、デバイ
スホールを横断しかつ少なくとも１本の接続用インナー
リードが分岐した電源用および接地用導体パターンを有
し、前記接続用インナリードは、幅が半導体チップと接
続するバンプより狭く形成してあることを特徴とする。
プキャリアパッケージ型の半導体装置において、デバイ
スホールを横断しかつ少なくとも１本の接続用インナー
リードが分岐した電源用および接地用導体パターンを有
し、前記接続用インナリードは、幅が半導体チップと接
続するバンプより狭く形成してあることを特徴とする。
【００２９】この発明によれば、半導体チップ上に設け
られたパッド群と前記導体パターン群を電気的に接続す
る際、前記導体パターンから分岐した接続用インナーリ
ードを用いるため、接続後の検査を困難にすることなく
前記導体パターン群の幅を太くでき、それ故電源インピ
ーダンスを十分低くできるという効果を奏する。
られたパッド群と前記導体パターン群を電気的に接続す
る際、前記導体パターンから分岐した接続用インナーリ
ードを用いるため、接続後の検査を困難にすることなく
前記導体パターン群の幅を太くでき、それ故電源インピ
ーダンスを十分低くできるという効果を奏する。
【００３０】接続用インナリードをテープキャリアを構
成しているテープに接続すると、電源用導体パターンお
よび接地用導体パターンのたるみを防止することがで
き、これらの導体パターンを半導体チップの電極との位
置合せを容易、確実に行なうことができる。また、電源
用導体パターン、接地用導体パターンには、１カ所以上
の褶曲部を設け、電子機器に組み込んだ後におけるこれ
らの導体パターンのクラックの成長を阻止し、断線を防
止するようにしてもよい。
成しているテープに接続すると、電源用導体パターンお
よび接地用導体パターンのたるみを防止することがで
き、これらの導体パターンを半導体チップの電極との位
置合せを容易、確実に行なうことができる。また、電源
用導体パターン、接地用導体パターンには、１カ所以上
の褶曲部を設け、電子機器に組み込んだ後におけるこれ
らの導体パターンのクラックの成長を阻止し、断線を防
止するようにしてもよい。
【００３１】本発明の請求項２３の電子機器は、請求項
２０ないし２２のいずれかに記載の半導体装置と、該半
導体装置に基づいて駆動される表示装置、印字装置また
は演算装置を具備することを特徴とする。この発明は、
前記と同様の効果を奏する。
２０ないし２２のいずれかに記載の半導体装置と、該半
導体装置に基づいて駆動される表示装置、印字装置また
は演算装置を具備することを特徴とする。この発明は、
前記と同様の効果を奏する。
【００３２】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。
に基づいて説明する。
【００３３】図１は、第１実施の形態に係る半導体装置
の要部の斜視図である。半導体チップ１の能動面には、
複数個の信号用パッド（信号用電極）４、複数個の電源
用パッド（電源用電極）７および複数個の接地用パッド
（接地用電極）９が設けられている。信号用パッド４
は、半導体チップ１の周辺部に沿うように形成されてい
る。一方、電源用パッド７および接地用パッド９は、半
導体チップ１の中央部に形成されている。なお、電源用
パッド７および接地用パッド９は、半導体チップ１の中
央部において、それぞれが列をなすように配置されてい
る。
の要部の斜視図である。半導体チップ１の能動面には、
複数個の信号用パッド（信号用電極）４、複数個の電源
用パッド（電源用電極）７および複数個の接地用パッド
（接地用電極）９が設けられている。信号用パッド４
は、半導体チップ１の周辺部に沿うように形成されてい
る。一方、電源用パッド７および接地用パッド９は、半
導体チップ１の中央部に形成されている。なお、電源用
パッド７および接地用パッド９は、半導体チップ１の中
央部において、それぞれが列をなすように配置されてい
る。
【００３４】これらのパッド群は後に説明する導体パタ
ーンとの電気的な接続のために、バンプ加工されてい
る。回路基板であるフレキシブル絶縁基板２には、デバ
イスホールとなる開口部５が設けられており、信号用導
体パターン３が突き出している。さらに電源用共通リー
ドを構成している電源用導体パターン６と、接地用共通
リードを構成している接地用導体パターン８が、開口部
５に跨るよう設けられている。なお、開口部５は、半導
体チップ上の各パッド４、７、９と各導体パターン３、
６、８とを接続するために利用されるものであるが故
に、この開口部５の領域内に各パッド４、７、９が位置
するような大きさの開口部であれば事足りる。従って、
開口部５の大きさ（面積）は、図１に示したように半導
体チップ１のサイズ（半導体チップの面積）以上の大き
さでも、それ以下の大きさでもよい。
ーンとの電気的な接続のために、バンプ加工されてい
る。回路基板であるフレキシブル絶縁基板２には、デバ
イスホールとなる開口部５が設けられており、信号用導
体パターン３が突き出している。さらに電源用共通リー
ドを構成している電源用導体パターン６と、接地用共通
リードを構成している接地用導体パターン８が、開口部
５に跨るよう設けられている。なお、開口部５は、半導
体チップ上の各パッド４、７、９と各導体パターン３、
６、８とを接続するために利用されるものであるが故
に、この開口部５の領域内に各パッド４、７、９が位置
するような大きさの開口部であれば事足りる。従って、
開口部５の大きさ（面積）は、図１に示したように半導
体チップ１のサイズ（半導体チップの面積）以上の大き
さでも、それ以下の大きさでもよい。
【００３５】電源用導体パターン６には、電源用パッド
７に設けたバンプより幅の狭い接続用分岐６０１が設け
られている。同じく接地用導体パターン８にも、接地用
パッド９に設けたバンプより幅の狭い接続用分岐８０１
が設けられている。信号用導体パターン３は、対応する
所定の信号用パッド４と電気的に直接接続されている。
また接続用分岐６０１は、電源用パッド７に設けたバン
プより幅が狭く形成されていて、対応する所定の電源用
パッド７と電気的に直接接続されている。同じく接続用
分岐８０１は、接地用パッド９に設けたバンプより幅が
狭く形成されていて、対応する所定の接地用パッド９と
電気的に直接接続されている。これらの接続には、好ま
しくは熱圧着による一括接続方式が用いられる。
７に設けたバンプより幅の狭い接続用分岐６０１が設け
られている。同じく接地用導体パターン８にも、接地用
パッド９に設けたバンプより幅の狭い接続用分岐８０１
が設けられている。信号用導体パターン３は、対応する
所定の信号用パッド４と電気的に直接接続されている。
また接続用分岐６０１は、電源用パッド７に設けたバン
プより幅が狭く形成されていて、対応する所定の電源用
パッド７と電気的に直接接続されている。同じく接続用
分岐８０１は、接地用パッド９に設けたバンプより幅が
狭く形成されていて、対応する所定の接地用パッド９と
電気的に直接接続されている。これらの接続には、好ま
しくは熱圧着による一括接続方式が用いられる。
【００３６】図２は、図１のＡ−Ａ線に沿った断面図で
ある。図２において、各部分には図１に用いた符号と同
一の符号を用いてある。半導体チップ１の能動面と信号
用導体パターン３、電源用導体パターン６および接地用
導体パターン８は、封止部材１０によって封止されてい
る。
ある。図２において、各部分には図１に用いた符号と同
一の符号を用いてある。半導体チップ１の能動面と信号
用導体パターン３、電源用導体パターン６および接地用
導体パターン８は、封止部材１０によって封止されてい
る。
【００３７】上記図１から明らかなように、電源用導体
パターン６と接地用導体パターン８の幅を電源用パッド
７または接地用パッド９のパッドサイズより太くして
も、これらのパッドを覆い隠さずにすみ、電源インピー
ダンスを充分低くすることができて電気的ノイズの改善
を図ることができるとともに、電気的な接続後の検査が
容易に行えるという効果を奏する。
パターン６と接地用導体パターン８の幅を電源用パッド
７または接地用パッド９のパッドサイズより太くして
も、これらのパッドを覆い隠さずにすみ、電源インピー
ダンスを充分低くすることができて電気的ノイズの改善
を図ることができるとともに、電気的な接続後の検査が
容易に行えるという効果を奏する。
【００３８】図３は、第２実施の形態に係る半導体装置
の要部の構造を示す斜視図である。図３において、各部
分には図１に用いた符号と同一の符号を用いてある。電
源用導体パターン６および接地用導体パターン８には、
それぞれ褶曲部１１が設けられている。この褶曲部１１
の設置位置は各種各様が考えられる。同図に示すごと
く、開口部５内においてパッドを挟む位置、すなわち開
口部５内における導体パターンの両側に設けてもよい
し、また、若干その効果は失われるものの片側だけに設
けてもよい。また、隅部でなくても、開口部５内であっ
て、しかもパッドと接続される位置を除く位置であれ
ば、設置可能である。また、両側とさらに内部領域とを
組み合わせて設けることも可能である。
の要部の構造を示す斜視図である。図３において、各部
分には図１に用いた符号と同一の符号を用いてある。電
源用導体パターン６および接地用導体パターン８には、
それぞれ褶曲部１１が設けられている。この褶曲部１１
の設置位置は各種各様が考えられる。同図に示すごと
く、開口部５内においてパッドを挟む位置、すなわち開
口部５内における導体パターンの両側に設けてもよい
し、また、若干その効果は失われるものの片側だけに設
けてもよい。また、隅部でなくても、開口部５内であっ
て、しかもパッドと接続される位置を除く位置であれ
ば、設置可能である。また、両側とさらに内部領域とを
組み合わせて設けることも可能である。
【００３９】上記図３から明らかなように、電源用導体
パターン６と接地用導体パターン８をこれらに対応する
パッド群と電気的に接続するする際、熱および加圧によ
って導体パターン群に加えられるストレスを褶曲部１１
が吸収緩和し、導体パターンにクラックが生じることを
防止できるという効果を奏する。言い換えると、デバイ
スホールを跨ぐように形成された半導体パターン（電源
用、接地用）においても接続可能であり、特にパッドと
一括にて接続することが可能となる。
パターン６と接地用導体パターン８をこれらに対応する
パッド群と電気的に接続するする際、熱および加圧によ
って導体パターン群に加えられるストレスを褶曲部１１
が吸収緩和し、導体パターンにクラックが生じることを
防止できるという効果を奏する。言い換えると、デバイ
スホールを跨ぐように形成された半導体パターン（電源
用、接地用）においても接続可能であり、特にパッドと
一括にて接続することが可能となる。
【００４０】図４は、褶曲部の他の例を示したものであ
る。図４（１）に示した褶曲部１２は、Ｓ字状に形成し
たもので、図３に示した褶曲部１１より応力集中を避け
ることができ、亀裂の発生などを防ぐことができる。ま
た、図４（２）に示した褶曲部１４は、ドーナツ状に形
成したものである。この褶曲部１４は、図の左右方向に
引張り応力が作用すると、楕円状に変形して応力を吸収
する。そして、図４（３）に示した褶曲部１６は、半円
状に形成したものであり、前記と同様にストレスを吸収
することができ、導体パターンの破断を防止することが
できる。
る。図４（１）に示した褶曲部１２は、Ｓ字状に形成し
たもので、図３に示した褶曲部１１より応力集中を避け
ることができ、亀裂の発生などを防ぐことができる。ま
た、図４（２）に示した褶曲部１４は、ドーナツ状に形
成したものである。この褶曲部１４は、図の左右方向に
引張り応力が作用すると、楕円状に変形して応力を吸収
する。そして、図４（３）に示した褶曲部１６は、半円
状に形成したものであり、前記と同様にストレスを吸収
することができ、導体パターンの破断を防止することが
できる。
【００４１】なお、褶曲部の形状は、これらに実施例に
示したものに限定されるものではない。また、フレキシ
ブル絶縁基板２は、テープキャリアを構成しているＴＡ
Ｂテープを使用してもよい。
示したものに限定されるものではない。また、フレキシ
ブル絶縁基板２は、テープキャリアを構成しているＴＡ
Ｂテープを使用してもよい。
【００４２】図５は、第３実施の形態に係る半導体装置
の要部斜視図であり、図６は図５のＢ−Ｂ線に沿った断
面図である。これらの図において、電源用導体パターン
６と接地用導体パターン８とは、半導体チップ１がデバ
イスホール５の内部に配置されたときに、電源用パッド
７と接地用パッド９との上部に位置するように形成され
ている。また、電源用導体パターン６と接地用導体パタ
ーン８とは、幅が電源用パッド７、接地用パッド９より
広くなるように形成してある。
の要部斜視図であり、図６は図５のＢ−Ｂ線に沿った断
面図である。これらの図において、電源用導体パターン
６と接地用導体パターン８とは、半導体チップ１がデバ
イスホール５の内部に配置されたときに、電源用パッド
７と接地用パッド９との上部に位置するように形成され
ている。また、電源用導体パターン６と接地用導体パタ
ーン８とは、幅が電源用パッド７、接地用パッド９より
広くなるように形成してある。
【００４３】これにより電源用導体パターン６、接地用
導体パターン８は、電流容量が大きくなり、電源インピ
ーダンスを充分低くすることができて電気的ノイズの改
善を図ることができる。また、導体パターン６、８は、
パッド７、９より広く形成してあるため、これらとの位
置合せを容易に行なうことができ、製作誤差の許容範囲
を大きくできる。
導体パターン８は、電流容量が大きくなり、電源インピ
ーダンスを充分低くすることができて電気的ノイズの改
善を図ることができる。また、導体パターン６、８は、
パッド７、９より広く形成してあるため、これらとの位
置合せを容易に行なうことができ、製作誤差の許容範囲
を大きくできる。
【００４４】図７は、第４実施の形態に係る半導体装置
の要部斜視図である。この実施形態に係る半導体装置
は、電源用導体パターン６と接地用導体パターン８とに
設けた接続用分岐６０２、８０２が設けてある。これら
の分岐６０２、８０２は、幅が電源用パッド７、接地用
パッド９より狭く形成してあるとともに、フレキシブル
絶縁基板２の上部まで達するような長さを有し、先端部
がフレキシブル絶縁基板２に接続してある。
の要部斜視図である。この実施形態に係る半導体装置
は、電源用導体パターン６と接地用導体パターン８とに
設けた接続用分岐６０２、８０２が設けてある。これら
の分岐６０２、８０２は、幅が電源用パッド７、接地用
パッド９より狭く形成してあるとともに、フレキシブル
絶縁基板２の上部まで達するような長さを有し、先端部
がフレキシブル絶縁基板２に接続してある。
【００４５】このように構成した第４実施の形態の半導
体装置は、フレキシブル絶縁基板２に接続した接続用分
岐６０２、８０２がデバイスホール５を跨いで形成した
電源用導体パターン６、接地用導体パターン８を支持す
る支持部材として作用するため、導体パターン６、８の
たるみを防止することができ、電源用パッド７と接続用
分岐６０２との位置合せおよび接地用パッド９と接続用
分岐８０２との位置合せを容易、正確に行なうことがで
きる。また、接続用分岐６０２、８０２がフレキシブル
絶縁基板２まで延在しているため、複数の電源用パッド
７、接地用パッド９を直線状に配置する必要がなく、こ
れらパッド７、９の形成の自由度が増し、半導体チップ
１の形成が容易となる。本形態では、接続用分岐をフレ
キシブル絶縁基板２上まで延長させて電源用導体パター
ン並びに接地用導体パターンを支持させるようにした
が、必ずしもパッドと接続する接続用分岐を利用しなけ
ればならないわけではない。例えば、電源用パッド並び
に接地用パッドが一部の領域に集中した密の部分と粗の
部分とができる場合には、単に支持のみを目的とする支
持専用のダミーパターンを粗の部分に形成してもよい。
また、この支持部は、できれば均等に配置した方が好ま
しい。
体装置は、フレキシブル絶縁基板２に接続した接続用分
岐６０２、８０２がデバイスホール５を跨いで形成した
電源用導体パターン６、接地用導体パターン８を支持す
る支持部材として作用するため、導体パターン６、８の
たるみを防止することができ、電源用パッド７と接続用
分岐６０２との位置合せおよび接地用パッド９と接続用
分岐８０２との位置合せを容易、正確に行なうことがで
きる。また、接続用分岐６０２、８０２がフレキシブル
絶縁基板２まで延在しているため、複数の電源用パッド
７、接地用パッド９を直線状に配置する必要がなく、こ
れらパッド７、９の形成の自由度が増し、半導体チップ
１の形成が容易となる。本形態では、接続用分岐をフレ
キシブル絶縁基板２上まで延長させて電源用導体パター
ン並びに接地用導体パターンを支持させるようにした
が、必ずしもパッドと接続する接続用分岐を利用しなけ
ればならないわけではない。例えば、電源用パッド並び
に接地用パッドが一部の領域に集中した密の部分と粗の
部分とができる場合には、単に支持のみを目的とする支
持専用のダミーパターンを粗の部分に形成してもよい。
また、この支持部は、できれば均等に配置した方が好ま
しい。
【００４６】図８は、第５実施の形態に係る半導体装置
の要部斜視図である。この実施の形態に係る半導体装置
は、半導体チップ１の電源用電極である電源用パッド７
と接地用電極である接地用パッド９とが信号用電極であ
る信号用パッド４より大きく形成してある。また、電源
用パッド７と接地用パッド９とに接続する電源用導体パ
ターン６と接地用導体パターン８とは、信号用導体パタ
ーン３より幅広く形成してある。これにより、各電源用
パッド７と接地用パッド９とのインピーダンスを低下さ
せることができ、ひいては電源インピーダンスを低くな
り、電気的ノイズを改善することができる。
の要部斜視図である。この実施の形態に係る半導体装置
は、半導体チップ１の電源用電極である電源用パッド７
と接地用電極である接地用パッド９とが信号用電極であ
る信号用パッド４より大きく形成してある。また、電源
用パッド７と接地用パッド９とに接続する電源用導体パ
ターン６と接地用導体パターン８とは、信号用導体パタ
ーン３より幅広く形成してある。これにより、各電源用
パッド７と接地用パッド９とのインピーダンスを低下さ
せることができ、ひいては電源インピーダンスを低くな
り、電気的ノイズを改善することができる。
【００４７】そして、第５実施の形態においては、電源
用パッド７と接地用パッド９との両者を信号用パッド４
より大きくした場合について説明したが、電源用パッド
７と接地用パッド９とのいずれか一方を信号用パッド４
より大きくし、いずれか他方を信号用パッド４と同じ大
きさにしてもよい。また、電源用導体パターン６と接地
用導体パターン８との幅は、電源用パッド７、接地用パ
ッド９より広くしてもよい。さらに、電源用導体パター
ン６と接地用導体パターン８とには、電源用パッド７、
接地用パッド９と接続する接続用分岐を設けてもよい。
そして、電源用導体パターン６と接地用導体パターン８
とに設けた接続用分岐は、その先端をフレキシブル絶縁
基板２に接続することができる。
用パッド７と接地用パッド９との両者を信号用パッド４
より大きくした場合について説明したが、電源用パッド
７と接地用パッド９とのいずれか一方を信号用パッド４
より大きくし、いずれか他方を信号用パッド４と同じ大
きさにしてもよい。また、電源用導体パターン６と接地
用導体パターン８との幅は、電源用パッド７、接地用パ
ッド９より広くしてもよい。さらに、電源用導体パター
ン６と接地用導体パターン８とには、電源用パッド７、
接地用パッド９と接続する接続用分岐を設けてもよい。
そして、電源用導体パターン６と接地用導体パターン８
とに設けた接続用分岐は、その先端をフレキシブル絶縁
基板２に接続することができる。
【００４８】また、図８の２点鎖線に示したように、電
源用導体パターン６と接地用導体パターン８とに分岐６
０３、８０３を形成するとともに、これらの分岐６０
３、８０３の先端をフレキシブル基板２に接続すること
ができる。このようにすると、開口部５を跨いで形成し
た電源用導体パターン６、接地用導体パターン８のたる
みを防止することができ、各導体パターン６、８と電源
用パッド７、接地用パッド９との位置合せを容易に行な
うことができ、褶曲部１１が伸びる防ぐことができる。
源用導体パターン６と接地用導体パターン８とに分岐６
０３、８０３を形成するとともに、これらの分岐６０
３、８０３の先端をフレキシブル基板２に接続すること
ができる。このようにすると、開口部５を跨いで形成し
た電源用導体パターン６、接地用導体パターン８のたる
みを防止することができ、各導体パターン６、８と電源
用パッド７、接地用パッド９との位置合せを容易に行な
うことができ、褶曲部１１が伸びる防ぐことができる。
【００４９】なお、例えば表示装置や印字装置または演
算装置などを、前記の第１実施形態ないし第５実施形態
に係る半導体装置を用いて駆動するようにし、電子機器
にこのような表示装置や印字装置、演算装置を組み込む
と、電子機器の電源インピーダンスを充分低くすること
ができて電気的ノイズの改善が図れるとともに、電源ラ
インの断線故障を生ずることのない長期的信頼性の高い
電子機器を得ることができる。
算装置などを、前記の第１実施形態ないし第５実施形態
に係る半導体装置を用いて駆動するようにし、電子機器
にこのような表示装置や印字装置、演算装置を組み込む
と、電子機器の電源インピーダンスを充分低くすること
ができて電気的ノイズの改善が図れるとともに、電源ラ
インの断線故障を生ずることのない長期的信頼性の高い
電子機器を得ることができる。
【００５０】
【発明の効果】以上述べたように、本発明の半導体装置
は、開口部を跨いで形成した共通リードとなる導体パタ
ーンの幅が半導体チップと接続するバンプより広く形成
してあるため、電流容量を大きくでき、電源インピーダ
ンスを充分低くできるという効果を奏する。
は、開口部を跨いで形成した共通リードとなる導体パタ
ーンの幅が半導体チップと接続するバンプより広く形成
してあるため、電流容量を大きくでき、電源インピーダ
ンスを充分低くできるという効果を奏する。
【００５１】また、本発明の半導体装置は、電源用また
は接地用導体パターンを太くすることができるため、電
源インピーダンスを十分低くすることができるという効
果がある。また、これらの導体パターンに生じるクラッ
クを防止できるため、電子機器に組み込んだ後に電源ラ
インの断線故障が発生しないという効果がある。
は接地用導体パターンを太くすることができるため、電
源インピーダンスを十分低くすることができるという効
果がある。また、これらの導体パターンに生じるクラッ
クを防止できるため、電子機器に組み込んだ後に電源ラ
インの断線故障が発生しないという効果がある。
【００５２】さらに、本発明の半導体装置は、開口部を
跨いで形成した導体パターンに設けた接続用分岐の先端
をフレキシブル絶縁基板に接続したことにより、導体パ
ターンのたるみを防止することができ、接続する半導体
チップの電極との位置合せを容易、確実に行なうことが
できる。
跨いで形成した導体パターンに設けた接続用分岐の先端
をフレキシブル絶縁基板に接続したことにより、導体パ
ターンのたるみを防止することができ、接続する半導体
チップの電極との位置合せを容易、確実に行なうことが
できる。
【００５３】また、本発明の電子機器は、電源インピー
ダンスの十分低い半導体装置を具備するため、電気的ノ
イズの改善を図れるという効果がある。また、電源ライ
ンの断線故障が発生しない半導体装置を具備するため、
十分な長期信頼性を確保できるという効果がある。
ダンスの十分低い半導体装置を具備するため、電気的ノ
イズの改善を図れるという効果がある。また、電源ライ
ンの断線故障が発生しない半導体装置を具備するため、
十分な長期信頼性を確保できるという効果がある。
【図１】本発明の第１実施の形態を示す要部の斜視図で
ある。
ある。
【図２】図１のＡ−Ａ線に沿った断面図である。
【図３】本発明の第２実施の形態を示す要部の斜視図で
ある。
ある。
【図４】実施の形態に係る褶曲部の他の例を示す図であ
る。
る。
【図５】本発明の第３実施の形態に係る半導体装置の要
部斜視図である。
部斜視図である。
【図６】図５のＢ−Ｂ線に沿った断面図である。
【図７】第４実施の形態に係る半導体装置の要部を示す
斜視図である。
斜視図である。
【図８】第５実施の形態に係る半導体装置の要部を示す
斜視図である。
斜視図である。
【図９】従来の半導体装置の要部の斜視図である。
１ 半導体チップ ２ フレキシブル絶縁基板 ３ 信号用導体パターン ４ 信号用電極（信号用パッド） ５ 開口部（デバイスホール） ６ 電源用導体パターン ７ 電源用電極（電源用パッド） ８ 接地用導体パターン ９ 接地用電極（接地用パッド） １０ 封止部材 １１ 褶曲部 ６０１、６０２ 接続用分岐 ８０１、８０２ 接続用分岐
Claims (23)
- 【請求項１】 半導体チップと、フレキシブル絶縁基板
上に導体パターンが形成された回路基板と、封止用樹脂
とにより構成され、前記フレキシブル絶縁基板に設けら
れた開口部に突き出した導体パターンと前記半導体チッ
プを接合し、前記封止用樹脂によって接合部分を封止す
る半導体装置において、前記導体パターンの少なくとも
１つは、前記開口部を跨いで形成され、幅が前記半導体
チップと接合するバンプより広く形成したことを特徴と
する半導体装置。 - 【請求項２】 請求項１に記載の半導体装置において、
前記開口部を跨いで形成した導体パターンは、少なくと
も１カ所に褶曲部を有することを特徴とする半導体装
置。 - 【請求項３】 請求項１または２のいずれかに記載の半
導体装置と、該半導体装置に基づいて駆動される表示装
置、印字装置または演算装置を具備することを特徴とす
る電子機器。 - 【請求項４】 半導体チップと、フレキシブル絶縁基板
上に導体パターンが形成された回路基板と、封止用樹脂
とにより構成され、前記フレキシブル絶縁基板に設けら
れた開口部に突き出した導体パターンと前記半導体チッ
プを接合し、前記封止用樹脂によって接合部分を封止す
る半導体装置において、前記導体パターンの少なくとも
１つは、前記開口部を跨いで形成されるとともに、少な
くとも１本以上の接続用分岐を有し、前記接続用分岐は
前記半導体チップと接合するバンプより幅が狭く形成し
てあることを特徴とする半導体装置。 - 【請求項５】 請求項４に記載の半導体装置において、
前記開口部を跨いで形成された導体パターンは、前記バ
ンプより広い幅を有していることを特徴とする半導体装
置。 - 【請求項６】 請求項４または５に記載の半導体装置に
おいて、前記導体パターンの少なくとも１カ所に褶曲部
を有することを特徴とする半導体装置。 - 【請求項７】 請求項４ないし６のいずれかに記載の半
導体装置と、該半導体装置に基づいて駆動される表示装
置、印字装置または演算装置を具備することを特徴とす
る電子機器。 - 【請求項８】 半導体チップと、フレキシブル絶縁基板
上に導体パターンが形成された回路基板と、封止用樹脂
とにより構成され、前記フレキシブル絶縁基板に設けら
れた開口部に突き出した導体パターンと前記半導体チッ
プを接合し、前記封止用樹脂によって接合部分を封止す
る半導体装置において、前記半導体チップの少なくとも
電源用電極または接地用電極のいずれかを信号用電極よ
り大きく形成したことを特徴とする半導体装置。 - 【請求項９】 請求項８に記載の半導体装置において、
前記電源用電極または接地用電極と接続する前記導体パ
ターンは、前記開口部と跨いで形成され、幅が前記電源
用電極または前記接地用電極より広く形成されているこ
とを特徴とする半導体装置。 - 【請求項１０】 請求項８に記載の半導体装置におい
て、前記電源用電極または接地用電極と接続する前記導
体パターンは、少なくとも１本以上の接続用分岐を有し
ていることを特徴とする半導体装置。 - 【請求項１１】 請求項１０に記載の半導体装置におい
て、前記接続用分岐は、幅が電源用電極または接地用電
極のバンプより狭く形成されていることを特徴とする半
導体装置。 - 【請求項１２】 請求項１０または１１のいずれかに記
載の半導体装置において、前記接続用分岐は、先端が前
記フレキシブル絶縁基板に接続してあることを特徴とす
る半導体装置。 - 【請求項１３】 請求項９ないし１２のいずれかに記載
の半導体装置において、前記開口部を跨いで形成された
前記導体パターンは、少なくとも１カ所に褶曲部を有す
ることを特徴とする半導体装置。 - 【請求項１４】 請求項８ないし１３のいずれかに記載
の半導体装置と、該半導体装置に基づいて駆動される表
示装置、印字装置または演算装置を具備することを特徴
とする電子機器。 - 【請求項１５】 半導体チップと、フレキシブル絶縁基
板上に導体パターンが形成された回路基板と、封止用樹
脂とにより構成され、前記フレキシブル絶縁基板に設け
られた開口部に突き出した導体パターンと前記半導体チ
ップを接合し、前記封止用樹脂によって接合部分を封止
する半導体装置において、前記導体パターンの少なくと
も１つは、前記開口部を跨いで形成されるとともに、少
なくとも１本以上の分岐を有し、該分岐の先端部が前記
フレキシブル絶縁基板に接続してあることを特徴とする
半導体装置。 - 【請求項１６】 請求項１５に記載の半導体装置におい
て、前記分岐は、前記半導体チップと接合する接続用分
岐であることを特徴とする半導体装置。 - 【請求項１７】 請求項１５または１６に記載の半導体
装置において、前記開口部を跨いで形成した導体パター
ンは、少なくとも１カ所に褶曲部を有することを特徴と
する半導体装置。 - 【請求項１８】 請求項１５ないし１７のいずれかに記
載の半導体装置において、前記接続用分岐は、幅が前記
半導体チップと接続するバンプより狭く形成されている
ことを特徴とする半導体装置。 - 【請求項１９】 請求項１５ないし１８のいずれかに記
載の半導体装置と、該半導体装置に基づいて駆動される
表示装置、印字装置または演算装置を具備することを特
徴とする電子機器。 - 【請求項２０】 テープキャリアパッケージ型の半導体
装置において、デバイスホールを横断しかつ少なくとも
１本の接続用インナーリードが分岐した電源用および接
地用導体パターンを有し、前記接続用インナリードは、
幅が半導体チップと接続するバンプより狭く形成してあ
ることを特徴とする半導体装置。 - 【請求項２１】 請求項２０に記載の半導体装置におい
て、前記接続用インナリードは、先端がテープキャリア
を構成しているテープに接続してあることを特徴とする
半導体装置。 - 【請求項２２】 請求項２０または２１のいずれかに記
載の半導体装置において、前記電源用および接地用導体
パターンの少なくとも１カ所に褶曲部を有することを特
徴とする半導体装置。 - 【請求項２３】 請求項２０ないし２２のいずれかに記
載の半導体装置と、該半導体装置に基づいて駆動される
表示装置、印字装置または演算装置を具備することを特
徴とする電子機器。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28216997A JP3577913B2 (ja) | 1997-02-27 | 1997-10-15 | 半導体装置、およびこれを具備する電子機器 |
| TW087102487A TW462099B (en) | 1997-02-27 | 1998-02-21 | Semiconductor device and electronic machine provided with the same |
| US09/028,456 US6608368B2 (en) | 1997-02-27 | 1998-02-24 | Semiconductor device with power source conductor pattern and grounding conductor pattern |
| SG1998000440A SG65738A1 (en) | 1997-02-27 | 1998-02-26 | Semiconductor device and electronic device having the same |
| KR10-1998-0007000A KR100505837B1 (ko) | 1997-02-27 | 1998-02-27 | 반도체장치및그것을구비한전자기기 |
| CNB981057519A CN1171307C (zh) | 1997-02-27 | 1998-02-27 | 半导体装置及基板 |
| HK99100360A HK1015531A1 (en) | 1997-02-27 | 1999-01-28 | A semiconductor device and a substrate. |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-44391 | 1997-02-27 | ||
| JP4439197 | 1997-02-27 | ||
| JP28216997A JP3577913B2 (ja) | 1997-02-27 | 1997-10-15 | 半導体装置、およびこれを具備する電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10303246A true JPH10303246A (ja) | 1998-11-13 |
| JP3577913B2 JP3577913B2 (ja) | 2004-10-20 |
Family
ID=26384287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28216997A Expired - Lifetime JP3577913B2 (ja) | 1997-02-27 | 1997-10-15 | 半導体装置、およびこれを具備する電子機器 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6608368B2 (ja) |
| JP (1) | JP3577913B2 (ja) |
| KR (1) | KR100505837B1 (ja) |
| CN (1) | CN1171307C (ja) |
| HK (1) | HK1015531A1 (ja) |
| SG (1) | SG65738A1 (ja) |
| TW (1) | TW462099B (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7157790B2 (en) * | 2002-07-31 | 2007-01-02 | Microchip Technology Inc. | Single die stitch bonding |
| US7326594B2 (en) * | 2002-07-31 | 2008-02-05 | Microchip Technology Incorporated | Connecting a plurality of bond pads and/or inner leads with a single bond wire |
| KR20050054959A (ko) * | 2002-09-25 | 2005-06-10 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 커넥터, 칩 카드 판독기, 이동 전화기 및 ｐｄａ |
| JP4177233B2 (ja) * | 2003-01-28 | 2008-11-05 | 富士通メディアデバイス株式会社 | 弾性表面波デバイス及びその製造方法 |
| DE60336993D1 (de) * | 2003-06-10 | 2011-06-16 | St Microelectronics Srl | Elektronische Halbleitervorrichtung und Verfahren zu deren Herstellung |
| KR100574954B1 (ko) * | 2003-11-15 | 2006-04-28 | 삼성전자주식회사 | 중앙부 패드와 재 배선된 패드에서 와이어 본딩된집적회로 칩패키지 |
| JP4628687B2 (ja) * | 2004-03-09 | 2011-02-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP4013071B2 (ja) * | 2004-09-06 | 2007-11-28 | セイコーエプソン株式会社 | 半導体装置 |
| KR100987479B1 (ko) * | 2005-12-19 | 2010-10-13 | 삼성전자주식회사 | 반도체 칩 및 이를 이용한 반도체 칩 패키지 |
| JP4472737B2 (ja) * | 2007-08-31 | 2010-06-02 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置、半導体素子及び基板 |
| JP4540697B2 (ja) | 2007-08-31 | 2010-09-08 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置 |
| KR100951667B1 (ko) * | 2008-08-19 | 2010-04-07 | 주식회사 하이닉스반도체 | 패드를 포함하는 반도체 메모리 장치 |
| KR101680115B1 (ko) | 2010-02-26 | 2016-11-29 | 삼성전자 주식회사 | 반도체칩, 필름 및 그를 포함하는 탭 패키지 |
| KR101367090B1 (ko) * | 2011-12-28 | 2014-02-25 | 주식회사 실리콘웍스 | 소스드라이버 집적회로 및 상기 소스드라이버 집적회로를 구비하는 디스플레이 장치 |
| KR102232435B1 (ko) * | 2014-02-12 | 2021-03-29 | 삼성디스플레이 주식회사 | 구동 칩 및 이를 포함하는 표시 장치 |
| KR102649896B1 (ko) * | 2015-03-31 | 2024-03-22 | 하마마츠 포토닉스 가부시키가이샤 | 반도체 장치 |
| CN105575947B (zh) * | 2015-12-31 | 2019-05-10 | 上海天马微电子有限公司 | 一种显示基板、显示装置以及显示装置的身份识别方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5735361A (en) | 1980-08-12 | 1982-02-25 | Nec Corp | Film carrier lead |
| JPS5939930A (ja) | 1982-08-27 | 1984-03-05 | Nissan Motor Co Ltd | タ−ボチヤ−ジヤ |
| JPS601968A (ja) | 1983-06-17 | 1985-01-08 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JPS6318335A (ja) | 1986-07-10 | 1988-01-26 | Tokuyama Soda Co Ltd | エレクトロクロミツクデイスプレイ素子 |
| US4801999A (en) * | 1987-07-15 | 1989-01-31 | Advanced Micro Devices, Inc. | Integrated circuit lead frame assembly containing voltage bussing and distribution to an integrated circuit die using tape automated bonding with two metal layers |
| US4967261A (en) * | 1987-07-30 | 1990-10-30 | Mitsubishi Denki Kabushiki Kaisha | Tape carrier for assembling an IC chip on a substrate |
| JPH01289276A (ja) * | 1988-05-17 | 1989-11-21 | Mitsubishi Electric Corp | 半導体装置 |
| JP2567961B2 (ja) * | 1989-12-01 | 1996-12-25 | 株式会社日立製作所 | 半導体装置及びリ−ドフレ−ム |
| KR920702779A (ko) * | 1990-04-24 | 1992-10-06 | 아이지와 스스무 | 회로 셀·어레이를 갖춘 반도체 장치 및 데이타 입출력 장치 |
| KR930003275B1 (ko) * | 1990-05-03 | 1993-04-24 | 삼성전자 주식회사 | 고해상도를 위한 감열 기록소자 |
| JPH04287936A (ja) * | 1991-01-10 | 1992-10-13 | Nec Corp | 半導体集積回路 |
| JP2518569B2 (ja) | 1991-09-19 | 1996-07-24 | 三菱電機株式会社 | 半導体装置 |
| JP2509422B2 (ja) * | 1991-10-30 | 1996-06-19 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| US5212402A (en) * | 1992-02-14 | 1993-05-18 | Motorola, Inc. | Semiconductor device with integral decoupling capacitor |
| JPH06140535A (ja) * | 1992-10-27 | 1994-05-20 | Mitsubishi Electric Corp | テープキャリアパッケージ型半導体装置 |
| JPH06244240A (ja) * | 1993-02-19 | 1994-09-02 | Texas Instr Japan Ltd | 半導体装置 |
| JPH077037A (ja) * | 1993-06-16 | 1995-01-10 | Hitachi Ltd | 半導体集積回路装置 |
| JP3228846B2 (ja) | 1995-02-20 | 2001-11-12 | アルプス電気株式会社 | フィルムキャリアの電極パターン |
| JPH08316270A (ja) * | 1995-05-23 | 1996-11-29 | Hitachi Ltd | テープキャリアおよびそれを用いた半導体装置 |
| JP3383475B2 (ja) | 1995-06-12 | 2003-03-04 | 株式会社日立製作所 | 半導体装置およびその製造に用いるリードフレーム |
| JP2663928B2 (ja) * | 1995-08-30 | 1997-10-15 | 日本電気株式会社 | Ｔａｂテープ及びｔａｂテープを用いた半導体装置 |
-
1997
- 1997-10-15 JP JP28216997A patent/JP3577913B2/ja not_active Expired - Lifetime
-
1998
- 1998-02-21 TW TW087102487A patent/TW462099B/zh not_active IP Right Cessation
- 1998-02-24 US US09/028,456 patent/US6608368B2/en not_active Expired - Lifetime
- 1998-02-26 SG SG1998000440A patent/SG65738A1/en unknown
- 1998-02-27 CN CNB981057519A patent/CN1171307C/zh not_active Expired - Lifetime
- 1998-02-27 KR KR10-1998-0007000A patent/KR100505837B1/ko not_active IP Right Cessation
-
1999
- 1999-01-28 HK HK99100360A patent/HK1015531A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| HK1015531A1 (en) | 1999-10-15 |
| CN1192578A (zh) | 1998-09-09 |
| SG65738A1 (en) | 1999-06-22 |
| US6608368B2 (en) | 2003-08-19 |
| JP3577913B2 (ja) | 2004-10-20 |
| KR19980071873A (ko) | 1998-10-26 |
| US20020020899A1 (en) | 2002-02-21 |
| TW462099B (en) | 2001-11-01 |
| KR100505837B1 (ko) | 2005-11-11 |
| CN1171307C (zh) | 2004-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3577913B2 (ja) | 半導体装置、およびこれを具備する電子機器 | |
| KR100449463B1 (ko) | Ｃｏｆ용 테이프 캐리어 및 이를 사용한 ｃｏｆ-구조의반도체 장치 | |
| US7550842B2 (en) | Integrated circuit assembly | |
| JP3554533B2 (ja) | チップオンフィルム用テープおよび半導体装置 | |
| US8232641B2 (en) | Wiring substrate and semiconductor device having connection pads formed in non-solder mask defined structure | |
| US20020140070A1 (en) | Packaging system for die-up connection of a die-down oriented integrated circuit | |
| US7525181B2 (en) | Tape wiring substrate and tape package using the same | |
| JPS5880857A (ja) | 電子回路パツケ−ジング部材 | |
| JPH08195329A (ja) | 集積回路における薄膜チップコンデンサ及びその製造方法 | |
| JP4717604B2 (ja) | 配線基板およびそれを用いた半導体装置 | |
| JPH09260436A (ja) | 半導体装置 | |
| JPH04167457A (ja) | 半導体装置 | |
| JPH1145903A (ja) | 半導体素子及び半導体装置 | |
| JP3773679B2 (ja) | テープキャリアパッケージ | |
| JP2000243862A (ja) | インターポーザ基板 | |
| JP3150560B2 (ja) | 半導体装置 | |
| TW202229881A (zh) | 適於傳遞高頻（rf）功率訊號的可撓性膜及用於電子裝置的高頻（rf）功率測試的對應探針卡 | |
| JP7454345B2 (ja) | 半導体装置及びその製造方法、ならびに電子機器 | |
| JPH10125721A (ja) | 半導体装置 | |
| JP3580173B2 (ja) | 高周波無線用フリップチップ実装体 | |
| JP2001168227A (ja) | 多ピン・ボールグリッドアレイ・パッケージ用の基板、多ピン・ボールグリッドアレイ・パッケージ及び半導体装置 | |
| KR100771873B1 (ko) | 반도체 패키지 및 그 실장방법 | |
| JPH077037A (ja) | 半導体集積回路装置 | |
| JPH06216477A (ja) | 配線基板及びこれを用いた電子回路装置 | |
| JP2005276865A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040308 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040531 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040622 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040705 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080723 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090723 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100723 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110723 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110723 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120723 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120723 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |