JP2005276865A - 半導体装置 - Google Patents

Abstract

【課題】 突起電極や配線リードをファインピッチ化した場合にも、突起電極と配線リードとの良好な電気的接続性が確保される半導体装置を提供する。
【解決手段】 半導体装置は、突起電極２２の電極幅と同じ、又は、突起電極２２の電極幅よりも大きい配線幅のインナーリード１２を有している。インナーリード１２の一端は、突起電極２２上で終端している。
【選択図】 図１

Description

本発明は、半導体チップに設けられた突起電極や該突起電極に接合されるリード配線がファインピッチ化された場合に特に好適な構造を有する半導体装置に関する。

液晶表示装置は、テレビやパーソナルコンピュータ用のモニタ、携帯電話等のように、種々の機器に採用されている。近年、液晶表示装置は、高精細化及び高出力化が進められ、これにより、液晶表示装置のより一層の多機能化及び高性能化が図られている。そのため、液晶表示装置に備えられる液晶ドライバには、さらなる多出力化が求められている。

そこで、特許文献１等に記載されているように、半導体チップの縮小化や、半導体チップに設けられる突起電極のファインピッチ（微細）化等を行うことにより、液晶ドライバの多出力化を図っている。このような多出力化に対応するために、現在、液晶ドライバを実装するＴＣＰ（Tape Carrier Package）よりもファインピッチ化が可能な、ベアチップを実装するＣＯＦ（Chip On Film）が多用されている。

図５に、従来の半導体装置の断面図を示し、図６に、該半導体装置の平面図を示す。ＣＯＦ型の半導体装置は、図５に示すように、キャリアテープ５０と、ベアチップである半導体チップ６０とを備えてなる。上記キャリアテープ５０は、ポリイミド等からなるベースフィルム５１上に、エッチングによってパターニングされた銅の上に、スズメッキが施された配線であるインナーリード５２が形成されている。また、上記半導体チップ６０は、接続端子となる金等からなる突起電極６２を備えている。該半導体チップ６０は、突起電極６２にて、いわゆるインナーリードボンディング（ＩＬＢ）法により、上記キャリアテープ５０の先端部分に形成されたインナーリード５２に接合される。

上記インナーリード５２と突起電極６２とは、高温条件下で、インナーリード５２のスズメッキと突起電極６２の金とが溶融して共晶を形成することにより、相互に接合される。ＣＯＦ型の半導体装置は、上記ＴＣＰ型の半導体装置から派生して誕生したため、ＴＣＰのデザインルールを踏襲して、通常、図６に示すように、インナーリード５２の配線幅は、突起電極６２の幅よりも狭くなっている（例えば、特許文献２・３参照）。それゆえ、図６に示すように、上記インナーリード５２と突起電極６２とのＩＬＢに際して、インナーリード５２の側部に共晶５３が形成されて、インナーリード５２と突起電極６２とが接合される。

上述したように、液晶表示装置の多機能化及び高性能化に伴って、液晶ドライバに備えられる半導体装置の小型化や、半導体チップ６０の微細化、半導体チップ６０に設けられる突起電極６２の微細化が急速に進められている。このような突起電極６２、及び、該突起電極６２に接合されるインナーリード５２のファインピッチ化を実現するためには、半導体チップ６０に設けられる突起電極６２の大きさを小さくするとともに、インナーリード５２の配線幅を小さくする必要がある。

現在の主流であるメタライジング法でキャリアテープ５０を形成する場合、インナーリード５２の配線幅は、１５μｍ程度であることが好ましいと考えられている。そのため、ＣＯＦ型の半導体装置では、隣接するインナーリード５２の中心間の距離であるインナーリード５２のピッチを３０μｍ程度にまで微細化することが可能であるとされている。
特開２００３−２９７８６５号公報（２００３年１０月１７日公開） 特開２０００−２９９３５３号公報（２０００年１０月２４日公開） 特開２００２−８３８４５号公報（２００２年３月２２日公開）

ところで、図６に示すように、インナーリード５２の配線幅が、突起電極６２の幅よりも狭い場合、突起電極６２の微細化に伴って、インナーリード５２の配線幅が小さくする必要がある。インナーリード５２は、配線幅が狭くなればなるほど、配線としての強度が低下し、液晶パネル等への実装後に折り曲げられる等の外部からの圧力や、環境変化等によって断線が生じやすくなるという問題がある。

また、図５に示すキャリアテープ５０上に形成されるインナーリード５２の配線幅が狭くなると、キャリアテープ５０上でのインナーリード５２の位置が僅かにずれただけで、突起電極６２上にインナーリード５２が配置されず、インナーリード５２と突起電極６２とを相互に接合することが困難となる。さらに、図５に示すように、突起電極６２の端部を越えて配置されたインナーリード５２の先端部分５２ａが、ベースフィルム５１が柔らかいために垂れ下がって、半導体チップ６０表面の回路配線等に接触して断線する等の不具合が引き起こされることもある。

上記のようなインナーリード５２の断線や、インナーリード５２と突起電極６２との接合不良は、半導体装置の信頼性の低下を引き起こす原因となる。

本発明は、上記従来の問題点を解決するためになされたものであって、その目的は、半導体チップに設けられた突起電極や、該突起電極に接続される配線リードをファインピッチ化した場合にも、突起電極と配線リードとの電気的に良好な接合が確保され得る、信頼性の高い半導体装置を提供することにある。

本発明に係る半導体装置は、上記課題を解決するために、半導体チップ上に所定の配列ピッチで突起電極が配設され、該突起電極に電気的に接続されるように配線リードが配置されてなる半導体装置において、上記突起電極上に配置された配線リードの配線幅は、該配線幅方向の突起電極の長さである電極幅と同じ、又は、該電極幅よりも大きく、上記配線リードの一端は、上記突起電極上で終端していることを特徴としている。

上記の構成によれば、突起電極の電極幅と配線リードの配線幅との相対的な関係が、従来とは異なり、配線リードの配線幅が、突起電極の電極幅以上の大きさを有している。そのため、ファインピッチ化された突起電極と配線リードとを接合する場合に、配線リードの位置にズレが発生しても、配線リードの配線幅が大きくなっているので、突起電極と配線リードとを接合することができる。つまり、突起電極と配線リードとの接合の際の位置合わせに際してズレが発生しても、配線リードの配線幅を充分に確保しているので、突起電極上に配線リードを配置して、突起電極と配線リードとを接合することができる。

また、突起電極のファインピッチ化に伴って、配線リードの配線幅を小さくする必要がある場合にも、従来に比べて、広い配線幅の配線リードを用いることができるので、配線リードのファインピッチ化に伴うインナーリードの断線や強度の低下等を防止することができる。

さらに、配線リードの配線幅が突起電極の電極幅以上となっているので、配線リードの一端が突起電極上に配置されても、配線リードと突起電極との良好な接合状態を確保することができる。従って、突起電極上で配線リードの一端が終端する構成を採用することにより、半導体チップ上に設けられた電子部品や回路配線等に、配線リードが接触することを防止して、ショートやリーク現象の発生を低減することができる。また、配線幅の広い配線リードを用いているので、突起電極上で配線リードが終端しても、突起電極と配線リードとの接合面積を充分に確保することができる。これにより、突起電極と配線リードとの高い接合強度や、高い電気的接続性を実現することができる。

それゆえ、上記の構成によれば、半導体装置の微細化された場合にも、突起電極と配線リードとの電気的な接続性が良好であり、かつ、ショートやリーク現象の発生が低減された、信頼性の高い半導体装置を提供することができるという効果を奏する。

また、本発明に係る半導体装置は、上記の半導体装置において、上記突起電極は、該突起電極上に絶縁層を介して設けられた導電層とともに積層構造をなし、上記絶縁層は、上記突起電極上の配線リードが配置されていない領域に対応する位置に、上記突起電極と導電層とを電気的に接続するための導通穴を有していることが好ましい。

上記の構成によれば、多出力化を実現するために設計された積層構造の半導体装置にて形成される導通穴を、上記突起電極上の配線リードが配置されていない領域に対応する位置に設けている。つまり、上記の構成では、突起電極を介して、配線リードとは重ならない位置に、上記導通穴を設けている。

それゆえ、突起電極と配線リードとの接合の際に加えられる接合荷重が、上記導通穴に加わることを回避することができる。従って、突起電極と配線リードとの接合時に、導通穴が破壊されることを防止することができる。また、導通穴に負荷がかかることがないため、導通穴に連結する導電層が破壊することもない。従って、上記の構成を採用することにより、積層構造を有する半導体装置においても、高い信頼性を得ることができるという効果を奏する。

また、本発明に係る半導体装置は、上記の半導体装置において、さらに、上記半導体チップ上に、該半導体チップのエッジラインからの距離が上記突起電極よりも大きくなるように、所定の配列ピッチで配設された内周側突起電極を有し、上記内周側突起電極は、上記突起電極の間を通って、該内周側突起電極に電気的に接続される内周側配線リードを備えていてもよい。

上記した半導体装置の構成は、半導体チップ上に、突起電極及び内周側突起電極が千鳥状に配置された場合にも、好適に用いることができる。

特に、突起電極及び内周側突起電極が千鳥状に配置された上記半導体装置では、上記内周側配線リードの配線幅は、上記配線リードの配線幅よりも小さいことが好ましい。

上記内周側配線リードは、互いに隣接する突起電極の間を通って、内周側突起電極に接続される。そのため、内周側配線リードは、上記突起電極に接触しないように、小さい配線幅を有していることが好ましい。従って、上記のように、内周側配線リードの配線幅を、配線リードの配線幅よりも小さくすることによって、内周側配線リードのショートやリーク現象の発生を防止することができる。これにより、突起電極及び内周側突起電極が千鳥状に配置された半導体装置においても、高い信頼性を確保することができる。

さらに、上記配線リードの配線幅方向の内周側突起電極の長さである内周側電極幅は、上記突起電極の電極幅よりも大きいことが好ましい。

上記の構成によれば、内周側配線リードの配線幅が、配線リードの配線幅よりも小さくなっている場合にも、内周側配線リードと内周側突起電極とを確実に接合することができる。すなわち、内周側配線リードと内周側突起電極との接合に際して、内周側配線リードの配置位置にズレが生じた場合にも、内周側突起電極の内周側電極幅が充分に確保されているので、内周側突起電極上に内周側配線リードを配置して、内周側突起電極と内周側配線リードとを電気的に接続することができる。

これにより、突起電極及び内周側突起電極が千鳥状に配置された半導体装置にて、ファインピッチ化を図った場合にも、信頼性の高い半導体装置を提供することができるという効果を奏する。

また、本発明の半導体装置は、上記の半導体装置において、上記内周側配線リードの一端は、上記内周側突起電極上で終端していることが好ましい。

上記の構成によれば、半導体チップ上に設けられた電子部品や回路配線等に、内周側配線リードが接触することを防止して、ショートやリーク現象の発生を低減することができるという効果を奏する。

また、本発明の半導体装置は、上記の半導体装置において、上記内周側突起電極は、該内周側突起電極上に内周側絶縁層を介して設けられた内周側導電層とともに積層構造をなし、上記内周側絶縁層は、上記内周側突起電極上の内周側配線リードが配置されていない領域に対応する位置に、上記内周側突起電極と内周側導電層とを電気的に接続するための内周側導通穴を有していることが好ましい。

上記の構成によれば、多出力化を実現するために設計された積層構造の半導体装置にて、内周側突起電極を介して、内周側配線リードとは重ならない位置に、上記内周側導通穴が形成されている。それゆえ、内周側突起電極と内周側配線リードとの接合の際に加えられる接合荷重が、上記内周側導通穴に加わることを防止することができる。それゆえ、内周側突起電極と内周側配線リードとを接合する際に、上記内周側導通穴や、該内周側導通穴に連結する内周側導電層が破壊されることを防止することができるので、信頼性の高い半導体装置を提供することができる。

本発明に係る半導体装置は、以上のように、突起電極上に配置された配線リードの配線幅は、該配線幅方向の突起電極の長さである電極幅と同じ、又は、該電極幅よりも大きく、上記配線リードの一端は、上記突起電極上で終端しているものである。

これにより、半導体装置の微細化された場合にも、突起電極と配線リードとの接合面積を充分に確保することができるので、良好な電気的接続性や接合強度を得ることができる。さらに、配線リードの一端が突起電極上で終端するので、ショートやリーク現象の発生が低減することができる。それゆえ、突起電極や配線リードがファインピッチ化された場合にも、信頼性の高い半導体装置を提供することができるという効果を奏する。

〔実施の形態１〕
本発明の実施の一形態について図１ないし図３に基づいて説明すれば、以下の通りである。図１に、本実施の形態の半導体装置の平面図を示し、図２に、本実施の形態の半導体装置の断面図を示す。図３に、図１に後述するスルーホールを図示した本実施の形態の半導体装置の平面図を示す。

本実施の形態の半導体装置は、ＣＯＦ（Chip On Film）型の半導体装置であり、図１に示すように、半導体チップ２０上に所定の配列ピッチで配設された突起電極２２上に、インナーリード（リード配線）１２が配置されてなる。ここで、配列ピッチとは、互いに隣接する突起電極２２の中心間の距離をいう。上記突起電極２２とインナーリード１２とは、導電性材料を介して、あるいは、共晶結合等によって、電気的に接続される。

上記インナーリード１２は、突起電極２２の電極幅よりも広い配線幅を有している。また、上記インナーリード１２は、半導体チップ２０の端部であるスクライブライン（エッジライン）２０ａ側から、突起電極２２の、スクライブライン２０ａ側の端部を覆って、突起電極２２上に配置される。突起電極２２上に配置されたインナーリード１２は、半導体チップ２０の内周側にある突起電極２２の端部を覆うことなく、突起電極２上で終端する。つまり、インナーリード１は、突起電極２全体を覆うのではなく、突起電極２の一部を覆った状態となるように、配置される。

なお、以下では、突起電極２２の電極幅とは、突起電極２２上に配置されるインナーリード１２の配線幅に平行な方向の長さ、言い換えれば、スクライブライン２０ａから半導体チップ２０上に延びるインナーリード１２の延伸（進入）方向に、実質的に垂直とみなせる方向の長さをいう。突起電極２２の形状は、図１に示す四辺形状に限らず種々の形状が可能であり、また、半導体チップ２０上での配置方向も限定されないが、インナーリード１２の延伸方向に対して、半導体チップ１９表面上にて実質的に垂直とみなせる方向の突起電極２２の長さを、突起電極２２の電極幅というものとする。さらに、インナーリード１２の延伸方向に対して実質的に平行とみなせる方向の、すなわち、スクライブライン２０ａに対して実質的に垂直とみなせる方向の、突起電極２２の端辺を側部と記載する。

上記のインナーリード１２と突起電極２２との接合について、図２に基づいてより詳細に説明する。ＣＯＦ型の半導体装置では、上記インナーリード１２は、キャリアテープ１０に設けられ、突起電極２２は半導体チップ２０に設けられている。

具体的には、上記インナーリード１２は、図２に示すように、絶縁性を有するベースフィルム１１上に形成されている。上記ベースフィルム１１は、ポリイミド等によって形成された、自由に屈曲可能なフレキシブル配線基板である。上記インナーリード１２は、ベースフィルム１１上に、銅等の導体を、エッチングによってパターニングし、該導体上にスズ等による金属メッキを施して形成される。このように、ベースフィルム１１上にインナーリード１２が形成されて、ＣＯＦのキャリアテープ１０となる。

一方、上記突起電極２２は、アルミニウム等によって形成された電極パッド２１上に、金等で形成され、半導体チップ２０の端子となる。半導体チップ２０には、図２に示すように、チップ抵抗やチップコンデンサ等のディスクリート電子部品等の回路２３が設けられている。上記半導体チップ２０の表面は、突起電極２２が露出するように、絶縁性の保護膜であるパッシベーション膜２４に覆われている。

なお、本実施の形態の半導体チップ２０は、図２に示すように、多出力化を図るために、より高い配線密度を実現することができる積層構造を有している。すなわち、半導体チップ２０からの出力を、電極パッド２１の突起電極２２が設けられる側とは反対側にて取り出すために、金属層（導電層）２５を設けている。

上記金属層２５は、電極パッド２１の突起電極２２が設けられる側とは反対側に形成された絶縁膜（絶縁層）２６上に設けられて、上記突起電極２２と積層構造をなす。また、上記絶縁膜２６には、電極パッド２１と金属層２５とを電気的に接続するためのスルーホール（導通穴）２７が設けられている。該スルーホール２７の位置で、電極パッド２１及び金属層２５は絶縁膜２６に覆われることなく、一部が露出している。これにより、スルーホール２７を介して、突起電極２２から電極パッド２１を介して金属層２５に電気信号を伝達するようになっている。それゆえ、上記金属層２５は、上記突起電極２２とともに、半導体チップ２０からの電気信号を出力するための端子（配線）となる。

このように、金属層２５を設けることによって、電極パッド２１の、インナーリード１２と対向する側の面、及び、該インナーリード１２と対向する側の面とは反対側の面のそれぞれに端子（配線）を配置することができる。これにより、半導体チップ２０上に多数の電極パッド２１を設けた場合にも、同一面上での配線の交差を防止して、各電極パッド２１から出力を取り出すことができる。従って、半導体チップ２０から取り出す出力を全体として増加させることができるので、半導体チップ２０の多出力化を実現することが可能になっている。

上記キャリアテープ１０と、半導体チップ２０とは、ベースフィルム１１上のインナーリード１２と、電極パッド２１上の突起電極２２との位置合わせを行って接合される。このとき、図２に示すように、インナーリード１２の先端部分（一端）が、半導体チップ２０の突起電極２２に対向するように位置合わせが行われる。言い換えれば、半導体チップ２０の端辺であるスクライブライン２０ａ側から、半導体チップ２０の内周側に向けて、突起電極２２を覆い、該突起電極２２上で終端するように、インナーリード１２を配置する。これにより、図１に示すように、突起電極２の両側部を覆うようにインナーリード１２が配置され、突起電極２２上にインナーリード１２の一端が配置される。

ここで、図３に示すように、半導体チップ２０にスルーホール２７が設けられている場合には、突起電極２２の、スルーホール２７の形成位置上にある領域には、インナーリード１２が配置されないように、インナーリード１２と突起電極２２との位置合わせが行われる。つまり、インナーリード１２は、電極パッド２１や突起電極２２を介して、絶縁膜２６に積層した状態となるが、スルーホール２７が設けられた領域の絶縁膜２６上の突起電極２２表面を覆わないように、インナーリード１２が配置される。これにより、図３に示すように、半導体チップ２０に設けられるスルーホール２７と、インナーリード１２とが重ならない位置でインナーリード１２が終端するように、突起電極２２上にインナーリード１２が配置される。

なお、図３に示すように、半導体チップ２０のスクライブライン２０ａ側にある突起電極２２の一端から、突起電極２２上に進入するように、突起電極２２上にインナーリード１２が配置される。そのため、半導体チップ２０に設けられるスルーホール２７は、図３に示すように、半導体チップ２０のより内周側で電極パッド２１から電気信号を取り出すように、設けられることが好ましい。

また、インナーリード１２と突起電極２２との良好な電気的接続性を確保するとともに、接合の物理的強度を充分に確保するためには、通常、突起電極２２のインナーリード１２と対向する領域である表面領域の５０％以上の面積を覆うように、インナーリード１２を配置することが好ましい。これにより、インナーリード１２と突起電極２２との接合面積を広く確保することができる。

このように、突起電極２２とインナーリード１２との位置合わせを行った後、両者を高温圧着する。これにより、インナーリード１２のスズメッキと突起電極２２の金とが溶融して、共晶を形成して、突起電極２２とインナーリード１２とが共晶接合によって強固に結合される。なお、突起電極２とインナーリード１との接合は、上記共晶接合に限らず、突起電極２２とインナーリード１２との間に、導電性の接着剤やハンダ等の導電性材料を塗布して両者を接合してもよい。

続いて、半導体チップ２０とキャリアテープ１０との間に、エポキシ系樹脂等の熱硬化性樹脂を注入する。その後、該熱硬化性樹脂を加熱処理によって硬化させて、通常、１×１０⁷ Ω以上の抵抗値を示すアンダーフィル材１３を形成する。このように、アンダーフィル材１３を設けることにより、上記突起電極２２とインナーリード１２との接合の強度が高められ、半導体装置の取扱いが容易になる。また、アンダーフィル材１３によって、外部から、突起電極２２とインナーリード１２との接合部分に、水分や異物が注入されることを防ぐことができる。

上記のようにしてアンダーフィル材１３を設けた後、ファイナルテストを行って、図２に示すＣＯＦ型の半導体装置が得られる。該半導体装置では、図１に示すように、突起電極２２上に、該突起電極２２の電極幅よりも広い配線幅のインナーリード１２が配置される。これにより、突起電極２２とインナーリード１２との接合面積は、図１に示す従来の半導体装置の突起電極６２とインナーリード５２との接合面積と同等以上の大きさで確保される。特に、突起電極２２やインナーリード１２がファインピッチ化された場合には、従来の半導体装置における接合面積以上の大きさの接合面積を期待することができる。それゆえ、半導体装置のファインピッチ化が進んだ場合にも、突起電極２２とインナーリード１２との良好な電気的接続性を得ることができる。

また、突起電極２２とインナーリード１２との位置合わせにおけるずれや、ベースフィルム１１上に形成されるインナーリード１２の形成位置のずれ等が生じても、突起電極２２とインナーリード１２とを接合することができる。特に、突起電極２２やインナーリード１２のファインピッチ化が進んだ場合にも、従来に比べ、インナーリード１２の配線幅が広くなっているので、突起電極２２上からズレ落ちることはない。さらに、上記ファインピッチ化に伴って、突起電極２２の電極幅よりも小さい配線幅でインナーリード１２を形成することはないため、インナーリード１２の形成工程のエッチング等で発生する異物やゴミによる断線、インナーリード１２の強度の低下を防止することができる。

さらに、突起電極２２の電極幅よりも広い配線幅のインナーリード１２を設けているため、突起電極２２上でインナーリード１２が終端しても、突起電極２２とインナーリード１２とを充分な接合面積で接合することができる。従って、インナーリード１２の先端部分が突起電極２２上に配置しても、突起電極２２とインナーリード１２との良好な接合状態を確保することができる。それゆえ、インナーリード１２の先端部分が、半導体チップ２０表面の他の配線等に接触して、インナーリード１２が断線してショートする等の問題の発生を回避することができる。

また、従来の半導体装置（図５）のように、スクライブライン側から進入し、突起電極６２を越えて半導体チップ６０の内周側へ延びて終端するために、インナーリード５２の先端部分が垂れて、半導体チップ６０上に設けられた回路等に接触してショートするという問題が発生することを防止することもできる。

さらに、インナーリード１２は、半導体チップ２０に設けられたスルーホール２７に対応する突起電極２２上の位置を避けて、該突起電極２２上に配置される（図３）。それゆえ、インナーリード１２と突起電極２２との接合時の接合荷重がスルーホール２７に加えられることはない。従って、上記接合荷重によって、スルーホール２７や金属層２５が物理的に破壊されることを防止することができる。

なお、本実施の形態では、積層構造の半導体チップ２０を用い、該半導体チップ２０にスルーホール２７が設けられた半導体装置を例に挙げて説明したが、一層構造の半導体チップであってもよく、スルーホールが設けられていなくてもよい。

また、上記では、インナーリード１２は、突起電極２２の一部を覆い、突起電極２２の一部を露出するように配置される場合を例に挙げたが、突起電極２２上でインナーリード１２が終端していれば、突起電極２２は露出していなくてもよい。特に、スルーホールを有していない場合には、突起電極２２の端部の位置で、インナーリード１２が終端するように配置して突起電極２２全体を覆い、突起電極２２を露出させないようにしてもよい。これにより、インナーリード１２と突起電極２２との接合面積を充分に確保することができるので、インナーリード１２と突起電極２２との接合強度や電気的接続性を向上することができる。

さらに、本実施の形態では、図１に示すように、突起電極２２を電極幅方向に横断して、突起電極２２の２つの側部を覆うように、インナーリード１２が配置されているが、これに限定されない。すなわち、突起電極２２の側部の一方のみを覆うように、インナーリード１２と突起電極２２とを接合してもよい。また、インナーリード１２の配線幅は、突起電極２２の電極幅と同等、あるいは、突起電極２２の電極幅以上であればよい。

また、上記インナーリード１２は、ベースフィルム１１上に形成されているが、これに限定されず、ガラス等の絶縁性を有する硬質の基板や、フレキシブル性を有するポリエステル系の樹脂等で形成された基板であってもよい。

〔実施の形態２〕
本発明の他の実施の形態について図４に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態１の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。

図４に、本実施の形態の半導体装置の平面図を示す。該半導体装置は、図４に示すように、２種類の突起電極２２・３２を有し、これらの突起電極２２・３２が千鳥状に配置されている。なお、以下では、突起電極２２を外周側突起電極２２と記載し、突起電極３２を内周側突起電極３２と記載して両者を区別することがある。

上記外周側突起電極２２は、半導体チップ２０のスクライブライン２０ａ側に所定の配列ピッチで配置されている。また、内周側突起電極３２は、図４に示すように、上記外周側突起電極２２よりも、半導体チップ２０の内周側、すなわち、スクライブライン２０ａから遠い距離の位置に配置されている。上記内周側突起電極３２は、外周側突起電極２２の配列ピッチと同じ配列ピッチで配設され、内周側突起電極３２の配列ピッチと外周側突起電極２２の配列ピッチとは、相対的に２分の１ずれた状態となっている。

従って、互いに隣接する外周側突起電極２２の間の位置に、内周側突起電極３２が配置され、互いに隣接する内周側突起電極３２の間の位置に、外周側突起電極２２が配置される。それゆえ、後述するように、内周側突起電極３２に接合するインナーリード（以下、内周側インナーリードと記載することがある）４２は、外周側突起電極２２の間を通って、内周側突起電極３２上に配置される。つまり、外周側突起電極２２に接合されるインナーリード（以下、外周側インナーリードと記載することがある）１２と、内周側突起電極３２に接合される内周側インナーリード４２との中心間距離であるピッチ３０が、ほぼ一定となっている。

また、本実施の形態では、外周側突起電極２２と内周側突起電極３２とは、形状及び大きさが異なり、内周側突起電極３２の電極幅（内周側電極幅）は、外周側突起電極２２の電極幅よりも広くなっている。

上記外周側突起電極２２に接合される外周側インナーリード１２は、前記実施の形態１にて説明したように、外周側突起電極２２の電極幅と同等以上の配線幅を有している。外周側インナーリード１２は、外周側突起電極２２上で終端している。

一方、上記内周側突起電極３２に接合される内周側インナーリード４２は、内周側突起電極３２の電極幅よりも小さい配線幅を有している。また、内周側インナーリード４２の配線幅は、上記外周側インナーリード１２の配線幅よりも小さくなっている。内周側インナーリード４２は、前記実施の形態１で説明したように、内周側突起電極３２上の、スルーホール（内周側導通穴）３７に重ならない位置で、終端している。

ここで、上記スルーホール３７は、前記実施の形態１で説明した図２に示す半導体装置の構造と同様に、半導体チップ２０の出力を内周側突起電極３２ではなく、図示しない金属層（内周側導電層）から取り出すために設けられたものである。すなわち、上記内周側突起電極３２と金属層とは、絶縁層（内周側絶縁層）を介して積層構造をなしている。該積層構造にて、内周側突起電極３２と金属層とを電気的に接続するために、絶縁層にスルーホール３７を設けて、半導体チップ２０の出力が取り出されるようになっている。

上記のように、本実施の形態では、外周側突起電極２２と内周側突起電極３２とが千鳥状に配置された半導体装置にて、内周側インナーリード４２の配線幅が、外周側インナーリード１２よりも小さくなっている。これにより、上記内周側インナーリード４２が、外周側突起電極２２の間を通って、内周側突起電極２２上に配置される際に、内周側インナーリード４２が外周側突起電極２２や外周側インナーリード１２に接触して断線することを防止することができる。

また、内周側突起電極３２の電極幅は、外周側突起電極２２の電極幅よりも大きくなっている。それゆえ、内周側インナーリード４２の形成位置のズレや、突起電極２２・３２とインナーリード１２・４２との接合位置のズレが生じた場合等にも、内周側突起電極３２上に内周側インナーリード４２を配置することができる。これにより、内周側突起電極３２と内周側インナーリード４２との良好な接合状態を確保することができる。

一方、上記外周側突起電極２２と外周側インナーリード１２とは、前記実施の形態１で既に説明したように、良好に接合することができる。

従って、図４に示すように、千鳥状に突起電極が設けられた半導体装置においても、外周側突起電極２２と外周側インナーリード１２との良好な電気的接続性、及び、内周側突起電極３２と内周側インナーリード４２との良好な電気的接続性を確保するとともに、内周側インナーリード４２と外周側突起電極２２や外周側インナーリード１２との接触を防止することができる。これにより、突起電極及びインナーリードを微細化して半導体装置を設計した場合にも、信頼性の高い半導体装置を提供することができる。

なお、内周側突起電極３２の電極幅が、外周側突起電極２２の電極幅よりも大きく、内周側インナーリード４２の配線幅が、外周側インナーリード１２の配線幅よりも小さい構成が好ましいが、内周側突起電極３２の電極幅と外周側突起電極２２の電極幅とを同じにしてもよい。また、内周側インナーリード４２の配線幅と外周側インナーリード１２の配線幅とを同じにしてもよい。

さらに、上記では、内周側突起電極２２に対応する位置に、スルーホール３７を設けているが、スルーホールを設けない構成であってもよい。あるいは、内周側突起電極３２に対応する位置ではなく、外周側突起電極２２に対応する位置にスルーホール設けるようにしてもよく、内周側突起電極３２及び外周側突起電極２２の双方の対応する位置にスルーホールを設けてもよい。

また、半導体チップ２０に設けられる突起電極を２列とする場合を例に挙げたが、３列以上であってもよい。突起電極を３列以上で配列させる場合には、半導体チップ２０の内周側に向かうほど、インナーリードの配線幅を小さくすることが好ましく、突起電極の電極幅を大きくすることが好ましい。

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

本発明の半導体装置は、液晶表示装置の液晶ドライバ等に搭載されるＩＣ（Integrated Circuit）やＬＳＩ（Large-Scale Integration）として用いることができる。特に、本発明の半導体装置は、多出力化や高性能化を実現するために、突起電極や配線リードがファインピッチ化された場合にも、突起電極と配線リードとの良好な電気的接続性及び接合強度を得ることができる。それゆえ、微細化された半導体装置の信頼性を向上することができる。

本発明における半導体装置の実施の一形態を示す平面図である。 上記半導体装置の断面図である。 図１に示す半導体装置に、スルーホールを図示した平面図である。 本発明における半導体装置の他の実施の形態を示す平面図である。 従来の半導体装置の断面図である。 従来の半導体装置の平面図である。

符号の説明

１０ キャリアテープ
１１ ベースフィルム
１２ インナーリード（外周側インナーリード，配線リード）
２０ 半導体チップ
２０ａ スクライブライン（エッジライン）
２１ 電極パッド
２２ 突起電極（外周側突起電極）
２５ 金属層（導電層）
２６ 絶縁膜（絶縁層）
２７ スルーホール（導通穴）
３２ 内周側突起電極
３７ スルーホール（内周側導通穴）
４２ 内周側インナーリード（内周側配線リード）

Claims (7)

1. 半導体チップ上に所定の配列ピッチで突起電極が配設され、該突起電極に電気的に接続されるように配線リードが配置されてなる半導体装置において、
   上記突起電極上に配置された配線リードの配線幅は、該配線幅方向の突起電極の長さである電極幅と同じ、又は、該電極幅よりも大きく、
   上記配線リードの一端は、上記突起電極上で終端していることを特徴とする半導体装置。
2. 上記突起電極は、該突起電極上に絶縁層を介して設けられた導電層とともに積層構造をなし、
   上記絶縁層は、上記突起電極上の配線リードが配置されていない領域に対応する位置に、上記突起電極と導電層とを電気的に接続するための導通穴を有していることを特徴とする請求項１に記載の半導体装置。
3. さらに、上記半導体チップ上に、該半導体チップのエッジラインからの距離が上記突起電極よりも大きくなるように、所定の配列ピッチで配設された内周側突起電極を有し、
   上記内周側突起電極は、上記突起電極の間を通って、該内周側突起電極に電気的に接続される内周側配線リードを備えていることを特徴とする請求項１又は２に記載の半導体装置。
4. 上記内周側配線リードの配線幅は、上記配線リードの配線幅よりも小さいことを特徴とする請求項３に記載の半導体装置。
5. 上記配線リードの配線幅方向の内周側突起電極の長さである内周側電極幅は、上記突起電極の電極幅よりも大きいことを特徴とする請求項４に記載の半導体装置。
6. 上記内周側配線リードの一端は、上記内周側突起電極上で終端していることを特徴とする請求項３、４又は５に記載の半導体装置。
7. 上記内周側突起電極は、該内周側突起電極上に内周側絶縁層を介して設けられた内周側導電層とともに積層構造をなし、
   上記内周側絶縁層は、上記内周側突起電極上の内周側配線リードが配置されていない領域に対応する位置に、上記内周側突起電極と内周側導電層とを電気的に接続するための内周側導通穴を有していることを特徴とする請求項６に記載の半導体装置。

Images