本発明の一実施形態について図1〜図38に基づいて説明すると以下の通りである。なお、以降に示す図面では、説明の都合上、要部を強調して示すこととし、構成部材の夫々の厚みや長さなどの寸法比は実際の寸法比とは必ずしも一致しない場合がある。
〈第1実施形態〉
図1は、本発明の一実施形態に係る半導体装置(以下、適宜「本発明装置1」と称す)において、リード配線と突起電極の配置を示すレイアウト図である。図2に図1のA−A’方向の熱圧着後の断面図を示す。なお、図1は、従来技術である図3に対して本発明を適用した場合のリード配線と突起電極の配置レイアウトである。
図1及び図2に示すように、第1突起電極11が、半導体チップ20の周縁部に複数配置され、かかる第1突起電極11の夫々は、フィルム基板21上に形成された、半導体チップ端22を越えて半導体チップ20の内方に延伸する第1リード配線12と各別に接続されている。フィルム基板21は、例えば、ポリイミドテープからなる。第1突起電極11は、半導体チップ20の内部回路と接続し、これにより第1リード配線12と半導体チップ20の内部回路との電気的接続がなされている。
一方、かかる第1電極11の間に挟まれる半導体チップ20の周縁部の所定の領域(位置ずれ防止領域)23には、第2リード配線14がフィルム基板21上に配置されている。さらに、かかる第2リード配線14は、半導体チップ20の周縁部に配置された2つの第2突起電極13に挟まれるように配置されている。本実施形態において、第2突起電極13、及び、第2リード配線14は、半導体チップ20の内部回路と接続しないダミーの突起電極及びリード配線である。
第1突起電極11、及び、第2突起電極13は、例えば金で構成され、第1リード配線12、及び、第2リード配線14は、例えば錫メッキが施された銅箔で構成されている。熱圧着により、第1突起電極11と第1リード配線12を接合させると、突起電極がリード配線よりも柔らかい材料であることにより、第1リード配線12が第1突起電極11内部にめり込んで形成される。このとき、第1突起電極11と第1リード配線12との間に金−錫金属間接合が形成され、これにより第1突起電極11と第1リード配線12との電気的接続がなされる。第1突起電極11と第1リード配線12の熱圧着時の接合位置ずれを考慮して、接合位置ずれにより断線やショート不良が発生しないように、第1突起電極11の第1リード配線12の延伸方向に垂直な方向の幅を、第1リード配線12よりも広く確保している。
一方で、第2リード配線14が、第2突起電極13に挟まれるように配置されているため、熱圧着の結果、第2リード配線14は、第2突起電極13の間の間隙に丁度嵌まり込むように形成される。
このため、半導体チップの厚さや突起電極の高さのばらつきに起因して、第1突起電極11と第1リード配線12との間に接合位置ずれが発生する場合でも、かかる接合位置ずれは第2リード配線14が第2突起電極13の側面に接触する時点で止まり、これ以上、接合位置ずれが進行することはない。図4に、本発明装置1において接合位置ずれが発生し、突起電極11、13がリード配線12、14に対し相対的に図1の右方向に滑り移動した状態におけるリード配線と突起電極の配置を示す。図5に図4のA−A’方向の熱圧着後の断面図を示す。
図4及び図5に示すように、本発明装置1では、第2突起電極13及び第2リード配線14の配置により、半導体チップの厚さや突起電極の高さのばらつきに起因した熱圧着時の接合位置ずれを、強制的に第2リード配線14とかかる第2リード配線に隣接する第2突起電極13との離間距離X2以下に抑えることが可能となる。
図1及び図3において、例えば、第1突起電極11の間隔(ピッチ)が20μmで第1リード配線12の間隔(ピッチ)が20μmであり、第1突起電極11の幅を16μmとし、第1リード配線12の幅を8μmとする。この場合、第1リード配線12とかかる第1リード配線と接続する第1突起電極11に隣接する第1突起電極11との離間距離X1が8μmであるので、接合位置ずれが8μm以上発生するとショート不良に至る。
従来方式(図3)の配置レイアウトの場合、半導体チップの厚さや突起電極の高さのばらつきを考慮した位置合わせ精度は7.8μmであり、離間距離X1が8μmであることから、ショート不良が起こらない条件を一応は満足している。しかしながら、かかる位置合わせ精度は離間距離X1に対して殆ど余裕がないため、温度要因、或いは半導体チップの厚さや突起電極の高さのばらつき要因が想定を超えると、想定以上の接合位置ずれが発生し、これにより第1突起電極11と第1リード配線12のショート不良を引き起こす虞があった。
これに対し、図1では、接合位置ずれは最大で上記の離間距離X2しか発生しないため、離間距離X2を離間距離X1よりも小さく設定しておくことで、第1突起電極11と第1リード配線12間の距離を所定距離(X1−X2)以上に維持することが可能となりショート不良を防止できる。
例えば、図1において、2つの第2突起電極13の離間距離を8μmとし、第2リード配線14の幅を4μmとする。第1及び第2突起電極のパターン精度、及び、フィルム基板21と半導体チップ20とを接合する接合装置のマウント精度は高精度で制御できるので、加圧圧着装置へマウントした状態では第2リード配線14と第2突起電極13との離間距離X2は2μmに設定できる。
この場合、熱圧着時に、熱膨張やチップ高さばらつき等により第1リード配線12が第1突起電極からずれる力が働いても、接合位置ずれは2μm以上発生することはない。このため、離間距離X1を2μmよりも大きな値に設定しておく限り、第1突起電極11同士の間隔、及び、第1リード配線12同士の間隔を詰めて配置することができ、ファインピッチ化が容易に可能となる。
本発明装置1では、第2突起電極13及び第2リード配線14を配置するためのスペース(位置ずれ防止領域23)が必要となるが、接合位置ずれ量を離間距離X2以下に制限できることにより、第1リード配線12同士の間隔を従来技術よりも狭めて配置することができる。この結果、特に第1突起電極数の多い多出力の半導体チップにおいては、位置ずれ防止領域23を設けることに伴うチップ実装面積の増大よりも、第1リード配線12同士の間隔を狭くできることによる実装面積の縮小の効果が大きく、チップサイズの縮小化を実現できる。
なお、本発明装置1では、2つの第2突起電極13と第2リード配線14を配置することで接合位置ずれを所定値以下に制限しているが、本発明はこれに限られるものではない。少なくとも1本の第2リード配線14を用いて、接合位置ずれを制限することができる。
図6の配置レイアウトに示す半導体装置(以下、適宜「本発明装置2」と称す)では、第2リード配線14が、第1リード配線12に挟まれる半導体チップ20周縁部の所定の領域(位置ずれ防止領域)23のフィルム基板21上に配置されている。第2リード配線14は、半導体チップ20の内部回路と接続しないダミーのリード配線である。図7に図6のA−A’方向の熱圧着後の断面図を示す。
図6では、かかる第2リード配線14が、隣接する第1リード配線12に夫々接続する第1突起電極11に挟まれるように配置されている。これにより、第2リード配線14は、熱圧着の結果、図7に示すように第1突起電極11の間の間隙に丁度嵌まり込むように形成される。
このため、半導体チップの厚さや突起電極の高さのばらつきに起因して、第1突起電極11と第1リード配線12との間に接合位置ずれが発生する場合でも、かかる接合位置ずれは第2リード配線14が第1突起電極11の側面に接触する時点で止まり、それ以上接合位置ずれが進行することはない。また、第2リード配線14はダミーのリード配線であるので、第1突起電極11と接触しても回路ショートの問題は生じない。
すなわち、本発明装置2では、第2リード配線14の配置により、半導体チップの厚さや突起電極の高さのばらつきに起因した熱圧着時の接合位置ずれを、強制的に第2リード配線14とかかる第2リード配線14に隣接する第1突起電極11との離間距離X3以下に抑えることが可能となる。そして、かかる離間距離X3を、第1リード配線12とかかる第1リード配線と接続する第1突起電極11に隣接する第1突起電極11との離間距離X1よりも小さく設定することで、第1突起電極11と第1リード配線12間の距離を所定距離(X1−X3)以上に維持することが可能となりショート不良を防止できる。
また、位置ずれ防止領域23において、複数の第2リード配線14を配置することもできる。図8に第2リード配線14が2本の場合、図9に第2リード配線14が3本の場合の本発明装置1の配置レイアウトの一例を示す。
図8において、第1電極11に挟まれた位置ずれ防止領域23内に、2本の第2リード配線14(14a、14b)からなる第2リード配線群が配置され、うち図の左側の第2リード配線14aが、第1突起電極11と第2突起電極13の間に挟まれるように配置され、図の右側の第2リード配線14bが、2つの第2突起電極13の間に挟まれるように配置されている。このように構成することで、半導体チップの厚さや突起電極の高さのばらつきに起因した熱圧着時の接合位置ずれを、第2リード配線14aと第2リード配線14aに隣接する第1突起電極11との離間距離X3以下で、且つ、第2リード配線14a、14bとかかる夫々の第2リード配線に隣接する第2突起電極13との離間距離X2以下に、確実に抑制することができる。
図9において、第1電極11に挟まれた位置ずれ防止領域23内に、複数(3本)の第2リード配線14からなる第2リード配線群が配置され、第2リード配線14の夫々が、第2突起電極13の間に挟まれるように配置されている。このように構成することで、半導体チップの厚さや突起電極の高さのばらつきに起因した熱圧着時の接合位置ずれを、第2リード配線14とかかる第2リード配線に隣接する第2突起電極13との離間距離X2以下に、確実に抑制することができる。
また、図10の配置レイアウトに示すように、第2リード配線14は第1リード配線12よりも幅広であってもよい。第2リード配線14の幅を広く取ることで、位置ずれ抑制時に発生するストレスによる第2リード配線の剥がれを防止して、熱圧着時の接合位置ずれを確実に抑制することができる。
また、上記実施形態では、第2リード配線14は半導体チップ20の内部回路と接続しないダミーのリード配線とした。かかる第2リード配線14は、接合位置ずれが発生しない限り、第1突起電極11とも第2突起電極13とも接触することはない。ここで、ダミー配線の構成方法については、本発明は上記の構成に限定されるものではなく、図11の配置レイアウトに示すように、第2リード配線14が半導体チップ20の端部22より内側で分断され、孤立したリード配線を形成していてもよいし、或いは、半導体チップ20の端部より外側で分断され、孤立したリード配線を形成してもよい。また、第2リード配線14が半導体チップ20外部の回路に接続していても、半導体チップ20の内部回路に接続されない限り、別段の問題は生じない。
〈第2実施形態〉
上記第1実施形態では、第2リード配線は半導体チップ20の内部回路と接続しないダミーのリード配線としたが、第1リード配線12と接続する構成も考えられる。図12の配置レイアウトに示す半導体装置(以下、適宜「本発明装置3」と称す)では、第2リード配線14が、第1リード配線12(12a、12b)に挟まれる半導体チップ20周縁部の所定の領域(位置ずれ防止領域)23に配置されているが、かかる第2リード配線14は、隣接する一方の第1リード配線12aと接続されている。したがって、第1リード配線12aに接続する第1突起電極11aを介して、第2リード配線14と半導体チップ20の内部回路とが接続される。
しかしながら、第2リード配線14は、第2突起電極13(13a、13b)に挟まれるように配置されているため、半導体チップの厚さや突起電極の高さのばらつきに起因した熱圧着時の接合位置ずれを、第2リード配線14とかかる第2リード配線14に隣接する第2突起電極13a、13bとの離間距離X2以下に抑制することができる。また、第2突起電極13a、13bはダミーの突起電極であるので、第2リード配線14が第2突起電極13a、13bの側面と接触し、結果、第1リード配線12aが第2突起電極13a、13bと接続することとなっても回路ショートの問題は生じない。
この場合、図13の配置レイアウトに示すように、第2突起電極13aの配置を省略し、第2リード配線14が第1突起電極11aと第2突起電極13bに挟まれるように構成しても構わない。ただし、図12において、第2リード配線14は、第1リード配線12aと接続されているため、第1リード配線12aと第1リード配線12bが第2リード配線14を介してショートする危険があり、第2突起電極13bの配置を省略し、図6に示した半導体装置2と同様の構成とすることはできない。つまり、図12に示す配置レイアウトの場合、第2リード配線14と第1突起電極11bが接合位置ずれにより接触しないように、第2リード配線14を挟んで、かかる第2リード配線14が接続する第1リード配線12aと接続する第1突起電極11aと対向する位置には、第2突起電極か、或いは、別の第2リード配線が配置されている必要がある。
図14の配置レイアウトでは、2本の第2リード配線14aと14bを半導体チップ20周縁部の位置ずれ防止領域23に配置し、第2リード配線14aは第1リード配線12aと、第2リード配線14bは第1リード配線12bと、夫々接続されている。この場合、第2リード配線14aと第2リード配線14bは分離形成され、電気的に接続しないことにより、第2突起電極13を設けなくとも、第1リード配線12aと第1リード配線12bがショートする危険はない。熱圧着時の接合位置ずれは、突起電極が図14の右方向に滑り移動する場合も左方向に滑り移動する場合も、離間距離X3以下に抑制できる。
また、図15に示す配置レイアウトは、図14において第1リード配線12bと接続していた第2リード配線14bを、第1リード配線12bと接続しない孤立配線としたものである。
〈第3実施形態〉
以下に、第1突起電極が千鳥状に配置された半導体チップ(図39参照)に対して、本発明を適用する場合の例を示す。図16は、本発明の一実施形態に係る半導体装置(以下、適宜「本発明装置4」と称す)において、リード配線と突起電極の配置を示すレイアウト図である。図17に図16のA−A’方向及びB−B’方向の熱圧着後の断面図を示す。
図16及び図17に示すように、第1突起電極15、16が、半導体チップ20の周縁部に複数配置され、かかる第1突起電極15、16の夫々は、フィルム基板21上に形成された、半導体チップ端22を越えて半導体チップ20の内方に延伸する第1リード配線12と各別に接続されている。ここで、第1突起電極は、半導体チップ20の端部22からの距離が相対的に近い位置に配置され、相対的に外側に位置する外側第1突起電極15と、半導体チップ20の端部22からの距離が相対的に遠い位置に配置され、相対的に内側に位置する内側第1突起電極16の2種類からなる。かかる外側第1突起電極15及び内側第1突起電極16は、半導体チップ20の周方向に沿って千鳥状に、つまり交互交替的に配列している。外側第1突起電極15及び内側第1突起電極16の夫々は、半導体チップ20の内部回路と接続し、これにより第1リード配線12と半導体チップ20の内部回路との電気的接続がなされている。
一方、第1突起電極11に挟まれる半導体チップ20の周縁部の所定の領域(位置ずれ防止領域)23には、第2リード配線14がフィルム基板21上に配置されている。さらに、かかる第2リード配線14は、第2突起電極17、18に挟まれるように配置されている。本実施形態において、第2突起電極17、18、及び、第2リード配線14は、半導体チップ20の内部回路と接続しないダミーの突起電極及びリード配線である。
ここで、第2突起電極は、半導体チップ20の端部22からの距離が相対的に近い位置に配置され、相対的に外側に位置する外側第2突起電極17と、半導体チップ20の端部22からの距離が相対的に遠い位置に配置され、相対的に内側に位置する内側第2突起電極18の2種類からなる。つまり、第2突起電極は、半導体チップ20の端部22からの距離が第1の距離に配置された外側第2突起電極17と、かかる第1の距離よりも遠い位置に、外側第2突起電極17よりも半導体チップ20の内側に配置された内側第2突起電極18からなり、かかる外側第2突起電極17及び内側第2突起電極18は、半導体チップ20の周方向に沿って千鳥状に配列している。
このように千鳥状に配列した隣接する3つの外側第2突起電極17と隣接する2つの内側第2突起電極18の間隙に沿って、第2リード配線14が、二又のフォーク形状で配置されている。かかる外側第2突起電極17と第2リード配線14との離間距離、及び、かかる内側第2突起電極18と第2リード配線14との離間距離は、ともにX2で同じである。
このように、第2リード配線14が、外側第2突起電極17及び内側第2突起電極18に挟まれるように配置されているため、熱圧着の結果、図17に示すように、第2リード配線14は、外側第2突起電極17の間の間隙、及び、内側第2突起電極18の間の間隙に丁度嵌まり込むように形成される。
この結果、半導体チップの厚さや突起電極の高さのばらつきに起因して、外側第1突起電極15又は内側第1突起電極16と第1リード配線12との間に接合位置ずれが熱圧着時に発生する場合でも、かかる接合位置ずれは第2リード配線14が外側第2突起電極17と内側第2突起電極18の何れかの側面に接触する時点で止まり、それ以上接合位置ずれが進行することはない。
すなわち、本発明装置4では、外側第2突起電極17、内側第2突起電極18、及び、第2リード配線14からなる配置パターンにより、半導体チップの厚さや突起電極の高さのばらつきに起因した熱圧着時の接合位置ずれを、強制的に第2リード配線14とかかる第2リード配線に隣接する外側第2突起電極17又は内側第2突起電極18との離間距離X2以下に抑えることが可能となる。
そして、かかる離間距離X2を、第1リード配線12とかかる第1リード配線12と接続する外側第1突起電極15に隣接する内側第1突起電極16との離間距離、及び、第1リード配線12とかかる第1リード配線12と接続する内側第1突起電極16に隣接する外側第1突起電極15との離間距離(本実施形態では、どちらもX1)よりも小さく設定することで、外側第1突起電極15と第1リード配線12間の距離、及び、内側第1突起電極16と第1リード配線12間の距離をともに所定距離(X1−X2)以上に維持することが可能となりショート不良を防止できる。
図18に示す配置レイアウトは、第2リード配線14を、隣接する4つの外側第2突起電極17と隣接する3つの内側第2突起電極18の間に挟まれた間隙に沿うように、三又のフォーク形状に形成した一例である。
図19に示す配置レイアウトは、第2リード配線14を、隣接する5つの外側第2突起電極17と隣接する4つの内側第2突起電極18の間に挟まれた間隙に沿うように、四又のフォーク形状に形成した一例である。
図18及び図19では、第2リード配線14の外側第2突起電極17又は内側第2突起電極18に挟まれる領域の面積を増やすことにより、効率的に熱圧着時の接合位置ずれを、第2リード配線14と外側第2突起電極17又は内側第2突起電極18との離間距離X2以下に抑えることが可能となる。
なお、図16、図18、及び、図19では、第2リード配線14は、半導体チップの外方から、半導体チップ端22を越えてチップ内方に延伸しているが、例えば図20に示すように、半導体チップ上の領域のみに配置した孤立した第2リード配線としてもよい。なお、図20は図18の配置レイアウトにおいて、第2リード配線14を半導体チップ上の領域のみに配置したものである。
また、図21及び図22に示すように、複数の第2リード配線を外側第2突起電極17又は内側第2突起電極18との間隙に沿って配置し、その一部が第1リード配線と接続していても構わない。図21は、図19に示す配置レイアウトにおいて、位置ずれ防止領域23に配置される第2リード配線を第2リード配線14c〜14eからなる第2リード配線群とし、第2リード配線14cを第1リード配線12cと接続したものである。第1リード配線12cと第2リード配線14cは、一体形成されている。
図22は、図19に示す配置レイアウトにおいて、位置ずれ防止領域23に配置される第2リード配線を第2リード配線14f〜14hからなる第2リード配線群とし、第2リード配線14fを第1リード配線12cと、第2リード配線14hを第1リード配線12dと接続したものである。第1リード配線12cと第2リード配線14f、第1リード配線12dと第2リード配線14hは、夫々、一体形成されている。
図21及び図22において、外側第2突起電極17又は内側第2突起電極18はダミーの突起電極であり、第2リード配線14c(14f)が内側第2突起電極18a、18bの側面と接触し、結果、第1リード配線12cが内側第2突起電極18a、18bと接続することとなっても回路ショートの問題は生じない。同様に、図22において、第2リード配線14hが内側第2突起電極18c、18dの側面と接触し、結果、第1リード配線12dが内側第2突起電極18c、18dと接続することとなっても回路ショートの問題は生じない。
さらに、図23及び図24は、第1突起電極(外側第1突起電極15及び内側第1突起電極16)が変則的な千鳥状に配置され、第1リード配線11が屈曲して配置された半導体チップ(図40参照)において、本発明を適用する場合の例である。第2リード配線14が、外側第2突起電極17及び内側第2突起電極18に挟まれた間隙に沿って配置されており、熱圧着時の接合位置ずれを、第2リード配線14と外側第2突起電極17又は内側第2突起電極18との離間距離X2以下に抑えることができる。
上記の本発明装置1〜4とその変形例によれば、位置ずれ防止領域23に配置された第2リード配線14と第2突起電極で構成されるパターンにより、半導体チップの厚さや突起電極の高さのばらつきに起因した接合位置ずれを所定量以下に制限でき、これによりファインピッチ化が容易で、チップサイズの縮小化が容易な半導体装置を実現できる。
〈第4実施形態〉
図25に、本発明の一実施形態に係る半導体装置(以下、適宜「本発明装置5」と称す)において、リード配線と突起電極の配置を示すレイアウト図を示す。図26に図25のA−A’方向の熱圧着後の断面図を示す。
図25に示す本発明装置5では、第1突起電極(外側第1突起電極15)が、半導体チップ20の周縁部に、半導体チップ20の端部22からの距離が相対的に近い位置に、複数配置されている。そして、外側第1突起電極15は、フィルム基板21上に形成された、半導体チップ端22を越えて半導体チップ20の内方に延伸する第1リード配線12と各別に接続されている。これにより第1リード配線12と半導体チップ20の内部回路との電気的接続がなされている。
ここで、第1リード配線12の一部が、外側第1突起電極15よりもチップ20の内方に延伸し、半導体チップ20の端部22からの距離がかかる外側第1突起電極15よりも遠い位置に配置された内側第2突起電極18に挟まれている。内側第2突起電極18は、半導体チップ20の内部回路と接続しないダミーの突起電極である。
換言すると、本発明装置5は、位置ずれ防止領域23を半導体チップ20の周縁部の内側の領域に設け、かかる位置ずれ防止領域23内に第2リード配線14を配置しつつ、第2リード配線14を近接する第1リード配線と接続するように構成したものである。かかる第2リード配線14が、内側第2突起電極18に挟まれて配置されていることにより、熱圧着時の接合位置ずれを、第2リード配線14と内側第2突起電極18との離間距離X2以下に抑えることができる。第2リード配線14は、外側第1突起電極15と電気的に接続するが、内側第2突起電極18がダミーの突起電極であるので、ショートの問題は生じない。
そして、かかる離間距離X2を、第1リード配線12とかかる第1リード配線12と接続する外側第1突起電極15に隣接する外側第1突起電極15との離間距離X1よりも小さく設定することで、外側第1突起電極15と第1リード配線12間の距離を所定距離(X1−X2)以上に維持することが可能となりショート不良を防止できる。
このように構成することで、上述の各実施形態と比較して、第1突起電極(外側第1突起電極15)の間に第2リード配線を配置しないため、第1突起電極数(即ち、チップの入出力端子数)を減らすことなく、位置ずれを抑制することが可能となる。
ここで、突起電極(少なくとも外側第1突起電極15)は最上層配線と接続するように形成されるため、かかる突起電極の下には最上層配線以外の配線を配置することができる。このため内側第2突起電極18を外側第1突起電極15よりチップ内側に設けても、内部回路の集積度への影響は少ない。
また、外側第1突起電極15は集積回路である内部回路の最上層配線層と接続されるが、内側第2突起電極18は、内部回路と電気的に接続する必要がないため、内部回路の最上層配線層と必ずしも接続する必要はない。内側第2突起電極18との密着強度に問題が無ければ、内部集積回路の最上層配線層の保護膜上に第2突起電極を配置することができる。このように、内側第2突起電極18を保護膜上に配置することで、内側第2突起電極18の下方に最上層配線を自由に配置することができるようになり、内部回路の集積度への影響をなくすことができる。
なお、図25では第2リード配線14が第1リード配線12と接続する構成となっているが、図27に示す配置レイアウトのように、第1リード配線12と接続しない孤立配線としても構わない。
また、図28及び図29の配置レイアウトに示すように、内側第2突起電極18同士が対向する領域に別の第2リード配線14iを配置してもよい。かかる第2リード配線14iは、図28に示すように、第1リード配線12eと接続するものとしてもよいし、図29に示すように、孤立配線としても構わない。
また、図30の配置レイアウトに示すように、第2リード配線14を第1リード配線12と接続せず(即ち、第1リード配線12を介して外側第1突起電極15と接続せず)、且つ、半導体チップ端22を越えて半導体チップ20の外方に延伸するダミーの配線としてもよい。なお、図30は、上述した図1に示す本発明装置1の配置レイアウトにおいて、第2突起電極13を第1突起電極11よりもチップ内側に配置することで、第1リード配線12と第2リード配線14との間隔を狭めて配置したものに相当する。
さらに、図31の配置レイアウトに示すように、第1リード配線12の一部を半導体チップ20の内方まで延伸させ、半導体チップ20の端部22からの距離が相対的に遠い位置に配置された内側第1突起電極16と接続するようにし、かかる内側第1突起電極16と接続するリード配線を挟むように、半導体チップ20の端部22からの距離が内側第1突起電極16より近い位置に第2突起電極(外側第2突起電極17)を配置する構成も可能である。換言すると、図31は、第2リード配線14が、半導体チップ端22を越えて半導体チップ20の内方に延伸し、半導体チップの端部22より内側に配置された第1リード配線12fと接続することで、第2リード配線14が第1リード配線12fを介して内側第1突起電極16と電気的に接続する構成を示している。また、図31は、上述した図1に示す本発明装置1の配置レイアウトにおいて、第2リード配線14を半導体チップ20のより内方まで延伸させ、内側第1突起電極16と電気的に接続するようにしたものに相当する。
上記の本発明装置5とその変形例によれば、位置ずれ防止領域23に配置された第2リード配線14と第2突起電極で構成されるパターンにより、半導体チップの厚さや突起電極の高さのばらつきに起因した熱圧着時の接合位置ずれを所定量以下に制限でき、これによりファインピッチ化が容易で、チップサイズの縮小化が容易な半導体装置を実現できる。
〈第5実施形態〉
図32に、本発明の一実施形態に係る半導体装置(以下、適宜「本発明装置6」と称す)において、リード配線と突起電極の配置を示すレイアウト図を示す。図33に図32のA−A’方向およびB−B’方向の熱圧着後の断面図を示す。
図32及び図33に示す本発明装置6では、第1突起電極(外側第1突起電極15)が、半導体チップ20の周縁部に、半導体チップ20の端部22からの距離が相対的に近い位置に、複数配置されている。そして、外側第1突起電極15は、フィルム基板21上に形成された、半導体チップ端22を越えて半導体チップ20の内方に延伸する第1リード配線12と各別に接続されている。これにより第1リード配線12と半導体チップ20の内部回路との電気的接続がなされている。
一方、第2突起電極(内側第2突起電極18)が、半導体チップ20の周縁部に、半導体チップ20の端部22からの距離が相対的に遠い位置に、複数配置されている。かかる内側第2突起電極18は、フィルム基板21上に形成された、半導体チップ端22を越えて半導体チップ20の内方に延伸する第2リード配線14と各別に接続されている。つまり、本発明装置6では、外側第1突起電極15が、半導体チップ20の端部22から第1の距離に配置され、内側第2突起電極18が、かかる第1の距離よりも遠い位置に、外側第1突起電極15よりも半導体チップ20の内側に配置され、外側第1突起電極15、及び、内側第2突起電極18は、千鳥状に配置されている。
ここで、第2リード配線14の幅は、内側第2突起電極18との接触領域において、第1リード配線12よりも幅広となっている。本実施形態では、第2リード配線14のかかる接触領域における幅は、内側第2突起電極18の第2リード配線14の延伸方向に垂直な方向の幅よりも幅広となっており、第2リード配線14は、内側第2突起電極18を覆うように配置されている。
このように、半導体チップ20の周縁部の内側の領域に設けられた位置ずれ防止領域23において、第2リード配線14の第2突起電極との接触領域における幅を第1リード配線12よりも幅広とすることにより、第2リード配線14と内側第2突起電極18との接触面積を稼ぎ、外側第1突起電極15が第1リード配線12から滑り移動し、内側第2突起電極18第2リード配線14から滑り移動するのを抑制し、接合位置ずれを引き起こしにくくすることができる。
特に、第2リード配線14の第2突起電極との接触領域における幅を内側第2突起電極18の第2リード配線14の延伸方向に垂直な方向の幅よりも幅広とすることで、内側第2突起電極18のかかる幅が内側第2突起電極18との接触領域の幅となる。さらに、第2リード配線14を内側第2突起電極18を覆うように配置することで、内側第2突起電極18の面積が内側第2突起電極18との接触面積となり、接触面積が最大化される。
この場合、第2リード配線14と内側第2突起電極18との接触面積を稼ぐため、内側第2突起電極18の面積を大きく設定しておくとよい。好ましくは、内側第2突起電極18の面積を外側第1突起電極15の面積よりも大きな配置レイアウトにしておくとよい。
本発明装置6では、第1リード配線12が内側第2突起電極18のあるチップ内方にまで延伸していないため、内側第2突起電極18の第2リード配線14の延伸方向に垂直な方向の幅を外側第1突起電極15よりも幅広とし、内側第2突起電極18の面積を外側第1突起電極15よりも大きくとることは容易である。内側第2突起電極18の面積を大きくとることにより、第2リード配線14との接触面積を増加させ、第1リード配線12及び第2リード配線14が突起電極から滑り落ちることを防止する効果が向上する。
本発明装置6において、内側第2突起電極18は半導体チップ20の内部回路と接続している。第2リード配線14は外部回路と接続し、内側第2突起電極18を介してチップ20の内部回路と接続する。つまり、第2リード配線14、及び、内側第2突起電極18は、夫々、ダミーでない配線及び突起電極とすることができる。
しかしながら、少なくとも1つの内側第2突起電極18については、半導体チップ20の内部回路と接続しないダミー突起電極としても構わない。
図34に示す配置レイアウトは、本発明装置6の配置レイアウトに図4に示す本発明装置2の配置レイアウトを組み合わせたものであり、少なくとも1本の第2リード配線14j、及び、それに覆われるように配置された内側第2突起電極18eを、半導体チップ20の内部回路と接続しないダミーの配線及び突起電極としている。このとき、第2リード配線14jと第1リード配線12との離間距離を、他の第2リード配線14と第1リード配線12との離間距離よりも短く設計することが好ましい。
このような構成とすることで、第2リード配線14、14jと内側第2突起電極18、18eとの接触面積により熱圧着時の接合位置ずれを抑制するととともに、接合位置ずれを第2リード配線14jとそれに隣接する外側第1突起電極15a、15bの側面に接触する時点で止め、接合位置ずれ量を第2リード配線14jとそれに隣接する外側第1突起電極15a、15bとの離間距離X3以内に抑えることができる。
また、図35に示す配置レイアウトは、本発明装置6の配置レイアウトに図1に示す本発明装置1の配置レイアウトを組み合わせたものであり、少なくとも1本の第2リード配線14kに挟まれるように、半導体チップ20の内部回路と接続しないダミー突起電極としての突起電極17a、17bを、内側第2突起電極18よりも半導体チップ20の端部22からの距離が相対的に近い外側に配置している。このような構成とすることで、第2リード配線14、14kと内側第2突起電極18との接触面積により熱圧着時の接合位置ずれを抑制するととともに、接合位置ずれを第2リード配線14kとそれに隣接する突起電極17a、17bの側面に接触する時点で止め、接合位置ずれ量を第2リード配線14kとそれに隣接する外側第2突起電極17a、17bとの離間距離X2以内に抑えることができる。なお、この場合、突起電極17a、17bがダミー突起電極であるので、第2リード配線14k、及び、第2リード配線14kと接触する内側第2突起電極18を半導体チップ20の内部回路と接続する配線及び電極として使用できる。しかしながら、第2リード配線14kと接触する内側第2突起電極18を半導体チップ20の内部回路と接続しないダミー突起電極とし、第2リード配線14kをダミーの配線としても構わない。
さらに、図36の配置レイアウトに示す本発明の一実施形態に係る半導体装置(以下、適宜「本発明装置7」と称す)は、第1突起電極(外側第1突起電極15)と接続する第1リード配線の一部が、より半導体チップ20の内方に延伸する第2リード配線14と接続し、かかる第2リード配線が、外側第1突起電極15よりも面積が大きく、半導体チップ20の端部22からの距離が外側第1突起電極15よりも遠い内側に位置する内側第2突起電極18と接触するようにしたものである。内側第2突起電極18は、半導体チップ20の内部回路と接続しないダミーの突起電極である。換言すると、本発明装置7は、図25に示す本発明装置5において、第2リード配線14を内側第2突起電極18に挟まれるように配置する代わりに、面積の大きな内側第2突起電極18を覆うように配置することで熱圧着時の接合位置ずれを抑制するものである。
ここで、内側第2突起電極18は、その接続先が、かかる内側第2突起電極18と第2リード配線14を介して電気的に接続する外側第1突起電極15と同じ接続ノードであれば、半導体チップ20の内部回路と接続されていても、回路ショートの虞はなく、内部回路の動作に影響を与えない。
上記の本発明装置6、7とその変形例によれば、第2リード配線の幅を、第1リード配線の幅よりも幅広とすることで、第2突起電極と第2リード配線との接触面積を稼ぎ、半導体チップの厚さや突起電極の高さのばらつきに起因して熱圧着時の圧力が不均一となる場合であっても、リード配線が突起電極から滑り落ちることを抑制し、これによりファインピッチ化が容易で、チップサイズの縮小化が容易な半導体装置を実現できる。
〈第6実施形態〉
以下に、上記各実施形態において第2リード配線14又は第2突起電極を配置する位置ずれ防止領域23を設ける場所について説明する。
図37に、半導体チップ20上における突起電極の配置の様子ならびに位置ずれ防止領域23の配置の例を示す。一般に、半導体チップ20上の突起電極の配置としては、図37(A)に示すように半導体チップ20の長辺に1段で突起電極を配置するものと、図37(B)に示すように半導体チップ20の長辺に2段で突起電極を千鳥状に配置するものが一般的である。
この場合、位置ずれ防止領域23を、半導体チップ20の周縁部のうち、半導体チップ20の長辺の中央部に設けるのが好ましい。さらに、2つの長辺の中央部の夫々に位置ずれ防止領域23を設けることがより好ましい。位置ずれ防止領域23を中央部に設けることにより、第2リード配線14又は第2突起電極13(17、18)が接合位置ずれを抑制する機能が左右均等に発揮され、より少ない第2リード配線14及び第2突起電極で効果を発揮することができる。
しかしながら、半導体チップ20の辺が長くなると、中央部以外にも位置ずれ防止領域23を設けるのが効果的となる。この場合、図38に示すように、略一定の間隔で、各長辺に位置ずれ防止領域23を複数配置することが好ましい。これにより、第2リード配線14又は第2突起電極が接合位置ずれを抑制する機能を分散させ、半導体チップ20の辺が長い場合であっても接合位置ずれを抑制する機能を効率よく発揮することができる。
〈第7実施形態〉
以下に、上記の本発明装置に対し、熱圧着時の接合位置ずれを評価した結果を示す。
まず、従来構成において、図39に示す突起電極(第1突起電極)31が千鳥状に配置された構成の場合には、突起電極31の間隔(インナーリード(第1リード配線)32の配列方向におけるチップのより内側とより端部側に配置された突起電極31同士の間隔)が20μm、インナーリード32の間隔が20μm、突起電極31の幅が16μm、インナーリード32の幅が8μmのとき、突起電極31とインナーリード32との接合位置ずれが最大で7.8μm発生した。
一方、半導体チップ20の中央部に位置ずれ防止領域23を設け、図9に示す配置レイアウトで第2突起電極13及び第2リード配線14を配置した構成の場合には、第2突起電極13の間隔が32μmで第2突起電極13同士の離間距離が16μm、第2リード配線14の幅が8μmで第2突起電極13と第2リード配線14との離間距離X2が4μmのとき、接合位置ずれは最大でも4μmしか発生しなかった。
さらに、半導体チップ20の中央部に位置ずれ防止領域23を設け、図19に示す4又フォーク形状の配置レイアウトで外側第2突起電極17、内側第2突起電極18、及び、第2リード配線14を配置した構成の場合には、外側第2突起電極17及び内側第2突起電極18の幅が16μmで第2リード配線14と外側第2突起電極17又は内側第2突起電極18との離間距離X2が4μmのとき、接合位置ずれは最大でも4μmしか発生しなかった。
さらに、半導体チップ20の中央部に位置ずれ防止領域23を設け、図25に示す配置レイアウトで内側第2突起電極18と第2リード配線14を配置した構成の場合には、内側第2突起電極18の幅が16μmで第2リード配線14の幅が8μm、第2リード配線14と内側第2突起電極18との離間距離X2が4μmのとき、接合位置ずれは最大でも4μmしか発生しなかった。
さらに、図32に示す配置レイアウトで内側第2突起電極18を覆うように第2リード配線14を配置した構成の場合には、内側第2突起電極18の幅が22μm、第2リード配線14の内側第2突起電極18との接触領域における幅が29μmのとき、接合位置ずれは最大でも4μmしか発生しなかった。
したがって、本発明に依れば、半導体チップ周縁部の所定の領域に、第2リード配線14または第2突起電極13(17、18)を含んでなる位置ずれ防止パターンを配置することにより、半導体チップの厚さや突起電極の高さのばらつきに起因して生じる熱圧着時の第1リード配線と第1突起電極の接合位置ずれが低減され、ショート不良やリーク不良を回避しつつ、突起電極のファインピッチ化が容易となる。
〈別実施形態〉
以下に、別実施形態について説明する。
〈1〉本発明は、半導体チップをフィルム基板上に実装する場合のリード配線と突起電極のレイアウトに関するものであり、実装される半導体チップの構成により、何らその実施が制限されるものではない。例えば、突起電極や第1リード配線の材料により、本発明が限定されるものではない。
〈2〉上記実施形態では、本発明の第2突起電極13(17、18)と第2リード配線14の配置パターンについて、代表的な場合を例示した。本発明はかかる例示した構成に限られるものではなく、実際の突起電極の配置パターンに併せて種々の設計変更が可能であることは言うまでもない。上記各実施形態において説明した2つ以上の配置パターンを、適宜、必要に応じて組み合わせた配置パターンを設計することができる。
〈3〉上記第4及び第5実施形態(図25〜図30、図32〜図36)では、第1突起電極が、半導体チップ20の端部22からの距離が相対的に近い位置に配置された外側第1突起電極15であり、第2突起電極が、半導体チップ20の端部22からの距離が相対的に遠い位置に配置された内側第2突起電極18であるとして説明している。しかしながら、これらの実施形態では、半導体チップ20上の位置ずれ防止領域23近傍における、突起電極とリード配線の配置レイアウトを例示したものであり、半導体チップ20周縁部の位置ずれ防止領域23から離れた領域では、半導体チップ20の端部22からの距離が相対的に遠い位置にも、第1突起電極(内側第1突起電極16)を配置してよい。このとき、外側第1突起電極15と内側第1突起電極16は、好ましくは千鳥状に配置することができる。
〈4〉上記実施形態において、第2突起電極がダミーの突起電極である場合に、かかるダミー突起電極は半導体チップ20の内部回路と接続しない突起電極であるとして説明している。しかしながら、本発明において、ダミー突起電極とは、半導体チップ20の内部回路の動作に影響を与えない電極という意味であり、必ずしも半導体チップ20の内部回路から絶縁されている場合に限られるものではない。
例えば、かかるダミー突起電極である第2突起電極に対し、対応する第2リード配線(かかるダミー突起電極に隣接して配置され、接合位置ずれが発生した場合にかかるダミー突起電極と接触する第2リード配線)が内部回路と接続するリード配線(第1リード配線)と接続している構成の場合、接合位置ずれが発生すると、かかる第1リード配線と接続する第1突起電極と、ダミー突起電極とが電気的に接続する虞がある。しかし、ダミー突起電極の半導体チップ20の内部回路の接続ノードを、かかる第1突起電極の接続ノードと一致させておけば、ダミー突起電極と第1突起電極が接合位置ずれの結果電気的に接続しても、回路ショートの虞はなく、半導体チップ20の内部回路の動作に影響を与えないと考えられる。
また、かかるダミー突起電極に対し、対応する第2リード配線が半導体チップ20の外部の回路と接続されない配線となっている場合には、ダミー突起電極が半導体チップ20の内部回路と接続されていても、半導体チップ20の内部回路の動作に影響を与えなと考えられる。
〈5〉同様に、上記実施形態において、第2リード配線がダミーのリード配線である場合に、かかるダミーのリード配線は半導体チップ20の内部回路と接続しない配線であるとして説明している。しかしながら、本発明において、ダミーのリード配線とは、半導体チップ20の内部回路の動作に影響を与えない配線という意味であり、必ずしも半導体チップ20の内部回路から絶縁されている場合に限られるものではない。例えば、かかるダミーリード配線が、チップ外部から与えられる信号に対して絶縁されていれば、チップの内部回路と接続されていても動作に影響を与えないと考えられる。つまり、ダミーのリード配線は、チップの内部回路を介して特定の電位に固定されないフローティングの配線である。
例えば、かかるダミーのリード配線(第2リード配線)が、内部回路と接続する第1又は第2突起電極と隣接している構成の場合、接合位置ずれが発生した場合にダミーのリード配線と突起電極が接触する。このとき、ダミーのリード配線に対してチップ外部から信号が与えられていると、かかるダミーリード配線と突起電極との間でリーク電流等が発生し、内部回路の動作に影響を与える虞がある。この場合、ダミーのリード配線である第2リード配線は、チップ外部から信号が印加されないように絶縁することが好ましい。或いは、かかるダミーのリード配線が、第1突起電極と隣接している場合には、かかる第1突起電極と接続する第1リード配線と同じ信号をダミーのリード配線に与えておけば、ダミーリード配線が接合位置ずれの結果第1突起電極と接続しても、半導体チップ20の内部回路の動作に影響を与えないと考えられる。
なお、上記実施形態で示した孤立配線は、半導体チップ20の内部回路からも外部からも絶縁されている状態であるので、ダミーリード配線の一形態である。すなわち、ダミーリード配線には、孤立配線が含まれる。