JP2009253120A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009253120A
JP2009253120A JP2008100954A JP2008100954A JP2009253120A JP 2009253120 A JP2009253120 A JP 2009253120A JP 2008100954 A JP2008100954 A JP 2008100954A JP 2008100954 A JP2008100954 A JP 2008100954A JP 2009253120 A JP2009253120 A JP 2009253120A
Authority
JP
Japan
Prior art keywords
bump
inner lead
width
semiconductor chip
corner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008100954A
Other languages
English (en)
Inventor
Tomoyoshi Saito
朋善 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008100954A priority Critical patent/JP2009253120A/ja
Publication of JP2009253120A publication Critical patent/JP2009253120A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】リール巻取り時のストレスによるインナーリードへのダメージを抑制できる半導体装置を提供する。
【解決手段】本発明に係る半導体装置は、複数のバンプ2を有する半導体チップ1と、複数のインナーリード3,4を有するフレキシブルテープと、を具備し、前記複数のバンプ2それぞれに前記インナーリード3,4が接合されており、
前記半導体チップ1の表面の隅に配置されたバンプ2に接合されたインナーリード3の幅は、前記半導体チップ1の表面の隅以外に配置されたバンプ2に接合されたインナーリード4の幅より太く形成されており、前記半導体チップ1の表面の隅に配置されたバンプ2に接合されたインナーリード3の幅は、前記バンプ2の幅より太く形成されていることを特徴とする。
【選択図】 図1

Description

本発明は、リール巻取り時のストレスによるインナーリードへのダメージを抑制できる半導体装置及びその製造方法に関する。
TCP(Tape Career Package)又はCOF(Chip On Film)のような半導体装置は次の工程を経て製造される。
図5に示すように、フレキシブル基板5上にインナーリード4を形成したフレキシブルテープを用意する。このフレキシブルテープは第1のリールに巻かれた状態にある。また、Alパッド11上にパッシベーション膜12の開口部を介してAuバンプ2aを形成した半導体チップ1を複数用意する。次いで、インナーリード4と半導体チップ1のAuバンプ2aとをボンディングツール13によって加圧しながら加熱して接合する。次いで、半導体チップ1の能動面側及びインナーリード4の先端側を樹脂により封止する。このような工程を繰り返した後、複数の半導体チップ1が実装されたフレキシブルテープは第2のリールに巻き取られる。
従来の半導体装置は、上述したフレキシブルテープの長手方向に対して半導体チップの長手方向を垂直に配置していた(例えば特許文献1参照)。その理由は、長方形状の半導体チップを効率良くフレキシブルテープに配置するためである。
しかし、例えば液晶ドライバー用の半導体チップのように、液晶ディスプレイの高精細化による画素数の増大に伴い、この半導体チップの長手方向の長さが長くなる傾向にある。その結果、図6に示すように、フレキシブルテープ9の長手方向に対して半導体チップ8の長手方向を垂直に配置すると、フレキシブルテープ9の幅が不足することがある。言い換えると、アウターリード端子14の累積寸法がフレキシブルテープ9の幅に制限されることがある。なお、フレキシブルテープ9は、テープを送るためのスプロケットホール10を有している。
特開2007−73863号公報(図1)
そこで、フレキシブルテープの長手方向に対して半導体チップの長手方向を平行に配置した。
ところで、複数の半導体チップが実装されたフレキシブルテープを第2のリールに巻き取ったときに、実装されている半導体チップにストレスが加えられる。このストレスによりインナーリードが半導体チップのバンプ近傍で切れる等、インナーリードにダメージが発生することがある。
上記のようなダメージの発生を抑制する方法としては、第2のリールの内径を大きくすることが考えられるが、その場合は第2のリールに収納できる実装後の半導体チップの数量が減少してしまう。
本発明は上記のような事情を考慮してなされたものであり、その目的は、リール巻取り時のストレスによるインナーリードへのダメージを抑制できる半導体装置及びその製造方法を提供することにある。
上記課題を解決するため、本発明に係る半導体装置は、複数のバンプを有する半導体チップと、
複数のインナーリードを有するフレキシブルテープと、
を具備し、
前記複数のバンプそれぞれに前記インナーリードが接合されており、
前記半導体チップの表面の隅に配置されたバンプに接合されたインナーリードの幅は、前記半導体チップの表面の隅以外に配置されたバンプに接合されたインナーリードの幅より太く形成されており、
前記半導体チップの表面の隅に配置されたバンプに接合されたインナーリードの幅は、前記バンプの幅より太く形成されていることを特徴とする。
上記半導体装置によれば、半導体チップの表面の隅に配置されたバンプに接合されたインナーリードの幅を、半導体チップの表面の隅以外に配置されたバンプに接合されたインナーリードの幅より太く形成している。このため、巻取り用のリールに巻き取られたフレキシブルテープにおける前記インナーリードのバンプ近傍に、フレキシブルテープが曲げられたことによる応力が集中しても、前記インナーリードへのダメージを抑制することができる。
また、本発明に係る半導体装置において、前記半導体チップの表面の隅以外に配置されたバンプに接合されたインナーリードの幅は、前記バンプの幅以下の太さで形成されていることが好ましい。これにより、隣り合うインナーリード間の短絡を抑制できる。
また、本発明に係る半導体装置において、前記半導体チップの表面の隅に配置されたバンプに接合されたインナーリードにおける前記バンプに接合された接合部側の幅は、前記半導体チップの表面の隅以外に配置されたバンプに接合されたインナーリードの幅より太く形成されており、
前記半導体チップの表面の隅に配置されたバンプに接合されたインナーリードにおける前記バンプに接合された接合部側の幅は、前記接合部側より基端側(即ちアウターリード側)のインナーリードの幅より太く形成されていることも可能である。
上記半導体装置によれば、半導体チップの表面の隅に配置されたバンプに接合されたインナーリードにおける前記バンプに接合された接合部側の幅を、前記接合部側より基端側(即ちアウターリード側)のインナーリードの幅より太く形成することにより、隣り合うインナーリード間の短絡を抑制できる。
また、本発明に係る半導体装置において、前記フレキシブルテープの長手方向に対して前記半導体チップの長手方向を平行に配置することも可能である。
本発明に係る半導体装置の製造方法は、フレキシブルテープのインナーリードに半導体チップのバンプをボンディングツールによって接合した後に、前記フレキシブルテープを巻取り用リールによって巻き取る工程を有する半導体装置の製造方法において、
前記半導体チップの表面の隅に配置されたバンプに接合されたインナーリードの幅は、前記半導体チップの表面の隅以外に配置されたバンプに接合されたインナーリードの幅より太く形成されており、
前記半導体チップの表面の隅に配置されたバンプに接合されたインナーリードの幅は、前記バンプの幅より太く形成されていることを特徴とする。
上記半導体装置の製造方法によれば、半導体チップの表面の隅に配置されたバンプに接合されたインナーリードの幅を、半導体チップの表面の隅以外に配置されたバンプに接合されたインナーリードの幅より太く形成している。このため、巻取り用リールに巻き取られたフレキシブルテープにおける前記インナーリードのバンプ近傍に、フレキシブルテープが曲げられたことによる応力が集中しても、前記インナーリードへのダメージを抑制することができる。
以下、図面を参照して本発明の実施の形態について説明する。
(実施の形態1)
図1は、本発明の実施の形態1による半導体装置の一部を示す平面図である。図2は、図1に示す半導体装置をフレキシブルテープに実装した状態を模式的に示す平面図である。図3は、図2に示すA−A線に沿った断面図である。
図1に示す半導体装置は、半導体チップ1のバンプ2にフレキシブルテープ(図示せず)のインナーリード3,24をボンディング接合したものである。半導体チップ1の平面形状は長方形である。半導体チップ1の長辺の長さは、13mm以上である。長辺の長さを13mm以上とする理由は、TCP等に一般的に使用されるリールは、その内径が105mmでその外形が405mmであり、このリールに対して本発明を適用するのが特に有効だからである。
また、半導体チップ1の表面の周囲には複数のバンプ2が所定のピッチで配置されており、複数のバンプ2は全てほぼ同じ大きさである。なお、バンプ2としては、種々の材質からなるバンプを用いても良く、例えばAuバンプでも良いし、Alバンプでも良い。
半導体チップ1の表面のコーナー部(四隅)のバンプ2に接合されたインナーリード3は、その幅がコーナー部以外のバンプ2に接合されたインナーリード4の幅に比べて太く形成されている。なお、本実施の形態では、好ましい態様として半導体チップ1のコーナーから長辺側の3つのバンプと短辺側の2つのバンプ2に接合されているインナーリード3の幅を太く形成しているが、これに限定されるものではなく、半導体チップ1のコーナーから長辺側及び短辺側それぞれ少なくとも1つのバンプ2に接合されているインナーリード3の幅を太く形成すれば良い。
また、前記インナーリード3の幅は、図1に示すように、バンプ2の幅より広く形成されている。また、前記インナーリード4の幅は、バンプ2の幅より狭く形成されている。なお、本実施の形態では、前記インナーリード4の幅をバンプ2の幅より狭く形成しているが、前記インナーリード4をバンプ2の幅とほぼ同じ幅にしても良い。
図2に示すように、フレキシブルテープ9の長手方向に対して半導体チップ1の長手方向を平行に配置している。これにより、アウターリード端子14の累積寸法がフレキシブルテープ9の幅に制限されることを防止できる。その結果、例えば液晶ドライバー用の半導体チップのように、長手方向の長さが長くなる半導体チップであっても従来から用いているフレキシブルテープ9に実装することが可能となる。
フレキシブルテープ9に実装された半導体装置は、図3に示すように、半導体チップ1を有しており、この半導体チップ1の表面にはバンプ2が形成されている。このバンプ2にはインナーリード4の先端がボンディングツールによって加圧、加熱して接合されている。フレキシブル基板5上には接着層6を介して配線4aが形成されており、この配線4aの上にはソルダーレジスト7が形成されている。フレキシブル基板5にはデバイスホール5aが形成されており、このデバイスホール5aには配線4aの先端側が延出されている。この配線4aの先端側がインナーリード4に相当する。インナーリード4、バンプ2、半導体チップ1及びデバイスホール5aは樹脂8により封止されている。このようにして多くの半導体チップ1が実装されたフレキシブルテープ9は、スプロケットホール10によって図示せぬ巻取り用のリール側に送られ、この巻取り用のリールに巻き取られる。
上記実施の形態1によれば、実装後のフレキシブルテープ9における半導体チップ表面のコーナー部に配置されたバンプ近傍のインナーリード3の幅をその他のインナーリード4に比べて太く形成している。このため、巻取り用のリールに巻き取られたフレキシブルテープ9における前記インナーリード3のバンプ近傍に、フレキシブルテープ9が曲げられたことによる応力が特に集中しても、前記インナーリード3がバンプ近傍で切れる等、インナーリード3にダメージが発生するのを抑制することができる。半導体チップ表面のコーナー部のバンプに接合されたインナーリード3の幅を広くしているのは、コーナー部以外のバンプに接合されたインナーリード4に比べてコーナー部のバンプに接合されたインナーリード3の方により応力が集中するからである。
また、本実施の形態では、前記インナーリード3の幅をバンプ2の幅より太く形成することにより、フレキシブルテープ9が曲げられたことによる応力集中に対して、よりインナーリード3へのダメージを抑制することができる。つまり、半導体チップ1に形成されるバンプ2の数が多くなる傾向にあるため、インナーリード3の幅をバンプ2の幅と同じか、それより狭くすると、たとえ前記インナーリード3の幅を前記インナーリード4の幅より太く形成しても、インナーリード3の幅の太さが前記応力集中に対して不十分となるからである。
また、本実施の形態では、前記インナーリード4の幅をバンプ2の幅より狭く形成することにより、隣り合うインナーリード4の間隔を広くすることができ、その結果、インナーリード4とインナーリード4が短絡することを抑制できる。
(実施の形態2)
図4は、本発明の実施の形態2による半導体装置の一部を示す平面図であり、図1と同一部分には同一符号を付し、異なる部分についてのみ説明する。
図4に示すように、半導体チップ1の表面のコーナー部(四隅)のバンプ2に接合されたインナーリード3aは、その先端側(バンプ2に接合されている部分側)の幅がコーナー部以外のバンプ2に接合されたインナーリード4の幅に比べて太く形成されている。前記インナーリード3aの基端側(バンプ2に接合されている部分側以外の部分)の幅は、先端側の幅より細く形成され、且つ前記インナーリード4とほぼ同じ幅に形成されている。
上記実施の形態2においても実施の形態1と同様の効果を得ることができる。
また、前記インナーリード3aの先端側の幅のみを太く形成することにより、フレキシブルテープ9が曲げられたことによる応力集中に対してインナーリード3へのダメージを抑制することができる。これと共に、前記インナーリード3aの基端側の幅を細く形成することにより、隣り合うインナーリード3aの基端側の間隔を広くすることができ、その結果、インナーリード4とインナーリード4が短絡することを抑制できる。
また、前記インナーリード3aの先端側の幅のみを太くする理由は、図5に示すように、ボンディングツール13によって熱圧着及びフォーミングを付ける時に、インナーリードに最も折り曲げの角度が付くため、その部分に応力が集中しやすく、ダメージが加えられやすいと考えられるからである。この点から、前記インナーリード3aの幅を太くする部分は、バンプの端部からインナーリードの長手方向に少なくとも0.4mm必要であると考えられる。
なお、本発明は上記実施の形態に限定されず、本発明の主旨を逸脱しない範囲で種々変更して実施することが可能である。
本発明の実施の形態1による半導体装置の一部を示す平面図。 図1に示す半導体装置をフレキシブルテープに実装した状態を模式的に示す平面図。 図2に示すA−A線に沿った断面図。 本発明の実施の形態2による半導体装置の一部を示す平面図。 バンプとインナーリードをボンディング接合する様子を示す断面図。 フレキシブルテープの長手方向に対して半導体チップの長手方向を垂直に配置した模式図。
符号の説明
1…半導体チップ、2…バンプ、2a…Auバンプ、3,3a,4…インナーリード、4a…配線、5…フレキシブル基板、5a…デバイスホール、6…接着層、7…ソルダーレジスト、8…樹脂、9…フレキシブルテープ、10…スプロケットホール、11…Alパッド、12パッシベーション膜、13…ボンディングツール、14…アウターリード端子

Claims (5)

  1. 複数のバンプを有する半導体チップと、
    複数のインナーリードを有するフレキシブルテープと、
    を具備し、
    前記複数のバンプそれぞれに前記インナーリードが接合されており、
    前記半導体チップの表面の隅に配置されたバンプに接合されたインナーリードの幅は、前記半導体チップの表面の隅以外に配置されたバンプに接合されたインナーリードの幅より太く形成されており、
    前記半導体チップの表面の隅に配置されたバンプに接合されたインナーリードの幅は、前記バンプの幅より太く形成されていることを特徴とする半導体装置。
  2. 請求項1において、前記半導体チップの表面の隅以外に配置されたバンプに接合されたインナーリードの幅は、前記バンプの幅以下の太さで形成されていることを特徴とする半導体装置。
  3. 請求項1又は2において、前記半導体チップの表面の隅に配置されたバンプに接合されたインナーリードにおける前記バンプに接合された接合部側の幅は、前記半導体チップの表面の隅以外に配置されたバンプに接合されたインナーリードの幅より太く形成されており、
    前記半導体チップの表面の隅に配置されたバンプに接合されたインナーリードにおける前記バンプに接合された接合部側の幅は、前記接合部側より基端側のインナーリードの幅より太く形成されていることを特徴とする半導体装置。
  4. 請求項1乃至3のいずれか一項において、前記フレキシブルテープの長手方向に対して前記半導体チップの長手方向を平行に配置することを特徴とする半導体装置。
  5. フレキシブルテープのインナーリードに半導体チップのバンプをボンディングツールによって接合した後に、前記フレキシブルテープを巻取り用リールによって巻き取る工程を有する半導体装置の製造方法において、
    前記半導体チップの表面の隅に配置されたバンプに接合されたインナーリードの幅は、前記半導体チップの表面の隅以外に配置されたバンプに接合されたインナーリードの幅より太く形成されており、
    前記半導体チップの表面の隅に配置されたバンプに接合されたインナーリードの幅は、前記バンプの幅より太く形成されていることを特徴とする半導体装置の製造方法。
JP2008100954A 2008-04-09 2008-04-09 半導体装置及びその製造方法 Pending JP2009253120A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008100954A JP2009253120A (ja) 2008-04-09 2008-04-09 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008100954A JP2009253120A (ja) 2008-04-09 2008-04-09 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2009253120A true JP2009253120A (ja) 2009-10-29

Family

ID=41313516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008100954A Pending JP2009253120A (ja) 2008-04-09 2008-04-09 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2009253120A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013239652A (ja) * 2012-05-16 2013-11-28 Sharp Corp 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04109640A (ja) * 1990-08-30 1992-04-10 Nec Corp 集積回路装置
JPH04275443A (ja) * 1991-03-04 1992-10-01 Hitachi Ltd 半導体集積回路装置
JPH08195413A (ja) * 1995-01-12 1996-07-30 Nec Corp Tabテープ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04109640A (ja) * 1990-08-30 1992-04-10 Nec Corp 集積回路装置
JPH04275443A (ja) * 1991-03-04 1992-10-01 Hitachi Ltd 半導体集積回路装置
JPH08195413A (ja) * 1995-01-12 1996-07-30 Nec Corp Tabテープ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013239652A (ja) * 2012-05-16 2013-11-28 Sharp Corp 半導体装置

Similar Documents

Publication Publication Date Title
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
JP2003023035A (ja) 半導体装置
US20100084748A1 (en) Thin foil for use in packaging integrated circuits
US8796864B2 (en) Flip chip bonded semiconductor device with shelf
JP2009212315A (ja) 半導体装置及びその製造方法
JP2011176112A (ja) 半導体集積回路及びその製造方法
JP2005079581A (ja) テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたlcd装置
JP2005332965A (ja) 半導体装置及びその製造方法
JP3150253B2 (ja) 半導体装置およびその製造方法並びに実装方法
JP2009026861A (ja) 半導体装置及びその製造方法
US9153511B2 (en) Chip on film including different wiring pattern, flexible display device including the same, and method of manufacturing flexible display device
JP4976673B2 (ja) 半導体装置、基板及び半導体装置の製造方法
JP2009253120A (ja) 半導体装置及びその製造方法
JP2003023243A (ja) 配線基板
JP4688443B2 (ja) 半導体装置の製造方法
JP3624792B2 (ja) 可撓性配線基板、フィルムキャリア、テープ状半導体装置、半導体装置及びその製造方法、回路基板並びに電子機器
TWI581349B (zh) Semiconductor device manufacturing method
JP2003068793A (ja) 半導体装置及びその製造方法
JP4397748B2 (ja) 半導体装置の製造方法
JPH10242213A (ja) フレキシブル基板
JP2010034358A (ja) 半導体装置及びその製造方法
JP2005353731A (ja) チップ部品実装体及び半導体装置
JP3425917B2 (ja) Tcp半導体装置
JP2009302200A (ja) Cof用フィルム、半導体装置およびcof用フィルムの製造方法
JP2006253165A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120712

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120731