JP2009253120A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2009253120A JP2009253120A JP2008100954A JP2008100954A JP2009253120A JP 2009253120 A JP2009253120 A JP 2009253120A JP 2008100954 A JP2008100954 A JP 2008100954A JP 2008100954 A JP2008100954 A JP 2008100954A JP 2009253120 A JP2009253120 A JP 2009253120A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- inner lead
- width
- semiconductor chip
- corner
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】本発明に係る半導体装置は、複数のバンプ2を有する半導体チップ1と、複数のインナーリード3,4を有するフレキシブルテープと、を具備し、前記複数のバンプ2それぞれに前記インナーリード3,4が接合されており、
前記半導体チップ1の表面の隅に配置されたバンプ2に接合されたインナーリード3の幅は、前記半導体チップ1の表面の隅以外に配置されたバンプ2に接合されたインナーリード4の幅より太く形成されており、前記半導体チップ1の表面の隅に配置されたバンプ2に接合されたインナーリード3の幅は、前記バンプ2の幅より太く形成されていることを特徴とする。
【選択図】 図1
Description
ところで、複数の半導体チップが実装されたフレキシブルテープを第2のリールに巻き取ったときに、実装されている半導体チップにストレスが加えられる。このストレスによりインナーリードが半導体チップのバンプ近傍で切れる等、インナーリードにダメージが発生することがある。
複数のインナーリードを有するフレキシブルテープと、
を具備し、
前記複数のバンプそれぞれに前記インナーリードが接合されており、
前記半導体チップの表面の隅に配置されたバンプに接合されたインナーリードの幅は、前記半導体チップの表面の隅以外に配置されたバンプに接合されたインナーリードの幅より太く形成されており、
前記半導体チップの表面の隅に配置されたバンプに接合されたインナーリードの幅は、前記バンプの幅より太く形成されていることを特徴とする。
前記半導体チップの表面の隅に配置されたバンプに接合されたインナーリードにおける前記バンプに接合された接合部側の幅は、前記接合部側より基端側(即ちアウターリード側)のインナーリードの幅より太く形成されていることも可能である。
前記半導体チップの表面の隅に配置されたバンプに接合されたインナーリードの幅は、前記半導体チップの表面の隅以外に配置されたバンプに接合されたインナーリードの幅より太く形成されており、
前記半導体チップの表面の隅に配置されたバンプに接合されたインナーリードの幅は、前記バンプの幅より太く形成されていることを特徴とする。
(実施の形態1)
図1は、本発明の実施の形態1による半導体装置の一部を示す平面図である。図2は、図1に示す半導体装置をフレキシブルテープに実装した状態を模式的に示す平面図である。図3は、図2に示すA−A線に沿った断面図である。
図4は、本発明の実施の形態2による半導体装置の一部を示す平面図であり、図1と同一部分には同一符号を付し、異なる部分についてのみ説明する。
また、前記インナーリード3aの先端側の幅のみを太く形成することにより、フレキシブルテープ9が曲げられたことによる応力集中に対してインナーリード3へのダメージを抑制することができる。これと共に、前記インナーリード3aの基端側の幅を細く形成することにより、隣り合うインナーリード3aの基端側の間隔を広くすることができ、その結果、インナーリード4とインナーリード4が短絡することを抑制できる。
Claims (5)
- 複数のバンプを有する半導体チップと、
複数のインナーリードを有するフレキシブルテープと、
を具備し、
前記複数のバンプそれぞれに前記インナーリードが接合されており、
前記半導体チップの表面の隅に配置されたバンプに接合されたインナーリードの幅は、前記半導体チップの表面の隅以外に配置されたバンプに接合されたインナーリードの幅より太く形成されており、
前記半導体チップの表面の隅に配置されたバンプに接合されたインナーリードの幅は、前記バンプの幅より太く形成されていることを特徴とする半導体装置。 - 請求項1において、前記半導体チップの表面の隅以外に配置されたバンプに接合されたインナーリードの幅は、前記バンプの幅以下の太さで形成されていることを特徴とする半導体装置。
- 請求項1又は2において、前記半導体チップの表面の隅に配置されたバンプに接合されたインナーリードにおける前記バンプに接合された接合部側の幅は、前記半導体チップの表面の隅以外に配置されたバンプに接合されたインナーリードの幅より太く形成されており、
前記半導体チップの表面の隅に配置されたバンプに接合されたインナーリードにおける前記バンプに接合された接合部側の幅は、前記接合部側より基端側のインナーリードの幅より太く形成されていることを特徴とする半導体装置。 - 請求項1乃至3のいずれか一項において、前記フレキシブルテープの長手方向に対して前記半導体チップの長手方向を平行に配置することを特徴とする半導体装置。
- フレキシブルテープのインナーリードに半導体チップのバンプをボンディングツールによって接合した後に、前記フレキシブルテープを巻取り用リールによって巻き取る工程を有する半導体装置の製造方法において、
前記半導体チップの表面の隅に配置されたバンプに接合されたインナーリードの幅は、前記半導体チップの表面の隅以外に配置されたバンプに接合されたインナーリードの幅より太く形成されており、
前記半導体チップの表面の隅に配置されたバンプに接合されたインナーリードの幅は、前記バンプの幅より太く形成されていることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008100954A JP2009253120A (ja) | 2008-04-09 | 2008-04-09 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008100954A JP2009253120A (ja) | 2008-04-09 | 2008-04-09 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009253120A true JP2009253120A (ja) | 2009-10-29 |
Family
ID=41313516
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008100954A Pending JP2009253120A (ja) | 2008-04-09 | 2008-04-09 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009253120A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013239652A (ja) * | 2012-05-16 | 2013-11-28 | Sharp Corp | 半導体装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04109640A (ja) * | 1990-08-30 | 1992-04-10 | Nec Corp | 集積回路装置 |
JPH04275443A (ja) * | 1991-03-04 | 1992-10-01 | Hitachi Ltd | 半導体集積回路装置 |
JPH08195413A (ja) * | 1995-01-12 | 1996-07-30 | Nec Corp | Tabテープ |
-
2008
- 2008-04-09 JP JP2008100954A patent/JP2009253120A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04109640A (ja) * | 1990-08-30 | 1992-04-10 | Nec Corp | 集積回路装置 |
JPH04275443A (ja) * | 1991-03-04 | 1992-10-01 | Hitachi Ltd | 半導体集積回路装置 |
JPH08195413A (ja) * | 1995-01-12 | 1996-07-30 | Nec Corp | Tabテープ |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013239652A (ja) * | 2012-05-16 | 2013-11-28 | Sharp Corp | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
JP2003023035A (ja) | 半導体装置 | |
US20100084748A1 (en) | Thin foil for use in packaging integrated circuits | |
US8796864B2 (en) | Flip chip bonded semiconductor device with shelf | |
JP2009212315A (ja) | 半導体装置及びその製造方法 | |
JP2011176112A (ja) | 半導体集積回路及びその製造方法 | |
JP2005079581A (ja) | テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたlcd装置 | |
JP2005332965A (ja) | 半導体装置及びその製造方法 | |
JP3150253B2 (ja) | 半導体装置およびその製造方法並びに実装方法 | |
JP2009026861A (ja) | 半導体装置及びその製造方法 | |
US9153511B2 (en) | Chip on film including different wiring pattern, flexible display device including the same, and method of manufacturing flexible display device | |
JP4976673B2 (ja) | 半導体装置、基板及び半導体装置の製造方法 | |
JP2009253120A (ja) | 半導体装置及びその製造方法 | |
JP2003023243A (ja) | 配線基板 | |
JP4688443B2 (ja) | 半導体装置の製造方法 | |
JP3624792B2 (ja) | 可撓性配線基板、フィルムキャリア、テープ状半導体装置、半導体装置及びその製造方法、回路基板並びに電子機器 | |
TWI581349B (zh) | Semiconductor device manufacturing method | |
JP2003068793A (ja) | 半導体装置及びその製造方法 | |
JP4397748B2 (ja) | 半導体装置の製造方法 | |
JPH10242213A (ja) | フレキシブル基板 | |
JP2010034358A (ja) | 半導体装置及びその製造方法 | |
JP2005353731A (ja) | チップ部品実装体及び半導体装置 | |
JP3425917B2 (ja) | Tcp半導体装置 | |
JP2009302200A (ja) | Cof用フィルム、半導体装置およびcof用フィルムの製造方法 | |
JP2006253165A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110401 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120515 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120712 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120731 |