CN1171307C - 半导体装置及基板 - Google Patents
半导体装置及基板 Download PDFInfo
- Publication number
- CN1171307C CN1171307C CNB981057519A CN98105751A CN1171307C CN 1171307 C CN1171307 C CN 1171307C CN B981057519 A CNB981057519 A CN B981057519A CN 98105751 A CN98105751 A CN 98105751A CN 1171307 C CN1171307 C CN 1171307C
- Authority
- CN
- China
- Prior art keywords
- flexible substrate
- common leads
- opening
- conductor
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Thermistors And Varistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
谋求降低电源阻抗、改善电气噪声。在半导体芯片1的有源面上设有多个信号用焊区4、多个电源用焊区7及多个接地用焊区9。在呈挠性的绝缘基板2上设有除去了绝缘构件的器件孔5,电源用导体图形6及接地用导体图形8是跨越器件孔5形成的。在电源用导体图形6和接地用导体图形8上设有其宽度比电源用焊区7、接地用焊区9的宽度窄的连接用分支601、801。
Description
本发明涉及由半导体芯片、电路板和封装构件构成的半导体装置,还涉及备有该半导体装置的个人计算机、便携式电话、打印机、卡片式电子机器等电子机器。
近来来,正在使用一种将半导体芯片粘贴在呈挠性的电路板上并用树脂封装的半导体装置。而且作为降低这样制造的半导体装置的电源阻抗、减少电气噪声的方法,例如有特开平5-82585号公报中的第9栏及同一公报中的图2所记载的方法。以下用图9说明现有的半导体装置的结构。
在半导体芯片1的有源面一侧上设有多个信号用焊区(信号用电极)4、电源用焊区(电源用电极)7及接地用焊区(接地用电极)9。在这些焊区组中进行凸点加工。另外,在TAB带2上设有突出于器件孔(デバイスホ-ル)5的多条信号用引线3、跨越器件孔5的一条电源通用引线6、以及跨越器件孔5的一条接地通用引线8。信号用引线3和规定的信号用焊区4导电性地直接连接。另外,电源通用引线6和多个电源用焊区7全部导电性地直接连接,同样接地通用引线8和多个接地用焊区9全部导电性地直接连接。为了使上述引线3、6、8和上述焊区4、7、9导电性地直接连接,采用热压接法进行一并连接的方式。
可是,在上述现有的半导体装置中,电源通用引线及接地通用引线的宽度分别比在电源用焊区及接地用焊区上形成的凸点的宽度窄,存在不能充分地降低电源阻抗的问题。另外,在利用热压接法将这些通用引线导电性地连接在对应的焊区组上时,因为由加在通用引线上的热及压力引起应力,所以在通用引线上容易产生裂纹,在装入电子机器中之后存在着裂纹继续发展直至断线的问题。
另外,在具有现有的半导体装置的电子机器中,由于不能充分地降低电源阻抗,所以在高频下工作或消耗电流大的电子机器中存在着不能谋求改善电气噪声的问题。另外,由于在电源线及接地线上容易引起断线故障,所以存在难以获得足够长时期的可靠性的问题。
另外,由于上述现有的半导体装置只用两端部分将突出的电源通用引线6和接地通用引线8支撑在TAB带2的器件孔5上,所以这些引线6、8由于本身的重量作用而松驰,难以和电源用焊区7、接地用焊区9进行位置配合。
因此,本发明的目的在于提供一种具有足够低的电源阻抗、且电源用及接地用的通用引线没有断线故障的半导体装置。
另外,本发明的目的还在于能容易地进行电源通用引线或接地通用引线和电源用电极或接地用电极之间的位置配合。
另外,本发明的目的还在于提供一种能谋求改善电气噪声、且能确保足够长时期的可靠性的电子机器。
为了达到上述目的,本发明的第一方面的半导体装置由半导体芯片、在呈挠性的绝缘基板上形成了导体图形的电路板、以及封装用的树脂构成,将突出于上述呈挠性的绝缘基板上设的开口部的导体图形和上述半导体芯片相结合,利用上述封装用树脂将结合部分封装起来,该半导体装置的特征在于:至少一个上述导体图形跨越上述开口部形成,其宽度比与上述半导体芯片相结合的凸点宽。
这样形成的本发明由于构成跨越开口部形成的通用引线的导体图形的宽度形成得比与上述半导体芯片相结合的凸点宽,所以能增大电流容量,具有能充分降低电源阻抗的效果。
本发明的第二方面的半导体装置的特征在于:跨越开口部形成的导体图形至少在一处有弯曲部分。
如果采用本发明,则由于在上述弯曲部分能缓和将上述导体图形和与其对应的焊区组导电性地连接起来时产生的应力,能防止裂纹的发生,所以具有在装入电子机器中之后不存在上述裂纹继续发展直至断线的效果。
本发明的第三方面的电子机器的特征在于备有:上述第一或第二方面所述的半导体装置、依据该半导体装置而被驱动的显示装置、打印装置或计算装置。
如果采用本发明,则由于备有第一方面所述的半导体装置,所以能充分地降低电源阻抗,具有能谋求改善电气噪声的效果。另外由于备有第而方面所述的半导体装置,所以不会发生电源线的断线故障,具有能确保足够长时期的可靠性的效果。
本发明的第四方面的半导体装置由半导体芯片、在呈挠性的绝缘基板上形成了导体图形的电路板、以及封装用的树脂构成,将突出于上述呈挠性的绝缘基板上设的开口部的导体图形和上述半导体芯片相结合,利用上述封装用树脂将结合部分封装起来,该半导体装置的特征在于:至少一个上述导体图形跨越上述开口部形成,同时至少有一条以上的连接用的分支,上述连接用分支的宽度形成得比与上述半导体芯片结合的焊区窄。
如果采用本发明,则由于在将设在上述半导体芯片上的焊区组和上述导体图形导电性地连接起来时,使用从上述导体图形分支的且比焊区的宽度窄的连接用分支,所以不难进行连接后的检查,能使上述导体图形的宽度大,故具有能充分地降低电源阻抗的效果。
本发明的第五方面的半导体装置是在上述第四方面的半导体装置中,跨越上述开口部形成的导体图形具有比上述焊区宽的宽度,所以能增大导体图形的电流容量,具有能充分地降低电源阻抗的效果。
本发明的第六方面的半导体装置是在上述第四或第五方面的半导体装置中,在上述导体图形的至少一处有弯曲部分,能获得与本发明的第二方面同样的效果。
本发明的第七方面的电子机器的特征在于备有:本发明的第四至第六任意一方面所述的半导体装置、依据该半导体装置而被驱动的显示装置、打印装置或计算装置。如果采用本发明,则由于具有第一方面所述的半导体装置,所以具有不难进行连接后的检查、能充分地降低电源阻抗、改善电气噪声的效果。另外,由于具有第五方面所述的半导体装置,所以不会发生电源线的断线故障,能长期确保可靠性。
本发明的第八方面的半导体装置由半导体芯片、在呈挠性的绝缘基板上形成了导体图形的电路板、以及封装用的树脂构成,将突出于上述呈挠性的绝缘基板上设的开口部的导体图形和上述半导体芯片相结合,利用上述封装用树脂将结合部分封装起来,该半导体装置的特征在于:将上述半导体芯片的电源用电极或接地用电极两者中的至少一者形成得比信号用电极大。
这样构成的本发明,由于流过比信号用电极大的电流的半导体芯片的电源用电极或接地用电极比信号用电极粗,所以能降低电源阻抗、能谋求改善电气噪声。另外,能减少半导体芯片的电源用电极或接地用电极的数量,能谋求装置的小型化、简单化。
在本发明的第八方面的半导体装置中,由与电源用电极或接地用电极连接的通用引线构成的导体图形也可以跨越呈挠性的绝缘基板的开口部形成,且可以将其宽度形成得比电源用或接地用的电极宽,也可以在导体图形上设置比电极的宽度窄的连接用分支。另外连接用分支可以连接在呈挠性的绝缘基板上。
在本发明的第八方面的电子机器的特征在于备有:第八至第十三方面中任意一方面所述的半导体装置、依据该半导体装置而被驱动的显示装置、打印装置或计算装置。这样构成的本发明的电子机器能获得与上述同样的效果。
本发明的第十五方面的半导体装置由半导体芯片、在呈挠性的绝缘基板上形成了导体图形的电路板、以及封装用的树脂构成,将突出于上述呈挠性的绝缘基板上设的开口部的导体图形和上述半导体芯片相结合,利用上述封装用树脂将结合部分封装起来,该半导体装置的特征在于:至少一个上述导体图形跨越上述开口部形成,同时至少有一条以上的分支,该分支的前端部分连接在上述呈挠性的绝缘基板上。
这样构成的本发明,由于分支的前端连接在呈挠性的绝缘基板上,所以能起到作为支撑跨越开口部形成的通用引线即导体图形的支撑构件的作用。因此,能容易且可靠地进行通用引线和半导体芯片的电极的位置配合。
本发明的第十六方面的半导体装置将分支作为结合在半导体芯片上的连接用的分支。这样构成的本发明,不仅能容易且可靠地进行通用引线和半导体芯片的电极的位置配合,而且不难进行连接后的检查、能使导体图形的宽度大,故具有能充分地降低电源阻抗的效果。而且,跨越开口部形成的导体图形能与上述的发明同样设弯曲部分,连接用分支可以形成得比焊区的宽度窄。
本发明的第十九方面的电子机器的特征在于备有:第十五至第十八方面中任意一方面所述的半导体装置、依据该半导体装置而被驱动的显示装置、打印装置或计算装置。这样构成的本发明能具有上述那样的效果。
本发明的第二十方面的半导体装置是带载组件型的半导体装置,其特征在于:有横跨器件孔的且至少一条连接用内部引线分支出来的电源用及接地用导体图形,上述连接用内部引线的宽度形成得比与半导体芯片连接的凸点窄。
如果采用本发明,则由于在将设在上述半导体芯片上的焊区组和上述导体图形组导电性地连接起来时,使用从上述导体图形分支的连接用内部引线,所以不难进行连接后的检查,能使上述导体图形组的宽度大,故具有能充分地降低电源阻抗的效果。
如果将连接用内部引线连接在构成带载体的带上,则能防止电源用导体图形及接地用导体图形的松驰,能容易且可靠地使这些导体图形和半导体芯片的电极进行位置配合。另外,在电源用导体图形、接地用导体图形上设有一处以上的弯曲部分,装入电子机器中之后能阻止这些导体图形的裂纹发展,可以防止断线。
本发明的第二十三方面的电子机器的特征在于备有:第二十至第二十二方面中任意一方面所述的半导体装置、依据该半导体装置而被驱动的显示装置、打印装置或计算装置。本发明具有与上述同样的效果。
图1是表示本发明的第一实施例的主要部分的斜视图。
图2是沿图1中的A-A线的剖面图。
图3是表示本发明的第二实施例的主要部分的斜视图。
图4是表示与实施例有关的弯曲部分的另一例图。
图5是表示本发明的第三实施例的半导体装置的主要部分的斜视图。
图6是沿图5中的B-B线的剖面图。
图7是表示本发明的第四实施例的半导体装置的主要部分的斜视图。
图8是表示本发明的第五实施例的半导体装置的主要部分的斜视图。
图9是现有的半导体装置的主要部分的斜视图。
以下,根据附图说明本发明的实施例。
图1是本发明的第一实施例的半导体装置的主要部分的斜视图。在半导体芯片1的有源面上设有多个信号用焊区(信号用电极)4、多个电源用焊区(电源用电极)7及多个接地用焊区(接地用电极)9。信号用焊区4沿半导体芯片1的周边部分形成。另一方面,电源用焊区7及接地用焊区9在半导体芯片1的中央部分形成。另外,电源用焊区7及接地用焊区9分别在半导体芯片1的中央部分呈列配置。
这些焊区组为了与后文说明的导体图形进行导电性的连接而被加工成凸点。在电路板即呈挠性的绝缘基板2上设有构成器件孔的开口部5,信号用导体图形3突出出来。另外构成电源通用引线的电源用导体图形6和构成接地通用引线的接地用导体图形8跨越开口部5设置。另外,开口部5是将半导体芯片上的各焊区4、7、9和各导体图形3、6、8连接起来用的,因此该开口部5的区域的大小能将各焊区4、7、9布置在该区域内即可。因此,如图1所示,开口部5的大小(面积)既可以比半导体芯片1的尺寸(半导体芯片的面积)大,也可以比它小。
在电源用导体图形6上设有比在电源用焊区7上设的焊区宽度窄的连接用分支601。同样在接地用导体图形8上也设有比在接地用焊区9上设的焊区宽度窄的连接用分支801。信号用导体图形3导电性地直接与对应的规定的信号用焊区4连接。另外,连接用分支601形成得比在电源用焊区7上设的焊区的宽度窄,且导电性地直接与对应的规定的电源用焊区7连接。同样连接用分支801形成得比在接地用焊区9上设的焊区的宽度窄,且导电性地直接与对应的规定的接地用焊区9连接。这些连接最好采用热压接法进行一并连接的方式。
图2是沿图1中的A-A线的剖面图。在图2中,各部分使用与图1中使用的符号相同的符号。半导体芯片1的有源面和信号用导体图形3、电源用导体图形6及接地用导体图形8利用封装构件10进行封装。
由上述图1可知,即使电源用导体图形6和接地用导体图形8的宽度比电源用焊区7或接地用焊区9的尺寸大,也不用将这些焊区覆盖起来,能充分地降低电源阻抗,能谋求改善电气噪声,同时具有容易进行导电性连接后的检查的效果。
图3是表示本发明的第二实施例的半导体装置的主要部分的结构的斜视图。在图3中,各部分使用与图1中使用的符号相同的符号。在电源用导体图形6及接地用导体图形8上分别设有弯曲部11。这些弯曲部11的设置位置可以考虑是各种各样的。如该图所示,在开口部5内,可以设在将焊区夹在中间的位置、即设在开口部5内的导体图形的两侧,另外,也可以只设在失去若干这样的效果的一侧。另外,即使不在角部,也可以设在开口部5内、而且除去与焊区连接的位置以外的位置即可。另外,也可以将两侧再和内部区域组合起来设置。
从上述图3可知,在将电源用导体图形6和接地用导体图形8分别与对应的焊区组导电性地连接起来时,弯曲部11吸收而缓和了由于加热及加压而加在导体图形组上的应力,具有能防止在导体图形上产生裂纹的效果。换句话说,也可以连接在跨越器件孔形成的导体图形(电源用、接地用)上,特别是能与焊区一并连接。
图4表示弯曲部分的另一例。图4(1)所示的弯曲部12形成S形,与图3所示的弯曲部11相比,能避免应力集中,能防止发生龟裂等。另外,图4(2)所示的弯曲部14形成圆圈形。如果拉伸应力沿图的左右方向作用,则该弯曲部14就变形成椭圆形,将应力吸收。而且,图4(3)所示的弯曲部16形成半圆形,与上述情况同样能吸收应力,能防止导体图形的断裂。
另外,弯曲部分的形状不限于这些实施例所示的形状。另外,呈挠性的绝缘基板2也可以使用构成带载体的TAB带。
图5是第三实施例的半导体装置的主要部分的斜视图,图6是沿图5中的B-B线的剖面图。在这些图中,当半导体芯片1被配置在器件孔5的内部后,在位于电源用焊区7和接地用焊区9的上部形成电源用导体图形6和接地用导体图形8。另外,电源用导体图形6和接地用导体图形8的宽度形成得比电源用焊区7、接地用焊区9宽。
因此电源用导体图形6、接地用导体图形8的电流容量变大,能充分地降低电源阻抗,能谋求改善电气噪声。另外,导体图形6、8形成得比焊区7、9宽,所以能容易地进行与它们的位置配合,能增大制造误差的允许范围。
图7是第四实施例的半导体装置的主要部分的斜视图。该实施例的半导体装置设有在电源用导体图形6和接地用导体图形8上设的连接用分支602、802。这些分支602、802的宽度形成得比电源用焊区7、接地用焊区9窄,同时具有达到呈挠性的绝缘基板2的上部的长度,其前端部分与呈挠性的绝缘基板2连接。
在这样构成的第四实施例的半导体装置中,与呈挠性的绝缘基板2连接的连接用分支602、802起着支撑跨越器件孔5形成的电源用导体图形6、接地用导体图形8的支撑构件的作用,所以能防止导体图形6、8的松驰,能容易且准确地进行电源用焊区7和连接用分支602的位置配合、以及接地用焊区9和连接用分支802的位置配合。另外,由于连接用分支602、802延伸到呈挠性的绝缘基板2,所以不需要将多个电源用焊区7、接地用焊区9配置成直线状,增大了这些焊区的形成自由度,半导体芯片1的形成变得容易了。在本实施例中,将连接用分支延长到呈挠性的绝缘基板2上,支撑着电源用导体图形及接地用导体图形,但并非必须利用与焊区连接的连接用分支。例如,在电源用焊区及接地用焊区能集中在一部分区域的密的部分和粗的部分的情况下,也可以在粗的部分形成只以支撑为目的的支撑专用的虚图形。另外,该支撑部分最好尽可能地均匀配置。
图8是第五实施例的半导体装置的主要部分的斜视图。在该实施例的半导体装置中,半导体芯片1的电源用电极即电源用焊区7和接地用电极即接地用焊区9形成得比信号用电极即信号用焊区4大。另外,与电源用焊区7和接地用焊区9连接的电源用导体图形6和接地用导体图形8的宽度形成得比信号用导体图形3宽。因此,能降低各电源用焊区7和接地用焊区9的阻抗,进而能降低电源阻抗,能改善电气噪声。
而且,在第五实施例中,说明了使电源用焊区7和接地用焊区9两者比信号用焊区4大的情况,但也可以使电源用焊区7和接地用焊区9两者中的任意一者比信号用焊区4大,而使任意的另一者与信号用焊区4的大小相同。另外,电源用导体图形6和接地用导体图形8的宽度也可以比电源用焊区7、接地用焊区9宽。另外,也可以在电源用导体图形6和接地用导体图形8上设置与电源用焊区7、接地用焊区9连接的连接用分支。而且,可以将设在电源用导体图形6和接地用导体图形8上的连接用分支的前端连接在呈挠性的绝缘基板2上。
另外,如图8中的点划线所示,可以在电源用导体图形6和接地用导体图形8上形成分支603、803,同时将这些分支603、803的前端连接在呈挠性的绝缘基板2上。如果这样处理,则能防止跨越开口部5形成的电源用导体图形6、接地用导体图形8的松驰,能容易地进行各导体图形6、8和电源用焊区7、接地用焊区9的位置配合,能防止弯曲部11延伸。
另外,例如可以利用上述第一实施例至第五实施例中的半导体装置来驱动显示装置或打印装置或计算装置等,如果将这样的显示装置或打印装置或计算装置安装到电子机器中,则能充分地降低电子机器的电源阻抗,能谋求改善电气噪声,同时能获得不会产生电源线的断线故障的长期保持高可靠性的电子机器。
如上所述,本发明的半导体装置由于跨越开口部形成的构成通用引线的导体图形的宽度形成得比与半导体芯片连接的凸点宽,所以能增大电流容量,具有能充分地降低电源阻抗的效果。
另外,本发明的半导体装置由于能使电源用或接地用导体图形形成得粗,所以具有能充分地降低电源阻抗的效果。另外,能防止在这些导体图形上产生裂纹,所以具有在被装入电子机器中后不会发生电源线的断线故障的效果。
另外,本发明的半导体装置由于将在跨越开口部形成的导体图形上设的连接用分支的前端连接在呈挠性的绝缘基板上,所以能防止导体图形的松驰,能容易且可靠地进行与所连接的半导体芯片的电极位置的配合。
另外,本发明的电子机器由于具有电源阻抗非常低的半导体装置,所以具有谋求改善电气噪声的效果。另外由于备有不会发生电源线的断线故障的半导体装置,所以具有能确保长期可靠性的效果。
Claims (11)
1.一种半导体装置,它包括:
半导体芯片,所述半导体芯片具有多个用于连接信号的焊盘以及多个用于连接电源和接地的焊盘,所述的多个用于连接信号的焊盘位于比所述多个用于连接电源和接地的焊盘更靠近半导体芯片边缘的区域;和
其上具有开口的呈挠性的基板,所述呈挠性的基板具有与所述用于连接电源的焊盘相连接的电源共用引线、与所述用于接地的焊盘相连接的接地共用引线,所述电源共用引线和接地共用引线的中间部分连续地位于所述开口内,所述电源共用引线和接地共用引线的末端部分位于所述呈挠性的基板上。
2.一种半导体装置,它包括:
半导体芯片,所述半导体芯片具有多个焊盘;和
其上具有开口的呈挠性的基板,所述呈挠性的基板具有与所述用于焊盘之一相连接的共用引线,所述共用引线的中间部分连续地位于所述开口中而与所述焊盘不相连,所述共用引线的末端部分形成在所述呈挠性的基板上。
3.一种半导体装置,它包括:
半导体芯片,所述半导体芯片具有多个焊盘;和
其上具有开口的呈挠性的基板,所述呈挠性的基板具有多个引线形成在所述基板上并且从所述开口中突出,所述呈挠性的基板具有一个共用引线,所述共用引线的中间部分连续地位于所述开口中,所述共用引线的末端部分形成在所述呈挠性的基板上,所述共用引线的连续地位于所述开口中的中间部分比所述共用引线的形成在所述呈挠性的基板上并且从所述开口中突出的引线宽。
4.一种半导体装置,它包括:
半导体芯片,所述半导体芯片具有多个焊盘;和
其上具有开口的呈挠性的基板,所述呈挠性的基板具有形成在所述基板上并且从所述开口中突出的多个引线,所述呈挠性的基板还具有一个共用引线,所述共用引线的中间部分连续地位于所述开口中,所述共用引线的末端部分形成在所述呈挠性的基板上,
其中从所述开口中突出的所有的所述多个引线的方向与从所述开口中突出的所述共用引线的方向不同;
其中所述引线和所述共用引线与所述焊盘相连。
5.根据权利要求4所述的半导体装置,其特征在于:所述共用引线具有一个电连接支分,该分支的一部分位于所述开口中,该分支的其它部分形成在所述呈挠性的基板上,所述分支的方向与从所述开口中突出的引线具有相同的方向。
6.一种呈挠性的基板,其上形成有开口,所述基板包括:
多个形成在所述基板上并且从所述开口中突出的引线;和
一个共用引线,所述共用引线的中间部分连续地位于所述开口中,所述共用引线的末端部分形成在所述呈挠性的基板上,
其中所述共用引线的连续地位于所述开口中的中间部分比形成在所述呈挠性的基板上并且从所述开口中突出的引线宽。
7.一种呈挠性的基板,其上形成有开口,所述基板包括:
一个共用引线,所述共用引线具有一个应力吸收部分,所述共用引线的中间部分连续地位于所述开口中,所述共用引线的末端部分形成在所述呈挠性的基板上,
其中在所述共用引线的中间部分中形成有一个以上的应力吸收部分。
8.根据权利要求7的呈挠性的基板,其中所述应力吸收部分是一个弯曲部。
9.根据权利要求7的呈挠性的基板,其中所述应力吸收部分形成在用于电连接部分以外的部分上。
10.根据权利要求7的呈挠性的基板,其中每个所述应力吸收部分形成在所述开口中且与所述开口的边缘相邻。
11.一种呈挠性的基板,其上形成有开口,所述基板包括:
形成在所述呈挠性的基板上并且从所述开口中突出的多个引线;和
一个共用引线,所述共用引线的中间部分连续地位于所述开口中,所述共用引线的末端部分形成在所述呈挠性的基板上,
其中从所述开口中突出的所有的所述多个引线的方向与从所述开口中突出的所述共用引线的方向不同。
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP44391/1997 | 1997-02-27 | ||
JP44391/97 | 1997-02-27 | ||
JP4439197 | 1997-02-27 | ||
JP282169/1997 | 1997-10-15 | ||
JP282169/97 | 1997-10-15 | ||
JP28216997A JP3577913B2 (ja) | 1997-02-27 | 1997-10-15 | 半導体装置、およびこれを具備する電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1192578A CN1192578A (zh) | 1998-09-09 |
CN1171307C true CN1171307C (zh) | 2004-10-13 |
Family
ID=26384287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB981057519A Expired - Lifetime CN1171307C (zh) | 1997-02-27 | 1998-02-27 | 半导体装置及基板 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6608368B2 (zh) |
JP (1) | JP3577913B2 (zh) |
KR (1) | KR100505837B1 (zh) |
CN (1) | CN1171307C (zh) |
HK (1) | HK1015531A1 (zh) |
SG (1) | SG65738A1 (zh) |
TW (1) | TW462099B (zh) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7326594B2 (en) * | 2002-07-31 | 2008-02-05 | Microchip Technology Incorporated | Connecting a plurality of bond pads and/or inner leads with a single bond wire |
US7157790B2 (en) * | 2002-07-31 | 2007-01-02 | Microchip Technology Inc. | Single die stitch bonding |
WO2004029858A1 (en) * | 2002-09-25 | 2004-04-08 | Koninklijke Philips Electronics N.V. | Connector for chip-card |
JP4177233B2 (ja) * | 2003-01-28 | 2008-11-05 | 富士通メディアデバイス株式会社 | 弾性表面波デバイス及びその製造方法 |
DE60336993D1 (de) * | 2003-06-10 | 2011-06-16 | St Microelectronics Srl | Elektronische Halbleitervorrichtung und Verfahren zu deren Herstellung |
KR100574954B1 (ko) * | 2003-11-15 | 2006-04-28 | 삼성전자주식회사 | 중앙부 패드와 재 배선된 패드에서 와이어 본딩된집적회로 칩패키지 |
JP4628687B2 (ja) * | 2004-03-09 | 2011-02-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP4013071B2 (ja) * | 2004-09-06 | 2007-11-28 | セイコーエプソン株式会社 | 半導体装置 |
KR100987479B1 (ko) * | 2005-12-19 | 2010-10-13 | 삼성전자주식회사 | 반도체 칩 및 이를 이용한 반도체 칩 패키지 |
JP4540697B2 (ja) * | 2007-08-31 | 2010-09-08 | Okiセミコンダクタ株式会社 | 半導体装置 |
JP4472737B2 (ja) * | 2007-08-31 | 2010-06-02 | Okiセミコンダクタ株式会社 | 半導体装置、半導体素子及び基板 |
KR100951667B1 (ko) * | 2008-08-19 | 2010-04-07 | 주식회사 하이닉스반도체 | 패드를 포함하는 반도체 메모리 장치 |
KR101680115B1 (ko) * | 2010-02-26 | 2016-11-29 | 삼성전자 주식회사 | 반도체칩, 필름 및 그를 포함하는 탭 패키지 |
KR101367090B1 (ko) * | 2011-12-28 | 2014-02-25 | 주식회사 실리콘웍스 | 소스드라이버 집적회로 및 상기 소스드라이버 집적회로를 구비하는 디스플레이 장치 |
KR102232435B1 (ko) * | 2014-02-12 | 2021-03-29 | 삼성디스플레이 주식회사 | 구동 칩 및 이를 포함하는 표시 장치 |
KR102605400B1 (ko) * | 2015-03-31 | 2023-11-24 | 하마마츠 포토닉스 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
CN105575947B (zh) * | 2015-12-31 | 2019-05-10 | 上海天马微电子有限公司 | 一种显示基板、显示装置以及显示装置的身份识别方法 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5735361A (en) | 1980-08-12 | 1982-02-25 | Nec Corp | Film carrier lead |
JPS5939930A (ja) | 1982-08-27 | 1984-03-05 | Nissan Motor Co Ltd | タ−ボチヤ−ジヤ |
JPS601968A (ja) | 1983-06-17 | 1985-01-08 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JPS6318335A (ja) | 1986-07-10 | 1988-01-26 | Tokuyama Soda Co Ltd | エレクトロクロミツクデイスプレイ素子 |
US4801999A (en) * | 1987-07-15 | 1989-01-31 | Advanced Micro Devices, Inc. | Integrated circuit lead frame assembly containing voltage bussing and distribution to an integrated circuit die using tape automated bonding with two metal layers |
US4967261A (en) * | 1987-07-30 | 1990-10-30 | Mitsubishi Denki Kabushiki Kaisha | Tape carrier for assembling an IC chip on a substrate |
JPH01289276A (ja) * | 1988-05-17 | 1989-11-21 | Mitsubishi Electric Corp | 半導体装置 |
JP2567961B2 (ja) * | 1989-12-01 | 1996-12-25 | 株式会社日立製作所 | 半導体装置及びリ−ドフレ−ム |
KR920702779A (ko) * | 1990-04-24 | 1992-10-06 | 아이지와 스스무 | 회로 셀·어레이를 갖춘 반도체 장치 및 데이타 입출력 장치 |
KR930003275B1 (ko) * | 1990-05-03 | 1993-04-24 | 삼성전자 주식회사 | 고해상도를 위한 감열 기록소자 |
JPH04287936A (ja) * | 1991-01-10 | 1992-10-13 | Nec Corp | 半導体集積回路 |
JP2518569B2 (ja) | 1991-09-19 | 1996-07-24 | 三菱電機株式会社 | 半導体装置 |
JP2509422B2 (ja) * | 1991-10-30 | 1996-06-19 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
US5212402A (en) * | 1992-02-14 | 1993-05-18 | Motorola, Inc. | Semiconductor device with integral decoupling capacitor |
JPH06140535A (ja) * | 1992-10-27 | 1994-05-20 | Mitsubishi Electric Corp | テープキャリアパッケージ型半導体装置 |
JPH06244240A (ja) * | 1993-02-19 | 1994-09-02 | Texas Instr Japan Ltd | 半導体装置 |
JPH077037A (ja) * | 1993-06-16 | 1995-01-10 | Hitachi Ltd | 半導体集積回路装置 |
JP3228846B2 (ja) | 1995-02-20 | 2001-11-12 | アルプス電気株式会社 | フィルムキャリアの電極パターン |
JPH08316270A (ja) * | 1995-05-23 | 1996-11-29 | Hitachi Ltd | テープキャリアおよびそれを用いた半導体装置 |
JP3383475B2 (ja) | 1995-06-12 | 2003-03-04 | 株式会社日立製作所 | 半導体装置およびその製造に用いるリードフレーム |
JP2663928B2 (ja) * | 1995-08-30 | 1997-10-15 | 日本電気株式会社 | Tabテープ及びtabテープを用いた半導体装置 |
-
1997
- 1997-10-15 JP JP28216997A patent/JP3577913B2/ja not_active Expired - Lifetime
-
1998
- 1998-02-21 TW TW087102487A patent/TW462099B/zh not_active IP Right Cessation
- 1998-02-24 US US09/028,456 patent/US6608368B2/en not_active Expired - Lifetime
- 1998-02-26 SG SG1998000440A patent/SG65738A1/en unknown
- 1998-02-27 CN CNB981057519A patent/CN1171307C/zh not_active Expired - Lifetime
- 1998-02-27 KR KR10-1998-0007000A patent/KR100505837B1/ko not_active IP Right Cessation
-
1999
- 1999-01-28 HK HK99100360A patent/HK1015531A1/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JPH10303246A (ja) | 1998-11-13 |
US6608368B2 (en) | 2003-08-19 |
KR19980071873A (ko) | 1998-10-26 |
SG65738A1 (en) | 1999-06-22 |
CN1192578A (zh) | 1998-09-09 |
JP3577913B2 (ja) | 2004-10-20 |
KR100505837B1 (ko) | 2005-11-11 |
US20020020899A1 (en) | 2002-02-21 |
HK1015531A1 (en) | 1999-10-15 |
TW462099B (en) | 2001-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1171307C (zh) | 半导体装置及基板 | |
CN1093318C (zh) | 半导体装置及其制造方法 | |
CN2879422Y (zh) | 格栅阵列封装体上的导电垫配置 | |
CN1048359C (zh) | 具有端子排的弹性接线板及其与电路板的连接结构 | |
CN1638119A (zh) | 电力半导体装置 | |
EP1986234A3 (en) | Power semiconductor module for inverter circuit system | |
CN1855476A (zh) | 半导体装置 | |
CN100337327C (zh) | 半导体器件及其制造方法 | |
JP2000236040A5 (zh) | ||
CN1160933A (zh) | 半导体器件 | |
KR970706604A (ko) | 반도체 장치 및 그의 실장 구조체(Semiconductor Device and lit Mounting Structure) | |
CN1505455A (zh) | 导电配线的连接构造 | |
CN1180472C (zh) | 侧面包括端子的表面安装组件 | |
CN1197290A (zh) | 半导体器件 | |
CN104521324B (zh) | Led电路 | |
CN1933139A (zh) | 布线基板及其制造方法、以及半导体器件 | |
CN1279821A (zh) | 应力衰减型电子元器件、布线板及其安装体 | |
CN101039387A (zh) | 接收机装置和接收机系统 | |
US20150076986A1 (en) | Electrode module for led lamp | |
CN1309066C (zh) | 半导体装置 | |
CN1505146A (zh) | 多芯片模块 | |
EP1391936A3 (en) | Semiconductor array device with single interconnection layer | |
CN1147932C (zh) | 半导体存储器 | |
CN1521841A (zh) | 半导体器件 | |
CN2548284Y (zh) | 电源连接器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
REG | Reference to a national code |
Ref country code: HK Ref legal event code: GR Ref document number: 1015531 Country of ref document: HK |
|
CX01 | Expiry of patent term |
Granted publication date: 20041013 |
|
CX01 | Expiry of patent term |