JPH08232079A - 新規なタングステン溶着プロセス - Google Patents
新規なタングステン溶着プロセスInfo
- Publication number
- JPH08232079A JPH08232079A JP7340327A JP34032795A JPH08232079A JP H08232079 A JPH08232079 A JP H08232079A JP 7340327 A JP7340327 A JP 7340327A JP 34032795 A JP34032795 A JP 34032795A JP H08232079 A JPH08232079 A JP H08232079A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- tungsten
- deposited
- deposition
- deposition rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 title claims abstract description 95
- 239000010937 tungsten Substances 0.000 title claims abstract description 95
- 229910052721 tungsten Inorganic materials 0.000 title claims abstract description 95
- 238000000034 method Methods 0.000 title claims abstract description 54
- 238000003466 welding Methods 0.000 title claims description 13
- 230000008569 process Effects 0.000 title abstract description 11
- 238000000151 deposition Methods 0.000 claims abstract description 67
- 230000008021 deposition Effects 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 230000009467 reduction Effects 0.000 claims abstract description 14
- 239000001257 hydrogen Substances 0.000 claims abstract description 10
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 8
- 239000012212 insulator Substances 0.000 claims abstract 5
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 claims description 7
- 238000000465 moulding Methods 0.000 claims 2
- 230000002045 lasting effect Effects 0.000 claims 1
- 230000012010 growth Effects 0.000 abstract description 22
- 239000010936 titanium Substances 0.000 abstract description 14
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052719 titanium Inorganic materials 0.000 abstract description 12
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract 1
- 238000010030 laminating Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 74
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 22
- 230000006911 nucleation Effects 0.000 description 8
- 238000010899 nucleation Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- CCEKAJIANROZEO-UHFFFAOYSA-N sulfluramid Chemical group CCNS(=O)(=O)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)F CCEKAJIANROZEO-UHFFFAOYSA-N 0.000 description 6
- 238000004151 rapid thermal annealing Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 229910000077 silane Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 230000003698 anagen phase Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- UOACKFBJUYNSLK-XRKIENNPSA-N Estradiol Cypionate Chemical compound O([C@H]1CC[C@H]2[C@H]3[C@@H](C4=CC=C(O)C=C4CC3)CC[C@@]21C)C(=O)CCC1CCCC1 UOACKFBJUYNSLK-XRKIENNPSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- FZFRVZDLZISPFJ-UHFFFAOYSA-N tungsten(6+) Chemical compound [W+6] FZFRVZDLZISPFJ-UHFFFAOYSA-N 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
- H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Coating By Spraying Or Casting (AREA)
- Other Surface Treatments For Metallic Materials (AREA)
Abstract
(57)【要約】
【課題】 望ましくないタングステンボルケイノの生成
を避けてタングステンプラグを形成する。 【解決手段】 コンタクトホール内に少なくとも三層
（好ましくは五層乃至七層）のタングステン層を溶着し
てタングステンプラグを形成する。特に有用な具体化で
は、速い溶着速度と遅い溶着速度とで交互に溶着させ
る。
を避けてタングステンプラグを形成する。 【解決手段】 コンタクトホール内に少なくとも三層
（好ましくは五層乃至七層）のタングステン層を溶着し
てタングステンプラグを形成する。特に有用な具体化で
は、速い溶着速度と遅い溶着速度とで交互に溶着させ
る。
Description
【０００１】
【発明の属する技術分野】本発明の開示は一般的に、多
層連結構造を有する半導体装置の製造に関する。より具
体的には、半導体装置に多層タングステンプラグをつく
る新規な製法に関する。
層連結構造を有する半導体装置の製造に関する。より具
体的には、半導体装置に多層タングステンプラグをつく
る新規な製法に関する。
【０００２】
【従来の技術】従来のタングステンプラグ（スタッド）
の製造では、図１Ａに示すように基板１０１はその中に
形成されたコンタクトホール１１０を有する。チタン層
１１２及び窒化チタン層１１４が基板上に連続的に溶着
されている。コンタクトホール１１０の頂端１１５で
は、層１１２及び層１１４は非常に薄いのが通常であ
る。そこで、コンタクトホール１１０を充填するのに、
例えば化学蒸着（ＣＶＤ）によりタングステンを溶着
（ｄｅｐｏｓｉｔ）する。装置内での基板の位置次第で
は、図１Ａに示した構造を用いて、ウインドウレベル
（ｗｉｎｄｏｗ ｌｅｖｅｌ）のタングステンプラグ又
はバイアレベル（ｖｉａ ｌｅｖｅｌ）のタングステン
プラグをつくるのに用いることができる。
の製造では、図１Ａに示すように基板１０１はその中に
形成されたコンタクトホール１１０を有する。チタン層
１１２及び窒化チタン層１１４が基板上に連続的に溶着
されている。コンタクトホール１１０の頂端１１５で
は、層１１２及び層１１４は非常に薄いのが通常であ
る。そこで、コンタクトホール１１０を充填するのに、
例えば化学蒸着（ＣＶＤ）によりタングステンを溶着
（ｄｅｐｏｓｉｔ）する。装置内での基板の位置次第で
は、図１Ａに示した構造を用いて、ウインドウレベル
（ｗｉｎｄｏｗ ｌｅｖｅｌ）のタングステンプラグ又
はバイアレベル（ｖｉａ ｌｅｖｅｌ）のタングステン
プラグをつくるのに用いることができる。
【０００３】
【発明が解決しようとする課題】通常タングステンは、
従来法によるタングステンプラグの成形では一工程で溶
着されている。生成する従来のタングステンフィルム内
の応力は高く、通常は１Ｅ１０ｘ張力より大である。こ
のように応力が高いので、タングステンフィルムが剥げ
且つタングステンが溶着しているＴｉＮ層が剥げる。或
いは、ＴｉＮ層にリップル及び／又はクラックがＴｉＮ
層に現われ、以後の製造工程で化学的アタックに装置が
さらされ、装置の長期的信頼性が減少する。
従来法によるタングステンプラグの成形では一工程で溶
着されている。生成する従来のタングステンフィルム内
の応力は高く、通常は１Ｅ１０ｘ張力より大である。こ
のように応力が高いので、タングステンフィルムが剥げ
且つタングステンが溶着しているＴｉＮ層が剥げる。或
いは、ＴｉＮ層にリップル及び／又はクラックがＴｉＮ
層に現われ、以後の製造工程で化学的アタックに装置が
さらされ、装置の長期的信頼性が減少する。
【０００４】更に、ＣＶＤによるタングステン溶着で
は、フッ化タングステン（ＶＩ）を使用し、コーティン
グされた基板はフッ素及びびフッ酸に曝される。窒化チ
タン層１１４内のピンホール欠陥を通じてフッ素ガスが
拡散し、欠陥の位置にタングステンが過度に成長する。
は、フッ化タングステン（ＶＩ）を使用し、コーティン
グされた基板はフッ素及びびフッ酸に曝される。窒化チ
タン層１１４内のピンホール欠陥を通じてフッ素ガスが
拡散し、欠陥の位置にタングステンが過度に成長する。
【０００５】具体的には、図１Ｂに示すように、窒化チ
タン層１１４内に、特にコンタクトホール１１０の頂端
に、破断が生じることがある。このような破断が生じる
と、ボルケイノ１２５が生成し、ここでは、コンタクト
ホール１１０内に生成するタングステン層および基板１
０１の表面に生成するタングステン層と比較してタング
ステンの成長が厚い。成長が充分速くコンタクトホール
の開口部を覆いホール内に更にタングステンが溶着する
ことを部分的に又は完全に防ぐのであれば、ホール１１
０はタングステンで完全に充填されなくてもよい。しか
しながら、コンタクトホールがタングステンプラグ１３
０で完全に充填されていても、大きなタングステンの成
長１２６が生成し、その厚さは図１Ｃに示すように基板
１０１の表面上のタングステン部１２２の厚さより遥か
に大きい。最終的には、ボルケイノが存在するためにこ
の装置は廃棄しなくてはならなくなる。装置を使用する
ことができる場合には、成長部１２６を装置の表面から
除去するための追加の工程が必要であり、装置の製作費
が追加される。
タン層１１４内に、特にコンタクトホール１１０の頂端
に、破断が生じることがある。このような破断が生じる
と、ボルケイノ１２５が生成し、ここでは、コンタクト
ホール１１０内に生成するタングステン層および基板１
０１の表面に生成するタングステン層と比較してタング
ステンの成長が厚い。成長が充分速くコンタクトホール
の開口部を覆いホール内に更にタングステンが溶着する
ことを部分的に又は完全に防ぐのであれば、ホール１１
０はタングステンで完全に充填されなくてもよい。しか
しながら、コンタクトホールがタングステンプラグ１３
０で完全に充填されていても、大きなタングステンの成
長１２６が生成し、その厚さは図１Ｃに示すように基板
１０１の表面上のタングステン部１２２の厚さより遥か
に大きい。最終的には、ボルケイノが存在するためにこ
の装置は廃棄しなくてはならなくなる。装置を使用する
ことができる場合には、成長部１２６を装置の表面から
除去するための追加の工程が必要であり、装置の製作費
が追加される。
【０００６】溶着したタングステン内の応力を除去し制
御されたミクロ構造を有するタングステンを溶着する方
法により、タングステンプラグを提供することが望まれ
る。また、装置の表面にボルケイノ或いは所望されない
過剰なタングステンの成長を避ける方法によりタングス
テンプラグを提供することが望まれる。
御されたミクロ構造を有するタングステンを溶着する方
法により、タングステンプラグを提供することが望まれ
る。また、装置の表面にボルケイノ或いは所望されない
過剰なタングステンの成長を避ける方法によりタングス
テンプラグを提供することが望まれる。
【０００７】
【課題を解決するための手段】本明細書では、タングス
テン内の内部応力を除去し、ボルケイノの生成および基
板表面上の所望されない過剰なタングステンの成長を避
ける新規な多層タングステンプラグの製造技術を開示す
る。
テン内の内部応力を除去し、ボルケイノの生成および基
板表面上の所望されない過剰なタングステンの成長を避
ける新規な多層タングステンプラグの製造技術を開示す
る。
【０００８】本明細書で開示するバイア充填技術による
と、タングステンはコンタクトホール内に多層として溶
着される。コンタクトホールを少なくとも実質的に充填
するために、少なくとも三つの好ましくは五つ乃至七つ
の個別の成長相を用いる。成長相は、実質的にタングス
テン成長が生じない時間により区切られる。特に有用な
具体化に於いては、速い溶着速度と遅い溶着速度とが交
互に与えられる条件でこの連続的なタングステン溶着を
行なう。好ましくは、フッ化タングステン（ＶＩ）の水
素還元によりタングステンを溶着し、速い溶着速度は４
０Å／秒より速く遅い溶着速度は４０Å／秒より遅いも
のである。
と、タングステンはコンタクトホール内に多層として溶
着される。コンタクトホールを少なくとも実質的に充填
するために、少なくとも三つの好ましくは五つ乃至七つ
の個別の成長相を用いる。成長相は、実質的にタングス
テン成長が生じない時間により区切られる。特に有用な
具体化に於いては、速い溶着速度と遅い溶着速度とが交
互に与えられる条件でこの連続的なタングステン溶着を
行なう。好ましくは、フッ化タングステン（ＶＩ）の水
素還元によりタングステンを溶着し、速い溶着速度は４
０Å／秒より速く遅い溶着速度は４０Å／秒より遅いも
のである。
【０００９】本明細書で開示する溶着連続法（ｄｅｐｏ
ｓｉｔｉｏｎ ｓｅｑｕｅｎｃｅ）によると、タングス
テンの成長が中断されつつ行なわれ、溶着したタングス
テンの各層間に事実上の境界ができる。成長が中断され
つつ行なわれることにより、タングステン層間に固有の
境界ができ内部応力が最小限になる。タングステンが多
層に溶着することにより、タングステンフィルム内の応
力（従来の溶着で通常１Ｅ１０ｘ張力より大）も順応で
きる。タングステン溶着中の中断成長により、応力が減
少し、従来の溶着のように厳しい欠陥生成条件にはな
い。更に、本明細書により開示する方法によると、従来
の溶着材料よりも、多層構造を人工的にモジュール化し
て核生成を優れたものとし、成長特性を優れたものとす
ることができる。従って、本発明により製造されたタン
グステンプラグは、欠陥が無く、固有の応力が小さく、
接着性が良く、機械的性質が優れている。
ｓｉｔｉｏｎ ｓｅｑｕｅｎｃｅ）によると、タングス
テンの成長が中断されつつ行なわれ、溶着したタングス
テンの各層間に事実上の境界ができる。成長が中断され
つつ行なわれることにより、タングステン層間に固有の
境界ができ内部応力が最小限になる。タングステンが多
層に溶着することにより、タングステンフィルム内の応
力（従来の溶着で通常１Ｅ１０ｘ張力より大）も順応で
きる。タングステン溶着中の中断成長により、応力が減
少し、従来の溶着のように厳しい欠陥生成条件にはな
い。更に、本明細書により開示する方法によると、従来
の溶着材料よりも、多層構造を人工的にモジュール化し
て核生成を優れたものとし、成長特性を優れたものとす
ることができる。従って、本発明により製造されたタン
グステンプラグは、欠陥が無く、固有の応力が小さく、
接着性が良く、機械的性質が優れている。
【００１０】
【発明の実施の形態】図２は本発明に基づくタングステ
ンプラグの一つの成形方法の順序を要約したフローダイ
アグラムである。まづ、基板の絶縁層にコンタクトホー
ルを成形し、その絶縁層を溶着させている装置の下の導
電層即ち活性層の一部分と接触させる。次に、チタン及
び窒化チタン層を基板に塗布し、選択的に急速サーマル
アニーリングを行う。次に、フッ化タングステン（Ｖ
Ｉ）をシランで還元して低めの圧力で核生成層即ち種子
層としてＷＳｉｘの層を設ける。コンタクトホール内の
タングステンの層状溶着を、タングステン第一層をフッ
化タングステン（ＶＩ）を水素で還元し速い溶着速度で
溶着させて始める。第二のタングステン層は遲い溶着速
度で水素による還元して溶着させる。この様に速い溶着
速度と遲い溶着速度を交互に繰り返しながらフッ化タン
グステン（ＶＩ）水素で還元してタングステンの連続層
をコンタクトホール内に溶着させ、少なくとも実質的に
コンタクトホールを充填する。図２に示した各工程実施
の適切な条件を、図３Ａ−Ｄを参照しながら以下に説明
する。
ンプラグの一つの成形方法の順序を要約したフローダイ
アグラムである。まづ、基板の絶縁層にコンタクトホー
ルを成形し、その絶縁層を溶着させている装置の下の導
電層即ち活性層の一部分と接触させる。次に、チタン及
び窒化チタン層を基板に塗布し、選択的に急速サーマル
アニーリングを行う。次に、フッ化タングステン（Ｖ
Ｉ）をシランで還元して低めの圧力で核生成層即ち種子
層としてＷＳｉｘの層を設ける。コンタクトホール内の
タングステンの層状溶着を、タングステン第一層をフッ
化タングステン（ＶＩ）を水素で還元し速い溶着速度で
溶着させて始める。第二のタングステン層は遲い溶着速
度で水素による還元して溶着させる。この様に速い溶着
速度と遲い溶着速度を交互に繰り返しながらフッ化タン
グステン（ＶＩ）水素で還元してタングステンの連続層
をコンタクトホール内に溶着させ、少なくとも実質的に
コンタクトホールを充填する。図２に示した各工程実施
の適切な条件を、図３Ａ−Ｄを参照しながら以下に説明
する。
【００１１】図３Ａに層状半導体装置の成形に有効な基
板を示す。第一の導電層１０の上に絶縁層２０が成形さ
れている。絶縁層２０の材質はウェーハ加工に典型的に
使用される周知の誘電体材料なら何でも良いが、ＰＥＴ
ＥＯＳ・ＳｉＯ2が好ましい。
板を示す。第一の導電層１０の上に絶縁層２０が成形さ
れている。絶縁層２０の材質はウェーハ加工に典型的に
使用される周知の誘電体材料なら何でも良いが、ＰＥＴ
ＥＯＳ・ＳｉＯ2が好ましい。
【００１２】第一層の導電層１０に達するコンタクトホ
ール２５を既知の写真平版技術を用い絶縁層２０内につ
くる。コンタクトホールは第一導電層１０にまで達して
るので、バイアレベルのタングステンプラグの製造のた
めにで図３Ａ−Ｄに示す構造が用いられていることが、
当業者には明らかであろう。しかしながら、以下に明ら
かにする諸製造法によってウインドウレベルのタングス
テンプラグも製造できることも理解されたい。
ール２５を既知の写真平版技術を用い絶縁層２０内につ
くる。コンタクトホールは第一導電層１０にまで達して
るので、バイアレベルのタングステンプラグの製造のた
めにで図３Ａ−Ｄに示す構造が用いられていることが、
当業者には明らかであろう。しかしながら、以下に明ら
かにする諸製造法によってウインドウレベルのタングス
テンプラグも製造できることも理解されたい。
【００１３】チタンフィルム３０を露出表面に溶着させ
る。チタンフィルム３０の溶着は、例えば真空蒸着技術
即ちコリメーション付き又はコリメーション無しのスパ
ッタリングにより可能である。チタンフィルムの厚みは
約５０Åから約７５０Åの範囲、好ましくは５００から
６００Åの範囲が望ましい。
る。チタンフィルム３０の溶着は、例えば真空蒸着技術
即ちコリメーション付き又はコリメーション無しのスパ
ッタリングにより可能である。チタンフィルムの厚みは
約５０Åから約７５０Åの範囲、好ましくは５００から
６００Åの範囲が望ましい。
【００１４】次に窒化チタン（ＴｉＮ）フィルム４０を
チタンフィルム３０の全露出表面に溶着させる。窒化チ
タンフィルム４０は色々な周知技術で製造可能である。
例えば反応スパッタ法（コリメーション付き又はコリメ
ーション無し）で溶着させる。この場合スパッタはＴｉ
ターゲットを使ってアルゴン＋窒素（Ａｒ＋Ｎ2）の雰
囲気下で行なう。窒化チタンフィルム４０の膜厚は約５
０Åから約１５００Å、好ましくは６００Åから約１２
００Åの範囲内が望ましい。窒化チタンフィルム４０は
接着剤層として機能し、基板上にタングステンを溶着さ
せ易くする。
チタンフィルム３０の全露出表面に溶着させる。窒化チ
タンフィルム４０は色々な周知技術で製造可能である。
例えば反応スパッタ法（コリメーション付き又はコリメ
ーション無し）で溶着させる。この場合スパッタはＴｉ
ターゲットを使ってアルゴン＋窒素（Ａｒ＋Ｎ2）の雰
囲気下で行なう。窒化チタンフィルム４０の膜厚は約５
０Åから約１５００Å、好ましくは６００Åから約１２
００Åの範囲内が望ましい。窒化チタンフィルム４０は
接着剤層として機能し、基板上にタングステンを溶着さ
せ易くする。
【００１５】次に、基板をチャンバに移し、約４００−
４３０℃の温度まで加熱する。タングステン溶着プロセ
スを始める前に、チタン／窒化チタンコーティング基板
を急速サーマルアニリーング（ＲＴＡ）処理することが
出来る。ＲＴＡは、コーティング基板を５秒から６０秒
の時間の範囲で、ウインドウレベルで６００ー８００℃
の、又はバイアレベルで４５０から５５０℃の温度にさ
らす。時間と温度は数多くの要素によって変わるが、要
素の例としては、チタン／窒化チタン層の厚さ等があ
る。特に有用な具体例を挙げると、６００Åより薄い窒
化チタン層を含有する基板の場合、アニリーング条件は
５５０℃で２０秒である。いかなる理論にも縛られたく
はないが、ＲＴＡは窒化チタン層のピンホール欠陥を修
復する傾向があり、したがってタングステン溶着中のボ
ルケイノの成長の可能性を減らすと信じられている。ア
ニリーング工程は一つの選択的な工程と理解すべきであ
る。
４３０℃の温度まで加熱する。タングステン溶着プロセ
スを始める前に、チタン／窒化チタンコーティング基板
を急速サーマルアニリーング（ＲＴＡ）処理することが
出来る。ＲＴＡは、コーティング基板を５秒から６０秒
の時間の範囲で、ウインドウレベルで６００ー８００℃
の、又はバイアレベルで４５０から５５０℃の温度にさ
らす。時間と温度は数多くの要素によって変わるが、要
素の例としては、チタン／窒化チタン層の厚さ等があ
る。特に有用な具体例を挙げると、６００Åより薄い窒
化チタン層を含有する基板の場合、アニリーング条件は
５５０℃で２０秒である。いかなる理論にも縛られたく
はないが、ＲＴＡは窒化チタン層のピンホール欠陥を修
復する傾向があり、したがってタングステン溶着中のボ
ルケイノの成長の可能性を減らすと信じられている。ア
ニリーング工程は一つの選択的な工程と理解すべきであ
る。
【００１６】次に、シラン（ＳｉＨ4）ガスを注入して
ＴｉＮ表面に接触させ、そのＴｉＮ表面を選択的にパッ
シベーションする。具体的には、チタン／窒化チタンコ
ーティング基板を真空装置内に入れ、その装置内にシラ
ンを２５秒から１５０秒の時間の範囲で注入する。その
注入速度は７５乃至３００標準立方ｃｍ／分（ｓｔａｎ
ｄａｒｄ ｃｕｂｉｃ ｃｅｎｔｏｍｅｔｒｅｓ ｐｅ
ｒ ｍｉｎｕｔｅ：ＳＣＣＭ）である。このパッシベー
ションプロセスで窒化チタン層の上にケイ素の不連続単
層（図示せず）を造るのが望ましい。
ＴｉＮ表面に接触させ、そのＴｉＮ表面を選択的にパッ
シベーションする。具体的には、チタン／窒化チタンコ
ーティング基板を真空装置内に入れ、その装置内にシラ
ンを２５秒から１５０秒の時間の範囲で注入する。その
注入速度は７５乃至３００標準立方ｃｍ／分（ｓｔａｎ
ｄａｒｄ ｃｕｂｉｃ ｃｅｎｔｏｍｅｔｒｅｓ ｐｅ
ｒ ｍｉｎｕｔｅ：ＳＣＣＭ）である。このパッシベー
ションプロセスで窒化チタン層の上にケイ素の不連続単
層（図示せず）を造るのが望ましい。
【００１７】パッシベーションの後に、比較的低圧でＷ
Ｆ6をＳｉＨ4で還元し、核生成層を形成する。この核生
成形成工程中において、シランのチャンバへの流れは７
５乃至３００ＳＣＣＭの範囲であり、ＷＦ6の流れは３
５乃至３００ＳＣＣＭの範囲である。ＳｉＨ4：ＷＦ6流
入速度比は約６：１乃至４：１が望ましい。核生成中に
は水素（Ｈ2）ガスもチャンバへ導入するが、その速度
は１０００から６０００ＳＣＣＭ、好ましくは１５００
から３０００ＳＣＣＭである。核生成工程の時間は圧力
が０．１乃至１．０Ｔｏｒｒの範囲内で１０乃至１５０
秒である。また核生成中の温度は約４００乃至４５０
℃、望ましくは４２０から４３０℃に維持すべきであ
る。この核生成工程では、パッシベーションされたＴｉ
Ｎ表面上にＷＳｉｘ種子層５０を形成していると考えら
れている（図３Ａ参照）。種子層５０は連続層として図
３Ａに示したが、種子層５０はＴｉＮ接着剤層４０に塗
布した不連続層であり得ると理解すべきである。種子層
５０の厚みは望ましくは３０Åまで、より望ましくは
２．５乃至２５Åである。
Ｆ6をＳｉＨ4で還元し、核生成層を形成する。この核生
成形成工程中において、シランのチャンバへの流れは７
５乃至３００ＳＣＣＭの範囲であり、ＷＦ6の流れは３
５乃至３００ＳＣＣＭの範囲である。ＳｉＨ4：ＷＦ6流
入速度比は約６：１乃至４：１が望ましい。核生成中に
は水素（Ｈ2）ガスもチャンバへ導入するが、その速度
は１０００から６０００ＳＣＣＭ、好ましくは１５００
から３０００ＳＣＣＭである。核生成工程の時間は圧力
が０．１乃至１．０Ｔｏｒｒの範囲内で１０乃至１５０
秒である。また核生成中の温度は約４００乃至４５０
℃、望ましくは４２０から４３０℃に維持すべきであ
る。この核生成工程では、パッシベーションされたＴｉ
Ｎ表面上にＷＳｉｘ種子層５０を形成していると考えら
れている（図３Ａ参照）。種子層５０は連続層として図
３Ａに示したが、種子層５０はＴｉＮ接着剤層４０に塗
布した不連続層であり得ると理解すべきである。種子層
５０の厚みは望ましくは３０Åまで、より望ましくは
２．５乃至２５Åである。
【００１８】ここでＳｉＨ4とＷＦ6の導入を止め、次に
アルゴン（Ａｒ）と水素（Ｈ2）ガスをチャンバ内に導
入する。導入流速は夫々約５０乃至約１０００ＳＣＣＭ
及び約３０００乃至約４０００ＳＣＣＭである。
アルゴン（Ａｒ）と水素（Ｈ2）ガスをチャンバ内に導
入する。導入流速は夫々約５０乃至約１０００ＳＣＣＭ
及び約３０００乃至約４０００ＳＣＣＭである。
【００１９】次に、比較的高い全圧でＷＦ6をＳｉＨ4に
より還元し、タングステンを急速に溶着させる。タング
ステンを４０Å／秒より大きい速さで急速に溶着させる
には、Ａｒの流れを止め、Ｈ2のチャンバ内への導入流
速を６０００乃至７５００ＳＣＣＭ、望ましくは６５０
０乃至７０００ＳＣＣＭとし、ＷＦ6のチャンバ内への
導入流速を３００乃至５００ＳＣＣＭ、望ましくは約４
００ＳＣＣＭとする。この溶着工程での全圧は１０Ｔｏ
ｒｒ乃至１００Ｔｏｒｒの範囲内、望ましくは２０−５
０Ｔｏｒｒ、最も望ましくは２５−３５Ｔｏｒｒの範囲
内である。全圧３０Ｔｏｒｒ、ＷＦ6流速４００ＳＣＣ
Ｍ、Ｈ2流速３８００ＳＣＣＭの場合、タングステン溶
着速度は約５０Å／秒の速さとなる。
より還元し、タングステンを急速に溶着させる。タング
ステンを４０Å／秒より大きい速さで急速に溶着させる
には、Ａｒの流れを止め、Ｈ2のチャンバ内への導入流
速を６０００乃至７５００ＳＣＣＭ、望ましくは６５０
０乃至７０００ＳＣＣＭとし、ＷＦ6のチャンバ内への
導入流速を３００乃至５００ＳＣＣＭ、望ましくは約４
００ＳＣＣＭとする。この溶着工程での全圧は１０Ｔｏ
ｒｒ乃至１００Ｔｏｒｒの範囲内、望ましくは２０−５
０Ｔｏｒｒ、最も望ましくは２５−３５Ｔｏｒｒの範囲
内である。全圧３０Ｔｏｒｒ、ＷＦ6流速４００ＳＣＣ
Ｍ、Ｈ2流速３８００ＳＣＣＭの場合、タングステン溶
着速度は約５０Å／秒の速さとなる。
【００２０】一番目の層、それに続く二番目以降の各層
の成長期間の長さは数多くの要素で決まり、例えば、コ
ンタクトホールの深さ、溶着すべき層の数、および各工
程での実際溶着速度などによる。各層の成長期間の典型
的長さは１０秒乃至２分、望ましくは２０秒乃至１分で
あるが、その間に成長期間と同じ又は異なる長さの無成
長期間を介在期間として挟んでいる。
の成長期間の長さは数多くの要素で決まり、例えば、コ
ンタクトホールの深さ、溶着すべき層の数、および各工
程での実際溶着速度などによる。各層の成長期間の典型
的長さは１０秒乃至２分、望ましくは２０秒乃至１分で
あるが、その間に成長期間と同じ又は異なる長さの無成
長期間を介在期間として挟んでいる。
【００２１】約一分後、ＷＦ6の注入を止め、図３Ｂに
示すように第一層６０Ａが完成する。Ｈ2の流量を約３
０００乃至約４０００ＳＣＣＭ、望ましくは約３５００
ＳＣＣＭに減らし、Ａｒを約一分間加える。
示すように第一層６０Ａが完成する。Ｈ2の流量を約３
０００乃至約４０００ＳＣＣＭ、望ましくは約３５００
ＳＣＣＭに減らし、Ａｒを約一分間加える。
【００２２】次に第二層６０Ｂ（図３Ｃ参照）のタング
ステンを溶着が徐々に進むように、ＷＦ6のＨ2による還
元で溶着させる。そのような低速即ち４０Å／秒以下の
タングステン溶着を達成するためにはＡｒの流入を停止
し、Ｈ2とＷＦ6のみを、注入速度比は第一層の場合と同
一にし、流速自体は低くしてチャンバ内に導入する。Ｈ
2の流速は３０００乃至５０００ＳＣＣＭ、望ましくは
３２５０乃至３５００ＳＣＣＭとする。ＷＦ6の流速は
１００乃至３００ＳＣＣＭ、望ましくは１５０乃至２５
０ＳＣＣＭである。この溶着工程での全圧は１０Ｔｏｒ
ｒ乃至１００Ｔｏｒｒの範囲、望ましくは２０−５０Ｔ
ｏｒｒ、最も望ましくは２５−３５Ｔｏｒｒの範囲であ
る。ＷＦ6の流速２００ＳＣＣＭ、Ｈ2の流速３４００Ｓ
ＣＣＭ、全圧３０Ｔｏｒｒの場合に、約３６Å／秒のタ
ングステン溶着速度が得られる。
ステンを溶着が徐々に進むように、ＷＦ6のＨ2による還
元で溶着させる。そのような低速即ち４０Å／秒以下の
タングステン溶着を達成するためにはＡｒの流入を停止
し、Ｈ2とＷＦ6のみを、注入速度比は第一層の場合と同
一にし、流速自体は低くしてチャンバ内に導入する。Ｈ
2の流速は３０００乃至５０００ＳＣＣＭ、望ましくは
３２５０乃至３５００ＳＣＣＭとする。ＷＦ6の流速は
１００乃至３００ＳＣＣＭ、望ましくは１５０乃至２５
０ＳＣＣＭである。この溶着工程での全圧は１０Ｔｏｒ
ｒ乃至１００Ｔｏｒｒの範囲、望ましくは２０−５０Ｔ
ｏｒｒ、最も望ましくは２５−３５Ｔｏｒｒの範囲であ
る。ＷＦ6の流速２００ＳＣＣＭ、Ｈ2の流速３４００Ｓ
ＣＣＭ、全圧３０Ｔｏｒｒの場合に、約３６Å／秒のタ
ングステン溶着速度が得られる。
【００２３】次にＷＦ6の注入を停止して第二層の成長
を終了する。Ｈ2の注入は続け、Ａｒを加える。無成長
の状態を１０秒乃至２分、望ましくは３０秒乃至１分の
間、維持する。
を終了する。Ｈ2の注入は続け、Ａｒを加える。無成長
の状態を１０秒乃至２分、望ましくは３０秒乃至１分の
間、維持する。
【００２４】高速成長と低速成長とを交互に繰り返し、
コンタクトホールを実質的に充填するのに充分な期間タ
ングステン溶着を連続して続る。特に有用な具体例とし
ては、断続的なタングステン溶着を続け、図３Ｄに示す
ように少なくとも五層、望ましくは七層の６０Ｃ−Ｇを
造り、コンタクトホールを層状タングステンプラグで完
全に充填する。この多層タングステンプラグが完成する
と、種子層５０は以後見えなくなる。いかなる理論にも
縛られたくはないが、ＷＳｉｘ種子層はＨ2による還元
中に金属タングステンに変換すると信じられている。
コンタクトホールを実質的に充填するのに充分な期間タ
ングステン溶着を連続して続る。特に有用な具体例とし
ては、断続的なタングステン溶着を続け、図３Ｄに示す
ように少なくとも五層、望ましくは七層の６０Ｃ−Ｇを
造り、コンタクトホールを層状タングステンプラグで完
全に充填する。この多層タングステンプラグが完成する
と、種子層５０は以後見えなくなる。いかなる理論にも
縛られたくはないが、ＷＳｉｘ種子層はＨ2による還元
中に金属タングステンに変換すると信じられている。
【００２５】本明細書で開示した具体例は色々な変更が
できる。例えば、開示例では特定構造の一部分に関して
説明しているが、一層または複数層の絶縁層または領域
に電気的接触が必要な装置であればどんな型のものにも
この開示技術は実施可能である。その他の例として、上
記説明では第一層のタングステンの溶着速度を速くし、
第二層を遅くしたが、逆に第一層を遅くし、第二層を速
くすることも出来る。即ち、上述の説明は制限的に解釈
すべきではなく、好ましい具体例の単なる例示に過ぎな
い。当業者は特許請求の範囲と精神の内で他の色々な変
更を考えることができる。
できる。例えば、開示例では特定構造の一部分に関して
説明しているが、一層または複数層の絶縁層または領域
に電気的接触が必要な装置であればどんな型のものにも
この開示技術は実施可能である。その他の例として、上
記説明では第一層のタングステンの溶着速度を速くし、
第二層を遅くしたが、逆に第一層を遅くし、第二層を速
くすることも出来る。即ち、上述の説明は制限的に解釈
すべきではなく、好ましい具体例の単なる例示に過ぎな
い。当業者は特許請求の範囲と精神の内で他の色々な変
更を考えることができる。
【図１Ａ】従来の技術による層状半導体装置である。
【図１Ｂ】従来の技術による層状半導体装置である。
【図１Ｃ】従来の技術によるタングステンプラグであ
る。
る。
【図２】本発明の方法によるタングステンプラグ生成工
程のフローダイアグラムである。
程のフローダイアグラムである。
【図３Ａ】層状半導体装置である。
【図３Ｂ】本発明の方法による第一層までのタングステ
ンプラグである。
ンプラグである。
【図３Ｃ】本発明の方法による第二層までのタングステ
ンプラグである。
ンプラグである。
【図３Ｄ】本発明の方法による第七層までのタングステ
ンプラグである。
ンプラグである。
１０ 導電層 ２０ 絶縁層 ２５ コンタクトホール ３０ チタンフィルム ４０ 窒化チタンフィルム ５０ ＷＳｉｘ種子層 U０Ａ 第一層 U０Ｂ 第二層 U０Ｃ 第三層 U０Ｄ 第四層 U０Ｅ 第五層 U０Ｆ 第六層 U０Ｇ 第七層 P０１ 基板 P１０ コンタクトホール P１２ チタン層 P１４ 窒化チタン層 P１５ 頂端 P２２ タングステン部 P２５ ボルケイノ P２６ 成長タングステン P３０ タングステンプラグ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アラン クマー ナンダ アメリカ合衆国 78733 テキサス，オー スチン，カラカス ドライヴ 9400 (72)発明者 プラディップ クマー ロイ アメリカ合衆国 32819 フロリダ，オー ランド，ヒデン アイビー コート 7706
Claims (21)
- 【請求項１】 タングステンプラグの成形方法に於い
て、コンタクトホール内に少なくとも三つの連続するタ
ングステン層を溶着し、各層は前の層が溶着された速度
とは異なる溶着速度で溶着され、４０Å／秒より大きい
速い溶着速度での溶着と４０Å／秒より小さい遅い溶着
速度での溶着との交互に溶着されることを特徴とする方
法。 - 【請求項２】 請求項１の方法に於いて、上記の少なく
とも三つの連続するタングステン層の各々がフッ化タン
グステン（ＶＩ）の水素還元により溶着されることを特
徴とする方法。 - 【請求項３】 請求項２の方法に於いて、各層の溶着が
約１０秒乃至約２分持続する成長無しの時間により分離
されることを特徴とする方法。 - 【請求項４】 請求項１の方法に於いて、少なくとも五
つの連続するタングステン層を溶着することを特徴とす
る方法。 - 【請求項５】 請求項３の方法に於いて、少なくとも五
つの連続するタングステン層を溶着することを特徴とす
る方法。 - 【請求項６】 電子装置の成形方法に於いて、 導電層、該導電層上に成形された絶縁体層、該絶縁体層
中に成形され該導電層の一部に接触するコンタクトホー
ルを有する基板を具備させ、 該コンタクトホール内に少なくとも三つのタングステン
層を溶着させ少なくとも実質的に該コンタクトホールを
充填させ、これにより基板の導電層と他の導電エレメン
トとの電気的接続を可能にするタングステンプラグが成
形されることを特徴とする方法。 - 【請求項７】 請求項６の方法に於いて、少なくとも五
つのタングステン層が上記コンタクトホール内に溶着さ
せられていることを特徴とする方法。 - 【請求項８】 請求項６の方法に於いて、タングステン
の各連続層を溶着する工程がＷＦ6をＨ2で還元すること
を含むことを特徴とする方法。 - 【請求項９】 請求項６の方法に於いて、上記の少なく
とも三つのタングステン層の各層が前の層が溶着された
速度とは異なる溶着速度で溶着されることを特徴とする
方法。 - 【請求項１０】 請求項９の方法に於いて、上記の少な
くとも三つのタングステン層の各層が前の層が溶着され
た速度とは異なる溶着速度で溶着され、４０Å／秒より
大きい速い溶着速度での溶着と４０Å／秒より小さい遅
い溶着速度での溶着との交互に溶着されることを特徴と
する方法。 - 【請求項１１】 基板内に成形されるコンタクトホール
内にタングステンプラグを成形する方法に於いて、該方
法が（ａ）４０Å／秒より大きい溶着速度でＷＦ6のＨ2
による還元によりタングステン層を溶着し、 （ｂ）４０Å／秒より小さい溶着速度でＷＦ6のＨ2によ
る還元によりタングステン層を溶着し、且つ（ｃ）工程
（ａ）及び（ｂ）を交互に、コンタクトホールが少なく
とも実質的に充填されるに充分な回数繰り返し、これに
より多層タングステンプラグが成形されることを含むこ
とを特徴とする方法。 - 【請求項１２】 請求項１１の方法に於いて、上記工程
（ａ）で基板を有するチャンバにＨ2を約６０００乃至
約７５００ＳＣＣＭの流速で導入し、ＷＦ6を約３００
乃至約５００ＳＣＣＭの流速で導入し、チャンバ内の全
圧が約１０乃至約１００Ｔｏｒｒであることを特徴とす
る方法。 - 【請求項１３】 請求項１１の方法に於いて、上記工程
（ｂ）で基板を有するチャンバにＨ2を約３０００乃至
約５０００ＳＣＣＭの流速で導入し、ＷＦ6を約１００
乃至約３００ＳＣＣＭの流速で導入し、チャンバ内の全
圧が約１０乃至約１００Ｔｏｒｒであることを特徴とす
る方法。 - 【請求項１４】 請求項１１の方法に於いて、上記多層
タングステンプラグが少なくとも五つのタングステン層
を含むことを特徴とする方法。 - 【請求項１５】 基板内に成形されるコンタクトホール
内にタングステンプラグを成形する方法に於いて、該方
法がタングステンの第一層をＷＦ6のＨ2による還元によ
り第一の溶着速度で溶着し、 タングステンの第二層をＷＦ6のＨ2による還元により第
二の溶着速度で溶着し、この第二の溶着速度は上記第一
の溶着速度より遅く、且つタングステンの第三層をＷＦ
6のＨ2による還元により第三の溶着速度で溶着し、この
第三の溶着速度は上記第二の溶着速度より速い溶着を含
むことを特徴とする方法。 - 【請求項１６】 請求項１５の方法に於いて、該方法が
更に、タングステンの第四層をＷＦ6のＨ2による還元に
より第四の溶着速度で溶着し、この第四の溶着速度は上
記第三の溶着速度より遅く、且つタングステンの第五層
をＷＦ6のＨ2による還元により第五の溶着速度で溶着
し、この第五の溶着速度は上記第四の溶着速度より速い
溶着を含むことを特徴とする方法。 - 【請求項１７】 請求項１６の方法に於いて、該方法が
更に、タングステンの第六層をＷＦ6のＨ2による還元に
より第六の溶着速度で溶着し、この第六の溶着速度は上
記第五の溶着速度より遅く、且つタングステンの第七層
をＷＦ6のＨ2による還元により第七の溶着速度で溶着
し、この第七の溶着速度は上記第六の溶着速度より速い
溶着を含むことを特徴とする方法。 - 【請求項１８】 請求項１７の方法に於いて、上記第
一、第三、第五及び第七の溶着速度が４０Å／秒より大
きいことを特徴とする方法。 - 【請求項１９】 電子装置の成形方法に於いて、 第一層、該第一層上に成形された絶縁体層、該絶縁体層
中に成形され該第一層の一部に接触するコンタクトホー
ルを有する基板を具備させ、 該コンタクトホール内に少なくとも五つのタングステン
層を溶着させ少なくとも実質的に該コンタクトホールを
充填させることを特徴とする方法。 - 【請求項２０】 請求項１９の方法に於いて、上記の少
なくとも五つの層が速い溶着速度と遅い溶着速度とで交
互に溶着させることを特徴とする方法。 - 【請求項２１】 電子装置に於いて、 第一層、 第二層、及び上記第一層と上記第二層との間に電気的接
触を与え少なくとも五つの層を有するタングステンプラ
グを有する連結構造を有することを特徴とする装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/366529 | 1994-12-30 | ||
| US08/366,529 US5489552A (en) | 1994-12-30 | 1994-12-30 | Multiple layer tungsten deposition process |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08232079A true JPH08232079A (ja) | 1996-09-10 |
Family
ID=23443406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7340327A Withdrawn JPH08232079A (ja) | 1994-12-30 | 1995-12-27 | 新規なタングステン溶着プロセス |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5489552A (ja) |
| EP (1) | EP0720211A3 (ja) |
| JP (1) | JPH08232079A (ja) |
| KR (1) | KR960026257A (ja) |
| TW (1) | TW344893B (ja) |
Families Citing this family (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950012738B1 (ko) * | 1992-12-10 | 1995-10-20 | 현대전자산업주식회사 | 반도체소자의 텅스텐 콘택 플러그 제조방법 |
| US20030199179A1 (en) * | 1993-11-16 | 2003-10-23 | Formfactor, Inc. | Contact tip structure for microelectronic interconnection elements and method of making same |
| US20020053734A1 (en) * | 1993-11-16 | 2002-05-09 | Formfactor, Inc. | Probe card assembly and kit, and methods of making same |
| JP2737764B2 (ja) * | 1995-03-03 | 1998-04-08 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US5643632A (en) * | 1995-10-13 | 1997-07-01 | Mosel Vitelic, Inc. | Tungsten chemical vapor deposition process for suppression of volcano formation |
| US6017818A (en) * | 1996-01-22 | 2000-01-25 | Texas Instruments Incorporated | Process for fabricating conformal Ti-Si-N and Ti-B-N based barrier films with low defect density |
| US8033838B2 (en) | 1996-02-21 | 2011-10-11 | Formfactor, Inc. | Microelectronic contact structure |
| US5656545A (en) * | 1996-02-26 | 1997-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd | Elimination of tungsten dimple for stacked contact or via application |
| US5672543A (en) * | 1996-04-29 | 1997-09-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Volcano defect-free tungsten plug |
| US20040224501A1 (en) * | 1996-05-22 | 2004-11-11 | Yung-Tsun Lo | Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena |
| US5700726A (en) * | 1996-06-21 | 1997-12-23 | Taiwan Semiconductor Manufacturing Company Ltd | Multi-layered tungsten depositions for contact hole filling |
| US5843625A (en) * | 1996-07-23 | 1998-12-01 | Advanced Micro Devices, Inc. | Method of reducing via and contact dimensions beyond photolithography equipment limits |
| US5804249A (en) * | 1997-02-07 | 1998-09-08 | Lsi Logic Corporation | Multistep tungsten CVD process with amorphization step |
| US5913146A (en) * | 1997-03-18 | 1999-06-15 | Lucent Technologies Inc. | Semiconductor device having aluminum contacts or vias and method of manufacture therefor |
| US5956609A (en) * | 1997-08-11 | 1999-09-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for reducing stress and improving step-coverage of tungsten interconnects and plugs |
| KR100272523B1 (ko) * | 1998-01-26 | 2000-12-01 | 김영환 | 반도체소자의배선형성방법 |
| US6136690A (en) * | 1998-02-13 | 2000-10-24 | Micron Technology, Inc. | In situ plasma pre-deposition wafer treatment in chemical vapor deposition technology for semiconductor integrated circuit applications |
| US6982226B1 (en) | 1998-06-05 | 2006-01-03 | Agere Systems Inc. | Method of fabricating a contact with a post contact plug anneal |
| US6387445B1 (en) * | 1999-01-13 | 2002-05-14 | Tokyo Electron Limited | Tungsten layer forming method and laminate structure of tungsten layer |
| US6294468B1 (en) * | 1999-05-24 | 2001-09-25 | Agere Systems Guardian Corp. | Method of chemical vapor depositing tungsten films |
| US6316132B1 (en) | 1999-09-02 | 2001-11-13 | Xilinx, Inc. | Structure and method for preventing barrier failure |
| US6309966B1 (en) * | 1999-09-03 | 2001-10-30 | Motorola, Inc. | Apparatus and method of a low pressure, two-step nucleation tungsten deposition |
| KR100364257B1 (ko) | 1999-12-06 | 2002-12-11 | 삼성전자 주식회사 | 텅스텐 화학 기상 퇴적방법 및 텅스텐 플러그 형성방법 |
| US6569699B1 (en) * | 2000-02-01 | 2003-05-27 | Chartered Semiconductor Manufacturing Ltd. | Two layer mirror for LCD-on-silicon products and method of fabrication thereof |
| US6358844B1 (en) * | 2000-06-01 | 2002-03-19 | Taiwan Semiconductor Manufacturing, Company, Ltd | Tungsten deposition process with dual-step nucleation |
| WO2002010472A1 (fr) * | 2000-07-28 | 2002-02-07 | Tokyo Electron Limited | Procede de formage de film |
| JP2003142484A (ja) * | 2001-10-31 | 2003-05-16 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US8461681B2 (en) * | 2007-04-27 | 2013-06-11 | Medtronic, Inc. | Layered structure for corrosion resistant interconnect contacts |
| US8129270B1 (en) | 2008-12-10 | 2012-03-06 | Novellus Systems, Inc. | Method for depositing tungsten film having low resistivity, low roughness and high reflectivity |
| US9034768B2 (en) | 2010-07-09 | 2015-05-19 | Novellus Systems, Inc. | Depositing tungsten into high aspect ratio features |
| US9548228B2 (en) | 2009-08-04 | 2017-01-17 | Lam Research Corporation | Void free tungsten fill in different sized features |
| US10256142B2 (en) | 2009-08-04 | 2019-04-09 | Novellus Systems, Inc. | Tungsten feature fill with nucleation inhibition |
| US8691687B2 (en) * | 2010-01-07 | 2014-04-08 | International Business Machines Corporation | Superfilled metal contact vias for semiconductor devices |
| CN104272441A (zh) | 2012-03-27 | 2015-01-07 | 诺发系统公司 | 钨特征填充 |
| US11437269B2 (en) | 2012-03-27 | 2022-09-06 | Novellus Systems, Inc. | Tungsten feature fill with nucleation inhibition |
| US10381266B2 (en) | 2012-03-27 | 2019-08-13 | Novellus Systems, Inc. | Tungsten feature fill with nucleation inhibition |
| US9082826B2 (en) | 2013-05-24 | 2015-07-14 | Lam Research Corporation | Methods and apparatuses for void-free tungsten fill in three-dimensional semiconductor features |
| US9748137B2 (en) | 2014-08-21 | 2017-08-29 | Lam Research Corporation | Method for void-free cobalt gap fill |
| US9349637B2 (en) | 2014-08-21 | 2016-05-24 | Lam Research Corporation | Method for void-free cobalt gap fill |
| US20170309490A1 (en) * | 2014-09-24 | 2017-10-26 | Hitachi Kokusai Electric Inc. | Method of manufacturing semiconductor device |
| US9997405B2 (en) | 2014-09-30 | 2018-06-12 | Lam Research Corporation | Feature fill with nucleation inhibition |
| US10170320B2 (en) | 2015-05-18 | 2019-01-01 | Lam Research Corporation | Feature fill with multi-stage nucleation inhibition |
| US9972504B2 (en) | 2015-08-07 | 2018-05-15 | Lam Research Corporation | Atomic layer etching of tungsten for enhanced tungsten deposition fill |
| US9978610B2 (en) | 2015-08-21 | 2018-05-22 | Lam Research Corporation | Pulsing RF power in etch process to enhance tungsten gapfill performance |
| US10573522B2 (en) | 2016-08-16 | 2020-02-25 | Lam Research Corporation | Method for preventing line bending during metal fill process |
| US10566211B2 (en) | 2016-08-30 | 2020-02-18 | Lam Research Corporation | Continuous and pulsed RF plasma for etching metals |
| US10211099B2 (en) | 2016-12-19 | 2019-02-19 | Lam Research Corporation | Chamber conditioning for remote plasma process |
| CN113166929A (zh) | 2018-12-05 | 2021-07-23 | 朗姆研究公司 | 无空隙低应力填充 |
| CN113053804B (zh) * | 2021-03-10 | 2023-02-21 | 中国科学院微电子研究所 | 一种钨复合膜层及其生长方法、单片3dic |
| CN115910917B (zh) * | 2023-01-05 | 2023-06-02 | 广州粤芯半导体技术有限公司 | 金属钨膜及其制备方法 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4532702A (en) * | 1983-11-04 | 1985-08-06 | Westinghouse Electric Corp. | Method of forming conductive interconnection between vertically spaced levels in VLSI devices |
| US4629635A (en) * | 1984-03-16 | 1986-12-16 | Genus, Inc. | Process for depositing a low resistivity tungsten silicon composite film on a substrate |
| JPS62216224A (ja) * | 1986-03-17 | 1987-09-22 | Fujitsu Ltd | タングステンの選択成長方法 |
| JPS62260340A (ja) * | 1986-05-06 | 1987-11-12 | Toshiba Corp | 半導体装置の製造方法 |
| EP0252667B1 (en) * | 1986-06-30 | 1996-03-27 | Nihon Sinku Gijutsu Kabushiki Kaisha | Chemical vapour deposition methods |
| JP2582596B2 (ja) * | 1987-12-17 | 1997-02-19 | 富士通株式会社 | 半導体装置の製造方法 |
| JP2511503B2 (ja) * | 1988-08-22 | 1996-06-26 | 沖電気工業株式会社 | タングステン膜の形成方法 |
| US4985371A (en) * | 1988-12-09 | 1991-01-15 | At&T Bell Laboratories | Process for making integrated-circuit device metallization |
| US5233223A (en) * | 1989-01-09 | 1993-08-03 | Nec Corporation | Semiconductor device having a plurality of conductive layers interconnected via a tungsten plug |
| JP2821157B2 (ja) * | 1989-01-30 | 1998-11-05 | 株式会社日立製作所 | 配線形成方法 |
| US5143861A (en) * | 1989-03-06 | 1992-09-01 | Sgs-Thomson Microelectronics, Inc. | Method making a dynamic random access memory cell with a tungsten plug |
| JPH0360126A (ja) * | 1989-07-28 | 1991-03-15 | Toshiba Corp | 半導体装置の製造方法 |
| KR930000309B1 (ko) * | 1989-11-22 | 1993-01-15 | 삼성전자 주식회사 | 반도체 장치의 제조방법 |
| JPH04363024A (ja) * | 1990-11-30 | 1992-12-15 | Toshiba Corp | 半導体装置の製造方法 |
| JPH05347272A (ja) * | 1991-01-26 | 1993-12-27 | Sharp Corp | 半導体装置の製造方法 |
| JP2660359B2 (ja) * | 1991-01-30 | 1997-10-08 | 三菱電機株式会社 | 半導体装置 |
| JPH04307933A (ja) * | 1991-04-05 | 1992-10-30 | Sony Corp | タングステンプラグの形成方法 |
| US5164330A (en) * | 1991-04-17 | 1992-11-17 | Intel Corporation | Etchback process for tungsten utilizing a NF3/AR chemistry |
| JPH053170A (ja) * | 1991-06-24 | 1993-01-08 | Sony Corp | ブランケツトタングステンプラグ形成法 |
| JPH05160067A (ja) * | 1991-07-23 | 1993-06-25 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| US5200360A (en) * | 1991-11-12 | 1993-04-06 | Hewlett-Packard Company | Method for reducing selectivity loss in selective tungsten deposition |
| JPH05152292A (ja) * | 1991-11-30 | 1993-06-18 | Sony Corp | 配線形成方法 |
| US5244534A (en) * | 1992-01-24 | 1993-09-14 | Micron Technology, Inc. | Two-step chemical mechanical polishing process for producing flush and protruding tungsten plugs |
| CA2067565C (en) * | 1992-04-29 | 1999-02-16 | Ismail T. Emesh | Deposition of tungsten |
| GB9219281D0 (en) * | 1992-09-11 | 1992-10-28 | Inmos Ltd | Manufacture of semiconductor devices |
| US5232873A (en) * | 1992-10-13 | 1993-08-03 | At&T Bell Laboratories | Method of fabricating contacts for semiconductor devices |
| US5272112A (en) * | 1992-11-09 | 1993-12-21 | Genus, Inc. | Low-temperature low-stress blanket tungsten film |
-
1994
- 1994-12-30 US US08/366,529 patent/US5489552A/en not_active Expired - Lifetime
-
1995
- 1995-08-28 TW TW084108935A patent/TW344893B/zh active
- 1995-12-13 EP EP95309093A patent/EP0720211A3/en not_active Withdrawn
- 1995-12-27 JP JP7340327A patent/JPH08232079A/ja not_active Withdrawn
- 1995-12-29 KR KR1019950067127A patent/KR960026257A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| TW344893B (en) | 1998-11-11 |
| EP0720211A3 (en) | 1997-03-05 |
| KR960026257A (ko) | 1996-07-22 |
| EP0720211A2 (en) | 1996-07-03 |
| US5489552A (en) | 1996-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08232079A (ja) | 新規なタングステン溶着プロセス | |
| US5599739A (en) | Barrier layer treatments for tungsten plug | |
| EP1204140B1 (en) | Semiconductor device and method for fabricating the same | |
| US20030091870A1 (en) | Method of forming a liner for tungsten plugs | |
| JPH0864555A (ja) | 半導体装置及びその製造方法 | |
| JPH05315284A (ja) | コンタクト部形成方法 | |
| JPH0936228A (ja) | 配線形成方法 | |
| US5731225A (en) | Method for fabricating semiconductor device having buried contact structure | |
| JP2001308032A (ja) | １０００Åを超える厚さの低残留ハロゲン含有ＴｉＮ膜を堆積する方法及び装置 | |
| JP2001168062A (ja) | タングステン薄膜の形成方法、半導体装置の製造方法 | |
| CN1752282A (zh) | 一种消除氮化钛膜应力、降低膜电阻的退火工艺方法 | |
| US7259096B2 (en) | Method for forming aluminum interconnect | |
| JPH053170A (ja) | ブランケツトタングステンプラグ形成法 | |
| JPH11354466A (ja) | 接点用開口を有する半導体基板に接点を形成する方法 | |
| JPH07183250A (ja) | コンタクト形成方法 | |
| JPH06283532A (ja) | 半導体装置およびその製造方法 | |
| JPH11150086A (ja) | 半導体装置の製造方法 | |
| JP3518110B2 (ja) | 多層配線形成方法 | |
| JP3460417B2 (ja) | 半導体装置の製造方法 | |
| JPH0487328A (ja) | 半導体装置の製造方法 | |
| JPH08111455A (ja) | 配線形成方法 | |
| KR20000066420A (ko) | 반도체장치의 메탈 콘택 형성방법 | |
| JPH08153783A (ja) | 電気的接続部形成方法及び半導体装置の製造方法 | |
| JPH06112203A (ja) | 半導体装置の製造方法 | |
| KR100510465B1 (ko) | 반도체장치의 배리어 금속막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030304 |