CN113053804B - 一种钨复合膜层及其生长方法、单片3dic - Google Patents

一种钨复合膜层及其生长方法、单片3dic Download PDF

Info

Publication number
CN113053804B
CN113053804B CN202110261450.6A CN202110261450A CN113053804B CN 113053804 B CN113053804 B CN 113053804B CN 202110261450 A CN202110261450 A CN 202110261450A CN 113053804 B CN113053804 B CN 113053804B
Authority
CN
China
Prior art keywords
layer
film layer
tungsten
stress
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110261450.6A
Other languages
English (en)
Other versions
CN113053804A (zh
Inventor
刘战峰
殷华湘
刘卫兵
毛淑娟
罗彦娜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202110261450.6A priority Critical patent/CN113053804B/zh
Publication of CN113053804A publication Critical patent/CN113053804A/zh
Application granted granted Critical
Publication of CN113053804B publication Critical patent/CN113053804B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种钨复合膜层及其生长方法、单片3DIC，属于半导体制造技术领域，解决了现有方法生长的钨应力大，导致单晶硅层起皱的问题。钨复合膜层位于半导体衬底上，包括靠近半导体衬底侧的第一膜层和远离半导体衬底侧的第二膜层；第一膜层和第二膜层的应力方向相反；第一膜层的应力为压应力，第二膜层的应力为张应力；第一膜层包括多个膜层。钨复合膜层的生长方法，包括：在半导体衬底上生长第一膜层；在第一膜层上生长与第一膜层的应力方向相反的第二膜层本发明实现了钨复合膜层的低应力化。

Description

一种钨复合膜层及其生长方法、单片3DIC
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种钨复合膜层及其生长方法、单片3DIC。
背景技术
随着摩尔定律逐渐接近瓶颈，之前靠半导体工艺制程缩小来实现芯片性能提升的做法已经越来越困难。为了解决这一问题，半导体行业提出了使用高级封装配合异构计算的方法来继续提升芯片系统性能。传统的通用型芯片试图使用一块通用处理器去解决所有应用问题，因此在摩尔定律接近失效处理器性能增长变慢的今天难以满足应用的需求；而在高级封装配合异构计算的范式下，多块芯片紧密集成在一个封装内，每块芯片都针对专门应用量身定制，因此能高效且有针对性地处理应用，从而满足应用场景的需求。
使用3DIC可以将多块芯片堆叠在一起，并且使用TSV技术来实现芯片间高速高效数据通信。当使用3DIC的时候，芯片间的距离较近，互联线密度较大且可以实现高速信号传输，因此通过把处理器芯片和内存芯片封装在一起可以实现处理器-内存的高速互联，从而解决内存存取瓶颈(内存墙)问题，大大提升芯片系统的整体性能。
在单片3DIC的制造方法中，金属互联通常需要钨，即钨塞工艺，钨塞工艺是底层和顶层都需要的。传统的钨塞工艺是用CVD方法制作的。CVD方法制作的钨，优点是填充效果好，缺点是应力不可控，它的应力只和设备相关，设备型号决定了应力的大小及方向。
CVD生长方法生长的钨应力通常几个GPa，这种应力下对普通的IC不是问题，但对于单片3DIC来说，过大的应力会导致键合的单晶硅层起皱，甚至起皮、破损，这是不能被接受的。
发明内容
鉴于上述的分析，本发明旨在提供一种钨复合膜层及其生长方法、单片3DIC，用以解决现有方法生长的钨应力大，导致单晶硅层起皱的问题。
本发明的目的主要是通过以下技术方案实现的：
一方面，本发明提供了一种钨复合膜层，所述钨复合膜层位于所述半导体衬底上，包括靠近半导体衬底侧的第一膜层和远离半导体衬底侧的第二膜层；所述第一膜层和所述第二膜层的应力方向相反。
基于上述钨复合膜层的进一步改进，所述第一膜层的应力为压应力，所述第二膜层的应力为张应力。
基于上述钨复合膜层的进一步改进，所述第一膜层包括多个膜层。
另一方面，本发明还提供了一种单片3DIC，包括底层电路和顶层电路，所述底层电路和所述顶层电路之间含有层间介质；所述底层电路和/或所述顶层电路包括半导体衬底和位于所述半导体衬底上的复合膜层，按照距离半导体衬底由近及远的顺序，所述复合膜层包括粘附层、阻挡层和上述的钨复合膜层。
此外，本发明还提供了一种钨复合膜层的生长方法，包括：
在半导体衬底上生长第一膜层；
在第一膜层上生长与第一膜层的应力方向相反的第二膜层。
基于上述生长方法的进一步改进，采用原子层淀积(ALD)方式在第一膜层上生长第二膜层。
基于上述生长方法的进一步改进，所述在半导体衬底上生长第一膜层包括：采用溅射方式和原子层淀积(ALD)方式在半导体衬底上生长第一膜层。
基于上述生长方法的进一步改进，所述采用溅射方式和原子层淀积(ALD)方式在半导体衬底上生长第一膜层包括：
采用原子层淀积方式在半导体衬底上生长第一层；
采用溅射方式在第一层上生长第二层。
基于上述生长方法的进一步改进，在采用溅射方式在第一层上生长第二层之后还包括：
采用溅射方式在第二层上生长第三层；
采用溅射方式在第三层上生长第四层，得到第一膜层。
基于上述生长方法的进一步改进，采用溅射方式在半导体衬底上生长第一层的工艺参数包括：功率600-800W、射频偏压5-6W、气体流量40-60sccm。
基于上述生长方法的进一步改进，在半导体衬底上生长第一膜层之前还包括在半导体衬底上生长粘附层和阻挡层。
基于上述生长方法的进一步改进，每生长完一个膜层之后测量半导体衬底上整体膜层的中间过渡应力。
基于上述生长方法的进一步改进，采用化学气相淀积(CVD)方式在第一膜层上生长第二膜层。
与现有技术相比，本发明至少可实现如下有益效果之一：
(1)现有钨塞工艺中采用CVD或ALD方法生长的钨应力不可调，只能为张应力，并且设备型号决定了应力的大小，本发明采用溅射和ALD两种方式联合使用，或者溅射、ALD和CVD三种方式联合使用来生长钨复合膜层(第一膜层和第二膜层)，得到了总压力仅为几百MPa，甚至小于50MPa的复合膜层，即低应力复合膜层。
(2)本发明通过控制特定的条件(即功率600-800W、射频偏压5-6W、气体流量40-60sccm，使溅射钨层的应力方向呈压应力(与CVD钨层和ALD钨层的应力方向相反)。
(3)本发明通过控制第二膜层采用ALD或CVD方式生长，能够保证钨塞工艺具有良好的填充效果，从而有利于电路之间的互联，提高了数据传输的顺畅性。
(4)本发明通过在每生长完一个膜层之后测量半导体衬底上整体膜层的中间过渡应力，能够及时获得整体膜层的应力方向和应力大小，从而有效指导所要生长的后续膜层的应力方向和应力大小，使后续操作具有很强的针对性，提高生产效率，并且可以有效将复合膜层的应力控制在低应力水平(仅为几百MPa，甚至小于50MPa)。
(5)本发明通过降低每个膜层的厚度，增加层数，可以防止单层膜应力过大导致键合的单晶硅层立即破损，提高产品合格率。
(6)本发明通过在半导体衬底和第一膜层之间生长粘附层，增强了半导体衬底和钨复合膜层的结合强度。
(7)本发明通过在粘附层和第一膜层之间生长阻挡层，将粘附层和钨复合膜层隔开，防止粘附层的化学元素(如Ti)和钨复合膜层的化学元素(如W)之间发生电化学的腐蚀，导致钨的脱落。
本发明中，上述各技术方案之间还可以相互组合，以实现更多的优选组合方案。本发明的其他特征和优点将在随后的说明书中阐述，并且，部分优点可从说明书中变得显而易见，或者通过实施本发明而了解。
附图说明
附图仅用于示出具体实施例的目的，而并不认为是对本发明的限制，在整个附图中，相同的参考符号表示相同的部件。
图1为本发明的钨复合膜层的结构示意图；
图2为本发明钨复合膜层生长方法的流程图；
图3为8英寸的晶片不同位置处的应力分布情况；
图4为晶片的侧视图；(a)无应力时，(b)应力为压应力时，(c)应力为张应力时；
图5(a)-(d)为实现单片3DIC的方法。
附图标记：
1-半导体衬底；2-第一膜层；21-第一层钨；22-第二层钨；23-第三层钨；24-第四层钨；3-第二膜层；4-翘曲度。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
本发明的一个具体实施例，公开了一种低应力钨复合膜层，该低应力钨复合膜层位于半导体衬底1上。如图1所示，低应力钨复合膜层包括靠近半导体衬底侧的第一膜层2和远离半导体衬底侧的第二膜层3；第一膜层2和第二膜层3的应力方向相反。
在一种可能的实施方式中，第一膜层2的应力为压应力，第二膜层3的应力为张应力，第一膜层2和第二膜层3的应力值大体相等。
在另一种可能的实施方式中，第一膜层2也为复合膜层。例如，第一膜层2可以包括第一层钨21、第二层钨22、第三层钨23和第四层钨24。
本发明的另一个具体实施例，公开了一种单片3DIC，包括底层电路和顶层电路，底层电路和顶层电路之间含有层间介质；底层电路和/或顶层电路包括半导体衬底和位于半导体衬底上的复合膜层，按照距离半导体衬底由近及远的顺序，复合膜层包括粘附层、阻挡层和上文的钨复合膜层。
下面结合5(a)-图5(d)介绍单片3DIC的实现方法。
首先参考图5(a)，将底层电路或器件加工至互连或互连之前。接下来，将半导体衬底倒扣，顶硅与底层电路一面键合，参见图5(b)。之后参考图5(c)，将半导体衬底底硅刻蚀掉，留下顶硅膜。最后，用低温工艺在硅膜上制做第二层电路或器件，参见图5(d)。
本发明的又一个具体实施例，公开了一种低应力钨复合膜层的生长方法。
因为采用ALD或CVD方式生长的钨的应力是张应力，且应力类型不可调，采用溅射方式生长的钨可以是张应力、压应力，或者低应力(小于50MPa)，所以为了使复合膜层的应力尽可能小，本发明通过控制工艺条件，使得采用溅射方式生长的钨的应力为与张应力方向相反的压应力。
考虑到ALD、溅射和CVD三种方式的填充效果不同，ALD效果最好，CVD填充效果次之，溅射效果最差。因此，最后一层钨采用填充效果好的ALD或CVD方式来生长。
下面结合图2对低应力钨复合膜层的生长方法进行详细描述。
首先，提供半导体衬底。该半导体衬底可以为各种形式，例如，硅衬底、化合物半导体衬底等。
接着，在半导体衬底上生长粘附层(图中未示出)。粘附层可以增强半导体衬底和钨复合膜层的结合强度。粘附层可以通过在半导体衬底上溅射粘附材料得到。在一种可能的实施方式中，粘附材料可以为Ti，粘附层的厚度可以为
Figure BDA0002970197600000071
之后参考图2，在粘附层上生长阻挡层(图中未示出)。生长阻挡层的目的是将粘附层和钨复合膜层隔开，防止粘附层的化学元素(如Ti)和钨复合膜层的化学元素(如W)之间发生电化学的腐蚀，导致钨的脱落。
通常，阻挡层可以通过在粘附层上淀积隔离材料得到。在另一种可能的实施方式中，隔离材料可以为TiN，阻挡层的厚度可以为
Figure BDA0002970197600000072
淀积方式可以为现有技术中常用的淀积方式，如化学气相淀积(CVD)或原子层淀积(ALD)。
需要说明的是，最终膜层的应力值需要将粘附层和阻挡层的应力值也考虑进去。例如，
Figure BDA0002970197600000073
Ti和
Figure BDA0002970197600000074
TiN的应力为－500MPa(负号代表压应力)。
接下来，采用ALD方式在阻挡层上生长第一层钨21。在一种可能的实施方式中，该层钨的厚度可以为
Figure BDA0002970197600000075
采用ALD方式生长厚度为
Figure BDA0002970197600000076
的具体工艺参数为：温度300℃，还原剂为硼烷(B2H6)，淀积材料为WF6，压力为430mTorr，时间为227s。
在膜层组合时，差值不是简单的加减，层次之间是有相互影响的。因此，为了能够及时获得整体膜层的应力方向和应力大小，本发明在每生长完一个膜层后均测量半导体衬底上整体膜层的中间过渡应力，从而有效指导所要生长的后续膜层的应力方向和应力大小，使后续操作具有很强的针对性，提高生产效率，并且可以有效地将复合膜层的应力控制在低应力水平。测试应力可以使用应力测试仪来实现。
之后，采用溅射方式在第一层钨21上生长第二层钨22，通过控制工艺参数，使采用溅射方式生长的钨层的应力为压应力。在一种可能的实施方式中，工艺参数如下：功率600-800W、射频偏压5-6W、气体流量40-60sccm。
因为膜的应力与膜的厚度有关系，为了防止单层膜的应力超过硅片承受的极限，导致键合层立即破损，可降低每个膜层的厚度，增加层数，使每个膜层应力虽然没降的很低，但因为薄，不至于对硅片造成损害，复合膜生长好后，应力相互抵消。例如，第二层钨22的厚度可以为
Figure BDA0002970197600000083
接下来，继续参考图2，采用溅射方式依次生长第三层钨23、第四层钨24。工艺参数可以与生长第二层钨22的工艺参数相同。第三层钨和第四层钨的厚度也可以均为
Figure BDA0002970197600000081
最后，采用ALD方式或CVD方式生长第二膜层3，优选采用ALD方式生长，因为ALD方式的填充效果好于CVD方式，从而更能保证膜能够顺利充满狭缝。在一种可能的实施方式中，第二膜层3的厚度可以为
Figure BDA0002970197600000082
之后进行化学机械抛光，完成一次作业。根据接触孔的尺寸及填充效果，决定是否需要充重复上述ALD-PVD-PVD-PVD-ALD-化学机械抛光的操作，直至达到接触孔填满的效果。
本发明采用溅射方式生长钨层时，工艺参数如下：功率为700W、氩气流量为50sccm，射频偏压(RF)为5或6，溅射时间为900s。其中，射频偏压(RF)为5或6时不同实施例对应的实验数据列于表1中。
不同实施例对应的实验数据
Figure BDA0002970197600000091
由表1可以看出，膜的最终厚度为
Figure BDA0002970197600000092
(粘附层、阻挡层和钨复合膜层的厚度之和)，钨复合膜层的厚度为
Figure BDA0002970197600000093
实施例1-4的中间过渡应力最高分别为420MPa、381MPa、413MPa和430MPa，最终应力分别为265MPa、239MPa、210MPa和－42MPa，翘曲度分别为－11.28、－26.06、－3.62和20.70。
需要说明的是，因为晶片有一定的直径，如180mm、200mm，因此，晶片上的不同位置处有不同的应力，如图3所示，从而使晶片具有不同的翘曲度，如图4(b)和图4(c)所示，翘曲度越大，应力越大。
理想状态下希望在半导体衬底上生长好复合膜层后无应力，如图4(a)所示，但在实际生产中，因为每层膜都有应力，所以很难做到多层膜复合后的应力完全抵消。
与现有技术中采用CVD生长方法生长的钨层的应力通常为几个GPa、翘曲度为50以上相比，一般来说，采用本发明的生长方法生长的复合膜层的最终应力仅为几百MPa，甚至小于50MPa，翘曲度4不超过30，甚至不超过10，详见表1。
另外，为了检测本发明的生长方法对钨复合膜层的方块电阻是否有影响，本发明还测量了厚度为
Figure BDA0002970197600000101
的实施例1-4的钨复合膜层的方块电阻，分别为0.39Ω、0.44Ω、0.43Ω和0.43Ω，与现有技术的方块电阻水平相当，因此，本发明的生长方法不会增大钨复合膜层的方块电阻。
与现有技术相比，本发明至少可实现如下有益效果之一：
(1)现有钨塞工艺中采用CVD或ALD方法生长的钨应力不可调，只能为张应力，并且设备型号决定了应力的大小，本发明采用多种方式联合使用(如溅射和ALD两种方式联合使用，或者溅射、ALD和CVD三种方式联合使用)来生长钨复合膜层(第一膜层和第二膜层)，得到了总压力仅为几百MPa，甚至小于50MPa的复合膜层，即低应力复合膜层。
(2)本发明通过控制特定的条件(即功率600-800W、射频偏压5-6W、气体流量40-60sccm，使溅射钨层的应力方向呈压应力(与CVD钨层和ALD钨层的应力方向相反)。
(3)本发明通过控制第二膜层采用ALD或CVD方式生长，能够保证钨塞工艺具有良好的填充效果，从而有利于电路之间的互联，提高了数据传输的顺畅性。
(4)本发明通过在每生长完一个膜层之后测量半导体衬底上整体膜层的中间过渡应力，能够及时获得整体膜层的应力方向和应力大小，从而有效指导所要生长的后续膜层的应力方向和应力大小，使后续操作具有很强的针对性，提高生产效率，并且可以有效将复合膜层的应力控制在低应力水平(仅为几百MPa，甚至小于50MPa)。
(5)本发明通过降低每个膜层的厚度，增加层数，可以防止单层膜应力过大导致键合的单晶硅层立即破损，提高产品合格率。
(6)本发明通过在半导体衬底和第一膜层之间生长粘附层，增强了半导体衬底和钨复合膜层的结合强度。
(7)本发明通过在粘附层和第一膜层之间生长阻挡层，将粘附层和钨复合膜层隔开，防止粘附层的化学元素(如Ti)和钨复合膜层的化学元素(如W)之间发生电化学的腐蚀，导致钨的脱落。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (8)

1.一种钨复合膜层，其特征在于，所述钨复合膜层位于半导体衬底上，包括靠近半导体衬底侧的第一膜层和远离半导体衬底侧的第二膜层；所述第一膜层和所述第二膜层的应力方向相反；
所述第一膜层和所述第二膜层均为钨层，且所述第二膜层位于所述第一膜层上；
所述第一膜层的应力为压应力，所述第二膜层的应力为张应力；
所述第一膜层包括第一层钨、第二层钨、第三层钨和第四层钨；
所述第一层钨的应力为张应力，采用原子层淀积方式得到，所述第二层钨、所述第三层钨和所述第四层钨采用溅射方式得到，应力均为压应力，溅射方式的工艺参数包括：功率700-800W、射频偏压5-6W、氩气流量40-60sccm；
所述第二膜层采用原子层淀积方式得到。
2.一种单片3DIC，其特征在于，包括底层电路和顶层电路，所述底层电路和所述顶层电路之间含有层间介质；
所述底层电路和/或所述顶层电路包括半导体衬底和位于所述半导体衬底上的复合膜层，按照距离半导体衬底由近及远的顺序，所述复合膜层包括粘附层、阻挡层和权利要求1所述的钨复合膜层。
3.一种钨复合膜层的生长方法，其特征在于，包括：
在半导体衬底上生长第一膜层；
在第一膜层上生长与第一膜层的应力方向相反的第二膜层；
所述第一膜层和所述第二膜层均为钨层，所述第一膜层的应力为压应力，所述第二膜层的应力为张应力；
所述第一膜层包括第一层钨、第二层钨、第三层钨和第四层钨；
所述第一层钨的应力为张应力，采用原子层淀积方式得到，所述第二层钨、所述第三层钨和所述第四层钨采用溅射方式得到，应力均为压应力，溅射方式的工艺参数包括：功率700-800W、射频偏压5-6W、氩气流量40-60sccm；
所述第二膜层采用原子层淀积方式得到。
4.根据权利要求3所述的钨复合膜层的生长方法，其特征在于，采用原子层淀积方式在第一膜层上生长第二膜层。
5.根据权利要求3所述的钨复合膜层的生长方法，其特征在于，所述在半导体衬底上生长第一膜层包括：采用溅射方式和原子层淀积方式在半导体衬底上生长第一膜层。
6.根据权利要求5所述的钨复合膜层的生长方法，其特征在于，所述采用溅射方式和原子层淀积方式在半导体衬底上生长第一膜层包括：
采用原子层淀积方式在半导体衬底上生长第一层；
采用溅射方式在第一层上生长第二层。
7.根据权利要求6所述的钨复合膜层的生长方法，其特征在于，采用溅射方式在第一层上生长第二层的工艺参数包括：功率600-800W、射频偏压5-6W、气体流量40-60sccm。
8.根据权利要求3所述的钨复合膜层的生长方法，其特征在于，采用化学气相淀积方式在第一膜层上生长第二膜层。
CN202110261450.6A 2021-03-10 2021-03-10 一种钨复合膜层及其生长方法、单片3dic Active CN113053804B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110261450.6A CN113053804B (zh) 2021-03-10 2021-03-10 一种钨复合膜层及其生长方法、单片3dic

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110261450.6A CN113053804B (zh) 2021-03-10 2021-03-10 一种钨复合膜层及其生长方法、单片3dic

Publications (2)

Publication Number Publication Date
CN113053804A CN113053804A (zh) 2021-06-29
CN113053804B true CN113053804B (zh) 2023-02-21

Family

ID=76511064

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110261450.6A Active CN113053804B (zh) 2021-03-10 2021-03-10 一种钨复合膜层及其生长方法、单片3dic

Country Status (1)

Country Link
CN (1) CN113053804B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5489552A (en) * 1994-12-30 1996-02-06 At&T Corp. Multiple layer tungsten deposition process
US6410986B1 (en) * 1998-12-22 2002-06-25 Agere Systems Guardian Corp. Multi-layered titanium nitride barrier structure
KR20100012207A (ko) * 2008-07-28 2010-02-08 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
EP2793254A1 (en) * 2013-04-16 2014-10-22 Ams Ag Semiconductor device with through-substrate via of enhanced conductivity and corresponding fabrication method
CN105590910A (zh) * 2014-09-05 2016-05-18 联华电子股份有限公司 半导体结构及其制作工艺

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007023963A1 (ja) * 2005-08-26 2007-03-01 Hitachi, Ltd. 半導体装置
US9034760B2 (en) * 2012-06-29 2015-05-19 Novellus Systems, Inc. Methods of forming tensile tungsten films and compressive tungsten films
US9419135B2 (en) * 2014-11-13 2016-08-16 Sandisk Technologies Llc Three dimensional NAND device having reduced wafer bowing and method of making thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5489552A (en) * 1994-12-30 1996-02-06 At&T Corp. Multiple layer tungsten deposition process
US6410986B1 (en) * 1998-12-22 2002-06-25 Agere Systems Guardian Corp. Multi-layered titanium nitride barrier structure
KR20100012207A (ko) * 2008-07-28 2010-02-08 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
EP2793254A1 (en) * 2013-04-16 2014-10-22 Ams Ag Semiconductor device with through-substrate via of enhanced conductivity and corresponding fabrication method
CN105590910A (zh) * 2014-09-05 2016-05-18 联华电子股份有限公司 半导体结构及其制作工艺

Also Published As

Publication number Publication date
CN113053804A (zh) 2021-06-29

Similar Documents

Publication Publication Date Title
CN107731668B (zh) 3d nand混合键合工艺中补偿晶圆应力的方法
US8283207B2 (en) Methods for forming through-substrate conductor filled vias, and electronic assemblies formed using such methods
CN105612610B (zh) 结合负热膨胀材料的导电互连结构及相关系统、装置及方法
US8877559B2 (en) Through-silicon via with sidewall air gap
US7544605B2 (en) Method of making a contact on a backside of a die
US20230411299A1 (en) Device packages including redistribution layers with carbon-based conductive elements, and methods of fabrication
TWI574349B (zh) 加厚之應力緩衝及功率分配層
CN113053804B (zh) 一种钨复合膜层及其生长方法、单片3dic
JP6335132B2 (ja) 半導体装置、および、半導体装置の製造方法
CN104143527A (zh) 一种导电插塞和tsv的形成方法
CN113823615B (zh) 电容式隔离芯片
CN112071762B (zh) 一种半导体器件制作方法、半导体结构和半导体器件
WO2021208832A1 (zh) 半导体结构及其形成方法
CN108122889A (zh) 基于横向二极管的tsv转接板
WO2024055696A1 (zh) 芯片封装结构及其制作方法、电子设备
US20100081233A1 (en) Method of manufacturing integrated circuit having stacked structure and the integrated circuit
US20230040128A1 (en) Electrical connecting structure and method for manufacturing the same
WO2022221986A1 (zh) 半导体装置及其制造方法
CN108054155A (zh) 用于三维集成电路封装的硅通孔转接板
CN108054134A (zh) 用于系统级封装的tsv转接板及其制备方法
US20240153913A1 (en) 3d stacked packaging structure and manufacturing method thereof
TWI575688B (zh) 直通矽晶穿孔製程
US20230041352A1 (en) Interconnect structure and electronic device including the same
WO2018118081A1 (en) Graphitic liners for integrated circuit devices
JP2999463B2 (ja) 半導体装置の多層配線構造およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant