JPH02230444A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、各種機器を制御するマイクロコンピュータ
（以下、マイコンと称す）等の主記憶として用いられる
電気的に書き換え可能な不揮発性メモリを備えた半導体
集積回路に関するものである。

［従来の技術］ マイコンにおいては、その用途−１二，記憶内容のバッ
クアップが不要でかつ電気的に書き換え可能な，　Ｅ　
Ｅ　Ｐ　Ｒ　Ｏ　Ｍ　（ＥＩｅｃｔ．ｒｊｃａｌｌｙ　
Ｅｒａｓａｂｌｅ　ａｎｄＰｒｏｇｒａｍｍａｂｌｅ　
Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）に代表される不揮
発性メモリが主記憶の一部として使われるようになって
きている。

第７図は従来のマイコンの全体構成を示すブロツタ図で
あり、１はクロック源１ａを有するＣＰＵ（中央処理装
置）、２は書き換え不能なマスクＲＯＭ又は電気的には
書き換え不能なＥ　Ｉ）　Ｒ　ＯＭ等から成る不揮発性
ブロクラムメモリ、；３は書き換え可能なスタチックエ
くΔＭ等から成る揮発性データメモリ、４は電気的に書
き換え可能なＴ＝：　ト：ＦＲＯＭ等から成る不揮発性
データメモリ、５は入出力ポート、６はタイマや通侶イ
ンタフェース等のその他の周辺回路、７は」一記各部を
接続するハスである。

第８図は」−記不揮発性テータメモリ４及びその制御回
路等の周辺回路を１チップ−１−に搭載した半導体集積
回路の従来例を示すブロック図である。

［イ１において、４］ば例えは８ビッ１・並列データを
記憶できるメモリセル４−　１　ａの矢合体から成るＥ
Ｅ　Ｐ　Ｒ　Ｏ　Ｍで、数Ｋパイ１〜の容量を有する。

／１２はこのＪク１クＪ〕ＲＯＭ／１１−のメモリセノ
レ４Ｊａのアドレスを指定する外部読み書き器又はＣ　
Ｉ）　Ｕ　］からのアドレス人力、４３はこのアドレス
人力／１２をデコーｊ〜′して一つのメモリセル４−　
１．　ａを選択するアドレスデコーダ、／ｌ／ＩはＥＥ
ＰＲＯＭ／］１と外部読み書き器又はＣ　ＩＩ）　Ｕ　
Ｊとの間で読み書きデータを入出力するデータ人出力、
／］５ぱデータ人出力４４とＥＥＴ’ＲＯＭ／１１間に
設けられ，ＥＥＰＲＯＭ／１．１からの読み出しデータ
の出力状１ルを制御できる３ステ−１へバノファへ９゜
の入出力ハソファ、４（５はデータの読み出し，１１：
き込めのための外部読み書き器又はＣ　Ｐ　ｔ．Ｊ　１
からのリードライＩ一制御信号人力、４７ばリードライ
Ｉ・制御信号人力４６に基づき，人出力ハソファ４５を
制御する読み出し信号４８又はＥ　Ｅ　Ｉ）ＲＯ　Ｍ　
／ｌ　Ｉの書き込み線を制御する書き込み｛６号４９を
出力するりードライ１一制御回路である。

次に動作について説明する。

Ｃ　Ｉ）　Ｕ　］は不揮発性ブロタラｌ１メモリ２から
所定のプログラムを読み出して実行し、必要に応して揮
発性データメモリ；３及び不揮発性データメモリ４のデ
ータの読み出し，書き込みを行うとともに、人出力ボー
１ヘ５を介して制御テータ等の人出力を行なう。　一般
に、Ｆ＋／発ナノ１：データメモリ３は電源断により記
憶データが消えてしまうのでＣ　Ｐ　Ｕ１の作業用領域
として用いられ、不揮発性データメモリ４は電源断によ
っても記憶データが消えないので要保護データやユーザ
の暗号コード等の機密データが記憶される。−１一記不
揮発性データメモリ４は外部読み書き器及びＣ　Ｉ）　
Ｕ　１により読み出し及び書き込みが可能であり、この
動作を第８図を用いて説明する。

データの書き込み時は、Ｅ　Ｆ河’　Ｒ　ＯＭ／Ｉ　１
に対してデータ人出力４４より人出力バッファ４５を介
して外部読み書き器又はＣ　Ｐ　Ｕ　１からの書き込み
データが与えられる。また、外部読み書き器又はＣＰＵ
Ｉから与えられたアドレス人力４２はア１くレスデコー
ダ４３によってデコードされ、特定の列のメモリセル４
　］−　ａが選択される。更に、外部読み書き器又はＣ
　Ｉ）　Ｕ　］からのリードライト制御信号人力４６に
より、リーＩくライ１〜制御同路４７は、選択されたメ
モリセル４　１　ａの列に対するデータの書き込み信号
４９を発生し、二九によりデータが対応するメモリセル
４　］．　ａに書き込まれる。

また、データの読み出し時は、外部読み書き器又はＣ　
Ｐ　ｔＪ　１−からのアドレス人力４２により、アドレ
スデコーダ４３て選択された列のメモリセル／Ｊ．　１
　ａに記憶さわたデータが読み出され、入出力バッファ
４５を介して外部読み書き器又はＣ　Ｐ　ｔＪ１に出力
される。このとき、リーＩ一ライ１・制御信号人力４６
によるり−１くライ１・制御回路４７からの読み出し信
号４８によって人出力八ツファ４５の出力状態が制御さ
れる。

以上により、ＥＥＰＲＯＭ／Ｉ１の任意番地へのデータ
書き込み及び読み出しが行なオ〕れる。

［発明が解決しようとする課題］ 従来のこの種の半導体集積回路は以−Ｉ−のように構成
されているが、不揮発性データメモリ４は外部読み書き
器及びＣＰＵＩにより白山に読み書きが可能であるので
、外部読み書き器によって暗号コード等の機密データも
読み出すことができ、第３者に対する機密データのぬ）
出を防止するのが困難となり、また、外乱やプログラム
不具合によるＣ　Ｐ　Ｕ　１の暴走により要保護データ
の書き換えを許してしまうという問題点があった。更に
、ブロクラムメモリ２はマスクＲＯＭやＰＲＯＭで構成
されているので、ブログラｌ１を書き換える必要が生じ
た場合にも容易に書き換えることができなかった、．こ
れを解消するために、プログラムメモリも書き換え幅能
な不揮発性メモリで構成することが考えられるが、そう
すると、白１．＋　Ｌこ書き換えかできる反面、−１−
記要保護データと同様にＣ　Ｐ　Ｕ暴走でプログラｌ１
が書き換えられてしまうという新たな問題点が生ずる。

この発明は−Ｉ１記のような問題点を解消するためにな
されたもので、プログラムメモリ及びデータメモリを共
に書き換え可能な不揮発性メモリで構成しても、Ｃ　Ｐ
Ｕ暴走によるプログラムや要保護データの誤書き換えを
防止でき、かつ第３者による機密テータの読み出しを防
止できる半導体集積回路を得ることを１−１的とする。

［課題を解決するための手段］ この発明に係る半導体集積回路は、電気的に書き換え可
能な不揮発性メモリと、外部読み書き器又はＣ　Ｐ　Ｕ
からのア１くレスをデコードして−１二記不揮発性メモ
リのメモリセルを指定するアドレスデコーダと、読み書
きデータを入出力する入出力バッファと、外部読み書き
器又はＣＰＵからのリードライ１〜制御信号に基づき書
き込み信号，読み出し信号を出力するリードライト制御
回路と、外部読み書き器の読み書きデータ及びアドレス
等を人出力する入出力ポー１〜と、−］ユ記不揮発性メ
モリの書き込み禁止領域のアＩくレスが設定され，当該
アドレスとＣＰＵからのア１くレスを比較して一致した
場合に当該領域への書き込みを禁止するとともに、」一
記不揮発性メモリの読み出し禁Ｉ１一領域のアドレスが
設定され，当該アＩ・レスと外部読み書き器からのアド
！ノスを比１１ウして−・致した場合に当該領域の読み
出しを禁止する禁止手段とを備えたものである。

［作用］ この発明においては、プログラム領域や要保護データ領
域のアドレスを書き込み禁止領域として禁止手段に設定
することにより、通常のＣ　Ｐ　Ｕからのプログラムや
要保護データの読み出し及び外部読み書き器からの読み
書きは可能としたままＣＰＵによる書き換えのみが禁止
されるので、ＣＰＵ暴走による誤書き換えを未然に防止
でき、また、機密データ領域のアドレスを読み出し禁止
領域として禁止手段に設定することにより、通常のＣＰ
Ｕによる読み書きや外部読み書き器による書き込みはｉ
＋Ｊ能としたまま外部読み書き器による読出しのみが禁
止されるので、機密データの第３者への漏出を未然に防
止できる。

［実施例］ 以下，この発明の実施例を図について説明する。なお、
第７図及び第８図と同一又は相当部分には同一符号を用
いてその説明は省略する。

第１図は第１の実施例を示すブロック図である。なお、
前記第７図に示したクロック源１　８　Ｈ周辺回路６等
は図示を省略している。図において、５ａは外部Ｃ　Ｐ
　Ｕ　１のアドレスバス，データパス及びリードライ１
・制御信号線等が接続される第１の入出力ポート、５１
）は外部読み書き器のアドレスバス，データパス及びリ
ードライ１〜制御信号線等が接続される第２の入出力ポ
ー１〜、５０は上記第１の人出力ポー１〜５ａを介して
人力される外部Ｃ　Ｐ　Ｕ　１からのアドレス人力／１
２ａ又は第２の入出力ボー１−　５　１）を介して入力
される外部読み書き器からのアドレス人力４２１）をア
ｌ〜レスデコーダ４３にアドレス人力４２として供給す
るセレクタである。なお、外部Ｃ　Ｐ　Ｕ　１及び外部
読み書き器からのリードライＩ一制御信号入力４６ａ，
４　６　ｂは負論理のリード信号Ｒ　ＩＩ）　，ライ１
・仁号ＷＲ及びチップ選択イ言号ＣＳから成り、共にり
ードライ１〜制御回路４７に人力されており、また、デ
ータ入出力４４ａ，４４ｂは共に入出力バッファ４５に
接続されている。一方、５１は予め設定されたＥＥＰＲ
ＯＭ４１における書き込み禁止領域のアドレスの」二位
任意ビッＩ−分と外部Ｃ　Ｐ　ｔ．Ｊ１からのアドレス
入力４　２　ａの上位任意ビッ１〜分を比較して一致し
た場合に書き込み禁市出力５１ａをＮ　Ｉ−Ｔ　Ｉ＋レ
ベルとする書き込み禁止回路、５２は上記書き込み禁止
出力５］ａとリードライ１〜制御回路４７からの書き込
み信号４９とを人力とする負論理のＡＮＤ回路、５３は
このＡＮＤ回路５２からＥｌ’：ＦＲＯＭ４］の書き込
み線に出力される書き込み信号、５５は予め設定された
Ｅ　ＥＰＲＯＭ．／１．１における読み出し禁止領域の
アドレスの」二位任意ビット分と外部読み書き器からの
アドレス入力４２ｂの」一位任意ビッ１へ分を比較して
一致した場合に読み出し禁止出力５５ａを／ｌ　Ｈ　Ｉ
＋レベルとする読み出し禁止回路、５６はと記読み出し
禁止出力５５ａとリードライ１〜制御回路４７からの読
み出し信号４８とを人力とする負論理のＡＮＤ回路、５
７はこのＡＮＤ回路５６から人出カバッファ４５に出力
される読み出し信号であり、−１〕記書き込み禁止回路
５１と読み出し禁止回路５５及び各ＡＮＤ回路５２．５
６により本願の禁止手段５８が構成されており、上記第
１，第２の入出力ポート５ａ，５ｂ及び従来よりも大容
量のＥ　Ｅ　｝）　Ｒ　Ｏ　Ｍ　４　１〜禁止手段５８
が１チップ上に搭載されて半導体集積回路Ａを成してい
る。なお、上記各禁止回路５１．５５には、アドレス入
力４２ａ，４，２ｂの上位任意ビッ１〜の他に、禁止領
域データ設定のため，アドレスデコーダ４３からの選択
線とデータ入出力４４からの設定データ入力及び上記Ａ
ＮＤ回路５２からの書き込み信号５３が入力されている
。

第２図（ａｔ，　（ｂｌはＬ記書き込み禁止回路５１及
び読み出し禁止回路５５を実現するための内部構成を示
す回路図であり、各禁止回路５］，５５は、アドレスデ
コーダ４３からの選択線と書き込み信号５３３とデータ
人出力４４からの設定データ入力が供給される任意ビッ
１〜のラッチ型レジスタ５ｌｂ，５５ｂと、Ｃ　Ｐ　Ｕ
　１又は外部読み書き器からのアドレス人力４２ａ，４
２ｂの上位任意ビッ１−と」−記ラソチ型レジスタ５］
．ｂ，５５｝＋の各出力を比較して一致した場合に各禁
止出力５］．ａ，５５ａをＮ　Ｉ−Ｉ　Ｉ＋レベルとす
る一致検出回路５１ｃ，５５ｃとから成り、各一致検出
回路５１ｃ，５５ｃはアドレス入力４２ａ，４−２ｂと
ラッチ型レジスタ５ｌｂ，５５ｂの対応するビット値を
入力とするビッ１〜数分のエクスクルーシブＯＲ回路５
］．ｄ，５５ｄと、各エクスタルーシブＯＲ回路５１ｄ
，５５ｄの出力を入力とし各禁止出力５１ａ，５５ａを
出力するＮＯＲ回路とがら構成されている。

第３図（ａｌ，　ｆｂｌは上記実施例の動作を示すタイ
ミングチャー１へで、同図（ａ）は書き込み時，（ｂ）
は読出し時を示す。

次に動作について説明する。

先ず、電源投入等によりＣ　Ｉ）　Ｕ　］はＥ　Ｅ　Ｐ
　Ｒ　ＯＭ４１のプログラム領域より所定のプログラム
を読み出して実行する。このとき、予め当該プログラム
の先頭に所望の書き込み禁止領域及び読み出し禁止領域
を設定する命令を書き込んでおくことにより、プログラ
ム実行とともに書き込み禁止回路５１及び読み出し禁止
回路５５の各ラッチ型レジスタ５ｌｂ，５５ｂに各禁止
領域のアドレスの上位任意ビッ１〜を設定することがで
きる。以下、書き込み時と読出し時の動作について第３
図のタイミングチャー１〜を参照して説明する。

データの書き込み時は、外部読み書き器又はＣＰＵＩか
らの書き込みデータが第１，第２の入出力ポーｈ５ａ，
５ｂ、データ入出力４４ａ，４／ｌｂ及び人出力バッフ
ァ４５を介してＥＥＰＲＯＭ４．１に与えられる。また
、外部読み書き器又はＣ　Ｐ　ｔＪ　１から第１，第２
の人出力ポー１−　５　ａ　，５ｂ介して入力されたア
ドレス人力４２ａ，４．２ｂはセレクタ５０からアドレ
スデコーダ４３に与えられ、デコードされて特定の列の
メモリセル４　１　ａが選択される。更に、外部読み書
き器又はＣＰＵＩから同様に入力されるリードライト制
御信号入力４−６ａ，４−６ｂにより、リードライ１〜
制御回路４７は、選択されたメモリセル４　１．　ａの
列に対するデータの書き込み信号４９を発生する。

このとき、ＣＰＵＩからの書き込みで，書き込み禁止回
路５１のラッチ型レジスタ５ｌｂに書き込み禁止領域を
示すデータが設定されていれば、ＣＰＵＩからのアドレ
ス人力４２ａにより当該禁止領域内のメモリセル４　１
　ａの列が選択されると、そのアドレス入力４２ａのう
ち」二位任意ビットが書き込み禁止回路５１に入力され
てラッチ型レジスタ５ｌｂの設定データと一致がとられ
るので、書き込み禁止出力５　１　ａがＮ　Ｉ｛　Ｉ＋
レベルとなり、リードライ１〜制御回路４７からの書き
込み信号４９はＡＮＤ回路５２で阻止されてＥＥＰＲＯ
Ｍ４．１への書き込み括号５３は有意とならす、データ
は書き込まれない。従って、プログラム領域や要保護デ
ータ領域を書き込み禁止領域として設定しておくことに
より、Ｃ　Ｉ）　Ｕ　１の暴走による誤書き換えを未然
に防ぐことができる。なお、ＣＰＵＩによる他の領域へ
の書き込み及び外部読み書き器による全ての領域への書
き込みは通常通り行なうことができる。

また、データの読み出し時は、外部読み書き器又はＣ　
Ｐ　Ｕ　１から上記と同様にして入力されるアドレス入
力４　２ａ，４２ｂにより、セレクタ５０を介してアド
レスデコーダ４３で選択された列のメモリセル／ｌ．　
］−　ａに記憶されたデータが読み出され、人出力八ノ
ファ４５に人力される。また、同様に人力されるリード
ライ１・制御信号入力４６ａ，４．　６　ｂの読み出し
タイミングによりリードライト制御回路４７から読み出
し伯号４８が生成される。

このとき、外部読み書き器からの読み出しで，読み出し
禁止回路５５のラッチ型レジスタ５５ｂに読み出し禁止
領域を示すテータが設定されていれば、外部読み書き器
からのアドレス人力４　２　ｂにより当該禁止領域内の
メモリセル４　１−　ａの列が選択されると、そのアド
レス入力４２ｂのうち１−位任意ビッ１へが読み出し禁
止回路５５に入力されてラッチ型レジスタ５　５　ｂの
設定データと一致がとられるので、読み出し禁止出力５
５Ｅ１がｒｒ　ＪＩ　ｕレベルとなり、リードライ１〜
制御回路／１７からの読み出し信号４８はＡＮＤ回路５
６で阻止されて入出力バッファ４５への読み出し信号５
７は有意とならず、データは外部読み書き器に出力され
ない。

従って、機密データ領域を読み出し禁止領域として設定
しておくことにより、外部読み書き器による当該領域の
読み出しを禁止でき、第３者による機密データの読み出
しを未然に防止できる。なお、外部読み書き器による他
の領域からの読み出し及びＣＰＵＩによる全ての領域か
らの読み出しは通常通り行なうことができる。

ここで、上記禁止領域の設定の−・実施例を第４図を用
いて説明する。同図は、１’：ＥＰＲＯＭ４１（ｌ６） を６４ｋバイ１・（アドレス”　ｏ　ｏ　ｏ　ｏ　”〜
“ＦＦＦ　Ｆ　”　）の容量とした例であり、４　１．
　ｂは読み書き可能領域で、Ｃ　Ｉ）　Ｕ　１の作業領
域や通常のデータ領域として用いられ、４−　１　ｃは
書き込み禁止領域で、プログラム領域やプログラム実行
の際に必要となる要保護データ領域として用いられる。

また、上記書き込み禁止領域４　１　ｃ．内の要保護デ
ータ領域に含まれる４１ｃｌは読み出し禁止領域で、要
保護データのうち，例えば暗号コードや個別登録番号等
の機密データが格納される。上記書き込み禁止領域４　
１　ｃとしては、アドレス”ｃｏｏＯ”〜“Ｆ　Ｆ　Ｆ
　Ｆ　”の範囲が割り当てられており、アドレスの上位
２ビットが全て“１１″となるので、書き込み禁止回路
５１のラッチ型レジスタ５ｌｂには禁止領域データとし
て“１１”が設定され、ＣＰＵ１からのアドレス入力４
．　２　ａの」二位２ビッ１〜が人力されて一致検出さ
れるよう構成される。また、上記読み出し禁止領域４．
　１　ｄとしては、７１−レス“ｃ　ｏ　ｏ　ｏ　”〜
”　Ｃ　Ｆ　Ｆ　Ｆ　”の範囲が割り当てられており、
アドレスの上位４ビットが全て”　１　１　０　０　”
となるので、読み出し禁市回路５５のラッチ型レジスタ
５５ｂには禁止領域データとして”　」−　１　０　０
”が設定され、外部読み書き器からのアドレス入力４２
ｂの−Ｌ位４ビッ１一が入力されて一致検出されるよう
構成される。−１−記設定データの書き込みは、Ｃ　Ｐ
　Ｕ　１又は外部読み書き器からのアドレス入力４２ａ
，４．２ｂによりアドレスデコーダ４３を介してラッチ
型レジスタ５ｌｂ，５５ｂの選択線を指定し、ＣＰＵＩ
又は外部書き込み器からのデータ入出力４４ａ，４４ｂ
により上記設定データを入力するとともに、り−１くラ
イ１一制御信号人力４６ａ，４６ｂによりリードライト
制御回路４．７，ＡＮＤゲー１〜５２を介して書き込み
信号５３を与えることにより可能であり、通常は前述し
たように電源投入後のプログラム実行開始時に自動的に
行なわれる。

なお、各ラッチ型レジスタ５１ｂ，５５ｂのアドレスを
第４図に示した書き込み禁止領域４　］−　ａの例えば
“ＤＦＦＥ”，　　“Ｄ　Ｆ　Ｆ　Ｆ”に割り当ててお
くことにより、設定データを書き込んだ直後からＣ　Ｉ
）　Ｕ　］による書き込みが禁止され、万一ＣＰＵＩの
暴走によりラッチ型レジスタ５１ｂ，５５ｂのア１ヘレ
スが指定された場合でも設定データが書き換えられる恐
れは無くなる。逆に、各ラッチ型レジスタ５ｌｂ，５５
ｂのアドレスを読み書き可能領域４．　１　ｂ内に割り
当てておくことにより、設定データを意識的に書き換え
てプログラムや要保舐データを必要に応じて書き換える
ことも可能である。

第５図は第２の実施例を示すブロック図であり、ＣＰＵ
Ｉを内蔵してプログラムメモリ及びデータメモリともＥ
　Ｅ　Ｉ）　Ｒ　Ｏ　Ｍ　４．　１から成る１チップマ
イコンを実現した半導体集積回路Ｂを示している。なお
、第１図の実施例同様，ＣＰＵＩのクロック源１　ａや
タイマ，通信インタフェース等の周辺回路６は図示を省
略している。同図に示すように、前記第１の実施例で外
部ＣＰＵ］を接続するために設けられていた第１の人出
力ボーｈ５ａが無くなり、外部読み書き器用の入出力ボ
ー１−５のみとなり、内部Ｃ　Ｐ　Ｕ　１のアドレス入
力４２ａやデータ人出力４４Ｊ〕が外部に取り出されな
くなるので、機密テータの読み出し禁止の効果をより高
めることができる。また、本実施例は、Ｃ　Ｉ）　Ｕ　
１及び周辺回路をＣＭ　Ｏ　Ｓ　（Ｃｏｍｐｌｃｍｃｎ
レＩｒｙＭｅｔａｌ　Ｏｘｊｄｅ　Ｓｅｍｉｃｏｎｄｕ
ｃｔｏｒ）構造で構成し、ＥＥ　Ｐ　Ｒ　Ｏ　Ｍ　４．
　１−をＭ　Ｎ　Ｏ　Ｓ　（Ｍｅｔａｌ　Ｎｊｔ．ｒｊ
ｄｃ　（ｌｘｉｄｃＳｅｍｉｃｏｎｄｕｃｔｏｒ）構造
で構成し、それらを同−・シリコンチップ上に搭載する
ことにより実現でき、これにより歩留まり向−１二等が
図れる。

なお、−１一記各実施例では、り−１くライ１・制御回
路４７からの書き込みイ６号４９，読み出し信号４８を
書き込み禁止回路５］−，読み出し禁止回路５５からの
各禁止出力５　．１．　８　Ｈ　５　５　ａで制御する
ことにより、Ｅ　Ｆ．　Ｉ）　ＲＯＭ４　１の書き込み
線及び入出力バッファ４５を制御するようにしたが、各
禁止出力５　１　８　Ｈ　５　５　ａ及び書き込み信号
４９と読み出し信号ｌＵ−　８でアドレスデコーダ４３
の出力を制御しても同様な効果が１！ナられる。すなわ
ち、第６図に示すように、アドレスデコーダ４３をデコ
ード回路４−　３　ａとデコード出力禁止回路４；３ｂ
とから構成し、このデコード出力禁止回路４　３　ｂを
書き込み禁止出力５　１．　ａと書き込み信号４９を入
力とする負論理のＮ　Ｏ　Ｒ回路４３（二と、読み出し
禁止出力５５冫１と読み出し信号４８を人力とする負論
理のＮ　Ｏ　ＲＭ路４　３　ｄと、」一記各Ｎ　Ｏ　Ｒ
回路／１，３ｃ，４．３ｄの出力を人力とするＯＲ回路
４　３　ｅと、テコ−１く回路４．　３　ａの各出力と
」―記ＯＲ回路４　３　ｅの出力を人力とするデコード
出力数分のＡ．　Ｎ　１）回路４３ｆとから構成し、各
ＡＮＤ回路４−　３　ｆの出力を対応ずるメモリセル４
１Ｆ」の選択線に入力することにより実現される。この
場合、書き込み禁止回路５１及び読み出し禁止回路５５
と」一記デコード出力禁止回路４３ｂにより本願の禁止
手段５８が構成されている。

［発明の効果］ 以」二のように、この発明によれば、電気的に書き換え
可能な不揮発性メモリと、外部読み書き器又は（１：　
ｉ）　ｔＪからのアドＩノスをデコードして上記不揮発
性メモリのメモリセルを指定するアドレスデコーダと、
：’＋’；ｌみどきデータを人出力する入出力バッファ
と、外部読み書き器又はＣ　Ｐ　ｔＪからのリードライ
１・制御イ一号に基づき書き込み信号，読み出し信号を
出力するリードライ１〜制御回路と、外部読み書き器の
読み書きデータ及びアドレス等を人出力する入出力ポー
１〜と、上記不揮発性メモリの書き込み禁止領域のアＩ
くレスが設定され，当該アドレスと（１；　Ｐ　ｔＪか
らのアトレスを比較して−致した場合に当該領域への書
き込みを禁止するとともに、−｝二記不揮発性メモリの
読み出し禁止領域のアドレスが設定され，当該アドレス
と外部読み書き器からのア１くレスを比較して一致した
場合に当該領域の読み出しを禁止する禁止手段とを備え
たので、Ｃ　Ｐ　Ｕ暴走によるプログラムや要保護デー
タの誤書き換えを防止できるとともに第３者による機密
データの読み出しを防止でき、これによりプログラムメ
モリ及びデータメモリが共に書き換え町能な不揮発性メ
モリからなる極めて使いやすく，かつ信頼性及び守秘性
の向１−シたマイコンが実現できる効果がある。

【図面の簡単な説明】

（２Ｉ） 第１図はこの発明の第１の実施例を示すブロック図、第
２図（ｎ），　＋ｂｌは実施例の書き込み禁止回路と読
み出し禁止回路の内部構成を示す回路図、第３図（ａ）
　，　＋１））は実施例の書き込み時と読出し時の動作
を示すタイミングチャー１へ、第４図は禁止領域設定の
−・実施例を示す図、第５　１）’ｉ＋はこの発明の第
２の実施例を示すブロック図、第６図はこの発明の他の
実施例を示す要部描成図、第７図及び第８図は従来例を
示すブロック図である。 ］はＣ　Ｐ　Ｕ、５　ｒ　ｌ）　ａ　ｇ　５　ｂは入出
力ポー１〜、／ＩＩはＥＥＰＲＯＭ（不揮発性メモリ）
、／ｌ１ａはメモリセル、’Ｉ．　１　ｂは読み書き可
能領域、４１−Ｃは書き込み禁止領域、４ｉｎ　ｃｌは
読み出し禁ＩＩ二領域、／３　２　．　４　２　ａ　，
　４　２　＋）は７１〜レス入力、４３はア１くレスデ
゛コーダ、４３Ｅ１はテコ−１く回路、４３ｂはデコー
ド出力禁止回路、４−４．４４ａ，／３．　４　ｂはデ
ータ人出力、４５は人出力バッファ、４６．４６ａ，４
６ｂはり−１くライＩ〜制御信号人力、４７はり−１く
ライ１・制御回路、４８．５７は読み出し信狡、’１９
．５３は書き迷み信号、５０はセレクタ、５］は書き込
み禁止回路、５　１　ｉ１は書き込み禁１１一出力、５
５は読み出し禁止回路、５５ａは読み出し禁止出力、５
１．１），５５＋）はラッチ型レジスタ、５１ｃ，５５
ｃは一致検出回路、５２．５６はＡ　Ｎ　Ｉ）回路、５
８ば禁止手段。 な才９，図中、回・’ｔ？＋号ば同−、又は相当部分を
示す。

Claims (1)

1. 【特許請求の範囲】 電気的に書き換え可能な不揮発性メモリと、外部読み書
   き器又はＣＰＵからのアドレスをデコードして上記不揮
   発性メモリのメモリセルを指定するアドレスデコーダと
   、読み書きデータを入出力する入出力バッファと、外部
   読み書き器又はＣＰＵからのリードライト制御信号に基
   づき書き込み信号、読み出し信号を出力するリードライ
   ト制御回路と、外部読み書き器の読み書きデータ及びア
   ドレス等を入出力する入出力ポートと、上記不揮発性メ
   モリの書き込み禁止領域のアドレスが設定され、当該ア
   ドレスとＣＰＵからのアドレスを比較して一致した場合
   に当該領域への書き込みを禁止するとともに、上記不揮
   発性メモリの読み出し禁止領域のアドレスが設定され、
   当該アドレスと外部読み書き器からのアドレスを比較し
   て一致した場合に当該領域の読み出しを禁止する禁止手
   段（１） とを備えたことを特徴とする半導体集積回路。