JP7451409B2

JP7451409B2 - メモリカードおよび端末

Info

Publication number: JP7451409B2
Application number: JP2020541988A
Authority: JP
Inventors: 江涛 ▲楊▼
Original assignee: Huawei Technologies Co Ltd
Current assignee: Huawei Technologies Co Ltd
Priority date: 2018-02-01
Filing date: 2019-02-01
Publication date: 2024-03-18
Anticipated expiration: 2039-02-01
Also published as: CN109948767B; CN118607569A; CN109948767A; WO2019149278A1; EP3723004A1; CA3087613C; CN118171678A; CA3189433A1; KR102535606B1; RU2021108744A3; JP7325578B2; JP2022118103A; KR20200100818A; RU2021108744A; JP2021513155A; AU2019214185A1; AU2019214185C9; US20230050023A1; US20210117748A1; AU2019214185C1

Description

本出願は、2018年2月1日に中国国家知識財産権局に出願された「MEMORY CARD AND TERMINAL」と題する中国特許出願第201810103746．3号の優先権を主張するものであり、同出願の内容全体が参照により本願明細書に援用される。

本出願は、通信技術に関し、詳細には、メモリカードおよび端末に関する。

端末技術の発展に伴い、端末は人々の生活および仕事において重要な通信ツールになった。現在、端末には加入者識別モジュール（subscriber identity module、SIM）カードおよびセキュアデジタルメモリ（secure digital memory、SD）カードが配置されている。さらに、端末はSIMカードを使用することにより通信を行うことができ、端末はSDカードにデータを格納できる。

従来技術では、デュアルNano－SIMカードが端末上に構成される。具体的には、端末が2つのNano－SIMカードホルダを提供し、2つのNano－SIMカードがNano－SIMカードホルダに別々に挿入され得、それにより端末はデュアルNano－SIMカードを使用することにより通信を実施する。

しかしながら、ユーザが端末を使用する場合、ユーザは、通常、端末に1つのNano－SIMカードのみを構成し、その1つのNano－SIMカードのみを使用する。したがって、端末の他方のカードホルダにはNano－SIMカードが挿入されず、端末のスペースを無駄にしている。加えて、従来技術で提供されるSDカードはMicro－SDカードであり、既存のMicro－SDカードとNano－SIMカードとは形状およびインターフェース定義の互換性が全くない。したがって、既存のMicro－SDカードと互換性のあるMicro－SDカードホルダが端末にさらに配置される。端末の設計はますますコンパクトになるため、設計スペースの最適化は業界では困難な問題になる。

本出願は、2つのNano－SIMカードホルダを提供する端末上の1つのnano Nano－SIMカードホルダが使用されないために端末のスペースが無駄になるという問題と、既存のMicro－SDカードがNano－SIMカードと全く互換性がないという問題とを解決するためのメモリカードおよび端末を提供する。

第1の態様によれば、本出願は、記憶ユニットと、制御ユニットと、メモリカードインターフェースとを備えるメモリカードを提供し、記憶ユニットおよび制御ユニットがメモリカードのカード本体の内側に配置され、メモリカードインターフェースがメモリカードのカード本体上に配置され、制御ユニットが記憶ユニットおよびメモリカードインターフェースに別個に電気的に接続され、メモリカードの形状がNano－加入者識別モジュールSIMカードの形状と同じであり、メモリカードのサイズがNano－SIMカードのサイズと同じであり、
メモリカードインターフェースが、少なくとも、メモリカードの第1の金属接点と、メモリカードの第2の金属接点と、メモリカードの第3の金属接点と、メモリカードの第4の金属接点と、メモリカードの第5の金属接点とを備え、メモリカードの第1の金属接点が電源信号を送信するように構成され、メモリカードの第2の金属接点がデータを送信するように構成され、メモリカードの第3の金属接点が制御信号を送信するように構成され、メモリカードの第4の金属接点がクロック信号を送信するように構成され、メモリカードの第5の金属接点が接地信号を送信するように構成される。

第1の態様に関連して、第1の態様の第1の実装形態では、メモリカードの第1の金属接点、メモリカードの第2の金属接点、メモリカードの第3の金属接点、メモリカードの第4の金属接点、およびメモリカードの第5の金属接点はすべて、メモリカードのカード本体の同じ側の表面上に配置される。

第1の態様または第1の態様の第1の実装形態に関連して、第1の態様の第2の実装形態では、Nano－SIMカードの第1の金属接点、Nano－SIMカードの第2の金属接点、Nano－SIMカードの第3の金属接点、Nano－SIMカードの第4の金属接点、Nano－SIMカードの第5の金属接点、およびNano－SIMカードの第6の金属接点が、Nano－SIMカードのカード本体上に配置され、
メモリカードインターフェースが、メモリカードの第6の金属接点と、メモリカードの第7の金属接点と、メモリカードの第8の金属接点とをさらに備え、メモリカードの第6の金属接点がデータを送信するように構成され、メモリカードの第7の金属接点がデータを送信するように構成され、メモリカードの第8の金属接点がデータを送信するように構成され、
メモリカードのカード本体上の、メモリカードの第4の金属接点が配置される領域が、Nano－SIMカードのカード本体上の、Nano－SIMカードの第1の金属接点が配置される領域に対応し、
メモリカードのカード本体上の、メモリカードの第2の金属接点が配置される領域が、Nano－SIMカードのカード本体上の、Nano－SIMカードの第2の金属接点が配置される領域に対応し、

メモリカードの第7の金属接点が、メモリカードの第1の金属接点に隣接し、それから隔離され、メモリカードのカード本体上の、メモリカードの第7の金属接点およびメモリカードの第1の金属接点が配置される領域が、Nano－SIMカードのカード本体上の、Nano－SIMカードの第3の金属接点が配置される領域に対応し、メモリカードの第7の金属接点がメモリカードの第2の金属接点に隣接し、
メモリカードのカード本体上の、メモリカードの第6の金属接点が配置される領域が、Nano－SIMカードのカード本体上の、Nano－SIMカードの第4の金属接点が配置される領域に対応し、
メモリカードのカード本体上の、メモリカードの第3の金属接点が配置される領域が、Nano－SIMカードのカード本体上の、Nano－SIMカードの第5の金属接点が配置される領域に対応し、
メモリカードの第8の金属接点が、メモリカードの第5の金属接点に隣接し、それから隔離され、メモリカードのカード本体上の、メモリカードの第8の金属接点およびメモリカードの第5の金属接点が配置される領域が、Nano－SIMカードのカード本体上の、Nano－SIMカードの第6の金属接点が配置される領域に対応し、メモリカードの第8の金属接点がメモリカードの第3の金属接点に隣接する。

第1の態様または第1の態様の第1の実装形態に関連して、第1の態様の第3の実装形態では、Nano－SIMカードの第1の金属接点、Nano－SIMカードの第2の金属接点、Nano－SIMカードの第3の金属接点、Nano－SIMカードの第4の金属接点、Nano－SIMカードの第5の金属接点、およびNano－SIMカードの第6の金属接点が、Nano－SIMカードのカード本体上に配置され、
メモリカードインターフェースが、メモリカードの第6の金属接点と、メモリカードの第7の金属接点と、メモリカードの第8の金属接点とをさらに備え、メモリカードの第6の金属接点がデータを送信するように構成され、メモリカードの第7の金属接点がデータを送信するように構成され、メモリカードの第8の金属接点がデータを送信するように構成され、
メモリカードの第7の金属接点が、メモリカードの第4の金属接点に隣接し、それから隔離され、メモリカードのカード本体上の、メモリカードの第7の金属接点およびメモリカードの第4の金属接点が配置される領域が、Nano－SIMカードのカード本体上の、Nano－SIMカードの第1の金属接点が配置される領域に対応し、
メモリカードのカード本体上の、メモリカードの第2の金属接点が配置される領域が、Nano－SIMカードのカード本体上の、Nano－SIMカードの第2の金属接点が配置される領域に対応し、メモリカードの第4の金属接点がメモリカードの第2の金属接点に隣接し、
メモリカードのカード本体上の、メモリカードの第1の金属接点が配置される領域が、Nano－SIMカードのカード本体上の、Nano－SIMカードの第3の金属接点が配置される領域に対応し、
メモリカードの第8の金属接点が、メモリカードの第6の金属接点に隣接し、それから隔離され、メモリカードのカード本体上の、メモリカードの第8の金属接点およびメモリカードの第6の金属接点が配置される領域が、Nano－SIMカードのカード本体上の、Nano－SIMカードの第4の金属接点が配置される領域に対応し、
メモリカードのカード本体上の、メモリカードの第3の金属接点が配置される領域が、Nano－SIMカードのカード本体上の、Nano－SIMカードの第5の金属接点が配置される領域に対応し、メモリカードの第6の金属接点がメモリカードの第3の金属接点に隣接し、
メモリカードのカード本体上の、メモリカードの第5の金属接点が配置される領域が、Nano－SIMカードのカード本体上の、Nano－SIMカードの第6の金属接点が配置される領域に対応する。

第1の態様または第1の態様の第1の実装形態に関連して、第1の態様の第4の実装形態では、Nano－SIMカードの第1の金属接点、Nano－SIMカードの第2の金属接点、Nano－SIMカードの第3の金属接点、Nano－SIMカードの第4の金属接点、Nano－SIMカードの第5の金属接点、およびNano－SIMカードの第6の金属接点が、Nano－SIMカードのカード本体上に配置され、
メモリカードインターフェースが、メモリカードの第6の金属接点と、メモリカードの第7の金属接点と、メモリカードの第8の金属接点とをさらに備え、メモリカードの第6の金属接点がデータを送信するように構成され、メモリカードの第7の金属接点がデータを送信するように構成され、メモリカードの第8の金属接点がデータを送信するように構成され、
メモリカードのカード本体上の、メモリカードの第4の金属接点が配置される領域が、Nano－SIMカードのカード本体上の、Nano－SIMカードの第1の金属接点が配置される領域に対応し、
メモリカードの第2の金属接点が、メモリカードの第7の金属接点に隣接し、それから隔離され、メモリカードのカード本体上の、メモリカードの第2の金属接点およびメモリカードの第7の金属接点が配置される領域が、Nano－SIMカードのカード本体上の、Nano－SIMカードの第2の金属接点が配置される領域に対応し、メモリカードの第2の金属接点がメモリカードの第4の金属接点に隣接し、
メモリカードのカード本体上の、メモリカードの第1の金属接点が配置される領域が、Nano－SIMカードのカード本体上の、Nano－SIMカードの第3の金属接点が配置される領域に対応し、メモリカードの第7の金属接点がメモリカードの第1の金属接点に隣接し、
メモリカードのカード本体上の、メモリカードの第6の金属接点が配置される領域が、Nano－SIMカードのカード本体上の、Nano－SIMカードの第4の金属接点が配置される領域に対応し、
メモリカードの第3の金属接点が、メモリカードの第8の金属接点に隣接し、それから隔離され、メモリカードのカード本体上の、メモリカードの第3の金属接点およびメモリカードの第8の金属接点が配置される領域が、Nano－SIMカードのカード本体上の、Nano－SIMカードの第5の金属接点が配置される領域に対応し、メモリカードの第3の金属接点がメモリカードの第6の金属接点に隣接し、
メモリカードのカード本体上の、メモリカードの第5の金属接点が配置される領域が、Nano－SIMカードのカード本体上の、Nano－SIMカードの第6の金属接点が配置される領域に対応し、メモリカードの第8の金属接点がメモリカードの第5の金属接点に隣接する。

第1の態様または第1の態様の第1の実装形態に関連して、第1の態様の第5の実装形態では、Nano－SIMカードの第1の金属接点、Nano－SIMカードの第2の金属接点、Nano－SIMカードの第3の金属接点、Nano－SIMカードの第4の金属接点、Nano－SIMカードの第5の金属接点、およびNano－SIMカードの第6の金属接点が、Nano－SIMカードのカード本体上に配置され、
メモリカードインターフェースが、メモリカードの第6の金属接点と、メモリカードの第7の金属接点と、メモリカードの第8の金属接点とをさらに備え、メモリカードの第6の金属接点がデータを送信するように構成され、メモリカードの第7の金属接点がデータを送信するように構成され、メモリカードの第8の金属接点がデータを送信するように構成され、
メモリカードのカード本体上の、メモリカードの第4の金属接点が配置される領域が、Nano－SIMカードのカード本体上の、Nano－SIMカードの第1の金属接点が配置される領域に対応し、
メモリカードのカード本体上の、メモリカードの第2の金属接点が配置される領域が、Nano－SIMカードのカード本体上の、Nano－SIMカードの第2の金属接点が配置される領域に対応し、
メモリカードの第7の金属接点が、メモリカードの第1の金属接点に隣接し、それから隔離され、メモリカードのカード本体上の、メモリカードの第7の金属接点およびメモリカードの第1の金属接点が配置される領域が、Nano－SIMカードのカード本体上の、Nano－SIMカードの第3の金属接点が配置される領域に対応し、メモリカードの第1の金属接点がメモリカードの第2の金属接点に隣接し、メモリカードの第1の金属接点の面積がメモリカードの第7の金属接点の面積より大きく、
メモリカードのカード本体上の、メモリカードの第6の金属接点が配置される領域が、Nano－SIMカードのカード本体上の、Nano－SIMカードの第4の金属接点が配置される領域に対応し、
メモリカードのカード本体上の、メモリカードの第3の金属接点が配置される領域が、Nano－SIMカードのカード本体上の、Nano－SIMカードの第5の金属接点が配置される領域に対応し、
メモリカードの第8の金属接点が、メモリカードの第5の金属接点に隣接し、それから隔離され、メモリカードのカード本体上の、メモリカードの第8の金属接点およびメモリカードの第5の金属接点が配置される領域が、Nano－SIMカードのカード本体上の、Nano－SIMカードの第6の金属接点が配置される領域に対応し、メモリカードの第5の金属接点がメモリカードの第3の金属接点に隣接し、メモリカードの第5の金属接点の面積がメモリカードの第8の金属接点の面積より大きい。

第1の態様または第1の態様の第1の実装形態に関連して、第1の態様の第6の実装形態では、Nano－SIMカードの第1の金属接点、Nano－SIMカードの第2の金属接点、Nano－SIMカードの第3の金属接点、Nano－SIMカードの第4の金属接点、Nano－SIMカードの第5の金属接点、およびNano－SIMカードの第6の金属接点が、Nano－SIMカードのカード本体上に配置され、
メモリカードインターフェースが、メモリカードの第6の金属接点と、メモリカードの第7の金属接点と、メモリカードの第8の金属接点とをさらに備え、メモリカードの第6の金属接点がデータを送信するように構成され、メモリカードの第7の金属接点がデータを送信するように構成され、メモリカードの第8の金属接点がデータを送信するように構成され、
メモリカードのカード本体上の、メモリカードの第4の金属接点が配置される領域が、Nano－SIMカードのカード本体上の、Nano－SIMカードの第1の金属接点が配置される領域に対応し、
メモリカードのカード本体上の、メモリカードの第2の金属接点が配置される領域が、Nano－SIMカードのカード本体上の、Nano－SIMカードの第2の金属接点が配置される領域に対応し、
メモリカードのカード本体上の、メモリカードの第1の金属接点が配置される領域が、Nano－SIMカードのカード本体上の、Nano－SIMカードの第3の金属接点が配置される領域に対応し、
メモリカードのカード本体上の、メモリカードの第6の金属接点が配置される領域が、Nano－SIMカードのカード本体上の、Nano－SIMカードの第4の金属接点が配置される領域に対応し、
メモリカードのカード本体上の、メモリカードの第3の金属接点が配置される領域が、Nano－SIMカードのカード本体上の、Nano－SIMカードの第5の金属接点が配置される領域に対応し、
メモリカードのカード本体上の、メモリカードの第5の金属接点が配置される領域が、Nano－SIMカードのカード本体上の、Nano－SIMカードの第6の金属接点が配置される領域に対応し、
メモリカードの第7の金属接点が、メモリカードの第4の金属接点とメモリカードの第6の金属接点との間に配置され、メモリカードの第7の金属接点が、メモリカードの第4の金属接点およびメモリカードの第6の金属接点から隔離され、メモリカードの第7の金属接点の中心点が、メモリカードの第4の金属接点の中心点とメモリカードの第6の金属接点の中心点との間の接続線に配置され、
メモリカードの第8の金属接点が、メモリカードの第1の金属接点とメモリカードの第5の金属接点との間に配置され、メモリカードの第8の金属接点が、メモリカードの第1の金属接点およびメモリカードの第5の金属接点から隔離され、メモリカードの第8の金属接点の中心点が、メモリカードの第1の金属接点の中心点とメモリカードの第5の金属接点の中心点との間の接続線に配置される。

第1の態様または第1の態様の第1の実装形態に関連して、第1の態様の第7の実装形態では、Nano－SIMカードの第1の金属接点、Nano－SIMカードの第2の金属接点、Nano－SIMカードの第3の金属接点、Nano－SIMカードの第4の金属接点、Nano－SIMカードの第5の金属接点、およびNano－SIMカードの第6の金属接点が、Nano－SIMカードのカード本体上に配置され、
メモリカードインターフェースが、メモリカードの第6の金属接点と、メモリカードの第7の金属接点と、メモリカードの第8の金属接点とをさらに備え、メモリカードの第6の金属接点がデータを送信するように構成され、メモリカードの第7の金属接点がデータを送信するように構成され、メモリカードの第8の金属接点がデータを送信するように構成され、
メモリカードのカード本体上の、メモリカードの第6の金属接点が配置される領域が、Nano－SIMカードのカード本体上の、Nano－SIMカードの第1の金属接点が配置される領域に対応し、
メモリカードのカード本体上の、メモリカードの第3の金属接点が配置される領域が、Nano－SIMカードのカード本体上の、Nano－SIMカードの第2の金属接点が配置される領域に対応し、
メモリカードの第7の金属接点が、メモリカードの第1の金属接点に隣接し、それから隔離され、メモリカードのカード本体上の、メモリカードの第7の金属接点およびメモリカードの第1の金属接点が配置される領域が、Nano－SIMカードのカード本体上の、Nano－SIMカードの第3の金属接点が配置される領域に対応し、メモリカードの第7の金属接点がメモリカードの第3の金属接点に隣接し、
メモリカードのカード本体上の、メモリカードの第4の金属接点が配置される領域が、Nano－SIMカードのカード本体上の、Nano－SIMカードの第4の金属接点が配置される領域に対応し、
メモリカードのカード本体上の、メモリカードの第2の金属接点が配置される領域が、Nano－SIMカードのカード本体上の、Nano－SIMカードの第5の金属接点が配置される領域に対応し、
メモリカードの第8の金属接点が、メモリカードの第5の金属接点に隣接し、それから隔離され、メモリカードのカード本体上の、メモリカードの第8の金属接点およびメモリカードの第5の金属接点が配置される領域が、Nano－SIMカードのカード本体上の、Nano－SIMカードの第6の金属接点が配置される領域に対応し、メモリカードの第8の金属接点がメモリカードの第2の金属接点に隣接する。

第1の態様または第1の態様の第1の実装形態に関連して、第1の態様の第8の実装形態では、Nano－SIMカードの第1の金属接点、Nano－SIMカードの第2の金属接点、Nano－SIMカードの第3の金属接点、Nano－SIMカードの第4の金属接点、Nano－SIMカードの第5の金属接点、およびNano－SIMカードの第6の金属接点が、Nano－SIMカードのカード本体上に配置され、
メモリカードインターフェースが、メモリカードの第6の金属接点と、メモリカードの第7の金属接点と、メモリカードの第8の金属接点とをさらに備え、メモリカードの第6の金属接点がデータを送信するように構成され、メモリカードの第7の金属接点がデータを送信するように構成され、メモリカードの第8の金属接点がデータを送信するように構成され、
メモリカードの第7の金属接点が、メモリカードの第4の金属接点に隣接し、それから隔離され、メモリカードのカード本体上の、メモリカードの第7の金属接点およびメモリカードの第4の金属接点が配置される領域が、Nano－SIMカードのカード本体上の、Nano－SIMカードの第1の金属接点が配置される領域に対応し、
メモリカードのカード本体上の、メモリカードの第3の金属接点が配置される領域が、Nano－SIMカードのカード本体上の、Nano－SIMカードの第2の金属接点が配置される領域に対応し、メモリカードのクロック信号がメモリカードの第3の金属接点に隣接し、
メモリカードのカード本体上の、メモリカードの第5の金属接点が配置される領域が、Nano－SIMカードのカード本体上の、Nano－SIMカードの第3の金属接点が配置される領域に対応し、
メモリカードの第8の金属接点が、メモリカードの第6の金属接点に隣接し、それから隔離され、メモリカードのカード本体上の、メモリカードの第8の金属接点およびメモリカードの第6の金属接点が配置される領域が、Nano－SIMカードのカード本体上の、Nano－SIMカードの第4の金属接点が配置される領域に対応し、
メモリカードのカード本体上の、メモリカードの第2の金属接点が配置される領域が、Nano－SIMカードのカード本体上の、Nano－SIMカードの第5の金属接点が配置される領域に対応し、メモリカードの第6の金属接点がメモリカードの第2の金属接点に隣接し、
メモリカードのカード本体上の、メモリカードの第1の金属接点が配置される領域が、Nano－SIMカードのカード本体上の、Nano－SIMカードの第6の金属接点が配置される領域に対応する。

第2の態様によれば、本出願は端末を提供する。第1の態様または第1の態様の実装形態のいずれか1つに記載のメモリカードは、端末に配置される。

以上の態様では、記憶ユニットと、制御ユニットと、メモリカードインターフェースとを備えるメモリカードが提供される。記憶ユニットおよび制御ユニットは、メモリカードのカード本体の内側に配置される。メモリカードインターフェースは、メモリカードのカード本体上に配置される。制御ユニットは、記憶ユニットおよびメモリカードインターフェースに別個に電気的に接続される。メモリカードの形状がNano－加入者識別モジュールSIMカードの形状と同じであり、メモリカードのサイズがNano－SIMカードのサイズと同じであるため、Nano－SDカードが提供され、それにより実施形態で提供されるメモリカードは、Nano－SIMカードホルダに挿入され得る。さらに、メモリカードとNano－SIMカードとは同じNano－SIMカードホルダを共有し得る。

本出願の一実施形態によるメモリカードの概略構成図である。従来技術のNano－SIMカードの概略構成図である。本出願の一実施形態による別のメモリカードの概略構成図1である。本出願の一実施形態による別のメモリカードの概略構成図2である。本出願の一実施形態による別のメモリカードの概略構成図3である。本出願の一実施形態による別のメモリカードの概略構成図4である。本出願の一実施形態によるさらに別のメモリカードの概略構成図1である。本出願の一実施形態によるさらに別のメモリカードの概略構成図2である。本出願の一実施形態によるまた別のメモリカードの概略構成図である。本出願の一実施形態によるさらにまた別のメモリカードの概略構成図である。本出願の一実施形態によるさらなるメモリカードの概略構成図である。本出願の一実施形態によるまたさらなるメモリカードの概略構成図である。本出願の一実施形態によるまたさらなるメモリカードの概略構成図である。本出願の一実施形態によるまたさらなるメモリカードの概略構成図である。本出願の一実施形態によるさらにまた別のメモリカードの概略構成図である。本出願の一実施形態によるさらにまた別のメモリカードの概略構成図である。本出願の一実施形態によるさらにまた別のメモリカードの概略構成図である。本出願の一実施形態によるさらにまた別のメモリカードの概略構成図である。本出願の一実施形態によるさらにまた別のメモリカードの概略構成図である。本出願の一実施形態によるさらにまた別のメモリカードの概略構成図である。本出願の一実施形態によるさらにまた別のメモリカードの概略構成図である。本出願の一実施形態によるさらにまた別のメモリカードの概略構成図である。本出願の一実施形態によるさらにまた別のメモリカードの概略構成図である。本出願の一実施形態によるさらにまた別のメモリカードの概略構成図である。本出願の一実施形態によるさらにまた別のメモリカードの概略構成図である。本出願の一実施形態によるさらにまた別のメモリカードの概略構成図である。本出願の一実施形態によるさらにまた別のメモリカードの概略構成図である。本出願の一実施形態によるさらにまた別のメモリカードの概略構成図である。本出願の一実施形態によるさらにまた別のメモリカードの概略構成図である。本出願の一実施形態による端末の回路図である。本出願の一実施形態によるさらにまた別のメモリカードの概略構成図1である。本出願の一実施形態によるさらにまた別のメモリカードの概略構成図2である。本出願の一実施形態によるさらにまた別のメモリカードの概略構成図3である。本出願の一実施形態によるさらにまた別のメモリカードの概略構成図4である。本出願の一実施形態によるさらにまた別のメモリカードの概略構成図5である。本出願の一実施形態によるさらにまた別のメモリカードの概略構成図6である。本出願の一実施形態によるさらにまた別のメモリカードの概略構成図7である。本出願の一実施の形態によるメモリカードの挿抜を検出する検出回路図である。

本出願の実施形態は通信装置に適用される。以下は、当業者による理解を容易にするために、本出願におけるいくつかの用語を説明および記載する。本出願の実施形態における解決策が現在の通信装置または将来生じ得る通信装置に適用される場合、メモリカードおよび端末の名称および端末の名称が変わる場合があるが、本出願の実施形態における解決策の実施には影響しないことに留意されたい。

まず、本出願で言及される技術用語が説明される。

（1）ユニバーサルシリアルバス（universal serial bus、USB）：ユニバーサルシリアルバスは、コンピュータシステムと外部デバイスとの間の接続のためのシリアルポートバス規格であり、入出力インターフェースの技術仕様でもあり、パーソナルコンピュータおよびモバイルデバイスなどの情報通信製品に広く適用されている。

（2）米国電気電子学会（institute of electrical and electronics engineers、IEEE）1394規格：IEEE 1394規格はシリアル規格である。

（3）端末：端末は、通信機能を備えた様々なハンドヘルドデバイス、車載デバイス、ウェアラブルデバイス、スマートホームデバイス、ワイヤレスモデムに接続されたコンピューティングデバイスまたは別の処理デバイス、ならびに様々な形式の端末、例えば、移動局（mobile station、MS）、端末（terminal）、ユーザ機器（user equipment、UE）、および水道メータ、電力計、センサーなどのソフト端末を含み得る。

本出願の実施形態で言及される名詞または用語については、相互に参照することができ、詳細は繰り返し説明されないことに留意されたい。

本出願の実施形態において、記憶機能を実現するためにNano－SIMカードと同じ形状およびサイズのメモリカードが用いられる場合、メモリカードの種類は上述の例のSDカードに限定されないことに留意されたい。本出願の実施形態では、メモリカードは、代替的に、ユニバーサルシリアルバス（universal serial bus、USB）、ペリフェラルコンポーネントインターコネクトエクスプレス（peripheral component interconnect express、PCIE）、ユニバーサルフラッシュストレージ（universal flash storage、UFS）、マルチメディアカード（multimedia card、MMC）、または埋め込み型マルチメディアカード（embedded multimedia card、EMMC）などのインターフェースプロトコルに基づくメモリカードであってもよい。

以下は、一例の技術的解決策を、その例における添付の図面を参照しながら説明する。従来技術では、Micro－SDカードまたはNano－SIMカードは、現在の端末上に構成され得る。Micro－SDカードのサイズは11ミリメートル（mm）×15ミリメートルである。Nano－SIMカードのサイズは8．8ミリメートル×12．3ミリメートルである。Micro－SDカードのサイズは、Nano－SIMカードのサイズより56mm²大きい。したがって、Micro－SDカードホルダのサイズは、Nano－SIMカードホルダのサイズより130mm²大きい。Micro－SDカードはNano－SIMカードホルダに挿入され得ないことが分かる。しかしながら、端末が2つのNano－SIMカードホルダを提供する場合、ユーザは通常、端末に1つのNano－SIMカードのみを構成し、その1つのNano－SIMカードのみを使用する。したがって、端末の他方のNano－SIMカードホルダにはNano－SIMカードが挿入されず、端末のスペースを無駄にしている。加えて、Micro－SDカードはNano－SIMカードホルダに挿入され得ないため、デュアルNano－SIMカードホルダを構成された端末はデータを格納できない。

本出願の実施形態におけるピンは、金属接点である。具体的には、ピンは、接触面積および導電機能を備えた接点であり得る。本出願の実施形態におけるピンは、接続端子と呼ばれる場合もある。ピンの具体的な名称は特に限定されない。

本出願の実施形態では、AとBとが「対応している」とはまた、AとBとの間にマッピングがあるとも言われ得る。これは、AとBとがNano－SIMカードホルダの同じばねに対応する／マッピングされることを示す。例えば、メモリカードのカード本体上の、メモリカードのクロック信号ピンが配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのクロック信号ピンが配置される領域に対応する。本明細書では、「対応する」はまた、メモリカードのクロック信号ピンがNano－SIMカードのクロック信号ピンにマッピングされるとも言われ得る。具体的には、メモリカードのクロック信号ピンとNano－SIMカードのクロック信号ピンとは、Nano－SIMカードホルダの同じばねに対応する／マッピングされる。

本出願の実施形態では、メモリカードの「電源ピン」は「メモリカードの第1の金属接点」であり、メモリカードの「データ伝送ピン」は「メモリカードの第2の金属接点」であり、メモリカードの「制御信号ピン」は「メモリカードの第3の金属接点」であり、メモリカードの「クロック信号ピン」は「メモリカードの第4の金属接点」であり、メモリカードの「接地信号ピン」は「メモリカードの第5の金属接点」であり、メモリカードの「第1のデータ伝送ピン」は「第2の金属接点」であり、メモリカードの「第2のデータ伝送ピン」は「第6の金属接点」であり、メモリカードの「第3のデータ伝送ピン」は「第7の金属接点」であり、メモリカードの「第4のデータ伝送ピン」は「第8の金属接点」である。

本出願の実施形態では、Nano－SIMカードの「クロック信号ピン」は「Nano－SIMカードの第1の金属接点」であり、Nano－SIMカードの「リセット信号ピン」は「Nano－SIMカードの第2の金属接点」であり、Nano－SIMカードの「電源ピン」は「Nano－SIMカードの第3の金属接点」であり、Nano－SIMカードの「データ伝送ピン」は「Nano－SIMの第4の金属接点」であり、Nano－SIMカードの「プログラミング電圧／入力信号ピン」は「Nano－SIMカードの第5の金属接点」であり、Nano－SIMカードの「接地信号ピン」は「Nano－SIMカードの第6の金属接点」である。

図1は、本出願の一実施形態によるメモリカードの概略構成図である。図1に示されるように、メモリカードは、記憶ユニットと、制御ユニットと、メモリカードインターフェースとを備える。記憶ユニットおよび制御ユニットは、メモリカードのカード本体の内側に配置される。メモリカードインターフェースは、メモリカードのカード本体上に配置される。制御ユニットは、記憶ユニットおよびメモリカードインターフェースに別個に電気的に接続される。メモリカードの形状はNano－SIMカードと同じであり、メモリカードのサイズはNano－SIMカードと同じである。

メモリカードインターフェースは、少なくとも、電源ピンと、データ伝送ピンと、制御信号ピンと、クロック信号ピンと、接地信号ピンとを備える。

任意の実装形態では、電源ピン、データ伝送ピン、制御信号ピン、クロック信号ピン、および接地信号ピンはすべて、メモリカードのカード本体の同じ側の表面上に配置される。

本実施形態では、具体的には、メモリカードは、記憶ユニットと、制御ユニットと、メモリカードインターフェースとを備える。加えて、メモリカードは、インターフェース駆動回路をさらに備える。記憶ユニット、制御ユニット、およびインターフェース駆動回路は、メモリカードのカード本体の内側に配置され、メモリカードインターフェースは、メモリカードのカード本体の表面上に配置される。

加えて、制御ユニットは、記憶ユニットおよびメモリカードインターフェースに別個に電気的に接続される。具体的には、インターフェース駆動回路は、メモリカードインターフェースおよび制御ユニットに電気的に接続される。さらに、インターフェース駆動回路は、メモリカードインターフェースと制御ユニットとを電気的に接続し、制御ユニットと記憶ユニットとを電気的に接続する。

メモリカードインターフェースは、少なくとも、1つの電源ピンと、4つのデータ伝送ピンと、1つの制御信号ピンと、1つのクロック信号ピンと、1つの接地信号ピンとを備える。電源ピン、データ伝送ピン、制御信号ピン、クロック信号ピン、および接地信号ピンはすべて、メモリカードのカード本体の同じ表面上に配置される。図1に示されるように、上述のピンのそれぞれが、図1の符号11である。場合により、メモリカードの電源ピン、メモリカードのデータ伝送ピン、メモリカードの制御信号ピン、メモリカードのクロック信号ピン、およびメモリカードの接地信号ピンは、メモリカードのカード本体の表面に取り付けられた平坦な接点である。

任意の実装形態では、少なくとも1本のワイヤがメモリカードのカード本体上に配置される。少なくとも1本のワイヤは、メモリカードインターフェースのピン間に配置される。少なくとも1本のワイヤは、記憶ユニットと制御ユニットとを接続するように構成される。少なくとも1本のワイヤは、制御ユニットとメモリカードインターフェースとを接続するようにさらに構成される。

メモリカードのカード本体上における、メモリカードインターフェースのピンの位置は限定されない。メモリカードインターフェースのピンの長さの値および高さの値は限定されない。本実施形態で言及されるピン（または接点、または接続端子）の形状は、整った長方形であってもよいし、不規則な形状であってもよい。ピン（または接点、または接続端子）の形状は、本実施形態では限定されない。メモリカードインターフェースのピンの縁部とメモリカードの側縁部との間の距離の値は限定されない。メモリカードの具体的な高さの値および長さの値は限定されない。

例えば、図1の角度から見ると、メモリカードの長さ方向は左から右であり、メモリカードの幅方向は下から上である。メモリカードの長さは12．30ミリメートルであり、公差は0．10ミリメートルである。メモリカードの幅は8．80ミリメートルであり、公差は0．10ミリメートルである。

本出願の本実施形態で提供されるメモリカードの形状は、Nano－SIMカードの形状と同じである。例えば、Nano－SIMカードの形状は長方形であり、長方形の4つの角は丸角であり、位置決めノッチが長方形の4つの角のうちの1つに設けられる。さらに、本出願の本実施形態で提供されるメモリカードの形状も長方形であり、長方形の4つの角が丸角であり、長方形の4つの角のうちの1つに面取り部が設けられ、さらに、その角に位置決めノッチ12が設けられる。加えて、本出願の本実施形態で提供されるメモリカードのサイズは、Nano－SIMカードのサイズと同じである。具体的には、メモリカードの長さはNano－SIMカードの長さと同じであり、メモリカードの幅はNano－SIMカードの幅と同じであり、メモリカードの位置決めノッチのサイズもNano－SIMカードの位置決めノッチのサイズと同じである。したがって、本出願の本実施形態で提供されるメモリカードは、Nano－SIMカードホルダに挿入され得る。さらに、メモリカードとNano－SIMカードとは同じNano－SIMカードホルダを共有し得る。

本出願の本実施形態で提供されるメモリカードは、切断されてもよく、カード切断の場合および非カード切断の場合に基本的に適合し得る。例えば、図1の角度から見ると、メモリカードのX方向は上から下であり、メモリカードのY方向は左から右である。表1は、Nano－SIMカードと端末のNano－SIMカードホルダとの嵌合、および本実施形態のメモリカードと端末のNano－SIMカードホルダとの嵌合を示している。

表1から、本実施形態のメモリカードと端末のNano－SIMカードホルダとの間の嵌合時に発生する公差は、Nano－SIMカードと端末のNano－SIMカードホルダとの間の嵌合時に発生する公差と同じであることが分かる。したがって、本実施形態のメモリカードは、Nano－SIMカードホルダにうまく嵌合することができる。

本実施形態では、記憶ユニットと、制御ユニットと、メモリカードインターフェースとを備えるメモリカードが提供される。記憶ユニットおよび制御ユニットは、メモリカードのカード本体の内側に配置される。メモリカードインターフェースは、メモリカードのカード本体上に配置される。制御ユニットは、記憶ユニットおよびメモリカードインターフェースに別個に電気的に接続される。メモリカードの形状がNano－加入者識別モジュールSIMカードの形状と同じであり、メモリカードのサイズがNano－SIMカードのサイズと同じであるため、Nano－SDカードが提供される。図1に示されるように、位置決めノッチ12がNano－SDカードに設けられる。したがって、本実施形態で提供されるメモリカードは、Nano－SIMカードホルダに挿入され得る。さらに、メモリカードとNano－SIMカードとは同じNano－SIMカードホルダを共有し得る。

図2は、従来技術のNano－SIMカードの概略構成図である。図2に示されるように、クロック信号ピン31、リセット信号ピン32、電源ピン33、データ伝送ピン34、プログラミング電圧／入力信号ピン35、および接地信号ピン36がNano－SIMカードのカード本体上に配置される。以下の実施形態では、ピン分割時に、分割により得られるピンの形状およびサイズは限定されず、別のピンの形状およびサイズも限定されない。例えば、メモリカードのピンの縁部に面取り部があってもよいし、面取り部がなくてもよい。以下の実施形態では、ピンが分割される場合、メモリカードの形状およびサイズも限定されない。例えば、位置決めノッチがメモリカードの角に設けられてもよい。

図3は、本出願の一実施形態による別のメモリカードの概略構成図1である。図3に示されるように、図1に示される実施形態で提供されるメモリカードに基づいて、メモリカードは4つのデータ伝送ピンを備える。4つのデータ伝送ピンは、第1のデータ伝送ピン25、第2のデータ伝送ピン26、第3のデータ伝送ピン27、および第4のデータ伝送ピン28である。

メモリカードのカード本体上の、メモリカードのクロック信号ピン21が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのクロック信号ピン31が配置される領域に対応する。

メモリカードのカード本体上の、メモリカードの第1のデータ伝送ピン25が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのリセット信号ピン32が配置される領域に対応する。

メモリカードの第3のデータ伝送ピン27は、メモリカードの電源ピン22に隣接し、それから隔離される。メモリカードのカード本体上の、メモリカードの第3のデータ伝送ピン27および電源ピン22が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードの電源ピン33が配置される領域に対応する。第3のデータ伝送ピン27は、メモリカードの第1のデータ伝送ピン25に隣接する。

メモリカードのカード本体上の、メモリカードの第2のデータ伝送ピン26が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのデータ伝送ピン34が配置される領域に対応する。

メモリカードのカード本体上の、メモリカードの制御信号ピン23が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのプログラミング電圧／入力信号ピン35が配置される領域に対応する。

メモリカードの第4のデータ伝送ピン28は、メモリカードの接地信号ピン24に隣接し、それから隔離される。メモリカードのカード本体上の、メモリカードの第4のデータ伝送ピン28および接地信号ピン24が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードの接地信号ピン36が配置される領域に対応する。第4のデータ伝送ピン28は、メモリカードの制御信号ピン23に隣接する。

本実施形態では、具体的には、図2に示されるように、1つのクロック信号（clock signal、CLK）ピン31、1つのリセット信号（reset signal、RST）ピン32、1つの電源（power supply、VCC）ピン33、1つのデータ線（data line、DAT）ピン34、1つのプログラミング電圧／入力信号（programming voltage／input signal、VPP）ピン35、および1つの接地信号（power supply ground、GND）ピン36が、既存のNano－SIMカードのカード本体上に配置される。例えば、CLKピン31、RSTピン32、およびVCCピン33の中心点は同じ直線上にあり、DATピン34、VPPピン35、およびGNDピン36の中心点は同じ直線上にあり、2本の線は平行である。

図3に示されるように、本出願の本実施形態で提供されるメモリカードのメモリカードインターフェースは、少なくとも、クロック信号ピン21、電源ピン22、制御信号（command／response、CMD）ピン23、接地信号ピン24、第1のデータ伝送ピン25、第2のデータ伝送ピン26、第3のデータ伝送ピン27、および第4のデータ伝送ピン28を備える。

図3に示されるように、本実施形態では、メモリカードのカード本体上の、メモリカードのクロック信号ピン21が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのクロック信号ピン31が配置される領域に対応する。本明細書では、「対応する」はまた、メモリカードのクロック信号ピン21がNano－SIMカードのクロック信号ピン31にマッピングされるとも言われ得る。具体的には、メモリカードのクロック信号ピン21とNano－SIMカードのクロック信号ピン31とは、Nano－SIMカードホルダの同じばねに対応する／マッピングされる。メモリカードのカード本体上の、メモリカードの第1のデータ伝送ピン25が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのリセット信号ピン32が配置される領域に対応する。本明細書では、「対応する」はまた、メモリカードの第1のデータ伝送ピン25がNano－SIMカードのリセット信号ピン32にマッピングされるとも言われ得る。具体的には、メモリカードの第1のデータ伝送ピン25とNano－SIMカードのリセット信号ピン32とは、Nano－SIMカードホルダの同じばねに対応する／マッピングされる。さらに、メモリカードのクロック信号ピン21は、メモリカードの第1のデータ伝送ピン25に隣接し、それから隔離される。加えて、メモリカードの第3のデータ伝送ピン27は、メモリカードの電源ピン22に隣接し、それから隔離される。メモリカードのカード本体上の、メモリカードの第3のデータ伝送ピン27および電源ピン22が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードの電源ピン33が配置される領域に対応する。第3のデータ伝送ピン27は、メモリカードの第1のデータ伝送ピン25に隣接し、それから隔離される。本明細書では、「対応する」はまた、メモリカードの第3のデータ伝送ピン27および電源ピン22がNano－SIMカードの電源ピン33にマッピングされるとも言われ得る。具体的には、この2つのピン、すなわちメモリカードの第3のデータ伝送ピン27および電源ピン22と、Nano－SIMカードの電源ピン33とは、Nano－SIMカードホルダの同じばねに対応する／マッピングされる。さらに、メモリカードのカード本体上の、4つのピン、すなわち、メモリカードのクロック信号ピン21、メモリカードの第1のデータ伝送ピン25、メモリカードの第3のデータ伝送ピン27、およびメモリカードの電源ピン22が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのクロック信号ピン31、リセット信号ピン32、および電源ピン33が配置される領域に対応し、それにより、本実施形態で提供されるメモリカードとNano－SIMカードとが同じNano－SIMカードホルダを共有し得ることを確保する。メモリカードの第3のデータ伝送ピン27およびメモリカードの電源ピン22は、Nano－SIMカードの電源ピン33の領域を2つのピンに分割することにより得られることが分かる。メモリカードの第3のデータ伝送ピン27およびメモリカードの電源ピン22の形状およびサイズは限定されない。加えて、メモリカードのクロック信号ピン21およびメモリカードの第1のデータ伝送ピン25の形状およびサイズは限定されない。

メモリカードのカード本体上の、メモリカードの第2のデータ伝送ピン26が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのデータ伝送ピン34が配置される領域に対応する。メモリカードのカード本体上の、メモリカードの制御信号ピン23が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのプログラミング電圧／入力信号ピン35が配置される領域に対応する。さらに、メモリカードの第2のデータ伝送ピン26は、メモリカードの制御信号ピン23に隣接し、それから隔離される。加えて、メモリカードの第4のデータ伝送ピン28は、メモリカードの接地信号ピン24に隣接し、それから隔離される。メモリカードのカード本体上の、メモリカードの第4のデータ伝送ピン28および接地信号ピン24が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードの接地信号ピン36が配置される領域に対応する。第4のデータ伝送ピン28は、メモリカードの制御信号ピン23に隣接し、それから隔離される。さらに、メモリカードのカード本体上の、4つのピン、すなわち、メモリカードの第2のデータ伝送ピン26、メモリカードの制御信号ピン23、メモリカードの第4のデータ伝送ピン28、およびメモリカードの接地信号ピン24が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのデータ伝送ピン34、プログラミング電圧／入力信号ピン35、および接地信号ピン36が配置される領域に対応し、それにより、本実施形態で提供されるメモリカードとNano－SIMカードとが同じNano－SIMカードホルダを共有し得ることを確保する。メモリカードの第4のデータ伝送ピン28およびメモリカードの接地信号ピン24は、Nano－SIMカードの接地信号ピン36の領域を2つのピンに分割することにより得られることが分かる。メモリカードの第4のデータ伝送ピン28およびメモリカードの接地信号ピン24の形状およびサイズは限定されない。加えて、メモリカードの第2のデータ伝送ピン26およびメモリカードの制御信号ピン23の形状およびサイズは限定されない。

加えて、図3aは、本出願の一実施形態による別のメモリカードの概略構成図2である。図3aに示されるように、メモリカードのピン（または接点、または接続端子）の形状は限定されない。ピン（または接点、または接続端子）は、不規則な形状であってもよい。図3aから、メモリカードのピン（または接点、または接続端子）の間に間隔がないことが分かる。さらに、メモリカードのワイヤがメモリカードのカード本体の内側にあってもよい。ワイヤは、記憶ユニットと制御ユニットとを接続するように構成される。ワイヤは、制御ユニットとメモリカードインターフェースとを接続するようにさらに構成される。図3bは、本出願の一実施形態による別のメモリカードの概略構成図3である。図3bに示されるように、メモリカードのピン（または接点、または接続端子）間に間隔があってもよく、また、メモリカードのピン（または接点、または接続端子）と縁部との間に間隔があってもよい。メモリカードのピンがメモリカードのカード本体の表面を完全に覆っていないことが分かる。これらの間隔はすべて、メモリカードのカード本体の表面上の領域である。さらに、これらの領域は、ワイヤを配置するように構成され得る。具体的には、ピン（または接点、または接続端子）間の間隔およびメモリカードのピン（または接点、または接続端子）と縁部との間の間隔にワイヤが配線される。加えて、ワイヤは、記憶ユニットと制御ユニットとを接続するように構成される。ワイヤは、制御ユニットとメモリカードインターフェースとを接続するようにさらに構成される。

加えて、図3cは、本出願の一実施形態による別のメモリカードの概略構成図4である。図3cに示されるように、図3aの場合、メモリカードの接地信号ピン24は、図3aに示される形状である。図3cの斜線で塗りつぶされた領域を参照されたい。図3cの斜線で塗りつぶされた領域は、メモリカードの接地信号ピン24を示す。

以下の実施形態におけるピン（または接点、または接続端子）の形状および間隔については、本実施形態におけるピン（または接点、または接続端子）の形状および間隔の説明を参照されたい。

以下の実施形態の添付の図面では、メモリカードのクロック信号ピン21はCLKとして示され、メモリカードの電源ピン22はVCCとして示され、メモリカードの制御信号ピン23はCMDとして示され、メモリカードの接地信号ピン24はGNDとして示され、メモリカードの第1のデータ伝送ピン25はD0として示され、メモリカードの第2のデータ伝送ピン26はD1として示され、メモリカードの第3のデータ伝送ピン27はD2として示され、メモリカードの第4のデータ伝送ピン28はD3として示される。

図4は、本出願の一実施形態によるさらに別のメモリカードの概略構成図1である。図4に示されるように、図1に示される実施形態で提供されるメモリカードに基づいて、メモリカードは4つのデータ伝送ピンを備える。4つのデータ伝送ピンは、第1のデータ伝送ピン25、第2のデータ伝送ピン26、第3のデータ伝送ピン27、および第4のデータ伝送ピン28である。

メモリカードの第3のデータ伝送ピン27は、メモリカードのクロック信号ピン21に隣接し、それから隔離される。メモリカードのカード本体上の、メモリカードの第3のデータ伝送ピン27およびクロック信号ピン21が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのクロック信号ピン31が配置される領域に対応する。

メモリカードのカード本体上の、メモリカードの第1のデータ伝送ピン25が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのリセット信号ピン32が配置される領域に対応する。メモリカードのクロック信号ピン21は、第1のデータ伝送ピン25に隣接する。

メモリカードのカード本体上の、メモリカードの電源ピン22が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードの電源ピン33が配置される領域に対応する。

メモリカードの第4のデータ伝送ピン28は、メモリカードの第2のデータ伝送ピン26に隣接し、それから隔離される。メモリカードのカード本体上の、第4のデータ伝送ピン28および第2のデータ伝送ピン26が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのデータ伝送ピン34が配置される領域に対応する。

メモリカードのカード本体上の、メモリカードの制御信号ピン23が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのプログラミング電圧／入力信号ピン35が配置される領域に対応する。第2のデータ伝送ピン26は、メモリカードの制御信号ピン23に隣接する。

メモリカードのカード本体上の、メモリカードの接地信号ピン24が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードの接地信号ピン36が配置される領域に対応する。

本実施形態では、具体的には、上記のピン配置から、メモリカードのカード本体上の、4つのピン、すなわち、メモリカードの第3のデータ伝送ピン27、メモリカードのクロック信号ピン21、メモリカードの第1のデータ伝送ピン25、およびメモリカードの電源ピン22が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのクロック信号ピン31、リセット信号ピン32、および電源ピン33が配置される領域に対応することが分かる。メモリカードの第3のデータ伝送ピン27およびメモリカードのクロック信号ピン21は、Nano－SIMカードのクロック信号ピン31の領域を2つのピンに分割することにより得られることが分かる。メモリカードの第3のデータ伝送ピン27およびメモリカードのクロック信号ピン21の形状およびサイズは限定されない。加えて、メモリカードの第1のデータ伝送ピン25およびメモリカードの電源ピン22の形状およびサイズは限定されない。

メモリカードのカード本体上の、4つのピン、すなわち、メモリカードの第4のデータ伝送ピン28、メモリカードの第2のデータ伝送ピン26、メモリカードの制御信号ピン23、およびメモリカードの接地信号ピン24が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのデータ伝送ピン34、プログラミング電圧／入力信号ピン35、および接地信号ピン36が配置される領域に対応し、それにより、本実施形態で提供されるメモリカードとNano－SIMカードとが同じNano－SIMカードホルダを共有し得ることを確保する。例えば、メモリカードのカード本体上の、上述の4つのピンが配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのデータ伝送ピン34、プログラミング電圧／入力信号ピン35、および接地信号ピン36が配置される領域と同じである。メモリカードの第4のデータ伝送ピン28およびメモリカードの第2のデータ伝送ピン26は、Nano－SIMカードのデータ伝送ピン34の領域を2つのピンに分割することにより得られることが分かる。メモリカードの第4のデータ伝送ピン28およびメモリカードの第2のデータ伝送ピン26の形状およびサイズは限定されない。加えて、加えて、メモリカードの制御信号ピン23およびメモリカードの接地信号ピン24の形状およびサイズは限定されない。

加えて、図4aは、本出願の一実施形態によるさらに別のメモリカードの概略構成図2である。図4aに示されるように、メモリカードのピン（または接点、または接続端子）の形状は限定されない。ピン（または接点、または接続端子）は、不規則な形状であってもよい。加えて、本実施形態では、メモリカードのピン（または接点、または接続端子）間に間隔があってもよく、したがって、メモリカードのワイヤがこれらの間隔の表面上に配置されてもよい、または間隔がなくてもよく、したがって、メモリカードのワイヤがメモリカードのカード本体の内側にあってもよい。

本実施形態では、「対応する」は、マッピング関係とも呼ばれ得る。例えば、メモリカードのカード本体上の、メモリカードの第1のデータ伝送ピン25が配置される領域が、Nano－SIMカードのカード本体上の、Nano－SIMカードのリセット信号ピン32が配置される領域に対応することは、メモリカードの第1のデータ伝送ピン25がNano－SIMカードのリセット信号ピン32にマッピングされることを意味する。具体的には、メモリカードの第1のデータ伝送ピン25とNano－SIMカードのリセット信号ピン32とは、Nano－SIMカードホルダの同じばねに対応する／マッピングされる。

図5は、本出願の一実施形態によるまた別のメモリカードの概略構成図である。図5に示されるように、図1に示される実施形態で提供されるメモリカードに基づいて、メモリカードは4つのデータ伝送ピンを備える。4つのデータ伝送ピンは、第1のデータ伝送ピン25、第2のデータ伝送ピン26、第3のデータ伝送ピン27、および第4のデータ伝送ピン28である。

メモリカードの第1のデータ伝送ピン25は、メモリカードの第3のデータ伝送ピン27に隣接し、それから隔離される。メモリカードのカード本体上の、第1のデータ伝送ピン25および第3のデータ伝送ピン27が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのリセット信号ピン32が配置される領域に対応する。第1のデータ伝送ピン25は、メモリカードのクロック信号ピン21に隣接する。

メモリカードのカード本体上の、メモリカードの電源ピン22が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードの電源ピン33が配置される領域に対応する。第3のデータ伝送ピン27は、メモリカードの電源ピン22に隣接する。

メモリカードの制御信号ピン23は、メモリカードの第4のデータ伝送ピン28に隣接し、それから隔離される。メモリカードのカード本体上の、メモリカードの制御信号ピン23および第4のデータ伝送ピン28が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのプログラミング電圧／入力信号ピン35が配置される領域に対応する。メモリカードの制御信号ピン23は、メモリカードの第2のデータ伝送ピン26に隣接する。

メモリカードのカード本体上の、メモリカードの接地信号ピン24が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードの接地信号ピン36が配置される領域に対応する。第4のデータ伝送ピン28は、メモリカードの接地信号ピン24に隣接する。

本実施形態では、具体的には、上記のピン配置から、メモリカードのカード本体上の、4つのピン、すなわち、メモリカードのクロック信号ピン21、メモリカードの第1のデータ伝送ピン25、メモリカードの第3のデータ伝送ピン27、およびメモリカードの電源ピン22が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのクロック信号ピン31、リセット信号ピン32、および電源ピン33が配置される領域に対応することが分かる。メモリカードの第1のデータ伝送ピン25およびメモリカードの第3のデータ伝送ピン27は、Nano－SIMカードのリセット信号ピン32の領域を2つのピンに分割することにより得られることが分かる。メモリカードの第1のデータ伝送ピン25およびメモリカードの第3のデータ伝送ピン27の形状およびサイズは限定されない。加えて、メモリカードのクロック信号ピン21およびメモリカードの電源ピン22の形状およびサイズは限定されない。

メモリカードのカード本体上の、4つのピン、すなわち、メモリカードの第2のデータ伝送ピン26、メモリカードの制御信号ピン23、メモリカードの第4のデータ伝送ピン28、およびメモリカードの接地信号ピン24が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのデータ伝送ピン34、プログラミング電圧／入力信号ピン35、および接地信号ピン36が配置される領域に対応する。メモリカードの制御信号ピン23およびメモリカードの第4のデータ伝送ピン28は、Nano－SIMカードのプログラミング電圧／入力信号ピン35の領域を2つのピンに分割することにより得られることが分かる。メモリカードの制御信号ピン23およびメモリカードの第4のデータ伝送ピン28の形状およびサイズは限定されない。加えて、メモリカードの第2のデータ伝送ピン26およびメモリカードの接地信号ピン24の形状およびサイズは限定されない。

加えて、本実施形態では、メモリカードのピン（または接点、または接続端子）間に間隔があってもよく、したがって、メモリカードのワイヤがこれらの間隔の表面上に配置されてもよい、または間隔がなくてもよく、したがって、メモリカードのワイヤがメモリカードのカード本体の内側にあってもよい。

本実施形態では、「対応する」は、マッピング関係とも呼ばれ得る。例えば、メモリカードのカード本体上の、メモリカードのクロック信号ピン21が配置される領域が、Nano－SIMカードのカード本体上の、Nano－SIMカードのクロック信号ピン31が配置される領域に対応することは、メモリカードのクロック信号ピン21がNano－SIMカードのクロック信号ピン31にマッピングされることを意味する。具体的には、メモリカードのクロック信号ピン21とNano－SIMカードのクロック信号ピン31とは、Nano－SIMカードホルダの同じばねに対応する／マッピングされる。

図6は、本出願の一実施形態によるさらにまた別のメモリカードの概略構成図である。図6に示されるように、図1に示される実施形態で提供されるメモリカードに基づいて、メモリカードは4つのデータ伝送ピンを備える。4つのデータ伝送ピンは、第1のデータ伝送ピン25、第2のデータ伝送ピン26、第3のデータ伝送ピン27、および第4のデータ伝送ピン28である。

メモリカードの第3のデータ伝送ピン27は、メモリカードの電源ピン22に隣接し、それから隔離される。メモリカードのカード本体上の、メモリカードの第3のデータ伝送ピン27および電源ピン22が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードの電源ピン33が配置される領域に対応する。メモリカードの電源ピン22は、メモリカードの第1のデータ伝送ピン25に隣接する。メモリカードの電源ピン22の面積は、メモリカードの第3のデータ伝送ピン27の面積より大きい。

メモリカードの第4のデータ伝送ピン28は、メモリカードの接地信号ピン24に隣接し、それから隔離される。メモリカードのカード本体上の、メモリカードの第4のデータ伝送ピン28および接地信号ピン24が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードの接地信号ピン36が配置される領域に対応する。メモリカードの接地信号ピン24は、メモリカードの制御信号ピン23に隣接する。メモリカードの接地信号ピン24の面積は、メモリカードの第4のデータ伝送ピン28の面積より大きい。

本実施形態では、具体的には、上記のピン配置から、メモリカードのカード本体上の、4つのピン、すなわち、メモリカードのクロック信号ピン21、メモリカードの第1のデータ伝送ピン25、メモリカードの電源ピン22、およびメモリカードの第3のデータ伝送ピン27が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのクロック信号ピン31、リセット信号ピン32、および電源ピン33が配置される領域に対応することが分かる。メモリカードの電源ピン22およびメモリカードの第3のデータ伝送ピン27は、Nano－SIMカードの電源ピン33の領域を2つのピンに分割することにより得られることが分かる。メモリカードの電源ピン22は、メモリカードの第1のデータ伝送ピン25に隣接する。メモリカードの電源ピン22およびメモリカードの第3のデータ伝送ピン27の形状およびサイズは限定されない。加えて、メモリカードのクロック信号ピン21およびメモリカードの第1のデータ伝送ピン25の形状およびサイズは限定されない。

メモリカードのカード本体上の、4つのピン、すなわち、メモリカードの第2のデータ伝送ピン26、メモリカードの制御信号ピン23、メモリカードの接地信号ピン24、およびメモリカードの第4のデータ伝送ピン28が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのデータ伝送ピン34、プログラミング電圧／入力信号ピン35、および接地信号ピン36が配置される領域に対応する。メモリカードの接地信号ピン24およびメモリカードの第4のデータ伝送ピン28は、Nano－SIMカードの接地信号ピン36の領域を2つのピンに分割することにより得られることが分かる。本実施形態では、メモリカードの接地信号ピン24は、メモリカードの制御信号ピン23に隣接する。メモリカードの接地信号ピン24およびメモリカードの第4のデータ伝送ピン28の形状およびサイズは限定されない。加えて、メモリカードの第2のデータ伝送ピン26およびメモリカードの制御信号ピン23の形状およびサイズは限定されない。

さらに、メモリカードの電源ピン22の面積は、メモリカードの第3のデータ伝送ピン27の面積より大きく、メモリカードの接地信号ピン24の面積は、メモリカードの第4のデータ伝送ピン28の面積より大きい。したがって、新たに追加されるメモリカードの第3のデータ伝送ピン27およびメモリカードの第4のデータ伝送ピン28は、可能な限りカードの外側に配置される。加えて、メモリカードのカード本体上の、メモリカードの電源ピン22の中心点の位置は、Nano－SIMカードのカード本体上の、Nano－SIMカードの電源ピン33の位置に可能な限り対応し、メモリカードのカード本体上の、メモリカードの接地信号ピン24の中心点の位置は、Nano－SIMカードのカード本体上の、Nano－SIMカードの接地信号ピン36の位置に可能な限り対応する。したがって、Nano－SDカードの許容マージンが拡大され得る。

例えば、図6の角度から見ると、右から左に、メモリカードの第3のデータ伝送ピン27は、第1の縁部および第2の縁部を有し、メモリカードは、第1の側縁部および第2の側縁部を有する。メモリカードの第3のデータ伝送ピン27の第1の縁部からメモリカードの第1の側縁部までの距離の長さは1ミリメートルであり、公差は0．1ミリメートルである。メモリカードの第3のデータ伝送ピン27の第2の縁部からメモリカードの第1の側縁部までの距離の長さは4．9ミリメートルであり、公差は0．1ミリメートルである。メモリカードの第3のデータ伝送ピン27の第1の縁部からメモリカードの第2の側縁部までの距離の長さは11．3ミリメートルであり、公差は0．1ミリメートルである。メモリカードの第3のデータ伝送ピン27の第2の縁部からメモリカードの第2の側縁部までの距離の長さは7．55ミリメートルであり、公差は0．1ミリメートルである。

図6の角度から見ると、右から左に、メモリカードの第4のデータ伝送ピン28は、第1の縁部および第2の縁部を有する。メモリカードの第4のデータ伝送ピン28の第1の縁部からメモリカードの第1の側縁部までの距離の長さは7．55ミリメートルであり、公差は0．1ミリメートルである。メモリカードの第4のデータ伝送ピン28の第2の縁部からメモリカードの第1の側縁部までの距離の長さは11．3ミリメートルであり、公差は0．1ミリメートルである。メモリカードの第4のデータ伝送ピン28の第1の縁部からメモリカードの第2の側縁部までの距離の長さは4．9ミリメートルであり、公差は0．1ミリメートルである。メモリカードの第4のデータ伝送ピン28の第2の縁部からメモリカードの第2の側縁部までの距離の長さは1ミリメートルであり、公差は0．1ミリメートルである。図6の別のピンの第1の縁部および第2の縁部からメモリカードの第1の側縁部およびメモリカードの第2の側縁部までの距離の長さについては、上述のデータを参照されたい。

図6の角度から見ると、上から下に、メモリカードは第3の側縁部および第4の側縁部を有し、メモリカードの第4のデータ伝送ピン28は第3の縁部および第4の縁部を有し、メモリカードの接地信号ピン24は第3の縁部および第4の縁部を有し、メモリカードの制御信号ピン23は第3の縁部および第4の縁部を有し、メモリカードの第2のデータ伝送ピン26は第3の縁部および第4の縁部を有する。メモリカードの第4のデータ伝送ピン28の第3の縁部からメモリカードの第3の側縁部までの距離の最大長は0．2ミリメートルであり、メモリカードの第4のデータ伝送ピン28の第4の縁部からメモリカードの第3の側縁部までの距離の最大長は1．05ミリメートルである。メモリカードの接地信号ピン24の第3の縁部からメモリカードの第3の側縁部までの距離の最大長は1．4ミリメートルであり、メモリカードの接地信号ピン24の第4の縁部からメモリカードの第3の側縁部までの距離の最大長は2．6ミリメートルであり、公差は0．1ミリメートルである。メモリカードの制御信号ピン23の第3の縁部からメモリカードの第3の側縁部までの距離の最大長は3．35ミリメートルであり公差は0．1ミリメートルであり、メモリカードの制御信号ピン23の第4の縁部からメモリカードの第3の側縁部までの距離の最大長は5．25ミリメートルであり、公差は0．1ミリメートルである。メモリカードの第2のデータ伝送ピン26の第3の縁部からメモリカードの第3の側縁部までの距離の最大長は6．05ミリメートルであり公差は0．1ミリメートルであり、メモリカードの第2のデータ伝送ピン26の第4の縁部からメモリカードの第3の側縁部までの距離の最大長は7．95ミリメートルであり、公差は0．1ミリメートルである。メモリカードの第3の側縁部とメモリカードの第4の側縁部との間の距離は8．8ミリメートルであり、公差は0．1ミリメートルである。

図7は、本出願の一実施形態によるさらなるメモリカードの概略構成図である。図7に示されるように、図1に示される実施形態で提供されるメモリカードに基づいて、メモリカードは4つのデータ伝送ピンを備える。4つのデータ伝送ピンは、第1のデータ伝送ピン25、第2のデータ伝送ピン26、第3のデータ伝送ピン27、および第4のデータ伝送ピン28である。

メモリカードの第3のデータ伝送ピン27は、メモリカードのクロック信号ピン21とメモリカードの第2のデータ伝送ピン26との間に配置される。第3のデータ伝送ピン27は、メモリカードのクロック信号ピン21およびメモリカードの第2のデータ伝送ピン26から隔離される。第3のデータ伝送ピン27の中心点は、メモリカードのクロック信号ピン21の中心点と第2のデータ伝送ピン26の中心点との間の接続線に配置される。

メモリカードの第4のデータ伝送ピン28は、メモリカードの電源ピン22とメモリカードの接地信号ピン24との間に配置される。第4のデータ伝送ピン28は、メモリカードの電源ピン22およびメモリカードの接地信号ピン24から隔離される。第4のデータ伝送ピン28の中心点は、メモリカードの電源ピン22の中心点とメモリカードの接地信号ピン24の中心点との間の接続線に配置される。

本実施形態では、具体的には、上記のピン配置から、メモリカードのカード本体上の、3つのピン、すなわち、メモリカードのクロック信号ピン21、メモリカードの第1のデータ伝送ピン25、およびメモリカードの電源ピン22が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのクロック信号ピン31、リセット信号ピン32、および電源ピン33が配置される領域に対応することが分かる。

メモリカードのカード本体上の、3つのピン、すなわち、メモリカードの第2のデータ伝送ピン26、メモリカードの制御信号ピン23、およびメモリカードの接地信号ピン24が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのデータ伝送ピン34、プログラミング電圧／入力信号ピン35、および接地信号ピン36が配置される領域に対応する。

メモリカードの第3のデータ伝送ピン27は、メモリカードのクロック信号ピン21とメモリカードの第2のデータ伝送ピン26との間に配置される。場合により、メモリカードの第3のデータ伝送ピン27の中心点は、メモリカードのクロック信号ピン21の中心点とメモリカードの第2のデータ伝送ピン26の中心点との間の接続線に配置される。メモリカードの第4のデータ伝送ピン28は、メモリカードの電源ピン22とメモリカードの接地信号ピン24との間に配置される。場合により、メモリカードの第4のデータ伝送ピン28の中心点は、メモリカードの電源ピン22の中心点とメモリカードの接地信号ピン24の中心点との間の接続線に配置される。

例えば、図7の角度から見ると、左から右へ、メモリカードのクロック信号ピン21は、第1の縁部および第2の縁部を有し、メモリカードは、第1の側縁部および第2の側縁部を有し、メモリカードの第3のデータ伝送ピン27は第1の縁部および第2の縁部を有し、メモリカードの第2のデータ伝送ピン26は第1の縁部および第2の縁部を有する。メモリカードのクロック信号ピン21の第1の縁部からメモリカードの第1の側縁部までの距離の最大長は1．00ミリメートルであり、メモリカードのクロック信号ピン21の第2の縁部からメモリカードの第1の側縁部までの距離の最小長は3．00ミリメートルである。メモリカードの第3のデータ伝送ピン27の第1の縁部からメモリカードの第1の側縁部までの距離の最大長は4．81ミリメートルであり、メモリカードの第3のデータ伝送ピン27の第2の縁部からメモリカードの第1の側縁部までの距離の最小長は6．81ミリメートルである。メモリカードの第2のデータ伝送ピン26の第1の縁部からメモリカードの第1の側縁部までの距離の最大長は8．62ミリメートルであり、メモリカードの第2のデータ伝送ピン26の第2の縁部からメモリカードの第1の側縁部までの距離の最小長は10．02ミリメートルである。メモリカードの第1の側縁部とメモリカードの第2の側縁部との間の距離の値は12．30ミリメートルであり、公差は0．1ミリメートルである。メモリカードの第2のデータ伝送ピン26からメモリカードの第2の側縁部までの距離の長さは1．65ミリメートルであり、公差は0．1ミリメートルである。メモリカードの位置決めノッチの角度は45度である。図7の別のピンの第1の縁部および第2の縁部からそれぞれメモリカードの第1の側縁部およびメモリカードの第2の側縁部までの距離の長さについては、上述のデータを参照されたい。

図7の角度から見ると、上から下に、メモリカードは第3の側縁部および第4の側縁部を有し、メモリカードの第2のデータ伝送ピン26は第3の縁部および第4の縁部を有し、メモリカードの制御信号ピン23は第3の縁部および第4の縁部を有し、メモリカードの接地信号ピン24は第3の縁部および第4の縁部を有し、メモリカードの第4のデータ伝送ピン28は第3の縁部および第4の縁部を有し、メモリカードの第3のデータ伝送ピン27は第3の縁部および第4の縁部を有する。メモリカードの第4のデータ伝送ピン28の第3の縁部からメモリカードの第3の側縁部までの距離の最大長は0．81ミリメートルであり、メモリカードの第4のデータ伝送ピン28の第4の縁部からメモリカードの第3の側縁部までの距離の最小長は2．51ミリメートルである。メモリカードの第3のデータ伝送ピン27の第3の縁部からメモリカードの第3の側縁部までの距離の最大長は6．29ミリメートルであり、メモリカードの第3のデータ伝送ピン27の第4の縁部からメモリカードの第3の側縁部までの距離の最小長は7．99ミリメートルである。メモリカードの接地信号ピン24の第3の縁部からメモリカードの第3の側縁部までの距離の最大長は1．01ミリメートルであり、メモリカードの接地信号ピン24の第4の縁部からメモリカードの第3の側縁部までの距離の最小長は2．71ミリメートルである。メモリカードの制御信号ピン23の第3の縁部からメモリカードの第3の側縁部までの距離の最大長は3．55ミリメートルであり、メモリカードの制御信号ピン23の第4の縁部からメモリカードの第3の側縁部までの距離の最小長は5．25ミリメートルである。メモリカードの第2のデータ伝送ピン26の第3の縁部からメモリカードの第3の側縁部までの距離の最大長は6．09ミリメートルであり、メモリカードの第2のデータ伝送ピン26の第4の縁部からメモリカードの第3の側縁部までの距離の最小長は7．79ミリメートルである。メモリカードの第3の側縁部とメモリカードの第4の側縁部との間の距離の値は8．80ミリメートルであり、公差は0．1ミリメートルである。

本実施形態では、「対応する」は、マッピング関係とも呼ばれ得る。例えば、メモリカードのカード本体上の、メモリカードの電源ピン22が配置される領域が、Nano－SIMカードのカード本体上の、Nano－SIMカードの電源ピン33が配置される領域に対応することは、メモリカードの電源ピン22がNano－SIMカードの電源ピン33にマッピングされることを意味する。具体的には、メモリカードの電源ピン22とNano－SIMカードの電源ピン33とは、Nano－SIMカードホルダの同じばねに対応する／マッピングされる。

図8は、本出願の一実施形態によるまたさらなるメモリカードの概略構成図である。図8に示されるように、図1に示される実施形態で提供されるメモリカードに基づいて、メモリカードは4つのデータ伝送ピンを備える。4つのデータ伝送ピンは、第1のデータ伝送ピン25、第2のデータ伝送ピン26、第3のデータ伝送ピン27、および第4のデータ伝送ピン28である。

メモリカードのカード本体上の、メモリカードの第2のデータ伝送ピン26が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのクロック信号ピン31が配置される領域に対応する。

メモリカードのカード本体上の、メモリカードの制御信号ピン23が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのリセット信号ピン32が配置される領域に対応する。

メモリカードの第3のデータ伝送ピン27は、メモリカードの電源ピン22に隣接し、それから隔離される。メモリカードのカード本体上の、メモリカードの第3のデータ伝送ピン27および電源ピン22が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードの電源ピン33が配置される領域に対応する。第3のデータ伝送ピン27は、メモリカードの制御信号ピン23に隣接する。

メモリカードのカード本体上の、メモリカードのクロック信号ピン21が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのデータ伝送ピン34が配置される領域に対応する。

メモリカードのカード本体上の、メモリカードの第1のデータ伝送ピン25が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのプログラミング電圧／入力信号ピン35が配置される領域に対応する。

メモリカードの第4のデータ伝送ピン28は、メモリカードの接地信号ピン24に隣接し、それから隔離される。メモリカードのカード本体上の、メモリカードの第4のデータ伝送ピン28および接地信号ピン24が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードの接地信号ピン36が配置される領域に対応する。第4のデータ伝送ピン28は、メモリカードの第1のデータ伝送ピン25に隣接する。

本実施形態では、具体的には、メモリカードのカード本体上の、4つのピン、すなわち、メモリカードの第2のデータ伝送ピン26、メモリカードの制御信号ピン23、メモリカードの第3のデータ伝送ピン27、およびメモリカードの電源ピン22が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのクロック信号ピン31、リセット信号ピン32、および電源ピン33が配置される領域に対応する。メモリカードの第3のデータ伝送ピン27およびメモリカードの電源ピン22は、Nano－SIMカードの電源ピン33の領域を2つのピンに分割することにより得られることが分かる。メモリカードの第3のデータ伝送ピン27およびメモリカードの電源ピン22の形状およびサイズは限定されない。加えて、メモリカードの第2のデータ伝送ピン26およびメモリカードの制御信号ピン23の形状およびサイズは限定されない。

さらに、メモリカードのカード本体上の、4つのピン、すなわち、メモリカードのクロック信号ピン21、メモリカードの第1のデータ伝送ピン25、メモリカードの第4のデータ伝送ピン28、およびメモリカードの接地信号ピン24が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのデータ伝送ピン34、プログラミング電圧／入力信号ピン35、および接地信号ピン36が配置される領域に対応する。メモリカードの第4のデータ伝送ピン28およびメモリカードの接地信号ピン24は、Nano－SIMカードの接地信号ピン36の領域を2つのピンに分割することにより得られることが分かる。メモリカードの第4のデータ伝送ピン28およびメモリカードの接地信号ピン24の形状およびサイズは限定されない。加えて、メモリカードのクロック信号ピン21およびメモリカードの第1のデータ伝送ピン25の形状およびサイズは限定されない。

本実施形態では、「対応する」は、マッピング関係とも呼ばれ得る。例えば、メモリカードのカード本体上の、メモリカードの第2のデータ伝送ピン26が配置される領域が、Nano－SIMカードのカード本体上の、Nano－SIMカードのクロック信号ピン31が配置される領域に対応することは、メモリカードの第2のデータ伝送ピン26がNano－SIMカードのクロック信号ピン31にマッピングされることを意味する。具体的には、メモリカードの第2のデータ伝送ピン26とNano－SIMカードのクロック信号ピン31とは、Nano－SIMカードホルダの同じばねに対応する／マッピングされる。

図9は、本出願の一実施形態によるまたさらなるメモリカードの概略構成図である。図9に示されるように、図1に示される実施形態で提供されるメモリカードに基づいて、メモリカードは4つのデータ伝送ピンを備える。4つのデータ伝送ピンは、第1のデータ伝送ピン25、第2のデータ伝送ピン26、第3のデータ伝送ピン27、および第4のデータ伝送ピン28である。

メモリカードのカード本体上の、メモリカードの制御信号ピン23が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのリセット信号ピン32が配置される領域に対応する。メモリカードのクロック信号ピンは、メモリカードの制御信号ピン23に隣接する。

メモリカードのカード本体上の、メモリカードの接地信号ピン24が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードの電源ピン33が配置される領域に対応する。

メモリカードのカード本体上の、メモリカードの第1のデータ伝送ピン25が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのプログラミング電圧／入力信号ピン35が配置される領域に対応する。第2のデータ伝送ピン26は、第1のデータ伝送ピン25に隣接する。

メモリカードのカード本体上の、メモリカードの電源ピン22が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードの接地信号ピン36が配置される領域に対応する。

本実施形態では、具体的には、上記のピン配置から、メモリカードのカード本体上の、4つのピン、すなわち、メモリカードの第3のデータ伝送ピン27、メモリカードのクロック信号ピン21、メモリカードの制御信号ピン23、およびメモリカードの接地信号ピン24が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのクロック信号ピン31、リセット信号ピン32、および電源ピン33が配置される領域に対応することが分かる。メモリカードの第3のデータ伝送ピン27およびメモリカードのクロック信号ピン21は、Nano－SIMカードのクロック信号ピン31の領域を2つのピンに分割することにより得られることが分かる。メモリカードの第3のデータ伝送ピン27およびメモリカードのクロック信号ピン21の形状およびサイズは限定されない。加えて、加えて、メモリカードの制御信号ピン23およびメモリカードの接地信号ピン24の形状およびサイズは限定されない。

メモリカードのカード本体上の、4つのピン、すなわち、メモリカードの第4のデータ伝送ピン28、メモリカードの第2のデータ伝送ピン26、メモリカードの第1のデータ伝送ピン25、およびメモリカードの電源ピン22が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのデータ伝送ピン34、プログラミング電圧／入力信号ピン35、および接地信号ピン36が配置される領域に対応する。メモリカードの第4のデータ伝送ピン28およびメモリカードの第2のデータ伝送ピン26は、Nano－SIMカードのデータ伝送ピン34の領域を2つのピンに分割することにより得られることが分かる。メモリカードの第4のデータ伝送ピン28およびメモリカードの第2のデータ伝送ピン26の形状およびサイズは限定されない。加えて、メモリカードの第1のデータ伝送ピン25およびメモリカードの電源ピン22の形状およびサイズは限定されない。

本実施形態では、「対応する」は、マッピング関係とも呼ばれ得る。例えば、メモリカードのカード本体上の、メモリカードの接地信号ピン24が配置される領域が、Nano－SIMカードのカード本体上の、Nano－SIMカードの電源ピン33が配置される領域に対応することは、メモリカードの接地信号ピン24がNano－SIMカードの電源ピン33にマッピングされることを意味する。具体的には、メモリカードの接地信号ピン24とNano－SIMカードの電源ピン3とは、Nano－SIMカードホルダの同じばねに対応する／マッピングされる。

図10は、本出願の一実施形態によるまたさらなるメモリカードの概略構成図である。図10に示されるように、図1に示される実施形態で提供されるメモリカードに基づいて、メモリカードは4つのデータ伝送ピンを備える。4つのデータ伝送ピンは、第1のデータ伝送ピン25、第2のデータ伝送ピン26、第3のデータ伝送ピン27、および第4のデータ伝送ピン28である。

メモリカードの第1のデータ伝送ピン25は、メモリカードの第3のデータ伝送ピン27に隣接し、それから隔離される。メモリカードのカード本体上の、第1のデータ伝送ピン25および第3のデータ伝送ピン27が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのリセット信号ピン32が配置される領域に対応する。第1のデータ伝送ピン25は、メモリカードの第2のデータ伝送ピン26に隣接する。

メモリカードの制御信号ピン23は、メモリカードの第4のデータ伝送ピン28に隣接し、それから隔離される。メモリカードのカード本体上の、メモリカードの制御信号ピン23および第4のデータ伝送ピン28が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのプログラミング電圧／入力信号ピン35が配置される領域に対応する。メモリカードの制御信号ピン23は、メモリカードのクロック信号ピン21に隣接する。

本実施形態では、具体的には、上記のピン配置から、メモリカードのカード本体上の、4つのピン、すなわち、メモリカードの第2のデータ伝送ピン26、メモリカードの第1のデータ伝送ピン25、メモリカードの第3のデータ伝送ピン27、およびメモリカードの接地信号ピン24が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのクロック信号ピン31、リセット信号ピン32、および電源ピン33が配置される領域に対応することが分かる。メモリカードの第1のデータ伝送ピン25およびメモリカードの第3のデータ伝送ピン27は、Nano－SIMカードのリセット信号ピン32の領域を2つのピンに分割することにより得られることが分かる。メモリカードの第1のデータ伝送ピン25およびメモリカードの第3のデータ伝送ピン27の形状およびサイズは限定されない。加えて、メモリカードの第2のデータ伝送ピン26およびメモリカードの接地信号ピン24の形状およびサイズは限定されない。

メモリカードのカード本体上の、4つのピン、すなわち、メモリカードのクロック信号ピン21、メモリカードの制御信号ピン23、メモリカードの第4のデータ伝送ピン28、およびメモリカードの電源ピン22が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのデータ伝送ピン34、プログラミング電圧／入力信号ピン35、および接地信号ピン36が配置される領域に対応する。メモリカードの制御信号ピン23およびメモリカードの第4のデータ伝送ピン28は、Nano－SIMカードのプログラミング電圧／入力信号ピン35の領域を2つのピンに分割することにより得られることが分かる。メモリカードの制御信号ピン23およびメモリカードの第4のデータ伝送ピン28の形状およびサイズは限定されない。加えて、メモリカードのクロック信号ピン21およびメモリカードの電源ピン22の形状およびサイズは限定されない。

加えて、本実施形態では、メモリカードのピン（または接点、または接続端子）間に間隔があってもよく、したがって、メモリカードのワイヤがこれらの間隔の表面上に配置されてもよい、または間隔がなくてもよく、したがって、メモリカードのワイヤがメモリカードのカード本体の内側にあってもよい。本実施形態では、「対応する」は、マッピング関係とも呼ばれ得る。上述の実施形態の説明を参照されたい。

図11は、本出願の一実施形態によるさらにまた別のメモリカードの概略構成図である。図11に示されるように、図1に示される実施形態で提供されるメモリカードに基づいて、メモリカードは4つのデータ伝送ピンを備える。4つのデータ伝送ピンは、第1のデータ伝送ピン25、第2のデータ伝送ピン26、第3のデータ伝送ピン27、および第4のデータ伝送ピン28である。

メモリカードの第3のデータ伝送ピン27は、メモリカードの電源ピン22に隣接し、それから隔離される。メモリカードのカード本体上の、メモリカードの第3のデータ伝送ピン27および電源ピン22が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードの電源ピン33が配置される領域に対応する。メモリカードの電源ピン22は、メモリカードの制御信号ピン23に隣接する。メモリカードの電源ピン22の面積は、メモリカードの第3のデータ伝送ピン27の面積より大きい。

メモリカードのカード本体上の、メモリカードの第1のデータ伝送ピンが配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのプログラミング電圧／入力信号ピン35が配置される領域に対応する。

メモリカードの第4のデータ伝送ピン28は、メモリカードの接地信号ピン24に隣接し、それから隔離される。メモリカードのカード本体上の、メモリカードの第4のデータ伝送ピン28および接地信号ピン24が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードの接地信号ピン36が配置される領域に対応する。メモリカードの接地信号ピン24は、メモリカードの第1のデータ伝送ピンに隣接する。メモリカードの接地信号ピン24の面積は、メモリカードの第4のデータ伝送ピン28の面積より大きい。

本実施形態では、具体的には、上記のピン配置から、メモリカードのカード本体上の、4つのピン、すなわち、メモリカードの第2のデータ伝送ピン26、メモリカードの制御信号ピン23、メモリカードの電源ピン22、およびメモリカードの第3のデータ伝送ピン27が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのクロック信号ピン31、リセット信号ピン32、および電源ピン33が配置される領域に対応することが分かる。メモリカードの電源ピン22およびメモリカードの第3のデータ伝送ピン27は、Nano－SIMカードの電源ピン33の領域を2つのピンに分割することにより得られることが分かる。メモリカードの電源ピン22は、メモリカードの制御信号ピン23に隣接する。メモリカードの電源ピン22およびメモリカードの第3のデータ伝送ピン27の形状およびサイズは限定されない。加えて、メモリカードの第2のデータ伝送ピン26およびメモリカードの制御信号ピン23の形状およびサイズは限定されない。

メモリカードのカード本体上の、4つのピン、すなわち、メモリカードのクロック信号ピン21、メモリカードの第1のデータ伝送ピン25、メモリカードの接地信号ピン24、およびメモリカードの第4のデータ伝送ピン28が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのデータ伝送ピン34、プログラミング電圧／入力信号ピン35、および接地信号ピン36が配置される領域に対応する。メモリカードの接地信号ピン24およびメモリカードの第4のデータ伝送ピン28は、Nano－SIMカードの接地信号ピン36の領域を2つのピンに分割することにより得られることが分かる。本実施形態では、メモリカードの接地信号ピン24は、メモリカードの第1のデータ伝送ピン25に隣接する。メモリカードの接地信号ピン24およびメモリカードの第4のデータ伝送ピン28の形状およびサイズは限定されない。加えて、メモリカードのクロック信号ピン21およびメモリカードの第1のデータ伝送ピン25の形状およびサイズは限定されない。

図12は、本出願の一実施形態によるさらにまた別のメモリカードの概略構成図である。図12に示されるように、図1に示される実施形態で提供されるメモリカードに基づいて、メモリカードは4つのデータ伝送ピンを備える。4つのデータ伝送ピンは、第1のデータ伝送ピン25、第2のデータ伝送ピン26、第3のデータ伝送ピン27、および第4のデータ伝送ピン28である。

メモリカードの第4のデータ伝送ピン28は、メモリカードのクロック信号ピン21とメモリカードの第2のデータ伝送ピン26との間に配置される。第4のデータ伝送ピン28は、メモリカードのクロック信号ピン21およびメモリカードの第2のデータ伝送ピン26から隔離される。第4のデータ伝送ピン28の中心点は、メモリカードのクロック信号ピン21の中心点と第2のデータ伝送ピン26の中心点との間の接続線に配置される。

メモリカードの第3のデータ伝送ピン27は、メモリカードの電源ピン22とメモリカードの接地信号ピン24との間に配置される。第3のデータ伝送ピン27は、メモリカードの電源ピン22およびメモリカードの接地信号ピン24から隔離される。第3のデータ伝送ピン27の中心点は、メモリカードの電源ピン22の中心点とメモリカードの接地信号ピン24の中心点との間の接続線に配置される。

メモリカードの第4のデータ伝送ピン28は、メモリカードのクロック信号ピン21とメモリカードの第2のデータ伝送ピン26との間に配置される。場合により、メモリカードの第4のデータ伝送ピン28の中心点は、メモリカードのクロック信号ピン21の中心点とメモリカードの第2のデータ伝送ピン26の中心点との間の接続線に配置される。メモリカードの第3のデータ伝送ピン27は、メモリカードの電源ピン22とメモリカードの接地信号ピン24との間に配置される。場合により、メモリカードの第3のデータ伝送ピン27の中心点は、メモリカードの電源ピン22の中心点とメモリカードの接地信号ピン24の中心点との間の接続線に配置される。

図13は、本出願の一実施形態によるさらにまた別のメモリカードの概略構成図である。図13に示されるように、図1に示される実施形態で提供されるメモリカードに基づいて、メモリカードは4つのデータ伝送ピンを備える。4つのデータ伝送ピンは、第1のデータ伝送ピン25、第2のデータ伝送ピン26、第3のデータ伝送ピン27、および第4のデータ伝送ピン28である。

メモリカードのカード本体上の、メモリカードの第1のデータ伝送ピン25が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのクロック信号ピン31が配置される領域に対応する。

メモリカードのカード本体上の、メモリカードのクロック信号ピン21が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのリセット信号ピン32が配置される領域に対応する。

メモリカードの第3のデータ伝送ピン27は、メモリカードの電源ピン22に隣接し、それから隔離される。メモリカードのカード本体上の、メモリカードの第3のデータ伝送ピン27および電源ピン22が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードの電源ピン33が配置される領域に対応する。第3のデータ伝送ピン27は、メモリカードのクロック信号ピン21に隣接する。

メモリカードのカード本体上の、メモリカードの制御信号ピン23が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのデータ伝送ピン34が配置される領域に対応する。

メモリカードのカード本体上の、メモリカードの第2のデータ伝送ピン26が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのプログラミング電圧／入力信号ピン35が配置される領域に対応する。

メモリカードの第4のデータ伝送ピン28は、メモリカードの接地信号ピン24に隣接し、それから隔離される。メモリカードのカード本体上の、メモリカードの第4のデータ伝送ピン28および接地信号ピン24が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードの接地信号ピン36が配置される領域に対応する。第4のデータ伝送ピン28は、メモリカードの第2のデータ伝送ピン26に隣接する。

本実施形態では、具体的には、上記のピン配置から、メモリカードのカード本体上の、4つのピン、すなわち、メモリカードの第1のデータ伝送ピン25、メモリカードのクロック信号ピン21、メモリカードの第3のデータ伝送ピン27、およびメモリカードの電源ピン22が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのクロック信号ピン31、リセット信号ピン32、および電源ピン33が配置される領域に対応することが分かる。メモリカードの第3のデータ伝送ピン27およびメモリカードの電源ピン22は、Nano－SIMカードの電源ピン33の領域を2つのピンに分割することにより得られることが分かる。メモリカードの第3のデータ伝送ピン27およびメモリカードの電源ピン22の形状およびサイズは限定されない。加えて、メモリカードの第1のデータ伝送ピン25およびメモリカードのクロック信号ピン21の形状およびサイズは限定されない。

メモリカードのカード本体上の、4つのピン、すなわち、メモリカードの制御信号ピン23、メモリカードの第2のデータ伝送ピン26、メモリカードの第4のデータ伝送ピン28、およびメモリカードの接地信号ピン24が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのデータ伝送ピン34、プログラミング電圧／入力信号ピン35、および接地信号ピン36が配置される領域に対応する。メモリカードの第4のデータ伝送ピン28およびメモリカードの接地信号ピン24は、Nano－SIMカードの接地信号ピン36の領域を2つのピンに分割することにより得られることが分かる。メモリカードの第4のデータ伝送ピン28およびメモリカードの接地信号ピン24の形状およびサイズは限定されない。加えて、メモリカードの制御信号ピン23およびメモリカードの第2のデータ伝送ピン26の形状およびサイズは限定されない。

図14は、本出願の一実施形態によるさらにまた別のメモリカードの概略構成図である。図14に示されるように、図1に示される実施形態で提供されるメモリカードに基づいて、メモリカードは4つのデータ伝送ピンを備える。4つのデータ伝送ピンは、第1のデータ伝送ピン25、第2のデータ伝送ピン26、第3のデータ伝送ピン27、および第4のデータ伝送ピン28である。

メモリカードの第3のデータ伝送ピン27は、メモリカードの電源ピン22に隣接し、それから隔離される。メモリカードのカード本体上の、メモリカードの第3のデータ伝送ピン27および電源ピン22が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードの電源ピン33が配置される領域に対応する。メモリカードの電源ピン22は、メモリカードのクロック信号ピン21に隣接する。メモリカードの電源ピン22の面積は、メモリカードの第3のデータ伝送ピン27の面積より大きい。

メモリカードの第4のデータ伝送ピン28は、メモリカードの接地信号ピン24に隣接し、それから隔離される。メモリカードのカード本体上の、メモリカードの第4のデータ伝送ピン28および接地信号ピン24が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードの接地信号ピン36が配置される領域に対応する。メモリカードの接地信号ピン24は、メモリカードの第2のデータ伝送ピン26に隣接する。メモリカードの接地信号ピン24の面積は、メモリカードの第4のデータ伝送ピン28の面積より大きい。

本実施形態では、具体的には、上記のピン配置から、メモリカードのカード本体上の、4つのピン、すなわち、メモリカードの第1のデータ伝送ピン25、メモリカードのクロック信号ピン21、メモリカードの電源ピン22、およびメモリカードの第3のデータ伝送ピン27が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのクロック信号ピン31、リセット信号ピン32、および電源ピン33が配置される領域に対応することが分かる。メモリカードの電源ピン22およびメモリカードの第3のデータ伝送ピン27は、Nano－SIMカードの電源ピン33の領域を2つのピンに分割することにより得られることが分かる。メモリカードの電源ピン22は、メモリカードのクロック信号ピン21に隣接する。メモリカードの電源ピン22およびメモリカードの第3のデータ伝送ピン27の形状およびサイズは限定されない。加えて、メモリカードの第1のデータ伝送ピン25およびメモリカードのクロック信号ピン21の形状およびサイズは限定されない。

メモリカードのカード本体上の、4つのピン、すなわち、メモリカードの制御信号ピン23、メモリカードの第2のデータ伝送ピン26、メモリカードの接地信号ピン24、およびメモリカードの第4のデータ伝送ピン28が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのデータ伝送ピン34、プログラミング電圧／入力信号ピン35、および接地信号ピン36が配置される領域に対応する。メモリカードの接地信号ピン24およびメモリカードの第4のデータ伝送ピン28は、Nano－SIMカードの接地信号ピン36の領域を2つのピンに分割することにより得られることが分かる。本実施形態では、メモリカードの接地信号ピン24は、メモリカードの第2のデータ伝送ピン26に隣接する。メモリカードの接地信号ピン24およびメモリカードの第4のデータ伝送ピン28の形状およびサイズは限定されない。加えて、メモリカードの制御信号ピン23およびメモリカードの第2のデータ伝送ピン26の形状およびサイズは限定されない。

図15は、本出願の一実施形態によるさらにまた別のメモリカードの概略構成図である。図15に示されるように、図1に示される実施形態で提供されるメモリカードに基づいて、メモリカードは4つのデータ伝送ピンを備える。4つのデータ伝送ピンは、第1のデータ伝送ピン25、第2のデータ伝送ピン26、第3のデータ伝送ピン27、および第4のデータ伝送ピン28である。

メモリカードのカード本体上の、メモリカードの第1のデータ伝送ピン25が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのリセット信号ピン32が配置される領域に対応する。メモリカードの第3のデータ伝送ピン27は、第1のデータ伝送ピン25に隣接する。

メモリカードのカード本体上の、メモリカードの制御信号ピン23が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのプログラミング電圧／入力信号ピン35が配置される領域に対応する。メモリカードの第4のデータ伝送ピン28は、メモリカードの制御信号ピン23に隣接する。

本実施形態では、具体的には、上記のピン配置から、メモリカードのカード本体上の、4つのピン、すなわち、メモリカードのクロック信号ピン21、メモリカードの第3のデータ伝送ピン27、メモリカードの第1のデータ伝送ピン25、およびメモリカードの電源ピン22が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのクロック信号ピン31、リセット信号ピン32、および電源ピン33が配置される領域に対応することが分かる。メモリカードの第3のデータ伝送ピン27およびメモリカードのクロック信号ピン21は、Nano－SIMカードのクロック信号ピン31の領域を2つのピンに分割することにより得られることが分かる。メモリカードの第3のデータ伝送ピン27およびメモリカードのクロック信号ピン21の形状およびサイズは限定されない。加えて、メモリカードの第1のデータ伝送ピン25およびメモリカードの電源ピン22の形状およびサイズは限定されない。

メモリカードのカード本体上の、4つのピン、すなわち、メモリカードの第2のデータ伝送ピン26、メモリカードの第4のデータ伝送ピン28、メモリカードの制御信号ピン23、およびメモリカードの接地信号ピン24が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのデータ伝送ピン34、プログラミング電圧／入力信号ピン35、および接地信号ピン36が配置される領域に対応する。メモリカードの第4のデータ伝送ピン28およびメモリカードの第2のデータ伝送ピン26は、Nano－SIMカードのデータ伝送ピン34の領域を2つのピンに分割することにより得られることが分かる。メモリカードの第4のデータ伝送ピン28およびメモリカードの第2のデータ伝送ピン26の形状およびサイズは限定されない。加えて、加えて、メモリカードの制御信号ピン23およびメモリカードの接地信号ピン24の形状およびサイズは限定されない。

図16は、本出願の一実施形態によるさらにまた別のメモリカードの概略構成図である。図16に示されるように、図1に示される実施形態で提供されるメモリカードに基づいて、メモリカードは4つのデータ伝送ピンを備える。4つのデータ伝送ピンは、第1のデータ伝送ピン25、第2のデータ伝送ピン26、第3のデータ伝送ピン27、および第4のデータ伝送ピン28である。

メモリカードのカード本体上の、メモリカードの制御信号ピン23が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのリセット信号ピン32が配置される領域に対応する。メモリカードの第3のデータ伝送ピン27は、メモリカードの制御信号ピン23に隣接する。

メモリカードのカード本体上の、メモリカードの第1のデータ伝送ピン25が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのプログラミング電圧／入力信号ピン35が配置される領域に対応する。メモリカードの第4のデータ伝送ピン28は、第1のデータ伝送ピン25に隣接する。

本実施形態では、具体的には、上記のピン配置から、メモリカードのカード本体上の、4つのピン、すなわち、メモリカードのクロック信号ピン21、メモリカードの第3のデータ伝送ピン27、メモリカードの制御信号ピン23、およびメモリカードの接地信号ピン24が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのクロック信号ピン31、リセット信号ピン32、および電源ピン33が配置される領域に対応することが分かる。メモリカードの第3のデータ伝送ピン27およびメモリカードのクロック信号ピン21は、Nano－SIMカードのクロック信号ピン31の領域を2つのピンに分割することにより得られることが分かる。メモリカードの第3のデータ伝送ピン27およびメモリカードのクロック信号ピン21の形状およびサイズは限定されない。加えて、加えて、メモリカードの制御信号ピン23およびメモリカードの接地信号ピン24の形状およびサイズは限定されない。

メモリカードのカード本体上の、4つのピン、すなわち、メモリカードの第2のデータ伝送ピン26、メモリカードの第4のデータ伝送ピン28、メモリカードの第1のデータ伝送ピン25、およびメモリカードの電源ピン22が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのデータ伝送ピン34、プログラミング電圧／入力信号ピン35、および接地信号ピン36が配置される領域に対応する。メモリカードの第4のデータ伝送ピン28およびメモリカードの第2のデータ伝送ピン26は、Nano－SIMカードのデータ伝送ピン34の領域を2つのピンに分割することにより得られることが分かる。メモリカードの第4のデータ伝送ピン28およびメモリカードの第2のデータ伝送ピン26の形状およびサイズは限定されない。加えて、メモリカードの第1のデータ伝送ピン25およびメモリカードの電源ピン22の形状およびサイズは限定されない。

図17は、本出願の一実施形態によるさらにまた別のメモリカードの概略構成図である。図17に示されるように、図1に示される実施形態で提供されるメモリカードに基づいて、メモリカードは4つのデータ伝送ピンを備える。4つのデータ伝送ピンは、第1のデータ伝送ピン25、第2のデータ伝送ピン26、第3のデータ伝送ピン27、および第4のデータ伝送ピン28である。

メモリカードのカード本体上の、メモリカードの第1のデータ伝送ピン25が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのプログラミング電圧／入力信号ピン35が配置される領域に対応する。メモリカードの第2のデータ伝送ピン26は、第1のデータ伝送ピン25に隣接する。

図18は、本出願の一実施形態によるさらにまた別のメモリカードの概略構成図である。図18に示されるように、図1に示される実施形態で提供されるメモリカードに基づいて、メモリカードは4つのデータ伝送ピンを備える。4つのデータ伝送ピンは、第1のデータ伝送ピン25、第2のデータ伝送ピン26、第3のデータ伝送ピン27、および第4のデータ伝送ピン28である。

メモリカードのカード本体上の、メモリカードの制御信号ピン23が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのリセット信号ピン32が配置される領域に対応する。メモリカードのクロック信号ピン21は、メモリカードの制御信号ピン23に隣接する。

図19は、本出願の一実施形態によるさらにまた別のメモリカードの概略構成図である。図19に示されるように、図1に示される実施形態で提供されるメモリカードに基づいて、メモリカードは4つのデータ伝送ピンを備える。4つのデータ伝送ピンは、第1のデータ伝送ピン25、第2のデータ伝送ピン26、第3のデータ伝送ピン27、および第4のデータ伝送ピン28である。

メモリカードの第1のデータ伝送ピン25は、メモリカードの第3のデータ伝送ピン27に隣接し、それから隔離される。メモリカードのカード本体上の、第1のデータ伝送ピン25および第3のデータ伝送ピン27が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのリセット信号ピン32が配置される領域に対応する。メモリカードの第3のデータ伝送ピン27は、メモリカードのクロック信号ピン21に隣接する。

メモリカードの制御信号ピン23は、メモリカードの第4のデータ伝送ピン28に隣接し、それから隔離される。メモリカードのカード本体上の、メモリカードの制御信号ピン23および第4のデータ伝送ピン28が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのプログラミング電圧／入力信号ピン35が配置される領域に対応する。メモリカードの第4のデータ伝送ピン28は、メモリカードの第2のデータ伝送ピン26に隣接する。

本実施形態では、具体的には、上記のピン配置から、メモリカードのカード本体上の、4つのピン、すなわち、メモリカードのクロック信号ピン21、メモリカードの第3のデータ伝送ピン27、メモリカードの第1のデータ伝送ピン25、およびメモリカードの電源ピン22が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのクロック信号ピン31、リセット信号ピン32、および電源ピン33が配置される領域に対応することが分かる。メモリカードの第1のデータ伝送ピン25およびメモリカードの第3のデータ伝送ピン27は、Nano－SIMカードのリセット信号ピン32の領域を2つのピンに分割することにより得られることが分かる。メモリカードの第1のデータ伝送ピン25およびメモリカードの第3のデータ伝送ピン27の形状およびサイズは限定されない。加えて、メモリカードのクロック信号ピン21およびメモリカードの電源ピン22の形状およびサイズは限定されない。

メモリカードのカード本体上の、4つのピン、すなわち、メモリカードの第2のデータ伝送ピン26、メモリカードの第4のデータ伝送ピン28、メモリカードの制御信号ピン23、およびメモリカードの接地信号ピン24が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのデータ伝送ピン34、プログラミング電圧／入力信号ピン35、および接地信号ピン36が配置される領域に対応する。メモリカードの制御信号ピン23およびメモリカードの第4のデータ伝送ピン28は、Nano－SIMカードのプログラミング電圧／入力信号ピン35の領域を2つのピンに分割することにより得られることが分かる。メモリカードの制御信号ピン23およびメモリカードの第4のデータ伝送ピン28の形状およびサイズは限定されない。加えて、メモリカードの第2のデータ伝送ピン26およびメモリカードの接地信号ピン24の形状およびサイズは限定されない。

図20は、本出願の一実施形態によるさらにまた別のメモリカードの概略構成図である。図20に示されるように、図1に示される実施形態で提供されるメモリカードに基づいて、メモリカードは4つのデータ伝送ピンを備える。4つのデータ伝送ピンは、第1のデータ伝送ピン25、第2のデータ伝送ピン26、第3のデータ伝送ピン27、および第4のデータ伝送ピン28である。

メモリカードの第1のデータ伝送ピン25は、メモリカードの第3のデータ伝送ピン27に隣接し、それから隔離される。メモリカードのカード本体上の、第1のデータ伝送ピン25および第3のデータ伝送ピン27が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのリセット信号ピン32が配置される領域に対応する。メモリカードの第3のデータ伝送ピン27は、メモリカードの第2のデータ伝送ピン26に隣接する。

メモリカードの制御信号ピン23は、メモリカードの第4のデータ伝送ピン28に隣接し、それから隔離される。メモリカードのカード本体上の、メモリカードの制御信号ピン23および第4のデータ伝送ピン28が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのプログラミング電圧／入力信号ピン35が配置される領域に対応する。メモリカードの第4のデータ伝送ピン28は、メモリカードのクロック信号ピン21に隣接する。

本実施形態では、具体的には、上記のピン配置から、メモリカードのカード本体上の、4つのピン、すなわち、メモリカードの第2のデータ伝送ピン26、メモリカードの第3のデータ伝送ピン27、メモリカードの第1のデータ伝送ピン25、およびメモリカードの接地信号ピン24が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのクロック信号ピン31、リセット信号ピン32、および電源ピン33が配置される領域に対応することが分かる。メモリカードの第1のデータ伝送ピン25およびメモリカードの第3のデータ伝送ピン27は、Nano－SIMカードのリセット信号ピン32の領域を2つのピンに分割することにより得られることが分かる。メモリカードの第1のデータ伝送ピン25およびメモリカードの第3のデータ伝送ピン27の形状およびサイズは限定されない。加えて、メモリカードの第2のデータ伝送ピン26およびメモリカードの接地信号ピン24の形状およびサイズは限定されない。

メモリカードのカード本体上の、4つのピン、すなわち、メモリカードのクロック信号ピン21、メモリカードの第4のデータ伝送ピン28、メモリカードの制御信号ピン23、およびメモリカードの電源ピン22が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのデータ伝送ピン34、プログラミング電圧／入力信号ピン35、および接地信号ピン36が配置される領域に対応する。メモリカードの制御信号ピン23およびメモリカードの第4のデータ伝送ピン28は、Nano－SIMカードのプログラミング電圧／入力信号ピン35の領域を2つのピンに分割することにより得られることが分かる。メモリカードの制御信号ピン23およびメモリカードの第4のデータ伝送ピン28の形状およびサイズは限定されない。加えて、メモリカードのクロック信号ピン21およびメモリカードの電源ピン22の形状およびサイズは限定されない。

図21は、本出願の一実施形態によるさらにまた別のメモリカードの概略構成図である。図21に示されるように、図1に示される実施形態で提供されるメモリカードに基づいて、メモリカードは4つのデータ伝送ピンを備える。4つのデータ伝送ピンは、第1のデータ伝送ピン25、第2のデータ伝送ピン26、第3のデータ伝送ピン27、および第4のデータ伝送ピン28である。

メモリカードのカード本体上の、メモリカードの接地信号ピン24が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードの電源ピン33が配置される領域に対応する。メモリカードの第3のデータ伝送ピン27は、メモリカードの接地信号ピン24に隣接する。

メモリカードのカード本体上の、メモリカードの電源ピン22が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードの接地信号ピン36が配置される領域に対応する。メモリカードの制御信号ピン23は、メモリカードの電源ピン22に接続される。

図22は、本出願の一実施形態によるさらにまた別のメモリカードの概略構成図である。図22に示されるように、図1に示される実施形態で提供されるメモリカードに基づいて、メモリカードは4つのデータ伝送ピンを備える。4つのデータ伝送ピンは、第1のデータ伝送ピン25、第2のデータ伝送ピン26、第3のデータ伝送ピン27、および第4のデータ伝送ピン28である。

メモリカードのカード本体上の、メモリカードの接地信号ピン24が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードの電源ピン33が配置される領域に対応する。メモリカードの第1のデータ伝送ピン25は、メモリカードの接地信号ピン24に隣接する。

メモリカードのカード本体上の、メモリカードの電源ピン22が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードの接地信号ピン36が配置される領域に対応する。メモリカードの第4のデータ伝送ピン28は、メモリカードの電源ピン22に隣接する。

図23は、本出願の一実施形態によるさらにまた別のメモリカードの概略構成図である。図23に示されるように、図1に示される実施形態で提供されるメモリカードに基づいて、メモリカードは4つのデータ伝送ピンを備える。4つのデータ伝送ピンは、第1のデータ伝送ピン25、第2のデータ伝送ピン26、第3のデータ伝送ピン27、および第4のデータ伝送ピン28である。

メモリカードのカード本体上の、メモリカードの電源ピン22が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのクロック信号ピン31が配置される領域に対応する。

メモリカードのカード本体上の、メモリカードのクロック信号ピン21が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードの電源ピン33が配置される領域に対応する。

メモリカードの第3のデータ伝送ピン27は、メモリカードの電源ピン22とメモリカードの第2のデータ伝送ピン26との間に配置される。第3のデータ伝送ピン27は、メモリカードの電源ピン22およびメモリカードの第2のデータ伝送ピン26から隔離される。第3のデータ伝送ピン27の中心点は、メモリカードの電源ピン22の中心点と第2のデータ伝送ピン26の中心点との間の接続線に配置される。

メモリカードの第4のデータ伝送ピン28は、メモリカードのクロック信号ピン21とメモリカードの接地信号ピン24との間に配置される。第4のデータ伝送ピン28は、メモリカードのクロック信号ピン21およびメモリカードの接地信号ピン24から隔離される。第4のデータ伝送ピン28の中心点は、メモリカードのクロック信号ピン21の中心点とメモリカードの接地信号ピン24の中心点との間の接続線に配置される。

本実施形態では、具体的には、上記のピン配置から、メモリカードのカード本体上の、3つのピン、すなわち、メモリカードの電源ピン22、メモリカードの第1のデータ伝送ピン25、およびメモリカードのクロック信号ピン21が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのクロック信号ピン31、リセット信号ピン32、および電源ピン33が配置される領域に対応することが分かる。

メモリカードの第3のデータ伝送ピン27は、メモリカードの電源ピン22とメモリカードの第2のデータ伝送ピン26との間に配置される。場合により、メモリカードの第3のデータ伝送ピン27の中心点は、メモリカードの電源ピン22の中心点とメモリカードの第2のデータ伝送ピン26の中心点との間の接続線に配置される。メモリカードの第4のデータ伝送ピン28は、メモリカードのクロック信号ピン21とメモリカードの接地信号ピン24との間に配置される。場合により、メモリカードの第4のデータ伝送ピン28の中心点は、メモリカードのクロック信号ピン21の中心点とメモリカードの接地信号ピン24の中心点との間の接続線に配置される。

図24は、本出願の一実施形態によるさらにまた別のメモリカードの概略構成図である。図24に示されるように、図1に示される実施形態で提供されるメモリカードに基づいて、メモリカードは4つのデータ伝送ピンを備える。4つのデータ伝送ピンは、第1のデータ伝送ピン25、第2のデータ伝送ピン26、第3のデータ伝送ピン27、および第4のデータ伝送ピン28である。

メモリカードのカード本体上の、メモリカードの接地信号ピン24が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのデータ伝送ピン34が配置される領域に対応する。

メモリカードのカード本体上の、メモリカードの第2のデータ伝送ピン26が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードの接地信号ピン36が配置される領域に対応する。

メモリカードの第3のデータ伝送ピン27は、メモリカードのクロック信号ピン21とメモリカードの接地信号ピン24との間に配置される。第3のデータ伝送ピン27は、メモリカードのクロック信号ピン21およびメモリカードの接地信号ピン24から隔離される。第3のデータ伝送ピン27の中心点は、メモリカードのクロック信号ピン21の中心点とメモリカードの接地信号ピン24の中心点との間の接続線に配置される。

メモリカードの第4のデータ伝送ピン28は、メモリカードの電源ピン22とメモリカードの第2のデータ伝送ピン26との間に配置される。第4のデータ伝送ピン28は、メモリカードの電源ピン22およびメモリカードの第2のデータ伝送ピン26から隔離される。第4のデータ伝送ピン28の中心点は、メモリカードの電源ピン22の中心点と第2のデータ伝送ピン26の中心点との間の接続線に配置される。

メモリカードのカード本体上の、3つのピン、すなわち、メモリカードの接地信号ピン24、メモリカードの制御信号ピン23、およびメモリカードの第2のデータ伝送ピン26が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのデータ伝送ピン34、プログラミング電圧／入力信号ピン35、および接地信号ピン36が配置される領域に対応する。

メモリカードの第3のデータ伝送ピン27は、メモリカードのクロック信号ピン21とメモリカードの接地信号ピン24との間に配置される。場合により、メモリカードの第3のデータ伝送ピン27の中心点は、メモリカードのクロック信号ピン21の中心点とメモリカードの接地信号ピン24の中心点との間の接続線に配置される。メモリカードの第4のデータ伝送ピン28は、メモリカードの電源ピン22とメモリカードの第2のデータ伝送ピン26との間に配置される。場合により、メモリカードの第4のデータ伝送ピン28の中心点は、メモリカードの電源ピン22の中心点とメモリカードの第2のデータ伝送ピン26の中心点との間の接続線に配置される。

図25は、本出願の一実施形態によるさらにまた別のメモリカードの概略構成図である。図25に示されるように、図1に示される実施形態で提供されるメモリカードに基づいて、メモリカードは4つのデータ伝送ピンを備える。4つのデータ伝送ピンは、第1のデータ伝送ピン25、第2のデータ伝送ピン26、第3のデータ伝送ピン27、および第4のデータ伝送ピン28である。

メモリカードのカード本体上の、メモリカードの第3のデータ伝送ピン27および電源ピン22が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードの電源ピン33が配置される領域に対応する。メモリカードの電源ピン22は、メモリカードの第3のデータ伝送ピン27の領域の一部を占める。メモリカードの電源ピン22は、メモリカードの第3のデータ伝送ピン27から隔離される。メモリカードの電源ピン22は、メモリカードの第1のデータ伝送ピン25に隣接する。

メモリカードのカード本体上の、メモリカードの第4のデータ伝送ピン28および接地信号ピン24が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードの接地信号ピン36が配置される領域に対応する。メモリカードの接地信号ピン24は、メモリカードの第4のデータ伝送ピン28の領域の一部を占める。メモリカードの接地信号ピン24は、メモリカードの第4のデータ伝送ピン28から隔離される。メモリカードの接地信号ピン24は、メモリカードの制御信号ピン23に隣接する。

本実施形態では、具体的には、さらに、メモリカードのカード本体上の、4つのピン、すなわち、メモリカードのクロック信号ピン21、メモリカードの第1のデータ伝送ピン25、メモリカードの電源ピン22、およびメモリカードの第3のデータ伝送ピン27が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのクロック信号ピン31、リセット信号ピン32、および電源ピン33が配置される領域に対応する。メモリカードの第3のデータ伝送ピン27およびメモリカードの電源ピン22は、Nano－SIMカードの電源ピン33の領域を2つのピンに分割することにより得られることが分かる。加えて、メモリカードの電源ピン22は、メモリカードの第3のデータ伝送ピン27の領域の一部を占める。図25から、メモリカードの電源ピン22が、メモリカードの第3のデータ伝送ピン27の角を占めることが分かる。メモリカードの第3のデータ伝送ピン27およびメモリカードの電源ピン22の形状およびサイズは限定されない。加えて、メモリカードのクロック信号ピン21およびメモリカードの第1のデータ伝送ピン25の形状およびサイズは限定されない。

メモリカードのカード本体上の、4つのピン、すなわち、メモリカードの第2のデータ伝送ピン26、メモリカードの制御信号ピン23、メモリカードの接地信号ピン24、およびメモリカードの第4のデータ伝送ピン28が配置される領域は、Nano－SIMカードのカード本体上の、Nano－SIMカードのデータ伝送ピン34、プログラミング電圧／入力信号ピン35、および接地信号ピン36が配置される領域に対応する。メモリカードの第4のデータ伝送ピン28およびメモリカードの接地信号ピン24は、Nano－SIMカードの接地信号ピン36の領域を2つのピンに分割することにより得られることが分かる。加えて、メモリカードの接地信号ピン24は、メモリカードの第4のデータ伝送ピン28の領域の一部を占める。図25から、メモリカードの接地信号ピン24は、メモリカードの第4のデータ伝送ピン28の角を占めることが分かる。メモリカードの第4のデータ伝送ピン28およびメモリカードの接地信号ピン24の形状およびサイズは限定されない。加えて、メモリカードの第2のデータ伝送ピン26およびメモリカードの制御信号ピン23の形状およびサイズは限定されない。

本実施形態におけるNano－SIMカードはマイクロSIMカードであり、第4のフォームファクタの集積回路基板とも呼ばれ、NanoSIMカード、Nano SIMカード、Nano－Simカード、NanoSimカード、Nano Simカード、nano－SIMカード、nanoSIMカード、nano SIMカード、nano－Simカード、nanoSimカード、nano－Simカード、nanoSimカード、nano Simカード、nano－simカード、nanosimカード、またはnano simカードとも呼ばれる。

本実施形態のメモリカードは、本発明の本実施形態のNano－SIMカードと基本的に同じ形状および基本的に同じサイズのメモリカードである。

以下の実施形態におけるピンは、金属接点であり得る。具体的には、ピンは、接触面積および導電機能を備えた接点であり得る。本出願の実施形態におけるピンは、接続端子と呼ばれる場合もある。ピンの具体的な名称は特に限定されない。

図27は、本出願の一実施形態によるさらにまた別のメモリカードの概略構成図1である。図28は、本出願の一実施形態によるさらにまた別のメモリカードの概略構成図2である。図27および図28に示されるように、図27はメモリカードの構造を示しており、図28はメモリカードに8本のピンが配置されていることを示している。各ピンにはピン表記が付いている。ピンの表記は、1、2、3、4、5、6、7、および8である。図28の角度から見ると、ピン4はピン3の下に配置され、ピン4は「L」字形であり、ピン5はピン6の下に配置され、ピン5は「L」字形である。

表2に示されるように、メモリカードは、メモリカードモードおよびSPIモードの2つの動作モードになり得る。

表2に示されるように、メモリカードがメモリカードモードの場合、メモリカードのピンは次のようになる、すなわち、ピンの表記が1のピンはDAT1であり、このピンはデータ線［ビット1］Data Line［Bit 1］に対応し、ピンDAT1はデータを送信するように構成され、DATはデータピン（data pin）である。ピンの表記が2のピンはCMD（command pin、コマンドピン）であり、このピンはコマンド／応答（command／response）ピンであり、ピンCMDは制御コマンド信号を送信するように構成される。ピンの表記が3のピンはGNDであり、このピンは接地（ground）ピンであり、ピンGNDは基準接地信号を送信するように構成される。ピンの表記が4のピンはCD／DAT3であり、このピンはカード検出／データ線［ビット3］（card detect／data line［Bit 3］）に対応し、ピンCDはカード検出信号を送信するように構成され、ピンDAT3はデータを送信するように構成される。ピンの表記が5のピンはDAT2であり、このピンはデータ線［ビット2］（data line［Bit 2］）に対応し、ピンDAT2はデータを送信するように構成される。ピンの表記が6のピンはVDDであり、このピンは電源信号ピンであり、ピンVDDは電源信号を送信するように構成される。ピンの表記が7のピンはDAT0であり、このピンはデータ線［ビット0］（data line［Bit 0］）に対応し、ピンDAT0はデータを送信するように構成される。ピンの表記が8のピンはCLK（clock input pin、クロック入力ピン）であり、このピンはクロック（clock）に対応し、ピンCLKはクロック信号を送信するように構成される。

表2に示されるように、メモリカードがSPIモードの場合、メモリカードのピンは次のようになる、すなわち、ピンの表記が1のピンはRSVであり、このピンは予約済み（reserved）項目である。ピンの表記が2のピンはDIであり、このピンはデータ入力（data input）に対応し、ピンDIはデータ入力信号を送信するように構成される。ピンの表記が3のピンはGNDであり、このピンは接地（ground）ピンであり、ピンGNDは基準接地信号を送信するように構成される。ピンの表記が4のピンはCSであり、このピンはチップセレクトに対応し、ピンCSはチップセレクト信号を送信するように構成される。ピンの表記が5のピンはRSVであり、このピンは予約済み（reserved）項目である。ピンの表記が6のピンはVDDであり、このピンは電源信号ピンであり、ピンVDDは電源信号を送信するように構成される。ピンの表記が7のピンはDOであり、このピンはデータ出力（data output）に対応し、ピンDOはデータ出力信号を送信するように構成される。ピンの表記が8のピンはCLKであり、このピンはクロック（clock）に対応し、ピンCLKはクロック信号を送信するように構成される。

加えて、図29は、本出願の一実施形態によるさらにまた別のメモリカードの概略構成図3である。図29に示されるように、メモリカードのピン間に特定の距離がある。図30は、本出願の一実施形態によるさらにまた別のメモリカードの概略構成図4である。図30は、メモリカードの側面構造を示しており、メモリカードは特定の厚みを有する。

図27に示されるように、メモリカードの少なくとも1つのベベルに丸角が設けられ得る。例えば、図27に示されるように、メモリカードの左上角に丸角R1が設けられ得、メモリカードの右上角に丸角R2が設けられ得、メモリカードの左下角に丸角R3およびR4が別個に設けられ得、メモリカードの右下角に丸角R5が設けられ得る。メモリカードは幅Aおよび高さBを有する。幅Aおよび高さBの値については、表3を参照されたい。

図29に示されるように、図29の角度から見ると、右から左に、メモリカードは、第1の側縁部および第2の側縁部を有し、右から左に、メモリカードのピン8は第1の縁部および第2の縁部を有し、右から左に、メモリカードのピン1は第1の縁部および第2の縁部を有する。ピン8の第1の縁部からメモリカードの第2の側縁部までの距離の長さはA1である。ピン8の第2の縁部からメモリカードの第2の側縁部までの距離の長さはA2である。ピン1の第1の縁部からメモリカードの第2の側縁部までの距離の長さはA3である。ピン1の第2の縁部からメモリカードの第2の側縁部までの距離の長さはA4である。加えて、右から左に、メモリカードのピン7は第1の縁部および第2の縁部を有し、右から左に、メモリカードのピン2は第1の縁部および第2の縁部を有する。

図29に示されるように、図29の角度から見ると、右から左に、「L」字形のピン5の上部に第1の縁部および第2の縁部があり、ピン5の左側に第3の縁部があり、右から左に、メモリカードのピン6は第1の縁部および第2の縁部を有し、右から左に、メモリカードのピン3は第1の縁部および第2の縁部を有し、右から左に、「L」字型のピン4の右側に第1の縁部があり、右から左に、ピン4の上部に第2の縁部および第3の縁部がある。メモリカードの第1の側縁部からピン5の第1の縁部までの距離の長さはA11である。ピン5の第1の縁部からピン5の第2の縁部までの距離の長さはA12である。ピン5の第2の縁部からピン6の第1の縁部までの距離の長さはA9である。ピン6の第1の縁部からピン5の第3の縁部までの距離の長さはA10である。ピン4の第1の縁部からピン3の第2の縁部までの距離の長さはA8である。ピン3の第2の縁部からピン4の第2の縁部までの距離の長さはA7である。ピン4の第2の縁部からピン4の第3の縁部までの距離の長さはA6である。ピン4の第3の縁部からメモリカードの第2の側縁部までの距離の長さはA5である。

図29に示されるように、図29の角度から見ると、上から下に、メモリカードは第3の側縁部および第4の側縁部を有し、上から下に、メモリカードのピン8は第3の縁部および第4の縁部を有し、上から下に、メモリカードのピン7は第3の縁部および第4の縁部を有し、上から下に、メモリカードのピン6は第3の縁部および第4の縁部を有し、上から下に、「L」字形のピン5の上部に第4の縁部があり、上から下に、ピン5の下部に第5の縁部および第6の縁部がある。同様に、上から下に、メモリカードのピン1は第3の縁部および第4の縁部を有し、上から下に、メモリカードのピン2は第3の縁部および第4の縁部を有し、上から下に、メモリカードのピン3は第3の縁部および第4の縁部を有し、上から下に、「L」字形のピン4の上部に第4の縁部があり、上から下に、ピン4の下部に第5の縁部および第6の縁部がある。メモリカードの第3の側縁部からピン8の第1の縁部までの距離の長さはB10である。ピン8の第3の縁部からメモリカードの第4の側縁部までの距離の長さはB1である。ピン8の第4の縁部からメモリカードの第4の側縁部までの距離の長さはB2である。ピン7の第3の縁部からメモリカードの第4の側縁部までの距離の長さはB3である。ピン7の第4の縁部からメモリカードの第4の側縁部までの距離の長さはB4である。ピン6の第3の縁部からピン6の第4の縁部までの距離の長さはB5である。ピン6の第4の縁部からメモリカードの第4の側縁部までの距離の長さはB6である。ピン5の第5の縁部からピン5の第6の縁部までの距離の長さはB7である。ピン5の第6の縁部からメモリカードの第4の側縁部までの距離の長さはB8である。ピン3の第3の縁部からメモリカードの第4の側縁部までの距離の長さはB9である。

図29の角度から見ると、メモリカードの右上角に丸角R6があり、ピン1の左上角に丸角R7があり、ピン3の左下角に丸角R8があり、「L」字形のピン4の屈曲部に丸角R9があり、ピン4の左下角に丸角R10がある。

図30に示されるように、メモリカードの厚さはCである。

上記の長さおよび厚さについては、表3を参照されたい。表3に示される数値は、ミリメートル（mm）の単位である。

場合により、図31は、本出願の一実施形態によるさらにまた別のメモリカードの概略構成図5である。図31に示されるように、カードの信頼性を向上させるために、内側に延びる禁止領域（Keep Out Area）がメモリカードの縁部に沿って設けられる。禁止領域は、伝送線路の配置が禁止される領域である。伝送線路は、信号線、電力線、制御線などを含み得る。例えば、図31に示されるように、メモリカードは4つの縁部を有し、その4つの縁部に禁止領域が設けられる。4つの禁止領域は、符号D1、符号D2、符号D3、および符号D4によって示され、符号D1、D2、D3、およびD4は、4つの禁止領域がメモリカードの縁部に沿いに内側に伸びる距離も特定できる。

メモリカードの禁止領域D1、禁止領域D2、禁止領域D3、および禁止領域D4のそれぞれの幅の最小サイズは、0．15ミリメートル（mm）であり得る。

本発明の本実施形態におけるメモリカードの長さは、約12．3ミリメートルであり得、長さサイズのばらつきは、約0．1ミリメートルであり得る。換言すれば、本発明の本実施形態におけるメモリカードの長さは、12．2ミリメートルから12．4ミリメートルの範囲であり得る。

本発明の本実施形態におけるメモリカードの幅は、約8．8ミリメートルであり得、幅サイズのばらつきは、約0．1ミリメートルであり得る。換言すれば、本発明の本実施形態におけるメモリカードの幅は、8．7ミリメートルから8．9ミリメートルの範囲であり得る。

本発明の本実施形態におけるメモリカードの厚さは約0．7ミリメートルであり得、厚さサイズの正のばらつきは0．14ミリメートルであり得、厚さサイズの負のばらつきは約0．1ミリメートルであり得る。換言すれば、メモリカードの厚さは、0．6ミリメートルから0．84ミリメートルの範囲であり得る。

図32は、本出願の一実施形態によるさらにまた別のメモリカードの概略構成図6である。図32に示されるように、ピンは、図32に示される影領域に配置される。導電性材料は、影領域に配置されてもよく、それにより、導電性材料がメモリカードのピンを構成する。非導電性材料は、非導電性領域を構成するために、図31に示される非影領域に配置される。

図33は、本出願の一実施形態によるさらにまた別のメモリカードの概略構成図7である。図33に示されるように、ピンは、図33に示される非影領域に配置される。導電性材料は、非影領域に配置されてもよく、それにより、導電性材料がメモリカードのピンを構成する。非導電性材料は、非導電性領域を構成するために、図33に示される影領域に配置される。

各ピンを構成するために、1つまたは複数のタイプの導電性材料が使用され得る。例えば、導電性材料は金または銅であり得る。加えて、導電性材料が吊り下げられておらず、導電性材料が配置された領域のメモリカードの高さは非導電性材料が配置された領域のメモリカードの高さ以下である。導電性材料はメモリカードの縁部からはみ出さない。換言すれば、導電性材料は、メモリカードの側縁部には配置されない。導電性材料が配置された領域のメモリカードの幅は非導電性材料が配置された領域のメモリカードの幅以下である。導電性材料が配置された領域のメモリカードの長さは非導電性材料が配置された領域のメモリカードの幅以下である。

場合により、メモリカードの禁止領域内にビアが設けられ得る。ピンの位置にはビアは設けられない。

本実施形態で提供されるメモリカードは、端末のNano－SIMカードホルダに挿入され得る。Nano－SIMカードホルダはまた、カードコネクタまたはメモリカードコネクタとも呼ばれ得る。Nano－SIMカードホルダにはばねが配置される。上述したように、ばねはメモリカードのピンに対応する。

メモリカードがNano－SIMカードホルダに挿入されたとき、またはメモリカードがNano－SIMカードホルダから取り出されたときに、ピンがばねで引っかかれる。例えば、図28に示されるメモリカードがNano－SIMカードホルダに水平に挿入されると、メモリカードの片側の4つのピンがNano－SIMカードホルダに最初に入り、したがって4つのピンがNano－SIMカードホルダの最も外側のばねによって2回連続して引っかかれる。例えば、ピン1、2、3、および4はNano－SIMカードホルダに最初に入り、ピン1、2、3、および4はNano－SIMカードホルダの最も外側のばねによって2回連続して引っかかれる。例えば、図28に示されるメモリカードがNano－SIMカードホルダに垂直に挿入されると、Nano－SIMカードホルダに最初に入る2つのピンが、Nano－SIMカードホルダの最も外側のばねによって連続的に引っかかれる。例えば、ピン1および8がNano－SIMカードホルダに最初に入り、ピン1および8がNano－SIMカードホルダの最も外側のばねによって4回連続して引っかかれ、ピン2および7がNano－SIMカードホルダの最も外側のばねによって3回連続して引っかかれ、ピン3および6がNano－SIMカードホルダの最も外側のばねによって2回連続して引っかかれる。したがって、比較的長いメモリカード寿命を確保するために、メモリカードの耐久性を確保する必要がある。

加えて、メモリカードが過熱しないことを確保する必要がある。メモリカードは、複数の動作モード、例えば、高速モードおよび超高速（ultra high speed－I、UHS－I）モードを有する。高速モードでは、メモリカードの動作電圧は3．3ボルト（V）である。UHS－Iモードでは、メモリカードの動作電圧は1．8ボルト（V）である。上記の異なる動作モードでは、メモリカードの電力消費が変化し、したがって、メモリカードによって発生される熱が変化する。メモリカードの正常な動作を確保するために、メモリカードの動作モードに関係なく、メモリカードの消費電力が0．72ワット（W）以内であることを確保する必要がある。

まず、メモリカードが、Nano－SIMカードホルダに挿入されているのか、Nano－SIMカードホルダから取り出されているのかが検出される必要がある。本出願は、メモリカードが挿入されているか取り外されているかを検出する2つの検出方式を提供する。

第1の検出方式は次のように説明される、すなわち、カード検出スイッチ（card detection switch）が端末のNano－SIMカードホルダに配置される。この場合、カード検出スイッチは、表4に示されるように、常開タイプのカード検出スイッチである。メモリカードが取り出されるとカード検出スイッチが開く、またはメモリカードが挿入されるとカード検出スイッチが閉じる。具体的には、図34は、本出願の一実施の形態によるメモリカードの挿抜を検出する検出回路図である。図34に示されるように、ホストコントローラ（host controller）01、検出電源（VDD）02、およびカード検出スイッチ03が設けられる。ホストコントローラ01および検出電源02は端末に配置され、カード検出スイッチ03は端末のNano－SIMカードホルダに配置される。カード検出スイッチ03の一端はホストコントローラ01に接続され、カード検出スイッチ03の他端は接地される。検出電源02の出力端は、ホストコントローラ01とカード検出スイッチ03との間に接続される。メモリカードが挿入されると、カード検出スイッチ03が閉じられ、ホストコントローラ01はローレベル信号を検出し、ホストコントローラ01はメモリカードに電気エネルギーを供給する電源を有効にする、またはメモリカードが取り出されると、カード検出スイッチ03は開かれ、ホストコントローラ01はハイレベル信号を検出し、ホストコントローラ01はメモリカードに電気エネルギーを供給する電源を無効にする。

第2の検出方式は次のように説明される、すなわち、同様に、カード検出スイッチが端末のNano－SIMカードホルダに配置される。この場合、カード検出スイッチは、表4に示されるように常閉タイプのカード検出スイッチである。メモリカードが取り出されると、カード検出スイッチが閉じる、またはメモリカードが挿入されると、カード検出スイッチが開く。具体的には、図34に示されるように、メモリカードが挿入されると、カード検出スイッチ03が開かれ、ホストコントローラ01がハイレベル信号を検出し、ホストコントローラ01がメモリカードに電気エネルギーを供給する電源を有効にする、またはメモリカードが取り出されると、カード検出スイッチ03が閉じられ、ホストコントローラ01がローレベル信号を検出し、ホストコントローラ01は、メモリカードに電気エネルギーを供給する電源を無効にする。

したがって、メモリカードが挿入されているか取り外されているかが検出され得る。メモリカードが取り出されたことが検出されると、メモリカードに電気エネルギーを供給する電源が無効にされ、電気エネルギーが節約され、低消費電力が実現される。

上記「メモリカードの挿入」は、メモリカードのすべてのピンが対応するばねに接触している場合に、メモリカードが挿入されたと判定されることを意味する。上記「メモリカードの取り出し」とは、メモリカードのピンのいずれか1つまたは複数が対応するばねに接触しなくなった場合に、メモリカードが取り出されたと判定されることを意味する。

本出願で提供されるメモリカードの機能は、従来技術のメモリカードの機能と互換性がある。しかしながら、本出願で提供されるメモリカードは、端末のNano－SIMカードホルダに挿入され得るため、本出願で提供されるメモリカードのサイズは、従来技術のメモリカードのサイズよりも小さい。

本出願で提供されるメモリカードはマイクロメモリカードであり、NanoSDメモリカード、Nano SDメモリカード、nano SDメモリカード、Nano－SDメモリカード、nano－SDメモリカード、またはnanoSDメモリカードとも呼ばれ得る。

本出願で提供されるメモリカードの形状は、Nano－SIMカードの形状と基本的に同じである。加えて、本出願で提供されるメモリカードのサイズは、Nano－SIMカードのサイズと基本的に同じである。

本出願は、上述のメモリカードを備える端末をさらに提供する。通常、メモリカードは、デジタルデータを格納するために、様々な製品（例えば、端末）と一緒に使用されるアプリケーションによって使用される。普通、メモリカードは端末から取り出され得るため、メモリカードに格納されたデジタルデータが持ち運び可能である。本出願によるメモリカードは、比較的小さな形状ファクタを有することができ、端末のためのデジタルデータを格納するように構成され得る。例えば、端末は、カメラ、ハンドヘルドもしくはノートブックコンピュータ、ネットワークアプリケーション装置、セットトップボックス、ハンドヘルドもしくは別のコンパクトオーディオプレーヤ／レコーダ、または医療用モニタである。

図26は、本出願の一実施形態による端末の回路図である。図26に示されるように、メモリカードは、端末のNano－SIMカードホルダに挿入され得る。メモリカードのクロック信号ピン21に対応する第1の接続ポイント41、メモリカードの電源ピン22に対応する第2の接続ポイント42、メモリカードの制御信号ピン23に対応する第2の接続ポイント43、メモリカードの接地信号ピン24に対応する第2の接続ポイント44、メモリカードの第1のデータ伝送ピン25に対応する第2の接続ポイント45、メモリカードの第2のデータ伝送ピン26に対応する第2の接続ポイント46、メモリカードの第3のデータ伝送ピン27に対応する第2の接続ポイント47、およびメモリカードの第4のデータ伝送ピン28に対応する第2の接続ポイント48は、Nano－SIMカードホルダに配置される。メモリカードがNano－SIMカードホルダに挿入された後、メモリカードのピンが対応する接続ポイントに接触する。第1の接続ポイント41に接続された第1のピン51、第2の接続ポイント42に接続された第2のピン52、第2の接続ポイント43に接続された第3のピン53、第2の接続ポイント44に接続された第4のピン54、第2の接続ポイント45に接続された第5のピン55、第2の接続ポイント46に接続された第6のピン56、第2の接続ポイント47に接続された第7のピン57、および第2の接続ポイント48に接続された第8のピン58は、端末の制御チップ上に配置される。第2のピン52は制御チップの電源ピンであり得、第4のピン54は制御チップの接地信号ピンであり得る。

加えて、端末にはSDインターフェースおよびSIMインターフェースが設けられる。SDインターフェースには6つのピン、すなわち、第1のSDピン、第2のSDピン、第3のSDピン、第4のSDピン、第5のSDピン、および第6のSDピンが配置される。SIMインターフェースには3つのピン、すなわち、第1のSIMピン、第2のSIMピン、および第3のSIMピンが配置される。

制御チップには、3つのスイッチ61が設けられる。3つのスイッチ61のそれぞれの一端は、第1のピン51、第3のピン53、第5のピン55、第6のピン56、第7のピン57、および第8のピン58のうちのいずれか3つのそれぞれに1対1で対応して接続される。第1のピン51、第3のピン53、第5のピン55、第6のピン56、第7のピン57、および第8のピン58のうち、スイッチ61に接続されていない他のピンは、SDインターフェースにおける3つのピンに1対1で対応して接続される。

制御チップのピンに接続されていない、SDインターフェースにおける残りの3つのピンのそれぞれは、3つのスイッチ61のそれぞれの他端と1対1で対応する。SIMインターフェースにおける3つのピンのそれぞれは、3つのスイッチ61のそれぞれの他端と1対1に対応する。

制御チップは、メモリカードでの検出に基づいて、3つのスイッチ61のそれぞれの他端と、制御チップのピンに接続されていない、SDインターフェースにおける残りの3つのピンのそれぞれとの間の1対1の接続を制御する。さらに、メモリカードはストレージ機能を現在実装している。あるいは、制御チップは、メモリカードでの検出に基づいて、3つのスイッチ61のそれぞれの他端と、SIMインターフェースにおける3つのピンのそれぞれとの間の1対1の接続を制御する。さらに、メモリカードは通信機能を実装するためにSIMカードに変わる。

場合により、近距離無線通信（near field communication、NFC）構造71が設けられる。NFC構造71の出力端は、別のスイッチの一端に対応する。加えて、第7のピン57は、別のスイッチの一端に対応する。別のスイッチの他端は、第2の接続ポイント47に接続される。したがって、NFC構造71の出力端が別のスイッチの一端に接続される、または第7のピン57が別のスイッチの一端に接続される。

上述の実施形態は、メモリカードおよび端末を特に説明している。上述の説明は、メモリカードの例示的な実施形態を示すことが意図されているが、本出願に対する限定を構成するものではない。本出願に開示された技術は、メモリカードをコンピューティング装置に適用するためにさらに使用されてもよく、コンピューティング装置は、メモリカードを制御または操作する。端末に加えて、メモリカード上に実装できるアプリケーションの例は、無線通信装置、全地球測位システム（global positioning system、GPS）装置、セルラ装置、ネットワークインターフェース、モデム、磁気ディスクストレージシステムなどを含む。

本出願の複数の特徴および利点が、本文書に記載された説明から把握され得る。したがって、特許請求の範囲は、本出願のこれらの特徴および利点すべてを包含することが意図されている。加えて、当業者は複数の調整および変更を容易に行うことができるため、本出願は、説明された正確な構造および動作に限定されない。したがって、使用され得るすべての適切な調整および変更は、本出願の範囲内に含まれる。

01 ホストコントローラ
02 検出電源
03 カード検出スイッチ
1、2、3、4、5、6、7、8、11 ピン
12 位置決めノッチ
21、CLK クロック信号ピン
22、VCC 電源ピン
23、CMD 制御信号ピン
24、GND 接地信号ピン
25、D0 第1のデータ伝送ピン
26、D1 第2のデータ伝送ピン
27、D2 第3のデータ伝送ピン
28、D3 第4のデータ伝送ピン
31 クロック信号ピン
32 リセット信号ピン
33 電源ピン
34 データ伝送ピン
35 プログラミング電圧／入力信号ピン
36 接地信号ピン
41 第1の接続ポイント
42、43、44、45、46、47、48 第2の接続ポイント
51 第1のピン
52 第2のピン
53 第3のピン
54 第4のピン
55 第5のピン
56 第6のピン
57 第7のピン
58 第8のピン
61 3つのスイッチ
71 NFC構造
A 幅
A1～A12 長さ
B 高さ
B1～B10 長さ
C 厚さ
D1、D2、D3、D4 4つの禁止領域
R1～R10 丸角

Claims

メモリカードであって、
前記メモリカードのカード本体の第１の表面に配置されているメモリカードインターフェースであって、前記メモリカードの前記カード本体の寸法が、Nano－加入者識別モジュール（SIM）カードの第2のカード本体の寸法と同一とされる、前記メモリカードインターフェースを備えている、前記メモリカードにおいて、
前記メモリカードインターフェースが、８つの金属接点を備えており、８つの前記金属接点が、前記メモリカードの第１の金属接点と、前記メモリカードの第２の金属接点と、前記メモリカードの第３の金属接点と、前記メモリカードの第４の金属接点と、前記メモリカードの第５の金属接点と、前記メモリカードの第６の金属接点と、前記メモリカードの第７の金属接点と、前記メモリカードの第８の金属接点と、を備えており、
前記メモリカードの前記第１の金属接点が、電源信号を送信するように構成されており、前記メモリカードの前記第１の金属接点が、前記メモリカードがコネクタの内部に配置された場合に、前記コネクタの第１のバネに電気的に接続され、
前記メモリカードの前記第２の金属接点が、第１のデータ信号を送信するように構成されており、
前記メモリカードの前記第３の金属接点が、制御信号を送信するように構成されており、
前記メモリカードの前記第４の金属接点が、クロック信号を送信するように構成されており、
前記メモリカードの前記第５の金属接点が、接地させるためのものであり、前記メモリカードの前記第５の金属接点が、前記メモリカードが前記コネクタの内部に配置された場合に、前記コネクタの第２のバネに電気的に接続され、
前記メモリカードの前記第６の金属接点が、第２のデータ信号を送信するように構成されており、
前記メモリカードの前記第７の金属接点が、第３のデータ信号を送信するように構成されており、前記メモリカードの前記第７の金属接点が、前記メモリカードが前記コネクタの内部に配置された場合に、前記コネクタの第３のバネに電気的に接続され、
前記メモリカードの前記第８の金属接点が、第４のデータ信号を送信するように構成されており、前記メモリカードの前記第８の金属接点が、前記メモリカードが前記コネクタの内部に配置された場合に、前記コネクタの第４のバネに電気的に接続され、
前記Nano－SIMカードが前記コネクタの内部に配置された場合に、前記Nano－SIMカードの電源接点が、前記第１のバネ及び前記第３のバネに電気的に接続され、前記Nano－SIMカードの接地接点が、前記第２のバネ及び前記第４のバネに電気的に接続され、
前記メモリカードの１つの角が面取り部であり、前記メモリカードの前記第１の表面が第１の縁部と、第２の縁部と、第３の縁部と、第４の縁部とを備え、前記面取り部が前記第２の縁部と前記第４の縁部との間に配置され、前記第１の縁部が前記第２の縁部に平行であり、前記第３の縁部が前記第４の縁部に平行であり、前記第１の縁部の長さが前記第３の縁部の長さより長く、
前記第６の金属接点、前記第３の金属接点、前記第５の金属接点、および前記第８の金属接点が前記第４の縁部に沿って連続して配置され、前記第４の金属接点、前記第２の金属接点、前記第１の金属接点、および前記第７の金属接点が前記第３の縁部に沿って連続して配置され、
前記第６の金属接点が、前記面取り部に隣接しており、
前記第４の金属接点と前記第６の金属接点とが、前記第２の縁部に隣接しており、
前記第７の金属接点と前記第８の金属接点とが、前記第１の縁部に隣接している、メモリカード。
前記カード本体の内側に配置された記憶ユニットと、
前記カード本体の内側に配置され、前記記憶ユニットおよび前記メモリカードインターフェースに電気的に接続されたコントローラと
をさらに備える、請求項１に記載のメモリカード。
前記第８の金属接点が、前記メモリカードの前記カード本体の前記第１の表面に配置されている、請求項１又は２記載のメモリカード。
前記第２の金属接点が、前記メモリカードが前記コネクタの内部に配置された場合に、前記コネクタの第５のバネに結合されるように構成されており、
前記Nano－SIMカードのリセット接点が、前記Nano－SIMカードが前記コネクタの内部に配置された場合に、前記コネクタの前記第５のバネに結合されるように構成されており、
前記第３の金属接点が、前記メモリカードが前記コネクタの内部に配置された場合に、前記コネクタの第６のバネに結合されるように構成されており、
前記Nano－SIMカードのプログラミング電圧／入力信号ピンが、前記Nano－SIMカードが前記コネクタの内部に配置された場合に、前記コネクタの前記第６のバネに結合されるように構成されており、
前記第４の金属接点が、前記メモリカードが前記コネクタの内部に配置された場合に、前記コネクタの第７のバネに結合されるように構成されており、
前記Nano－SIMカードのクロック接点が、前記Nano－SIMカードが前記コネクタの内部に配置された場合に、前記コネクタの前記第７のバネに結合されるように構成されている、請求項１～３のいずれか一項に記載のメモリカード。
前記メモリカードの長さが１２．３０ミリメートルであり、前記メモリカードの幅が８．８０ミリメートルである、請求項１～４のいずれか一項に記載のメモリカード。
前記メモリカードの長さが１２．３０ミリメートルであり、前記メモリカードの幅が８．８０ミリメートルである、請求項１に記載のメモリカード。
前記第７の金属接点が前記第１の縁部の長さ方向において前記第８の金属接点に隣接し、前記第４の金属接点が前記第２の縁部の長さ方向において前記第６の金属接点に隣接する、請求項１又は６に記載のメモリカード。
前記第３の金属接点が第４の縁部の長さ方向に沿って前記第５の金属接点に隣接し、前記第３の金属接点および前記第５の金属接点が前記第４の縁部の長さ方向に沿って前記第１の縁部に隣接せず、前記第３の金属接点および前記第５の金属接点が前記第４の縁部の長さ方向に沿って前記第２の縁部に隣接せず、前記第１の金属接点が前記第３の縁部の長さ方向に沿って前記第２の金属接点に隣接し、前記第１の金属接点および前記第２の金属接点が前記第３の縁部の長さ方向に沿って前記第１の縁部に隣接せず、前記第１の金属接点および前記第２の金属接点が前記第３の縁部の長さ方向に沿って前記第２の縁部に隣接しない、請求項１又は７に記載のメモリカード。
前記８つの金属接点が互いに隔離される、請求項１～８のいずれか一項に記載のメモリカード。
丸角が前記メモリカードの少なくとも１つのベベルに設けられている、請求項１～９のいずれか一項に記載のメモリカード。
８つの前記金属接点のうち少なくとも１つの金属接点が少なくとも１つの丸角を備える、請求項１～７のいずれか一項に記載のメモリカード。
前記メモリカードの前記第１の表面に露出した前記第１の金属接点の面積が、前記メモリカードの前記第１の表面に露出した前記第７の金属接点の面積より大きく、前記カード本体の前記第１の表面に露出した前記第５の金属接点の面積が、前記メモリカードの前記第１の表面に露出した前記第８の金属接点の面積より大きい、請求項１～１１のいずれか一項に記載のメモリカード。
前記第７の金属接点の形状がＬ字状であり、前記第８の金属接点の形状がＬ字状である、請求項１～１２のいずれか一項に記載のメモリカード。
前記第３の金属接点と前記第５の金属接点とが、前記第６の金属接点と前記第８の金属接点との間に配置されており、前記第１の金属接点と前記第２の金属接点とが、前記第４の金属接点と前記第７の金属接点との間に配置されている、請求項１～１３のいずれか一項に記載のメモリカード。
前記メモリカードが、
カード本体と、
前記カード本体の内部に配置されているストレージ装置と、
前記メモリカードの内部に配置されているコントローラであって、前記ストレージ装置及び前記メモリカードインターフェースに電気的に結合されている前記コントローラと、
を備えている、請求項１～１４のいずれか一項に記載のメモリカード。