JP2015141618A - メモリカードスロット装置及びメモリカードスロット装置の制御方法 - Google Patents
メモリカードスロット装置及びメモリカードスロット装置の制御方法 Download PDFInfo
- Publication number
- JP2015141618A JP2015141618A JP2014014801A JP2014014801A JP2015141618A JP 2015141618 A JP2015141618 A JP 2015141618A JP 2014014801 A JP2014014801 A JP 2014014801A JP 2014014801 A JP2014014801 A JP 2014014801A JP 2015141618 A JP2015141618 A JP 2015141618A
- Authority
- JP
- Japan
- Prior art keywords
- memory card
- card slot
- power supply
- slot device
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Details Of Connecting Devices For Male And Female Coupling (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
Description
そして、メモリカードスロット装置のメモリカードスロットへSIMカード等のメモリカードを装着して使用する場合には、メモリカードは、電子機器の制御回路に電気的に接続される必要がある。
[1]第1実施形態
図1は、メモリカード及びメモリカードスロット装置の概要構成説明図である。
メモリカード10は、本実施形態では、SIMカードとして構成されており、携帯電話、スマートフォン等の情報通信機器に設けられたメモリカードスロット装置20内に挿入され、電気的に接続された状態で、情報通信機器においてサービスを提供可能な状態とされる。
ここで、第1スイッチSW1は、図1に示すように、メモリカード10が挿入された状態で、メモリカード10の側部に当接する位置に設けられている。
ここで、第2スイッチSW2は、図1に示すように、メモリカード10が所定の保持位置(通常使用位置)に挿入された状態で、メモリカード10の先端位置よりも奥の位置に設けられている。
図2は、メモリカードスロット装置の制御系の概要構成図である。
メモリカードスロット装置20の制御系20Xは、大別すると、ワイヤードロジック回路であるJKフリップフロップ回路31と、マイクロコンピュータとして構成され、JKフリップフロップ回路31の非反転出力端子Qが接続されたコントローラ32と、コントローラの制御下で電源(Vcc)の供給/遮断の制御を行う電源制御回路33と、を備えている。
図3において、時刻t1に至るまでは、メモリカード10がメモリカードスロット装置20のメモリカードスロット20Aに未だ挿入されていない状態、あるいは、メモリカード10はメモリカードスロット20A内に挿入されているが、未だ第1スイッチSW1がオープン状態に至っていない状態となっており、メモリカードスロット装置20の制御上はメモリカード未挿入状態として扱われる。
この結果、“H”レベルの第1スイッチ検出信号SSW1がJKフリップフロップ回路31のJ入力端子に入力される。
ところで、第2スイッチSW2がクローズ状態となるメモリカード10の挿入位置は、メモリカード10の通常使用位置よりも奥とされているので、この時点で、メモリカード10の電極パッドにより、メモリカードスロット装置20の高電位側電源端子(Vcc)が低電位側電源端子(GND)と短絡する虞は、構造上あり得ないようになっている。
このため、JKフリップフロップ回路31の非反転出力端子Qは、時刻t2から当該JKフリップフロップ回路31の処理遅延時間が経過した時刻t3において、“H”レベルに遷移する。
この結果、メモリカード10の高電位側電源端子に動作用の電源が供給され、メモリカード10は、動作状態に移行することとなる。
ユーザがメモリカード10を再び押し込んで、抜去操作を行おうとすることにより、メモリカード10がメモリカードスロット装置20のメモリカードスロット20Aの奥に挿入され、時刻t5において、メモリカード10の先端が第2スイッチSW2に当接して第2スイッチSW2をクローズ状態とする。
時刻t5において、メモリカード10の先端が第2スイッチSW2に当接して第2スイッチSW2をクローズ状態となると、“H”レベルの第2スイッチ検出信号SSW2がJKフリップフロップ回路31のクロック入力端子に入力される。
この結果、メモリカード10の高電位側電源端子に動作用の電源が遮断され、メモリカード10は、非動作状態に移行することとなる。
以上の第1実施形態の説明においては、ワイヤードロジック回路としてJKフリップフロップ回路31を用いていたが、本第2実施形態は、JKフリップフロップ回路31に代えてDフリップフロップ回路を用いた場合の実施形態である。
Dフリップフロップ回路31Aは、クリア入力端子に第1スイッチSW1が接続されて第1スイッチ検出信号SSW1が入力され、クロック(CLK)入力端子に第2スイッチSW2が接続されて第2スイッチ検出信号SSW2が入力され、反転出力端子/QがD入力端子に接続されている。
したがって、本第2実施形態によっても、構造上短絡を考慮する必要の無い期間内においてしか、メモリカード10への電源供給はなされないので、安全かつ確実にメモリカード10の挿入操作及び抜去操作が行える。
以上の第2実施形態の説明においては、ワイヤードロジック回路としてDフリップフロップ回路31Aを用いていたが、本第3実施形態は、第1実施形態のJKフリップフロップ回路31に代えてTフリップフロップ回路31Bを用いた場合の実施形態である。
Tフリップフロップ回路31Bは、クリア入力端子に第1スイッチSW1が接続されて第1スイッチ検出信号SSW1が入力され、T入力端子に第2スイッチSW2が接続されて第2スイッチ検出信号SSW2が入力されている。
したがって、本第3実施形態によっても、構造上短絡を考慮する必要の無い期間内においてしか、メモリカード10への電源供給はなされないので、安全かつ確実にメモリカード10の挿入操作及び抜去操作が行える。
11 本体ケース
15 グランド電極パッド
20 メモリカードスロット装置
20A カードスロット
20X 制御系
21 電源電極端子
24 グランド電極端子
31 JKフリップフロップ回路
31A Dフリップフロップ回路
31B Tフリップフロップ回路
32 コントローラ
33 電源制御回路
GND 低電位側電源(グランド)
SSW1 第1スイッチ検出信号
SSW2 第2スイッチ検出信号
SW1 第1スイッチ
SW2 第2スイッチ
T11 固定電極(第1スイッチSW1)
T12 可動電極(第1スイッチSW1)
T21 固定電極(第2スイッチSW2)
T22 可動電極(第2スイッチSW2)
Vcc 高電位側電源
Claims (7)
- メモリカードスロット内のメモリカードの所定の保持位置よりも奥の所定の押込位置まで前記メモリカードが押し込まれたことを検出する検出部と、
前記検出部の検出結果に基づいて、前記メモリカードが前記メモリカードスロットに挿入されて、前記押込位置まで前記メモリカードが押し込まれた場合に、前記メモリカードへの電源供給を開始し、前記電源供給がなされている前記メモリカードが再び前記押込位置までが押し込まれたことを検出して、前記メモリカードへの電源供給を遮断する制御部と、
を備えたメモリカードスロット装置。 - 前記検出部は、前記メモリカードが前記メモリカードスロット内の所定挿入位置に挿入されていることを検出する第1検出部と、
前記メモリカードが前記押込位置まで押し込まれたことを検出する第2検出部と、
を備えている請求項1記載のメモリカードスロット装置。 - 前記第1検出部は、前記メモリカードが前記メモリカードスロット内の所定挿入位置に挿入されている場合に“H”レベルの第1検出信号を出力し、
前記第2検出部は、前記メモリカードが前記押込位置まで押し込まれている場合に“H”レベルの第2検出信号を出力し、
前記制御部は、前記第1検出信号及び前記第2検出信号が入力され、電源供給制御信号を出力するワイヤードロジック回路を有している、
請求項2記載のメモリカードスロット装置。 - 前記ワイヤードロジック回路は、J入力端子に前記第1検出信号が入力され、クロック入力端子に前記第2検出信号が入力され、K入力端子に“H”レベル信号が入力されるJKフリップフロップ回路として構成され、
前記制御部は、前記JKフリップフロップ回路の非反転出力端子から“H”レベルの出力信号が出力されている場合に前記メモリカードへの電源供給を行い、前記非反転出力端子から“L”レベルの出力信号が出力されている場合に前記メモリカードへの電源供給を遮断する、
請求項3記載のメモリカードスロット装置。 - 前記ワイヤードロジック回路は、T入力端子に前記第2検出信号が入力され、クリア入力端子に前記第2検出信号が入力されるTフリップフロップ回路として構成され、
前記制御部は、前記Tフリップフロップ回路の非反転出力端子から“H”レベルの出力信号が出力されている場合に前記メモリカードへの電源供給を行い、前記非反転出力端子から“L”レベルの出力信号が出力されている場合に前記メモリカードへの電源供給を遮断する、
請求項3記載のメモリカードスロット装置。 - 前記ワイヤードロジック回路は、クリア入力端子に前記第1検出信号が入力され、クロック入力端子に前記第2検出信号が入力され、反転出力端子がD入力端子に接続されたDフリップフロップ回路として構成され、
前記制御部は、前記Dフリップフロップ回路の非反転出力端子から“H”レベルの出力信号が出力されている場合に前記メモリカードへの電源供給を行い、前記非反転出力端子から“L”レベルの出力信号が出力されている場合に前記メモリカードへの電源供給を遮断する、
請求項3記載のメモリカードスロット装置。 - メモリカードスロットを有するメモリカードスロット装置において、実行されるメモリカードスロット装置の制御方法であって、
前記メモリカードスロット内のメモリカードの所定の保持位置よりも奥の所定の押込位置まで前記メモリカードが押し込まれたことを検出する過程と、
前記検出の結果に基づいて、前記メモリカードが前記メモリカードスロットに挿入されて、前記押込位置まで前記メモリカードが押し込まれた場合に、前記メモリカードへの電源供給を開始する過程と、
前記電源供給がなされている前記メモリカードが再び前記押込位置まで押し込まれたことを検出して、前記メモリカードへの電源供給を遮断する過程と、
を備えたメモリカードスロット装置の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014014801A JP6266363B2 (ja) | 2014-01-29 | 2014-01-29 | メモリカードスロット装置及びメモリカードスロット装置の制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014014801A JP6266363B2 (ja) | 2014-01-29 | 2014-01-29 | メモリカードスロット装置及びメモリカードスロット装置の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015141618A true JP2015141618A (ja) | 2015-08-03 |
JP6266363B2 JP6266363B2 (ja) | 2018-01-24 |
Family
ID=53771907
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014014801A Active JP6266363B2 (ja) | 2014-01-29 | 2014-01-29 | メモリカードスロット装置及びメモリカードスロット装置の制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6266363B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017049334A (ja) * | 2015-08-31 | 2017-03-09 | 京セラドキュメントソリューションズ株式会社 | 電子機器及び画像形成装置 |
US10769091B2 (en) | 2018-01-03 | 2020-09-08 | Samsung Electronics Co., Ltd. | Memory card and electronic system |
JP2021513155A (ja) * | 2018-02-01 | 2021-05-20 | 華為技術有限公司Huawei Technologies Co.,Ltd. | メモリカードおよび端末 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007200792A (ja) * | 2006-01-30 | 2007-08-09 | Taiko Denki Co Ltd | カードコネクタ |
JP2008084623A (ja) * | 2006-09-27 | 2008-04-10 | Hosiden Corp | カードコネクタ |
JP2010015431A (ja) * | 2008-07-04 | 2010-01-21 | Seiko Epson Corp | ホストコントローラ、情報処理装置及び電子機器 |
JP2010183258A (ja) * | 2009-02-04 | 2010-08-19 | Kyocera Mita Corp | 電子機器 |
JP2012242949A (ja) * | 2011-05-17 | 2012-12-10 | Sony Corp | 情報処理装置および方法、記録媒体、並びにプログラム |
JP2012252808A (ja) * | 2011-05-31 | 2012-12-20 | Alps Electric Co Ltd | カード用コネクタ |
-
2014
- 2014-01-29 JP JP2014014801A patent/JP6266363B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007200792A (ja) * | 2006-01-30 | 2007-08-09 | Taiko Denki Co Ltd | カードコネクタ |
JP2008084623A (ja) * | 2006-09-27 | 2008-04-10 | Hosiden Corp | カードコネクタ |
JP2010015431A (ja) * | 2008-07-04 | 2010-01-21 | Seiko Epson Corp | ホストコントローラ、情報処理装置及び電子機器 |
JP2010183258A (ja) * | 2009-02-04 | 2010-08-19 | Kyocera Mita Corp | 電子機器 |
JP2012242949A (ja) * | 2011-05-17 | 2012-12-10 | Sony Corp | 情報処理装置および方法、記録媒体、並びにプログラム |
JP2012252808A (ja) * | 2011-05-31 | 2012-12-20 | Alps Electric Co Ltd | カード用コネクタ |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017049334A (ja) * | 2015-08-31 | 2017-03-09 | 京セラドキュメントソリューションズ株式会社 | 電子機器及び画像形成装置 |
US10769091B2 (en) | 2018-01-03 | 2020-09-08 | Samsung Electronics Co., Ltd. | Memory card and electronic system |
US11194752B2 (en) | 2018-01-03 | 2021-12-07 | Samsung Electronics Co., Ltd. | Memory card and electronic system |
JP2021513155A (ja) * | 2018-02-01 | 2021-05-20 | 華為技術有限公司Huawei Technologies Co.,Ltd. | メモリカードおよび端末 |
JP7451409B2 (ja) | 2018-02-01 | 2024-03-18 | 華為技術有限公司 | メモリカードおよび端末 |
Also Published As
Publication number | Publication date |
---|---|
JP6266363B2 (ja) | 2018-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6266363B2 (ja) | メモリカードスロット装置及びメモリカードスロット装置の制御方法 | |
US10340634B2 (en) | Apparatus for ejecting at least one integrated circuit card | |
JP6050556B1 (ja) | リムーバブルメモリカード識別システムおよび方法 | |
KR20170013887A (ko) | 착탈가능 메모리 카드 타입 검출 시스템들 및 방법들 | |
US9971717B2 (en) | Bus interface circuit | |
US11023030B2 (en) | Electronic device and control method thereof | |
US10594918B2 (en) | Lighting device that is capable of connecting to electronic apparatus, and control method therefor | |
JP2008299849A (ja) | カード検出装置および方法 | |
US20110234311A1 (en) | Current detection circuit and information terminal | |
US20120068539A1 (en) | Semiconductor integrated circuit | |
TWI751510B (zh) | 負載插入感測電路、系統和方法 | |
WO2017008600A1 (zh) | 电力通断机构及具有该电力通断机构的移动终端 | |
CN107783065B (zh) | 传感器电路 | |
US20150253743A1 (en) | Control circuit including load switch, electronic apparatus including the load switch, and control method thereof | |
EP3024187B1 (en) | Signal demodulation apparatus | |
US20120092044A1 (en) | Circuit for swapping a memory card in an electronic device | |
CN111366874A (zh) | 漏电检测电路、闪存存储器漏电检测装置和漏电检测方法 | |
JP2015233217A (ja) | 情報処理装置、情報処理方法、及び情報処理プログラム | |
US20090284289A1 (en) | method of implementing power-on-reset in power switches | |
US10782760B2 (en) | Electronic device and method of controlling the same | |
CN110942786B (zh) | 一种电荷泵系统及非易失存储器 | |
CN107039075B (zh) | 非易失性存储装置 | |
US20160187913A1 (en) | Power supply system | |
JP2015012776A (ja) | 電源制御装置、及び情報処理装置 | |
CN114915307B (zh) | Sim卡通信电路及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20151102 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170905 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171030 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171121 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6266363 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |