JP6266363B2 - メモリカードスロット装置及びメモリカードスロット装置の制御方法 - Google Patents

Description

本発明の実施形態は、メモリカードスロット装置及びメモリカードスロット装置の制御方法に関する。

従来、携帯電話、スマートフォン、カードリーダ／ライタ、ディジタルカメラ、オーディオプレーヤなどの電子機器に搭載されるメモリカードスロット装置が知られている。
そして、メモリカードスロット装置のメモリカードスロットへＳＩＭカード等のメモリカードを装着して使用する場合には、メモリカードは、電子機器の制御回路に電気的に接続される必要がある。

特開２０１３−２２２６９０号公報

しかしながら、メモリカードの電極構成によっては、メモリカードをメモリカードスロット装置に挿入操作中あるいは抜去操作中に、メモリカードスロット装置内でメモリカードに電力を供給するための高電位側電源端子と低電位側電源端子（グランド端子）とを電気的に互いに接続してしまう虞があった。

より詳細には、メモリカードの電極を構成するグランド電極パッドの領域が大きく設定されているようなメモリカードにおいては、グランド電極パッドが、メモリカードスロット装置の高電位側電源端子と低電位側電源端子との間にまたがることとなり、グランド電極パッドを介してメモリカードスロット装置の高電位側電源端子と低電位側電源端子（グランド端子）とが電気的に接続されてしまうおそれがあった。

また、装置の小型化の要請に伴い、メモリカードスロット装置において、メモリカードの挿入及び抜去は、人手によりなされることとなっており、かならずしも所定のタイミングで挿入操作あるいは抜去操作がなされるとはかぎらない。

本発明は、上記に鑑みてなされたものであって、メモリカードの挿入操作及び抜去操作が人手によりなされるメモリカードスロット装置であっても、高電位側電源端子と低電位側電源端子とが電気的に接続されてしまうのを確実に防止することが可能なメモリカードスロット装置及びメモリカードスロット装置の制御方法を提供することを目的としている。

実施形態のメモリカードスロット装置は、第１検出部と、第２検出部と、制御部とを有し、メモリカードの挿入途中あるいは抜去途中においては、メモリカードのグランド電極パッドがメモリカードスロット内の電源電極端子とグランド電極端子との間に跨って両端子に接触可能な形状となっている。第１検出部は、メモリカードがメモリカードスロット内に挿入されていることを検出する。第２検出部は、メモリカードが前記メモリカードスロット内の所定の保持位置よりも奥の所定の位置であって、グランド電極パッドによりメモリカードスロット内の電源電極端子がグランド電極端子に物理的に短絡しない位置である押込位置まで押し込まれたことを検出する。

これにより制御部は、第１検出部によってメモリカードが前記メモリカードスロットに挿入されたことを検出され、第２検出部によって押込位置までメモリカードが押し込まれたことが検出された場合に、メモリカードへの電源供給を開始し、電源供給がなされているメモリカードが再び押込位置まで押し込まれたことが第２検出部によって検出された場合、メモリカードへの電源供給を遮断する。

図１は、メモリカード及びメモリカードスロット装置の概要構成説明図である。 図２は、メモリカードスロット装置の制御系の概要構成図である。 図３は、ＳＩＭカードとして構成されたメモリカードのメモリカードスロット装置への挿入／抜去操作時のシーケンスタイミングチャートである。 図４は、第２実施形態のワイヤードロジック回路であるＤフリップフロップ回路の説明図である。 図５は、第３実施形態のワイヤードロジック回路であるＴフリップフロップ回路の説明図である。

次に図面を参照して実施形態について説明する。
［１］第１実施形態
図１は、メモリカード及びメモリカードスロット装置の概要構成説明図である。
メモリカード１０は、本実施形態では、ＳＩＭカードとして構成されており、携帯電話、スマートフォン等の情報通信機器に設けられたメモリカードスロット装置２０内に挿入され、電気的に接続された状態で、情報通信機器においてサービスを提供可能な状態とされる。

図１において、メモリカード１０は、いわゆるマイクロＳＩＭカードとして構成されており、メモリカード１０の本体ケース１１の一方の面（図１では、紙面裏面側）には、複数の電極パッドが設けられている。

メモリカード１０の電極パッドとしては、メモリカードスロット装置２０から高電位側電源（駆動用電源）Ｖｃｃ（例えば、＋５Ｖ直流）が供給される電源電極パッド１２と、メモリカードスロット装置２０を介して、外部装置からリセット信号を入力し、あるいは、メモリカード１０の内部にリセット制御回路を設けた場合に、リセット制御信号を入力してメモリカード１０をリセットするためのリセット電極パッド１３と、メモリカードスロット装置２０からクロック信号ＣＬＫ（あるいはタイミング信号）が入力されるクロック電極パッド１４と、を備えている。

さらにメモリカード１０の電極パッドとしては、メモリカードスロット装置２０のグランド（接地）電極端子が接続される略Ｌ字形状のグランド電極パッド１５と、メモリカード１０内部の不揮発性メモリの内容を変更したり消去したりするのに必要な電圧を印加するためのプログラミング電圧電極パッド１６と、メモリカード１０内のＩＣへの入出力端子として機能する入出力電極パッド１７と、データ入出力を行うためのデータ入出力電極パッド１８と、アプリケーションに依存して使えるアプリケーションサービス電極パッド１９と、を備えている。

なお、メモリカード１０をＳＩＭカードとして使用する場合には、また、データ入出力電極パッド１８及びアプリケーションサービス電極パッド１９は、未使用状態となっている。

一方、メモリカードスロット装置２０は、駆動用電源Ｖｃｃ（例えば、＋５Ｖ直流）を供給する電源電極端子２１と、外部装置からリセット信号を入力し、あるいは、メモリカード１０の内部にリセット制御回路を設けた場合に、リセット制御信号を入力してメモリカード１０をリセットするためのリセット電極端子２２と、クロック信号ＣＬＫ（あるいはタイミング信号）を出力するクロック電極端子２３と、低電位側電源であるグランドＧＮＤに接続され、グランド電位とされるグランド（接地）電極端子２４と、メモリカード１０内部の不揮発性メモリの内容を変更したり消去したりするのに必要な電圧を供給するためのプログラミング電極端子２５と、メモリカード１０内のＩＣに対する入出力端子として機能する入出力電極端子２６と、を備えている。

上記構成において、上述したようにメモリカード１０のグランド電極パッド１５は、他の電極パッドと比較して大きく形成されており、メモリカード１０の挿入途中あるいは抜去途中においては、メモリカードスロット装置２０の電源電極端子２１とグランド（接地）電極端子２４との間に跨って両端子に接触可能な形状となっている。

また、メモリカードスロット装置２０が情報通信機器に設けられている場合においては、メモリカード１０内の不揮発性メモリの内容（システム情報等）を変更したり消去したりすることはないので、プログラミング電極端子２５については、非接続状態となっている。

さらに、メモリカードスロット装置２０は、常閉接点を有し、メモリカードスロット２０Ａ内の所定のカード検知位置までメモリカード１０が挿入されるまでは閉状態であり、当該カード検知位置より奥にメモリカード１０が挿入されている状態では、常に開状態となる第１スイッチＳＷ１を備えている。
ここで、第１スイッチＳＷ１は、図１に示すように、メモリカード１０が挿入された状態で、メモリカード１０の側部に当接する位置に設けられている。

そして、第１スイッチＳＷ１は、メモリカード１０の電極パッド形成面に対向するように設けられている板金製の固定電極Ｔ１１と、メモリカード１０の非挿入時（メモリカード１０の非検出時）には固定電極Ｔ１１に当接して導通状態であるとともに、メモリカード１０の挿入時（メモリカード１０の検出時）には、メモリカード１０の側部に当接して図１中右方向に撓んで固定電極Ｔ１１と離れるように動作する板金製の可動電極Ｔ１２と、を備えている。

また、メモリカードスロット装置２０は、例えば、図示しないハート状カム方式のオルタネイト機構及び常開接点を有する第２スイッチＳＷ２を備えている。
ここで、第２スイッチＳＷ２は、図１に示すように、メモリカード１０が所定の保持位置（通常使用位置）に挿入された状態で、メモリカード１０の先端位置よりも奥の位置に設けられている。

そして、第２スイッチＳＷ２は、メモリカード１０の先端に対向するように設けられている板金製の固定電極Ｔ２１と、メモリカード１０の非挿入時（メモリカード１０の非検出時）には固定電極Ｔ２１と離間し、非導通状態であるとともに、メモリカード１０の挿入時（メモリカード１０の押込時）には、メモリカード１０の先端部に当接して図１中上方向に撓んで固定電極Ｔ２１と接触し、導通状態となるように動作する板金製の可動電極Ｔ２２と、を備えている。

そして、オルタネイト機構により、メモリカードスロット２０Ａ内に挿入されているメモリカード１０を、さらに第２スイッチＳＷ２が閉状態となる位置まで押し込むことにより、所定の保持位置（通常使用位置）にメモリカード１０を保持するようにロックされ、再びメモリカード１０を押し込むことによりロックが解除されてメモリカード１０が取り出し可能位置まで移動される。

この場合において、メモリカード１０が所定の保持位置に保持された状態では、第２スイッチＳＷ２は、再び開状態となっており、メモリカード１０がロック状態にある場合には、第２スイッチＳＷ２は、開状態を維持することとなる。

次に実施形態の動作を説明する。
図２は、メモリカードスロット装置の制御系の概要構成図である。
メモリカードスロット装置２０の制御系２０Ｘは、大別すると、ワイヤードロジック回路であるＪＫフリップフロップ回路３１と、マイクロコンピュータとして構成され、ＪＫフリップフロップ回路３１の非反転出力端子Ｑが接続されたコントローラ３２と、コントローラの制御下で電源（Ｖｃｃ）の供給／遮断の制御を行う電源制御回路３３と、を備えている。

ＪＫフリップフロップ回路３１は、Ｊ入力端子に第１スイッチＳＷ１が接続されて第１スイッチ検出信号ＳＳＷ１が入力され、クロック（ＣＬＫ）入力端子に第２スイッチＳＷ２が接続されて第２スイッチ検出信号ＳＳＷ２が入力され、Ｋ入力端子に常時“Ｈ”レベル（＝論理値“１”相当。以下、同様。）の信号が入力されている。

ここで、第１スイッチＳＷ１がクローズ（閉、オン）状態である場合には、Ｊ入力端子には、“Ｌ”レベル（＝論理値“０”相当。以下、同様。）の第１スイッチ検出信号ＳＳＷ１が入力され、第１スイッチＳＷ１がオープン（開、オフ）状態である場合には、Ｊ入力端子には、“Ｈ”レベルの第１スイッチ検出信号ＳＳＷ１が入力される。

また、第２スイッチＳＷ２がクローズ（閉、オン）状態である場合には、クロック入力端子には、“Ｈ”レベルの第２スイッチ検出信号ＳＳＷ２が入力され、第２スイッチＳＷ２がオープン（開、オフ）状態である場合には、クロック入力端子には、“Ｌ”レベルの第２スイッチ検出信号ＳＳＷ２が入力される。

図３は、ＳＩＭカードとして構成されたメモリカードのメモリカードスロット装置への挿入／抜去操作時のシーケンスタイミングチャートである。
図３において、時刻ｔ１に至るまでは、メモリカード１０がメモリカードスロット装置２０のメモリカードスロット２０Ａに未だ挿入されていない状態、あるいは、メモリカード１０はメモリカードスロット２０Ａ内に挿入されているが、未だ第１スイッチＳＷ１がオープン状態に至っていない状態となっており、メモリカードスロット装置２０の制御上はメモリカード未挿入状態として扱われる。

そして、時刻ｔ１においては、メモリカード１０がさらにメモリカードスロット装置２０のメモリカードスロット２０Ａの奥に挿入されて、メモリカード１０の側部が第１スイッチＳＷ１に当接して、第１スイッチＳＷ１がオープン状態に至ることとなっている。
この結果、“Ｈ”レベルの第１スイッチ検出信号ＳＳＷ１がＪＫフリップフロップ回路３１のＪ入力端子に入力される。

しかし、時刻ｔ１の時点においては、第２スイッチ検出信号ＳＳＷ２は、“Ｌ”レベルであるため、ＪＫフリップフロップ回路３１の非反転出力端子Ｑは、“Ｌ”レベルのままであり、コントローラ３２は、電源（高電位側電源Ｖｃｃ）の遮断状態（非供給状態）を維持している。

さらに時刻ｔ２に至ると、メモリカード１０がさらにメモリカードスロット装置２０のメモリカードスロット２０Ａの奥に挿入され、メモリカード１０の先端が第２スイッチＳＷ２に当接して第２スイッチＳＷ２をクローズ状態とする。

この結果、“Ｈ”レベルの第２スイッチ検出信号ＳＳＷ２がＪＫフリップフロップ回路３１のクロック入力端子に入力される。
ところで、第２スイッチＳＷ２がクローズ状態となるメモリカード１０の挿入位置は、メモリカード１０の通常使用位置よりも奥とされているので、この時点で、メモリカード１０の電極パッドにより、メモリカードスロット装置２０の高電位側電源端子（Ｖｃｃ）が低電位側電源端子（ＧＮＤ）と短絡する虞は、構造上あり得ないようになっている。

一方、時刻ｔ２において、ＪＫフリップフロップ回路３１のＪ入力端子及びＫ入力端子は、双方とも“Ｈ”レベルであり、クロック入力端子も“Ｈ”レベルとなっている。
このため、ＪＫフリップフロップ回路３１の非反転出力端子Ｑは、時刻ｔ２から当該ＪＫフリップフロップ回路３１の処理遅延時間が経過した時刻ｔ３において、“Ｈ”レベルに遷移する。

これにより、コントローラ３２は、電源制御回路３３を制御し、電源（高電位側電源Ｖｃｃ）の供給状態に移行させる。
この結果、メモリカード１０の高電位側電源端子に動作用の電源が供給され、メモリカード１０は、動作状態に移行することとなる。

その後、時刻ｔ４において、ユーザがメモリカード１０の押込操作を終了すると、メモリカード１０は、メモリカードスロット装置２０に設けられた押込操作に連動するハート状カム方式等の図示しないオルタネイト機構（プッシュオン・プッシュオフ機構）が、ロック状態とされる。この結果、メモリカード１０は、多少挿入方向とは逆方向に押し戻され、所定の保持位置（通常使用位置）に保持されることとなる。

次にメモリカード１０の抜去操作時の動作について説明する。
ユーザがメモリカード１０を再び押し込んで、抜去操作を行おうとすることにより、メモリカード１０がメモリカードスロット装置２０のメモリカードスロット２０Ａの奥に挿入され、時刻ｔ５において、メモリカード１０の先端が第２スイッチＳＷ２に当接して第２スイッチＳＷ２をクローズ状態とする。

これに伴い、メモリカードスロット装置２０に設けられた押込操作に連動して、図示しないオルタネイト機構（プッシュオン・プッシュオフ機構）が、ロック解除状態とされる。
時刻ｔ５において、メモリカード１０の先端が第２スイッチＳＷ２に当接して第２スイッチＳＷ２をクローズ状態となると、“Ｈ”レベルの第２スイッチ検出信号ＳＳＷ２がＪＫフリップフロップ回路３１のクロック入力端子に入力される。

したがって、時刻ｔ５において、ＪＫフリップフロップ回路３１のＪ入力端子及びＫ入力端子は、双方とも“Ｈ”レベルであり、クロック入力端子も“Ｈ”レベルとなっているので、ＪＫフリップフロップ回路３１の非反転出力端子Ｑは、時刻ｔ５から当該ＪＫフリップフロップ回路３１の処理遅延時間が経過した時刻ｔ６において、トグルし、“Ｈ”レベルから“Ｌ”レベルに遷移する。

これにより、コントローラ３２は、電源制御回路３３を制御し、電源（高電位側電源Ｖｃｃ）の供給遮断状態に移行させる。
この結果、メモリカード１０の高電位側電源端子に動作用の電源が遮断され、メモリカード１０は、非動作状態に移行することとなる。

なお、メモリカード１０がユーザの抜去操作により、第２スイッチＳＷ２が押し込まれている時刻ｔ７迄の期間においては、上述したように、メモリカード１０の電極パッドにより、メモリカードスロット装置２０の高電位側電源端子（Ｖｃｃ）が低電位側電源端子（ＧＮＤ）と短絡する虞は、構造上あり得ないようになっている。

したがって、時刻ｔ６の時点で既にメモリカード１０には、電源が供給されていない電源遮断状態となっているので、時刻ｔ７以降に、メモリカード１０がユーザによりメモリカードスロット装置２０のメモリカードスロット２０Ａから抜去されるに際しては、メモリカード１０の電極パッドにより、メモリカードスロット装置２０の高電位側電源端子（Ｖｃｃ）が低電位側電源端子（ＧＮＤ）とが物理的に接続されたとしても、短絡電流がながれることはなく、安全かつ確実にメモリカード１０の抜去操作が行える。

そして、メモリカード１０が抜去され、時刻ｔ８の時点において、第１スイッチ検出信号ＳＳＷ１は、“Ｌ”レベルとなる。

以上の説明のように、本第１実施形態によれば、メモリカードスロット２０Ａ内のメモリカードの所定の保持位置よりも奥の所定の押込位置までメモリカード１０が押し込まれたことを検出し、この検出結果に基づいて、メモリカード１０がメモリカードスロット２０Ａに挿入されて、押込位置までメモリカード１０が押し込まれた場合に、メモリカード１０への電源供給を開始し、電源供給がなされているメモリカード１０が再び押込位置まで押し込まれたことを検出して、メモリカード１０の電源供給を遮断する構成としたので、構造上短絡を考慮する必要の無い期間内においてしか、メモリカード１０への電源供給はなされないので、安全かつ確実にメモリカード１０の挿入操作及び抜去操作が行える。

［２］第２実施形態
以上の第１実施形態の説明においては、ワイヤードロジック回路としてＪＫフリップフロップ回路３１を用いていたが、本第２実施形態は、ＪＫフリップフロップ回路３１に代えてＤフリップフロップ回路を用いた場合の実施形態である。

本第２実施形態においては、図２に示したＪＫフリップフロップ回路３１を後述する構成のＤフリップフロップ回路に置き換えるだけであるので、Ｄフリップフロップ回路についてのみ説明する。

図４は、第２実施形態のワイヤードロジック回路であるＤフリップフロップ回路の説明図である。
Ｄフリップフロップ回路３１Ａは、クリア入力端子に第１スイッチＳＷ１が接続されて第１スイッチ検出信号ＳＳＷ１が入力され、クロック（ＣＬＫ）入力端子に第２スイッチＳＷ２が接続されて第２スイッチ検出信号ＳＳＷ２が入力され、反転出力端子／ＱがＤ入力端子に接続されている。

本第２実施形態のＤフリップフロップ回路３１Ａは、第１実施形態のＪＫフリップフロップ回路３１と同様の動作を行うことができる。
したがって、本第２実施形態によっても、構造上短絡を考慮する必要の無い期間内においてしか、メモリカード１０への電源供給はなされないので、安全かつ確実にメモリカード１０の挿入操作及び抜去操作が行える。

［３］第３実施形態
以上の第２実施形態の説明においては、ワイヤードロジック回路としてＤフリップフロップ回路３１Ａを用いていたが、本第３実施形態は、第１実施形態のＪＫフリップフロップ回路３１に代えてＴフリップフロップ回路３１Ｂを用いた場合の実施形態である。

本第３実施形態においては、第２実施形態と同様に、図２に示したＪＫフリップフロップ回路３１を後述する構成のＴフリップフロップ回路３１Ｂに置き換えるだけであるので、Ｔフリップフロップ回路３１Ｂについてのみ説明する。

図５は、第３実施形態のワイヤードロジック回路であるＴフリップフロップ回路の説明図である。
Ｔフリップフロップ回路３１Ｂは、クリア入力端子に第１スイッチＳＷ１が接続されて第１スイッチ検出信号ＳＳＷ１が入力され、Ｔ入力端子に第２スイッチＳＷ２が接続されて第２スイッチ検出信号ＳＳＷ２が入力されている。

本第３実施形態のＴフリップフロップ回路３１Ｂは、実質的に第２実施形態のＤフリップフロップ回路３１Ａとに同一の動作を行うことができる。
したがって、本第３実施形態によっても、構造上短絡を考慮する必要の無い期間内においてしか、メモリカード１０への電源供給はなされないので、安全かつ確実にメモリカード１０の挿入操作及び抜去操作が行える。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０ メモリカード
１１ 本体ケース
１５ グランド電極パッド
２０ メモリカードスロット装置
２０Ａ カードスロット
２０Ｘ 制御系
２１ 電源電極端子
２４ グランド電極端子
３１ ＪＫフリップフロップ回路
３１Ａ Ｄフリップフロップ回路
３１Ｂ Ｔフリップフロップ回路
３２ コントローラ
３３ 電源制御回路
ＧＮＤ 低電位側電源（グランド）
ＳＳＷ１ 第１スイッチ検出信号
ＳＳＷ２ 第２スイッチ検出信号
ＳＷ１ 第１スイッチ
ＳＷ２ 第２スイッチ
Ｔ１１ 固定電極（第１スイッチＳＷ１）
Ｔ１２ 可動電極（第１スイッチＳＷ１）
Ｔ２１ 固定電極（第２スイッチＳＷ２）
Ｔ２２ 可動電極（第２スイッチＳＷ２）
Ｖｃｃ 高電位側電源

Claims (6)

1. メモリカードの挿入途中あるいは抜去途中においては、前記メモリカードのグランド電極パッドがメモリカードスロット内の電源電極端子とグランド電極端子との間に跨って両端子に接触可能な形状となっているメモリカードスロット装置であって、
   前記メモリカードが前記メモリカードスロット内に挿入されていることを検出する第１検出部と、
   前記メモリカードが前記メモリカードスロット内の所定の保持位置よりも奥の所定の位置であって、前記グランド電極パッドにより前記メモリカードスロット内の前記電源電極端子が前記グランド電極端子に物理的に短絡しない位置である押込位置まで押し込まれたことを検出する第２検出部と、
   前記第１検出部によって前記メモリカードが前記メモリカードスロットに挿入されたことが検出され、前記第２検出部によって前記押込位置まで前記メモリカードが押し込まれたことが検出された場合に、前記メモリカードへの電源供給を開始し、前記電源供給がなされている前記メモリカードが再び前記押込位置までが押し込まれたことが前記第２検出部によって検出された場合、前記メモリカードへの電源供給を遮断する制御部と、
   を備えたメモリカードスロット装置。
2. 前記第１検出部は、前記メモリカードが前記メモリカードスロット内の所定挿入位置に挿入されている場合に“Ｈ”レベルの第１検出信号を出力し、
   前記第２検出部は、前記メモリカードが前記押込位置まで押し込まれている場合に“Ｈ”レベルの第２検出信号を出力し、
   前記制御部は、前記第１検出信号及び前記第２検出信号が入力され、電源供給制御信号を出力するワイヤードロジック回路を有している、
   請求項１記載のメモリカードスロット装置。
3. 前記ワイヤードロジック回路は、Ｊ入力端子に前記第１検出信号が入力され、クロック入力端子に前記第２検出信号が入力され、Ｋ入力端子に“Ｈ”レベル信号が入力されるＪＫフリップフロップ回路として構成され、
   前記制御部は、前記ＪＫフリップフロップ回路の非反転出力端子から“Ｈ”レベルの出力信号が出力されている場合に前記メモリカードへの電源供給を行い、前記非反転出力端子から“Ｌ”レベルの出力信号が出力されている場合に前記メモリカードへの電源供給を遮断する、
   請求項２記載のメモリカードスロット装置。
4. 前記ワイヤードロジック回路は、Ｔ入力端子に前記第２検出信号が入力され、クリア入力端子に前記第２検出信号が入力されるＴフリップフロップ回路として構成され、
   前記制御部は、前記Ｔフリップフロップ回路の非反転出力端子から“Ｈ”レベルの出力信号が出力されている場合に前記メモリカードへの電源供給を行い、前記非反転出力端子から“Ｌ”レベルの出力信号が出力されている場合に前記メモリカードへの電源供給を遮断する、
   請求項２記載のメモリカードスロット装置。
5. 前記ワイヤードロジック回路は、クリア入力端子に前記第１検出信号が入力され、クロック入力端子に前記第２検出信号が入力され、反転出力端子がＤ入力端子に接続されたＤフリップフロップ回路として構成され、
   前記制御部は、前記Ｄフリップフロップ回路の非反転出力端子から“Ｈ”レベルの出力信号が出力されている場合に前記メモリカードへの電源供給を行い、前記非反転出力端子から“Ｌ”レベルの出力信号が出力されている場合に前記メモリカードへの電源供給を遮断する、
   請求項２記載のメモリカードスロット装置。
6. メモリカードが挿入途中あるいは抜去途中においては、前記メモリカードのグランド電極パッドがスロット内の電源電極端子とグランド電極端子との間に跨って両端子に接触可能な形状を有する前記メモリカードスロットと、
   前記メモリカードが前記メモリカードスロット内に挿入されていることを検出する第１検出部と、
   前記メモリカードが前記メモリカードスロット内の所定の保持位置よりも奥の所定の位置であって、前記グランド電極パッドにより前記メモリカードスロット内の前記電源電極端子が前記グランド電極端子に物理的に短絡しない位置である押込位置まで押し込まれたことを検出する第２検出部と、を具備するメモリカードスロット装置の制御方法であって、
   前記第１検出部によって、前記メモリカードが前記メモリカードスロットに挿入されたことが検出され、前記第２検出部によって前記押込位置まで前記メモリカードが押し込まれたことが検出された場合に、前記メモリカードへの電源供給を開始する過程と、
   前記電源供給がなされている前記メモリカードが再び前記押込位置まで押し込まれたことが前記第２検出部によって検出された場合、前記メモリカードへの電源供給を遮断する過程と、
   を備えたメモリカードスロット装置の制御方法。

Images