JP7032472B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP7032472B2
JP7032472B2 JP2020068288A JP2020068288A JP7032472B2 JP 7032472 B2 JP7032472 B2 JP 7032472B2 JP 2020068288 A JP2020068288 A JP 2020068288A JP 2020068288 A JP2020068288 A JP 2020068288A JP 7032472 B2 JP7032472 B2 JP 7032472B2
Authority
JP
Japan
Prior art keywords
transistor
circuit
signal
display
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020068288A
Other languages
English (en)
Other versions
JP2020115230A (ja
Inventor
朗央 山本
秀貴 魚地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2020115230A publication Critical patent/JP2020115230A/ja
Application granted granted Critical
Publication of JP7032472B2 publication Critical patent/JP7032472B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096Details of the interface to the display terminal specific for a flat panel
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416Control or interface arrangements specially adapted for digitisers
    • G06F3/04166Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/0426Layout of electrodes and connections
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0439Pixel structures
    • G09G2300/0452Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0291Details of output amplifiers or buffers arranged for use in a driving circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/08Details of timing specific for flat panels, other than clock recovery
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/06Adjustment of display parameters
    • G09G2320/0613The adjustment depending on the type of the information to be displayed
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/10Special adaptations of display systems for operation with variable images
    • G09G2320/103Detection of image changes, e.g. determination of an index representative of the image change
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00Aspects of data communication
    • G09G2370/08Details of image data interface between the display device controller and the data line driver circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00Aspects of data communication
    • G09G2370/14Use of low voltage differential signaling [LVDS] for display data communication

Description

本発明の一態様は、表示装置に関する。または、本発明の一態様は、表示装置の駆動方法
に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。例えば、本発明の一態様は、
物、方法、もしくは製造方法に関する。または、本発明は、プロセス、マシン、マニュフ
ァクチャ、もしくは組成物(コンポジション・オブ・マター)に関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうるもの
全般を指す。よって、トランジスタやダイオードなどの半導体素子や半導体回路は半導体
装置である。また、表示装置、発光装置、照明装置、電気光学装置、撮像装置、および電
子機器などは、半導体素子や半導体回路を含む場合がある。よって、表示装置、発光装置
、照明装置、電気光学装置、撮像装置、および電子機器なども半導体装置を有する場合が
ある。
近年、表示装置の高精細化が進んでいる。表示装置の高精細化は、表示装置へ画像信号を
伝達するための配線数の増加や、消費電力の増加などを生じやすい。また、EMI(El
ectro Magnetic Interference)などのノイズの影響を受け
やすく、表示品位の低下を生じやすい。
このため、表示装置への信号伝達手段として、TIA/EIA644規格(TIA:米国
電気通信工業会、EIA:米国電子工業会)として標準化されているLVDS(Low
voltage differential signaling)が用いられることが
多い。LVDSは、比較的高速動作が可能で、小振幅信号による低消費電力化、配線数の
低減、およびノイズの影響を軽減可能な通信技術の一つである。
また、表示装置の消費電力低減のため、同一画像(静止画像)を連続して表示する場合、
同一画像の信号を書き込む回数(リフレッシュするともいう)を低減する技術が知られて
いる(特許文献1)。なお、リフレッシュを行う頻度をリフレッシュレートという。
特開2011-237760号公報
LVDSは、オペアンプを用いた差動増幅によってノイズを除去し、表示品位の低下を抑
えることができる。その一方で、オペアンプには常にバイアス電流を供給する必要があり
、消費電力の低減が難しい。このため、特許文献1に開示された表示装置にLVDSを用
いると、当該表示装置のさらなる消費電力の低減が実現しにくいという問題があった。
本発明の一態様は、消費電力の少ない表示装置もしくは電子機器などを提供することを課
題の一つとする。または、本発明の一態様は、消費電力の少ない表示装置もしくは電子機
器などの駆動方法を提供することを課題の一つとする。または、本発明の一態様は、設計
の自由度が高い表示装置およびその作製方法を提供することを課題の一つとする。
または、本発明の一態様は、視認性に優れた表示装置、もしくは電子機器などを提供する
ことを課題の一つとする。または、本発明の一態様は、表示品位が良好な表示装置、もし
くは電子機器などを提供することを課題の一つとする。または、本発明の一態様は、信頼
性が高い表示装置、もしくは電子機器などを提供することを課題の一つとする。または、
本発明の一態様は、生産性が高い表示装置、もしくは電子機器などを提供することを課題
の一つとする。または、本発明の一態様は、新規な表示装置、もしくは電子機器などを提
供することを課題の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、受信回路と、駆動回路と、表示部と、を有する表示装置であって、受
信回路は、画像信号を受信することができる機能を有し、駆動回路は、表示部に画像信号
を供給することができる機能を有し、表示部は、静止画表示期間において、フレーム周波
数を1Hz以下として画像を表示することができる機能を有し、受信回路は、静止画表示
期間において、少なくとも一部の動作を停止することができる機能を有することを特徴と
する表示装置である。
受信回路はオペアンプを有し、静止画表示期間において、オペアンプへのバイアス電流の
供給を停止することができる機能を有する。また、駆動回路は、静止画表示期間において
、動作を停止することができる機能を有する。また、表示装置は、静止画表示期間中に駆
動回路へのクロック信号の供給を停止することができる機能を有する。
本発明の一態様は、第1の回路と、表示部と、を有する表示装置であって、第1の回路は
、画像信号を受信することができる機能と、表示部に画像信号を供給することができる機
能と、を有し、表示部は、第1の期間において、画像信号に応じた静止画を表示すること
ができる機能と、第2の期間において、画像信号に応じた動画を表示することができる機
能と、を有し、表示部は、第1の期間において、フレーム周波数を1Hz以下として画像
を表示することができる機能を有し、第1の回路は、第1期間において、少なくとも一部
の動作を停止することができる機能を有することを特徴とする表示装置である。
第1の期間と第2の期間は、制御信号によって切り替えることができる。
第1の回路はオペアンプを有し、第1の回路は、第1の期間において、オペアンプへのバ
イアス電流の供給を停止することができる機能を有する。
なお、本発明の一態様の表示装置は、第1の期間においてフレーム周波数を0.2Hz以
下として画像を表示することも可能である。
本発明の一態様によれば、消費電力の少ない表示装置もしくは電子機器などを提供するこ
とができる。または、本発明の一態様によれば、消費電力の少ない表示装置もしくは電子
機器などの駆動方法を提供することができる。または、本発明の一態様によれば、設計の
自由度が高い表示装置およびその作製方法を提供することができる。
または、本発明の一態様は、視認性に優れた表示装置、もしくは電子機器などを提供する
ことができる。または、本発明の一態様は、表示品位が良好な表示装置、もしくは電子機
器などを提供することができる。または、本発明の一態様は、信頼性が高い表示装置、も
しくは電子機器などを提供することができる。または、本発明の一態様は、生産性が高い
表示装置、もしくは電子機器などを提供することができる。または、本発明の一態様は、
新規な表示装置、もしくは電子機器などを提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一
態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、
図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項な
どの記載から、これら以外の効果を抽出することが可能である。
表示装置の一形態を説明するブロック図。 表示装置の一形態を説明するブロック図および回路図。 表示装置の一形態を説明するブロック図。 画素構成の一例を説明する図。 画素構成の一例を説明する図。 LVDSレシーバの動作を説明する図。 表示装置の動作を説明するタイミングチャート。 表示装置の動作を説明するタイミングチャート。 表示装置の一形態に係るフローチャート。 表示装置の一形態を説明するブロック図。 表示装置の動作を説明するタイミングチャート。 表示装置の一形態を説明するブロック図。 表示装置の一形態を説明するブロック図。 表示装置の一形態を説明するブロック図。 トランジスタの一形態を説明する断面図。 トランジスタの一形態を説明する断面図。 トランジスタの一形態を説明する平面図および断面図。 トランジスタの一形態を説明する平面図および断面図。 タッチセンサの構成例および駆動方法の一例を説明する図。 タッチセンサの構成例および駆動方法の一例を説明する図。 発光素子の構成例を説明する図。 電子機器の一例を説明する図。 CAAC-OSの断面におけるCs補正高分解能TEM像、およびCAAC-OSの断面模式図。 CAAC-OSの平面におけるCs補正高分解能TEM像。 CAAC-OSおよび単結晶酸化物半導体のXRDによる構造解析を説明する図。 CAAC-OSの電子回折パターンを示す図。 In-Ga-Zn酸化物の電子照射による結晶部の変化を示す図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変
更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形
態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成にお
いて、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して
用い、その繰り返しの説明は省略する。
また、図面等において示す各構成の、位置、大きさ、範囲などは、発明の理解を容易とす
るため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する
発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。例えば
、実際の製造工程において、エッチングなどの処理によりレジストマスクなどが意図せず
に目減りすることがあるが、理解を容易とするために省略して示すことがある。
また、上面図(「平面図」ともいう)や斜視図などにおいて、図面をわかりやすくするた
めに、一部の構成要素の記載を省略する場合がある。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限
定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、
その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配
線」が一体となって形成されている場合なども含む。
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が直上または直
下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層A上の電極
B」の表現であれば、絶縁層Aの上に電極Bが直接接して形成されている必要はなく、絶
縁層Aと電極Bとの間に他の構成要素を含むものを除外しない。
また、ソースおよびドレインの機能は、異なる極性のトランジスタを採用する場合や、回
路動作において電流の方向が変化する場合など、動作条件などによって互いに入れ替わる
ため、いずれがソースまたはドレインであるかを限定することが困難である。このため、
本明細書においては、ソースおよびドレインの用語は、入れ替えて用いることができるも
のとする。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの
」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの
」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。
よって、「電気的に接続する」と表現される場合であっても、現実の回路においては、物
理的な接続部分がなく、配線が延在しているだけの場合もある。
また、本明細書において、「平行」とは、二つの直線が-10°以上10°以下の角度で
配置されている状態をいう。従って、-5°以上5°以下の場合も含まれる。また、「垂
直」および「直交」とは、二つの直線が80°以上100°以下の角度で配置されている
状態をいう。従って、85°以上95°以下の場合も含まれる。
なお、本明細書などにおいて、計数値および計量値に関して「同一」、「同じ」、「等し
い」または「均一」などと言う場合は、明示されている場合を除き、誤差としてプラスマ
イナス20%の変動を含むものとする。
また、本明細書において、リソグラフィ工程を行った後にエッチング工程を行う場合は、
特段の説明がない限り、リソグラフィ工程で形成したレジストマスクは、エッチング工程
終了後に除去するものとする。
また、電圧は、ある電位と、基準の電位(例えば接地電位(GND電位)またはソース電
位)との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能で
ある。
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度
が0.1原子%未満の元素は不純物と言える。不純物が含まれることにより、例えば、半
導体のDOS(Density of State)が高くなることや、キャリア移動度
が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導
体である場合、半導体の特性を変化させる不純物としては、例えば、第1族元素、第2族
元素、第13族元素、第14族元素、第15族元素、および酸化物半導体の主成分以外の
遷移金属などがあり、特に、例えば、水素(水にも含まれる)、リチウム、ナトリウム、
シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素など
の不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンである
場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第1族元素
、第2族元素、第13族元素、第15族元素などがある。
なお、本明細書等における「第1」、「第2」等の序数詞は、構成要素の混同を避けるた
めに付すものであり、工程順または積層順など、なんらかの順番や順位を示すものではな
い。また、本明細書等において序数詞が付されていない用語であっても、構成要素の混同
を避けるため、特許請求の範囲において序数詞が付される場合がある。また、本明細書等
において序数詞が付されている用語であっても、特許請求の範囲において異なる序数詞が
付される場合がある。また、本明細書等において序数詞が付されている用語であっても、
特許請求の範囲などにおいて序数詞を省略する場合がある。
なお、「チャネル長」とは、例えば、トランジスタの上面図において、半導体とゲート電
極とが重なる領域、またはトランジスタがオン状態のときに半導体の中で電流の流れる部
分、またはチャネルが形成される領域における、ソース(ソース領域またはソース電極)
とドレイン(ドレイン領域またはドレイン電極)との間の距離をいう。なお、一つのトラ
ンジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。すなわち、一
つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細
書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、
最小値または平均値とする。
なお、本明細書等において、トランジスタの「オン状態」とは、トランジスタのソースと
ドレインが電気的に短絡しているとみなせる状態をいう。また、トランジスタの「オフ状
態」とは、トランジスタのソースとドレインが電気的に遮断しているとみなせる状態をい
う。
また、本明細書等において、「オン電流」とは、トランジスタがオン状態の時にソースと
ドレイン間に流れる電流をいう場合がある。また、「オフ電流」とは、トランジスタがオ
フ状態である時にソースとドレイン間に流れる電流をいう場合がある。
また、トランジスタのオフ電流は、ゲートとソース間の電圧(以下、「Vgs」ともいう
。)に依存する場合がある。従って、トランジスタのオフ電流がI以下である、とは、ト
ランジスタのオフ電流がI以下となるVgsの値が存在することを言う場合がある。また
、トランジスタのオフ電流とは、所定のVgs、所定の電圧範囲内のVgs等における電
流値を指す場合がある。
一例として、しきい値電圧Vthが0.5Vであり、Vgsが0.5Vにおけるソースと
ドレイン間に流れる電流(以下、「Ids」ともいう。)が1×10-9Aであり、Vg
sが0.1VにおけるIdsが1×10-13Aであり、Vgsが-0.5VにおけるI
dsが1×10-19Aであり、Vgsが-0.8VにおけるIdsが1×10-22
であるようなnチャネル型トランジスタを想定する。当該トランジスタのIdsは、Vg
sが-0.5Vにおいて、または、Vgsが-0.5V乃至-0.8Vの範囲において、
1×10-19A以下であるから、当該トランジスタのオフ電流は1×10-19A以下
である、と言う場合がある。当該トランジスタのドレイン電流が1×10-22A以下と
なるVgsが存在するため、当該トランジスタのオフ電流は1×10-22A以下である
、と言う場合がある。
また、トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ
電流は、特に記載がない場合、室温、60℃、85℃、95℃、または125℃における
オフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性
が保証される温度、もしくは、当該トランジスタが含まれる半導体装置等が使用される温
度(例えば、5℃乃至35℃のいずれか一の温度)におけるオフ電流、を表す場合がある
。室温、60℃、85℃、95℃、125℃、当該トランジスタが含まれる半導体装置等
の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用さ
れる温度(例えば、5℃乃至35℃のいずれか一の温度)、におけるトランジスタのオフ
電流がI以下となるVgsの値が存在するときに、トランジスタのオフ電流がI以下であ
る、と言う場合がある。
トランジスタのオフ電流は、ドレインとソースの間の電圧(以下、「Vds」ともいう。
)に依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、Vds
の絶対値が0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V
、10V、12V、16V、または20Vにおけるオフ電流を表す場合がある。または、
当該トランジスタが含まれる半導体装置等の信頼性が保証されるVdsにおけるオフ電流
を表す場合がある。または、当該トランジスタが含まれる半導体装置等で使用されるVd
sにおけるオフ電流を表す場合がある。
また、「チャネル幅」とは、例えば、半導体とゲート電極とが重なる領域、またはトラン
ジスタがオン状態のときに半導体の中で電流の流れる部分、またはチャネルが形成される
領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つの
トランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。すなわ
ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、
本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最
大値、最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネ
ル幅(以下、実効的なチャネル幅と呼ぶ)と、トランジスタの上面図において示されるチ
ャネル幅(以下、見かけ上のチャネル幅と呼ぶ)と、が異なる場合がある。例えば、ゲー
ト電極が半導体の側面を覆う場合、実効的なチャネル幅が、見かけ上のチャネル幅よりも
大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲート電極が半
導体の側面を覆うトランジスタでは、半導体の上面に形成されるチャネル領域の割合に対
して、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合
は、見かけ上のチャネル幅よりも、実効的なチャネル幅の方が大きくなる。
このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。
例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という
仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチ
ャネル幅を正確に測定することは困難である。
そこで、本明細書では、見かけ上のチャネル幅を、「囲い込みチャネル幅(SCW:Su
rrounded Channel Width)」と呼ぶ場合がある。また、本明細書
では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネ
ル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実
効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル
幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面TEM像などを解析するこ
となどによって、値を決定することができる。
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求め
る場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャ
ネル幅を用いて計算する場合とは異なる値をとる場合がある。
(実施の形態1)
本発明の一態様の表示装置について、図面を用いて説明する。
<表示装置の構成例>
図1は、本実施の形態に例示する表示装置100の構成を説明するブロック図である。表
示装置100は、画像処理回路110、表示パネル120、および受信回路130を有す
る。
画像処理回路110は、記憶回路111、比較回路112、および制御回路113を有す
る。表示パネル120は、駆動回路121、および表示部122を有する。表示部122
は、画素123を有する。受信回路130はLVDSレシーバ132、およびシリアルパ
ラレルコンバータ(以下、「SPコンバータ」ともいう。)133を有する。
図2(A)は、表示パネル120の構成を説明するブロック図である。駆動回路121は
、駆動回路121a、および駆動回路121bを有する。駆動回路121aは、例えば信
号線駆動回路として機能する。駆動回路121bは、例えば走査線駆動回路として機能す
る。
また、表示パネル120は、各々が略平行に配設され、且つ、駆動回路121bによって
電位が制御されるm本の走査線135と、各々が略平行に配設され、且つ、駆動回路12
1aによって電位が制御されるn本の信号線136と、を有する。さらに、表示部122
はマトリクス状に配設された複数の画素123を有する。
各走査線135は、表示部122においてm行n列に配設された画素123のうち、いず
れかの行に配設されたn個の画素123と電気的に接続される。また、各信号線136は
、m行n列に配設された画素123のうち、いずれかの列に配設されたm個の画素123
に電気的に接続される。m、nは、ともに1以上の整数である。
また、図3(A)に示すように、表示部122を挟んで駆動回路121bと向き合う位置
に、駆動回路121cを設けてもよい。また、図3(B)に示すように、表示部122を
挟んで駆動回路121aと向き合う位置に、駆動回路121dを設けてもよい。図3(A
)および図3(B)では、各走査線135が駆動回路121cと駆動回路121bに接続
する例を示している。ただし、これに限らず、例えば、走査線135が駆動回路121b
と駆動回路121cのどちらか一方に接続されていてもよい。図3(B)では、信号線1
36が駆動回路121dと駆動回路121aに接続する例を示している。ただし、これに
限らず、例えば、各信号線136が駆動回路121aと駆動回路121dのどちらか一方
に接続されていてもよい。また、駆動回路121a、駆動回路121b、駆動回路121
cおよび駆動回路121dは、画素123を駆動する以外の機能を有していてもよい。
図2(B)および図2(C)は、図2(A)に示す表示パネルの画素123に用いること
ができる回路構成例を示している。
図2(B)に示す画素回路137は、トランジスタ431と、容量素子233と、を有す
る。また、画素回路137は、表示素子として機能できる液晶素子432と電気的に接続
されている。
液晶素子432の一対の電極の一方の電位は、画素回路137の仕様に応じて適宜設定さ
れる。液晶素子432は、ノード436に書き込まれるデータにより配向状態が設定され
る。なお、複数の画素123それぞれが有する液晶素子432の一対の電極の一方に、共
通の電位(コモン電位)を与えてもよい。また、各行の画素123毎の液晶素子432の
一対の電極の一方に異なる電位を与えてもよい。
液晶素子432を備える表示装置の駆動方法としては、例えば、TNモード、STNモー
ド、VAモード、ASM(Axially Symmetric Aligned Mi
cro-cell)モード、OCB(Optically Compensated B
irefringence)モード、FLC(Ferroelectric Liqui
d Crystal)モード、AFLC(AntiFerroelectric Liq
uid Crystal)モード、MVAモード、PVA(Patterned Ver
tical Alignment)モード、IPSモード、FFSモード、またはTBA
(Transverse Bend Alignment)モードなどを用いてもよい。
また、表示装置の駆動方法としては、上述した駆動方法の他、ECB(Electric
ally Controlled Birefringence)モード、PDLC(P
olymer Dispersed Liquid Crystal)モード、PNLC
(Polymer Network Liquid Crystal)モード、ゲストホ
ストモードなどがある。ただし、これに限定されず、液晶素子およびその駆動方式として
様々なものを用いることができる。
また、ブルー相(Blue Phase)を示す液晶とカイラル剤とを含む液晶組成物に
より液晶素子432を構成してもよい。ブルー相を示す液晶を含有する液晶素子は、応答
速度が1msec以下と短く、光学的等方性であるため、配向処理が不要であり、かつ視
野角依存性が小さい。
m行n列目の画素回路137において、トランジスタ431のソース電極およびドレイン
電極の一方は、信号線DL_nに電気的に接続され、他方はノード436に電気的に接続
される。トランジスタ431のゲート電極は、走査線GL_mに電気的に接続される。ト
ランジスタ431は、ノード436へのデータ信号の書き込みを制御する機能を有する。
容量素子233の一対の電極の一方は、特定の電位が供給される配線(以下、容量線CL
)に電気的に接続され、他方は、ノード436に電気的に接続される。また、液晶素子4
32の一対の電極の他方はノード436に電気的に接続される。なお、容量線CLの電位
の値は、画素回路137の仕様に応じて適宜設定される。容量素子233は、ノード43
6に書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図2(B)の画素回路137を有する表示装置では、駆動回路121bにより各
行の画素回路137を順次選択し、トランジスタ431をオン状態にしてノード436に
データ信号を書き込む。
ノード436にデータ信号が書き込まれた画素回路137は、トランジスタ431がオフ
状態になることで保持状態になる。これを行毎に順次行うことにより、表示部122に画
像を表示できる。
図2(C)に示す画素回路137は、トランジスタ431と、容量素子233と、トラン
ジスタ232と、トランジスタ434と、を有する。また、画素回路137は、表示素子
として機能できる発光素子125と電気的に接続されている。
トランジスタ431のソース電極およびドレイン電極の一方は、データ信号が与えられる
配線(以下、信号線DL_nという)に電気的に接続される。さらに、トランジスタ43
1のゲート電極は、ゲート信号が与えられる配線(以下、走査線GL_mという)に電気
的に接続される。信号線DL_nと走査線GL_mはそれぞれ走査線135と信号線13
6に相当する。
トランジスタ431は、データ信号のノード435への書き込みを制御する機能を有する
容量素子233の一対の電極の一方は、ノード435に電気的に接続され、他方は、ノー
ド437に電気的に接続される。また、トランジスタ431のソース電極およびドレイン
電極の他方は、ノード435に電気的に接続される。
容量素子233は、ノード435に書き込まれたデータを保持する保持容量としての機能
を有する。
トランジスタ232のソース電極およびドレイン電極の一方は、電位供給線VL_aに電
気的に接続され、他方はノード437に電気的に接続される。さらに、トランジスタ23
2のゲート電極は、ノード435に電気的に接続される。
トランジスタ434のソース電極およびドレイン電極の一方は、電位供給線V0に電気的
に接続され、他方はノード437に電気的に接続される。さらに、トランジスタ434の
ゲート電極は、走査線GL_mに電気的に接続される。
発光素子125のアノードおよびカソードの一方は、電位供給線VL_bに電気的に接続
され、他方は、ノード437に電気的に接続される。
発光素子125としては、例えば有機エレクトロルミネセンス素子(有機EL素子ともい
う)などを用いることができる。ただし、発光素子125としては、これに限定されず、
例えば無機材料からなる無機EL素子を用いても良い。
なお、電源電位としては、例えば相対的に高電位側の電位または低電位側の電位を用いる
ことができる。高電位側の電源電位を高電源電位VDD(以下、単に「VDD」または「
H電位」ともいう。)といい、低電位側の電源電位を低電源電位VSS(以下、単に「V
SS」または「L電位」ともいう。)という。また、接地電位を高電源電位または低電源
電位として用いることもできる。例えば高電源電位が接地電位の場合には、低電源電位は
接地電位より低い電位であり、低電源電位が接地電位の場合には、高電源電位は接地電位
より高い電位である。
例えば、電位供給線VL_aまたは電位供給線VL_bの一方には、高電源電位VDDが
与えられ、他方には、低電源電位VSSが与えられる。
図2(C)の画素回路137を有する表示装置では、駆動回路121bにより各行の画素
回路137を順次選択し、トランジスタ431、およびトランジスタ434をオン状態に
してデータ信号をノード435に書き込む。
ノード435にデータが書き込まれた画素回路137は、トランジスタ431、およびト
ランジスタ434がオフ状態になることで保持状態になる。さらに、ノード435に書き
込まれたデータの電位に応じてトランジスタ232のソース電極とドレイン電極の間に流
れる電流量が制御され、発光素子125は、流れる電流量に応じた輝度で発光する。これ
を行毎に順次行うことにより、画像を表示できる。
〔表示素子〕
本発明の一態様の表示装置は、様々な形態を用いること、または様々な表示素子を有する
ことが出来る。表示素子は、例えば、LED(白色LED、赤色LED、緑色LED、青
色LEDなど)などを含むEL(エレクトロルミネッセンス)素子(有機物および無機物
を含むEL素子、有機EL素子、無機EL素子)、トランジスタ(電流に応じて発光する
トランジスタ)、プラズマディスプレイ(PDP)、電子放出素子、液晶素子、電気泳動
素子、グレーティングライトバルブ(GLV)、デジタルマイクロミラーデバイス(DM
D)、DMS(デジタル・マイクロ・シャッター)素子、MIRASOL(登録商標)デ
ィスプレイ、IMOD(インターフェアレンス・モジュレーション)素子、圧電セラミッ
クディスプレイなどのMEMS(マイクロ・エレクトロ・メカニカル・システム)を用い
た表示素子、エレクトロウェッティング素子などが挙げられる。これらの他にも、圧電セ
ラミックディスプレイ、カーボンナノチューブを用いた表示素子、など、電気的または磁
気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有する
ものがある。また、表示素子として量子ドットを用いてもよい。量子ドットを用いた表示
装置の一例としては、量子ドットディスプレイなどがある。EL素子を用いた表示装置の
一例としては、ELディスプレイなどがある。電子放出素子を用いた表示装置の一例とし
ては、フィールドエミッションディスプレイ(FED)またはSED方式平面型ディスプ
レイ(SED:Surface-conduction Electron-emitt
er Display)などがある。液晶素子を用いた表示装置の一例としては、液晶デ
ィスプレイ(透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプ
レイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ)などがある。電子インク、電
子粉流体(登録商標)、または電気泳動素子を用いた表示装置の一例としては、電子ペー
パーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する
場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすれ
ばよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するよ
うにすればよい。さらに、その場合、反射電極の下に、SRAMなどの記憶回路を設ける
ことも可能である。これにより、さらに、消費電力を低減することができる。
なお、LEDを用いる場合、LEDの電極や窒化物半導体の下に、グラフェンやグラファ
イトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜として
もよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物
半導体、例えば、結晶を有するn型GaN半導体層などを容易に成膜することができる。
さらに、その上に、結晶を有するp型GaN半導体層などを設けて、LEDを構成するこ
とができる。なお、グラフェンやグラファイトと、結晶を有するn型GaN半導体層との
間に、AlN層を設けてもよい。なお、LEDが有するGaN半導体層は、MOCVD(
Metal Organic Chemical Vapor Deposition)
で成膜してもよい。ただし、グラフェンを設けることにより、LEDが有するGaN半導
体層は、スパッタ法で成膜することも可能である。
〔カラー表示を実現するための画素構成例〕
ここで、カラー表示を実現するための画素構成の一例を、図4を用いて説明しておく。図
4(A)、図4(B)、図5(A)、および図5(B)は、表示部122の一部を拡大し
た平面図である。例えば、図4(A)に示すように、3つの画素123をそれぞれ副画素
として機能させて、3つまとめて1つの画素124として用いる。3つの画素123それ
ぞれに赤、緑、青の着色層を設けることで、フルカラー表示を実現することができる。な
お、図4(A)では、赤色の光を発する画素123を画素123Rと示し、緑色の光を発
する画素123を画素123Gと示し、青色の光を発する画素123を画素123Bと示
している。また、着色層は、赤、緑、青、以外の色であってもよく、例えば、黄、シアン
、マゼンダなどを用いてもよい。
また、図4(B)に示すように、4つの画素123を副画素として機能させて、まとめて
1つの画素124として用いてもよい。例えば、4つの画素123それぞれに、赤、緑、
青、黄の着色層を設けてもよい。なお、図4(B)では、赤色の光を発する画素123を
画素123Rと示し、緑色の光を発する画素123を画素123Gと示し、青色の光を発
する画素123を画素123Bと示し、黄色の光を発する画素123を画素123Yと示
している。1つの画素124として用いる画素123の数を増やすことで、再現できる色
域を広げることができる。よって、表示装置の表示品位を高めることができる。
また、4つの画素123それぞれに対応する着色層を、赤、緑、青、白としてもよい(図
4(B)参照)。白の光を発する画素123(画素123W)を設けることで、表示部1
22の発光輝度を高めることができる。なお、白の光を発する画素123Wを設ける場合
は、画素123Wに対応する着色層は設けなくてもよい。画素123Wに対応する着色層
を設けないことで、着色層による輝度低下がなくなるため、表示部122の発光輝度をよ
り高めることができる。また、表示装置の消費電力を低減することができる。一方で、画
素123Wに対応する白の着色層を設けることにより、白色光の色温度を制御することが
できる。よって、表示装置の表示品位を高めることができる。また、表示装置の用途によ
っては、2つの画素123を副画素として機能させて、まとめて1つの画素124として
用いてもよい。
また、4つの画素123をまとめて一つの画素124を構成する場合は、図5(B)に示
すように、4つの画素123をマトリクス状に配置してもよい。また、4つの画素123
をまとめて一つの画素124を構成する場合は、画素123Yや画素123Wに代えてシ
アン、マゼンダなどの光を発する画素を用いてもよい。また、画素124内に、同じ色を
発する画素123を複数設けてもよい。
なお、画素124に含まれる画素123それぞれの占有面積や形状などは、それぞれ同じ
でもよいし、それぞれ異なっていてもよい。また、配列方法として、ストライプ配列やマ
トリクス配列以外の配列方法を用いてもよい。例えば、デルタ配列、ベイヤー配列、ペン
タイル配列などを用いてもよい。画素124にペンタイル配列を適用した場合の一例を、
図5(A)に示す。
以上で、カラー表示を実現するための画素構成例の説明を終わる。
次に、本実施の形態で例示する表示装置における、信号の流れを説明する。
画像信号供給源101はLVDSトランスミッタ131を有する。画像信号供給源101
は、LVDSトランスミッタ131を介してシリアル形式のデジタル画像信号を受信回路
130へ送信する。デジタル画像信号には、例えば赤(R)、緑(G)、および青(B)
に対応する信号が含まれている。
受信回路130は、LVDSトランスミッタ131からディファレンシャル方式で送信さ
れたデジタル画像信号をLVDSレシーバ132で受信する。また、LVDSレシーバ1
32は、受信したデジタル画像信号をシングルエンド方式の信号に変換して、SPコンバ
ータ133に送信する。SPコンバータ133は、シリアル形式のデジタル画像信号をパ
ラレル形式のデジタル画像信号に変換して、画像処理回路110に送信する。
〔LVDSトランスミッタ、LVDSレシーバ〕
ここで、LVDSトランスミッタ131とLVDSレシーバ132の動作について、図6
(A)および図6(B)を用いて説明しておく。LVDSレシーバ132はオペアンプ9
01を有する。オペアンプ901は、非反転信号入力端子911、反転信号入力端子91
2、スタンバイ信号入力端子913、および出力端子914を有する。
LVDSトランスミッタ131は、デジタル画像信号(非反転信号921)と、該デジタ
ル画像信号の反転信号(反転信号922)の二つの信号を同時に出力する(ディファレン
シャル方式)。
非反転信号921はオペアンプ901の非反転信号入力端子911に入力され、反転信号
922はオペアンプ901の反転信号入力端子912に入力される。オペアンプ901は
、非反転信号入力端子911に入力された電位と、反転信号入力端子912に入力された
電位の電位差を比較する。オペアンプ901は、非反転信号入力端子911に入力された
電位よりも反転信号入力端子912に入力された電位が高い場合に、出力端子914にL
電位を出力し、非反転信号入力端子911に入力された電位よりも反転信号入力端子91
2に入力された電位が低い場合に、出力端子914にH電位を出力する。このように、L
VDSレシーバ132は、2つの入力信号の電位を比較して、1つの出力信号931を出
力する機能を有する(図6(A)参照。)。LVDSレシーバ132は、ディファレンシ
ャル方式の信号をシングルエンド方式の信号に変換する機能を有する。
また、通信途中でノイズが混入する場合は、非反転信号921および反転信号922に同
時に同程度のノイズが混入する事が多い。図6(B)に示すように、非反転信号921お
よび反転信号922にノイズ999が混入した場合でも、LVDSレシーバ132により
ノイズ999を除去することができる。すなわち、LVDSレシーバ132により元のデ
ジタル画像信号を正確に再現することができる。
また、スタンバイ信号入力端子913にオペアンプ901をスタンバイ状態とする信号が
入力されると、オペアンプ901へのバイアス電流の供給が停止する。バイアス電流の供
給が停止すると、オペアンプ901は非反転信号入力端子911および反転信号入力端子
912に入力された電位の比較を停止する(スタンバイ状態)。なお、オペアンプ901
がスタンバイ状態になると、出力端子914の電位が不安定になり、誤作動の一因となる
場合がある。よって、オペアンプ901がスタンバイ状態になった場合は、出力端子91
4の電位をL電位またはH電位に固定することが好ましい(図6(C)参照。)。
以上で、LVDSトランスミッタ131とLVDSレシーバ132の動作説明を終わる。
画像処理回路110は、入力されたパラレル信号からフレーム期間毎の画像信号を生成す
る機能を有する。画像処理回路110に設けた記憶回路111は、フレーム期間毎の画像
信号を記憶するための複数のフレームメモリを有する。フレームメモリは、例えばDRA
M(Dynamic Random Access Memory)、SRAM(Sta
tic Random Access Memory)等の記憶素子を用いて構成すれば
よい。
なお、受信回路130でフレーム期間毎の画像信号を生成して、当該画像信号を画像処理
回路110に供給してもよい。
フレームメモリは、フレーム期間毎に画像信号を記憶する構成であればよく、フレームメ
モリの数について特に限定されるものではない。
比較回路112は、制御回路113の命令によって、記憶回路111に記憶された連続す
る2フレームの画像信号を選択的に読み出す。比較回路112は、連続する2フレームの
画像信号の比較を行い、差分を検出するための回路である。
制御回路113は、比較回路112による差分の検出結果により、表示パネル120およ
びLVDSレシーバの動作を決定する。具体的には、制御回路113は、比較回路112
での連続する2フレームの画像信号の比較結果により、差があると判断した場合に、動画
表示期間であると判断する。一方、比較回路112での連続する2フレームの画像信号の
比較結果により、差がないと判断した場合に、静止画表示期間であると判断する。
なお、制御回路113は、比較回路112により得られる差分が一定のレベルを超えたと
きに、差分を検出したと判断してもよい。また、制御回路113は、前回の差分と今回の
差分を比較して、差分検出の有無を判断してもよい。
また、本明細書等において「動画」とは、複数のフレームに時分割した複数の画像を高速
に切り替えることで人間の目に動く画像として認識される画像をいう。具体的には、1秒
間に60回(60フレーム)以上画像を切り替えることで、人間の目にはちらつきが少な
く動画と認識される。一方、本明細書等において「静止画」とは、動画または一画面の中
に動画と静止画を含む部分動画と異なり、複数のフレーム期間に時分割した複数の画像を
高速に切り替えて動作させるものの、連続するフレーム期間、例えばnフレーム目と、(
n+1)フレーム目とで変化しない画像のことをいう。
画像処理回路110は、複数のスイッチ、例えばトランジスタで形成されるスイッチを設
ける構成としてもよい。
動画表示期間において、制御回路113は、記憶回路111内のフレームメモリより画像
信号を選択して表示パネル120に送信する。また、静止画表示期間において、制御回路
113は、画像信号を表示パネル120に送信しないことにより、表示装置100の消費
電力を削減することができる。なお、動画表示期間であると判断して表示装置100が行
う動作を動画モード、静止画表示期間であると判断して表示装置100が行う動作を静止
画モードという。
また、制御回路113は、表示パネル120にスタートパルスSP、およびクロック信号
CK等の制御信号の供給開始または供給停止の切り替えを制御するための信号を供給でき
る機能を有する。また、制御回路113は、受信回路130の動作を開始または停止する
ための信号を供給できる機能を有する。
静止画表示期間において、制御回路113は、表示パネル120に、クロック信号CK等
の制御信号の供給を停止する信号を送信する。すると、駆動回路121への制御信号の供
給が停止され、駆動回路121の動作が停止する。また、静止画表示期間において、制御
回路113は受信回路130に動作を停止する信号(スタンバイ信号)を送信する。する
と、オペアンプ901へのバイアス電流の供給が停止する。このようにして、表示装置1
00の消費電力を削減することができる。
また、動画表示期間において、制御回路113は、表示パネル120に、制御信号の供給
を開始する信号を送信する。また、制御回路113は、受信回路130に動作を開始する
信号を送信する。また、制御回路113は、画像信号を表示パネル120に送信する。
なお、本実施の形態では、比較回路112を用いて連続する2フレームの画像信号の差分
を検出することにより動画表示期間または静止画表示期間の判断を行う構成について示し
た。ただし、外部から画像処理回路110に供給される信号により、静止画表示期間また
は動画表示期間を切り替えてもよい。すなわち、本実施の形態で例示される画像処理回路
110は、モード切り替え回路を有していてもよい。モード切り替え回路とは、当該表示
装置の利用者が手動または外部接続機器を用いて当該表示装置の動画モードまたは静止画
モードを切り替えるための回路である。
例えば、制御回路113はモード切り替え回路に入力される信号に応じて、画像信号を表
示パネル120に送信することもできる。静止画表示モードで動作している際に、モード
切り替え回路から制御回路113にモード切り替え信号が入力された場合、比較回路11
2が連続する2フレームの画像信号の差分を検出していない場合であっても、制御回路1
13は入力される画像信号を順次表示パネル120に送信するモード、すなわち動画表示
モードを実行できる。また、動画表示モードで動作している際に、モード切り替え回路か
ら制御回路113にモード切り替え信号が入力された場合、比較回路112が連続する2
フレームの画像信号の差分を検出している場合であっても、制御回路113は画像信号を
表示パネル120に送信しないことができる。その結果、本実施の形態の表示装置には、
動画中の1フレームが静止画として表示される。
また、実施の形態で例示される表示装置は、測光回路を有していてもよい。測光回路を設
けた表示装置は当該表示装置がおかれている環境の明るさを検知できる。その結果、測光
回路が接続された制御回路113は、測光回路から入力される信号に応じて、表示パネル
120の表示状況を変えることができる。
例えば、測光回路が、本実施の形態で例示される表示装置が薄暗い環境で使用されている
ことを検知すると、表示部122の発光輝度を弱め、表示装置100の視認性を高めるこ
とができる。また、測光回路が、本実施の形態で例示される表示装置が明るい環境で使用
されていることを検知すると、表示部122の発光輝度を高め、表示装置100の視認性
を高めることができる。
本実施の形態の構成による静止画を表示する期間では、頻繁に画像信号の書き込みを行う
といった動作を削減することができる。
また、複数回の画像信号の書き込みによる画像を視認する際、複数回にわたって切り替わ
る画像を人間の目は視認することとなる。そのため、人間の目には疲労として現れること
もあり得る。本実施の形態で説明したように、画像信号の書き込み回数を削減する構成と
することで、目の疲労を減らすといった効果もある。
なお、本実施の形態において、本発明の一態様について述べた。例えば、本発明の一態様
として、LVDSに適用した場合の例を示したが、本発明の一態様は、これに限定されな
い。場合によっては、または、状況に応じて、本発明の一態様は、別の伝送技術、例えば
、DVI、HDMI(登録商標)、eDP、iDP、V-by-One HS、FPD-
Link II、Advanced PPmL、または、PCIなどに適用してもよい。
場合によっては、または、状況に応じて、本発明の一態様は、無線を利用した伝送技術に
適用してもよい。場合によっては、または、状況に応じて、本発明の一態様は、LVDS
に適用しなくてもよい。
本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
(実施の形態2)
本実施の形態では、表示装置100の動作例について説明する。表示装置100は、動画
表示期間301と静止画表示期間302を有する。本実施の形態では、動画表示期間30
1と静止画表示期間302について、図7を用いて説明する。また、図9に表示装置10
0の動作例を説明するフローチャートを示す。一例として、表示装置100が図2(B)
に示した画素123を有する液晶表示装置である場合について説明する。
なお、動画表示期間301において1フレーム期間の周期(またはフレーム周波数)は、
1/60秒以下(60Hz以上)であることが望ましい。フレーム周波数を高くすること
で、画像をみる人がちらつき(フリッカ)を感じないようにすることができる。また静止
画表示期間302において、1フレーム期間の周期を極端に長く、例えば1分以上(0.
017Hz以下)とすることで、複数回にわたって同じ画像を切り替える場合と比較して
眼精疲労を低減しうるといったことも可能である。
なお、トランジスタ431に、半導体層に酸化物半導体を含むトランジスタを用いること
が好ましい。半導体層に酸化物半導体を含むトランジスタは、オフ電流を著しく少なくす
ることができ、ノード436に書き込まれたデータを長期間保持することができる。よっ
て、1フレーム期間の周期を長くすることができ、静止画表示期間302でのリフレッシ
ュ動作の頻度を少なくすることができる。よって、表示装置100の消費電力を低減する
ことができる。
図7(A)に示す動画表示期間301では、駆動回路121(駆動回路121aおよび駆
動回路121b)に動画を表示するための制御信号(クロック信号GCK、スタートパル
スGSP、クロック信号SCK、スタートパルスSSPなど)が供給され、駆動回路12
1が動作する。さらに、表示パネル120が有する画素123に画像信号が供給されて、
動画表示を行うことができる。また、受信回路130は動作している。
図7(A)に示す静止画表示期間302では、表示部122内の全てのトランジスタ43
1がオフ状態となり、画像の書き換えが停止する。また、駆動回路121aおよび駆動回
路121bへの制御信号の供給が停止され、駆動回路が停止する。また、LVDSレシー
バ132へのバイアス電流の供給が停止され、受信回路130の少なくとも一部の動作が
停止する。
次いで、図7(B)のタイミングチャートを用いて図7(A)の動画表示期間301につ
いて詳細に説明する。また、図7(C)のタイミングチャートを用いて、静止画表示期間
302について詳細に説明する。なお、図7(B)および図7(C)に示すタイミングチ
ャートは、説明のために誇張して表記したものであり、特に明記する場合を除き、各信号
が同期して動作するものではない。
〔動画表示期間〕
まず図7(B)および図9を用いて動画表示期間における動作(動画モード)について説
明する。図7(B)では、一例として動画表示期間301における駆動回路121bに供
給するクロック信号GCK(図7中、GCK)、およびスタートパルスGSP(図7中、
GSP)、ならびに、駆動回路121aに供給するクロック信号SCK(図7中、SCK
)、およびスタートパルスSSP(図7中、SSP)、ならびに、画像信号(図7中、d
ata)、および受信回路130の動作状態について示したものである。
動画表示期間301において、クロック信号GCKは常時供給されるクロック信号となる
。またスタートパルスGSPは、垂直同期周波数に応じたパルスとなる。またクロック信
号SCKは常時供給されるクロック信号となる。またスタートパルスSSPは、1行分の
ゲート選択期間に応じたパルスとなる。
〔静止画表示期間〕
次いで、図7(C)を用いて静止画表示期間における動作(静止画モード)について説明
する。図7(C)では、静止画表示期間302について、静止画書き込み期間303、静
止画保持期間304に分けて説明を行う。
静止画書き込み期間303においては、駆動回路121bに供給するクロック信号GCK
は1フレーム分の画像信号を書き込むためのクロック信号となる。また駆動回路121b
に供給するスタートパルスGSPは、1フレーム分の画像信号を書き込むためのパルスと
なる。また駆動回路121aに供給するクロック信号SCKは1フレーム分の画像信号を
書き込むためのクロック信号となる。また駆動回路121aに供給するスタートパルスS
SPは、1フレーム分の画像信号を書き込むためのパルスとなる。
静止画保持期間304においては、駆動回路121aおよび駆動回路121bを駆動する
ためのクロック信号GCK、スタートパルスGSP、クロック信号SCK、スタートパル
スSSPは、供給が停止されることとなる。そのため静止画保持期間304では駆動回路
121(駆動回路121aおよび駆動回路121b)の動作が停止し、表示装置100の
電力消費を低減することができる。
また、静止画保持期間304において、受信回路130の動作を停止する。具体的には、
LVDSレシーバ132が有するオペアンプ901へのバイアス電流の供給を停止し、オ
ペアンプ901をスタンバイ状態にする。オペアンプ901をスタンバイ状態にすること
で、表示装置100の電力消費をさらに低減することができる。
なお静止画保持期間304では、静止画書き込み期間303に画素に書き込んだ画像信号
が、オフ電流が著しく小さいトランジスタにより保持されるため、カラー表示の静止画を
1分以上の期間保持することができる。ただし、静止画保持期間304が長すぎると、ノ
ード436に保持される画像信号の電位が徐々に変動して、表示している静止画の表示品
位が低下する恐れがある。よって、ノード436に保持される画像信号の電位が許容範囲
を超えて変動する前に、新たに静止画書き込み期間303を設けて先の期間の画像信号と
同じ画像信号を書き込み(リフレッシュ動作)、その後再び静止画保持期間304とすれ
ばよい。
また、制御回路113は、リフレッシュ動作を行うタイミングで受信回路130を動作さ
せ、再び動画表示期間か静止画表示期間かを判断する。制御回路113が静止画表示期間
であると判断した場合は、制御回路113は表示装置100を静止画モードで動作させ、
動画表示期間であると判断した場合は、表示装置100を動画モードで動作させる。
また、制御回路113は、静止画保持期間304中の任意のタイミングで受信回路130
を動作させ、動画表示期間か静止画表示期間かを判断してもよい(図8参照。)。制御回
路113が動画表示期間であると判断した場合、制御回路113は表示装置100を動画
モードで動作させる。また、制御回路113が静止画表示期間であると判断した場合は、
制御回路113は表示装置100を静止画モードのままとする。
また、静止画表示期間に、SPコンバータ133、記憶回路111、および/または比較
回路112などの機能を停止させてもよい。表示に直接関与しない回路の機能を停止する
ことで、表示装置の消費電力をさらに低減することができる。
〔フローチャート〕
次に、表示装置100の動作例について、図9のフローチャートを用いて説明する。
受信回路130は、画像信号供給源101から送信されるシリアル形式のデジタル画像信
号を受信する(ステップS601)。当該デジタル画像信号は、SPコンバータ133に
よりパラレル信号に変換され(ステップS602)、画像処理回路110に入力される(
ステップS603)。
画像処理回路110に入力されたデジタル画像信号は、表示パネル120に供給するため
の画像信号(data)に変換され、表示パネル120に供給される(ステップS604
)。具体的には、動画表示期間301では、R(赤)G(緑)B(青)それぞれに対応す
るdataが、画素123のノード436に書き込まれ、視認者はカラー動画表示として
視認できる。
また、画像処理回路110に入力されたデジタル画像信号は、フレーム毎に記憶回路11
1に記憶される(ステップS605)。次に、比較回路112が連続する2フレームの画
像信号の比較を行う(ステップS606)。比較回路112で差分が検出された場合は、
制御回路113が動画表示期間であると判断し、画像信号供給源101から送信される信
号の受信を継続する(ステップS607)。比較回路112で有意な差が検出されなかっ
た場合は、制御回路113が静止画表示期間であると判断し、駆動回路121および受信
回路130の動作を停止する(ステップS608、ステップS609)。
一定期間経過した後(ステップS610)、受信回路130の動作を再開させて(ステッ
プS611)、デジタル画像信号を受信し(ステップS601)、表示パネル120に画
像信号(data)を供給し(ステップS604)、表示部122に画像を書き込む。
この後、ステップS607で再び静止画表示期間であると判断された場合は、ステップS
604がリフレッシュ動作になる。
なお、表示装置100が図2(C)に示した画素123を有するEL表示装置である場合
も上記と同様に動作させることができる。図2(C)に示した画素123を用いる場合は
、トランジスタ431、トランジスタ434、およびトランジスタ232に半導体層に酸
化物半導体を含むトランジスタを用いることが好ましい。
本実施の形態において述べた表示装置は、静止画表示を行う際、低消費電力化を図ること
ができる。
なお、本実施の形態において、本発明の一態様について述べた。例えば、本発明の一態様
として、静止画表示期間において、受信回路の少なくとも一部の動作が停止する場合の例
を示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況に
応じて、本発明の一態様は、静止画表示期間において、受信回路以外の回路の少なくとも
一部の動作が停止してもよい。または、場合によっては、または、状況に応じて、本発明
の一態様は、静止画表示期間以外の期間において、受信回路以外の回路の少なくとも一部
の動作が停止してもよい。または、場合によっては、または、状況に応じて、本発明の一
態様は、静止画表示期間において、受信回路の動作が一切停止しなくてもよい。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
(実施の形態3)
本実施の形態では、表示装置100の他の構成例について図面を用いて説明する。本実施
の形態に例示する表示装置100aは、表示装置100と同様の構成を有することができ
る。よって、本実施の形態では、主に、表示装置100aの表示装置100と異なる点に
ついて説明する。表示装置100aの表示装置100と同様の部分については、上記実施
の形態などを参酌して理解することができる。
図10は、本実施の形態に例示する表示装置100aの構成を説明するブロック図である
。表示装置100aは、表示パネル120、および受信回路130aを有する。表示パネ
ル120は、駆動回路121、および表示部122を有する。表示部122は、画素12
3を有する。受信回路130aはLVDSレシーバ132、およびSPコンバータ133
を有する。
表示装置100aは、表示装置100a内に画像処理回路110を設けない点が表示装置
100と異なる。表示装置100a内に画像処理回路110を設けないことにより、表示
装置100aは表示装置100よりも消費電力を低減することができる。
画像信号供給源101は、LVDSトランスミッタ131を介してシリアル形式のデジタ
ル画像信号を受信回路130aおよび画像処理装置140へ送信する。デジタル画像信号
には、例えば赤(R)、緑(G)、および青(B)に対応する信号が含まれている。
受信回路130aは、画像信号供給源101から送信されたシリアル形式のデジタル画像
信号を受信する。その後、シリアル形式のデジタル画像信号は、SPコンバータ133に
よってパラレル形式のデジタル画像信号に変換される。また、受信回路130aは、該デ
ジタル画像信号からフレーム期間毎の画像信号を生成し、該画像信号を表示パネル120
に送信する。
また、画像処理装置140は、画像信号供給源101のLVDSトランスミッタ131か
ら送信されたデジタル画像信号をLVDSレシーバ142で受信する。そして、画像処理
装置140は、当該デジタル画像信号からフレーム期間毎の画像信号を生成する。該画像
信号は、フレーム期間毎に記憶回路111に記憶される。なお、該画像信号は、シリアル
形式であってもよく、パラレル形式であってもよい。
比較回路112は、制御回路113の命令によって、記憶回路111に記憶された連続す
る2フレームの画像信号を選択的に読み出す。比較回路112は、連続する2フレームの
画像信号の比較を行い、その差分を検出する。
制御回路113は、比較回路112によって得られた差分によって、表示装置100aの
動作モードを決定する。具体的には、制御回路113は、連続する2フレームの画像信号
に差があると判断した場合に、動画表示期間であると判断する。一方、連続する2フレー
ムの画像信号に差がないと判断した場合に、静止画表示期間であると判断する。
静止画表示期間であると判断した場合、制御回路113は、LVDSトランスミッタ14
1を介して受信回路130aに静止画モードで動作するための制御信号を送信する。具体
的には、LVDSレシーバ132が有するオペアンプ901をスタンバイ状態とする制御
信号を送信する。また、動画表示期間であると判断した場合、制御回路113は、LVD
Sトランスミッタ141を介して受信回路130aに動画モードで動作するための制御信
号を送信する。具体的には、LVDSレシーバ132が有するオペアンプ901を、スタ
ンバイ状態から通常に動作する状態に復帰させる制御信号を供給する。
図11(A)に表示装置100aの動作を説明するタイミングチャートを示す。図11(
A)に示す動画表示期間301では、駆動回路121に動画を表示するための制御信号(
クロック信号GCK、スタートパルスGSP、クロック信号SCK、スタートパルスSS
Pなど)が供給され、駆動回路が動作する。さらに、表示パネル120が有する画素12
3に画像信号が供給されて、動画表示を行うことができる。また、受信回路130aは動
作している。
図11(A)に示す静止画表示期間302では、表示部122内の全てのトランジスタ4
31がオフ状態となり、画像の書き換えが停止する。また、駆動回路121への制御信号
の供給が停止され、駆動回路が停止する。また、LVDSレシーバ132へのバイアス電
流の供給が停止され、受信回路130aの少なくとも一部の動作が停止する。
受信回路130aに静止画モードで動作するための制御信号が入力されると、受信回路1
30aは表示パネル120に1フレーム分の画像信号を書き込んだ後(図11(C)、静
止画書き込み期間303参照。)、駆動回路121へのクロック信号およびスタートパル
スの供給と、オペアンプ901へのバイアス電流の供給を停止する(図11(C)、静止
画保持期間304参照。)。
なお静止画保持期間304において、画素123に書き込まれた画像信号はオフ電流が著
しく小さいトランジスタにより保持される。よって、カラー表示の静止画を1分以上保持
することができる。ただし、静止画保持期間304が長すぎると、ノード436に保持さ
れる画像信号の電位が徐々に変動して、表示している静止画の表示品位が低下する恐れが
ある。よって、ノード436に保持される画像信号の電位が、許容範囲を超えて変動する
前に、オペアンプ901をスタンバイ状態から復帰させ、表示パネル120に1フレーム
分の画像信号を書き込み(リフレッシュ動作)、再度静止画保持期間304とすることが
好ましい。
また、受信回路130aに動画モードで動作するための制御信号が入力されると、オペア
ンプ901へのバイアス電流の供給が開始され、受信回路130aが動作する。そして、
駆動回路121へクロック信号およびスタートパルスが供給され、表示部122に画像信
号が供給される(図11(B)参照。)。
このようにして、表示装置100aを動作させることができる。また、図12に示すよう
に、画像信号供給源101に画像処理装置140を設けてもよい。また、図13に示すよ
うに、画像処理装置140に画像信号供給源101を設けてもよい。図12および図13
に示す構成とすることで、LVDSトランスミッタ141とLVDSレシーバ142を省
略することができる。
また、画像処理回路110および/または画像処理装置140を設ける必要がない場合に
は、図14に示すようにしてもよい。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
(実施の形態4)
本実施の形態では、上記実施の形態に示したトランジスタ431、トランジスタ434、
および/またはトランジスタ232に置き換えて用いることができるトランジスタの一例
について、図15の断面図を用いて説明する。
〔ボトムゲート型トランジスタ〕
図15(A1)に例示するトランジスタ400は、ボトムゲート型のトランジスタの1つ
であるチャネルエッチング型のトランジスタである。トランジスタ400は、基板116
上に、絶縁層119を介して形成されている。また、トランジスタ400は、電極206
と、電極206上に形成された絶縁層207と、絶縁層207上に形成された半導体層2
08と、半導体層208の一部に接する電極214および電極215を有する。電極20
6はゲート電極として機能できる。絶縁層207はゲート絶縁層として機能できる。電極
214および電極215は、一方がソース電極として機能し、他方がドレイン電極として
機能できる。また、半導体層208、電極214および電極215を覆って、絶縁層21
0と絶縁層211が形成されている。
基板116としては、有機樹脂材料や、ガラス材料、または金属材料(合金材料を含む)
などを用いることができる。
特に、有機樹脂材料は、ガラス材料や金属材料に比べて比重が小さい。よって、基板11
6として有機樹脂材料を用いると、表示装置を軽量化できる。
また、基板116には、靱性が高い材料を用いることが好ましい。これにより、耐衝撃性
に優れ、破損しにくい表示装置を実現できる。有機樹脂材料および金属材料は、ガラス材
料に比べて靱性が高いことが多い。基板116として有機樹脂材料または金属材料を用い
ると、ガラス材料を用いた場合と比較して、破損しにくい表示装置を実現できる。
金属材料は、有機樹脂材料やガラス材料よりも熱伝導性が高く、基板全体に熱を容易に伝
導できる。よって、表示装置の局所的な温度上昇を抑制することができる。
絶縁層119、絶縁層207、絶縁層210、絶縁層211は、酸化アルミニウム、酸化
マグネシウム、酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸
化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよ
び酸化タンタルなどの酸化物材料や、窒化シリコン、窒化酸化シリコン、窒化アルミニウ
ム、窒化酸化アルミニウムなどの窒化物材料などを、単層または多層で形成することがで
きる。例えば、絶縁層119を、酸化シリコンと窒化シリコンを積層した2層構造として
もよいし、上記材料を組み合わせた5層構造としてもよい。絶縁層119、絶縁層207
、絶縁層210、絶縁層211は、スパッタリング法やCVD法、熱酸化法、塗布法、印
刷法等を用いて形成することが可能である。なお、半導体層208として有機半導体を用
いる場合は、絶縁層207にポリイミド、アクリル樹脂等の有機材料を用いてもよい。
本明細書中において、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。ま
た、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいう。なお、各元素の含有
量は、例えば、ラザフォード後方散乱法(RBS:Rutherford Backsc
attering Spectrometry)等を用いて測定することができる。
電極206を形成するための導電性材料としては、アルミニウム、クロム、銅、銀、金、
白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム(Hf)、
バナジウム(V)、ニオブ(Nb)、マンガン、マグネシウム、ジルコニウム、ベリリウ
ム等から選ばれた金属元素、上述した金属元素を成分とする合金、または上述した金属元
素を組み合わせた合金などを用いることができる。また、リン等の不純物元素を含有させ
た多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシ
リサイドを用いてもよい。導電層の形成方法は特に限定されず、蒸着法、CVD法、スパ
ッタリング法、スピンコート法などの各種形成方法を用いることができる。
また、電極206、電極214、電極215は、インジウム錫酸化物(以下、「ITO」
ともいう。)、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むイン
ジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫
酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの酸素を
含む導電性材料、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を適用すること
もできる。また、前述した金属元素を含む材料と、酸素を含む導電性材料を組み合わせた
積層構造とすることもできる。また、前述した金属元素を含む材料と、窒素を含む導電性
材料を組み合わせた積層構造とすることもできる。また、前述した金属元素を含む材料、
酸素を含む導電性材料、および窒素を含む導電性材料を組み合わせた積層構造とすること
もできる。
また、電極206、電極214、電極215は、導電性高分子材料(導電性ポリマーとも
いう)を用いて形成してもよい。導電性高分子材料としては、π電子共役系導電性高分子
を用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しく
はその誘導体、ポリチオフェン若しくはその誘導体、またはアニリン、ピロールおよびチ
オフェンの2種以上からなる共重合体もしくはその誘導体等が挙げられる。
電極206、電極214、電極215は、単層構造でも、二層以上の積層構造としてもよ
い。例えば、シリコンを含むアルミニウム層の単層構造、アルミニウム層上にチタン層を
積層する二層構造、窒化チタン層上にチタン層を積層する二層構造、窒化チタン層上にタ
ングステン層を積層する二層構造、窒化タンタル層上にタングステン層を積層する二層構
造、チタン層と、そのチタン層上にアルミニウム層を積層し、さらにその上にチタン層を
形成する三層構造などがある。また、電極206、電極214、電極215に、チタン、
タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一
または複数の元素を含むアルミニウム合金を用いてもよい。
半導体層208は、単結晶半導体、多結晶半導体、微結晶半導体、ナノクリスタル半導体
、セミアモルファス半導体、非晶質半導体、等を用いて形成することができる。例えば、
非晶質シリコンや、微結晶ゲルマニウム等を用いることができる。また、炭化シリコン、
ガリウム砒素、酸化物半導体、窒化物半導体などの化合物半導体や、有機半導体などを用
いることができる。
また、半導体層208として有機物半導体を用いる場合は、芳香環をもつ低分子有機材料
やπ電子共役系導電性高分子などを用いることができる。例えば、ルブレン、テトラセン
、ペンタセン、ペリレンジイミド、テトラシアノキノジメタン、ポリチオフェン、ポリア
セチレン、ポリパラフェニレンビニレンなどを用いることができる。
また、半導体層208として酸化物半導体を用いる場合は、CAAC-OS(C Axi
s Aligned Crystalline Oxide Semiconducto
r)、多結晶酸化物半導体、微結晶酸化物半導体、nc-OS(nano Crysta
lline Oxide Semiconductor)非晶質酸化物半導体などを用い
ることができる。
なお、酸化物半導体は、エネルギーギャップが3.0eV以上と大きく、可視光に対する
透過率が大きい。また、酸化物半導体を適切な条件で加工して得られたトランジスタにお
いては、オフ電流を極めて小さくすることができる。例えばソースとドレイン間の電圧が
3.5V、温度25℃においては、オフ電流を、チャネル幅1μmあたり100zA(1
×10-19A)以下、もしくは10zA(1×10-20A)以下、さらには1zA(
1×10-21A)以下とすることができる。このため、消費電力の少ない表示装置を提
供することができる。
また、半導体層208に酸化物半導体を用いる場合は、半導体層208に接する絶縁層に
酸素を有する絶縁層を用いることが好ましい。特に、半導体層208に接する絶縁層とし
て、加熱処理により酸素を放出する絶縁層を用いることが好ましい。
図15(A2)に例示するトランジスタ401は、絶縁層211上にバックゲート電極と
して機能できる電極213を有する点が、トランジスタ400と異なる。電極213は、
電極206と同様の材料および方法で形成することができる。また、電極213は、絶縁
層210と絶縁層211の間に形成してもよい。
一般に、バックゲート電極は導電層で形成され、ゲート電極とバックゲート電極で半導体
層のチャネル形成領域を挟むように配置される。よって、バックゲート電極は、ゲート電
極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位と
してもよいし、GND電位や、任意の電位としてもよい。また、バックゲート電極の電位
をゲート電極と連動させず独立して変化させることで、トランジスタのしきい値電圧を変
化させることができる。
電極206および電極213は、どちらもゲート電極として機能することができる。よっ
て、絶縁層207、絶縁層210、および絶縁層211は、ゲート絶縁層として機能する
ことができる。
なお、電極206または電極213の一方を、「ゲート電極」という場合、他方を「バッ
クゲート電極」という場合がある。例えば、トランジスタ401において、電極213を
「ゲート電極」と言う場合、電極206を「バックゲート電極」と言う場合がある。また
、電極213を「ゲート電極」として用いる場合は、トランジスタ401をトップゲート
型のトランジスタの一種と考えることができる。また、電極206および電極213のど
ちらか一方を、「第1のゲート電極」といい、他方を「第2のゲート電極」という場合が
ある。
半導体層208を挟んで電極206および電極213を設けることで、更には、電極20
6および電極213を同電位とすることで、半導体層208においてキャリアの流れる領
域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、ト
ランジスタ401のオン電流が大きくなると共に、電界効果移動度が高くなる。
したがって、トランジスタ401は、占有面積に対して大きいオン電流を有するトランジ
スタである。すなわち、求められるオン電流に対して、トランジスタ401の占有面積を
小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくす
ることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現する
ことができる。
また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部で
生じる電界が、チャネルが形成される半導体層に作用しないようにする機能(特に静電気
に対する静電遮蔽機能)を有する。
また、電極206および電極213は、それぞれが外部からの電界を遮蔽する機能を有す
るため、基板116側もしくは電極213上方に生じる荷電粒子等の電荷が半導体層20
8のチャネル形成領域に影響しない。この結果、ストレス試験(例えば、ゲートに負の電
荷を印加する-GBT(Gate Bias-Temperature)ストレス試験)
の劣化が抑制されると共に、異なるドレイン電圧におけるオン電流の立ち上がり電圧の変
動を抑制することができる。なお、この効果は、電極206および電極213に、同電位
、または異なる電位が供給されている場合において生じる。
なお、BTストレス試験は加速試験の一種であり、長期間の使用によって起こるトランジ
スタの特性変化(すなわち、経年変化)を、短時間で評価することができる。特に、BT
ストレス試験前後におけるトランジスタのしきい値電圧の変動量は、信頼性を調べるため
の重要な指標となる。BTストレス試験前後において、しきい値電圧の変動量が少ないほ
ど、信頼性が高いトランジスタであるといえる。
また、電極206および電極213を有し、且つ電極206および電極213を同電位と
することで、しきい値電圧の変動量が低減される。このため、複数のトランジスタにおけ
る電気特性のばらつきも同時に低減される。
また、バックゲート電極を有するトランジスタは、ゲートに正の電荷を印加する+GBT
ストレス試験前後におけるしきい値電圧の変動も、バックゲート電極を有さないトランジ
スタより小さい。
また、バックゲート電極を遮光性を有する導電膜で形成することで、バックゲート電極側
から半導体層に光が入射することを防ぐことができる。よって、半導体層の光劣化を防ぎ
、トランジスタのしきい値電圧がシフトするなどの電気特性の劣化を防ぐことができる。
図15(B1)に例示するトランジスタ410は、ボトムゲート型のトランジスタの1つ
であるチャネル保護型のトランジスタである。トランジスタ410は、半導体層208の
チャネル形成領域上に、チャネル保護層として機能できる絶縁層209を有する。絶縁層
209は、絶縁層207と同様の材料および方法により形成することができる。電極21
4の一部、および電極215の一部は、絶縁層209上に形成される。
チャネル形成領域上に絶縁層209を設けることで、電極214および電極215の形成
時に生じる半導体層208の露出を防ぐことができる。よって、電極214および電極2
15の形成時に半導体層208の薄膜化を防ぐことができる。本発明の一態様によれば、
電気特性の良好なトランジスタを実現することができる。
図15(B2)に示すトランジスタ411は、絶縁層211上にバックゲート電極として
機能できる電極213を有する点が、トランジスタ410と異なる。電極213は、電極
206と同様の材料および方法で形成することができる。また、電極213は、絶縁層2
10と絶縁層211の間に形成してもよい。
図15(C1)に例示するトランジスタ420は、ボトムゲート型のトランジスタの1つ
であるチャネル保護型のトランジスタの1つである。トランジスタ420は、トランジス
タ410とほぼ同様の構造を有しているが、絶縁層209が半導体層208の側面を覆っ
ている点が異なる。また、絶縁層209の一部を選択的に除去して形成した開口部におい
て、半導体層208と電極214が電気的に接続している。また、絶縁層209の一部を
選択的に除去して形成した開口部において、半導体層208と電極215が電気的に接続
している。絶縁層209の、チャネル形成領域と重なる領域は、チャネル保護層として機
能できる。
図15(C2)に示すトランジスタ421は、絶縁層211上にバックゲート電極として
機能できる電極213を有する点が、トランジスタ420と異なる。
絶縁層209を設けることで、電極214および電極215の形成時に生じる半導体層2
08の露出を防ぐことができる。よって、電極214および電極215の形成時に半導体
層208の薄膜化を防ぐことができる。
また、トランジスタ420およびトランジスタ421は、トランジスタ410およびトラ
ンジスタ411よりも、電極214と電極206の間の距離と、電極215と電極206
の間の距離が長くなる。よって、電極214と電極206の間に生じる寄生容量を小さく
することができる。また、電極215と電極206の間に生じる寄生容量を小さくするこ
とができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現できる。
〔トップゲート型トランジスタ〕
図16(A1)に例示するトランジスタ430は、トップゲート型のトランジスタの1つ
である。トランジスタ430は、絶縁層119の上に半導体層208を有し、半導体層2
08および絶縁層119上に、半導体層208の一部に接する電極214および半導体層
208の一部に接する電極215を有し、半導体層208、電極214、および電極21
5上に絶縁層207を有し、絶縁層207上に電極206を有する。また、電極206上
に絶縁層210と、絶縁層211を有する。
トランジスタ430は、電極206および電極214、並びに、電極206および電極2
15が重ならないため、電極206および電極214間に生じる寄生容量、並びに、電極
206および電極215間に生じる寄生容量を小さくすることができる。また、電極20
6を形成した後に、電極206をマスクとして用いて不純物元素221を半導体層208
に導入することで、半導体層208中に自己整合(セルフアライメント)的に不純物領域
を形成することができる。本発明の一態様によれば、電気特性の良好なトランジスタを実
現することができる。
なお、不純物元素221の導入は、イオン注入装置、イオンドーピング装置またはプラズ
マ処理装置を用いて行うことができる。
不純物元素221としては、例えば、第13族元素または第15族元素のうち、少なくと
も一種類の元素を用いることができる。また、半導体層208に酸化物半導体を用いる場
合は、不純物元素221として、希ガス、水素、および窒素のうち、少なくとも一種類の
元素を用いることも可能である。
図16(A2)に示すトランジスタ431は、電極213および絶縁層217を有する点
がトランジスタ430と異なる。トランジスタ431は、絶縁層119の上に形成された
電極213を有し、電極213上に形成された絶縁層217を有する。前述した通り、電
極213は、バックゲート電極として機能することができる。よって、絶縁層217は、
ゲート絶縁層として機能することができる。絶縁層217は、絶縁層205と同様の材料
および方法により形成することができる。
トランジスタ401と同様に、トランジスタ431は、占有面積に対して大きいオン電流
を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ4
31の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占
有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導
体装置を実現することができる。
図16(B1)に例示するトランジスタ440は、トップゲート型のトランジスタの1つ
である。トランジスタ440は、電極214および電極215を形成した後に半導体層2
08を形成する点が、トランジスタ430と異なる。また、図16(B2)に例示するト
ランジスタ441は、電極213および絶縁層217を有する点が、トランジスタ440
と異なる。よって、トランジスタ440およびトランジスタ441において、半導体層2
08の一部は電極214上に形成され、半導体層208の他の一部は電極215上に形成
される。
トランジスタ401と同様に、トランジスタ441は、占有面積に対して大きいオン電流
を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ4
41の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占
有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導
体装置を実現することができる。
トランジスタ440およびトランジスタ441も、電極206を形成した後に、電極20
6をマスクとして用いて不純物元素221を半導体層208に導入することで、半導体層
208中に自己整合的に不純物領域を形成することができる。本発明の一態様によれば、
電気特性の良好なトランジスタを実現することができる。また、本発明の一態様によれば
、集積度の高い半導体装置を実現することができる。
〔s-channel型トランジスタ〕
図17(A)はトランジスタ450の上面図である。図17(B)は、図17(A)中の
X1-X2の一点鎖線で示した部位の断面図(チャネル長方向の断面図)である。図17
(C)は、図17(A)中のY1-Y2の一点鎖線で示した部位の断面図(チャネル幅方
向の断面図)である。
絶縁層119に設けた凸部上に半導体層208を設けることによって、半導体層208の
側面も電極206で覆うことができる。すなわち、トランジスタ450は、電極206の
電界によって、半導体層208を電気的に取り囲むことができる構造を有している。この
ように、導電膜の電界によって、半導体を電気的に取り囲むトランジスタの構造を、su
rrounded channel(s-channel)構造とよぶ。また、s-ch
annel構造を有するトランジスタを、「s-channel型トランジスタ」もしく
は「s-channelトランジスタ」ともいう。
s-channel構造では、半導体層208の全体(バルク)にチャネルが形成される
場合がある。s-channel構造では、トランジスタのドレイン電流を大きくするこ
とができ、さらに大きいオン電流を得ることができる。よって、トランジスタの占有面積
を小さくすることができ、表示装置の高精細化が可能となる。また、半導体装置の高集積
化が可能となる。
また、電極206の電界によって、半導体層208に形成されるチャネル形成領域の全領
域を空乏化することができる。したがって、s-channel構造では、トランジスタ
のオフ電流をさらに小さくすることができる。よって、表示装置の消費電力を低減するこ
とができる。また、半導体装置の消費電力を低減することができる。
なお、絶縁層119の凸部を高くし、また、チャネル幅を小さくすることで、s-cha
nnel構造によるオン電流の増大効果、オフ電流の低減効果などをより高めることがで
きる。
また、図18に示すトランジスタ451のように、半導体層208の下方に、絶縁層を介
して電極213を設けてもよい。図18(A)はトランジスタ451の上面図である。図
18(B)は、図18(A)中のX1-X2の一点鎖線で示した部位の断面図である。図
18(C)は、図18(A)中のY1-Y2の一点鎖線で示した部位の断面図である。
<酸化物半導体の構造について>
ここで、酸化物半導体の構造について説明しておく。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けられ
る。非単結晶酸化物半導体としては、CAAC-OS(C Axis Aligned
Crystalline Oxide Semiconductor)、多結晶酸化物半
導体、微結晶酸化物半導体、非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半
導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、CAAC-O
S、多結晶酸化物半導体、微結晶酸化物半導体などがある。
〔CAAC-OS〕
まずは、CAAC-OSについて説明する。なお、CAAC-OSを、CANC(C-A
xis Aligned nanocrystals)を有する酸化物半導体と呼ぶこと
もできる。
CAAC-OSは、c軸配向した複数の結晶部(ペレットともいう。)を有する酸化物半
導体の一つである。
透過型電子顕微鏡(TEM:Transmission Electron Micro
scope)によって、CAAC-OSの明視野像と回折パターンとの複合解析像(高分
解能TEM像ともいう。)を観察すると、複数のペレットを確認することができる。一方
、高分解能TEM像ではペレット同士の境界、即ち結晶粒界(グレインバウンダリーとも
いう。)を明確に確認することができない。そのため、CAAC-OSは、結晶粒界に起
因する電子移動度の低下が起こりにくいといえる。
以下では、TEMによって観察したCAAC-OSについて説明する。図23(A)に、
試料面と略平行な方向から観察したCAAC-OSの断面の高分解能TEM像を示す。高
分解能TEM像の観察には、球面収差補正(Spherical Aberration
Corrector)機能を用いた。球面収差補正機能を用いた高分解能TEM像を、
特にCs補正高分解能TEM像と呼ぶ。Cs補正高分解能TEM像の取得は、例えば、日
本電子株式会社製原子分解能分析電子顕微鏡JEM-ARM200Fなどによって行うこ
とができる。
図23(A)の領域(1)を拡大したCs補正高分解能TEM像を図23(B)に示す。
図23(B)より、ペレットにおいて、金属原子が層状に配列していることを確認できる
。金属原子の各層の配列は、CAAC-OSの膜を形成する面(被形成面ともいう。)ま
たは上面の凹凸を反映しており、CAAC-OSの被形成面または上面と平行となる。
図23(B)に示すように、CAAC-OSは特徴的な原子配列を有する。図23(C)
は、特徴的な原子配列を、補助線で示したものである。図23(B)および図23(C)
より、ペレット一つの大きさは1nm以上3nm以下程度であり、ペレットとペレットと
の傾きにより生じる隙間の大きさは0.8nm程度であることがわかる。したがって、ペ
レットを、ナノ結晶(nc:nanocrystal)と呼ぶこともできる。
ここで、Cs補正高分解能TEM像をもとに、基板5120上のCAAC-OSのペレッ
ト5100の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造と
なる(図23(D)参照。)。図23(C)で観察されたペレットとペレットとの間で傾
きが生じている箇所は、図23(D)に示す領域5161に相当する。
また、図24(A)に、試料面と略垂直な方向から観察したCAAC-OSの平面のCs
補正高分解能TEM像を示す。図24(A)の領域(1)、領域(2)および領域(3)
を拡大したCs補正高分解能TEM像を、それぞれ図24(B)、図24(C)および図
24(D)に示す。図24(B)、図24(C)および図24(D)より、ペレットは、
金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しかし
ながら、異なるペレット間で、金属原子の配列に規則性は見られない。
次に、X線回折(XRD:X-Ray Diffraction)によって解析したCA
AC-OSについて説明する。例えば、InGaZnOの結晶を有するCAAC-OS
に対し、out-of-plane法による構造解析を行うと、図25(A)に示すよう
に回折角(2θ)が31°近傍にピークが現れる場合がある。このピークは、InGaZ
nOの結晶の(009)面に帰属されることから、CAAC-OSの結晶がc軸配向性
を有し、c軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
なお、CAAC-OSのout-of-plane法による構造解析では、2θが31°
近傍のピークの他に、2θが36°近傍にもピークが現れる場合がある。2θが36°近
傍のピークは、CAAC-OS中の一部に、c軸配向性を有さない結晶が含まれることを
示している。より好ましいCAAC-OSは、out-of-plane法による構造解
析では、2θが31°近傍にピークを示し、2θが36°近傍にピークを示さない。
一方、CAAC-OSに対し、c軸に略垂直な方向からX線を入射させるin-plan
e法による構造解析を行うと、2θが56°近傍にピークが現れる。このピークは、In
GaZnOの結晶の(110)面に帰属される。CAAC-OSの場合は、2θを56
°近傍に固定し、試料面の法線ベクトルを軸(φ軸)として試料を回転させながら分析(
φスキャン)を行っても、図25(B)に示すように明瞭なピークは現れない。これに対
し、InGaZnOの単結晶酸化物半導体であれば、2θを56°近傍に固定してφス
キャンした場合、図25(C)に示すように(110)面と等価な結晶面に帰属されるピ
ークが6本観察される。したがって、XRDを用いた構造解析から、CAAC-OSは、
a軸およびb軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したCAAC-OSについて説明する。例えば、InGaZ
nOの結晶を有するCAAC-OSに対し、試料面に平行にプローブ径が300nmの
電子線を入射させると、図26(A)に示すような回折パターン(制限視野透過電子回折
パターンともいう。)が現れる場合がある。この回折パターンには、InGaZnO
結晶の(009)面に起因するスポットが含まれる。したがって、電子回折によっても、
CAAC-OSに含まれるペレットがc軸配向性を有し、c軸が被形成面または上面に略
垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ
径が300nmの電子線を入射させたときの回折パターンを図26(B)に示す。図26
(B)より、リング状の回折パターンが確認される。したがって、電子回折によっても、
CAAC-OSに含まれるペレットのa軸およびb軸は配向性を有さないことがわかる。
なお、図26(B)における第1リングは、InGaZnOの結晶の(010)面およ
び(100)面などに起因すると考えられる。また、図26(B)における第2リングは
(110)面などに起因すると考えられる。
また、CAAC-OSは、欠陥準位密度の低い酸化物半導体である。酸化物半導体の欠陥
としては、例えば、不純物に起因する欠陥や、酸素欠損などがある。したがって、CAA
C-OSは、不純物濃度の低い酸化物半導体ということもできる。また、CAAC-OS
は、酸素欠損の少ない酸化物半導体ということもできる。
酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源とな
る場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水
素を捕獲することによってキャリア発生源となる場合がある。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属
元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素
との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を
乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二
酸化炭素などは、原子半径(または分子半径)が大きいため、酸化物半導体の原子配列を
乱し、結晶性を低下させる要因となる。
また、欠陥準位密度の低い(酸素欠損が少ない)酸化物半導体は、キャリア密度を低くす
ることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸
化物半導体と呼ぶ。CAAC-OSは、不純物濃度が低く、欠陥準位密度が低い。即ち、
高純度真性または実質的に高純度真性な酸化物半導体となりやすい。したがって、CAA
C-OSを用いたトランジスタは、しきい値電圧がマイナスとなる電気特性(ノーマリー
オンともいう。)になることが少ない。また、高純度真性または実質的に高純度真性な酸
化物半導体は、キャリアトラップが少ない。酸化物半導体のキャリアトラップに捕獲され
た電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことが
ある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体を用いたトランジ
スタは、電気特性が不安定となる場合がある。一方、CAAC-OSを用いたトランジス
タは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
また、CAAC-OSは欠陥準位密度が低いため、光の照射などによって生成されたキャ
リアが、欠陥準位に捕獲されることが少ない。したがって、CAAC-OSを用いたトラ
ンジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
〔微結晶酸化物半導体〕
次に、微結晶酸化物半導体について説明する。
微結晶酸化物半導体は、高分解能TEM像において、結晶部を確認することのできる領域
と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体に含
まれる結晶部は、1nm以上100nm以下、または1nm以上10nm以下の大きさで
あることが多い。特に、1nm以上10nm以下、または1nm以上3nm以下の微結晶
であるナノ結晶を有する酸化物半導体を、nc-OS(nanocrystalline
Oxide Semiconductor)と呼ぶ。nc-OSは、例えば、高分解能
TEM像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、CAAC
-OSにおけるペレットと起源を同じくする可能性がある。そのため、以下ではnc-O
Sの結晶部をペレットと呼ぶ場合がある。
nc-OSは、微小な領域(例えば、1nm以上10nm以下の領域、特に1nm以上3
nm以下の領域)において原子配列に周期性を有する。また、nc-OSは、異なるペレ
ット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。した
がって、nc-OSは、分析方法によっては、非晶質酸化物半導体と区別が付かない場合
がある。例えば、nc-OSに対し、ペレットよりも大きい径のX線を用いるXRD装置
を用いて構造解析を行うと、out-of-plane法による解析では、結晶面を示す
ピークが検出されない。また、nc-OSに対し、ペレットよりも大きいプローブ径(例
えば50nm以上)の電子線を用いる電子回折(制限視野電子回折ともいう。)を行うと
、ハローパターンのような回折パターンが観測される。一方、nc-OSに対し、ペレッ
トの大きさと近いかペレットより小さいプローブ径の電子線を用いるナノビーム電子回折
を行うと、スポットが観測される。また、nc-OSに対しナノビーム電子回折を行うと
、円を描くように(リング状に)輝度の高い領域が観測される場合がある。さらに、リン
グ状の領域内に複数のスポットが観測される場合がある。
このように、ペレット(ナノ結晶)間では結晶方位が規則性を有さないことから、nc-
OSを、RANC(Random Aligned nanocrystals)を有す
る酸化物半導体、またはNANC(Non-Aligned nanocrystals
)を有する酸化物半導体と呼ぶこともできる。
nc-OSは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、
nc-OSは、非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、nc-OS
は、異なるペレット間で結晶方位に規則性が見られない。そのため、nc-OSは、CA
AC-OSと比べて欠陥準位密度が高くなる。
〔非晶質酸化物半導体〕
次に、非晶質酸化物半導体について説明する。
非晶質酸化物半導体は、膜中における原子配列が不規則であり、結晶部を有さない酸化物
半導体である。石英のような無定形状態を有する酸化物半導体が一例である。
非晶質酸化物半導体は、高分解能TEM像において結晶部を確認することができない。
非晶質酸化物半導体に対し、XRD装置を用いた構造解析を行うと、out-of-pl
ane法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導
体に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体
に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンのみが観
測される。
非晶質構造については、様々な見解が示されている。例えば、原子配列に全く秩序性を有
さない構造を完全な非晶質構造(completely amorphous stru
cture)と呼ぶ場合がある。また、最近接原子間距離または第2近接原子間距離まで
秩序性を有し、かつ長距離秩序性を有さない構造を非晶質構造と呼ぶ場合もある。したが
って、最も厳格な定義によれば、僅かでも原子配列に秩序性を有する酸化物半導体を非晶
質酸化物半導体と呼ぶことはできない。また、少なくとも、長距離秩序性を有する酸化物
半導体を非晶質酸化物半導体と呼ぶことはできない。よって、結晶部を有することから、
例えば、CAAC-OSおよびnc-OSを、非晶質酸化物半導体または完全な非晶質酸
化物半導体と呼ぶことはできない。
〔非晶質ライク酸化物半導体〕
なお、酸化物半導体は、nc-OSと非晶質酸化物半導体との間の構造を有する場合があ
る。そのような構造を有する酸化物半導体を、特に非晶質ライク酸化物半導体(a-li
ke OS:amorphous-like Oxide Semiconductor
)と呼ぶ。
a-like OSは、高分解能TEM像において鬆(ボイドともいう。)が観察される
場合がある。また、高分解能TEM像において、明確に結晶部を確認することのできる領
域と、結晶部を確認することのできない領域と、を有する。
鬆を有するため、a-like OSは、不安定な構造である。以下では、a-like
OSが、CAAC-OSおよびnc-OSと比べて不安定な構造であることを示すため
、電子照射による構造の変化を示す。
電子照射を行う試料として、a-like OS(試料Aと表記する。)、nc-OS(
試料Bと表記する。)およびCAAC-OS(試料Cと表記する。)を準備する。いずれ
の試料もIn-Ga-Zn酸化物である。
まず、各試料の高分解能断面TEM像を取得する。高分解能断面TEM像により、各試料
は、いずれも結晶部を有することがわかる。
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば、
InGaZnOの結晶の単位格子は、In-O層を3層有し、またGa-Zn-O層を
6層有する、計9層がc軸方向に層状に重なった構造を有することが知られている。これ
らの近接する層同士の間隔は、(009)面の格子面間隔(d値ともいう。)と同程度で
あり、結晶構造解析からその値は0.29nmと求められている。したがって、格子縞の
間隔が0.28nm以上0.30nm以下である箇所を、InGaZnOの結晶部と見
なすことができる。なお、格子縞は、InGaZnOの結晶のa-b面に対応する。
図27は、各試料の結晶部(22箇所から45箇所)の平均の大きさを調査した例である
。ただし、上述した格子縞の長さを結晶部の大きさとしている。図27より、a-lik
e OSは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的
には、図27中に(1)で示すように、TEMによる観察初期においては1.2nm程度
の大きさだった結晶部(初期核ともいう。)が、累積照射量が4.2×10/nm
においては2.6nm程度の大きさまで成長していることがわかる。一方、nc-OS
およびCAAC-OSは、電子照射開始時から電子の累積照射量が4.2×10
nmまでの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、図
27中の(2)および(3)で示すように、電子の累積照射量によらず、nc-OSおよ
びCAAC-OSの結晶部の大きさは、それぞれ1.4nm程度および2.1nm程度で
あることがわかる。
このように、a-like OSは、電子照射によって結晶部の成長が見られる場合があ
る。一方、nc-OSおよびCAAC-OSは、電子照射による結晶部の成長がほとんど
見られないことがわかる。即ち、a-like OSは、nc-OSおよびCAAC-O
Sと比べて、不安定な構造であることがわかる。
また、鬆を有するため、a-like OSは、nc-OSおよびCAAC-OSと比べ
て密度の低い構造である。具体的には、a-like OSの密度は、同じ組成の単結晶
の密度の78.6%以上92.3%未満となる。また、nc-OSの密度およびCAAC
-OSの密度は、同じ組成の単結晶の密度の92.3%以上100%未満となる。単結晶
の密度の78%未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、In:Ga:Zn=1:1:1[原子数比]を満たす酸化物半導体において、菱
面体晶構造を有する単結晶InGaZnOの密度は6.357g/cmとなる。よっ
て、例えば、In:Ga:Zn=1:1:1[原子数比]を満たす酸化物半導体において
、a-like OSの密度は5.0g/cm以上5.9g/cm未満となる。また
、例えば、In:Ga:Zn=1:1:1[原子数比]を満たす酸化物半導体において、
nc-OSの密度およびCAAC-OSの密度は5.9g/cm以上6.3g/cm
未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる
単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もる
ことができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせ
る割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない
種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。な
お、酸化物半導体は、例えば、非晶質酸化物半導体、a-like OS、微結晶酸化物
半導体、CAAC-OSのうち、二種以上を有する積層膜であってもよい。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
(実施の形態5)
上記実施の形態に例示した表示装置100にタッチセンサを組み合わせて、タッチパネル
を実現することができる。表示装置100と組み合わせるタッチセンサとしては、静電容
量方式のタッチセンサや抵抗膜方式のタッチセンサなどが挙げられるが、本発明の一態様
はこれに限定されない。また、静電容量方式のタッチセンサとしては、例えば、表面型静
電容量方式のタッチセンサ、投影型静電容量方式のタッチセンサなどを用いることができ
る。また、トランジスタなどの能動素子を用いたアクティブマトリクス方式のタッチセン
サを用いることもできる。
本実施の形態では、タッチセンサ271として用いることが可能な、アクティブマトリク
ス方式のタッチセンサ500の構成例および駆動方法例について、図19および図20を
用いて説明する。
図19(A)はアクティブマトリクス方式のタッチセンサ500の構成を説明するブロッ
ク図である。図19(B)は変換器CONVの構成を説明する回路図であり、図19(C
)は検知ユニット510の構成を説明する回路図である。図19(D-1)および図19
(D-2)は検知ユニット510の駆動方法を説明するタイミングチャートである。
また、図20(A)はアクティブマトリクス方式のタッチセンサ500Bの構成を説明す
るブロック図である。図20(B)は変換器CONVの構成を説明する回路図であり、図
20(C)は検知ユニット510Bの構成を説明する回路図である。図20(D)は検知
ユニット510Bの駆動方法を説明するタイミングチャートである。
<位置情報入力部の構成例1>
図19に例示するタッチセンサ500は、マトリクス状に配置される複数の検知ユニット
510と、行方向に配置される複数の検知ユニット510が電気的に接続される走査線G
1と、列方向に配置される複数の検知ユニット510が電気的に接続される信号線DLと
、を有する(図19(A)参照)。
例えば、複数の検知ユニット510をn行m列(nおよびmは1以上の自然数)のマトリ
クス状に配置することができる。
検知ユニット510は、容量素子として機能できる検知素子518と、検知回路519を
備える。検知素子518の第1の電極は配線CSと電気的に接続されている。また、検知
素子518の第2の電極はノードAと電気的に接続されている。これにより、ノードAの
電位を、配線CSが供給する制御信号を用いて制御することができる。
《検知回路519》
図19(C)に例示する検知回路519は、トランジスタM1、トランジスタM2、トラ
ンジスタM3を有する。また、トランジスタM1は、ゲートがノードAと電気的に接続さ
れ、ソースまたはドレインの一方が接地電位を供給することができる配線VPIと電気的
に接続され、ソースまたはドレインの他方がトランジスタM2のソースまたはドレインの
一方と電気的に接続される。
また、トランジスタM2のソースまたはドレインの他方は検知信号DATAを供給するこ
とができる信号線DLと電気的に接続され、トランジスタM2のゲートは選択信号を供給
することができる走査線G1と電気的に接続される。
なお、信号線DLおよび走査線G1などの導電層、つまり、タッチセンサを構成する配線
や電極に用いることのできる材料として、例えば、抵抗値が低いものが望ましい。一例と
して、銀、銅、アルミニウム、カーボンナノチューブ、グラフェン、ハロゲン化金属(ハ
ロゲン化銀など)などを用いてもよい。さらに、非常に細くした(例えば、直径が数ナノ
メール)多数の導電体を用いて構成されるような金属ナノワイヤを用いてもよい。または
、導電体を網目状にした金属メッシュを用いてもよい。一例としては、Agナノワイヤや
、Cuナノワイヤ、Alナノワイヤ、Agメッシュや、Cuメッシュ、Alメッシュなど
を用いてもよい。Agナノワイヤの場合、光透過率は89%以上、シート抵抗値は40以
上100以下Ω/□を実現することができる。なお、透過率が高いため、表示素子に用い
る電極、例えば、画素電極や共通電極に、金属ナノワイヤ、金属メッシュ、カーボンナノ
チューブ、グラフェンなどを用いてもよい。
また、トランジスタM3は、ソースまたはドレインの一方がノードAと電気的に接続され
、ソースまたはドレインの他方がトランジスタM1を導通状態にすることができる電位を
供給できる配線VRESと電気的に接続され、ゲートがリセット信号を供給することがで
きる配線RESと電気的に接続される。
検知素子518の静電容量は、例えば、検知素子518の第1の電極または第2の電極(
ノードA)にものが近接すること、もしくは第1の電極と第2の電極の間隔が変化するこ
とにより変動する。これにより、検知ユニット510は検知素子518の容量の変化に基
づく検知信号DATAを供給することができる。
配線VRESおよび配線VPIは例えば接地電位を供給することができ、配線VPOおよ
び配線BRは例えば高電源電位を供給することができる。
また、配線RESはリセット信号を供給することができ、走査線G1は選択信号を供給す
ることができ、配線CSは検知素子の第2の電極の電位(ノードAの電位)を制御する制
御信号を供給することができる。
また、信号線DLは検知信号DATAを供給することができ、端子OUTは検知信号DA
TAに基づいて変換された信号を供給することができる。
《変換器CONV》
変換器CONVは変換回路を備える。検知信号DATAを変換して端子OUTに供給する
ことができるさまざまな回路を、変換器CONVに用いることができる。例えば、変換器
CONVを検知回路519と電気的に接続することにより、ソースフォロワ回路またはカ
レントミラー回路などが構成されるようにしてもよい。
具体的には、トランジスタM4を用いた変換器CONVを用いて、ソースフォロワ回路を
構成できる(図19(B)参照)。なお、トランジスタM1乃至トランジスタM3と同一
の工程で作製することができるトランジスタをトランジスタM4に用いてもよい。
また、トランジスタM1乃至トランジスタM4は、上記実施の形態に示したトランジスタ
を用いることができる。また、例えば、14族の元素、化合物半導体または酸化物半導体
を半導体層に用いることができる。具体的には、シリコンを含む半導体、ガリウムヒ素を
含む半導体またはインジウムを含む酸化物半導体などを適用できる。
また、変換器CONVおよび駆動回路GDを他の基板(例えば、単結晶半導体基板や、多
結晶半導体基板)上に設け、COG(Chip On Glass)方法やワイヤボンデ
ィング方法などにより検知ユニット510と電気的に接続してもよい。また、FPCなど
を用いて検知ユニット510と電気的に接続してもよい。
<検知回路519の駆動方法>
検知回路519の駆動方法について説明する。
《第1のステップ》
第1のステップにおいて、リセット信号をトランジスタM3のゲートに供給し、ノードA
の電位を所定の電位にする(図19(D-1)期間T1参照)。
具体的には、トランジスタM3を導通状態とするリセット信号を、配線RESを介してト
ランジスタM3のゲートに供給する。当該リセット信号が供給されたトランジスタM3は
導通状態となり、ノードAの電位を、例えばトランジスタM1を非導通状態とする電位に
する(図19(D-1)期間T1参照)。
《第2のステップ》
第2のステップにおいて、トランジスタM3を非導通状態にするリセット信号をトランジ
スタM3のゲートに供給する。また、トランジスタM2を導通状態にする選択信号をトラ
ンジスタM2のゲートに供給し、トランジスタM1のソースまたはドレインの他方を信号
線DLに電気的に接続する。
具体的には、トランジスタM2を導通状態とする選択信号を、走査線G1を介してトラン
ジスタM2のゲートに供給する。当該選択信号が供給されたトランジスタM2は導通状態
となり、トランジスタM1のソースまたはドレインの他方を信号線DLに電気的に接続す
る(図19(D-1)期間T2参照)。
《第3のステップ》
第3のステップにおいて、制御信号を検知素子518の第1の電極に供給し、制御信号お
よび検知素子518の静電容量に基づいて変化する電位をノードAを介してトランジスタ
M1のゲートに供給する。
具体的には、配線CSに矩形波の制御信号を供給する。矩形波の制御信号が検知素子51
8の第1の電極に供給されると、検知素子518の静電容量に基づいてノードAの電位が
上昇する(図19(D-1)期間T2の後半を参照)。
例えば、検知素子518が大気中に置かれている場合、大気より誘電率の高い物質が、検
知素子518の第1の電極に近接して配置された場合、検知素子518の静電容量は見か
け上大きくなる。この場合、矩形波の制御信号がもたらすノードAの電位の変化は、大気
より誘電率の高い物質が近接して配置されていない場合に比べて小さくなる(図19(D
-2)実線参照)。
《第4のステップ》
第4のステップにおいて、トランジスタM1のゲートの電位の変化がもたらす信号を信号
線DLに供給する。
例えば、トランジスタM1のゲートの電位の変化がもたらす電流の変化を信号線DLに供
給する。
変換器CONVは、信号線DLを流れる電流の変化を電圧の変化に変換し、該電圧を端子
OUTに供給する。
《第5のステップ》
第5のステップにおいて、トランジスタM2を非導通状態にする選択信号をゲートに供給
する。
以後、走査線G1(1)乃至走査線G1(n)について、走査線ごとに第1のステップか
ら第5のステップを繰り返すことで、タッチセンサ500のどの領域が選択されたかを知
ることができる。
<位置情報入力部の構成例2>
図20に例示するタッチセンサ500Bは、検知ユニット510に換えて検知ユニット5
10Bを備える点がタッチセンサ500と異なる。
また、検知ユニット510Bは、以下の点が検知ユニット510と異なる。検知ユニット
510では配線CSに電気的に接続される検知素子518の第1の電極が、検知ユニット
510Bでは走査線G1に電気的に接続される点、検知ユニット510ではトランジスタ
M2を介して信号線DLと電気的に接続されるトランジスタM1のソースまたはドレイン
の他方が、検知ユニット510BではトランジスタM2を介すことなく信号線DLと電気
的に接続される点が、検知ユニット510とは異なる。ここでは異なる構成について詳細
に説明し、同様の構成を用いることができる部分は、上記の説明を援用する。
タッチセンサ500Bは、マトリクス状に配置される複数の検知ユニット510Bと、行
方向に配置される複数の検知ユニット510Bが電気的に接続される走査線G1と、列方
向に配置される複数の検知ユニット510Bが電気的に接続される信号線DLと、を有す
る(図20(A)参照)。
例えば、複数の検知ユニット510Bをn行m列(nおよびmは1以上の自然数)のマト
リクス状に配置することができる。
なお、検知ユニット510Bは検知素子518を備え、検知素子518の第1の電極は走
査線G1と電気的に接続されている。これにより、選択された一の走査線G1に電気的に
接続される複数の検知ユニット510Bごとに、ノードAの電位を走査線G1が供給する
選択信号を用いて制御することができる。
また、信号線DLと走査線G1を同一の導電膜を用いて形成してもよい。
また、検知素子518の第1の電極と走査線G1を同一の導電膜を用いて形成してもよい
。例えば、行方向に隣接する検知ユニット510Bが備える検知素子518の第1の電極
同士を接続し、接続された電極を走査線G1として用いてもよい。
《検知回路519B》
図20(C)に例示する検知回路519Bは、トランジスタM1、トランジスタM3を有
する。また、トランジスタM1は、ゲートがノードAと電気的に接続され、ソースまたは
ドレインの一方が接地電位を供給することができる配線VPIと電気的に接続され、ソー
スまたはドレインの他方が検知信号DATAを供給することができる信号線DLと電気的
に接続される。
また、トランジスタM3は、ソースまたはドレインの一方がノードAと電気的に接続され
、ソースまたはドレインの他方がトランジスタM1を導通状態にすることができる電位を
供給できる配線VRESと電気的に接続され、ゲートがリセット信号を供給することがで
きる配線RESと電気的に接続される。
検知素子518の静電容量は、例えば、検知素子518の第1の電極または第2の電極(
ノードA)にものが近接すること、もしくは第1の電極と第2の電極の間隔が変化するこ
とにより変動する。これにより、検知ユニット510は検知素子518の容量の変化に基
づく検知信号DATAを供給することができる。
配線VRESおよび配線VPIは例えば接地電位を供給することができ、配線VPOおよ
び配線BRは例えば高電源電位を供給することができる。
また、配線RESはリセット信号を供給することができ、走査線G1は選択信号を供給す
ることができる。
また、信号線DLは検知信号DATAを供給することができ、端子OUTは検知信号DA
TAに基づいて変換された信号を供給することができる。
<検知回路519Bの駆動方法>
検知回路519Bの駆動方法について説明する。
《第1のステップ》
第1のステップにおいて、リセット信号をトランジスタM3のゲートに供給し、ノードA
の電位を所定の電位にする(図20(D)期間T1参照)。
具体的には、トランジスタM3を導通状態とするリセット信号を配線RESを介してトラ
ンジスタM3のゲートに供給する。当該リセット信号が供給されたトランジスタM3は導
通状態となり、ノードAの電位を、例えばトランジスタM1を非導通状態にする電位にす
る(図20(C)参照)。
《第2のステップ》
第2のステップにおいて、トランジスタM3を非導通状態にするリセット信号をトランジ
スタM3のゲートに供給する。また、選択信号を検知素子518の第1の電極に供給し、
選択信号および検知素子518の静電容量に基づいて変化する電位を、ノードAを介して
トランジスタM1のゲートに供給する(図20(D)期間T2参照)。
具体的には、走査線G1(i-1)に矩形波の選択信号を供給させる。矩形波の選択信号
が検知素子518の第1の電極に供給されると、検知素子518の静電容量に基づいてノ
ードAの電位が上昇する。
例えば、検知素子518が大気中に置かれている場合、大気より誘電率の高い物質が、検
知素子518の第1の電極に近接して配置された場合、検知素子518の静電容量は見か
け上大きくなる。この場合、矩形波の選択信号がもたらすノードAの電位の変化は、大気
より誘電率の高い物質が近接して配置されていない場合に比べて小さくなる。
《第3のステップ》
第3のステップにおいて、トランジスタM1のゲートの電位の変化がもたらす信号を信号
線DLに供給する。
例えば、トランジスタM1のゲートの電位の変化がもたらす電流の変化を信号線DLに供
給する。
変換器CONVは、信号線DLを流れる電流の変化を電圧の変化に変換し、該電圧を端子
OUTに供給する。
以後、走査線G1(1)乃至走査線G1(n)について、走査線ごとに第1のステップか
ら第3のステップを繰り返す(図20(D)期間T2乃至期間T4参照)。なお、図20
(D)ではi行目(iは1以上n以下の自然数)の走査線G1を、走査線G1(i)と示
している。上記の構成例および動作例によれば、タッチセンサ500Bのどの領域が選択
されたかを知ることができる。
アクティブマトリクス方式のタッチセンサは、トランジスタによって検知に必要の無い検
知ユニット510への信号供給を停止することができる。よって、選択されていない検知
ユニット510が選択された検知ユニット510に及ぼす干渉を低減することができる。
よって、アクティブマトリクス方式のタッチセンサはノイズに強く、また、検出感度を高
めることができる。
また、アクティブマトリクス方式のタッチセンサは、検出感度を高めることができるため
、検知ユニット510もしくは検知素子518を小さくしても、選択された領域を精度よ
く検出することができる。よって、アクティブマトリクス方式のタッチセンサは、検知ユ
ニット510の単位面積当たりの個数(面密度)を増やすことができる。すなわち、アク
ティブマトリクス方式のタッチセンサは、選択された領域の位置検出精度を高めることが
できる。
また、アクティブマトリクス方式のタッチセンサは、例えば、ハンドヘルド型に用いるこ
とができる大きさから、電子黒板に用いることができる大きさまで、さまざまな大きさの
タッチセンサを実現することができる。特に、アクティブマトリクス方式のタッチセンサ
は、他の方式のタッチセンサと比較して検出領域全体の大面積化が容易である。アクティ
ブマトリクス方式のタッチセンサを用いることで、高精細かつ大面積のタッチパネルを実
現することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
(実施の形態6)
本実施の形態では、発光素子125に用いることができる発光素子の構成例について、発
光素子330および発光素子331を用いて説明する。
<発光素子の構成例>
図21(A)に示す発光素子330は、一対の電極(電極318、電極322)間にEL
層320が挟まれた構造を有する。なお、以下の本実施の形態の説明においては、例とし
て、電極318を陽極として用い、電極322を陰極として用いるものとする。
また、EL層320は、少なくとも発光層を含んで形成されていればよく、発光層以外の
機能層を含む積層構造であっても良い。発光層以外の機能層としては、正孔注入性の高い
物質、正孔輸送性の高い物質、電子輸送性の高い物質、電子注入性の高い物質、バイポー
ラ性(電子および正孔の輸送性の高い物質)の物質等を含む層を用いることができる。具
体的には、正孔注入層、正孔輸送層、電子輸送層、電子注入層等の機能層を適宜組み合わ
せて用いることができる。
図21(A)に示す発光素子330は、電極318と電極322との間に与えられた電位
差により電流が流れ、EL層320において正孔と電子とが再結合し、発光するものであ
る。つまりEL層320に発光領域が形成されるような構成となっている。
本発明において、発光素子330からの発光は、電極318、または電極322側から外
部に取り出される。従って、電極318、または電極322のいずれか一方は透光性を有
する物質で成る。
なお、EL層320は図21(B)に示す発光素子331のように、電極318と電極3
22との間に複数積層されていても良い。n層(nは2以上の自然数)の積層構造を有す
る場合には、m番目(mは、1≦m<nを満たす自然数)のEL層320と、(m+1)
番目のEL層320との間には、それぞれ電荷発生層320aを設けることが好ましい。
電荷発生層320aは、有機化合物と金属酸化物の複合材料、を用いて形成することがで
きる。金属酸化物としては、例えば、酸化バナジウムや酸化モリブデンや酸化タングステ
ン等が挙げられる。有機化合物としては、芳香族アミン化合物、カルバゾール誘導体、芳
香族炭化水素、または、それらを基本骨格とするオリゴマー、デンドリマー、ポリマーな
ど、種々の化合物を用いることができる。なお、有機化合物としては、正孔輸送性有機化
合物として正孔移動度が10-6cm/Vs以上であるものを適用することが好ましい
。但し、電子よりも正孔の輸送性の高い物質であれば、これら以外のものを用いてもよい
。なお、電荷発生層320aに用いるこれらの材料は、キャリア注入性、キャリア輸送性
に優れているため、発光素子330の低電流駆動、および低電圧駆動を実現することがで
きる。上記複合材料以外にも、上記金属酸化物、有機化合物とアルカリ金属、アルカリ土
類金属、アルカリ金属化合物、アルカリ土類金属化合物などを電荷発生層320aに用い
ることができる。
なお、電荷発生層320aは、有機化合物と金属酸化物の複合材料と他の材料とを組み合
わせて形成してもよい。例えば、有機化合物と金属酸化物の複合材料を含む層と、電子供
与性物質の中から選ばれた一の化合物と電子輸送性の高い化合物とを含む層とを組み合わ
せて形成してもよい。また、有機化合物と金属酸化物の複合材料を含む層と、透明導電膜
とを組み合わせて形成してもよい。
このような構成を有する発光素子331は、隣接するEL層320同士でのエネルギーの
移動が起こり難く、高い発光効率と長い寿命とを併せ持つ発光素子とすることが容易であ
る。また、一方の発光層で燐光発光、他方で蛍光発光を得ることも容易である。
なお、電荷発生層320aとは、電極318と電極322に電圧を印加したときに、電荷
発生層320aに接して形成される一方のEL層320に対して正孔を注入する機能を有
し、他方のEL層320に電子を注入する機能を有する。
図21(B)に示す発光素子331は、EL層320に用いる発光物質の種類を変えるこ
とにより様々な発光色を得ることができる。また、発光物質として発光色の異なる複数の
発光物質を用いることにより、ブロードなスペクトルの発光や白色発光を得ることもでき
る。
図21(B)に示す発光素子331を用いて、白色発光を得る場合、複数のEL層の組み
合わせとしては、赤、青および緑色の光を含んで白色に発光する構成であればよく、例え
ば、青色の蛍光材料を発光物質として含むEL層と、緑色と赤色の燐光材料を発光物質と
して含むEL層を有する構成が挙げられる。また、赤色の発光を示すEL層と、緑色の発
光を示すEL層と、青色の発光を示すEL層とを有する構成とすることもできる。または
、補色の関係にある光を発するEL層を有する構成であっても白色発光が得られる。EL
層が2層積層された積層型素子において、これらのEL層からの発光色を補色の関係にす
る場合、補色の関係としては、青色と黄色、あるいは青緑色と赤色などの組み合わせが挙
げられる。
なお、上述した積層型素子の構成において、積層される発光層の間に電荷発生層を配置す
ることにより、電流密度を低く保ったまま、高輝度領域での長寿命素子を実現することが
できる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
(実施の形態7)
本実施の形態では、本発明の一態様に係る表示装置が適用された電子機器の例について、
図面を参照して説明する。
本発明の一態様に係る表示装置を用いた電子機器として、テレビ、モニタ等の表示装置、
照明装置、デスクトップ型或いはノート型のパーソナルコンピュータ、ワードプロセッサ
、DVD(Digital Versatile Disc)などの記録媒体に記憶され
た静止画または動画を再生する画像再生装置、ポータブルCDプレーヤ、ラジオ、テープ
レコーダ、ヘッドホンステレオ、ステレオ、置き時計、壁掛け時計、コードレス電話子機
、トランシーバ、携帯電話、自動車電話、携帯型ゲーム機、タブレット型端末、パチンコ
機などの大型ゲーム機、電卓、携帯情報端末、電子手帳、電子書籍、電子翻訳機、音声入
力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、電子レンジ等の高周波加
熱装置、電気炊飯器、電気洗濯機、電気掃除機、温水器、扇風機、毛髪乾燥機、エアコン
ディショナー、加湿器、除湿器などの空調設備、食器洗い器、食器乾燥器、衣類乾燥器、
布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、DNA保存用冷凍庫、懐中電灯
、チェーンソー等の工具、煙感知器、透析装置等の医療機器などが挙げられる。さらに、
誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、電力貯
蔵システム、電力の平準化やスマートグリッドのための蓄電装置等の産業機器が挙げられ
る。また、蓄電体からの電力を用いて電動機により推進する移動体なども、電子機器の範
疇に含まれるものとする。上記移動体として、例えば、電気自動車(EV)、内燃機関と
電動機を併せ持ったハイブリッド車(HEV)、プラグインハイブリッド車(PHEV)
、これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付
自転車、自動二輪車、電動車椅子、ゴルフ用カート、小型または大型船舶、潜水艦、ヘリ
コプター、航空機、ロケット、人工衛星、宇宙探査機や惑星探査機、宇宙船などが挙げら
れる。
特に、本発明の一態様に係る表示装置を適用した電子機器として、例えば、テレビジョン
装置(テレビ、またはテレビジョン受信機ともいう)、コンピュータ用などのモニタ、デ
ジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機(携帯電話
、携帯電話装置ともいう)、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機
などの大型ゲーム機などが挙げられる。
また、照明装置や表示装置を、家屋やビルの内壁または外壁や、自動車の内装または外装
の曲面に沿って組み込むことも可能である。
図22(A)は、携帯電話機(スマートフォンを含む)の一例を示している。携帯電話機
7400は、筐体7401に組み込まれた表示部7402の他、操作ボタン7403、外
部接続ポート7404、スピーカ7405、マイク7406などを備えている。なお、携
帯電話機7400は、本発明の一態様に係る表示装置を表示部7402に用いることによ
り作製される。
図22(A)に示す携帯電話機7400は、表示部7402にタッチセンサを有し、表示
部7402を指などで触れることで、情報を入力することができる。また、電話を掛ける
、或いは文字を入力するなどのあらゆる操作は、表示部7402を指などで触れることに
より行うことができる。
また操作ボタン7403の操作により、電源のON、OFFや、表示部7402に表示さ
れる画像の種類を切り替えることができる。例えば、メール作成画面から、メインメニュ
ー画面に切り替えることができる。
ここで、表示部7402には、本発明の一態様の表示装置が組み込まれている。したがっ
て、消費電力が少なく、且つ信頼性の高い携帯電話機とすることができる。
図22(B)は、携帯電話機(スマートフォンを含む)の一例を示している。携帯電話機
7410は、筐体7411に、表示部7412、マイク7416、スピーカ7415、カ
メラ7417、外部接続部7414、操作用ボタン7413などを備えている。また、本
発明の一態様の表示装置を、可撓性を有する基板を用いて形成することで、曲面を有する
表示部7412に適用することが可能である。
図22(B)に示す携帯電話機7410は、表示部7412を指などで触れることで、情
報を入力することができる。また、電話を掛ける、或いはメールを作成するなどの操作は
、表示部7412を指などで触れることにより行うことができる。
表示部7412の画面は主として3つのモードがある。第1は、画像の表示を主とする表
示モードであり、第2は、文字等の情報の入力を主とする入力モードである。第3は表示
モードと入力モードの2つのモードが混合した表示+入力モードである。
例えば、電話を掛ける、或いはメールを作成する場合は、表示部7412を文字の入力を
主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合
、表示部7412の画面のほとんどにキーボードまたは番号ボタンを表示させることが好
ましい。
また、表示部7412に表示される画像の種類によってモードを切り替えることもできる
。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデー
タであれば入力モードに切り替えてもよい。
また、入力モードにおいて、表示部7412のタッチセンサを用い、表示部7412のタ
ッチ操作による入力が一定期間ないと判断される場合には、画面のモードを入力モードか
ら表示モードに切り替えるように制御してもよい。
また、携帯電話機7410内部に、ジャイロセンサや加速度センサ等の検出装置を設ける
ことで、携帯電話機7410の向き(縦か横か)を判断して、表示部7412の画面表示
の向きを自動的に切り替えるようにすることもできる。また、画面表示の向きの切り替え
は、表示部7412を触れること、または筐体7411の操作用ボタン7413の操作に
より行うこともできる。
図22(C)は、リストバンド型の表示装置の一例を示している。携帯表示装置7100
は、筐体7101、表示部7102、操作ボタン7103、および送受信装置7104を
備える。
携帯表示装置7100は、送受信装置7104によって映像信号を受信可能で、受信した
映像を表示部7102に表示することができる。また、音声信号を他の受信機器に送信す
ることもできる。
また、操作ボタン7103によって、電源のON、OFF動作や表示する映像の切り替え
、または音声のボリュームの調整などを行うことができる。
ここで、表示部7102には、本発明の一態様に係る表示装置が組み込まれている。した
がって、消費電力が少なく、且つ信頼性の高い携帯表示装置とすることができる。
図22(D)は、電子書籍の一例を示している。例えば、電子書籍は、筐体2702およ
び筐体2704の2つの筐体で構成されている。筐体2702および筐体2704は、軸
部2712により一体とされており、該軸部2712を軸として開閉動作を行うことがで
きる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体2702には表示部2705が組み込まれ、筐体2704には表示部2707が組み
込まれている。表示部2705および表示部2707は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部(図22(D)では表示部2705)に文章を表示し、左側の
表示部(図22(D)では表示部2707)に画像を表示することができる。上記実施の
形態で示した表示装置を適用することにより、消費電力が少なく、且つ信頼性の高い電子
書籍とすることができる。
また、図22(D)では、筐体2702に操作部などを備えた例を示している。例えば、
筐体2702において、電源端子2721、操作キー2723、スピーカ2725などを
備えている。操作キー2723により、頁を送ることができる。なお、筐体の表示部と同
一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体
の裏面や側面に、外部接続用端子(イヤホン端子、USB端子など)、記録媒体挿入部な
どを備える構成としてもよい。さらに、電子書籍は、電子辞書としての機能を持たせた構
成としてもよい。
また、電子書籍は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍
サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能で
ある。
図22(E)は、テレビジョン装置の一例を示している。テレビジョン装置は、筐体96
01に表示部9603が組み込まれている。表示部9603により、映像を表示すること
が可能である。また、ここでは、スタンド9605により筐体9601を支持した構成を
示している。上記実施の形態で示した表示装置を適用することにより、消費電力が少なく
、且つ信頼性の高いテレビジョン装置とすることができる。
テレビジョン装置の操作は、筐体9601が備える操作スイッチや、別体のリモコン操作
機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する
情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置は、受信機やモデムなどを備えた構成とする。受信機により一般
のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信
ネットワークに接続することにより、一方向(送信者から受信者)または双方向(送信者
と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
100 表示装置
101 画像信号供給源
110 画像処理回路
111 記憶回路
112 比較回路
113 制御回路
116 基板
119 絶縁層
120 表示パネル
121 駆動回路
122 表示部
123 画素
124 画素
125 発光素子
130 受信回路
131 LVDSトランスミッタ
132 LVDSレシーバ
133 SPコンバータ
135 走査線
136 信号線
137 画素回路
140 画像処理装置
141 LVDSトランスミッタ
142 LVDSレシーバ
205 絶縁層
206 電極
207 絶縁層
208 半導体層
209 絶縁層
210 絶縁層
211 絶縁層
213 電極
214 電極
215 電極
217 絶縁層
221 不純物元素
232 トランジスタ
233 容量素子
271 タッチセンサ
301 動画表示期間
302 静止画表示期間
303 期間
304 静止画保持期間
318 電極
320 EL層
322 電極
330 発光素子
331 発光素子
400 トランジスタ
401 トランジスタ
410 トランジスタ
411 トランジスタ
420 トランジスタ
421 トランジスタ
430 トランジスタ
431 トランジスタ
432 液晶素子
434 トランジスタ
435 ノード
436 ノード
437 ノード
440 トランジスタ
441 トランジスタ
450 トランジスタ
451 トランジスタ
500 タッチセンサ
510 検知ユニット
518 検知素子
519 検知回路
901 オペアンプ
911 非反転信号入力端子
912 反転信号入力端子
913 スタンバイ信号入力端子
914 出力端子
921 非反転信号
922 反転信号
931 出力信号
999 ノイズ
2702 筐体
2704 筐体
2705 表示部
2707 表示部
2712 軸部
2721 電源端子
2723 操作キー
2725 スピーカ
5100 ペレット
5120 基板
5161 領域
7100 携帯表示装置
7101 筐体
7102 表示部
7103 操作ボタン
7104 送受信装置
7400 携帯電話機
7401 筐体
7402 表示部
7403 操作ボタン
7404 外部接続ポート
7405 スピーカ
7406 マイク
7410 携帯電話機
7411 筐体
7412 表示部
7413 操作用ボタン
7414 外部接続部
7415 スピーカ
7416 マイク
7417 カメラ
9601 筐体
9603 表示部
9605 スタンド
100a 表示装置
121a 駆動回路
121b 駆動回路
121c 駆動回路
121d 駆動回路
123B 画素
123G 画素
123R 画素
123Y 画素
130a 受信回路
320a 電荷発生層
500B タッチセンサ
510B 検知ユニット
519B 検知回路

Claims (3)

  1. 表示パネルと、画像処理回路と、受信回路と、を有する表示装置であって、
    前記表示パネルは、表示部と、駆動回路と、を有し、
    前記画像処理回路は、記憶回路と、比較回路と、制御回路と、を有し、
    前記受信回路は、オペアンプを有し、
    前記受信回路は、デジタル画像信号をシリアル形式からパラレル形式に変換し、前記画像処理回路に送信する機能を有し、
    前記画像処理回路は、前記パラレル形式のデジタル画像信号からフレーム期間毎の画像信号を生成する機能を有し、
    前記記憶回路は、前記フレーム期間毎の画像信号を記憶する機能を有し、
    前記比較回路は、前記記憶回路に記憶された連続する2フレームの画像信号の差分を検出する機能を有し、
    前記制御回路は、前記差分の検出結果により、動画表示期間か静止画表示期間を判断する機能を有し、
    前記動画表示期間において、前記制御回路は、前記記憶回路に記憶された画像信号を前記表示パネルに送信する機能を有し、
    前記静止画表示期間において、前記制御回路は、前記表示パネルへの制御信号の供給を停止する信号を送信する機能を有し、かつ前記受信回路に動作を停止する信号を送信する機能を有し、
    前記受信回路は、前記静止画表示期間において、前記オペアンプへのバイアス電流の供給を停止する機能と、前記オペアンプの出力端子の電位を固定する機能と、を有する表示装置。
  2. 請求項1において、
    前記表示部は、前記静止画表示期間において、フレーム周波数を1Hz以下として画像を表示する機能を有する表示装置。
  3. 請求項1または2において、
    前記表示部は、酸化物半導体を有するトランジスタと、液晶素子と、を有する表示装置。
JP2020068288A 2014-09-05 2020-04-06 表示装置 Active JP7032472B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014180856 2014-09-05
JP2014180856 2014-09-05
JP2014190964 2014-09-19
JP2014190964 2014-09-19

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015171708A Division JP2016066065A (ja) 2014-09-05 2015-09-01 表示装置、および電子機器

Publications (2)

Publication Number Publication Date
JP2020115230A JP2020115230A (ja) 2020-07-30
JP7032472B2 true JP7032472B2 (ja) 2022-03-08

Family

ID=55437505

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015171708A Withdrawn JP2016066065A (ja) 2014-09-05 2015-09-01 表示装置、および電子機器
JP2020068288A Active JP7032472B2 (ja) 2014-09-05 2020-04-06 表示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2015171708A Withdrawn JP2016066065A (ja) 2014-09-05 2015-09-01 表示装置、および電子機器

Country Status (4)

Country Link
US (2) US9886150B2 (ja)
JP (2) JP2016066065A (ja)
KR (1) KR102421232B1 (ja)
TW (1) TW201614626A (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102261422B1 (ko) * 2015-01-26 2021-06-09 삼성디스플레이 주식회사 표시 장치
JP6660155B2 (ja) * 2015-11-13 2020-03-04 株式会社Joled 表示装置および電子機器
CN108475491B (zh) 2015-12-18 2021-04-20 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
US10250247B2 (en) 2016-02-10 2019-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device
TWI753908B (zh) 2016-05-20 2022-02-01 日商半導體能源硏究所股份有限公司 半導體裝置、顯示裝置及電子裝置
TWI724059B (zh) * 2016-07-08 2021-04-11 日商半導體能源研究所股份有限公司 顯示裝置、顯示模組及電子機器
US10255838B2 (en) 2016-07-27 2019-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR102650333B1 (ko) * 2016-08-10 2024-03-25 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치를 포함하는 스토리지 장치
CN109565277B (zh) 2016-08-30 2024-03-22 株式会社半导体能源研究所 接收差分信号的接收器、包括接收器的ic以及显示装置
KR102636682B1 (ko) * 2016-12-21 2024-02-15 엘지디스플레이 주식회사 표시장치와 그 구동방법
US10481731B2 (en) * 2016-12-21 2019-11-19 Stmicroelectronics Asia Pacific Pte Ltd Concurrent sensing in touch screen controller with improved noise rejection
WO2018215867A1 (ja) * 2017-05-22 2018-11-29 株式会社半導体エネルギー研究所 表示システム、および電子機器
TWI688938B (zh) 2018-05-22 2020-03-21 元太科技工業股份有限公司 可抑制電磁干擾的顯示裝置及顯示驅動電路
US11482155B2 (en) 2018-07-20 2022-10-25 Semiconductor Energy Laboratory Co., Ltd. Receiving circuit
US10674112B2 (en) * 2018-09-18 2020-06-02 Samsung Electronics Co., Ltd. Display driver circuit for adjusting framerate to reduce power consumption
CN108877731B (zh) * 2018-09-20 2021-08-24 京东方科技集团股份有限公司 显示面板的驱动方法、显示面板
US11087721B2 (en) 2018-11-28 2021-08-10 Samsung Electronics Co., Ltd. Display driver, circuit sharing frame buffer, mobile device, and operating method thereof
KR102611010B1 (ko) * 2018-12-24 2023-12-07 주식회사 엘엑스세미콘 소스 구동 회로
CN109410894B (zh) * 2019-01-08 2021-01-26 京东方科技集团股份有限公司 生成差分输出信号的方法及模块、显示装置
CN111489671B (zh) * 2019-01-28 2023-12-15 厦门雅迅网络股份有限公司 一种车载lvds信号输出的自检电路
KR20200119143A (ko) * 2019-04-09 2020-10-19 삼성전자주식회사 터치 센서를 포함하는 전자 장치 및 전자 장치에 포함되는 터치 센서의 구동 방법
CN113436570B (zh) * 2020-03-23 2022-11-18 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示基板和显示装置
TWI771921B (zh) * 2021-02-22 2022-07-21 瑞鼎科技股份有限公司 顯示驅動系統
US11205401B1 (en) * 2021-04-28 2021-12-21 Mediatek Inc. HDMI device and power-saving method for immediately switching HDMI ports
KR20230053028A (ko) * 2021-10-13 2023-04-21 삼성디스플레이 주식회사 표시 장치와 그의 제조 방법
KR20230053011A (ko) * 2021-10-13 2023-04-21 삼성디스플레이 주식회사 전자 장치
US11770583B1 (en) 2022-07-21 2023-09-26 Mediatek Inc. HDMI device and power-saving method for immediately switching HDMI ports

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002341831A (ja) 2001-05-11 2002-11-29 Seiko Epson Corp 表示コントローラ、表示ユニット及び電子機器
JP2003302952A (ja) 2002-02-06 2003-10-24 Ricoh Co Ltd 表示装置
JP2007151065A (ja) 2005-11-29 2007-06-14 Renei Kagi Kofun Yugenkoshi タイミングコントローラチップ
JP2011158532A (ja) 2010-01-29 2011-08-18 Seiko Epson Corp 画像表示装置およびプログラム並びに画像表示制御方法
JP2011237760A (ja) 2009-12-18 2011-11-24 Semiconductor Energy Lab Co Ltd 液晶表示装置及び電子機器
JP2012063790A (ja) 2011-12-14 2012-03-29 Sanyo Electric Co Ltd 表示装置
JP2012159633A (ja) 2011-01-31 2012-08-23 Seiko Epson Corp アクティブマトリクス基板、電気光学装置及び電子機器
WO2012137800A1 (ja) 2011-04-08 2012-10-11 シャープ株式会社 表示装置およびその駆動方法、並びに電子機器
WO2012137761A1 (ja) 2011-04-07 2012-10-11 シャープ株式会社 表示装置および駆動方法
JP2013009118A (ja) 2011-06-23 2013-01-10 Panasonic Corp 差動入力インターフェース回路、表示ドライバic、表示パネルモジュールおよび画像表示装置
US20130027379A1 (en) 2011-07-25 2013-01-31 Min Joo Lee Display device and a driving method thereof

Family Cites Families (157)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6353334B1 (en) 2000-01-27 2002-03-05 Xilinx, Inc. Circuit for converting a logic signal on an output node to a pair of low-voltage differential signals
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR100832610B1 (ko) * 2003-08-05 2008-05-27 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 El 표시 장치
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US20070176919A1 (en) * 2006-01-31 2007-08-02 Toshiba Matsushita Display Technology Co., Ltd. Interface
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
JP4868926B2 (ja) * 2006-04-21 2012-02-01 キヤノン株式会社 放射線撮像装置
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007322501A (ja) * 2006-05-30 2007-12-13 Canon Inc アクティブマトリクス基板、反射型液晶表示装置、及び投影型表示装置
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
KR101031694B1 (ko) * 2007-03-29 2011-04-29 도시바 모바일 디스플레이 가부시키가이샤 El 표시 장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
JP2009014842A (ja) * 2007-07-02 2009-01-22 Nec Electronics Corp データ線駆動回路、表示装置、及びデータ線駆動方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101515468B1 (ko) 2008-12-12 2015-05-06 삼성전자주식회사 표시장치 및 그 동작방법
US20150138086A1 (en) * 2009-04-02 2015-05-21 John S. Underkoffler Calibrating control device for use with spatial operating system
KR102462145B1 (ko) 2009-10-16 2022-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 이를 구비한 전자 장치
WO2011046010A1 (en) 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the liquid crystal display device
KR101835155B1 (ko) 2009-10-30 2018-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치, 액정 표시 장치의 구동 방법 및 액정 표시 장치를 포함하는 전자 기기
KR20180014255A (ko) 2009-11-13 2018-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
CN102648490B (zh) 2009-11-30 2016-08-17 株式会社半导体能源研究所 液晶显示设备、用于驱动该液晶显示设备的方法、以及包括该液晶显示设备的电子设备
WO2011068106A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the same
CN105390110B (zh) 2009-12-18 2019-04-30 株式会社半导体能源研究所 显示设备及其驱动方法
CN102640207A (zh) 2009-12-18 2012-08-15 株式会社半导体能源研究所 液晶显示装置及其驱动方法
KR101613701B1 (ko) 2009-12-25 2016-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법
WO2011089832A1 (en) 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device and liquid crystal display device
CN102713999B (zh) 2010-01-20 2016-01-20 株式会社半导体能源研究所 电子设备和电子系统
KR101842860B1 (ko) 2010-01-20 2018-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법
KR101744906B1 (ko) 2010-01-20 2017-06-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 표시 장치의 구동 방법
KR20200088506A (ko) 2010-01-24 2020-07-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2011096153A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Display device
CN102763156B (zh) 2010-02-12 2015-11-25 株式会社半导体能源研究所 液晶显示装置和电子装置
KR101848684B1 (ko) 2010-02-19 2018-04-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 전자 장치
WO2011105200A1 (en) 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
TWI594173B (zh) 2010-03-08 2017-08-01 半導體能源研究所股份有限公司 電子裝置及電子系統
WO2011111504A1 (en) 2010-03-08 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Electronic device and electronic system
KR101779235B1 (ko) 2010-03-08 2017-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US9697788B2 (en) 2010-04-28 2017-07-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US9349325B2 (en) 2010-04-28 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
WO2011135988A1 (en) 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and driving method the same
WO2011136018A1 (en) 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic appliance
US9064473B2 (en) 2010-05-12 2015-06-23 Semiconductor Energy Laboratory Co., Ltd. Electro-optical display device and display method thereof
US9478185B2 (en) 2010-05-12 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical display device and display method thereof
WO2011145707A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
CN102906980B (zh) 2010-05-21 2015-08-19 株式会社半导体能源研究所 半导体装置及显示装置
US9336739B2 (en) 2010-07-02 2016-05-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TWI541782B (zh) 2010-07-02 2016-07-11 半導體能源研究所股份有限公司 液晶顯示裝置
US8605059B2 (en) 2010-07-02 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Input/output device and driving method thereof
JP5825895B2 (ja) 2010-08-06 2015-12-02 株式会社半導体エネルギー研究所 液晶表示装置
JP5832181B2 (ja) 2010-08-06 2015-12-16 株式会社半導体エネルギー研究所 液晶表示装置
JP5848912B2 (ja) * 2010-08-16 2016-01-27 株式会社半導体エネルギー研究所 液晶表示装置の制御回路、液晶表示装置、及び当該液晶表示装置を具備する電子機器
US9230994B2 (en) 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
CN105185334B (zh) 2011-04-07 2017-12-05 夏普株式会社 显示装置、其驱动方法以及电子设备
US9111795B2 (en) 2011-04-29 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor connected to memory element through oxide semiconductor film
CN103534950B (zh) 2011-05-16 2017-07-04 株式会社半导体能源研究所 可编程逻辑装置
US8779799B2 (en) 2011-05-19 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Logic circuit
JP5805770B2 (ja) 2011-08-12 2015-11-10 シャープ株式会社 表示装置
TWI639150B (zh) 2011-11-30 2018-10-21 日商半導體能源研究所股份有限公司 半導體顯示裝置
US8995218B2 (en) 2012-03-07 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102068165B1 (ko) * 2012-10-24 2020-01-21 삼성디스플레이 주식회사 타이밍 컨트롤러 및 이를 포함하는 표시 장치
KR102115530B1 (ko) * 2012-12-12 2020-05-27 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US9318484B2 (en) * 2013-02-20 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014194540A (ja) * 2013-02-28 2014-10-09 Semiconductor Energy Lab Co Ltd 画像情報の処理および表示方法、プログラム、情報処理装置
JP6204033B2 (ja) * 2013-03-14 2017-09-27 シナプティクス・ジャパン合同会社 ドライバic

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002341831A (ja) 2001-05-11 2002-11-29 Seiko Epson Corp 表示コントローラ、表示ユニット及び電子機器
JP2003302952A (ja) 2002-02-06 2003-10-24 Ricoh Co Ltd 表示装置
JP2007151065A (ja) 2005-11-29 2007-06-14 Renei Kagi Kofun Yugenkoshi タイミングコントローラチップ
JP2011237760A (ja) 2009-12-18 2011-11-24 Semiconductor Energy Lab Co Ltd 液晶表示装置及び電子機器
JP2011158532A (ja) 2010-01-29 2011-08-18 Seiko Epson Corp 画像表示装置およびプログラム並びに画像表示制御方法
JP2012159633A (ja) 2011-01-31 2012-08-23 Seiko Epson Corp アクティブマトリクス基板、電気光学装置及び電子機器
WO2012137761A1 (ja) 2011-04-07 2012-10-11 シャープ株式会社 表示装置および駆動方法
WO2012137800A1 (ja) 2011-04-08 2012-10-11 シャープ株式会社 表示装置およびその駆動方法、並びに電子機器
JP2013009118A (ja) 2011-06-23 2013-01-10 Panasonic Corp 差動入力インターフェース回路、表示ドライバic、表示パネルモジュールおよび画像表示装置
US20130027379A1 (en) 2011-07-25 2013-01-31 Min Joo Lee Display device and a driving method thereof
JP2012063790A (ja) 2011-12-14 2012-03-29 Sanyo Electric Co Ltd 表示装置

Also Published As

Publication number Publication date
US10452218B2 (en) 2019-10-22
US9886150B2 (en) 2018-02-06
KR20160029708A (ko) 2016-03-15
KR102421232B1 (ko) 2022-07-15
TW201614626A (en) 2016-04-16
JP2020115230A (ja) 2020-07-30
US20180224961A1 (en) 2018-08-09
JP2016066065A (ja) 2016-04-28
US20160070386A1 (en) 2016-03-10

Similar Documents

Publication Publication Date Title
JP7032472B2 (ja) 表示装置
JP6999758B2 (ja) 半導体装置
US11605655B2 (en) Semiconductor device, and module and electronic appliance including the same
KR102609235B1 (ko) 표시 장치, 표시 모듈, 전자 기기, 및 구동 방법
CN108475491B (zh) 半导体装置以及包括该半导体装置的显示装置
JP7340672B2 (ja) 表示装置
CN101826521B (zh) 半导体装置
JP2022031732A (ja) 半導体装置、表示装置、表示モジュール、及び電子機器
TWI570936B (zh) 半導體裝置及其製造方法
JP2022008388A (ja) 半導体装置の作製方法
KR102610402B1 (ko) 반도체 장치, 표시 패널, 및 전자 기기
KR102432641B1 (ko) 표시 장치 및 발광 장치, 및 전자 기기
JPWO2019025917A1 (ja) 半導体装置、及び表示装置
JP7077294B2 (ja) 複合酸化物半導体、半導体装置及び表示装置
JP2022008342A (ja) 半導体装置
JP2017108065A (ja) 半導体装置の作製方法および該半導体装置を有する表示装置の作製方法
CN111279408B (zh) 显示装置、显示装置的驱动方法以及电子设备
KR102584060B1 (ko) 반도체 장치 및 표시 장치
JP2018190753A (ja) 半導体装置、および表示装置
US11948515B2 (en) Display device and electronic device
JP2019020687A (ja) 表示装置
WO2022248963A1 (ja) 半導体装置
WO2022219447A1 (ja) 表示装置
WO2024033742A1 (ja) シフトレジスタ
JP2018049226A (ja) 表示装置、表示モジュール、及び電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200501

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220224

R150 Certificate of patent or registration of utility model

Ref document number: 7032472

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150