JP6204033B2

JP6204033B2 - ドライバｉｃ

Info

Publication number: JP6204033B2
Application number: JP2013051686A
Authority: JP
Inventors: 敏行高荷; 利一立花; 納富　志信; 志信納富; 武定秋葉
Original assignee: Synaptics Japan GK
Current assignee: Synaptics Japan GK
Priority date: 2013-03-14
Filing date: 2013-03-14
Publication date: 2017-09-27
Anticipated expiration: 2033-03-14
Also published as: CN104050939A; US20140267206A1; US9704450B2; CN104050939B; JP2014178434A

Description

本発明は、表示パネルを動作させるドライバＩＣ、特に液晶パネルのソース線を表示ライン単位で駆動する駆動回路の制御技術に関し、例えば、低リーク液晶パネルの駆動に適用して有効な技術に関する。

表示パネルの電極を駆動する差動増幅回路に不所望な入力オフセットがあると、これが増幅出力に現れることによって表示にちらつきを生ずる。特許文献１では有機ＥＬによるフラットパネルの電極を駆動する差動増幅回路の反転入力端子と非反転入力端子に供給する信号を表示フレーム周期及び表示ライン周期で切替えることによって、表示画面の連続する表示ライン間でオフセット電圧による影響を打ち消すようにする、駆動制御方式について記載がある。要するに、表示フレーム周期や表示ライン周期毎に出力バッファを構成する差動増幅回路の入力回路特性のアンバランスによってその出力に現れるオフセットの極性を切り替える制御（チョッピング制御）を行って、差動増幅回路の出力を時間と物理空間に対して平均化していた。

特開２００５−３１６１８８号公報

表示パネルの高精細化に伴い低消費電力化が求められると同時に、画質向上が要求されてきている。例えば液晶表示パネルの画素はＴＦＴ（thin film transistor）素子を介してそのソース電極から印加された輝度電圧を液晶素子の蓄積コンデンサに蓄積することによって液晶素子の向きが決定される。画素にはフレーム周期毎に輝度電圧が印加されて電荷情報（輝度情報）が書き換えられる。したがって、低消費電力化を目的としてフレーム周波数を下げるとパネルリークにより画素データを保持できなくなり、画質が低下する。パネルリークは例えばＴＦＴ素子の基板リークなどに起因して生ずる。今日、そのようなパネルリークを抑えて低リークパネルとして、例えばインジューム、ガリウム、亜鉛、及び酸素により構成された透明な酸化物半導体によるＴＦＴ素子を用いた表示パネルの実用化が進んでいる。

このような低リークパネルを用いた場合には静止画の表示ではフレーム周期を長くすることが低消費電力の観点より得策となる。

しかしながら、上記低リークパネルを用いてフレーム周期を長くすると、上記オフセットキャンセルのためのオフセットの極性を切替えて保持する期間が長くなって、極性切替え毎の輝度差が視認され易くなり、結果として画質劣化を招くことが本発明者によって見出された。即ち、表示ライン周期毎にオフセットの極性を切替えると、フレーム周期が長くなれば表示ライン周期毎に書き換えた輝度情報を保持する期間が長くなり、それによって極性切替え毎のオフセットの相違による輝度差が表示ライン単位で視認され易くなって、結果として画質劣化を招くことになる。

本発明の目的は、表示フレームの周波数を下げても駆動回路のオフセットに起因する画質劣化を防止することができるドライバＩＣを提供することにある。

上記並びにその他の課題と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される実施の形態のうち代表的なものの概要を簡単に説明すれば下記の通りである。

すなわち、表示ライン周期毎に、駆動回路の一対の差動入力端子の入力を階調電圧と参照電圧との間で表示ライン周期よりも短い周期で交互に切替える。

これによれば、１表示ライン内で駆動回路の出力に現れるオフセットの極性を切り替えるチョッピング操作が複数回行われるので、各表示ラインの画素は既にチョッピング操作された輝度情報を保持する。その結果、フレーム周期が長くなっても、前記オフセットに起因する輝度差は視認され難い。

本願において開示される実施の形態のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。

すなわち、表示フレームの周波数を下げても駆動回路のオフセットに起因する画質劣化を防止することができる。

図１はソース電極線をチョッピング操作する構成を例示するブロック図である。図２は表示パネルとこれを駆動するドライバＩＣを備えた表示装置を例示するブロック図である。図３は第１のチョッピング制御態様によるソース電極線の駆動タイミングをフレーム周期との関係で示すタイミング図である。図４は第１のチョッピング制御態様によるソース電極線の駆動タイミングと駆動波形を表示ライン周期との関係で示す波形図である。図５は第２のチョッピング制御態様によるソース電極線の駆動タイミングをフレーム周期との関係で示すタイミング図である。図６は第２のチョッピング制御態様によるソース電極線の駆動タイミングと駆動波形を表示ライン周期との関係で示す波形図である。図７は第３のチョッピング制御態様によるソース電極線の駆動タイミングと駆動波形を表示ライン周期との関係で示すタイミング図である。図８はソース電極線をチョッピング操作する別の構成を例示するブロック図である。図９は図８の構成における第２のチョッピング制御態様によるソース電極線の駆動タイミングをフレーム周期との関係で示すタイミング図である。図１０は図９の第２のチョッピング制御態様によるソース電極線の駆動タイミングと駆動波形を表示ライン周期との関係で示す波形図である。図１１は図８の構成における第３のチョッピング制御態様によるソース電極線の駆動タイミングと駆動波形を表示ライン周期との関係で示す波形図である。

１．実施の形態の概要
先ず、本願において開示される実施の形態について概要を説明する。実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。

〔１〕＜表示ライン周期よりも短い周期で駆動回路の差動入力を交互に切替える＞
表示パネル（１）を駆動するための駆動回路（１０，１０Ａ）を有するドライバＩＣ（２、２Ａ）は、表示期間における表示ラインの切替え周期である表示ライン周期毎に、前記駆動回路の一対の差動入力端子の入力を階調電圧と参照電圧との間で交互に複数回切替える。

これによれば、１表示ライン内で駆動回路に与える差動入力を交互に切替える操作、即ち駆動回路の差動入力特性のアンバランスによってその出力に現れるオフセットの極性を切替える操作が、複数回行われるので、各表示ラインで画素に至る信号線は複数回の差動入力の切替え操作によってオフセットの影響が打ち消された電圧に収束しようとする。好適な例としては、前記差動入力を交互に切替える周波数は前記駆動回路が駆動する信号線の時定数よりも高い周波数である。これによって、画素は表示ライン内で既にオフセットの影響が相殺若しくは減じられた輝度情報を保持することができる。即ち、画素は、表示ライン間でオフセットの影響を軽減するものではなく、表示ライン内で既にオフセットの影響が相殺若しくは減じられた輝度情報を保持することになる。したがって、フレーム周期が長くなっても、オフセットに起因する輝度差は視認され難く、表示フレームの周波数を下げても駆動回路のオフセットに起因する画質劣化を防止することができる。

〔２〕＜ゲート選択期間の終了前に前記駆動回路の出力端子をフローティングにする＞
項１において、ドライバＩＣは、前記表示ライン周期毎に、前記交互切替え動作を終了した後に前記駆動回路の出力端子をフローティングにしてから前記表示ラインの画素の選択を終了する。

これによれば、差動入力の交互切替えによって駆動回路で駆動される表示パネルの信号線上でのチョッピング波形は駆動回路から離れるに従ってその変化が緩慢になる。この近端と遠端の差は前記駆動回路の出力端子をフローティングにすることにより、前記信号線の分布容量間でのチャージシェアによって平均化され、前記信号線の近端から遠端の全範囲でオフセットの収束性が均一化され且つオフセットの収束も高速化される。また、フローティングにしてから前記表示ラインの画素の選択を終了することは、フローティングによってチャージシェアされた輝度情報を画素が保持できることを保証するものである。

〔３〕＜駆動回路に最初に与える差動入力の極性を表示ライン毎に交互切替え＞
項２において、ドライバＩＣは、前記駆動回路に最初に階調電圧と参照電圧とを与える差動入力端子を表示ライン周期毎に切替える。

これによれば、表示ライン毎に駆動回路に最初に与える差動入力の極性を表示ライン毎に交互に切替えることによって、オフセットの極性が一方に偏重せず、この点でも画像の表示品質の向上に資することができる。

〔４〕＜１表示ライン内で駆動回路の出力に現れるオフセットの極性を複数回切り替える＞
表示パネル（１）を駆動させるドライバＩＣ（２，２Ａ）は、複数の階調電圧を生成すると共に、表示ライン毎に複数の階調電圧の中から表示に用いる階調電圧を選択する電圧生成・選択回路（１１）と、前記電圧生成・選択回路で選択された階調電圧と参照電圧を差動入力端子に入力して駆動電圧を出力する駆動回路（１０，１０Ａ）と、前記駆動回路の出力動作を制御する制御回路（１２）と、を有する。前記制御回路は、１表示フレームの中を表示駆動期間と非表示駆動期間に分け、非表示駆動期間では駆動回路の駆動を停止させる制御を行い、前記表示駆動期間では表示ラインの切替え周期である表示ライン周期毎に駆動回路から表示に用いる駆動電圧を出力させる制御を行い、このとき、前記表示ライン周期内で前記駆動回路の出力に現れるオフセットの極性を切り替えるチョッピング操作を複数回行う。

これによれば、１表示ライン内で駆動回路の出力に現れるオフセットの極性を切り替えるチョッピング操作が複数回行われるので、各表示ラインで画素に至る信号線は複数回のチョッピング操作によってオフセットの影響が打ち消された電圧に収束しようとする。これによって、画素は表示ライン内で既にオフセット影響が相殺若しくは減じられた輝度情報を保持することができる。即ち、画素は、表示ライン間でオフセットの影響を軽減するものではなく、表示ライン内で既にオフセットが相殺若しくは減じられた輝度情報を保持することになる。したがって、フレーム周期が長くなっても、オフセットに起因する輝度差は視認され難く、表示フレームの周波数を下げても駆動回路のオフセットに起因する画質劣化を防止することができる。

〔５〕＜表示ライン周期よりも短い周期で駆動回路の差動入力を交互に切替える＞
項４において、前記チョッピング操作は、前記駆動回路の一対の差動入力端子の入力を階調電圧と参照電圧との間で表示ライン周期よりも短い周期で交互に切替える制御である。

これによればチョッピング操作を容易に実現することができる。

〔６〕＜ゲート選択期間の終了前に前記駆動回路の出力端子をフローティングにする＞
項５において、前記制御回路は表示ライン周期毎に、前記交互切替え動作を終了してから前記駆動回路の出力端子をフローティングにして前記ゲート選択を終了する制御を行う。

〔７〕＜駆動回路に最初に与える差動入力の極性を表示ライン毎に交互切替え＞
項５において、前記制御回路は、前記駆動回路に最初に階調電圧と参照電圧とを与える差動入力端子を表示ライン周期毎に切替える制御を行う。

これによれば、表示ライン毎に駆動回路に最初に与える差動入力の極性について表示ライン毎に交互に切替えることによって、オフセットの極性が一方に偏重せず、この点でも画像の表示品質の向上に資することができる。

〔８〕＜駆動回路の出力を高いインピーダンスにする＞
項６において、前記出力端子をフローティングにする制御は駆動回路の出力を高いインピーダンスにする制御である。

これによれば、前記出力端子のフローティングを容易に実現することができる。

〔９〕＜駆動回路の出力と出力端子との間のスイッチをカットオフにする＞
項６において、前記出力端子をフローティングにする制御は駆動回路の出力と出力端子との間の転送ゲート（４０）をカットオフにする制御である。

〔１０〕＜バッファアンプと切替えスイッチ＞
項５において、前記駆動回路は、差動入力端子を持つオペアンプ（２０）と前記差動入力端子に供給される前記階調電圧と参照電圧を交互に切替えるスイッチ回路（２１）とから成るバッファアンプを有する。

これによればスイッチ回路のスイッチ制御によってチョッピング操作を容易に実現することができる。

〔１１〕＜ボルテージフォロアアンプと切替えスイッチ＞
項１０において、前記バッファアンプは、前記差動入力端子として反転入力端子と非反転入力端子とを持ち、出力の帰還信号を参照信号とするボルテージフォロアアンプである。前記スイッチ回路は前記反転入力端子に供給する信号と前記非反転入力端子に供給する信号とを前記帰還信号と階調電圧との間で交互に切替えるスイッチ回路である。

これによれば、ボルテージフォロアアンプに対してチョッピング操作を容易に実現することができる。

〔１２〕＜表示ライン周期よりも短い周期で駆動回路の差動入力を交互に切替える＞
表示パネルを駆動するドライバＩＣは、表示期間における表示ラインの切替え周期である表示ライン周期毎に、前記表示ラインの画素の選択を終了する前に、前記駆動回路の出力端子をフローティングにする。

これによれば、差動入力の交互切替えによって駆動回路で駆動される表示パネルの信号線上の駆動波形は、駆動回路の出力端子がフローティングにされることにより、当該信号線の分布容量間でのチャージシェアによって平均化され、前記信号線の近端から遠端の全範囲でオフセットの影響が相殺された電圧に向けて高速に収束しようとする。フローティングにしてから前記表示ラインの画素の選択を終了することは、フローティングによってチャージシェアされた輝度情報を画素が保持できることを保証するものである。

〔１３〕＜駆動回路に最初に与える差動入力の極性を表示ライン毎に交互切替え＞
項１２において、ドライバＩＣは、前記駆動回路に最初に与えられる階調電圧と参照電圧との差動入力端子を前記表示ライン周期毎に切替える。

〔１４〕＜表示ライン周期よりも短い周期で駆動回路の差動入力を交互に切替える＞
表示パネルを動作させるドライバＩＣ（２，２Ａ）は、複数の階調電圧を生成すると共に、表示ライン毎に複数の階調電圧の中から表示に用いる階調電圧を選択する電圧生成・選択回路（１１）と、前記電圧生成・選択回路で選択された階調電圧と参照電圧を差動入力端子に入力して駆動電圧を出力する駆動回路（１０，１０Ａ）と、前記駆動回路の出力動作を制御する制御回路（１２）と、を有する。制御回路は、１表示フレームの中を表示駆動期間と非表示駆動期間に分け、非表示駆動期間では駆動回路の駆動を停止させる制御を行い、前記表示駆動期間では表示ラインの切替え周期である表示ライン周期毎に駆動回路の出力に現れるオフセットの極性を切替えて表示に用いる駆動電圧を出力させる制御を行い、このとき前記表示ライン周期毎に、前記オフセットの極性を切替えた後に前記駆動回路の出力端子をフローティングにしてから前記表示ラインの画素の選択を終了する。

これによれば、表示ライン周期毎にオフセットの極性を切替えて駆動回路が駆動する表示パネルの信号線上の駆動波形は駆動回路から離れるに従ってその変化が緩慢になる。この近端と遠端の差は前記駆動回路の出力端子をフローティングにすることにより、前記信号線の分布容量間でのチャージシェアによって平均化が促進され、前記信号線の近端から遠端の全範囲でオフセットの収束効果を得ることができる。また、フローティングにしてから前記表示ラインの画素の選択を終了することは、フローティングによってチャージシェアされた輝度情報を画素が保持できることを保証するものである。

〔１５〕＜駆動回路に最初に与える差動入力の極性を表示ライン毎に交互切替え＞
項１４において、前記制御回路は、前記駆動回路に最初に階調電圧と参照電圧とを与える差動入力端子を表示ライン周期毎に切替える制御を行う。

これによれば、表示ライン毎に駆動回路に最初に与える差動入力の極性を表示フレーム単位で交互に切替えることによって、オフセットの極性が一方に偏重せず、この点でも画像の表示品質の向上に資することができる。

〔１６〕＜駆動回路の出力を高いインピーダンスにする＞
項１４において、前記出力端子をフローティングにする制御は駆動回路の出力を高いインピーダンスにする制御である。

〔１７〕＜駆動回路の出力と出力端子との間のスイッチをカットオフにする＞
項１６において、前記出力端子をフローティングにする制御は駆動回路の出力と出力端子との間の転送ゲート（４０）をカットオフにする制御である、ドライバＩＣ。

２．実施の形態の詳細
実施の形態について更に詳述する。

《表示装置》
図２には表示パネル１とこれを駆動するドライバＩＣ２を備えた表示装置が例示される。表示パネル１は例えば液晶表示パネルとして構成されている。表示パネル１は、例えばガラス基板上にＴＦＴと呼ばれる薄膜トランジスタＴｒがマトリクス状に形成されると共に、そのゲート電極に接続するゲート電極線ＧＬ１〜ＧＬｎ（ｎは正の整数）とソース電極に接続するソース電極線ＳＬ１〜ＳＬｍ（ｍは正の整数）が交差的に形成されたＴＦＴアレイ基板を有し、その上に、液晶層、画素電極に対するコモン電極層、カラーフィルタ、及び表面ガラスなどが積層されて構成される。上記薄膜トランジスタＴｒのドレインにはコモン電極ＶＣＯＭとの間にサブピクセルとなる液晶素子及び蓄積コンデンサ（図では液晶素子及び蓄積コンデンサを１個のコンデンサＣｐｘで代表する）が接続されて、各画素が形成される。本明細書ではＣｐｘを画素容量と称する。ゲート電極線ＧＬ１〜ＧＬｎの夫々に沿った画素のラインを表示ラインと称する。表示制御では順次ゲート電極線ＧＬ１〜ＧＬｎが駆動され、ゲート電極線単位で薄膜トランジスタＴｒがオン状態にされることで、ソース電極線ＳＬ１〜ＳＬｍから薄膜トランジスタＴｒを介して画素容量Ｃｐｘに輝度信号が印加される。これによって輝度信号による電荷情報（輝度情報）が画素容量Ｃｐｘに蓄積されることによって、液晶の状態が制御される。ソース電極線ＳＬ１〜ＳＬｍを介して表示ライン単位で画素容量Ｃｐｘに書き込まれて保持された電荷情報は表示フレーム周期単位で書き換えられることになる。

ここでは表示パネル１は所謂低リークパネルとして構成されている。例えば薄膜トランジスタＴｒはインジューム、ガリウム、亜鉛、及び酸素により構成された透明な酸化物半導体により構成され、静止画についてはそのフレーム周波数を１Ｈｚのような超低速とすることを可能にするものである。したがって、静止画表示においてフレーム周期を長くすることにより画素への画像データの書き込み回数を減らすことができ、それによって低消費電力が実現される。

特に制限されないが、ゲート電極線ＧＬ１〜ＧＬｎの駆動は表示パネル１に搭載されたゲートドライバ４が行う。ドライバＩＣ２はソース電極線ＳＬ１〜ＳＬｍの駆動とそれに同期してゲートドライバ４の駆動制御を行う。ドライバＩＣ２は例えば表示パネル１をユーザインタフェースに使用するスマートフォンなどの情報端末装置のホストコンピュータ３に接続され、ホストコンピュータ３との間で、動作コマンド及び表示データなどの入出力が行なわれる。

≪ドライバＩＣ≫
ドライバＩＣ２は、特に制限されないが、半導体集積回路化され、ＣＭＯＳ集積回路製造技術などによって単結晶シリコンなどの半導体基板に形成され、表示パネル１のＴＦＴ基板にＣＯＧ（Chip on Glass）などの形態で実装されている。このドライバＩＣ２は、特に制限されないが、ソース駆動回路１０、駆動電圧生成・選択回路１１、制御回路１２、及びゲートドライバ駆動回路１３を有する。

ソース駆動回路１０は垂直同期信号などのフレーム同期信号に同期してソース電極線ＳＬ１〜ＳＬｍを駆動する。

ゲートドライバ駆動回路１３はゲートドライバ４にゲート電極線ＧＬ１〜ＧＬｎの駆動タイミング信号ＧＣ１〜ＧＣｎなどを与える。その駆動タイミング信号ＧＣ１〜ＧＣｎは、表示期間における表示ライン毎の駆動周期である表示ライン周期に同期して順番に活性化される。ゲートドライバ駆動回路１３はその駆動タイミング信号ＧＣ１〜ＧＣｎに従ってゲート電極線ＧＬ１〜ＧＬｎを、表示期間における表示ライン周期毎に順次切替えて１本ずつ選択レベルに駆動させる。

ソース駆動回路１０は表示ライン周期毎にソース電極線ＳＬ１〜ＳＬｍを対応する表示ラインの階調電圧を用いて駆動する。

駆動電圧生成・選択回路１１は表示の階調数に応じた複数の階調電圧を生成し、複数の階調電圧の中から表示データに従ってソース電極線ＳＬ１〜ＳＬｍの夫々に対応する階調電圧を選択する。選択された階調電圧がソース駆動回路１０に与えられる。

制御回路１２は表示フレームの切り換え周期であるフレーム周期に基づいて表示ライン周期を生成し、これに同期して、ゲートドライバ駆動回路１３のタイミング生成動作、駆動電圧生成・選択回路１１による階調電圧選択動作、及びソース駆動回路１０によるソース電極線ＳＬ１〜ＳＬｍの駆動を制御する。フレーム周期は例えば垂直同期信号のようなフレーム同期信号によって規定され、表示ライン周期は水平同期信号のような同期信号によって規定される。制御回路１２はホストコンピュータ３から動画表示が指示されているときはフレーム周波数を例えば６０Ｈｚとし、静止画表示が指示されているときはフレーム周波数を例えば１Ｈｚとして、表示制御を行う。静止画表示において表示ライン周期は静止画の視認性という点で動画表示と同じにすることが望ましい。この場合、フレーム周期を表示駆動期間と非表示駆動期間に分け、表示駆動期間でゲート電極線ＧＬ１〜ＧＬｎ及びソース電極線ＳＬ１〜ＳＬｍを駆動し、これによって各画素の画素容量Ｃｐｘに書き込まれた輝度情報を非表示駆動期間で維持させる。フレーム周期を長くすると、ソース駆動回路１０のバッファアンプの差動入力特性のアンバランスによってその出力に現れる不所望なオフセット（オフセット電圧）の極性を切替えるチョッピング操作を単に行っただけでは、オフセットの極性切替え毎の輝度差が視認され易くなってしまう。その対策としてドライバＩＣ２には、表示ライン周期毎にソース駆動回路１０の出力に現れるオフセットの極性を複数回切替えるチョッピング操作、若しくは表示ライン周期毎にソース駆動回路１０の差動入力端子の入力を階調電圧と参照電圧との間で交互に複数回切替えるチョッピング操作を採用する。以下、そのチョッピング操作について具体例を説明する。

≪チョッピング操作≫
図１にはソース電極線をチョッピング操作する構成が例示される。ここでは１本のソース電極線ＳＬｉに対応する構成を代表的に示す。

ソース駆動回路１０は差動入力端子として反転入力端子（−）と非反転入力端子（＋）を持つオペアンプ２０の当該差動入力端子に供給する階調電圧と参照電圧とをスイッチ回路２１を用いて交互に切替え可能にされる。具体的にはオペアンプ２０はスイッチ回路２１を介してバッファアンプの一例であるボルテージフォロアアンプを構成する。オペアンプ２０の出力は出力端子２２に接続される。スイッチ回路２１は、スイッチ信号φのハイレベルでオンにされローレベルでオフにされるスイッチ３０，３１とスイッチ信号φｂのハイレベルでオンにされローレベルでオフにされるスイッチ３２，３３を有する。スイッチ信号φｂはスイッチ信号φをインバータ３４で反転させた反転信号である。オペアンプ２０の出力はスイッチ３０を介してオペアンプ２０の反転入力端子（−）に、又はスイッチ３２を介してオペアンプ２０の非反転入力端子（＋）に参照電圧として帰還される。駆動電圧生成・選択回路１１から出力される階調電圧はスイッチ３３を介してオペアンプ２０の反転入力端子（−）に、又はスイッチ３１を介してオペアンプ２０の非反転入力端子（＋）に供給される。これにより、スイッチ信号φがハイレベル（スイッチ信号φｂはローレベル）のとき階調電圧が非反転入力端子（＋）に供給され、参照電圧が反転入力端子（−）に帰還される。一方スイッチ信号φがローレベル（スイッチ信号φｂはハイレベル）のとき階調電圧が反転入力端子（−）に供給され、参照電圧が非反転入力端子（＋）に帰還される。したがって、オペアンプ２０の反転入力端子（−）と非反転入力端子（＋）との夫々の入力回路の特性に不所望なアンバランスがある場合、オペアンプ２０の出力に現れるオフセットの極性は、スイッチ信号φがハイレベルとローレベルとの間で切替えられることになる。例えば、スイッチ信号φがハイレベルのとき、オペアンプ２０の出力が−Ｖｏｆｆｓｅｔのオフセットを持つ場合、スイッチ信号φがローレベルのときにはオペアンプ２０の出力は＋Ｖｏｆｆｓｅｔのオフセットを持つことになる。スイッチ信号φのクロック変化の周波数が表示ラインを切替える表示ライン周波数よりも高ければ、オペアンプ２０の出力における−Ｖｏｆｆｓｅｔのオフセットと＋Ｖｏｆｆｓｅｔのオフセットがチョッピング作用によって平均化される方向に収束する。望ましくは、スイッチ信号φのクロック変化の周波数が、対応されるソース電極線ＳＬｉの時定数以上であれば、上記収束効果は理想的となる。例えば、表示ライン周波数をｋ×６０Ｈｚ（ｋは１フレームの表示ライン数である）とするとき、スイッチ信号φのクロック変化の周波数は１００ＫＨｚ〜１ＭＨｚの間で決めればよい。

オペアンプ２０はイネーブル信号ＥＮのハイレベルによって増幅動作可能にされ、イネーブル信号ＥＮのローレベルによって増幅動作が停止される。増幅動作が停止されたときオペアンプ２０の出力は高インピーダンス状態にされる。

制御回路１２はスイッチ制御信号φとイネーブルＥＮを生成してチョッピング操作を行う。チョッピング操作の制御態様として例えば第１チョッピング制御態様乃至第３チョッピング制御態様を次に説明する。制御回路１２には予め決定されている何れか一つのチョッピング制御態様を採用することができる。或いはホストコンピュータ３からのレジスタ設定又はコマンド指示に応答して、或いは外部端子によるモード設定に応答して、制御回路１２が一つのチョッピング制御態様を選択するようにしてもよい。

《第１のチョッピング制御態様》
図３には第１のチョッピング制御態様によるソース電極線の駆動タイミングをフレーム周期との関係で示す。図４には第１のチョッピング制御態様によるソース電極線の駆動タイミングと駆動波形を表示ライン周期との関係で示す。

図３においてＶｓｙｎｃはフレーム同期信号としての垂直同期信号、Ｈｓｙｎｃは表示ライン周期を規定する水平同期信号である。ここでは便宜上フロントポーチやバックポーチを無視する。

制御回路１２は、１表示フレームの中を表示駆動期間と非表示駆動期間に分け、非表示駆動期間ではイネーブル信号ＥＮをローレベルにすることによってソース駆動回路１０によるソース電極線ＳＬ１〜ＳＬｍの駆動を停止させる制御を行う。前記表示駆動期間では表示ラインの切替え周期である表示ライン周期に同期して、駆動タイミング信号ＧＣ１〜ＧＣｎをゲートドライバ駆動回路１３に順次活性化させると共に、ソース駆動回路１０から表示用駆動電圧である階調電圧を出力させる制御を行う。特に制限されないが、ここではフレーム周期を１Ｈｚ、表示駆動期間における表示ライン周期をｋ×６０Ｈｚとする。

表示駆動期間において、上記表示ライン周期毎にソース駆動回路１０からソース電極線ＳＬ１〜ＳＬｍに階調電圧を出力させるとき、スイッチ信号φを表示ライン周期よりも高い周波数で、例えば１００ＫＨｚ〜１ＭＨｚの範囲の所定の周波数でクロック変化させて、表示ライン周期内でソース線駆動回路１０の出力に現れるオフセットの極性を切り替えるチョッピング操作を行う。

この第１のチョッピング制御形態によれば、１表示ライン内でソース駆動回路１０の出力に現れるオフセットの極性を切り替えるチョッピング操作が複数回行われるので、各表示ラインで画素に至るソース電極線ＳＬ１〜ＳLｍの電位は複数回のチョッピング操作によってオフセットが相殺された電圧に収束しようとする。これによって、画素容量Ｃｐｘは表示ライン内で既にオフセットの影響が相殺若しくは減じられた輝度情報を保持することができる。即ち、画素は、表示ライン間でオフセットの影響を軽減するものではなく、表示ライン内で既にオフセットが相殺若しくは減じられた輝度情報を保持することになる。したがって、フレーム周期が長くなっても、ソース駆動回路１０のオフセットに起因する輝度差は視認され難く、表示フレームの周波数を１Ｈｚのように下げてもソース駆動回路１０のオフセットに起因する画質劣化を防止することができる。

また、図３に示されるように、制御回路１２は、表示ライン周期毎に前記駆動回路に最初に階調電圧と参照電圧とを与える差動入力端子を表示ライン毎に切替える制御を行う。例えば、図３において時刻ｔｉから始まる表示ライン周期ではスイッチ信号φはハイレベルから始まる。これに対し、図３の時刻ｔｊから始まる次の表示ライン周期ではスイッチ信号φはローレベルから始まる。このように、表示ライン毎に差動入力を交互に切替える動作の最初に与える差導入力の極性を表示ライン単位で交互に切替えることによって、オフセットの極性が一方に偏重せず、この点でも画像の表示品質の向上に資することができる。

第１のチョッピング制御態様では図４に示されるように、ソース駆動回路１０の差動入力の交互切替えによってソース駆動回路１０で駆動される表示パネル１のソース電極線ＳＬｉ上でのチョッピング波形はソース駆動回路１０から離れるに従ってその変化が緩慢になる。したがって、ソース電極線ＳＬｉの近端と遠端ではオフセットの収束性に相違を生じ、その相違は少なからず画質に差異をもたらすという懸念がある。

《第２のチョッピング制御態様》
図５には第２のチョッピング制御態様によるソース電極線の駆動タイミングをフレーム周期との関係で示す。図６には第２のチョッピング制御態様によるソース電極線の駆動タイミングと駆動波形を表示ライン周期との関係で示す。

第２のチョッピング制御形態を採用する場合、制御回路１２は表示ライン周期毎に、前記スイッチ信号φによるオフセットの極性を交互に切替える動作を終了（図６の時刻ｔ１）してから、駆動回路１０の出力端子をフローティングにして（図６の時刻ｔ２）前記ゲート選択を終了する（図６の時刻ｔ３）制御を行う。ここでは駆動回路１０の出力端子をフローティングにするのは、オペアンプ２０のイネーブル信号ＥＮをローレベルにすることによってオペアンプ２０の出力を高インピーダンスとすることによって実現する。

図６に示されるように差動入力の交互切替えによって駆動回路１０で駆動される表示パネル１の信号線ＳＬｉ上でのチョッピング波形は駆動回路１０から離れるに従ってその変化が緩慢になる。この近端と遠端の差は前記駆動回路１０の出力端子２２をフローティングにすることにより、前記信号線ＳＬｉの分布容量間でのチャージシェアによって平均化され（図６の時刻ｔ３〜ｔ４）、前記信号線ＳＬｉの近端から遠端の全範囲でオフセットの収束性が均一化される。しかも、前記信号線ＳＬｉの分布容量間でのチャージシェアによるからオフセットの収束も高速化される。この第２のチョッピング制御形態では、ソース電極線ＳＬｉの近端と遠端ではオフセットの収束性の相違による画質への影響という第１のチョッピング制御形態での懸念を解消することができる。しかも、チャージシェアによるオフセットの高速な収束を期待できるから、スイッチ信号φをクロック変化させる期間を第１のチョッピング制御形態に比べて短くすることができ、この点で更なる低消費電力に資することができる。

また、時刻ｔ２でフローティングにした後に前記表示ラインＳＬｉの画素の選択を終了する(時刻ｔ３）から、フローティングによってチャージシェアされた輝度情報を画素容量Ｃｐｘに保持させることを保証することができる。

その他の点は第１のチョッピング制御態様と同様であるからその詳細な説明は省略する。

《第３のチョッピング制御態様》
図７には第３のチョッピング制御態様によるソース電極線の駆動タイミングと駆動波形を表示ライン周期との関係で示す。第３のチョッピング制御態様は第２のチョッピング制御態様に対してスイッチ信号φによるオフセットの極性切り替えを表示ライン周期毎に１回だけ行うようにした点が相違される。即ち、第３のチョッピング制御形態を採用する場合、制御回路１２は、１表示フレームの中を表示駆動期間と非表示駆動期間に分け、非表示駆動期間では駆動回路１０の駆動を停止させる制御を行い、前記表示駆動期間では表示ラインの切替え周期である表示ライン周期毎に駆動回路１０の出力に現れるオフセットの極性を切替えて表示に用いる駆動電圧を出力させる制御を行う。このとき、前記表示ライン周期毎に、オフセットの極性を切替えた（ｔ１）後に前記駆動回路１０の出力端子２２をフローティングにして（ｔ２）前記表示ラインＳＬｉの画素の選択を終了する（ｔ３）。

これによれば、上記同様に、表示ライン周期毎にオフセットの極性を切替えたとき信号線ＳＬｉ上の駆動波形は遠端と近端で相違を生ずるが、その差は前記駆動回路１０の出力端子２２をフローティングにすることにより、前記信号線ＳＬｉの分布容量間でのチャージシェアによって平均化が促進され、前記信号線ＳＬｉの近端から遠端の全範囲でオフセットの収束効果を得ることができる。但し、この場合のオフセットの収束性は第２のチョッピング制御形態に比べて低くなる。また、時刻ｔ２でフローティングにしてから時刻ｔ３で表示ラインの画素の選択を終了するから、フローティングによってチャージシェアされた輝度情報を画素容量Ｃｐｘで保持することを保証することができる。

≪チョッピング操作≫
図８にはソース電極線をチョッピング操作する別の構成が例示される。ここでは１本のソース電極線ＳＬｉに対応する構成を代表的に示す。

図８に例示されるドライバＩＣ２Ａはソース駆動回路１０Ａが前記出力端子２２をフローティングにする手段の点で図１と相違される。即ち、ソース駆動回路１０Ａの出力と出力端子２２との間に転送ゲート４０を配置し、制御回路１２Aによってその転送ゲート４０をゲートスイッチ信号ＯＳＷでスイッチ制御する。

その他の構成は図１と同様であり、それと同一機能を有する構成要素には同じ参照符合を付してその詳細な説明を省略する。

図９には図８の構成における第２のチョッピング制御態様によるソース電極線の駆動タイミングをフレーム周期との関係で示す。図１０には図９の第２のチョッピング制御態様によるソース電極線の駆動タイミングと駆動波形を表示ライン周期との関係で示す。図５との相違点は、表示駆動期間においてイネーブル信号ＥＮをハイレベルに活性化し、出力端子２２のフローティングを転送ゲート４０のオン／オフで実現している点が相違される。図１０のソース電極線ＳＬｉの駆動波形については図６と同じである。

図８の構成は表示駆動期間中にはオペアンプ２０を常時活性化して動作可能にするのでその分だけ電力消費は増えると考えられるが、高速駆動におけるオペアンプ２０の入力に対する出力の追従安定性を増すことができると考えられる。

特に図示はしないが、図８の構成を用いたときも第１のチョッピング制御態様によるソース電極線の駆動を行うことができることは図１の場合と全く同様であり、その詳細な説明は省略する。

図１１には図８の構成における第３のチョッピング制御態様によるソース電極線の駆動タイミングと駆動波形を表示ライン周期との関係で示す。図７との相違点は、ソース電極線ＳＬｉのフローティング制御をイネーブル信号ＥＮで行わず、ゲートスイッチ信号ＯＳＷで行う点が相違される。ソース電極線ＳＬｉの駆動波形並びに作用は図７と同様であり、その詳細な説明は省略する。

本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

例えば、表示パネルは液晶パネルに限定されずＥＬ（Electro-Luminescence）パネルであってもよい。表示パネル１にタッチパネルが組み込まれた所謂インセル形態のパネルモジュールであってもよい。この場合、パネルモジュールは、ガラス基板上にＴＦＴと画素電極をマトリクス状に配置したＴＦＴアレイ基板を有し、その上に、液晶層、画素電極に対するコモン電極層、カラーフィルタ、タッチ検出電極、及び表面ガラスなどが積層されて構成される。

ゲートドライバに代えてゲート駆動をドライバＩＣ２で行ってもよい。ドライバＩＣは液晶駆動のための回路だけを搭載する場合に限定されず、タッチパネルコントローラ、更にはサブプロセッサなどもオンチップしてよい。

駆動回路の一対の差動入力端子の入力を階調電圧と参照電圧との間で交互に複数回切替える構成は差動アンプとスイッチ回路の組みあわせで実現する場合に限定されず、入力と出力が差動のアンプにおける出力の切替えなどによって実現することも可能である。

駆動回路の出力端子をフローティングにする手段はアンプの高出力インピーダンス化、転送ゲートのスイッチング制御に限定されず、適宜変更可能である。

また、バッファアンプはボルテージフォロアアンプに限定されず、反転増幅回路や非反転増幅回路であってもよい。

１表示パネル
２、２ＡドライバＩＣ
Ｔｒ薄膜トランジスタ
ＧＬ１〜ＧＬｎゲート電極線
ＳＬ１〜ＳＬｍソース電極線
Ｃｐｘ画素容量
４ゲートドライバ
３ホストプロセッサ
１０，１０Ａソース駆動回路
１１駆動電圧生成・選択回路
１２，１２Ａ制御回路
１３ゲートドライバ駆動回路
２０オペアンプ
２１スイッチ回路
２２出力端子
φ、φｂスイッチ信号
ＥＮイネーブル信号
３０，３１，３２，３３スイッチ
４０転送ゲート
ＯＷＳゲートスイッチ信号

Claims

表示パネルのソース線に一対一対応で接続される駆動端子から駆動電圧を出力する駆動回路を備えたドライバＩＣであって、表示期間における表示ラインの切替え周期である表示ライン周期毎に、前記駆動回路の一対の差動入力端子の入力を階調電圧と参照電圧との間で交互に複数回切替える交互切替え動作を行うと共に、表示期間における表示ラインの切替え周期である表示ライン周期毎に、前記表示ラインの画素の選択を終了する前に前記交互切替え動作を終了し、前記交互切替え動作を終了した後、前記表示ラインの画素の選択を終了する前に、前記駆動回路の出力端子をフローティングにする、ドライバＩＣ。
請求項１において、前記駆動回路に最初に階調電圧と参照電圧とを与える差動入力端子を表示ライン周期毎に切替える、ドライバＩＣ。
表示パネルを駆動させるドライバＩＣであって、
複数の階調電圧を生成すると共に、表示ライン毎に複数の階調電圧の中から表示に用いる階調電圧を選択する電圧生成・選択回路と、
前記電圧生成・選択回路で選択された階調電圧と参照電圧を差動入力端子に入力して駆動電圧を生成し、表示パネルのソース線に一対一対応で接続される駆動端子から前記駆動電圧を出力する駆動回路と、
前記駆動回路の出力動作を制御する制御回路と、を有し、
前記制御回路は、１表示フレームの中を表示駆動期間と非表示駆動期間に分け、非表示駆動期間では駆動回路の駆動を停止させる制御を行い、前記表示駆動期間では表示ラインの切替え周期である表示ライン周期毎に駆動回路から表示に用いる駆動電圧を出力させる制御を行い、このとき、前記表示ライン周期内で前記駆動回路の出力に現れるオフセットの極性を切り替えるチョッピング操作を複数回行うと共に、前記表示駆動期間における表示ラインの切替え周期である表示ライン周期毎に、前記表示ラインの画素の選択を終了する前に前記チョッピング操作を終了し、前記チョッピング操作を終了した後、前記表示ラインの画素の選択を終了する前に、前記駆動回路の出力端子をフローティングにする、ドライバＩＣ。
請求項３において、前記チョッピング操作は、前記駆動回路の一対の差動入力端子の入力を階調電圧と参照電圧との間で表示ライン周期よりも短い周期で交互に切替える制御である、ドライバＩＣ。
請求項４において、前記制御回路は、前記駆動回路に最初に階調電圧と参照電圧とを与える差動入力端子を表示ライン周期毎に切替える制御を行う、ドライバＩＣ。
請求項３において、前記出力端子をフローティングにする制御は駆動回路の出力を高いインピーダンスにする制御である、ドライバＩＣ。
請求項３において、前記出力端子をフローティングにする制御は駆動回路の出力と出力端子との間の転送ゲートをカットオフにする制御である、ドライバＩＣ。
請求項４において、前記駆動回路は、差動入力端子を持つオペアンプと前記差動入力端子に供給される前記階調電圧と参照電圧を交互に切替えるスイッチ回路とから成るバッファアンプを有する、ドライバＩＣ。
請求項８において、前記バッファアンプは、前記差動入力端子として反転入力端子と非反転入力端子とを持ち、出力の帰還信号を参照信号とするボルテージフォロアアンプであり、
前記スイッチ回路は前記反転入力端子に供給する信号と前記非反転入力端子に供給する信号とを前記帰還信号と階調電圧との間で交互に切替えるスイッチ回路である、ドライバＩＣ。